CN102067319A - 氧化物半导体及包含该氧化物半导体的薄膜晶体管 - Google Patents

氧化物半导体及包含该氧化物半导体的薄膜晶体管 Download PDF

Info

Publication number
CN102067319A
CN102067319A CN200980119801.7A CN200980119801A CN102067319A CN 102067319 A CN102067319 A CN 102067319A CN 200980119801 A CN200980119801 A CN 200980119801A CN 102067319 A CN102067319 A CN 102067319A
Authority
CN
China
Prior art keywords
oxide semiconductor
ratio
film transistor
components
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980119801.7A
Other languages
English (en)
Inventor
金昌桢
金尚昱
金善日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102067319A publication Critical patent/CN102067319A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

提供一种氧化物半导体及包含该氧化物半导体的薄膜晶体管,该氧化物半导体包含Zn、In及Hf,在Zn、In及Hf原子的总数量中,Hf原子数量的组成比为2~16at%。

Description

氧化物半导体及包含该氧化物半导体的薄膜晶体管
技术领域
将要说明的实施例涉及氧化物半导体及包含该氧化物半导体的薄膜晶体管,尤其涉及在Zn氧化物中添加新材料的半导体材料及包含该半导体材料的氧化物薄膜晶体管。
背景技术
目前,薄膜晶体管(Thin film transistor)用于各种应用领域中,尤其在显示器领域中用作开关元件及驱动元件,并且用作交叉点型存储元件的选择性开关。
目前,在电视(TV)显示面板中,尽管液晶显示器(LCD)已经占据主流位置,但是人们为了将有机发光显示器应用于TV中,正在进行广泛研究。并且,TV显示器技术的开发正在朝着满足市场要求的方向发展。市场要求事项包括大尺寸TV或数字信息显示器(DID,Digital Information Display)、低价格、高图像品质(动态图像表现力、高清晰度、亮度、对比度和色彩再现性)等。为了满足这些要求事项,除了需要制造大尺寸的玻璃基底等基底之外,还需要提供能够适合作为具有良好的性能的显示器的开关元件及驱动元件使用的薄膜晶体管(TFT)。
非晶硅薄膜晶体管(a-Si TFT)作为显示器的驱动元件及开关元件所使用。这种a-Si TFT是可以用较低的成本均匀地形成在大于2m×2m的大型基板上的元件,是目前最为广泛使用的元件。但是,随着显示器朝着大尺寸和高图像品质方向发展,对元件的性能也提出了更高的要求。因此,迁移率在0.5cm2/Vs水平的现有的a-Si TFT被认为将达到其应用的极限。为此,人们需要具有比a-Si TFT更高的迁移率的高性能TFT及制造技术。
性能明显优于a-Si TFT的多晶硅薄膜晶体管(poly-Si TFT)具有数十至数百cm2/Vs的高迁移率,因此具有能够适用于现有的a-Si TFT难以实现的高图像品质的显示器的性能。而且,相比a-Si TFT,元件特性劣化问题很少。然而,制造poly-Si TFT时,需要比a-Si TFT更复杂的工艺,随之增加额外的成本。因此,虽然poly-Si TFT适合应用于诸如高图像品质的显示器或者有机发光二极管显示器(OLED)等产品,但是在成本上不如a-Si TFT有优势,因此导致应用受到限制。此外,对于poly-Si TFT来说,由于存在诸如制造设备的限制或者均匀度不良等技术问题,因此目前为止尚未实现采用大于1m的大尺寸基板的制造工艺,据此难以应用于TV产品中。
鉴于此,目前需要提供同时具有a-Si TFT和poly-Si TFT优点的新TFT技术。其研究正在积极地开展着,其中具有代表性的是氧化物半导体元件。
最近,氧化物半导体元件中受到关注的是ZnO类薄膜晶体管。目前,已知的ZnO基材料包括Zn氧化物、Ga-In-Zn氧化物等。由于ZnO类半导体元件可以采用低温工艺制造,并且为非晶相,因此易于实现大尺寸化。并且,由于ZnO类半导体薄膜是一种迁移率较高的材料,因此具有与多晶硅类似的非常良好的电学特性。目前,人们正在进行将迁移率(mobility)较高的氧化物半导体材料层,即ZnO基(based)材料层应用于薄膜晶体管的沟道区域的研究。已知的ZnO基材料包括Zn氧化物、Ga-In-Zn氧化物等。
发明内容
技术解决方法
本发明的一方面涉及在Zn氧化物中添加新材料的氧化物半导体。
本发明的另一方面涉及将上述氧化物半导体用在沟道区域的氧化物薄膜晶体管。
有益效果
根据本发明的实施例,能够提供包含Hf而具有良好的特性的氧化物半导体及氧化物薄膜晶体管。
发明的最佳实施方式
本发明提供一种氧化物半导体,包含Zn、In及Hf,在Zn、In及Hf原子的总数量中,Hf原子数量的组成比为2~16at%。
并且,本发明提供一种氧化物薄膜晶体管,包括:栅极;沟道,形成在对应所述栅极的位置,由包含Zn、In及Hf且在Zn、In及Hf原子的总数量中Hf原子数量的组成比为2~16at%的氧化物半导体形成;栅绝缘层,形成在所述栅极与沟道之间;源极和漏极,分别接触所述沟道的两侧而形成。
本发明的一方面,所述氧化物半导体的Hf的组成比可以为3~16at%,并且所述氧化物半导体可以为非晶相的氧化物半导体。
本发明的一方面,所述Hf的组成比可以为3.8~11at%,并且所述氧化物半导体可以为非晶相的氧化物半导体。
本发明的一方面,所述Hf的组成比可以为5~11at%,并且所述氧化物半导体可以为非晶相的氧化物半导体。
本发明的一方面,可以为所述Zn的组成比为10~60at%的氧化物半导体。
本发明的一方面,可以为所述Zn的组成比为31~46at%的氧化物半导体。
本发明的一方面,可以为所述In的组成比为30~90at%的氧化物半导体。
本发明的一方面,可以为所述In的组成比为51~54at%的氧化物半导体。
附图说明
通过参照以下附图而进行的如下实施例的详细描述,这些和/或其他方面以及效果将会变得更加清楚且认识得更加充分。
图1a为示出根据本发明实施例的底栅结构氧化物薄膜晶体管的图。
图1b为示出根据本发明实施例的顶栅结构氧化物薄膜晶体管的图。
图2a至图2e为示出根据本发明实施例的氧化物薄膜晶体管的制造方法的图。
图3a至图3d为示出根据本发明实施例制造的样品的剖面的透射电子显微镜(TEM)照片的图。
图4a至图4d为示出根据本发明实施例的随氧化物薄膜晶体管的沟道区域的Hf含量的转移曲线(transfer curve)的曲线图,表示栅电压(VGS)-漏电流(IDS)变化。
图5a为示出采用靶3在Ar∶O2的比例为90%∶10%条件下形成沟道,在200℃下进行热处理后,在60℃下,且栅-源电压为-20V,漏-源电压为10V的状态下,经过1小时以及16小时后,测定转移曲线的结果的图。
图5b为示出采用样品2至4形成样品后,测定随时间的转移曲线,测定10-9A下的Vth的漂移量(ΔVth)的结果的曲线图。
图6a至图6d为示出采用靶5、6、7及8在Ar∶O2的比例为90sccm∶10sccm氛围下,通过DC溅射工艺形成氧化物薄膜晶体管的沟道区域(宽∶长=50μm∶4μm)之后,在氮氛围下,在200℃下经过1小时的热处理后,当源-漏电压为10V时的栅电压(VGS)-漏电流(IDS)变化的曲线图。
图7a和图7b为示出采用靶7及8形成的样品的沟道区域的TEM图像的图。
图8为示出采用靶6在Ar∶O2的比例为95sccm∶5sccm条件下,形成沟道区域(宽∶长=50μm∶4μm)之后,在氮氛围下,在200℃下经过1小时的热处理后,在60℃下,且栅-源电压为-20V,漏-源电压为10V的状态下,经过1小时以及16小时后,测定转移曲线的结果的图。
图9为示出采用靶9形成氧化物薄膜晶体管的沟道区域(宽∶长=50μm∶4μm)之后,在氮氛围下,在200℃下经过1小时的热处理后,所测定的转移曲线(transfer curve)的图,为表示栅电压(VGS)-漏电流(IDS)变化的曲线图。
具体实施方式
以下,参照附图详细说明根据本发明实施例的氧化物半导体和包括该氧化物半导体的氧化物薄膜晶体管。作为参考,为了便于说明起见,夸大了附图中所示出的各层的厚度和宽度。
图1a及图1b为示出根据本发明实施例的包含氧化物半导体的薄膜晶体管的结构的剖视图。图1a示出底栅(bottom gate)型薄膜晶体管,而图1b示出顶栅(top gate)型薄膜晶体管。根据本发明实施例的薄膜晶体管可以适用于底栅型薄膜晶体管以及顶栅型薄膜晶体管。
参照图1a,根据本发明实施例的氧化物薄膜晶体管包括形成在基底11上的栅极13和形成在基底11与栅极13上的栅绝缘层14。基底11上可形成氧化层12,当基底11采用硅(Si)来形成时,氧化层12可以是在Si表面上通过热氧化工艺形成的Si氧化物。并且,对应栅极13的栅绝缘层14上形成有沟道15,沟道15的两侧以及栅绝缘层14上形成有源极16a和漏极16b。
参照图1b,基底101上形成有源极102a和漏极102b,在源极102a与漏极102b之间的基底101上形成有沟道103。沟道103上形成有栅绝缘层104,对应沟道103的栅绝缘层104上形成有栅极105。
根据本发明实施例的氧化物薄膜晶体管的特征在于,沟道15通过在In-Zn复合氧化物中添加Hf而形成。
以下,对于形成图1a及图1b中示出的根据本发明实施例的氧化物薄膜晶体管的各层的形成材料进行如下说明。基底11、101可以采用通常用在半导体元件的基底,例如可以使用Si、玻璃或者有机材料。基底11、101表面可以形成有绝缘层,绝缘层例如可以是通过热氧化Si基底而形成的SiO2。栅极13、105可以采用导电性材料,例如可以是Ti、Pt、Ru、Au、Ag、Mo、Al、W或者Cu等金属,或者IZO(InZnO)或AZO(AlZnO)等金属或者导电性氧化物。栅绝缘层14、104可以采用通常用在半导体元件的绝缘材料来形成。具体来讲,可以采用SiO2或者介电常数比SiO2高的高K物质(HfO2、Al2O3、Si3N4或者它们的混合物)。源极16a、102a以及漏极16b、102b可以采用导电性材料来形成,例如可以采用Ti、Pt、Ru、Au、Ag、Mo、Al、W或者Cu等金属,或者IZO(InZnO)或AZO(AlZnO)等金属或者导电性氧化物。
根据本发明实施例的氧化物半导体是在In-Zn复合氧化物中添加Hf的材料。
Hf的电负性为1.3,因此与电负性为3.5的氧相比,电负性相差2.2,由此形成离子键作用力相当强的氧化物。并且,Hf的离子半径为0.078nm,其离子半径与Zn(离子半径为0.074nm)相似。据此,当In-Zn复合氧化物中添加Hf时,在不会使晶格变形的情况下能够容易地取代Zn。
a-Si:H以共价键相结合,当a-Si:H与具有方向性的sp3杂化的氧配位而以非晶相存在时,氧键周围的电子云会发生扭曲。据此,会存在弱键(weakbond)。如果长时间驱动具有这种键结构的TFT,则在键位(bonding sites)处会积聚电子或者空穴(Hole),最终导致键合断裂,使得阈值电压(Vth)发生漂移,从而会引发可靠性问题。与之相反,如果以离子键相结合,则由于阳离子的电子云大小较大,会与氧阴离子的结合(binding)无关地发生重叠,因此无论是晶相还是非晶相,都不存在弱键,据此阈值电压(Vth)几乎不会有变化或者变化较少,从而能够制造可靠性较高的薄膜晶体管。本发明的实施例中,虽然添加Hf的Zn氧化物或者Zn-In复合氧化物主要由这种离子键结合,但并不需要所有的结合都是离子键。
上述氧化物半导体中还可以包含:诸如Li、K等I族元素;诸如Mg、Ca、Sr等II族元素;诸如Ga、Al、In、Y等III族元素;诸如Ti、Zr、Si、Sn、Ge等IV族元素;诸如Ta、Vb、Nb、Sb等V族元素;Ln系元素(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)等。
根据本发明实施例的氧化物半导体可以适合作为用在LCD、OLED的驱动晶体管的沟道材料使用,并且可以适合作为构成存储元件的外围电路的晶体管或者选择晶体管的沟道材料使用。
以下,参照图2a至图2e说明根据本发明实施例的氧化物薄膜晶体管的制造方法。在此,对于底栅型薄膜晶体管的制造方法进行说明。
参照图2a,首先准备基底11。基底11可以采用Si、玻璃或者有机材料。如果基底11采用Si形成,则可采用热氧化工艺在基底11的表面上形成绝缘层12,例如SiO2。然后,在基底11上涂覆金属或导电性金属氧化物等导电性材料13a。
参照图2b,通过将导电性材料13a图案化而形成栅极13。参照图2c,在栅极13上部涂覆绝缘材料,并将绝缘材料图案化而形成栅绝缘层14。栅绝缘层可由硅氧化物、硅氮化物、铪(Hf)氧化物、铝氧化物、或者铪氧化物和铝氧化物的混合物形成。
参照图2d,在栅绝缘层14上采用物理气相沉积(PVD)、化学气相沉积(CVD)或者原子层沉积(ALD)等工艺来涂覆沟道材料。然后,进行图案化使沟道材料残留在与栅极13对应的栅绝缘层14上,由此形成沟道15。本发明的实施例中,沟道15可以通过在In-Zn复合氧化物中添加Hf而形成。具体来讲,当通过溅射(sputtering)工艺形成沟道15时,可以将通过在InZnO中添加Hf而形成的单靶(one target)载放到工艺室中,并通过溅射(sputtering)工艺形成沟道15。
参照图2e,将金属或导电性金属氧化物等材料涂覆在沟道15和栅绝缘层14上。然后,将导电性材料图案化,使得该材料连接到沟道15两侧,从而形成源极16a和漏极16b。最后,在400℃以下,例如在200℃温度下,利用普通的炉子、快速热退火(rapid thermal annealing)、激光或者热板(hot plate)等进行热处理工艺。
制造示例
将硅作为基底使用,并且在基底表面上以100nm厚度形成硅氧化物。通过在基底表面上形成约200nm厚度的钼(Mo),形成栅极。然后,通过在基底及栅极上部涂覆200nm厚度的硅氮化物,形成栅极电极层。并且,在对应栅极的栅极电极层上涂覆氧化物半导体,由此形成沟道。对于形成沟道的具体工艺进行如下说明。
委托LTS(化学)公司制造HfO2∶In2O3∶ZnO的摩尔比分别为0.1∶1∶2(靶1)、0.2∶1∶2(靶2)、0.3∶1∶2(靶3)及0.4∶1∶2(靶4)的单靶,收到4个氧化物靶后,利用这些靶形成沟道。将靶1至靶4分别载放到溅射器(Varian公司,型号为MS2100)的室中,在常温下,以90~95sccm(Ar)∶5~10sccm(O2)比例提供Ar和O2气体,维持5mTorr压力,并且向靶导通150watt的电流,进行RF磁控溅射工艺。形成厚度约为70nm,沟道宽度/长度(W/L)为50μm/4μm的沟道。并且,在沟道两侧形成厚度为200nm的Mo,作为源极和漏极。并采用Si氧化物形成厚度约为200nm的钝化层。然后,在约200℃温度下,进行1小时的热处理工艺。
对于依如上工艺制造的根据本发明实施例的氧化物半导体,发明人为了准确地确认氧化物半导体的各个区域的相态,分析了每个区域的剖面的透射电子显微镜(TEM)照片和衍射图案(diffraction pattern)照片。图3a至图3d为示出根据本发明实施例制造的样品的剖面的TEM照片的图。参照图3a,对于采用靶1形成的样品,观察到只有薄膜的部分区域为晶相,而整体上为非晶相(amorphous)。参照图3b至图3d,与示出在图3a中的部分区域出现结晶化的晶粒区域的薄膜不同,能够观察到整体为均匀的非晶相的薄膜,由此可见,当采用靶2至靶4来形成样品时,薄膜的整个区域为非晶相。对于分别采用不同的靶形成的样品通过电感耦合等离子体(ICP,inductivelycoupled plasma)进行了组成分析。在表1中用at%(原子百分比)表示采用靶1至靶4来形成的样品的Zn、In、Hf的组成比。
表1
※在上述表和以下内容中出现的ICP分析结果是将小数点后一位四舍五入取整数的值,误差范围为±1%。
并且,委托康宁(Corning)公司制造HfO2∶In2O3∶ZnO的摩尔比分别为0.1∶1∶2(靶5)、0.2∶1∶2(靶6)、0.3∶1∶2(靶7)及0.4∶1∶2(靶8)的单靶,收到4个氧化物靶后,利用这些靶形成沟道。将靶5至靶8分别载放到溅射器(Varian公司,型号为MS2100)的室中,在以95sccm(Ar)∶5sccm(O2)比例提供Ar和O2气体状态下,通过DC溅射工艺形成沟道,然后在约200℃下,在氮氛围下,进行1小时的热处理。并且通过ICP分析了组成。在表1中用at%来表示采用靶5至靶8来形成的样品的Zn、In、Hf的组成比。
表2
并且,委托纳米新材料(Advanced Nano Products)公司制造HfO2∶In2O3∶ZnO的摩尔比为0.15∶1∶2(靶9)的靶,将得到的靶9载放到溅射器(Varian公司,型号为MS2100)的室中,在以90sccm(Ar)∶10sccm(O2)比例提供Ar和O2气体状态下,通过DC溅射工艺形成沟道,然后在约200℃下,进行1小时的热处理。对于形成的薄膜进行了ICP分析,结果可以得知Hf的含量为3.8atomic%。
图4a至图4d为示出随根据本发明实施例的氧化物薄膜晶体管的沟道区域(宽∶长=50μm∶4μm)的Hf含量的转移曲线(transfer curve)的曲线图,表示当源-漏电压为10V时,栅电压(VGS)-漏电流(IDS)的变化。在图4b、4c、4d中,还示出了源-漏电压为0.1V时的结果,增加了导通(On)电流值约为10-6A的曲线。其中,cc表示将样品的中心部分作为对象测定的结果,而cr表示将样品的边缘部分作为对象测定的结果。
图4a为沟道层采用靶1并在Ar∶O2的比例为90sccm∶10sccm条件下制造的样品的曲线图;图4b为沟道层采用靶2并在Ar∶O2的比例为90sccm∶10sccm氛围下制造的样品的曲线图;图4c为沟道层采用靶3并在Ar∶O2的比例为90sccm∶10sccm氛围下制造的样品的曲线图;图4d为沟道层采用靶4并在Ar∶O2的比例为90sccm∶10sccm氛围下制造的样品的曲线图。参照图4a至图4d,可以得知,当源-漏电压为10V时,导通(On)电流约为10-3~10-5A,截止(Off)电流为10-12A以下,On/Off电流比为107以上。
图5a为示出采用靶3在Ar∶O2的比例为90sccm∶10sccm条件下形成沟道区域(宽∶长=50μm∶4μm),并在200℃下进行15小时的热处理后,在60℃下,且栅-源电压为-20V,漏-源电压为10V的状态下,经过1小时以及16小时后,测定转移曲线的结果的图。参照图5a,可以得知,转移曲线的结果几乎没有偏差而大体上一定。据此,可以得知,最终能够提供具有可靠性的半导体元件。
图5b为示出采用靶2至4在Ar∶O2的比例为90sccm∶10sccm条件下形成沟道区域(宽∶长=50μm∶4μm),在200℃下进行15小时的热处理后,测定随时间的转移曲线,测定10-9A下的Vth的漂移量(ΔVth)的结果的曲线图。参照图5b,可以得知,大部分样品的ΔVth值小,尤其采用靶3形成时,ΔVth值非常小,表现出较高的可靠性。
图6a至图6d为示出采用靶5、6、7及8在Ar∶O2的比例为90sccm∶10sccm氛围下,通过DC溅射工艺形成氧化物薄膜晶体管的沟道区域(宽∶长=50μm∶4μm)之后,在氮氛围下,在200℃下经过1小时的热处理后,当源-漏电压为10V时,栅电压(VGS)-漏电流(IDS)变化的曲线图。参照图6a及图6b,可以得知,当Hf的组成比约为5at%及11at%时,On电流约为10-4A,Off电流为10-11~10-12A以下,On/Off电流比为107以上。并且,图6c及图6d表示,能够在5V以上的高电压下确保TFT特性的可能性。
图7a和图7b为示出采用靶7及8形成的样品的沟道区域的TEM图像的图。参照图7a和图7b,可以得知,采用靶7及8形成的沟道区域均具有非晶相特性。
图8为示出采用靶6在Ar∶O2的比例为95sccm∶5sccm条件下,形成沟道区域(宽∶长=50μm∶4μm)之后,在氮氛围下,在200℃下经过1小时的热处理,并且在60℃下,且栅-源电压为-20V,漏-源电压为10V的状态下,经过1小时以及16小时后,测定转移曲线的结果的图。参照图8,可以得知,转移曲线的结果几乎没有偏差而大体上一定。
图9为示出采用靶9形成氧化物薄膜晶体管的沟道区域(宽∶长=50μm∶4μm)之后,在氮氛围下,在200℃下经过1小时的热处理后,测定转移曲线(transfer curve)的图,为表示栅电压(VGS)-漏电流(IDS)变化的曲线图。参照图9,可以得知,On电流约为10-4A,Off电流为10-11~10-12A以下,On/Off电流比为107以上。最终可以得知,根据本发明实施例的氧化物薄膜晶体管表现出较高的On/Off电流比和较低的Off电流,能够满足晶体管的特性。
根据本发明实施例的氧化物半导体,在Zn、In及Hf原子的总数量中,Hf组成比在2at%至16at%范围内。此时,Zn的组成比可以在10at%至60at%范围内,In的组成比可以在30at%至90at%范围内调整;并且,Zn的组成比可以在31at%至46at%范围内,In的组成比可以在51at%至54at%范围内。在该范围中,当Hf的组成比为3at%以上时,判定为非晶相,而当小于3at%时,判定为包含微晶的相态。
对于根据本发明实施例的氧化物薄膜晶体管来说,实际的蒸镀薄膜的组成成分比、IDS-VGS曲线等可以根据所使用的靶的类型、蒸镀时的靶导通电压、蒸镀设备、蒸镀压力、氧分压条件、基底温度等而变化。并且,即使蒸镀薄膜的组成相同,但是根据蒸镀条件,薄膜特性也可能会改变。例如,采用溅射工艺蒸镀氧化物半导体时,根据氧分压,氧化物的电阻范围可能会发生较大的改变。将氧分压调节到适当值以下时,可以蒸镀具有较低的电阻的蒸镀薄膜;将氧分压调节到较高的水平时,可以蒸镀较高电阻的薄膜。
通过如上所述的实施例,本发明所属技术领域的具有普通知识的技术人员应该理解,可以根据本发明的技术思想,利用氧化物半导体制造LCD或OLED等平板显示器的驱动晶体管、用于构成存储元件的外围电路的晶体管等多种电子元件。根据本发明实施例的氧化物薄膜晶体管可以作为底栅型晶体管或顶栅型晶体管使用。据此,本发明的保护范围不应当根据所说明的实施例来确定,而是根据记载在权利要求书中的技术思想来确定。

Claims (16)

1.一种氧化物半导体,其特征在于包含Zn、In及Hf,在Zn、In及Hf原子的总数量中,Hf原子数量的组成比为2~16at%。
2.如权利要求1所述的氧化物半导体,其特征在于所述氧化物半导体的Hf的组成比为3~16at%,并且所述氧化物半导体为非晶相。
3.如权利要求1所述的氧化物半导体,其特征在于所述Hf的组成比为3.8~11at%,并且所述氧化物半导体为非晶相。
4.如权利要求1所述的氧化物半导体,其特征在于所述Hf的组成比为5~11at%,并且所述氧化物半导体为非晶相。
5.如权利要求1所述的氧化物半导体,其特征在于所述Zn的组成比为10~60at%。
6.如权利要求1所述的氧化物半导体,其特征在于所述Zn的组成比为31~46at%。
7.如权利要求1所述的氧化物半导体,其特征在于所述In的组成比为30~90at%。
8.如权利要求1所述的氧化物半导体,其特征在于所述In的组成比为51~54at%。
9.一种氧化物薄膜晶体管,其特征在于包括:
栅极;
沟道,形成在对应所述栅极的位置,由包含Zn、In及Hf且在Zn、In及Hf原子的总数量中Hf原子数量的组成比为2~16at%的氧化物半导体形成;
栅绝缘层,形成在所述栅极与沟道之间;
源极和漏极,分别接触所述沟道的两侧而形成。
10.如权利要求9所述的氧化物薄膜晶体管,其特征在于所述沟道的Hf的组成比为3~16at%,并且所述沟道为非晶相。
11.如权利要求9所述的氧化物薄膜晶体管,其特征在于所述沟道的Hf的组成比为3.8~11at%,并且所述沟道为非晶相。
12.如权利要求9所述的氧化物薄膜晶体管,其特征在于所述沟道的Hf的组成比为5~11at%,并且所述沟道为非晶相。
13.如权利要求9所述的氧化物薄膜晶体管,其特征在于所述Zn的组成比为10~60at%,并且为氧化物半导体。
14.如权利要求9所述的氧化物薄膜晶体管,其特征在于所述Zn的组成比为31~46at%,并且为氧化物半导体。
15.如权利要求9所述的氧化物薄膜晶体管,其特征在于所述In的组成比为30~90at%,并且为氧化物半导体。
16.如权利要求9所述的氧化物薄膜晶体管,其特征在于所述In的组成比为51~54at%,并且为氧化物半导体。
CN200980119801.7A 2008-05-29 2009-05-29 氧化物半导体及包含该氧化物半导体的薄膜晶体管 Pending CN102067319A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0050466 2008-05-29
KR1020080050466A KR101468591B1 (ko) 2008-05-29 2008-05-29 산화물 반도체 및 이를 포함하는 박막 트랜지스터
PCT/KR2009/002855 WO2009145581A2 (ko) 2008-05-29 2009-05-29 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Publications (1)

Publication Number Publication Date
CN102067319A true CN102067319A (zh) 2011-05-18

Family

ID=41377803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980119801.7A Pending CN102067319A (zh) 2008-05-29 2009-05-29 氧化物半导体及包含该氧化物半导体的薄膜晶体管

Country Status (6)

Country Link
US (1) US7816680B2 (zh)
EP (1) EP2302685B1 (zh)
JP (1) JP2011525041A (zh)
KR (1) KR101468591B1 (zh)
CN (1) CN102067319A (zh)
WO (1) WO2009145581A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102351528A (zh) * 2011-09-28 2012-02-15 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
CN112602334A (zh) * 2018-08-31 2021-04-02 株式会社半导体能源研究所 半导体装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI495108B (zh) * 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010065823A2 (en) * 2008-12-05 2010-06-10 E. I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
US20110227075A1 (en) * 2008-12-05 2011-09-22 Dupont Displays, Inc. Backplane structures for solution processed electronic devices
US8378342B2 (en) * 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
KR20100135544A (ko) * 2009-06-17 2010-12-27 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TW201103090A (en) * 2009-07-01 2011-01-16 Univ Nat Chiao Tung Method for manufacturing a self-aligned thin film transistor and a structure of the same
KR101839931B1 (ko) * 2009-11-30 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
EP2513894B1 (en) 2009-12-18 2018-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
KR101603768B1 (ko) * 2009-12-22 2016-03-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치
KR101848516B1 (ko) * 2010-01-15 2018-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011090087A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display method of display device
KR101855060B1 (ko) 2010-01-22 2018-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치 및 그 구동 방법
KR101948707B1 (ko) * 2010-01-29 2019-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR102197498B1 (ko) 2010-02-18 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
WO2011118351A1 (en) * 2010-03-25 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
US8912536B2 (en) 2010-11-19 2014-12-16 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
JP6662432B2 (ja) * 2013-06-28 2020-03-11 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR20160048538A (ko) 2014-10-24 2016-05-04 삼성전자주식회사 엑스레이를 검출하는 장치 및 방법, 엑스레이 이미징 시스템
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
WO2019005090A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SOURCE AND DRAIN CONTACTS OF SEMICONDUCTOR OXIDE DEVICE COMPRISING GRADUATED INDIUM LAYERS
US11545580B2 (en) * 2017-11-15 2023-01-03 South China University Of Technology Metal oxide (MO semiconductor and thin-film transistor and application thereof

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960718A (en) * 1985-12-13 1990-10-02 Allied-Signal Inc. MESFET device having a semiconductor surface barrier layer
JP3124101B2 (ja) * 1992-01-30 2001-01-15 ローム株式会社 不揮発性半導体記憶装置およびその製造方法
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
US5548132A (en) * 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
IL125604A (en) * 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
US6727533B2 (en) * 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
JP2002320848A (ja) * 2001-02-23 2002-11-05 Honda Motor Co Ltd 水素貯蔵材
TW546840B (en) * 2001-07-27 2003-08-11 Hitachi Ltd Non-volatile semiconductor memory device
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6562491B1 (en) * 2001-10-15 2003-05-13 Advanced Micro Devices, Inc. Preparation of composite high-K dielectrics
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US6929970B2 (en) * 2002-09-12 2005-08-16 Agfa-Gevaert Process for preparing nano-porous metal oxide semiconductor layers
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6858899B2 (en) * 2002-10-15 2005-02-22 Matrix Semiconductor, Inc. Thin film transistor with metal oxide layer and method of making same
WO2004055233A1 (ja) 2002-12-18 2004-07-01 Sony Chemicals Corp. 透明導電膜及びその成膜方法
JP4222078B2 (ja) * 2003-03-26 2009-02-12 ブラザー工業株式会社 記録装置
JP4212413B2 (ja) 2003-05-27 2009-01-21 シャープ株式会社 酸化物半導体発光素子
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005026465A (ja) 2003-07-02 2005-01-27 Sharp Corp 酸化物半導体発光素子
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
US7220635B2 (en) * 2003-12-19 2007-05-22 Intel Corporation Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
JP2005223102A (ja) * 2004-02-04 2005-08-18 Nec Corp 不揮発性記憶装置及びその製造方法
EP2413366B1 (en) * 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP4158755B2 (ja) * 2004-09-30 2008-10-01 セイコーエプソン株式会社 機能膜の製造方法、薄膜トランジスタの製造方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057339B (zh) * 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100688521B1 (ko) * 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
KR100667043B1 (ko) 2005-04-29 2007-01-10 (주) 세라컴 산화아연 단결정 박막 제조방법
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5198066B2 (ja) * 2005-10-05 2013-05-15 出光興産株式会社 Tft基板及びtft基板の製造方法
US8679587B2 (en) * 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
JP4677371B2 (ja) * 2006-06-16 2011-04-27 大王製紙株式会社 新聞用紙
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2158608A4 (en) * 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
KR101468590B1 (ko) * 2007-12-06 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102351528A (zh) * 2011-09-28 2012-02-15 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
CN102351528B (zh) * 2011-09-28 2013-07-10 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
CN112602334A (zh) * 2018-08-31 2021-04-02 株式会社半导体能源研究所 半导体装置
CN112602334B (zh) * 2018-08-31 2022-09-13 株式会社半导体能源研究所 半导体装置
US11510002B2 (en) 2018-08-31 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP2302685A2 (en) 2011-03-30
WO2009145581A2 (ko) 2009-12-03
US7816680B2 (en) 2010-10-19
EP2302685B1 (en) 2014-04-09
KR20090124329A (ko) 2009-12-03
EP2302685A4 (en) 2011-07-06
JP2011525041A (ja) 2011-09-08
US20090294764A1 (en) 2009-12-03
WO2009145581A3 (ko) 2010-03-04
KR101468591B1 (ko) 2014-12-04

Similar Documents

Publication Publication Date Title
CN102067319A (zh) 氧化物半导体及包含该氧化物半导体的薄膜晶体管
JP5526023B2 (ja) 酸化物半導体及びこれを含む薄膜トランジスタ
US8450732B2 (en) Oxide semiconductors and thin film transistors comprising the same
KR101468594B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101552975B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8378342B2 (en) Oxide semiconductor and thin film transistor including the same
KR20090002841A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR101496150B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US11335782B2 (en) Oxide semiconductor thin film, thin film transistor, method producing the same, and sputtering target
KR101468590B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101600051B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20150019355A (ko) 박막 트랜지스터 및 그 제조 방법
KR101519480B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20080111736A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20140050993A (ko) Zn화합물 반도체 및 이를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110518