CN102122693B - 二极管 - Google Patents

二极管 Download PDF

Info

Publication number
CN102122693B
CN102122693B CN201010226329.1A CN201010226329A CN102122693B CN 102122693 B CN102122693 B CN 102122693B CN 201010226329 A CN201010226329 A CN 201010226329A CN 102122693 B CN102122693 B CN 102122693B
Authority
CN
China
Prior art keywords
diode
district
dielectric material
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010226329.1A
Other languages
English (en)
Other versions
CN102122693A (zh
Inventor
安东尼·J·罗特费尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102122693A publication Critical patent/CN102122693A/zh
Application granted granted Critical
Publication of CN102122693B publication Critical patent/CN102122693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H01L31/1836—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe comprising a growth substrate not being an AIIBVI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种二极管，包括：一基板；一第一介电材料，包括露出该基板的一部的至少一开口；一底二极管材料，包括至少部分地设置于该开口内的一下方区以及延伸至该开口之上的一上方区，该底二极管材料包括晶格不匹配于该基板的一化合物半导体材料；一有源二极管区，邻近于该底二极管材料；以及一顶二极管材料，邻近该有源二极管区。本发明可降低太阳能电池、发光二极管以及其他化合物半导体装置的成本，以及改善发光二极管的汲出效率与内部量子效率。

Description

二极管
技术领域
本发明涉及由位于硅晶片之上由化合物半导体(compoundsemiconductors)或其他的晶格不相称半导体材料(lattice-mismatchedsemiconductors)所制成的半导体二极管及其制造方法，尤其涉及如发光二极管(light emitting diode)、激光、光电压(photovoltaics)及其他光电子(optoelectronic)用途的光电应用。
背景技术
本节中提供了背景资料并介绍了于下文中所描述及/或所主张的权利范围所相关的不同观点的相关信息。这些背景资料的陈述并非承认其为公知技术。
大部分的芯片制作均应用了具有高品质、大区域、低成本等优点的硅晶片的硅工艺。采用如砷化镓(gallium arsenide)与磷化铟(indium phosphide)等化合物半导体的装置的商业制作则通常无法具有前述的硅工艺的优点。其通常于由如蓝宝石(sapphire)、锗(germanium)、砷化镓(gallium arsenide)或碳化硅(silicon carbide)等材料所制成的小且昂贵的晶片上进行如发光二极管(lightemitting diode，LED)、多结太阳能电池(multi-junction solar cell)及其他化合物半导体装置的制作。
于便宜的基板上制造半导体化合物装置的挑战牵涉到极大的经济因素。由于可发射与检测光线，化合物半导体于通信基础建设中为重要的元件。其为适用于如通过光纤传输信号的激光中、用于接受上述信号的传感器、移动电话内的放大器(amplifier)、移动电话基地台内的放大器、以及与传输与接收微波信号的电路等应用中的材料。
发光二极管通常由设置于蓝宝石(sapphire)或碳化硅(silicon carbide)材质的晶片上的多个氮化镓(gallium nitride)膜层所组成。这些独特基板造成了发光二极管的高成本。直径4英寸的蓝宝石晶片的通常价值约130美元，而两英寸的碳化硅晶片则价值约2000美元。作为比较之用，具有四倍于四英寸晶片的使用面积或16倍于两英寸晶片的使用面积的八英寸硅晶片的成本则通常低于100美元。
高效多结太阳能电池(high-efficiency multi-junction solar cells)通常包括设置于锗晶片上的如锗、砷化镓及磷化铟的膜层。于发光二极管所用的晶片中，所使用的锗晶片通常较硅晶片为较小且明显为较昂贵。
于硅晶片上制作化合物半导体装置的能力有助于加速其于多种主要工业中的市场成长。
目前限制了半导体晶片上的化合物半导体装置的实际制作的两种主要技术障碍分别为晶格常数的不匹配(mismatch of lattice constants)与热膨胀系数的不匹配(mismatch of thermal expansion coefficients)的情形。
晶格不匹配：于结晶物中，原子依照规则性周期阵列物而设置(即公知的晶格)。介于原子之间的距离，即公知的晶格常数，通常约为数埃(1埃＝10-10米)。硅具有较化合物半导体为小的晶格常数。当于硅上成长化合物半导体时，于介面处出现了如公知的错配差排(misfit dislocation)的结晶瑕疵(crystallineimperfections)。如此的错配差排造成了如公知贯穿差排(threading dislocation)的其他结晶缺陷，其自介面处向上传播。贯穿差排缩减了如激光、太阳能电池、发光二极管等化合物半导体装置的表现与可靠度。
热收缩的不匹配：化合物半导体通常于如超过1000℃的高温下成长。当晶片冷却之后，化合物半导体的薄膜较硅晶片的收缩程度为大。其结果为，晶片将弯曲成为内凹状，且施加应力与最终地使得薄膜产生破裂。
直到最近，发展出了包括下述三种方法的于硅基板上成长高品质的化合物半导体的最稳固的先前技术，例如渐变缓冲层(graded buffer layers)法、晶片连结(wafer bonding)法或于岛状物上的选择性成长(selective growth onmesas)法等技术。然而，上述技术则还未达成商业上的成功。
于渐变缓冲层法中，材料的组成由大体纯硅(pure silicon)逐渐地变化成化合物半导体。由于晶格常数也逐渐地随着变化，故晶格缺陷较少形成于介面处。不幸地，这些渐变缓冲层具有相对厚的厚度(每4％的晶格不相称情形具有约10微米)。如此厚的缓冲层增加了工艺成本及破裂的可能性。
晶片连结法则牵涉到于昂贵基板上成长一装置、接着剥离上述装置并将其接合(bonding)于硅晶片上。上述方法并不考虑采用当今硅工艺以作为降低成本的方法。此外，接合通常需要高于300℃的温度。当材料冷却之后，由于相较硅晶片具有更大的收缩情形，故化合物半导体可能破裂。
岛状物上的选择性成长法则利用了特定差排的迁移率。此方法是于小区域(长度约为10-100微米)内沉积化合物半导体材料，进而形成了一短通道，其可供位于此处的移动差排(mobile dislocation)可滑动至此区域的边缘并自此装置处而移除。然而，借由上述技术所形成的结构通常具有高密度的贯穿差排(高于1亿/每平方公分)。上述技术并无法移除固定差排(immobiledislocation)，于当晶格不匹配超过了2％时其将成为占大多数。
近年来已发展出了深宽比捕捉(aspect ratio trapping)技术(由Park等人于APL 90，0521113(2007)所揭示，于此以提及方式并入于本文中)，其可于硅晶片上沉积高品质的化合物半导体材料、锗或其他的晶格不匹配材料。图1显示了此深宽比捕捉技术的原理。于一硅晶片10之上沉积如二氧化硅(SiO2)或氮化硅(SiNx)的一介电材料20的薄膜层。本领域普通技术人员也可选择如SiOxNy及如铪(Hf)与锆(Zr)的硅化物或氧化物等的多种介电材料。
于上述介电材料内蚀刻形成一沟槽，接着沉积如锗或化合物半导体的晶格不匹配半导体30于沟槽内。如虚线所表示的贯穿差排40将向上传播，其通常依照相对于介面呈大体45度的一角度向上传播。贯穿差排40并不会朝沟槽长度方向而向下传播，其依照垂直于结晶的成长晶面(faceted growth face)的一方向而传播，这些晶面引导了差排朝向侧壁，并于这些侧壁处终止。位于沟槽内其侧壁捕捉了贯穿差排的区域可称其为“捕捉区”50。晶格不相称半导体30的上方区域，且高于捕捉区50的一区域则为一相对无缺陷区60。
深宽比捕捉技术基于下述原因而解决了起因于热膨胀系数的不匹配所造成的破裂问题：(1)由于外延膜层为薄，故应力为小；(2)由于深宽比捕捉开口的尺寸为小，故材料可为弹性地调和起因于热膨胀不匹配所造成的应力；以及(3)较半导体材料为佳的二氧化硅基座可产生形变以调和上述应力。
发明内容
本发明提供了一种二极管，以解决上述公知问题。
依据一实施例，本发明提供了一种二极管，包括：
一基板；一第一介电材料，包括露出该基板的一部的至少一开口；一底二极管材料，包括至少部分地设置于该开口内的一下方区以及延伸至该开口之上的一上方区，该底二极管材料包括晶格不匹配于该基板的一化合物半导体材料；一有源二极管区，邻近于该底二极管材料；以及一顶二极管材料，邻近该有源二极管区。
依据另一实施例，本发明提供了一种二极管，包括：
一第一介电材料，包括至少一开口；一底二极管材料，包括至少部分地设置于该开口内的一下方区以及延伸至该开口之上的一上方区；一有源二极管区，邻近于该底二极管材料；一顶二极管材料，邻近该有源二极管区；一第二介电材料，邻近该顶二极管材料，其中该第一介电材料邻近该底二极管材料的该下方区，而该第二介电材料邻近该底二极管材料的该上方区；以及一握持基板，邻近该顶二极管材料。
本发明可降低太阳能电池、发光二极管以及其他化合物半导体装置的成本，以及改善发光二极管的汲出效率与内部量子效率。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合所附的附图，作详细说明如下：
附图说明
图1显示了深宽比捕捉技术的原理；
图2显示了依据实施例的半导体二极管的一般结构；
图3显示了依据第一实施例的二极管，其具有一鳍状物的形状；
图4与图5显示了图3所示实施例于制作中的不同阶段；
图6显示了图3所示实施例的一另一实施例；
图7总结了依据本发明的一实施例的形成图3所示实施例的一第一方法；
图8总结了形成如图3所示实施例的一实施例的一第二方法；
图9与图10显示了制造图3所示实施例的其他步骤；
图11总结了形成图3所示实施例的一实施例的一第三方法；
图12-图15显示了形成如图16所示的实施例的不同阶段；
图16显示了二极管的一实施例，其具有一圆柱物的形状；
图17总结了形成图16所示实施例的一实施例的一第一方法；
图18与图19显示了形成图16所示实施例的另一方法的步骤；
图20总结了形成图16所示实施例的一实施例的另一方法；
图21显示了图16所示实施例的一变化情形，其中具有圆形剖面的圆柱状二极管的阵列于另一实施例中按照六角形阵列设置；
图22显示了图21所示实施例的一俯视图；
图23与图24显示了于制作图25所示实施例中的不同阶段；
图25为二极管的一实施例，其中介电层为透光的而非反光的；
图26总结了形成图25所示实施例的一实施例的一方法；
图27显示了形成图28所示另一实施例的步骤；
图28为二极管的一实施例，其中硅基板经过移除；
图29总结了形成图28所示实施例的一方法；
图30与图31显示了形成图32所示实施例的步骤；
图32为二极管的一实施例，其中顶电性接触物也作为一反射物之用；
图33总结了形成图32所示实施例的步骤；
图34显示了形成图35所示实施例的步骤；
图35为二极管的一实施例，其利用了当自一介电层内的一孔洞或沟槽内自然地成长形且具有六角金字塔状的氮化镓与其他III-氮化物半导体材料；
图36总结了形成图35所示实施例的步骤；
图37显示了形成图38所示实施例的步骤；
图38显示了图35所示实施例的一变化实施例，其中硅基板经过移除；以及
图39总结了形成图38所示实施例的一实施例的一方法。
其中，附图标记说明如下：
10～硅晶片；
20～介电材料；
30～晶格不匹配半导体；
40～贯穿差排；
50～捕捉区；
60～无缺陷区；
101～基板；
102～底二极管区；
103～有源二极管区；
104～顶二极管区；
105、106～导电接触物；
155～基板/硅基板；
160～介电材料；
165～沟槽；
170～底二极管区；
175～捕捉区；
180～贯穿差排；
185～有源二极管区；
190、195～顶二极管区；
197～成长前线的交界；
200～顶电性接触物；
203～底电性接触物；
210～介电材料/第一介电层；
215～第二介电层；
220～沟槽；
250～孔洞；
260～底二极管区；
265～有源二极管区；
270～有源二极管区；
275～连续形态的顶二极管区；
280～顶电性接触物；
285～底电性接触物；
300～孔洞；
350～介电层；
355～沟槽；
365～底二极管区；
375～贯穿差排；
380～有源二极管区；
390～光吸收区；
395～光吸收区；
400～接合缺陷；
410～顶电性接触物；
415～底电性接触物；
430～握持基板；
435、440～接触物；
500～基板；
510～第一层介电材料；
520～耐火金属；
530～第二层介电材料；
550～介电间隔物；
555～捕捉区；
560～贯穿差排；
570～底二极管区；
580～有源二极管区；
590～顶二极管区；
600～贯穿差排；
605～介层开口；
620～适当材料；
630～顶电性接触物；
640～底电性接触物；
700～硅基板；
710～介电材料；
720～孔洞；
730～底二极管区；
740～差排缺陷；
750～捕捉区；
760～有源二极管区；
770～顶二极管区；
780～顶电性接触物；
790～底电性接触物；
800～顶二极管区；
810～握持晶片；
820～顶电性接触物；
830～底电性接触物；
900、905、910、915、920、925、930、935、940、950、1000、1005、1010、1015、1020、1025、1030、1035、1040、1100、1105、1110、1115、1120、1125、1130、1135、1140、1200、1205、1210、1215、1220、1225、1230、1235、1240、1300、1305、1310、1315、1320、1325、1330、1335、1340、1400、1405、1410、1415、1420、1425、1430、1435、1440、1445、1450、1500、1505、1510、1515、1520、1525、1530、1535、1540、1545、1550、1555、1560、1565、1570、1575、1580、1600、1605、1610、1615、1620、1625、1630、1700、1705、1710、1715、1720、1725、1730、1735、1740、1745、1750～步骤。
具体实施方式
于以下描述中，通常采用单一的二极管方式以讨论示范的二极管结构，半导体工程师及其他本领域普通技术人员当能理解于多数应用中需使用多个二极管，且其通常整合于单一芯片之上。
一般来说，于下文中讨论的半导体二极管具有如图2所示的一般结构，其包括：一基板101、一底二极管区102、一有源二极管区103、一顶二极管区104、位于装置的顶部的导电接触物105以及位于装置底部的一导电接触物106。上述二极管区102、103与104内则分别由多重膜层所制成。
底二极管区102与顶二极管区104具有相反的掺杂类型(doping types)。举例来说，当底二极管区102显著地为n型掺杂时(具有如磷、砷或锑的电子施体)，而顶二极管区104将显著地为p型掺杂(具有如硼或铝的电子受体)，反之亦然。于底二极管区102与顶二极管104内的重度掺杂形成了适用于电流进入与离开装置的低电阻值通道。此顶部区与底部区的一般掺杂程度约介于1017-1020cm-3。而有源区的一般掺杂程度则低于1017cm-3。值得注意的是，为了描述方便而采用了“顶(top)”与“底(bottom)”以指定区域，而于某些情况中顶区可位于底区之上。举例来说，考虑到形成于基板上的二极管，其具有高于其底部区的一顶部区。当此二极管经倒装芯片接合(flip-chip bonded)于一握持晶片后并于移除上述基板之后，上述用于检视二极管的情形通常也随之相反。于此例中，顶区通常将视为位于底区的下方。
基底101通常为一硅晶片，虽然于不同实施例中，包括蓝宝石与碳化硅的其他基板也适用。至少于基板101的部分中通常具有相同的掺杂种类(为n型或p型)，而底二极管区102有助于底二极管区102与基板101之间的良好电性接触关系。
有源二极管区103的详细结构可依照包括期望应用的多种参数而决定，于一情形中，有源二极管区103由顶二极管区102与底二极管区104的结(junction)所形成。于此情形中，较佳地改变接近结的顶部区与底部区的掺杂浓度。于发光二极管(LED)内，有源区103则可包括经掺杂的膜层与可使得电子与空穴再结合并产生光子的未经掺杂量子阱(undoped quantum wells)的多个膜层。于太阳能电池的另一范例中，有源二极管区103可包括适度的n型掺杂或适度的p型掺杂的半导体材料，以吸收入射光子并产生电子-空穴对。
对于本领域普通技术人员而言，形成二极管区的材料为公知的。典型的有用半导体材料为：如硅、碳或锗的IV族材料，或其合金，如碳化硅或硅锗；II-VI族化合物(包括二元、三元与四元形态)，例如由锌、镁、铍或镉的II族材料与如碲、硒或硫的VI族材料所形成的化合物，例如为ZnSe、ZnSTe或ZnMgSTe；以及III-V族化合物(包括二元、三元与四元形态)，如由如铟、铝或镓的III族材料与如砷、磷、锑或氮的V族材料所组成的化合物，例如InP、GaAs、GaN、InAlAs、AlGaN、InAlGaAs等。本领域普通技术人员可以了解，可参照如能隙、晶格常数、掺质程度等期望条件而适度选择与处理这些材料。
图3显示了依据第一实施例的一半导体二极管。图4显示了用于图3的一基础结构，此基础结构包括了如硅晶片的一基板155，如发光二极管(LED)或太阳能电池等光电应用中基板155的表面较佳地具有(111)的结晶方向(crystal orientation)，虽然其也可选择(100)的其他结晶方向。基板155可视其应用的二极管基装置(diode-based device)的形态而经过n型掺杂或p型掺杂。其他的适当基板可包括蓝宝石与碳化硅。
为了制备如图3所示的二极管，第一步骤为借由化学气相沉积(CVD)或其他的适当技术沉积如二氧化硅(SiO2)或氮化硅(SiNx)的一层介电材料160于硅基板155之上。于装置中当来自介电层的光线反射会形成问题时，则较佳地使用氮化硅，由于其折射率较为接近于常用的半导体材料。上述介电材料的膜层通常为200-400纳米，但其厚度可为更厚或更薄。
接着借由图案化程序以于介电材料160的膜层内形成具有大体垂直的侧壁的一或多个沟槽165，进而露出了硅基板155的表面的一部，如图4所示。依据期望应用的选择，沟槽的数量可为1或1以上，例如是2、3、4、5、6或更多。可借由公知光刻技术或反应性离子蚀刻(reactive ion etch)技术的示范方法以图案化形成一沟槽。为本领域普通技术人员所了解，基于此处的揭示情形，沟槽可为另一形状的开口，例如为一孔洞(hole)、一凹口(recess)或一环状物(ring)。沟槽165的宽度较佳地相同于或少于介电材料的厚度。如此条件是基于深宽比捕捉(aspect ration trapping，ART)技术的原理，即沟槽165的高度与沟槽165的宽度的比例可大体大于或等于1以大体捕捉所有的贯穿差排(threading dislocations)。关于上述技术的细节则揭示于属于本发明相同受让人的早期专利申请(例如申请中的第11/436,198号US专利申请(2006年5月17日申请，标题为“LATTICE-MISMATCHED SEMICONDUCTORSTRUCTURE WITH REDUCED DISLOCATION DEFECT DENSITIES ANDRELATED METHODS FOR DEVICE FABRICATION”)；第12/180,254号US专利申请(2008年6月25日申请，标题为“LATTICE-MISMATCHEDSEMICONDUCTOR STRUCTURE WITH REDUCED DISLOCATIONDEFECT DENSITIES AND RELATED METHODS FOR DEVICEFABRICATION”)；第11/436,062号US专利申请(2006年5月17日申请，标题为“LATTICE-MISMATCHED SEMICONDUCTOR STRUCTURE WITHREDUCED DISLOCATION DEFECT DENSITIES AND RELATEDMETHODS FOR DEVICE FABRICATION”)；第60/842,771号US专利临时申请(2006年9月7日申请，标题为“DEFECT REDUCTION OF SELECTIVEGe EPITAXY IN TRENCHES ON Si(001)SUB STRATES USING ASPECTRATIO TRAPPING”)；第11/852,078号US专利申请案(2007年9月7日申请，标题为“DEFECT REDUCTION USING ASPECT RATIO TRAPPING”)，在此以提及方式将其并入于本文中。以及揭示于Park等人于Appl.Phys.Lett.90，052113(2007)的文献中，在此以提及方式将其并入于本文中。
于某些情形中，较佳地借由标准技术以洁净位于沟槽165底部的硅基板155的表面，以准备用于底二极管区的外延成长。请参照Park等人于Appl.Phys.Lett.90，052113(2007)的文献内的揭示。
接着施行另一步骤，成长底二极管区170，进而形成如图5所示结构。底二极管区170所应用的半导体材料则依照装置形态而决定。当于太阳能电池(solar cell)的应用时，底二极管区170可为如InGaP的材料。而当于发光二极管(light emitting diode，LED)的应用时，底二极管区170可为如GaN、AlN、InN等材料，或包括上述材料的二元(binary)、三元(ternary)或四元(quaternary)化合物。底二极管区170也可包括化合物半导体(compound semiconductor)材料的其他多种半导体材料，例如由择自由Ga、In或Al的至少一III族元素加上择自由As、P或Sb的一V族元素所形成的二元、三元或四元组成物，其具有适用于如激光(laser)或共振穿隧二极管(resonant tunneling diodes)的有用特性。
于本发明中，可以于外延成长时临场地(in-situ)掺杂底二极管区170，或借由一离子注入而离场地(ex-situ)掺杂底二极管区170(一般来说，较佳地可掺杂底二极管区、有源二极管区与顶二极管区，且可于外延成长时临场地掺杂或借由离子注入而离场地掺杂)。
于图5中，底二极管区170具有自立鳍状物(free-standing fin)的形态。Jinichiro Noborisaka及其于北海道大学的同事已揭示了成长自立垂直结构的方法，例如借由金属有机气相外延(metal-organic vapor phase epitaxy)法所形成的纳米线(详见Noborisaka等人的Appl.Phys.Lett.86，213102[2005]的文献；Noborisaka等人的Appl.Phys.Lett.87，093109[2005])的文献)，在此以提及方式将其并入于本文中。上述的北海道团队已发现于结构的顶面的结晶相的累积可快于位于结构的侧壁处的结晶相的累积的成长条件。换句话说，如此的成长条件有利于垂直于基板平面的成长，且同时抑制了平行于基板平面的成长。为了建立这些成长条件，上述的北海道团队调整了如气体前驱物的分压(partial pressure)、气体前驱物内的元素比例以及基板温度等变数。这些方法适用于将底二极管区170形成如图5所示的自立鳍状物。较佳地，沟槽的介电侧壁可具有{110}的结晶方向以使得后续的外延鳍状物具有{110}侧壁，且于前述的Noborisaka等人描述的成长条件下，其较为稳定与较为缓慢地成长或不再成长。
鳍状物的下方部，即为介电材料160的垂直侧壁所环绕的部分，由于其捕捉了如贯穿差排180的差排(dislocations)，故可称其为捕捉区(trappingregion)175。贯穿差排180产生于鳍状底二极管区170与基板150间的介面，且依照约45度的角度向上传播。图5内采用虚线显示了贯穿差排180。位于捕捉区175上方的底二极管区170的部分则相对没有缺陷(defects)。基于如此的低缺陷区，因而可于高品质、大区域、低成本的硅晶片上制造出高品质的化合物半导体装置。对于某些材料而言，例如GaN、InN、AlN或上述材料的三元或四元组成物，差排密度需少于或等于108/cm2以利于装置的应用。而对于如GaAs与InP的其他材料，通常需要如少于或等于106/cm2的更低的差排密度以利装置的应用。
图6显示了成长有源二极管区185的步骤。有源二极管区185的期望结构则依据所应用的装置而定。举例来说，有源二极管区185可包括多重量子阱(multiple quantum wells)或经适度掺杂半导体的单一膜层。于成长有源二极管区185前，可调整成长条件，使得于底二极管区170的侧面累积的结晶相的成长速率于近似相同于底二极管区170的顶部累积的结晶相的成长速率。其结果为，可顺应地成长有源二极管区185并环绕于底二极管区170的外侧。Noborisaka及其同事已描述了此成长条件(详见Noborisaka等人的Appl.Phys.Lett.87，093109[2005])的文献)。
于本实施例与其他实施例中，有源二极管区185与顶二极管区190较佳地具有近似相同于底二极管区的晶格常数(lattice constants)。虽然这些晶格常数间并非需要近似相同的。当这些晶格常数具有近似相同的结果为，于这些二极管区间的介面处可形成较少的缺陷。
于图6内还显示了顶二极管区190的成长。顶二极管区190所使用的半导体材料则视装置的形态而定。顶二极管区190的掺杂形态则可相反于底二极管区170的掺杂形态，即当其中的一为p型掺杂时，另一将为n型掺杂，反之亦然。
于图6中，顶二极管区190的宽度经过限制，使得于相邻的鳍状物之间仍保有一开口。如此的结构适用于太阳能电池的应用，于此情形中较重要地降低或减少顶二极管区190吸收入射光(incoming light)的可能性。于顶二极管区190内所产生的电子-空穴对(electron-hole pairs)于其抵达有源二极管区185之前便再次结合而并不会产生任何的有效电力。可降低或减少顶二极管区190内的材料，以于鳍状物之间留下自由空间，并尽量使得顶二极管区190可越薄越好。于此情形中，顶二极管区可具有介于如10-500纳米的一厚度。
当于设计太阳能电池时采用如图6所示结构时，可借由保持相邻的有源二极管区185的一距离使其少于入射光波长而增加其效率。此策略可避免了入射光进入于有源二极管区185之间的自由空间并抵达硅基板155处，上述情形将会降低太阳能电池的效率。
图3中显示了另一方法，即更进一步成长顶二极管区195以填满相邻鳍状物之间的整个空间。于此结构中，如接合缺陷(coalescence defects)的结晶缺陷可于成长前线(growth fronts)的交界处197形成，其于图3中采用虚线示出。由于这些缺陷远离于二极管的有源区，因而可降低或减少对于元件表现的损伤。当继续成长顶二极管区195时，较佳地选择有利于平行于基板155平面的成长条件并抑制了垂直于硅基板155平面的成长。
图3中也显示了借由标准技术制造顶电性接触物200与底电性接触物203后的结构。本领域普通技术人员可理解任何适当材料可用于这些电性接触物的制备，例如铜、银、或铝的导电金属的条状物，或如铟锡氧化物(indiumtin oxide)的相对透明导电氧化物的一膜层。于发光二极管应用中，底电性接触物203较佳地为如银的一高反射性导电材料，借以反射内部产生的光线并使其自发光二极管内的另一表面出离开。本领域普通技术人员可以理解仍具有许多其他方法以穿透基板155而耦接底电性接触物203与底二极管区170，例如形成接触介层物(contact vias)以形成电性连接。单一底电性接触物203可作为多重二极管的元件。
如图3内所示结构的一特征为单一顶二极管区195实体接触(并因而电性接触)了位于多个二极管内的有源二极管区185。如此的结构特别有利于发光二极管之用，由于其可减少或最小化顶电性接触物200的区域，顶电性接触物200的区域会阻挡有源二极管区185内产生的光线的射出。借由共用的顶二极管区195的使用，各二极管元件并不需要其专属的一顶电性接触物200，单一顶电性接触物200则可作为多重二极管的元件。
相较于图6，图3内共用的顶二极管区195内的额外半导体材料并不会劣化发光二极管的表现。顶二极管区195通常并不会吸收显著数量的发射光子，于顶二极管区内的半导体材料的能隙(band gaps)较宽于有源二极管区内的半导体材料的能隙。
如图3与图6所示结构相较于公知发光二极管提供了多个表现上的优点。举例来说，于如单晶硅基板的基板上制造蓝光发光二极管的较佳材料为氮化镓(gallium nitride)。氮化镓具有一纤维锌矿(wurtzite)结晶结构，其自然地成长有平行于硅基板155的c-平面(c-plane)以及垂直于硅基板155的m-平面(m-plane)与a-平面(a-plane)。于公知发光二极管中，限制内部量子效率的因素之一为氮化镓的极化c-平面面向半导体二极管。如图3与图6所示结构则可传送更高的内部量子效率，基于氮化镓的非极化的m-平面或a-平面面向二极管。于较佳的发光二极管结构内，底二极管区170、有源二极管区185及顶二极管区195由氮化镓(gallium nitride)与氮铟化镓(indium gallium nitride)所形成，氮化镓的m-平面或-a平面的结晶表面形成了底二极管区170与有源二极管区185间的一介面，而氮化镓的m-平面或a-平面的结晶表面形成了有源二极管区185与顶二极管区195间的一介面。
另外，如图3与图6所示结构也适用于采用如GaAs与AlGaAs的立方材料所制成的发光二极管的应用。
以下为依据本发明的实施例的形成底二极管区、有源二极管区与顶二极管区的工艺参数的范例。首先，提供如公知的基板与经图案化的介电层。采用下述的依据本发明的第一实施例的工艺参数以形成GaAs或AlGaAs基的二极管的底二极管区、有源二极管区与顶二极管区。
于本范例中，底二极管区可为GaAs材质的一柱状物(pillar)或一鳍状物(fin)，其具有大于宽或直径尺寸的一高度(例如高度为1微米，而宽度为100纳米)。前驱物(precursors)的成长条件(例如采用化学气相沉积法，CVD)如下，包括了(i)压力：0.1atm；(ii)前驱物：稀释于氢气中的三甲基镓(trimethylgallium，TMG)与20％的砷化氢(arsine AsH3)；(iii)温度：750℃；以及(iv)掺质类型：N型掺杂。为了制备N型掺杂的底二极管区，掺质之一为硅。为了增快垂直的成长情形，相较于本领域普通技术人员所知悉的GaAs成长情形，于此步骤中的砷化氢的分压(partial pressure)可相对较低。举例来说，砷化氢的分压可低于一般成长情形中的5-10倍。由于上述数值为与反应器相关的数值，故在此并不描述其绝对数值。
另外，于本范例中，有源二极管区可包括位于底二极管区上的数个膜层，其分别为第一限制膜层(first confinement layer)、量子阱膜层(quantum welllayer)与第二限制膜层(second confinement layer)。
用于载流子限制的一AlGaAs膜层(如15纳米厚)的成长条件如下，包括：(i)压力：0.1atm；(ii)前驱物：稀释于氢气中的三甲基镓(trimethylgallium，TMG)、三甲基铝(trimethylaluminium，TMA)与20％的砷化氢(arsine AsH3)；(iii)温度：850℃；(iv)掺质类型：如硅的N型掺质。
用于发射光线的GaAs量子阱膜层(如10纳米厚)的成长条件如下，包括：(i)压力：0.1atm；(ii)前驱物：稀释于氢气中的三甲基镓(trimethylgallium，TMG)与20％的砷化氢(arsine AsH3)；(iii)温度：720℃；以及(iv)掺质类型：未掺杂。
用于载流子限制的一AlGaAs膜层(如15纳米厚)的成长条件如下，包括：(i)压力：0.1atm；(ii)前驱物：稀释于氢气中的三甲基镓(trimethylgallium，TMG)、三甲基铝(trimethylaluminium，TMA)与20％的砷化氢(arsine AsH3)；(iii)温度：850℃；(iv)掺质类型：如锌(zinc)的P型掺质。
于本范例中，顶二极管区(例如0.5微米厚)位于有源二极管区上或之上。GaAs膜层的成长条件如下，包括(i)压力：0.1atm；(ii)前驱物：稀释于氢气中的三甲基镓(trimethylgallium，TMG)与20％的砷化氢(arsine AsH3)；(iii)温度：720℃；以及(iv)掺质类型：如锌的P型掺质。
如图3所示的实施例中包括了位于硅基板上由化合物半导体或其他晶格不匹配材料所形成的一半导体二极管，包括：
一硅基板155；一层介电材料160，覆盖了硅基板155，此层介电材料内包含了一沟槽165，其露出了硅基板155的表面，此沟槽具有大体垂直的侧壁，且沟槽的高度与宽度间的比例可大于或等于1；半导体材料的一底二极管区170，填入于沟槽内且依照一鳍状物的形状而向上延伸；一捕捉区175，位于底二极管区170的最下方部，于该处贯穿差排180可为介电材料160的侧壁所拦截并终止(例如于经降低的缺陷区处)；半导体材料的一有源二极管区185，顺应地成长并环绕有源二极管区；以及一顶电性接触物200；以及一底电性接触物203。
图7摘要了形成如图3所示实施例的一方法。特别地，其为于硅基板借由化合物半导体或其他晶格不匹配材料形成二极管的制造方法，包括下述步骤。步骤900包括了沉积如介电材料160的一层介电材料于如硅基板155的一硅基板的表面上。步骤905包括了形成一沟槽于此层介电材料内以露出硅基板的表面，例如位于介电材料165内的沟槽165，此沟槽具有大体垂直侧壁，且沟槽的高度与宽度的比例可大于或等于1。步骤910包括了选择成长条件，其利于垂直于硅基板平面的成长与抑制平行于硅基板平面的成长。步骤915包括了成长一半导体材料以形成底二极管区，例如底二极管区170，其填满了沟槽并依照鳍状物的形状向上延伸。步骤920包括了选择成长条件，使得用于有源二极管区的半导体材料，例如有源二极管区185，可于接近相等的速率下形成于底二极管区的顶部与侧面上。步骤925包括了成长一半导体材料，顺应地环绕底二极管区的顶部与侧面以形成一有源二极管区，例如有源二极管区185。步骤930包括了成长一半导体材料，顺应地环绕有源二极管区的顶部与侧面以形成一顶二极管区，例如顶二极管区195。步骤935包括了形成一顶电性接触物，例如顶电性接触物200，于顶二极管区的表面。步骤940包括了形成一底电性接触物，例如底电性接触物203，于硅基板的底部上。
如图8所示的另一实施例中，步骤950包括了继续成长顶二极管区，使得形成于相邻的二极管上的顶二极管区相接合，进而形成了单一顶二极管区，其连结了多重二极管。
于又一实施例中，考虑到如Noborisaks及其同事所描述的用于成长自立垂直结构的技术的依方法恐无法适用于所有条件。举例来说，当硅基板具有(100)结晶表面时，上述方法通常无法成长形成一自立垂直结构。
如图9所示，上述方法适用于采用经掺杂硅基板155。形成介电材料210的第一膜层于硅基板155的表面上。于部分实施例中，第一介电层210的较佳材料为氮化硅。此第一介电层210需足够厚，以于其内形成沟槽后可捕捉缺陷，如第一介电层210的厚度可等于或大于沟槽的宽度。
于第一介电层210上可成长一第二介电层215。于部分实施例中，此第二介电层适用的较佳材料为二氧化硅。
经过图案化所形成的沟槽220具有穿透第一介电层210与第二介电层215的大体垂直的侧壁，进而露出了硅基板155表面的一部。可施行一选择性的步骤，以洁净化位于沟槽220底部的硅基板155的表面，例如为借由前述的洁净方法。
如图10所示，可成长一半导体材料以填入沟槽内而形成一底部二极管区170。由于硅与底二极管区的半导体材料间的晶格不匹配情形，于介于硅基板155与底二极管区170的介面处可能形成错配差排(misfit dislocation)。贯穿差排可依照一角度而向上传播并为第一介电层210的侧壁所拦截以及于捕捉区175内终止。高于捕捉区175的底二极管区170的片段可相对地不具有缺陷，因而适用于高效装置。于此方法中，可于硅基板上的制作出化合物半导体装置。
采用使用氢氟酸与水的湿蚀刻的一工艺以移除第二介电层215。上述工艺可选择性地移除第二介电层215的二氧化硅材料而不会攻击第一介电层210的氮化硅材质或底二极管区所可能包括的任何半导体材料。所得到的结构如图5所示。因此，上述方法描述了制造了具有鳍状物的形状的底二极管区的一不同方式。
上述方法继续如图3与图6所示与所述工艺：形成有源二极管区185、顶二极管区190、顶电性接触物200与底电性接触物203。
图11摘要了上述方法，其至少部分显示于图9与图10的所示情形内，包括下列步骤。步骤1000包括了沉积如第一介电层210的第一层介电材料于如硅基板155的一硅基板的表面上。步骤1005包括了沉积如第二介电层215的一第二层介电材料于第一层介电材料的表面上，第二层介电材料与第一层介电材料之间具有不同特性。步骤1010包括了形成如沟槽220的一沟槽于第一层介电材料与第二层介电材料之内，以露出硅基板表面，此沟槽具有大体垂直侧壁，且沟槽的高度与宽度的比例可大于或等于1(如位于第一层介电材料内)。步骤1015包括成长一半导体材料于沟槽内以形成底二极管区，例如底二极管区170。步骤1020包括了选择性地移除第二层介电材料的剩余部分。步骤1025包括成长一半导体材料，顺应地环绕底二极管区的顶部与侧面以形成有源二极管区，例如有源二极管区185。步骤1030包括了成长一半导体材料，顺应地环绕有源二极管区的顶部与侧面以形成一顶二极管区，例如顶二极管区195。步骤1035包括形成一顶电性接触物于顶二极管区的表面，例如顶电性接触物200。步骤1040包括形成一底电性接触物于硅基板的底部上，例如底电性接触物203。
图12显示了另一实施例，其中半导体二极管设置为一圆柱物(column)的形状而非一鳍状物的形状。如二氧化硅或氮化硅的一层介电材料160则形成于经适当掺杂硅基板155的表面上。
借由标准光刻或蚀刻技术于介电材料160内形成具有大体垂直的侧壁的多个孔洞250。为了确保孔洞250可大体捕捉所有的贯穿差排，孔洞250的深度与直径的比例较佳地大于或等于1。这些孔洞露出了硅基板155表面。
成长条件(例如压力、前驱物气体组成与基板温度等)经过选择，如于先前Noborisaka文献所记载般，其利于垂直于硅基板155平面的成长并抑制平行于硅基板155平面的成长。可成长经适当掺杂半导体材料并使的填满孔洞而形成高于孔洞的自立圆柱物，进而制造出底二极管区260，如图13所示。
再次地，由于硅与半导体二极管材料间的晶格不匹配情形，可能于底二极管区260与硅基板155的介面处产生错配差排(misfit dislocation)。贯穿差排可依照一角度向上传播，因而为介电层160内的孔洞的圆滑侧壁所拦截并终止。捕捉区可仍大体位于介电层的孔洞250内，而贯穿差排可于其内起使与终止，故于图13内并看不到捕捉区。于图13内看的到的底二极管区260的整个区域位于高于捕捉区之上。此底二极管区260的上方区域可相对地不具有结晶缺陷，因而适用于高效装置的制作。
对于特殊因素，底二极管区260的圆柱物具有非常小的直径，其较佳地低于100纳米，底二极管区260内的半导体材料可经历了完整的弹性放松(elastic relaxation)而不会形成有任何的晶格不匹配缺陷。于此情形中，便不会有为介电层侧壁所捕捉的任何贯穿差排，且二极管内并不会包含一“捕捉区”。
上述成长条件可经过调整，使得用于有源二极管区265的材料可依照大体相同的速率而成长于底二极管区260的顶部与侧面之上。半导体材料顺应地成长于底二极管区260的顶部与侧面之上，以形成如图14所示的有源二极管区265。
如图15所示，半导体材料顺应地成长于有源二极管区265的顶部与侧面之上，以形成顶二极管区270。可成长不连续的顶二极管区270，使得半导体二极管具有如图15所示的自立圆柱物的形态，形成如图16所示的具有连续形态的顶二极管区275。
于顶二极管区275的露出表面上成长一顶电性接触物280，以及于硅基板155的下方成长一底电性接触物285，如图16所示。
如图16所示的二极管可包括：
一硅基板155；一介电层160，其包括露出了硅基板表面的一孔洞250，孔洞250具有大体垂直的侧壁，且孔洞250的深度与直径的比例可大于1；半导体材料的底二极管区260，填入于孔洞内并依照一圆柱物的形状向上延伸；一捕捉区，位于底二极管区260的最下方片段内的，于该处贯穿差排可为位于介电材料160内孔洞的圆滑侧壁所拦截并终止；半导体材料的有源二极管区265，顺应地成长并环绕底二极管区260；顶二极管区275，顺应地成长并环绕有源二极管区265；顶电性接触物280；及底电性接触物285。
以下方法为解说方法用于制造如图16所示的实施例的两种方法。
图17摘要了一方法，其包括了下述步骤。于步骤1100包括沉积如介电材料160的一层介电材料于如硅基板155的一硅基板表面之上。步骤1105包括了形成如孔洞250的一孔洞于介电材料的膜层内，以露出硅基板的表面，孔洞具有大体垂直的侧壁且孔洞的深度与直径的比例可大于或等于1。步骤1110包括了选择成长条件，其利于垂直于硅基板平面的成长并抑制水平于硅基板平面的成长。步骤1115包括了成长一半导体材料以形成底二极管区，例如底二极管区260，其填满了孔洞并依照圆柱物的形状向上延伸。步骤1120包括选择成长条件，使得半导体材料用于有源二极管区，例如有源二极管区265，可于接近相同的速率下成长于底二极管区的顶部与侧面之上。步骤1125包括成长一半导体材料，顺应地环绕底二极管区的顶部与侧面，以形成一有源二极管区，如有源二极管区265。步骤1130包括成长一半导体材料，顺应地环绕有源二极管区的顶部与侧面，以形成一顶二极管区，如顶二极管区275。步骤1135包括了形成一顶电性接触物，例如顶电性接触物280，于顶二极管区的表面。步骤1140包括形成一底电性接触物，例如底电性接触物285，于硅基板的底部上。
另一方法则并不依靠成长具有圆柱物的形状的自立底二极管区的能力。其起使于使用经适当掺杂的硅基板155，例如图18所示。于硅基板155表面之上成长如氮化硅的一第一介电层210。
成长一第二介电层215于第一介电层210上。于部分实施例中，用于第二介电层215的较佳材料为二氧化硅。
形成具有大体垂直的侧壁的孔洞300，其穿透第一介电层210与第二介电层215，进而露出硅基板155的表面。可以如标准光刻或反应性离子蚀刻工艺的不同技术以形成孔洞300。
第一介电层210的厚度可大于或等于孔洞300的直径。于如此的情形下，第一介电层210的圆滑侧壁(curved sidewalls)可大体捕捉所有的差排缺陷。
位于孔洞300底部的硅基板155的表面可经过前述洁净方法的清洁。
如图19所示，利用一半导体材料以填入于孔洞300以得到底二极管区260。
错配差排(misfit dislocation)可能发生于底二极管区260与硅基板155的介面处。贯穿差排可依照一角度而向上传播，进而为第一介电层210的圆滑侧壁所拦截并终止于捕捉区内，其仍大体位于经填满孔洞300的底部，故因此于图19内为看不到的。高于捕捉区之上的底二极管区310的整个区域相对地不具有结晶缺陷，因而适用于高效装置的制作。
借由如采用氢氟酸与水的湿蚀刻的一程序以移除第二介电材料215的剩余部分(如二氧化硅层)。上述程序可选择性地移除第二介电层215(如二氧化硅材料)而不会攻击其他的第一介电层210(例如氮化硅材料)或包括底二极管区260的其他半导体材料。
最终结构如图13所示。上述程序可继续相对于图14-图16所示情形的前述方法：
如图14所示，形成一有源二极管区265；如图15或图16所示，形成顶二极管区270或275；以及如图16所示，形成顶电性接触物280与底电性接触物285。
图20摘要了前述方法，其包括下述步骤。步骤1200中包括了沉积如第一介电层210的一第一层介电材料，于如硅基板155的硅基板的表面上。步骤1205包括沉积如第二介电层215的一第二层介电材料于第一介电层的表面上。步骤1210包括形成如孔洞300的一孔洞于第一层介电材料与第二层介电材料内以露出硅基板的表面，此孔洞具有大体垂直侧壁，孔洞(300)的深度与直径的比例可大于或等于1。步骤1215包括成长一半导体材料于孔洞内以形成底二极管区，如底二极管区260。步骤1220包括选择性移除了第二层介电材料的剩余部分。步骤1225包括成长一半导体材料，顺应地环绕底二极管区的顶部与侧面以形成一有源二极管区，例如有源二极管区265。步骤1230包括成长一半导体材料，顺应地环绕有源二极管区的顶部与侧面以形成一顶二极管区，例如顶二极管区270或275。步骤1235包括形成如顶电性接触物280的一顶电性接触物顶二极管区的表面上。步骤1240包括形成如底电性接触物285的一底电性接触物于硅基板的底部上。
于圆形孔洞250内沉积部分半导体材料并接着形成自立的底二极管区260时，其表现出独特行为。特别地，自立圆柱物可成长至圆形孔洞之外，以形成六角柱状物，例如具有六边形的剖面情形而非圆形的剖面情形(如图13所示的元件260、如图14所示的元件265与如图15所示的元件270)。在此，半导体二极管内元件的标记与图12至图16所示情形为相同的，除了这些柱状物将如前所述般具有六边形的剖面。
可较佳地使用六角柱状物以增加半导体二极管的集结密度(packingdensity)，其借由将六角柱状物依照六边形阵列设置而非依照方形阵列设置。图21显示了数个二极管，在此仅显示了其内的顶二极管区270，且这些顶二极管区270依照一六边形阵列设置而非依照一方形阵列设置(请注意图21，其内柱状物仍具有一圆形剖面而非一六边形剖面)。由孔洞250所形成的六边形阵列形成于介电材料160内，其并非依照一方形阵列形成。
请参照图22，显示了一六边形阵列的俯视情形，显示了半导体二极管按照六边形阵列设置的紧密集结情形。于图22内的六边形构件为具有六边形剖面的顶二极管区270。介于六边形构件间的这些区域为介电材料160的露出部分。另一实施例包括了如前述的数个二极管，与其他二极管依照六边形阵列设置且具有六边形剖面，以达成紧密的集结情形。
如图3所示的二极管结构适用于发光二极管以及其他光电装置。然而，于多重结太阳能电池(multi-junction solar cells)中，来自于介电层160的光线反射将降低转换效率(conversion efficiency)。举例来说，假设基板155包括了为了捕捉相对低能量的光子(photons)的一p-n结。这些相对低能量的光子将会入射于结构的顶面，穿透顶二极管区并(依照其路径)可能也穿透了有源二极管区185与底二极管区170，接着抵达了介电层160处。这些光子的部分将为介电层160所反射，并穿透了这些构件170、185与195并自装置的顶面离开。由于太阳能电池并不会吸收上述部分的光子，故其于程序中将造成损失。
图25显示了装置结构的一实施例。此结构可提供具有一缩减厚度(如少于20纳米的厚度)的一介电层，其够薄而使得光子可穿透其而非为其反射。为了建造此结构，首先提供如图23内所示的硅基板。当制作包括硅层内这些结的一多重结太阳能电池时，硅基板155可经过适当掺杂。介电层350可成长于硅基板155之上并够薄，以大体使得所有入射光可穿透。沟槽335形成于介电层之内。
于反应器中的沉积条件经过调整，以如前所述般利于垂直的成长并抑制水平的成长。如图24所示，底二极管区365依照自立的鳍状物的形状而形成。
于反应器中的沉积条件经过调整，以使得垂直成长与水平成长的速率为近似相同的。如图25所示，半导体材料可顺应地形成并环绕底二极管区365的顶部与侧面，以形成有源二极管区。
由于介电层为极薄，沟槽335的深宽比(高度与宽度间的比例)将少于1。其结果为，介电层350的侧壁并无法大体捕捉所有的贯穿差排375。这些贯穿差排375可继续延伸进入有源二极管区380内。值得注意的是，当电子-空穴对接触了贯穿差排375时，其将再结合并因而降低了太阳能电池的效率。然而，上述结构并不考虑上述不良效应，此于光子可于其抵达贯穿差排375处之前穿透了位于二极管的上方部内的主要的光吸收区390。相较于贯穿差排375所占区域，由于主要的光吸收区390相对为大，故可吸收大多数光子。于贯穿差排375处的电子空穴对的再结合可因而视为次要效应(secondaryeffect)而不会显著降低太阳能电池的效率。
半导体材料顺应地成长于有源二极管区380的顶部与侧面以形成顶二极管区395。同样地，接合缺陷400可出现于顶二极管区395内且位于相邻鳍状物接合处的成长前线处。
形成顶电性接触物410于顶二极管区395的顶面，以及形成底电性接触物415于硅基底155的底部。于一太阳能电池中，接合缺陷400的影响可借由于其上覆盖顶电性接触物400而得到缓合。
如图25所示实施例为由形成于硅基板上的化合物半导体或其他的晶格不匹配半导体材料所形成的二极管，其包括：
一硅基板155；一层介电材料350覆盖了硅基板，此层介电层包含露出硅基板155表面的一沟槽355且具有少于20纳米的一厚度；半导体材料的一底二极管区365，填入于沟槽355内并依照一鳍状物的形状向上延伸；半导体材料的一有源二极管区380，顺应地成长并环绕底二极管区365；半导体材料的一顶二极管区395，顺应地成长并环绕有源二极管区380；一顶电性接触物410；与一底电性接触物415。
图26示出了制造如图25所示的实施例的一方法。此方法包括了下述步骤。步骤1300包括了沉积如介电材料350的一层介电材料于如硅基板155的一硅基板的表面上，其具有少于或等于20纳米的厚度。步骤1305包括形成如沟槽355的一沟槽于此层介电材料内，以露出硅基板155的表面，此沟槽具有大体垂直侧壁。步骤1310包括选择成长条件，其利于垂直于基板平面的成长与抑制平行于基板平面的成长。步骤1315包括成长半导体材料以形成一底二极管区，例如底二极管区365，其填满了上述沟槽并依照鳍状物的形状向上延伸。步骤1320包括选择成长条件，使得如有源二极管区380的有源二极管区的半导体材料可于接近相同速率下成长于底二极管区的顶部与侧面上。步骤1325包括成长一半导体材料，顺应地环绕底二极管区的顶部与侧面以形成一有源二极管区。步骤1330包括形成一半导体材料，顺应地环绕有源区的顶部与侧面以形成一顶二极管区，例如顶二极管区395。步骤1335包括形成如顶电性接触物410的一顶电性接触物于顶二极管区的表面上。步骤1340包括形成如底电性接触物415的一底电性接触物于硅基底的底部上。
于部分应用中，硅基板的存在将劣化了装置表现。举例来说，对于发光二极管所发出的特定波长范围内的光线而言，硅可能会吸收此光线。于一解说用的装置结构中，可如图28所示般移除硅基底。如图27内所示，于此工艺中用于制造如此装置的步骤相同如图3所示结构，仅简单地于形成电性接触物200与203的前将图3所示结构反置。
如图28所示，结合一握持基板或表面430与顶二极管区195。握持基板430可为发光二极管的封装夹具(packaging fixture)的一部。在此，可能需要借由如化学机械研磨的适当技术以平坦化顶二极管区190、195的表面，借以牢靠地接合于握持晶片430。
握持基板430可为导电的，或者其内包含了用于顶二极管区195的导电元件以作为接触物之用。接合方法为公知的，其包括了倒装芯片接合方法的使用，即将发光二极管的顶部接合于发光二极管封装物的一部的表面上。
接着借由如研磨、采用如氢氧化四甲铵(Tetramethyl ammoniumHydroxide，TMAH)的化学品的蚀刻或激光剥落的一或多个方法，以移除此起使的硅基板155，上述所有的移除方法对于本领域普通技术人员为公知的。
接触物435与440使用反射性材料也有助于光线于依照最期望的方向而远离发光二极管。
如图28所示的实施例为由化合物半导体或其他的晶格不匹配半导体材料所制成的二极管，其包括：
包括一沟槽165的一层介电材料160，此沟槽具有大体垂直侧壁，且沟槽的高度与宽度的比例可大于或等于1；半导体材料的鳍状底二极管区170，填入于沟槽内；一捕捉区175，位于底二极管区170内，其中贯穿差排180可为沟槽165的侧壁所拦截并终止；半导体材料的有源二极管区185，顺应地成长并环绕底二极管区170；半导体材料的顶二极管区195，顺应地成长并覆盖有源二极管区；一握持基板430；一顶电性接触物435；以及一底电性接触物440。
图29显示了制造如图28的实施例的一方法。此方法包括了下述步骤。步骤1400包括沉积如介电材料160的一层介电材料于如硅基底155的一硅基底的表面上。步骤1405包括了形成了如沟槽165的一沟槽于介电材料的膜层内以露出硅基底的表面，此沟槽具有大体垂直侧壁，且沟槽的高度与宽度的比例可大于或等于1。步骤1410包括了选择成长条件，其利于垂直于硅基板平面的成长与抑制水平于硅基板平面的成长。步骤1415包括了成长一半导体材料以形成一底二极管区，例如底二极管区170，其填入于沟槽内并按照一鳍状物形状向上延伸。步骤1420包括了选择成长条件，以使得用于如有源二极管185的有源区的半导体材料可于接近相等速率下成长于底二极管区的顶部与侧面之上。步骤1425包括了成长一半导体材料，顺应地环绕底二极管区的顶部与侧面以形成一有源二极管区。步骤1430包括了成长一半导体材料，顺应地环绕有源二极管区的顶部与侧面以形成一顶二极管区，例如顶二极管区190。步骤1435包括接合如握持基板430的一握持基板与顶二极管区的表面。步骤1440包括了借由一化学或机械程序以移除硅基板。步骤1445包括了形成一顶电性接触物于介电层的露出表面上，例如顶电性接触物435。步骤1450包括了形成一底电性接触物于握持基板的露出表面上，例如底电性接触物440。
形成如图28所示的实施例的另一方法为借由如图11所述方法而非如图7所示方法以形成如图9所示的鳍状物结构。
降低或减少硅基板的光线吸收的另一方法为借由为于硅基板之上形成一反射物(reflector)。如图32所示实施例中显示了一种方法，其显示了具有也可作为顶电性接触物的一反射物的一发光二极管。
为了建造此结构，提供如具(111)结晶表面的硅所形成的一基板500，其依照二极管的形态而经p型或n型掺杂，如图30所示。接着可沉积或成长如氮化硅的第一层介电材料510，如钨的一层耐火金属520，以及一第二层介电材料530。可选择如钨的一耐火层/材料或耐火金属520，由于此膜层520可承受后续膜层的成长温度而不会融化。
借由光刻及或反应性离子蚀刻以于此结构内形成一沟槽。
可借由公知方法于沟槽侧壁之上形成介电间隔物550。于间隔物工艺中，所有露出表面(第二层介电材料530的侧壁、耐火金属520、第一层介电材料510及位于沟槽底部的硅基板500露出表面)顺应地涂布有一层介电材料，例如二氧化硅。接着将上述介电材料置于一快速的各向异性离子蚀刻中，其选择性地移除了涂布水平表面上二氧化硅但留下了涂布于垂直表面上的未反应的二氧化硅。如此可形成了介电间隔物550。其并不会露出金属。
选择性地，位于沟槽底部的硅基板500的露出表面可借由前述方法而经过洁净。
接着选择成长条件，其有利于垂直于硅基板500平面的成长与抑制平行于硅基板500平面的成长，如前述的Noborisaka及其同事的文献中所记载。半导体材料成长并填入于沟槽内，以形成按照鳍状物的形状向上延伸的一自立底二极管区570。半导体材料的成长可采用金属有机化学气相沉积(MOCVD)所施行。由于半导体材料用于底二极管区并不允许于介电间隔物550或第二介电材料层530之处聚集(nucleate)，故此成长步骤的工艺裕度(例如温度与压力的条件)为狭窄的。
贯穿差排560可依照相对于介于底二极管区570与硅基板500的介面如45度的一角度向上传播，因而为介电间隔物550所拦截并于一捕捉区555内终止。为了大体捕捉所有的贯穿差排，捕捉区的深宽比(介电间隔物550的高度与沟槽的宽度介于间隔物之间的比例)较佳地需大于或等于1。
接着选择成长条件，使得用于有源二极管区580的半导体材料可按照大体相同的速率成长于鳍状物的顶部与侧面。可顺应地成长此半导体材料并环绕底二极管区的顶部与侧面，以形成一有源二极管区580。
当使用金属有机化学气相沉积法时，接着自如金属有机化学气相沉积反应器的反应器内移出上述试样，并接着借由一湿蚀刻法以移除结构中的第二层介电材料530。举例来说，当介电材料为氮化硅时，接着可采用热磷酸作为一良好的蚀刻剂。
接着将此结构置回反应器中，并选择成长条件，使得用于顶二极管区590的半导体材料可如图31所示般不仅依照大体相同速率成长于底二极管区的顶部与侧面之上，也可同时将其涂布于耐火金属520的表面上。接着借由成长一半导体材料，以形成顺应地涂布并环绕有源二极管区580的顶部与侧面(并不需要继续成长顶二极管区590使得顶二极管区邻近二极管的接合如图3所示，由于耐火金属520的膜层可作为一电性接触至顶二极管区590)上的顶二极管区590。同时地，上述半导体材料的水平膜层也形成并涂布于耐火金属520表面之上。
选择性地，可利用如二氧化硅的一第三层介电材料600以覆盖顶二极管区590与半导体材料595的水平膜层。
可采用标准技术，以形成穿透第三层介电材料600及穿透半导体材料595的水平膜层，如图31所示。为了得到最佳结果，介层开口605可选择性地远离这些二极管的元件膜层570、580与590。
最后，借由沉积如钨插拴或其他适当的公知材料的一适当材料620以填满介层开口605填满，并作为一顶电性接触物630，如图32所示。此外，也形成一底电性接触物640。
于附图的实施例中，图32所示结构作为发光二极管，耐火金属层520不仅作为一顶电性接触物，且也作为反射物。二极管内所产生的部分光线会向下传播而朝向硅基板500。这些光线的大部分将入射至耐火金属层520处。举例来说，当耐火金属层520使用如钨的材料时，其可反射所有的光线并使其向上。反射光线可离开结构并贡献于发光二极管的亮度。于二极管内仅小部分的产生光线可能通过位于硅基板500内的捕捉区555，其可被吸收并于工艺中形成损失。
如图32所示的实施例的另一范例为形成一孔洞以取代前述的第一沟槽内，并于其内依照圆柱物而非鳍状物的形状成长二极管。
图32所示实施例为由化合物半导体或其他的晶格不匹配半导体材料所形成的二极管，可包括：
一硅基板500；一层介电材料510，覆盖了硅基板500；一层耐火金属520，覆盖了介电材料；半导体材料的一水平膜层595，覆盖了耐火金属520；一第一沟槽，穿透了半导体材料595、耐火金属520与介电材料510并露出了硅基板500的表面，第一沟槽具有大体垂直侧壁，且第一沟槽的高度与宽度的比例大于或等于1；介电间隔物550，覆盖了第一沟槽的侧壁；半导体材料的底二极管区570填入于第一沟槽内，并依照鳍状物的形状向上延伸；一捕捉区555，位于底二极管区570的最底片段，于该处贯穿差排可为介电间隔物550所拦截并终止；半导体落的一有源二极管区580，顺应地成长并环绕底二极管区570；半导体材料的一顶二极管区590，顺应地成长并环绕有源二极管区580并接触了半导体材料595的水平膜层；一厚层介电材料600，覆盖了顶二极管区590与半导体材料595的水平膜层；一第二沟槽，穿透了此厚层介电材料600与半导体材料595的水平膜层，进而露出了耐火金属520的表面；一金属插拴或导电物620，填入了第二沟槽内并实体接触了耐火金属520的膜层；顶电性接触物630，实体接触了金属插拴620；以及底电性接触物640，实体接触了硅基板500。
图33显示了图32所示实施例的一制造方法。此方法包括了下列步骤。步骤1500包括了沉积如介电材料510的一层介电材料于硅基板500的硅基板的表面上。步骤1505包括了沉积如耐火金属520的一层耐火金属于第一层介电材料上。步骤1510包括了沉积如介电材料530的一第二层介电材料于耐火金属之上。步骤1515包括了形成一第一沟槽，其穿透第二层介电材料、耐火金属与第一介电材料，以露出硅基板的表面，第一沟槽具有大体垂直侧壁，且第一沟槽的高度与宽度的比例大于或等于1。步骤1520包括形成一第三层介电材料以涂布所有露出表面(第二层介电材料、第一沟槽的侧壁、与位于第一沟槽底部的硅基板的表面)。步骤1525包括了蚀刻去除第三层介电材料的水平表面，进而留下了如间隔物550的介电间隔物于第一沟槽的侧壁上。步骤1530包括了选择成长条件，其(i)有利于垂直于硅基板的表面上的成长；(ii)抑制平行于第二基板的平面的成长；(iii)不允许半导体材料集结于第一介电材料或介电间隔物之上。步骤1535包括成长一半导体材料以形成一底二极管区，如底二极管区570，其填入第一沟槽内并依照一鳍状物的形状向上延伸。步骤1540包括借由一选择性湿蚀刻以移除第二层介电材料。步骤1545包括选择成长条件，使得用于有源二极管区的半导体材料可依照大体相同的速率而成长于底二极管区的顶部与侧面之上。步骤1550包括成长一半导体材料，顺应地环绕底二极管区的顶部与侧面，以形成一有源二极管区，例如有源二极管区580。步骤1555包括了选择成长条件，用于顶二极管区的使得半导体材料，例如顶二极管区590的，可(i)依照近似相同的速率成长于有源二极管区的顶部与侧面之上，以及(ii)涂布于耐火金属的表面上。步骤1560包括了成长一半导体材料，顺应地环绕有源二极管区的顶部与侧面以形成一顶二极管区，且同时成长一半导体材料的水平膜层，如半导体材料595的水平膜层，其涂布于耐火金属的表面上。步骤1565包括使用了如介电材料600的一第三层介电材料以涂布于顶二极管区与半导体材料的水平膜层之上。步骤1570包括形成如介层开口605的一介层开口，其穿透了第三层介电材料与半导体材料的水平膜层。步骤1575包括了借由沉积如金属插拴或导体620的一金属插拴以填满介层开口，其接触了耐火金属膜层并形成一顶电性接触物，如顶电性接触物630。步骤1580中包括了成长一底电性接触物于硅基板的底部上，例如底电性接触物640。
图35显示了用于发光二极管的未来可能的主流但不一定的另一实施例，其利用了当于介电层内的孔洞或沟槽内成长氮化镓的优点，其可自然地具有如六边形金字塔(six-sided pyramid)形状的结晶表面的结果。为了制作此实施例，如图34所示，首先提供一硅基板700。沉积一层介电材料710。于介电材料内借由一光刻工艺及或一蚀刻工艺以形成一孔洞720，进而露出硅基板表面的一部。在此建议，位于孔洞底部的硅基板700的表面可借由前述方法的经过洁净。
如图35所示，接着成长一半导体材料以形成底二极管区730。(于此实施例中，所有半导体材料可为III-氮化物材料，例如氮化镓)。底二极管区730的半导体材料填满了孔洞720并依照六边形金字塔形状自然地向上成长至孔洞之上。
于其他实施例中，孔洞720的深度与直径的比例较佳地大于或等于1以使得此结构可捕捉差排缺陷。差排缺陷740可形成于底二极管区730与硅基板700的介面处。这些差排缺陷可依照一角度向上传播，而为介电层710的侧壁所拦截并于捕捉区750内终止，使得于底二极管区730的上方部内形成了相对无缺陷的氮化镓材料。
接着顺应地形成一半导体材料于金字塔形状的底二极管区730之上以形成一有源二极管区760。
接着顺应地形成一半导体材料于金字塔形状的有源二极管区760之上以形成一顶二极管区770。在此建议，可依照位于相邻二极管上的顶二极管区770相结合的一方式成长顶二极管区770的半导体材料。此方法的优点在于可使用单一条状的金属以作为提供电流用于多重二极管的顶电性接触物780，而电流可通过顶二极管区770而自一二极管流通至另一二极管。
最后，形成顶电性接触物780与底电性接触物790。顶电性接触物可为如金属的条状物或如铟锡氧化物的透明导电物的单一膜层。由于顶电性接触物阻挡了由装置所发出的光线，故较佳地可降低或减少顶电性接触物780所使用的区域面积。即使为“透明接触物”，其通常并非为100％透光的。
如图35所示的结构提供了不同优点。相较于本发明中所讨论的其他实施例，由于氮化镓可按照六边型金字塔形状自然地成长，故其成长情形为较为简单。p-n二极管的表面区域可大于硅基板700的表面区域。上述优点极为重要，由于其增加了装置所占据区域内的每单位面积的光子输出量(photonoutput)。底二极管区并不限定为如前述实施例所示的窄的柱状物或鳍状物。于当窄的底二极管区于高电流操作下可能导致了不良的串联电组的情形时，上述实施情形将成为不同于其他实施例的一优点。位于介于底二极管区730与有源二极管区760间介面处以及位于有源二极管区760与顶二极管区770间介面处的氮化镓的结晶表面为半极化平面(semi-polar planes)，其意味着发光二极管的内部量子效率可大于当其结晶表面位于极化c-平面的介面处的表现。
于另一结构中，如图35所示的实施例可借由于介电层内的深宽比捕捉开口而非如图所示的孔洞或沟槽而形成。
接下了为依据本发明的实施例的用于形成底二极管区、有源二极管区与顶二极管区的工艺参数的范例。首先基板与图案化的介电层提供。依据如图35所示实施例的用于形成GaN与InGaN-基发光二极管的底二极管区、有源二极管区与顶二极管区的成长条件的工艺参数(如采用化学气相沉积法)如下文所述。于本范例中，底二极管区可包括两个膜层。第一GaN膜层的成长条件作为一低温缓冲物(如30nm厚)包括(i)压力：100Torr；(ii)前驱物：稀释于氢气中的三甲基镓(trimethylgallium，TMG)与氨气(NH3)；(iii)温度：530℃(iv)掺杂种类：如硅的N型掺杂。而一第二GaN膜层的成长条件作为一高温缓冲物(如500nm厚)包括：(i)压力：100Torr；(ii)前驱物：稀释于氢气中的三甲基镓(trimethylgallium，TMG)与氨气(NH3)；(iii)温度：1030℃；及(iv)掺杂种类：如硅的N型掺杂。于本范例中，有源二极管区可具有两个膜层。成长条件用于第一InGaN膜层作为一量子阱用于发射(如2nm厚)，包括：(i)压力：100Torr；(ii)前驱物：稀释于氮气中的三甲基镓(trimethylgallium，TMG)、三甲基铝(trimethyindium，TMI)、氨气；(iii)温度：740℃；以及(iv)掺杂种类：未经掺杂。一第二层的GaN作为阻障层用于载流子限制的(如15nm厚)的成长条件包括：(i)压力：100Torr；(ii)前驱物：稀释于氢气中的三甲基镓(trimethylgallium，TMG)、NH3；(iii)温度：860℃；及(iv)掺杂种类：如硅的N型掺杂。于本范例中，顶二极管位于有源二极管之上。成长条件用于一层GaN(如100nm厚)，包括：(i)压力：100Torr；(ii)前驱物：稀释于氮气中的三甲基镓(trimethylgallium，TMG)与氨气；(iii)温度：950℃；以及(iv)掺杂类型：如镁的P型掺杂。顶二极管区可作为一p接触层。
图35所示的实施例为使用III-氮化物(III-nitride)半导体材料的一半导体二极管，例如为位于硅基板上的氮化镓，其包括：
一硅基板700；一介电层710，包括露出了硅基板表面的一孔洞720，孔洞720具有大体垂直侧壁，且孔洞720的深度与直径的比例可大于1；半导体材料的底二极管区730，填入于孔洞内并依照六边型金字塔形状向上延伸；捕捉区750，位于底二极管区730的最底片段内，而贯穿差排740可为介电材料710的弯曲侧壁所拦截并终止；半导体材料的有源二极管区760，顺应地成长环绕底二极管区730；半导体材料的顶二极管区770，顺应地成长于有源二极管区760；底电性接触物780；以及底电性接触物790。
图36显示了如图35所示实施例的一制造方法。其关于于一硅基板上形成由III-氮化物半导体所制成的一发光二极管，包括下列步骤。步骤1600包括沉积如半导体材料710的一层半导体材料于如硅基板700的一硅基板的表面上。步骤1605包括形成如孔洞720的一孔洞于此层介电材料内以露出硅基板的表面，此孔洞具有大体垂直侧壁，而孔洞的深度与直径的比例可大于或等于1。步骤1610包括成长III-氮化物半导体材料，以形成一底二极管区，例如底二极管区730，其填满了孔洞并依照六边型金字塔形状向上延伸。步骤1615包括形成一III-族半导体材料，顺应地环绕底二极管区的顶部与侧面以形成有源二极管区，如有源二极管区760。步骤1620包括成长一III-氮化物半导体材料，顺应地环绕有源二极管区的顶部与侧面以形成一顶二极管区，例如顶二极管区770。步骤1625包括形成一顶电性接触物于顶二极管区770之上，例如顶电性接触物780。步骤1630包括了形成一底电性接触物位于硅基板的底部上，例如底电性接触物790，。
如图38所示实施例为图35所示实施例的一变化情形，其移除了硅基板以消除吸收由发光二极管所产生的光线的可能性。首先提供如图34所示结构。接着成长半导体材料以形成底二极管区，如图37所示。底二极管区730的半导体材料填满了孔洞710并依照六边形金字塔形状成长。
III-氮化物半导体材料可顺应地形成于底二极管区730的顶部与侧面，以形成有源二极管区760。
III-氮化物半导体材料可顺应地形成于有源二极管760的顶部与侧面以形成顶二极管区780。于此情形中，顶二极管区将持续成长直至来自于相邻二极管的成长前线相接合。选择性步骤为平坦化顶二极管区800的表面，其较佳地依照结晶表面品质而决定。
将上述结构反置，并结合一握持晶片810于顶二极管区800的表面(其中现在位于结构的底部)，如图38所示。握持基板810可为发光二极管封装夹具的一部。于部分实施例中，握持基板810为导电的，而于其他实施情形中，其内包含了用于顶二极管区800的导电元件以作为接触物之用。
接着借由如研磨、采用如氢氧化四甲铵(Tetramethyl ammoniumHydroxide，TMAH)的化学品的蚀刻或激光剥落的一或多个方法，以移除此起使的硅基板700。
接着形成顶电性接触物820与底电性接触物830，以形成如图38所示的完整结构。
图38的实施可具有相同于图35所示实施例的优点，且由于其并不包括可吸收内部产生光线的硅基板700，故其额外地具有较佳汲光效率(extractionefficiency)。
图38所示实施例可包括由III-氮化物半导体材料所制成的一半导体二极管，例如位于一硅基板上的氮化镓材料，其包括：
一层介电材料710，包括一孔洞720，此孔洞720具有大体垂直侧壁，而孔洞720的深度与直径的比例可大于或等于1；半导体材料的底二极管区730，填入于孔洞720内并依照六边形金字塔形状形成；捕捉区750，位于底二极管区730之内，其中贯穿差排740可为孔洞的侧壁所拦截并终止；半导体材料的有源二极管区760，顺应地成长环绕底二极管区730；半导体材料的顶二极管区800，顺应地成长环绕有源二极管区；握持基板810；顶电性接触物820以及底电性接触物830。
图39显示了如图38所示实施例的一制造方法。其为于硅基板上由III-氮化物半导体所制成的发光二极管的方法，包括下述步骤：
步骤1700包括沉积如半导体材料710的一层半导体材料于如硅基板700的一硅基板的表面上。步骤1705包括了形成如孔洞720的一孔洞于此层介电材料内，以露出硅基板的表面，此孔洞具有大体垂直侧壁，而孔洞的深度与直径的比例可大于或等于1。步骤1710包括成长III-氮化物半导体材料以形成一底二极管区，例如底二极管区730，其填满了孔洞并依照六边型金字塔形状向上延伸。步骤1715包括形成一III-族半导体材料，顺应地环绕底二极管区的顶部与侧面以形成有源二极管区，如有源二极管区760。步骤1720包括了成长一III-氮化物半导体材料，顺应地环绕有源二极管区的顶部与侧面以形成一顶二极管区，例如顶二极管区800。步骤1725包括持续成长顶二极管区直至相邻二极管上的成长前线相接合。步骤1730包括平坦化顶二极管区的表面。步骤1735包括连结如握持基板810的一握持基板与顶二极管区的表面。步骤1740包括借由一化学或机械工艺以移除硅基板。步骤1745包括了形成一顶电性接触物于介电材料的露出表面之上，例如顶电性接触物820。步骤1750包括形成一底电性接触物于硅基板的底部上，例如底电性接触物830。
本发明的实施例提供了借由深宽比捕捉技术而沉积于硅基板上的化合物半导体或其他晶格不匹配半导体所制成的新颖且有用的二极管结构。上述半导体二极管适用于于太阳能电池、发光二极管、共振穿隧二极管、半导体激光与其他装置的为基础结构。
本发明的一目的在于降低太阳能电池、发光二极管以及其他化合物半导体装置的成本，其借由将其形成于高品质、大面积、低成本的硅晶片上而非较小较贵的基板上所达成。
本发明的另一目的在于改善发光二极管的汲出效率与内部量子效率，其借由采用III-氮化物半导体的非极化平面所达成。
因此，本发明的一实施例关于一种二极管，包括：
一基板；一介电材料，包括露出该基板的一部的一开口，该开口具有至少为1的深宽比；一底二极管材料，包括至少部分地设置于该开口内的一下方区以及延伸至高于该开口上的一上方区，该底二极管材料包括晶格不匹配于该基板的一化合物半导体材料；一顶二极管材料，邻近于该底二极管材料的该上方区；以及一有源二极管区，位于该顶二极管材料与该底二极管材料之间，该有源二极管区包括了延伸远离该基板的该顶面的一表面。
上述基板择自由硅、蓝宝石与碳化硅所组成的族群。上述基板为具有一结晶方向为(111)或(100)的一单晶硅晶片。上述介电材料包括二氧化硅或氮化硅。上述半导体材料包括了择自实质上由一III-V族化合物、一II-VI族化合物、一IV族合金所组成族群的一材料。
上述二极管包括由上述顶二极管材料与上述底二极管材料的结所形成的一p-n结。上述有源二极管区包括不同于上述顶二极管材料与上述底二极管材料的一材料，而上述有源二极管材料构成了位于上述顶二极管材料与上述底二极管材料间的一p-i-n结的一本征区。上述有源二极管区包括多重量子阱，形成于上述顶二极管材料与上述底二极管材料之间。
上述开口具有位于两轴向上至少为1的深宽比的一沟槽或一孔洞。
上述底二极管材料包括一n型掺质，而上述顶二极管材料包括一p型掺质。
上述底二极管材料的上方区可为高于开口的一鳍状物。上述底二极管材料的上方区可为高于开口的一柱状物。
上述二极管还包括形成于顶二极管区上的一接触物。上述接触物可包括一透明导体。此二极管可还包括邻近于基板的一第二接触物。
本发明的另一实施例关于一种二极管，包括：
一基板；一介电材料，包括露出该基板的一部的一开口，该开口具有至少为1的深宽比；一底二极管材料，包括至少部分地设置于该开口内的一下方区以及延伸至高于该开口上的一上方区，该下方区包括了多个错配差排其终止于该上方区内，该底二极管材料包括晶格不匹配于该基板的一化合物半导体材料；一顶二极管材料，邻近于该底二极管材料的该上方区；以及一有源二极管区，位于该顶二极管材料与该底二极管材料之间，该有源二极管区包括了延伸远离该基板的该顶面的一表面。
上述有源二极管区包括由该顶二极管材料与该底二极管材料的结所形成的一p-n结。上述有源二极管区包括不同于该顶二极管材料与该底二极管材料的一材料，而上述有源二极管区构成了位于上述顶二极管材料与上述底二极管材料间的一p-i-n结的一本征区。上述有源二极管区包括多重量子阱，形成于上述顶二极管材料与上述底二极管材料之间。
此基板择自由硅、蓝宝石与碳化硅所组成的族群。此基板为具有一结晶方向为(111)或(100)的一单晶硅晶片。此介电材料包括二氧化硅或氮化硅。上述半导体材料包括了择自实质上由一III-V族化合物、一II-VI族化合物、一IV族合金所组成族群的一材料。
上述开口为位于两轴向上的具有至少为1的深宽比一沟槽或一孔洞。
上述底二极管材料包括一n型掺质，而上述顶二极管材料包括一p型掺质。上述底二极管材料的上方区可为高于开口的一鳍状物。上述底二极管材料的上方区可为高于开口的一柱状物。
上述二极管还包括形成于顶二极管区上的一接触物。此接触物可包括一透明导体。此二极管可还包括邻近于基板的一第二接触物。
本发明的另一实施例关于一种二极管，包括：
一基板；具有不超过20纳米厚度的一介电材料，位于该基板上，包括露出该基板的一部的一开口，该开口具有至少为1的深宽比；一底二极管材料，包括至少部分地设置于该开口内的一下方区以及延伸至高于该开口的一上方区，该底二极管材料包括晶格不匹配于该基板的一化合物半导体材料；一顶二极管材料，邻近于该底二极管材料的该上方区；以及一有源二极管区，位于该顶二极管材料与该底二极管材料之间，该有源二极管区包括了延伸远离该基板的该顶面的一表面。
上述有源二极管区包括由上述顶二极管材料与上述底二极管材料的结所形成的一p-n结。上述有源二极管区包括不同于上述顶二极管材料与上述底二极管材料的一材料，而上述有源二极管区构成了位于上述顶二极管材料与上述底二极管材料间的一p-i-n结的一本征区。上述有源二极管区包括多重量子阱，形成于上述顶二极管材料与上述底二极管材料之间。
上述基板择自由硅、蓝宝石与碳化硅所组成的族群。上述基板为具有一结晶方向为(111)或(100)的一单晶硅晶片。上述介电材料包括二氧化硅或氮化硅。上述半导体材料包括了择自实质上由一III-V族化合物、一II-VI族化合物、一IV族合金所组成族群的一材料。
上述开口为位于两轴向上具有至少为1的深宽比的一沟槽或一孔洞。
上述底二极管材料包括一n型掺质，而上述顶二极管材料包括一p型掺质。底二极管材料的上方区可为高于开口的一鳍状物。底二极管材料的上方区可为高于开口的一柱状物。
上述二极管还包括形成于顶二极管区上的一接触物。此接触物可包括一透明导体。此二极管可还包括邻近于基板的一第二接触物。
本发明的另一实施例关于一种二极管，包括：
一基板；一介电材料，包括分别露出该基板的一部的多个开口；多个底二极管片段，分别包括至少部分地设置于所述多个开口的一内的一下方区以及延伸至高于所述多个开口的一上的一上方区，所述多个底二极管片段包括晶格不匹配于该基板的一化合物半导体材料；连续的一顶二极管片段，邻近于所述多个底二极管片段的所述上方区；以及多个有源二极管区，分别位于所述多个顶二极管片段与该底二极管片段之间，所述多个有源二极管区分别包括了延伸远离该基板的该顶面的一表面。
上述有源二极管区包括由上述顶二极管片段与上述底二极管电段的结所形成的一p-n结。上述有源二极管区包括不同于上述顶二极管片段与上述底二极管电段的一材料，而该有源二极管区构成了位于上述顶二极管片段与上述底二极管电段间的一p-i-n结的一本征区。上述有源二极管区包括多重量子阱，形成于上述顶二极管片段与上述底二极管片段之间。
上述基板择自由硅、蓝宝石与碳化硅所组成的族群。上述基板为具有一结晶方向为(111)或(100)的一单晶硅晶片。上述介电材料包括二氧化硅或氮化硅。上述半导体材料包括了择自实质上由一III-V族化合物、一II-VI族化合物、一IV族合金所组成族群的一材料。
上述开口为位于两轴向上具有至少为1的深宽比的一沟槽或一孔洞。
上述底二极管材料包括一n型掺质，而上述顶二极管材料包括一p型掺质。上述底二极管材料的上方区可为高于开口的一鳍状物。上述底二极管材料的上方区可为高于开口的一柱状物。
上述二极管还包括形成于顶二极管区上的一接触物。此接触物可包括一透明导体。此二极管可还包括邻近于基板的一第二接触物。
本发明的另一实施例关于一种二极管，包括：
一基板；一底二极管材料，晶格不匹配于该基板，延伸于该顶面之上且包括具有横跨该顶面的一宽度与高于该顶面的一高度的一底二极管片段；一顶二极管材料，邻近于该底二极管材料；以及一有源二极管区，位于该顶二极管材料与该底二极管材料之间，该有源二极管区包括了延伸远离该基板的该顶面的一表面。
上述有源二极管区包括由上述顶二极管材料与上述底二极管材料的结所形成的一p-n结。上述有源二极管区包括不同于上述顶二极管材料与上述底二极管材料的一材料，而上述有源二极管区构成了位于上述顶二极管材料与上述底二极管材料间的一p-i-n结的一本征区。上述有源二极管区包括多重量子阱，形成于上述顶二极管材料与上述底二极管材料之间。
上述基板择自由硅、蓝宝石与碳化硅所组成的族群。上述基板为具有一结晶方向为(111)或(100)的一单晶硅晶片。上述介电材料包括二氧化硅或氮化硅。上述半导体材料包括了择自实质上由一III-V族化合物、一II-VI族化合物、一IV族合金所组成族群的一材料。
上述开口为位于两轴向上的具有至少为1的深宽比的一沟槽或一孔洞。
上述底二极管材料包括一n型掺质，而上述顶二极管材料包括一p型掺质。底二极管材料的上方区可为高于开口的一鳍状物。底二极管材料的上方区可为高于开口的一柱状物。
上述二极管还包括形成于顶二极管区上的一接触物。此接触物可包括一透明导体。此二极管可还包括邻近于基板的一第二接触物。
本发明的另一实施例关于一种二极管的制造方法，包括：
沉积一层介电材料于一基板之上；形成第一与第二开口于该介电材料内以露出该基板的一部，所述开口分别具有至少为1的一深宽比；成长晶格不匹配于该基板的化合物半导体材料于该第一开口内并高于该第一开口，以形成一第一底二极管区；成长晶格不匹配于该基板的化合物半导体材料于该第二开口内并高于该第二开口，以形成一第二底二极管区；形成一第一有源二极管区，邻近该第一底二极管区；形成一第二有源二极管区，邻近该第二底二极管区；形成一第一顶二极管区，邻近该第一有源二极管区；以及形成一第二顶二极管区，邻近该第二有源二极管区。
上述第一与第二有源二极管区包括多重量子阱。
上述基板择自由硅、蓝宝石与碳化硅所组成的族群。上述基板为具有一结晶方向为(111)或(100)的一单晶硅晶片。上述介电材料包括二氧化硅或氮化硅。
上述半导体材料包括了择自实质上由一III-V族化合物、一II-VI族化合物、一IV族合金所组成族群的一材料。
本发明的另一实施例关于一种二极管，包括：
一基板、一介电材料位于该基板上，介电材料包括数个开口的阵列；多个底二极管片段形成于所述开口的阵列之上与其内，各底二极管片段包括至少自该介电材料延伸远离的一侧壁，所述多个底二极管片段包括晶格不匹配于基板的一半导体材料；多个顶二极管片段邻近于所述多个底二极管片段；以及多个有源二极管区，位于所述多个顶二极管片段与所述多个底二极管片段之间，所述多个有源二极管区分别包括自该基板的该顶面延伸远离一表面。
上述开口具有至少为0.5、1、2、或比3大的一深宽比。上述底二极管片段可包括延伸大体垂直向上且高于介电材料的至少一侧壁。上述底二极管区可具有一六边形剖面。上述开口可依照六边形阵列排列。顶二极管片段可形成为一单一连续材料膜层。二极管可为一发光二极管。
本发明的另一实施例关于一种二极管，包括：
一基板；一第一介电层，位于该基板之上；一层耐火金属，位于该第一介电层之上；一开口，穿透该第一介电层与该层耐火金属，该开口具有介电侧壁；一底二极管区，包括晶格不匹配于基板的化合物半导体，该底二极管区设置于开口内并高出该开口；一顶二极管区，邻近该底二极管区；以及一有源二极管区。设置于该顶二极管区与该底二极管区的一部之间。
该开口具有至少为1的一深宽比，且可为一沟槽。上述二极管可还包括一第二介电层，覆盖至少该顶二极管区的一部。上述二极管可还包括一第二开口，延伸穿透该第二介电层与一第一接触物，与包括一金属插拴的第一接触物，该金属插拴填满了该第二开口并接触了耐火金属膜层。二极管可还包括一第二接触物，位于该基板的底部。
本发明的另一实施例关于一种二极管的制造方法，包括：
沉积第一层介电材料于一基板上；沉积一层耐火金属于第一层介电材料之上；沉积一第二层介电材料于该层耐火金属之上；形成由延伸穿透第一层介电材料、该层耐火金属与该第二层介电材料的侧壁所定义而成的一开口，以露出该基板的一表面；形成一层介电材料于开口的侧壁上；借由成长晶格不匹配于基板的一化合物半导体于开口内并高出开口以形成一底二极管区；形成一有源二极管区邻近该底二极管区的一部；以及形成一顶二极管区邻近该有源二极管区。
此方法还包括：沉积一第三层介电材料于顶二极管区上，其顺应地覆盖有源二极管区与该耐火金属；形成一介层开口，其穿透第三层介电材料与覆盖耐火金属的该顶二极管区的一部；于介层开口内填入一金属插拴，使得金属插拴接触耐火金属的膜层；以及形成一顶电性接触物。
本发明的另一实施例关于一种二极管，包括：
一基板；一介电层，位于该基板之上；该介电层包括具有至少为1的深宽比的一开口；一底二极管区，设置于该开口内及其上，该底二极管区包括具有六边行结晶晶格的一化合物材料；该底二极管区包括由化合半导体材料的非极化平面所定义形成的侧壁；一顶二极管区，邻近于底二极管区；以及一有源二极管区，位于该顶二极管区与该底二极管区之间。
上述基板可为具有一立方晶格(cubic lattice)的结晶基板。上述非极化平面可为一a-平面或为一m-平面。上述开口可为一沟槽或一孔洞。
本发明的另一实施例关于一种二极管，包括：
一基板；一介电层，位于该基板之上，包括一开口、不匹配于基板的一半导体材料晶格，设置于该开口内；以及包括金字塔形p-n结的一金字塔二极管，设置于该开口之上。
上述金字塔二极管可还包括一顶二极管材料、一有源二极管材料与一底二极管材料。上述金字塔二极管可具有大于约3微米的一高度，或可具有大于约5微米的一高度。上述金字塔二极管可包括具有一厚度少于约2微米的一顶电性接触物，或具有一厚度少于约0.5微米的一顶接触膜层。上述金字塔二极管可包括一底接触膜层。
上述二极管可还包括多重金字塔二极管，具有相接合的各别顶二极管材料。此二极管可还包括一透明顶接触层。此二极管可还包括一握持基板。
此基板择自由硅、蓝宝石与碳化硅所组成的族群。该半导体材料包括了择自实质上由一III-V族化合物、一II-VI族化合物、一IV族合金所组成族群的一材料。
本发明的另一实施例关于一种二极管的制造方法，包括：
提供一基板；提供一介电材料具有一开口具有一深宽比大于1的位于该基板上；形成晶格不匹配于该基板的一化合物半导体材料于该开口内；形成包括一p-n结的二极管于该开口之上；形成于该二极管之上具有大体平坦表面的一介电材料；接合一握持基板与该大体平坦表面；以及移除该基板。
上述开口可为一沟槽或一孔洞。上述二极管可包括一顶二极管区、一底二极管区与一有源二极管区。上述二极管可包括数个顶二极管区、数个底二极管区与数个有源二极管区。这些顶二极管区可接合在一起。
本发明的另一实施例关于一种二极管，包括：
一基板；一介电层，位于该基板之上，包括数个开口的阵列物，这些开口具有少于100纳米的一宽度；包括晶格不匹配于该基板的一半导体材料的数个纳米结构，设置于这些开口的阵列内与其上；这些纳米结构具有至少延伸高于介电层上的100纳米的一大体均匀高度；以及数个二极管接合物，形成于这些纳米结构之上，这些二极管接合包括使用纳米结构的侧壁的有源区。
上述纳米结构可为鳍状物或柱状物的形态。纳米结构的宽度可择自由5纳米、10纳米、20纳米或50纳米所组成的族群。纳米结构的高度可择自由100纳米、200纳米、500纳米与1000纳米所组成的族群。
本发明的另一实施例关于一种二极管，包括：
一第一二极管材料，包括一大体平坦底面与具有数个凹穴的一顶面；一第二二极管材料，包括多个平坦顶面与延伸进入于位于第一二极管材料内的所述凹穴内的一底面；以及一有源二极管区，位于该第一二极管材料与该第二二极管材料之间。
此二极管还包括一基板，其具有邻近该第一二极管材料的底面或该第二二极管材料的顶面的一大体平坦表面。
上述有源二极管区可包括借由第一二极管材料与第二二极管材料的介面所形成的一p-n介面。有源二极管区可包括不同于该第一二极管材料与第二二极管材料的材料，而该有源二极管区构成了位于该顶二极管材料与该底二极管材料间的一p-i-n结的一本征区。该有源二极管区包括多重量子阱，形成于该顶二极管材料与该底二极管材料之间。该有源发光二极管区包括多重量子阱。
第一二极管材料可包括一III-V族材料。第一二极管材料可包括氮化镓。这些凹穴可包括一极化氮化镓(polar GaN)表面。
这些凹穴可定义为具有至少为1的深宽比的沟槽或定义孔洞。这些凹穴的表面区域可超过第一二极管材料的底面的表面区域。这些凹穴的表面区域可至少为第一二极管材料的底面的表面区域的150％，或可为至少为第一二极管材料的底面的表面区域的200％。
本发明的实施例提供了基于控制来自于沟槽方向的成长所形成的“鳍状物”设置形态的方法、结构或装置。可以理解的是本领域普通技术人员基于此处的解说，沟槽可为另一形状的开口，例如为孔洞(hole)、凹口(recess)、正方物(square)或环状物(ring)，举例来说，其可形成其他的三维(3-D)半导体结构或装置。
本发明的应用提供了可用于或借由外延成长或相似情形所形成的多个方法、结构或装置。举例来说示范的适当外延成长系统可为单一晶片或多晶片的批次反应器。也可使用不同化学气相沉积技术。于制造应用中的常用于体积外延(volume epitaxy)的适当的化学气相沉积系统包括如由德国Aixtron提供的Aixtron 2600多晶片系统；由应用材料所产制的EPI CENTURA单芯片外延反应器；或由荷兰ASM国际所产制的EPSILON单晶片多重腔体系统。
于说明书中关于“一实施例”、“一实施例”、“示范性的实施例”、“另一实施例”等描述意谓着于本发明的至少一实施例中所包括的一特定构件、结构或特性。于说明书内不同处的上述描述的出现并非指同一实施例。另外，当于任一实施例描述了相关的一特殊构件、结构、特性时，可以理解的是本领域普通技术人员可了解如此的特征、结构或特性也可用于其他的实施例。另外，为了方便了解，特定方法步骤可采用分隔步骤表现，然而这些分隔步骤依照其表现并不会限制其顺序。此即为部分步骤可依照其他顺序、或同时的施行。此外，示范性图表显示了依据本发明的实施例不同方法。可于此描述如此的示范性方法的实施例并提供了对应的装置实施例，然而这些方法实施例并未用于限制本发明。
虽然本发明示出了并描述了的部分实施例，可以理解的是本领域普通技术人员可依照本发明的精神与原则而针对这些实施例进行变更。前述的实施例便视为所有方面的图示情形而非于此用于限制本发明。本发明的范畴因此依照申请中的权利要求所限定，而非前述的描述。于本说明书中，“较佳地”的描述意谓着“较佳地，但非用以加以限制”。权利要求内的描述依照本发明的概念而采用其最大解释范围。举例来说，“耦接于”及“连接”等描述采用以解说直接与非直接连接与耦合情形。于另一范例中，“具有”与“包括”，其相似描述可与“包括”相同(即上述描述均视为开放性描述)，仅“由...组成”与“实质上由...组成”可视为“封闭型”描述。

Claims (7)

1.一种二极管，包括：
一基板；
依序地设置于该基板上的一第一介电材料、一耐火金属及一第二介电材料，包括露出该基板的一部的至少一沟槽；
一间隔物，位于该沟槽内的该第一介电材料、该耐火金属、与该第一介电材料的侧壁上；
一底二极管材料，包括至少部分地设置于该沟槽内并接触该间隔物的一下方区以及延伸至该沟槽之上的一上方区，该底二极管材料包括晶格不匹配于该基板的一化合物半导体材料且该底二极管材料之该上方区具有鳍状物型态且不接触该间隔物；
一有源二极管区，邻近并接触该底二极管材料，并包覆该底二极管材料的该上方区的多个表面；
一顶二极管材料，邻近该有源二极管区，并包覆该有源二极管区的多个表面；
一第一电性接触物，穿透该第二介电材料，其中该电性接触物电性耦接于该耐火金属；以及
一第二电性接触物，邻近该基板未设置有该第一介电材料、该耐火金属及该第二介电材料的一表面。
2.如权利要求1所述的二极管，还包括：
一第三介电材料，邻近该顶二极管材料及该第二介电材料，其中该第一介电材料、该耐火金属及该第二介电材料邻近该底二极管材料的该下方区，而该第三介电材料邻近于该底二极管材料的该上方区的侧壁。
3.一种二极管，包括：
依序地设置的一第一介电材料、一耐火金属及一第二介电材料，包括至少一沟槽；
一间隔物，位于该沟槽内的该第一介电材料、该耐火金属、与该第一介电材料的侧壁上；
一底二极管材料，包括至少部分地设置于该沟槽内并接触该间隔物的一下方区以及延伸至该沟槽之上的一上方区且该底二极管材料之该上方区具有鳍状物型态且不接触该间隔物；
一有源二极管区，邻近并接触该底二极管材料，并包覆该底二极管材料的该上方区的多个表面；
一顶二极管材料，邻近该有源二极管区，并包覆该有源二极管区的多个表面；
一第三介电材料，邻近该顶二极管材料及该第二介电材料，其中该第一介电材料、该耐火金属及该第二介电材料邻近该底二极管材料的该下方区，而该第三介电材料邻近该底二极管材料的该上方区；以及
一电性接触物，穿透该第三介电材料及该第二介电材料，其中该电性接触物电性耦接于该耐火金属。
4.如权利要求1或3所述的二极管，其中该有源发光二极管区包括由该顶二极管材料与该底二极管材料的结所形成的一p-n结。
5.如权利要求1或3所述的二极管，其中该有源发光二极管区包括不同于该顶二极管材料与该底二极管材料的一材料，而该有源发光二极管区构成了位于该顶二极管材料与该底二极管材料间的一p-i-n结的一本征区。
6.如权利要求1或3所述的二极管，其中该有源发光二极管区包括多重量子阱，形成于该顶二极管材料与该底二极管材料之间。
7.如权利要求1或3所述的二极管，其中该至少一沟槽具有约为1或更多的高度比上宽度的一深宽比，且该底二极管材料的下方区包括了贯穿差排。
CN201010226329.1A 2010-01-08 2010-07-08 二极管 Active CN102122693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/684,797 US8237151B2 (en) 2009-01-09 2010-01-08 Diode-based devices and methods for making the same
US12/684,797 2010-01-08

Publications (2)

Publication Number Publication Date
CN102122693A CN102122693A (zh) 2011-07-13
CN102122693B true CN102122693B (zh) 2015-01-07

Family

ID=43798333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010226329.1A Active CN102122693B (zh) 2010-01-08 2010-07-08 二极管

Country Status (7)

Country Link
US (5) US8237151B2 (zh)
EP (1) EP2343731B1 (zh)
JP (1) JP2011142293A (zh)
KR (1) KR101141195B1 (zh)
CN (1) CN102122693B (zh)
SG (1) SG173244A1 (zh)
TW (1) TWI413262B (zh)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
EP2478572A4 (en) * 2009-09-18 2013-11-13 Hewlett Packard Development Co LUMINAIRE DIODE WITH METAL DIELECTRIC METAL AFUBAU
TWI425666B (zh) * 2011-04-27 2014-02-01 Univ Nat Central Growth of semi - polarized nitrides
JP5846398B2 (ja) * 2011-10-20 2016-01-20 株式会社村田製作所 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
TWI427832B (zh) * 2011-10-24 2014-02-21 Opto Tech Corp 具鰭狀電極的發光二極體及其製造方法
KR20160134872A (ko) * 2011-12-19 2016-11-23 인텔 코포레이션 비평면 iii-n 트랜지스터
US9911886B2 (en) * 2012-01-10 2018-03-06 The Boeing Company Lateral solar cell structure
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
GB201211038D0 (en) * 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
KR101891777B1 (ko) * 2012-06-25 2018-08-24 삼성전자주식회사 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
US8716751B2 (en) 2012-09-28 2014-05-06 Intel Corporation Methods of containing defects for non-silicon device engineering
CN103779210A (zh) * 2012-10-18 2014-05-07 中国科学院微电子研究所 FinFET鳍状结构的制造方法
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
WO2014083558A1 (en) * 2012-11-30 2014-06-05 Planxwell Ltd. A monolithic optical receiver and a method for manufacturing same
CN103151393B (zh) * 2013-02-28 2015-04-15 溧阳市宏达电机有限公司 一种pin二极管的封装结构
CN103165682B (zh) * 2013-02-28 2015-08-05 溧阳市宏达电机有限公司 一种pin二极管的电极结构
CN103236436B (zh) * 2013-02-28 2016-02-17 溧阳市宏达电机有限公司 一种pin二极管的电极的制造方法
EP2775528B1 (en) * 2013-03-05 2019-07-17 IMEC vzw Passivated III-V or Ge fin-shaped field effect transistor
US20140265998A1 (en) * 2013-03-15 2014-09-18 Sandia Corporation Power transfer for mobile electronic devices
US9293534B2 (en) * 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
DE112013007072T5 (de) * 2013-06-28 2016-01-28 Intel Corporation Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
US9299587B2 (en) 2014-04-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microwave anneal (MWA) for defect recovery
US9559238B2 (en) * 2014-05-08 2017-01-31 Infineon Technologies Dresden Gmbh Arrangement and method for determining the spatial direction of radiation incidence
EP2947693B1 (en) 2014-05-22 2022-07-13 IMEC vzw Method of Producing a III-V Fin Structure
JP6330486B2 (ja) * 2014-05-29 2018-05-30 富士通株式会社 半導体ナノワイヤ光装置及びその製造方法
GB2526880A (en) * 2014-06-06 2015-12-09 Univ Southampton Melt-growth of single-crystal alloy semiconductor structures and semiconductor assemblies incorporating such structures
US9391140B2 (en) * 2014-06-20 2016-07-12 Globalfoundries Inc. Raised fin structures and methods of fabrication
US9876143B2 (en) * 2014-10-01 2018-01-23 Rayvio Corporation Ultraviolet light emitting device doped with boron
CN107004706B (zh) * 2014-12-17 2021-03-09 英特尔公司 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法
KR102351550B1 (ko) * 2014-12-23 2022-01-17 인텔 코포레이션 측벽 라이너를 갖는 핀 구조를 형성하는 장치 및 방법
US9634185B2 (en) * 2015-03-26 2017-04-25 Imec Vzw Optical semiconductor device and method for making the device
US10319838B2 (en) 2015-10-07 2019-06-11 International Business Machines Corporation III-V fin generation by lateral growth on silicon sidewall
US9653288B1 (en) * 2015-11-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-thin nanowires
WO2017139317A1 (en) 2016-02-09 2017-08-17 Lumeova, Inc Ultra-wideband, wireless optical high speed communication devices and systems
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
FR3050322B1 (fr) * 2016-04-18 2019-01-25 Centre National De La Recherche Scientifique (Cnrs) Dispositif photorecepteur multicouche, a parametres de maille differents
WO2018063191A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Techniques for forming schottky diodes on semipolar planes of group iii-n material structures
US10186676B2 (en) 2017-03-13 2019-01-22 Intel Corporation Emissive devices for displays
DE102017105943A1 (de) * 2017-03-20 2018-09-20 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US20190058082A1 (en) * 2017-08-16 2019-02-21 Globalfoundries Inc. Uniform semiconductor nanowire and nanosheet light emitting diodes
US20190058084A1 (en) * 2017-08-18 2019-02-21 Jie Piao Laser Diodes, LEDs, and Silicon Integrated sensors on Patterned Substrates
US10593672B2 (en) 2018-01-08 2020-03-17 International Business Machines Corporation Method and structure of forming strained channels for CMOS device fabrication
US20190378952A1 (en) * 2018-06-08 2019-12-12 Alliance For Sustainable Energy, Llc Enabling low-cost iii-v/si integration through nucleation of gap on v-grooved si substrates
US11342469B2 (en) * 2018-07-09 2022-05-24 Macom Technology Solutions Holdings, Inc. Vertical etch heterolithic integrated circuit devices
JP7312997B2 (ja) * 2018-11-09 2023-07-24 学校法人 名城大学 半導体発光素子
US11719960B1 (en) 2019-05-16 2023-08-08 Meta Platforms Technologies, Llc Gravity sag compensation in fluid-filled lenses
US11561415B1 (en) 2019-05-16 2023-01-24 Meta Platforms Technologies, Llc Moving guide actuation of fluid lenses
US11333803B2 (en) 2019-05-16 2022-05-17 Facebook Technologies, Llc Fluid lens with low energy membrane adjustment
US11867927B1 (en) 2019-05-16 2024-01-09 Meta Platforms Technologies, Llc Modified membranes for fluid lenses
US11635637B1 (en) 2019-05-16 2023-04-25 Meta Platforms Technologies, Llc Fluid lens with low energy membrane adjustment
US11506825B1 (en) 2019-10-24 2022-11-22 Meta Platforms, Inc. Elastomer based flexures for fluid lenses
US11703616B2 (en) 2019-11-05 2023-07-18 Meta Platforms Technologies, Llc Fluid lens with low gas content fluid
CN112331748A (zh) * 2020-11-27 2021-02-05 安徽中医药大学 一种发光二极管的外延结构及其制备方法
US11740391B1 (en) 2020-12-31 2023-08-29 Meta Platforms Technologies, Llc Fluid lens operational feedback using sensor signal
US11862668B2 (en) * 2021-07-02 2024-01-02 Micron Technology, Inc. Single-crystal transistors for memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507896A (ja) * 2003-10-02 2007-03-29 フリースケール セミコンダクター インコーポレイテッド 格子定数の異なる材料を用いる半導体構造及び同構造の形成方法
WO2009103266A2 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
CN101621099A (zh) * 2008-07-01 2010-01-06 台湾积体电路制造股份有限公司 电路结构
CN101621109A (zh) * 2008-07-02 2010-01-06 台湾积体电路制造股份有限公司 半导体结构及发光二极管

Family Cites Families (402)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307510A (en) 1980-03-12 1981-12-29 The United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Computer circuit card puller
EP0192280A3 (en) * 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4322253A (en) * 1980-04-30 1982-03-30 Rca Corporation Method of making selective crystalline silicon regions containing entrapped hydrogen by laser treatment
US4370510A (en) * 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
US4545109A (en) 1983-01-21 1985-10-08 Rca Corporation Method of making a gallium arsenide field effect transistor
US4651179A (en) * 1983-01-21 1987-03-17 Rca Corporation Low resistance gallium arsenide field effect transistor
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4860081A (en) 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US4551394A (en) 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
CA1292550C (en) 1985-09-03 1991-11-26 Masayoshi Umeno Epitaxial gallium arsenide semiconductor wafer and method of producing the same
US4774205A (en) 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
JPS6381855A (ja) 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
US5269876A (en) 1987-01-26 1993-12-14 Canon Kabushiki Kaisha Process for producing crystal article
US5236546A (en) 1987-01-26 1993-08-17 Canon Kabushiki Kaisha Process for producing crystal article
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
US5166767A (en) 1987-04-14 1992-11-24 National Semiconductor Corporation Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer
US4876210A (en) 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4826784A (en) 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
US5079616A (en) * 1988-02-11 1992-01-07 Gte Laboratories Incorporated Semiconductor structure
US5272105A (en) 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
GB2215514A (en) 1988-03-04 1989-09-20 Plessey Co Plc Terminating dislocations in semiconductor epitaxial layers
US5032893A (en) 1988-04-01 1991-07-16 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor eiplayers
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
US5238869A (en) 1988-07-25 1993-08-24 Texas Instruments Incorporated Method of forming an epitaxial layer on a heterointerface
EP0352472A3 (en) 1988-07-25 1991-02-06 Texas Instruments Incorporated Heteroepitaxy of lattice-mismatched semiconductor materials
JPH0262090A (ja) 1988-08-29 1990-03-01 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
US5061644A (en) 1988-12-22 1991-10-29 Honeywell Inc. Method for fabricating self-aligned semiconductor devices
DE68915529T2 (de) 1989-01-31 1994-12-01 Agfa Gevaert Nv Integration von GaAs auf Si-Unterlage.
US5034337A (en) 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
US5098850A (en) * 1989-06-16 1992-03-24 Canon Kabushiki Kaisha Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them
US5256594A (en) 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
US5093699A (en) * 1990-03-12 1992-03-03 Texas A & M University System Gate adjusted resonant tunnel diode device and method of manufacture
US5164359A (en) 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US5105247A (en) 1990-08-03 1992-04-14 Cavanaugh Marion E Quantum field effect device with source extension region formed under a gate and between the source and drain regions
JP3202223B2 (ja) 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
US5403751A (en) 1990-11-29 1995-04-04 Canon Kabushiki Kaisha Process for producing a thin silicon solar cell
US5223043A (en) 1991-02-11 1993-06-29 The United States Of America As Represented By The United States Department Of Energy Current-matched high-efficiency, multijunction monolithic solar cells
US5091767A (en) * 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
JPH04299569A (ja) 1991-03-27 1992-10-22 Nec Corp Ｓｏｉｓの製造方法及びトランジスタとその製造方法
JPH04315419A (ja) * 1991-04-12 1992-11-06 Nec Corp 元素半導体基板上の絶縁膜／化合物半導体積層構造
US5269852A (en) 1991-05-27 1993-12-14 Canon Kabushiki Kaisha Crystalline solar cell and method for producing the same
JP3058954B2 (ja) 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JP2773487B2 (ja) 1991-10-15 1998-07-09 日本電気株式会社 トンネルトランジスタ
JPH05121317A (ja) 1991-10-24 1993-05-18 Rohm Co Ltd Ｓｏｉ構造形成方法
JP3286920B2 (ja) 1992-07-10 2002-05-27 富士通株式会社 半導体装置の製造方法
ATE169350T1 (de) 1992-12-04 1998-08-15 Siemens Ag Verfahren zur herstellung eines seitlich begrenzten, einkristallinen gebietes mittels selektiver epitaxie und dessen anwendung zur herstellung eines bipolartransistors sowie eines mos-transistors
JP3319472B2 (ja) 1992-12-07 2002-09-03 富士通株式会社 半導体装置とその製造方法
US5295150A (en) * 1992-12-11 1994-03-15 Eastman Kodak Company Distributed feedback-channeled substrate planar semiconductor laser
US5407491A (en) 1993-04-08 1995-04-18 University Of Houston Tandem solar cell with improved tunnel junction
DE69406049T2 (de) * 1993-06-04 1998-04-16 Sharp Kk Lichtmittierende Halbleitervorrichtung mit einer dritten Begrenzungsschicht
JP3748905B2 (ja) 1993-08-27 2006-02-22 三洋電機株式会社 量子効果デバイス
US5792679A (en) 1993-08-30 1998-08-11 Sharp Microelectronics Technology, Inc. Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5405453A (en) 1993-11-08 1995-04-11 Applied Solar Energy Corporation High efficiency multi-junction solar cell
US5489539A (en) 1994-01-10 1996-02-06 Hughes Aircraft Company Method of making quantum well structure with self-aligned gate
JPH0851109A (ja) 1994-04-11 1996-02-20 Texas Instr Inc <Ti> 酸化物でパターン化されたウェーハの窓内にエピタキシャルシリコンを成長させる方法
US6011271A (en) 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
US5710436A (en) * 1994-09-27 1998-01-20 Kabushiki Kaisha Toshiba Quantum effect device
US5825240A (en) 1994-11-30 1998-10-20 Massachusetts Institute Of Technology Resonant-tunneling transmission line technology
JP3835225B2 (ja) 1995-02-23 2006-10-18 日亜化学工業株式会社 窒化物半導体発光素子
US5528209A (en) 1995-04-27 1996-06-18 Hughes Aircraft Company Monolithic microwave integrated circuit and method
JPH08306700A (ja) 1995-04-27 1996-11-22 Nec Corp 半導体装置及びその製造方法
TW304310B (zh) 1995-05-31 1997-05-01 Siemens Ag
US5621227A (en) 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
KR100473901B1 (ko) 1995-12-15 2005-08-29 코닌클리케 필립스 일렉트로닉스 엔.브이. SiGe층을포함하는반도체전계효과디바이스
TW314621B (zh) 1995-12-20 1997-09-01 Toshiba Co Ltd
US5987590A (en) 1996-04-02 1999-11-16 Texas Instruments Incorporated PC circuits, systems and methods
DE69736151T2 (de) 1996-05-17 2007-05-10 Canon K.K. Photovoltaische Anordnung und Herstellungsverfahren
JP3719618B2 (ja) 1996-06-17 2005-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US6229153B1 (en) * 1996-06-21 2001-05-08 Wisconsin Alumni Research Corporation High peak current density resonant tunneling diode
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JP3449516B2 (ja) 1996-08-30 2003-09-22 株式会社リコー 半導体多層膜反射鏡および半導体多層膜反射防止膜および面発光型半導体レーザおよび受光素子
US6191432B1 (en) * 1996-09-02 2001-02-20 Kabushiki Kaisha Toshiba Semiconductor device and memory device
US5825049A (en) 1996-10-09 1998-10-20 Sandia Corporation Resonant tunneling device with two-dimensional quantum well emitter and base layers
JPH10126010A (ja) 1996-10-23 1998-05-15 Ricoh Co Ltd 半導体レーザ装置の製造方法
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5853497A (en) 1996-12-12 1998-12-29 Hughes Electronics Corporation High efficiency multi-junction solar cells
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3853905B2 (ja) 1997-03-18 2006-12-06 株式会社東芝 量子効果装置とｂｌトンネル素子を用いた装置
EP0874405A3 (en) 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP3184115B2 (ja) 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
JP3047852B2 (ja) 1997-04-04 2000-06-05 松下電器産業株式会社 半導体装置
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US5998781A (en) 1997-04-30 1999-12-07 Sandia Corporation Apparatus for millimeter-wave signal generation
US5903170A (en) 1997-06-03 1999-05-11 The Regents Of The University Of Michigan Digital logic design using negative differential resistance diodes and field-effect transistors
US5883549A (en) * 1997-06-20 1999-03-16 Hughes Electronics Corporation Bipolar junction transistor (BJT)--resonant tunneling diode (RTD) oscillator circuit and method
DE69827824T3 (de) 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US5869845A (en) * 1997-06-26 1999-02-09 Texas Instruments Incorporated Resonant tunneling memory
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
WO1999014804A1 (en) 1997-09-16 1999-03-25 Massachusetts Institute Of Technology CO-PLANAR Si AND Ge COMPOSITE SUBSTRATE AND METHOD OF PRODUCING SAME
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
CN1175473C (zh) 1997-10-30 2004-11-10 住友电气工业株式会社 GaN单晶衬底及其制造方法
JP3180743B2 (ja) 1997-11-17 2001-06-25 日本電気株式会社 窒化化合物半導体発光素子およびその製法
JP3468082B2 (ja) 1998-02-26 2003-11-17 日亜化学工業株式会社 窒化物半導体素子
US6150242A (en) 1998-03-25 2000-11-21 Texas Instruments Incorporated Method of growing crystalline silicon overlayers on thin amorphous silicon oxide layers and forming by method a resonant tunneling diode
JPH11274467A (ja) 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3338778B2 (ja) 1998-04-24 2002-10-28 日本電気株式会社 窒化物系化合物半導体レーザ素子
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4005701B2 (ja) 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
WO2000004615A1 (en) 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
EP1115163A4 (en) 1998-09-10 2001-12-05 Rohm Co Ltd SEMICONDUCTOR LEDS AND MANUFACTURING METHOD THEREOF
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3868136B2 (ja) 1999-01-20 2007-01-17 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3372226B2 (ja) 1999-02-10 2003-01-27 日亜化学工業株式会社 窒化物半導体レーザ素子
US7145167B1 (en) 2000-03-11 2006-12-05 International Business Machines Corporation High speed Ge channel heterostructures for field effect devices
JP3760663B2 (ja) 1999-03-31 2006-03-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
DE10017137A1 (de) 1999-04-14 2000-10-26 Siemens Ag Silizium-Aufbau und Verfahren zu dessen Herstellung
US6803598B1 (en) 1999-05-07 2004-10-12 University Of Delaware Si-based resonant interband tunneling diodes and method of making interband tunneling diodes
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
TW461096B (en) * 1999-05-13 2001-10-21 Hitachi Ltd Semiconductor memory
US6252287B1 (en) 1999-05-19 2001-06-26 Sandia Corporation InGaAsN/GaAs heterojunction for multi-junction solar cells
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
GB9912178D0 (en) 1999-05-25 1999-07-28 Univ Court Of The University O Improved optical modulator
US6214653B1 (en) 1999-06-04 2001-04-10 International Business Machines Corporation Method for fabricating complementary metal oxide semiconductor (CMOS) devices on a mixed bulk and silicon-on-insulator (SOI) substrate
JP2001007447A (ja) 1999-06-18 2001-01-12 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
US6635110B1 (en) 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
US6228691B1 (en) 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
GB9919479D0 (en) 1999-08-17 1999-10-20 Imperial College Island arrays
US6339232B1 (en) * 1999-09-20 2002-01-15 Kabushika Kaisha Toshiba Semiconductor device
JP2001102678A (ja) 1999-09-29 2001-04-13 Toshiba Corp 窒化ガリウム系化合物半導体素子
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001189483A (ja) 1999-10-18 2001-07-10 Sharp Corp バイパス機能付太陽電池セルおよびバイパス機能付き多接合積層型太陽電池セルおよびそれらの製造方法
EP1672700A2 (en) * 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP2001176805A (ja) 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
AU2001233526A1 (en) * 2000-02-11 2001-08-20 Novo Rps Ulc Stent delivery system and method of use
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP3512701B2 (ja) 2000-03-10 2004-03-31 株式会社東芝 半導体装置及びその製造方法
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same
US20050184302A1 (en) 2000-04-04 2005-08-25 Toshimasa Kobayashi Nitride semiconductor device and method of manufacturing the same
US6362071B1 (en) * 2000-04-05 2002-03-26 Motorola, Inc. Method for forming a semiconductor device with an opening in a dielectric layer
JP2001338988A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
US20020030246A1 (en) * 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
US20020008234A1 (en) 2000-06-28 2002-01-24 Motorola, Inc. Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
JP2002118255A (ja) 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4269541B2 (ja) * 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
US6579463B1 (en) 2000-08-18 2003-06-17 The Regents Of The University Of Colorado Tunable nanomasks for pattern transfer and nanocluster array formation
US20060175601A1 (en) 2000-08-22 2006-08-10 President And Fellows Of Harvard College Nanoscale wires and related devices
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US6407425B1 (en) 2000-09-21 2002-06-18 Texas Instruments Incorporated Programmable neuron MOSFET on SOI
US6456214B1 (en) 2000-09-27 2002-09-24 Raytheon Company High-speed comparator utilizing resonant tunneling diodes and associated method
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6720090B2 (en) 2001-01-02 2004-04-13 Eastman Kodak Company Organic light emitting diode devices with improved luminance efficiency
WO2002064864A1 (fr) 2001-02-14 2002-08-22 Toyoda Gosei Co., Ltd. Procede de production de cristal semi-conducteur et element lumineux semi-conducteur
JP4084541B2 (ja) 2001-02-14 2008-04-30 豊田合成株式会社 半導体結晶及び半導体発光素子の製造方法
JP4084544B2 (ja) 2001-03-30 2008-04-30 豊田合成株式会社 半導体基板及び半導体素子の製造方法
US6380590B1 (en) 2001-02-22 2002-04-30 Advanced Micro Devices, Inc. SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
US7205604B2 (en) 2001-03-13 2007-04-17 International Business Machines Corporation Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof
JP3705142B2 (ja) 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
EP1374309A1 (en) 2001-03-30 2004-01-02 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP3956637B2 (ja) 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
GB0110112D0 (en) 2001-04-25 2001-06-20 Univ Glasgow Improved optoelectronic device
GB0111207D0 (en) 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers
US6784074B2 (en) 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
JP3819730B2 (ja) 2001-05-11 2006-09-13 三洋電機株式会社 窒化物系半導体素子および窒化物半導体の形成方法
US20020168802A1 (en) 2001-05-14 2002-11-14 Hsu Sheng Teng SiGe/SOI CMOS and method of making the same
US7358578B2 (en) * 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
JP3515974B2 (ja) 2001-06-13 2004-04-05 松下電器産業株式会社 窒化物半導体、その製造方法及び窒化物半導体素子
WO2002103812A1 (en) 2001-06-13 2002-12-27 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor, production method therefor and nitride semiconductor element
US6566284B2 (en) 2001-08-07 2003-05-20 Hrl Laboratories, Llc Method of manufacture for 80 nanometer diameter resonant tunneling diode with improved peak-to-valley ratio and resonant tunneling diode therefrom
WO2003019678A1 (fr) * 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP3785970B2 (ja) 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
TW544930B (en) 2001-09-11 2003-08-01 Toyoda Gosei Kk Method for producing semiconductor crystal
JP2003163370A (ja) 2001-09-11 2003-06-06 Toyoda Gosei Co Ltd 半導体結晶の製造方法
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US6689650B2 (en) 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6710368B2 (en) * 2001-10-01 2004-03-23 Ken Scott Fisher Quantum tunneling transistor
US20030070707A1 (en) 2001-10-12 2003-04-17 King Richard Roland Wide-bandgap, lattice-mismatched window layer for a solar energy conversion device
JP2003142728A (ja) 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP2003152220A (ja) * 2001-11-15 2003-05-23 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
US6835246B2 (en) 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
US6576532B1 (en) 2001-11-30 2003-06-10 Motorola Inc. Semiconductor device and method therefor
AU2002354254A1 (en) 2001-12-20 2003-07-09 Matsushita Electric Industrial Co., Ltd. Method for making nitride semiconductor substrate and method for making nitride semiconductor device
AU2003207287B2 (en) 2002-01-28 2007-12-13 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
KR100458288B1 (ko) 2002-01-30 2004-11-26 한국과학기술원 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법
US7411233B2 (en) * 2002-08-27 2008-08-12 E-Phocus, Inc Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US6492216B1 (en) 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
JP3782021B2 (ja) 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
WO2003073517A1 (en) 2002-02-27 2003-09-04 Midwest Research Institute Monolithic photovoltaic energy conversion device
JP4092927B2 (ja) 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US6635909B2 (en) 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US20030198837A1 (en) 2002-04-15 2003-10-23 Craven Michael D. Non-polar a-plane gallium nitride thin films grown by metalorganic chemical vapor deposition
US7208393B2 (en) 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
US8067687B2 (en) 2002-05-21 2011-11-29 Alliance For Sustainable Energy, Llc High-efficiency, monolithic, multi-bandgap, tandem photovoltaic energy converters
US20060162768A1 (en) 2002-05-21 2006-07-27 Wanlass Mark W Low bandgap, monolithic, multi-bandgap, optoelectronic devices
US7217882B2 (en) 2002-05-24 2007-05-15 Cornell Research Foundation, Inc. Broad spectrum solar cell
CN2550906Y (zh) 2002-05-27 2003-05-14 李映华 立体光双面结光电池
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
TWI271877B (en) 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP2004014856A (ja) 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6812495B2 (en) 2002-06-19 2004-11-02 Massachusetts Institute Of Technology Ge photodetectors
US6887773B2 (en) 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
US7012298B1 (en) * 2002-06-21 2006-03-14 Advanced Micro Devices, Inc. Non-volatile memory device
US6617643B1 (en) 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
EP1530800B1 (en) 2002-08-23 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7015497B1 (en) 2002-08-27 2006-03-21 The Ohio State University Self-aligned and self-limited quantum dot nanoswitches and methods for making same
US20040043584A1 (en) * 2002-08-27 2004-03-04 Thomas Shawn G. Semiconductor device and method of making same
GB0220438D0 (en) 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
US7122733B2 (en) 2002-09-06 2006-10-17 The Boeing Company Multi-junction photovoltaic cell having buffer layers for the growth of single crystal boron compounds
US6830953B1 (en) 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current
US6815241B2 (en) 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
US6800910B2 (en) 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6787864B2 (en) 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
JP4546021B2 (ja) 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6902991B2 (en) 2002-10-24 2005-06-07 Advanced Micro Devices, Inc. Semiconductor device having a thick strained silicon layer and method of its formation
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6920159B2 (en) 2002-11-29 2005-07-19 Optitune Plc Tunable optical source
AU2003297649A1 (en) 2002-12-05 2004-06-30 Blue Photonics, Inc. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US6645797B1 (en) 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
KR101372698B1 (ko) 2002-12-16 2014-03-11 독립행정법인 과학기술진흥기구 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
JP2004200375A (ja) 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US6794718B2 (en) 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
US6686245B1 (en) * 2002-12-20 2004-02-03 Motorola, Inc. Vertical MOSFET with asymmetric gate structure
US7098487B2 (en) 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
KR100513316B1 (ko) * 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
US6762483B1 (en) 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
JP2004235190A (ja) 2003-01-28 2004-08-19 Sony Corp 光半導体装置
WO2004073044A2 (en) 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Finfet device and method to make same
DE10320160A1 (de) 2003-02-14 2004-08-26 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
US6815738B2 (en) 2003-02-28 2004-11-09 International Business Machines Corporation Multiple gate MOSFET structure with strained Si Fin body
WO2004081982A2 (en) 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
JP4695824B2 (ja) 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
US6936851B2 (en) 2003-03-21 2005-08-30 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
EP1609177A2 (en) * 2003-03-21 2005-12-28 North Carolina State University Methods for nanoscale structures from optical lithography and subsequent lateral growth
US7061065B2 (en) 2003-03-31 2006-06-13 National Chung-Hsing University Light emitting diode and method for producing the same
US6900502B2 (en) 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
TWI231994B (en) 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
US20050212051A1 (en) 2003-04-16 2005-09-29 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US6909186B2 (en) 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
US7088143B2 (en) 2003-05-22 2006-08-08 The Regents Of The University Of Michigan Dynamic circuits having improved noise tolerance and method for designing same
US6849487B2 (en) * 2003-05-27 2005-02-01 Motorola, Inc. Method for forming an electronic structure using etch
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
US7262117B1 (en) 2003-06-10 2007-08-28 Luxtera, Inc. Germanium integrated CMOS wafer and method for manufacturing the same
JP4105044B2 (ja) 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US6974733B2 (en) 2003-06-16 2005-12-13 Intel Corporation Double-gate transistor with enhanced carrier mobility
US6943407B2 (en) 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
JP2005011915A (ja) 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
US7045401B2 (en) 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
KR100631832B1 (ko) 2003-06-24 2006-10-09 삼성전기주식회사 백색 발광소자 및 그 제조방법
US7122392B2 (en) 2003-06-30 2006-10-17 Intel Corporation Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby
US20050017351A1 (en) * 2003-06-30 2005-01-27 Ravi Kramadhati V. Silicon on diamond wafers and devices
US6921982B2 (en) 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
EP1519420A2 (en) 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
JP2005051022A (ja) * 2003-07-28 2005-02-24 Seiko Epson Corp 半導体装置およびその製造方法
US6855583B1 (en) * 2003-08-05 2005-02-15 Advanced Micro Devices, Inc. Method for forming tri-gate FinFET with mesa isolation
US6835618B1 (en) 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
CN100536167C (zh) 2003-08-05 2009-09-02 富士通微电子株式会社 半导体装置及其制造方法
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7355253B2 (en) 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US6815278B1 (en) 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US7078299B2 (en) 2003-09-03 2006-07-18 Advanced Micro Devices, Inc. Formation of finFET using a sidewall epitaxial layer
US6955969B2 (en) 2003-09-03 2005-10-18 Advanced Micro Devices, Inc. Method of growing as a channel region to reduce source/drain junction capacitance
JP4439358B2 (ja) 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法
US7579263B2 (en) * 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US20050054164A1 (en) * 2003-09-09 2005-03-10 Advanced Micro Devices, Inc. Strained silicon MOSFETs having reduced diffusion of n-type dopants
US7138292B2 (en) 2003-09-10 2006-11-21 Lsi Logic Corporation Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
US7211864B2 (en) * 2003-09-15 2007-05-01 Seliskar John J Fully-depleted castellated gate MOSFET device and method of manufacture thereof
US20050056827A1 (en) * 2003-09-15 2005-03-17 Agency For Science, Technology And Research CMOS compatible low band offset double barrier resonant tunneling diode
WO2005029583A2 (en) 2003-09-19 2005-03-31 Spinnaker Semiconductor, Inc. Schottky barrier integrated circuit
US6919258B2 (en) 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
EP1676305A1 (en) 2003-10-03 2006-07-05 Spinnaker Semiconductor, Inc. Schottky-barrier mosfet manufacturing method using isotropic etch process
US6900491B2 (en) 2003-10-06 2005-05-31 Hewlett-Packard Development Company, L.P. Magnetic memory
US20050139860A1 (en) 2003-10-22 2005-06-30 Snyder John P. Dynamic schottky barrier MOSFET device and method of manufacture
US7009215B2 (en) 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
US6977194B2 (en) 2003-10-30 2005-12-20 International Business Machines Corporation Structure and method to improve channel mobility by gate electrode stress modification
US7057216B2 (en) 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US6902965B2 (en) 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
GB0326321D0 (en) 2003-11-12 2003-12-17 Univ Warwick Formation of lattice-tuning semiconductor substrates
US20050104156A1 (en) 2003-11-13 2005-05-19 Texas Instruments Incorporated Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes
US7247534B2 (en) 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
JP2005191530A (ja) 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP4473710B2 (ja) 2003-12-05 2010-06-02 株式会社東芝 半導体装置
US7198995B2 (en) 2003-12-12 2007-04-03 International Business Machines Corporation Strained finFETs and method of manufacture
US6958286B2 (en) 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
US7247912B2 (en) 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7705345B2 (en) 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7138302B2 (en) 2004-01-12 2006-11-21 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit channel region
US7268058B2 (en) 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7385247B2 (en) 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
US7198970B2 (en) 2004-01-23 2007-04-03 The United States Of America As Represented By The Secretary Of The Navy Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US7118987B2 (en) 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI
DE102004005506B4 (de) * 2004-01-30 2009-11-19 Atmel Automotive Gmbh Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
US6855982B1 (en) * 2004-02-02 2005-02-15 Advanced Micro Devices, Inc. Self aligned double gate transistor having a strained channel region and process therefor
US7205210B2 (en) 2004-02-17 2007-04-17 Freescale Semiconductor, Inc. Semiconductor structure having strained semiconductor and method therefor
US7492022B2 (en) 2004-02-27 2009-02-17 University Of Iowa Research Foundation Non-magnetic semiconductor spin transistor
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US6888181B1 (en) 2004-03-18 2005-05-03 United Microelectronics Corp. Triple gate device having strained-silicon channel
US20050211291A1 (en) 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US6998684B2 (en) * 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
US7087965B2 (en) 2004-04-22 2006-08-08 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
US7445673B2 (en) 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
KR101332391B1 (ko) 2004-06-03 2013-11-22 재팬 사이언스 앤드 테크놀로지 에이젼시 수소화물 기상 에피택시법에 의한 평면의, 전위 밀도가감소된 ｍ-면 질화갈륨의 성장
US7125785B2 (en) 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7807921B2 (en) 2004-06-15 2010-10-05 The Boeing Company Multijunction solar cell having a lattice mismatched GrIII-GrV-X layer and a composition-graded buffer layer
US7244958B2 (en) 2004-06-24 2007-07-17 International Business Machines Corporation Integration of strained Ge into advanced CMOS technology
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
TWI442456B (zh) 2004-08-31 2014-06-21 Sophia School Corp 發光元件
US20060073681A1 (en) 2004-09-08 2006-04-06 Han Sang M Nanoheteroepitaxy of Ge on Si as a foundation for group III-V and II-VI integration
US7002175B1 (en) * 2004-10-08 2006-02-21 Agency For Science, Technology And Research Method of making resonant tunneling diodes and CMOS backend-process-compatible three dimensional (3-D) integration
US7846759B2 (en) 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US20060105533A1 (en) 2004-11-16 2006-05-18 Chong Yung F Method for engineering hybrid orientation/material semiconductor substrate
US20060113603A1 (en) 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US20060131606A1 (en) 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
US7405436B2 (en) 2005-01-05 2008-07-29 International Business Machines Corporation Stressed field effect transistors on hybrid orientation substrate
JP2006196631A (ja) 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
US7138309B2 (en) 2005-01-19 2006-11-21 Sharp Laboratories Of America, Inc. Integration of biaxial tensile strained NMOS and uniaxial compressive strained PMOS on the same wafer
US7344942B2 (en) 2005-01-26 2008-03-18 Micron Technology, Inc. Isolation regions for semiconductor devices and their formation
US7224033B2 (en) 2005-02-15 2007-05-29 International Business Machines Corporation Structure and method for manufacturing strained FINFET
JP2006253181A (ja) 2005-03-08 2006-09-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
WO2006125040A2 (en) 2005-05-17 2006-11-23 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2006332295A (ja) 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP5481067B2 (ja) 2005-07-26 2014-04-23 台湾積體電路製造股▲ふん▼有限公司 代替活性エリア材料の集積回路への組み込みのための解決策
US7801406B2 (en) * 2005-08-01 2010-09-21 Massachusetts Institute Of Technology Method of fabricating Ge or SiGe/Si waveguide or photonic crystal structures by selective growth
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
KR100619549B1 (ko) * 2005-09-13 2006-09-01 (주)한비젼 다층 기판을 이용한 이미지 센서의 포토 다이오드 제조방법및 그 콘택방법 및 그 구조
KR100691363B1 (ko) * 2005-09-23 2007-03-12 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US7358107B2 (en) 2005-10-27 2008-04-15 Sharp Laboratories Of America, Inc. Method of fabricating a germanium photo detector on a high quality germanium epitaxial overgrowth layer
KR101316947B1 (ko) 2005-11-01 2013-10-15 메사추세츠 인스티튜트 오브 테크놀로지 모놀리식 집적 반도체 재료 및 소자
WO2007056354A2 (en) 2005-11-04 2007-05-18 The Regents Of The University Of California High light extraction efficiency light emitting diode (led)
US7629661B2 (en) 2006-02-10 2009-12-08 Noble Peak Vision Corp. Semiconductor devices with photoresponsive components and metal silicide light blocking structures
KR100790869B1 (ko) 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법
US7691698B2 (en) 2006-02-21 2010-04-06 International Business Machines Corporation Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain
AU2007313096B2 (en) * 2006-03-10 2011-11-10 Unm Rainforest Innovations Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
EP2064745A1 (en) * 2006-09-18 2009-06-03 QuNano AB Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
WO2008036256A1 (en) 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) * 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US20080154197A1 (en) 2006-12-20 2008-06-26 Joel Brian Derrico System and method for regulating the temperature of a fluid injected into a patient
JP2008198656A (ja) 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
KR20080102065A (ko) 2007-05-18 2008-11-24 삼성전자주식회사 에피택시얼 실리콘 구조물 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP5112761B2 (ja) * 2007-06-26 2013-01-09 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR20090010284A (ko) 2007-07-23 2009-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7781853B2 (en) * 2007-07-26 2010-08-24 Hewlett-Packard Development Company, L.P. Plasmon-enhanced electromagnetic-radiation-emitting devices and methods for fabricating the same
US8053810B2 (en) * 2007-09-07 2011-11-08 International Business Machines Corporation Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US7883990B2 (en) 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
US9680058B2 (en) * 2007-11-27 2017-06-13 Sophia School Corporation Group-III nitride structure including a fine wall-shaped structure containing a group-III nitridesemiconductor crystal and method for producing a group-III nitride structure including a fine wall-shaped structure containing a group-III nitride semiconductor crystal
CN103367115A (zh) 2007-12-28 2013-10-23 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件
KR20090010284U (ko) 2008-04-05 2009-10-08 이학진 지구인력회전기(地球引力廻轉機)
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) * 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) * 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
JP5066164B2 (ja) * 2009-12-07 2012-11-07 シャープ株式会社 半導体素子の製造方法
JP3202223U (ja) 2015-11-09 2016-01-28 株式会社千葉武道具 剣道用小手

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507896A (ja) * 2003-10-02 2007-03-29 フリースケール セミコンダクター インコーポレイテッド 格子定数の異なる材料を用いる半導体構造及び同構造の形成方法
WO2009103266A2 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
CN101621099A (zh) * 2008-07-01 2010-01-06 台湾积体电路制造股份有限公司 电路结构
CN101621109A (zh) * 2008-07-02 2010-01-06 台湾积体电路制造股份有限公司 半导体结构及发光二极管

Also Published As

Publication number Publication date
EP2343731A2 (en) 2011-07-13
JP2011142293A (ja) 2011-07-21
US20160133787A1 (en) 2016-05-12
KR101141195B1 (ko) 2012-05-04
CN102122693A (zh) 2011-07-13
US9040331B2 (en) 2015-05-26
US20120282718A1 (en) 2012-11-08
SG173244A1 (en) 2011-08-29
US9853118B2 (en) 2017-12-26
TW201125128A (en) 2011-07-16
EP2343731A3 (en) 2014-03-26
EP2343731B1 (en) 2016-11-16
US8237151B2 (en) 2012-08-07
US20150255566A1 (en) 2015-09-10
US9231073B2 (en) 2016-01-05
TWI413262B (zh) 2013-10-21
US9543472B2 (en) 2017-01-10
US20170092734A1 (en) 2017-03-30
KR20110081741A (ko) 2011-07-14
US20100176375A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
CN102122693B (zh) 二极管
CN102122675B (zh) 光电装置及其制造方法
US9576951B2 (en) Devices formed from a non-polar plane of a crystalline material and method of making the same
US10763111B2 (en) Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant