CN102124551A - 穿硅通孔填充工艺 - Google Patents

穿硅通孔填充工艺 Download PDF

Info

Publication number
CN102124551A
CN102124551A CN2009801320023A CN200980132002A CN102124551A CN 102124551 A CN102124551 A CN 102124551A CN 2009801320023 A CN2009801320023 A CN 2009801320023A CN 200980132002 A CN200980132002 A CN 200980132002A CN 102124551 A CN102124551 A CN 102124551A
Authority
CN
China
Prior art keywords
copper
plating solution
hole
silicon
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801320023A
Other languages
English (en)
Other versions
CN102124551B (zh
Inventor
乔纳森·D·里德
凯蒂·昆·王
马克·J·威利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
ASM Nutool Inc
Original Assignee
ASM Nutool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Nutool Inc filed Critical ASM Nutool Inc
Priority to CN201610319106.7A priority Critical patent/CN105845558B/zh
Publication of CN102124551A publication Critical patent/CN102124551A/zh
Application granted granted Critical
Publication of CN102124551B publication Critical patent/CN102124551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

本发明揭示一种半导体电镀工艺，其以实质上无空隙的方式将铜沉积到穿硅通孔中以完全填充所述穿硅通孔。所述穿硅通孔的直径可大于约3微米，且其深度可大于约20微米。使用低铜浓度且高酸度的电镀溶液来将铜沉积到所述穿硅通孔中。

Description

穿硅通孔填充工艺
相关申请案的交叉参考
本申请案主张2008年8月18日申请的第12/193,644号美国专利申请案的优先权，所述美国专利申请案的揭示内容以引用的方式且出于全部目的而全文并入本文中。
技术领域
本发明大体上涉及用于将铜沉积到晶片上的方法和设备，且更明确地说，涉及用于将铜电镀到可互连堆叠式电子装置的具有相对较大的尺寸和高纵横比的穿硅通孔中的方法和设备。
背景技术
穿硅通孔(through-silicon via，TSV)是完全通过硅晶片或裸片的垂直电连接件。TSV技术在建立3D封装和3D集成电路(IC)时是重要的。其经由内部布线提供对垂直对准的电子装置的互连，这显著降低多芯片电子电路的复杂性和总尺寸。
典型的TSV工艺包括形成TSV孔和沉积扩散势垒层与导电晶种层。接着将导电材料电镀到TSV孔中。通常将铜用作导电材料，因为其支持复杂集成(例如3D封装和3D集成电路)时所经受的高电流密度，以及增加的装置速度。此外，铜具有良好的导热性且可以高纯态存在。
TSV孔通常具有高纵横比，且将铜沉积到此类结构中可具有挑战性。对铜的CVD沉积需要复杂且昂贵的前驱体，而PVD沉积通常引起空隙和有限的步阶覆盖。电镀是将铜沉积到TSV结构中的较常用的方法；然而，电镀也由于TSV的大尺寸和高纵横比而提出一组挑战。
通常，TSV的电镀溶液包括：作为铜离子的来源的硫酸铜、用于控制导电性的硫酸、用于抑制物分子的成核作用的氯化铜，以及若干其它添加剂。使用标准铜镀槽，其具有至少10克/升的硫酸和约40克/升的铜离子。高酸含量改进溶液的导电性，从而有助于均匀地镀铜，但氢离子显著阻碍铜离子的迁移性(mobility)。因此，电镀TSV可耗费极长时间。
因此，需要用以在具有大尺寸和高纵横比的TSV孔中沉积导电金属的改进的方法和设备。
发明内容
本发明提供用于在具有大尺寸和高纵横比的穿硅通孔(TSV)的孔中电镀铜的铜电镀方法和相关联的设备。用于在所述TSV孔内部进行铜沉积的镀敷溶液可具有相对较低的硫酸浓度和高铜离子浓度。TSV沉积工艺可受益于经由所述镀敷溶液且(具体来说)到所述TSV孔的底部的较快的铜迁移。在某些实施例中，所述镀敷溶液可具有极少的氯离子或实质上无氯离子。另外，可将所述溶液维持于约40℃与75℃之间的温度下以允许含铜盐的较大溶解度，且借此进一步改进电镀溶液中铜离子的迁移性。以实质上无空隙的方式且在某些实施例中在小于约20分钟的时间内将铜电镀到所述TSV孔中。
在某些实施例中，所述方法包括对直径为至少3微米且深度为至少20微米的TSV进行镀敷。在特定实施例中，TSV的直径可在约3微米与100微米之间，且其深度可在约20微米与200微米之间。所述TSV孔可具有在约5∶1到10∶1之间的纵横比。
所述方法可包括使具有TSV孔的结构与镀敷溶液接触，所述镀敷溶液具有在约2与6之间的pH以及浓度为至少约50克/升的铜离子。在更特定的实施例中，所述镀敷溶液具有在约3与5之间的pH。在一个实施例中，所述溶液含有在约40克/升与200克/升之间的铜离子。在更特定的实施例中，铜离子在所述镀敷溶液中的浓度在约60克/升与100克/升之间。所述铜离子的来源可为甲烷磺酸铜、硫酸铜、焦磷酸铜、丙烷磺酸铜，或其组合。较高浓度的铜离子和较高pH水平增加铜迁移数(transference number)，其为铜离子经由所述镀敷溶液到总沉积电流的贡献。在一个实施例中，镀槽中的铜离子具有至少约0.2的迁移数。在更特定的实施例中，所述铜离子具有至少约0.4的迁移数。
在一个实施例中，所述镀敷溶液包括氧化剂，所述氧化剂的浓度水平使得在未将电流施加到晶片时，晶片场(wafer field)上的镀铜以在约
Figure BPA00001311077900021
与
Figure BPA00001311077900022
之间的速率氧化。所述氧化剂可为过氧化氢溶液，可将其作为30重量％的过氧化氢溶液以在约0.0025ml/L到50ml/L之间的范围内的量添加到所述镀敷溶液。在某些实施例中，可在(例如)约1mg/L与20mg/L之间的浓度下将元素氧(elemental oxygen)用作氧化剂。在特定实施例中，元素氧在镀敷溶液中的浓度可在约1mg/L与5mg/L之间。也可将铈离子或铁离子用作氧化剂。在一个实施例中，处于不同氧化态中的铁离子(例如，Fe(II)和Fe(III))的浓度处于平衡，且通过惰性阳极处的反应来维持此平衡。此外，所述镀敷溶液可包括还原剂，所述还原剂在所述穿硅通孔中具有浓度梯度且影响铜的氧化。
如所指示，可在高温下保存所述溶液；这改进铜盐的溶解度和铜离子迁移性。在一个实施例中，所述镀敷溶液在将铜镀敷到所述穿硅通孔中的至少一部分时间内具有在约40℃与75℃之间的温度。在更特定的实施例中，所述镀敷溶液具有在约50℃与70℃之间的温度。同样如所指示，所述镀敷溶液可含有极少氯离子及不含氯离子。在一个实施例中，所述镀敷溶液含有浓度不大于约50ppm的氯离子。在更特定的实施例中，氯离子的浓度可不大于约10ppm。所述镀敷溶液也可实质上无氯离子。
所述工艺条件的组合和TSV结构的几何形状可能致使TSV之间的场区(field region)上不存在铜的净沉积(或大体上无净沉积)。可接近地定位一些TSV孔，所述TSV孔分开不大于约25微米的距离。
镀敷工艺期间在镀敷表面上的电流密度可在约3mA/cm2与30mA/cm2之间。在特定实施例中，镀敷工艺期间的所述电流密度可在约5mA/cm2与20mA/cm2之间。
在一个实施例中，揭示一种用于沉积铜的半导体处理设备。所述设备包括一个或一个以上电镀槽以及用于执行指令集的控制器。所述设备还可包括镀敷溶液的来源或供应。在某些实施例中，所述镀敷溶液具有在约2与6之间的pH，以及浓度为至少约50克/升的铜离子。所述指令可包括：使具有TSV孔的结构与所述镀敷溶液接触；以及在接触所述结构的同时，以实质上无空隙的方式且在小于约20分钟的时间内将铜镀敷到穿硅通孔中，以完全填充所述穿硅通孔。所述设备还可包括加热器和相关联的控制器接口，以用于在将铜镀敷到所述TSV孔中的至少一部分时间内使所述镀敷溶液的温度维持在约40℃与75℃之间。
将参看以下图式和相关联的描述来更详细地描述本发明的这些和其它特征以及优点。
附图说明
图1为处于各处理阶段的穿硅通孔(TSV)的示意性表示，所述处理阶段以TSV孔形成开始，之后为与扩散势垒层对直，接着进行电镀、薄化、形成焊料凸块，以及与另一TSV互连。
图2为说明根据本发明的TSV处理的若干操作的工艺流程图。
图3为根据本发明的实施例的电镀设备的示意性表示。
图4为根据本发明的一个实施例的半导体处理设备的图形表示。
图5A为对于典型电镀工艺条件的深度为200微米的TSV内部的铜离子的浓度分布作为距TSV的底部的距离的函数的曲线。
图5B为根据本发明的一个实施例的深度为200微米的TSV内部的铜离子的浓度分布作为距TSV的底部的距离的函数的曲线。
图6为根据本发明的一个实施例的在两个镀敷溶液温度下的深度为200微米的TSV内部的两个电流密度分布作为距TSV的底部的距离的函数的曲线。
图7为根据本发明的一个实施例的在贯穿电镀工艺的四个不同时间段内深度为25微米的TSV孔内部的铜沉积的说明性表示。
图8为展示使用18分钟的镀敷时间以铜对直径为10微米且深度为50微米的TSV进行填充的比较说明。
具体实施方式
在以下描述中，陈述众多特定细节以提供对本发明的彻底理解。可在无这些特定细节中的一些或所有细节的情况下实践本发明。在某些情况下，并未详细描述众所周知的工艺操作，以免不必要地混淆本发明。尽管将结合特定实施例来描述本发明，但将了解，无意将本发明限于所述实施例。
在本发明中，使用了各种术语来描述半导体处理工件。举例来说，可互换地使用“晶片”与“衬底”。通常将经由电化学反应将金属沉积或镀敷到导电表面上的工艺称为电镀或电填充。
穿硅通孔
穿硅通孔(TSV)是完全通过硅晶片或裸片的垂直电连接件。可将TSV技术用于3D封装和3D集成电路(有时统称为3D堆叠)中。举例来说，3D封装可含有两个或两个以上经垂直堆叠以使其占据较少空间的集成电路(IC)。传统上，将经堆叠的IC沿其边缘布线在一起，但此类布线增加堆叠的尺寸且通常需要位于IC之间的额外层。TSV提供经由IC的主体的连接，从而引起较小的堆叠。类似地，3D单一IC可通过堆叠若干硅晶片且将其垂直地互连而建构。此类堆叠相当于单个装置且可具有较短的临界电路径，从而引起较快的操作。
可以若干方式将使用TSV的电子电路接合。一种方法是“晶片到晶片”，其中将两个或两个以上具有电路的半导体晶片对准、接合，且分割成多个3D IC。可在接合之前或之后薄化每一晶片。薄化工艺包括移除晶片材料以暴露TSV的底部部分。TSV可在接合之前形成到晶片中，或者在接合之后建立于堆叠中，且TSV可通过位于有源层与外部接合衬垫之间的硅衬底。另一种方法是“裸片到晶片”，其中仅分割一个晶片且接着将单化的裸片对准且接合到第二晶片的裸片位点上。第三种方法是“裸片到裸片”，其中将多个裸片对准且接合。类似于第一种方法，在后两种方法中，可在任一阶段进行薄化和建构连接。
图1为处于各处理阶段的TSV的示意性表示。TSV可与裸片和晶片两者(此处通常称为半导体衬底104)一起使用。适合于半导体衬底104的材料的实例包括(但不限于)硅、绝缘体上硅、蓝宝石上硅以及砷化镓。
在第一横截面100中，TSV孔106形成于半导体衬底104中。TSV孔106的深度必须足以在随后的薄化操作之后暴露底部108。通常，TSV孔的深度可在约5微米到400微米之间，然而也可以其它尺寸的TSV孔实践本发明。TSV孔的直径可在约1微米到100微米之间变化。TSV孔通常具有很高的纵横比，所述纵横比定义为TSV孔的深度与TSV孔的直径(通常在开口处)的比率。在某些实施例中，TSV孔纵横比可在约3∶1与10∶1之间变化。TSV尺寸还取决于总体3D堆叠工艺的哪一阶段包括了TSV形成。TSV可在堆叠之前(“首先通孔”)或堆叠之后(“最后通孔”)形成。在“首先通孔”配置中，TSV可在建立CMOS结构之前或之后形成。在“最后通孔”配置中，TSV可在接合之前或之后形成。此外，在两个配置中，薄化可在接合之前或之后执行。可以本文中所描述的任何TSV尺寸或形成配置来实践本发明。表1概述对于各种TSV配置的典型TSV尺寸(以微米计)。尽管图1和相应描述大体上涉及其中TSV在堆叠之前形成且CMOS处理和薄化在接合之前执行(“首先通孔”+CMOS之前+在接合之前薄化)的配置，但本发明可易于应用于其它配置。本发明的许多方面对于大尺寸高纵横比的通孔尤为有用，例如在堆叠之后但在接合之前形成的通孔，且其中薄化是在接合之前执行(“最后通孔”+接合之前+在接合之前薄化)。
表1
Figure BPA00001311077900051
可使用在图2的上下文中进一步论述的各种方法来形成TSV孔。举例来说，可使用关于高纵横比孔而优化的方法来蚀刻出TSV孔。TSV孔可具有轻微的正斜率和/或靠近其开口的锥度。此类TSV构型可改进TSV孔内的金属离子的扩散且缩短电镀时间。返回到图1，TSV孔106可穿过顶部表面102(其通常称作晶片场)而形成。顶部表面102可为晶片或裸片的有源表面且包括电子装置。或者，TSV孔可穿过晶片或裸片的后表面(其中不存在电路)而形成。
横截面110展示扩散势垒层114和晶种层116在TSV孔106的侧面和底部上的沉积。用于扩散势垒层114的适合的材料包括钽、氮化钽、钨、钛以及钛钨。在典型实施例中，通过PVD工艺(例如，溅镀)而形成扩散势垒层114，但可使用例如化学汽相沉积(CVD)或原子层沉积(ALD)等其它技术。接着沉积晶种层116以在电镀操作期间为电流通过提供均匀的导电表面。如同势垒层沉积一样，可将PVD方法用于此操作，但也可使用例如无电沉积等其它工艺。晶种层116的均质性对于确保相同的导电性和均匀的沉积速率可能是重要的。典型的PVD工艺可致使晶种层116在TSV开口周围显著较厚，从而致使在开口处电阻较低，且因此致使可能尤其不合需要的高局部沉积速率。铜可以是用于晶种层的适合材料。
下一横截面图120描绘如沉积到TSV孔106中的导电材料124。在本文中所描述的实施例中，导电材料124可为电镀铜。在典型电镀工艺中，可将衬底104浸没到含有金属离子的镀敷溶液中。接着产生穿过晶种层116的电流，从而致使金属离子流向晶种层且沉积于晶种层上。在图2的上下文中论述了电镀的额外细节。电镀金属中的一些可沉积于顶部表面110上，从而形成覆盖层(overburden)126。覆盖层126是不合需要的且可能必须在后电镀工艺(例如，化学机械抛光、电平坦化工艺或薄化)中将其移除。
下一横截面130说明在移除覆盖层的后电镀工艺之后的衬底104。举例来说，衬底104可经受边缘斜切移除(edge bevel removal)、电平坦化、化学机械抛光(CMP)、薄化以及其它工艺。如所展示，覆盖层126被移除。衬底104可经薄化而形成新底部表面136，且暴露TSV末端138。衬底104的顶部也可经薄化，从而形成新顶部表面134。
下一横截面140展示附接到TSV 142的一个末端的焊料凸块144。适合于形成焊料凸块的材料的实例包括(但不限于)铅基焊接材料(例如，铅、铅/锡合金以及其它)、非铅基焊接材料(例如，锡/银合金、锡/铜/银合金以及铜合金)等。最后，说明150展示简单的电子堆叠，其中第一裸片152与第二裸片154经由焊接点158互连。第一裸片152可具有第一TSV 156。类似地，第二裸片154可具有第二TSV 160。第一TSV 156、第二TSV 160，或两个TSV都可具有用以使两个TSV互连且形成焊接点158的焊料凸块。堆叠可包括额外裸片和额外TSV。举例来说，第二TSV可与第三堆叠中的另一TSV进一步互连，依此类推。类似地，第一裸片可具有多个TSV，所述多个TSV中的一些可连接到第二裸片的TSV，而其它TSV可连接到其它裸片的TSV。当两个邻近裸片具有多个互连时，可能需要对准相应TSV。包括若干裸片的堆叠也可耦合到散热器以辅助耗散由所述堆叠产生的热。
电镀工艺和穿硅通孔的形成
图2为根据本发明的一个实施例的工艺流程图200。在操作202中提供晶片或裸片。接着在晶片或裸片中形成TSV孔(框204)。TSV孔可与电路线路径(沟槽和镶嵌通孔)一起形成或在单独操作中形成。在一个实施例中，蚀刻(例如，等离子蚀刻或反应性离子蚀刻)出TSV孔。掩模可为光阻材料(例如，在“首先通孔”配置中)或可灰化硬式掩模(ashable hard mask)。精确的构型控制(锥形、倾斜以及侧壁粗糙)是必要的，以确保随后的层沉积和填充工艺的质量。在大多数情况下，将TSV盲蚀刻到衬底中，且接着通过在后电镀操作212中薄化而显现。
等离子蚀刻是离子增强型化学工艺，其使用RF供电等离子源以产生离子和化学反应性物质。许多用以蚀刻硅的蚀刻组合物包括含氟化学品(fluorine chemistry)。一个实例使用六氟化硫(SF6)连同基于氧气(O2)和/或溴化氢(HBr)的侧壁钝化作用。在另一实例中，使用六氟化硫(SF6)等离子连同例如八氟环丁烷(C4F8)等聚合气体。在又一实施例中，TSV孔可通过激光钻孔或激光切除而形成(框204)。举例来说，可使用波长为355nm的UV YAG激光来形成直径小到25微米的通孔。在典型实例中，一百个脉冲可形成深度为约750微米的TSV。
为了防止稍后沉积到TSV孔中的导电金属迁移到周围的电介质层中，可如框206处所指示来沉积扩散势垒层。因此，沉积发生在电镀导电金属(210)之前。如以上所指示，可通过(例如)物理汽相沉积工艺来沉积扩散势垒层。势垒层的厚度和特性取决于用于势垒层的材料的类型。在使用氮化钽的典型实例中，在TSV侧壁上将势垒沉积成在约5纳米与50纳米之间的厚度。在沉积势垒层之后，下一操作是沉积晶种层208以在电镀期间提供均匀的电流沉积(见框210)。如以上所指示，晶种层通常为PVD形成的铜，但在一些实施例中可使用例如钌等其它晶种层。晶种层在TSV结构中的所有表面上通常应为连续的，以便避免局部性腐蚀溶解和低局部镀敷速率，且实现镀铜与电介质的最大粘附。TSV的平滑的蚀刻表面可促进连续晶种层覆盖的沉积，因为在PVD沉积期间，粗糙且不规则的蚀刻构型可局部地遮蔽一些TSV表面。在一些实施例中，为避免被空气氧化，铜晶种层的厚度可为至少约2nm，但由于TSV结构的大尺寸，因此高达200nm的厚度也可接受。在一些工艺中可能需要对铜晶种层进行预处理以实现均匀的润湿。由于预处理常常蚀刻少量的铜晶种，因此当使用预处理步骤时常常需要晶种层厚度最小为4nm到5nm。可使用水、稀酸性或碱性溶液、含有强表面活性剂的溶液、镀敷溶液，或其组合来执行预处理。晶种层可因电解质自身的交换电流而易溶解于电解质中。因此，可在将电介质导引到电解质中之前将小电压施加到电介质。或者，在衬底开始与电解质接触时即刻施加镀敷电流。
接着以填充TSV孔的整个体积的导电金属对晶片进行电镀(框210)。空隙和接缝非常不合需要。在典型实施例中，将铜用于电镀操作中。到TSV孔中的电镀可能提出一些挑战。在常规镀敷工艺中，在靠近开口处沉积速率可较快，在靠近开口处晶种层具有最大厚度(最低电阻)且存在较多金属离子。此外，沉积可能耗费若干小时以供应足够的金属离子来填充整个TSV孔。
用于镀敷TSV的典型技术使用具有浓度约为10克/升的硫酸的镀敷溶液。此高酸浓度增加镀敷溶液的导电性，借此提供更均匀的电流分布。然而，高浓度的高迁移性氢离子通过迁移而阻碍大得多的铜离子的转移。一种表达离子对总沉积电流的相对贡献的方式是使用迁移数。以上所描述的典型电镀工艺中的铜离子的迁移数小于0.1。因此，小于10％的穿过TSV中的溶液的总电流由二价铜离子的迁移载运，而其余电流由其它离子(例如氢离子)载运。此低迁移数是归因于氢离子的高迁移性和浓度与铜离子的低得多的迁移性和常常相对较低的浓度的组合效应。
在一个实施例中，可使用实质上无酸的镀敷溶液。举例来说，可使用pH在2到6的范围中的镀敷溶液。在特定实施例中，使用pH在3到5的范围中的镀敷溶液。在此类组合物中，与在较低pH的酸性溶液中相比，更多铜离子输送到表面。
为了进一步促进铜沉积，镀敷溶液也可包括高浓度的铜离子。举例来说，铜离子的浓度可在约0.8M到3.0M之间。在低pH下的此类镀敷溶液(如以上所说明)可导致铜离子迁移数增加到不小于约0.2的水平。在一个特定实施例中，铜离子迁移数可为至少约0.4。铜离子的来源可为硫酸铜(CuSO4)、甲烷磺酸铜(Cu(CH3SO3)2)、葡萄糖酸铜(C12H22CuO14)、氨基磺酸铜(copper sulfamate)、硝酸铜、磷酸铜、氯化铜以及其它。尽管通常需要浓度较高的铜离子，但其通常受到所使用的含铜盐的溶解度的限制。举例来说，在室温下，在典型的镀敷溶液调配物中硫酸铜仅可至多溶解约80克/升(1.25摩尔)(基于铜离子重量)。
一种改进镀敷溶液内的溶解度和金属离子迁移性的方式是通过增加镀敷溶液的温度。举例来说，当溶液的温度从约室温上升到约70℃时，硫酸铜在水中的溶解度大约加倍。在一个实施例中，镀敷溶液的温度可维持在约40℃到75℃之间。在特定实施例中，温度维持在约50℃到70℃之间。较高的温度是理想的，但电镀设备可呈现一些约束。举例来说，载运镀敷溶液的所有线路可能必须保持在高温下以避免在操作期间盐沉淀。在一个实施例中，可以具有低铜离子含量的镀敷溶液来填充电镀设备，接着在添加铜盐之前对所述镀敷溶液加温。在同一或另一实施例中，可在完成镀敷操作之后但在排出溶液之前稀释镀敷溶液。
为辅助镀敷工艺，可使用一种或一种以上整平剂(leveler)、增亮剂或加速剂、缓蚀剂(inhibitor)、抑制剂、增强剂和/或表面活性剂。加速剂可包括极性硫、氧或氮官能团，其有助于增加沉积速率且可促进密集的成核作用，从而产生具有精细颗粒结构的膜。加速剂可以低浓度水平(例如，0ppm到200ppm)存在。尽管加速剂可在TSV孔内产生高沉积速率，但加速剂可能自衬底顶部表面(场区)输送离开且/或因与本体溶液(bulk solution)中的氧反应而消耗。抑制剂是降低镀敷速率的添加剂，且其通常以较高浓度(例如，5ppm到1000ppm)存在于镀槽中。其通常是具有高分子量的聚合表面活性剂，例如聚乙二醇(PEG)。抑制剂的分子通过吸附在表面上且形成对铜离子的势垒层而减缓沉积速率。由于抑制剂的大尺寸和低扩散速率，因此不太可能到达低于晶片场的TSV部分，从而致使其在TSV底部的浓度较低。因此，大部分抑制效应发生于衬底的表面(场区)上，从而有助于减少覆盖层且避免TSV孔“封闭”。整平剂是目的为降低表面粗糙度的添加剂。其以极小(如果存在)的浓度(例如1ppm到100ppm)存在，且其在表面处的阻断效应是高度局部性的。因此，整平剂主要在较高位点上选择性地减少沉积，从而允许较低位点变平。此特征也可用以相对于在晶片场上的生长速率来提高在TSV基底处的铜镀敷速率。在一些情况中，整平剂可含有包括氮原子的官能团，其展现在晶片界面处与Cu(I)离子形成复合物的趋势。最后，氯离子可以不大于约300ppm的浓度存在于镀槽中。在特定实施例中，氯化物浓度不大于约50ppm或甚至不大于约2ppm。
镀敷溶液也可包括氧化剂，例如溶解氧气体、过氧化氢和其它有机和无机过氧化物、Fe(III)离子、Ce(IV)离子、臭氧、氯、碘、溴、硫化物、二硫化物或氧化添加剂(明确地说是加速剂，例如二硫化双(磺丙基钠)(bis(sodium sulfopropyl)disulfide，SPS))以及其它氧化化合物。为了控制溶液的氧化特征，可使用还原剂，例如乙醛酸、甲醛、次磷酸铵以及二甲基氨基硼烷。据信，此类氧化剂可通过在电镀期间在晶片场处选择性地蚀刻铜或稳定化Cu(I)而在TSV中的铜沉积期间有效地限制覆盖层。可以适于确保此选择性沉积的量来添加所使用的氧化剂(例如以上所列的氧化剂)。尽管并不适用于关于所有氧化剂的所有情形，但已发现具有在约1ppm到200ppm(更明确地说约1ppm到100ppm)范围中的氧化剂的镀槽表现良好。在一个实施例中，镀敷溶液包括浓度在约0.0025ml/L到50ml/L(或约0.1ml/L到30ml/L)之间的过氧化氢(30重量％)。在特定实施例中，过氧化氢溶液的浓度可在约2.5ml/L到25ml/L之间变化(30重量％的过氧化氢)。举例来说，将2.5ml/L的30％的过氧化氢添加到包括40g/L的铜离子且不包括酸性添加剂或氯化物添加剂的镀敷溶液中允许在10mA/cm2下在10分钟内镀敷宽度为5μm且深度为25μm的TSV结构，且实质上无空隙和覆盖层。对于浓度为5ml/L、12.5ml/L和25ml/L的过氧化氢(添加30重量％的溶液)可实现类似结果。在不限于任何特定理论的情况下，据信镀敷溶液中的氧或其它氧化剂刺激TSV开口周围形成局部性腐蚀单元的形成，即使在施加沉积电流时也如此。TSV开口周围和TSV结构内的局部性质量转移可能会在两个不同区域中产生极为不同的局部性电位。
可以各种方式表征此所观察到的效应。最常通过在填充TSV时形成较少覆盖层或未形成覆盖层来证明。换句话说，铜沉积对于TSV具有强选择性，在一些或全部TSV填充工艺期间，有极少(如果存在的话)铜沉积在场区上。在许多实施例中，当TSV经完全填充时，所沉积的覆盖层的量(如果存在)小于约100纳米。一般来说，这些效应视氧化剂或增强镀槽中经部分氧化的Cu(I)离子的稳定性的其它物质的存在而定。因此，适合的镀槽(即，促进此现象的镀槽)也可由其在没有镀敷电流的情况下从衬底蚀刻铜的能力表征。在特定实例中，镀敷溶液由在未将电流施加到晶片时以在约与
Figure BPA00001311077900102
(更明确地说，
Figure BPA00001311077900103
到
Figure BPA00001311077900104
且甚至更明确地说，
Figure BPA00001311077900106
到)之间的速率从晶片场蚀刻铜的能力表征。或者(或另外)，效应可由在衬底表面处产生稳定的铜(I)离子表征。此稳定物质的一个表现是在促进此效应的溶液的循环伏安图中。举例来说，展现较强Cu(I)峰值(与缺乏有助于所述效应的氧化环境的类似溶液相比)的旋转铜环盘电极可指示，所述溶液将在TSV中选择性地沉积铜而形成很少覆盖层或不形成覆盖层。
在一些实施例中，通过谨慎地控制接近衬底表面处的氧化环境来促进选择性沉积效应。因此，在一些情况下，将一个或一个以上氧化剂从溶液移除以便准许一个或一个以上其它者的动作(机制)不受干扰地进行可为适当的。举例来说，已观察到，以与周围条件相比降低的氧浓度操作的一些镀敷溶液(如通过(例如)以氮喷射镀敷溶液而实现)强烈地展现选择性沉积效应。此类溶液利用例如SPS等另一氧化剂。据信，所观察到的有益效应可归因于镀槽中的氧化梯度，其中氧化剂在接近于场处以较大局部浓度存在且在TSV中以较低局部浓度存在。
表2展示铜在各种溶液组合物中且使用各种条件的氧化速率。镀敷溶液具有60g/L的铜且pH为4。在未将电流施加到晶片的情况下测量氧化速率。TSV结构中的选择性沉积可受益于当在结构内沉积铜时在晶片的表面上进行的蚀刻，其可使用具有高化学蚀刻速率的溶液来实现。一般来说，可使用具有高化学蚀刻速率的溶液来实现对TSV的快速选择性填充，而具有低蚀刻速率的溶液中的沉积在晶片场与TSV基底之间通常更为均匀。举例来说，具有100ppm Cl-的溶液展示对铜的极少氧化且导致保形的镀敷。此处假定将相同的电压施加到邻近场和TSV。然而，对于场表面，给定电位下的极化曲线导致溶解，而对于TSV内的表面，极化曲线在相同电位下允许沉积。为了产生此条件，有必要具有氧化剂或影响晶片场与TSV基底之间的氧化特征的其它化学物质的梯度。
表2
Figure BPA00001311077900111
可旋转和振动衬底以在边界层周围提供搅拌。举例来说，可使用在约20rpm与约50rpm之间的旋转速度。另外，可在极短间隔中在高电流密度下执行溶解循环，从而致使移除峰值和加宽TSV开口。此外，沉积间隔可与允许TSV内的铜离子浓度得以平衡的平衡化间隔混合。
返回到图2，在将导电材料电填充到TSV孔中之后，晶片可经受一个或一个以上电填充后处理操作(框212)。如果存在覆盖层，那么将需要在这些操作中的一者中将其移除。举例来说，可使用化学机械抛光(CMP)。其它操作可包括电平坦化和/或化学蚀刻。此外，可薄化晶片、裸片或含有TSV的堆叠以暴露待用于其它互连的TSV的底部。可通过任何工艺(例如研磨、蚀刻或CMP)来实行薄化。
电镀设备
现在论述一般电镀硬件以提供本发明的背景。所述设备包括一个或一个以上电镀单元，在其中对晶片进行处理。为了优化电镀的速率和均匀性，将添加剂添加到电解质；然而，具有添加剂的电解质可能以不合需要的方式与阳极反应。因此，有时通过隔膜将镀敷单元的阳极区域与阴极区域分开，从而可在每一区域中使用具有不同组成的镀敷溶液。阴极区域中的镀敷溶液称为阴极液；且阳极区域中的镀敷溶液称为阳极液。可使用若干工程设计以将阳极液和阴极液引入到镀敷设备中。
参看图3，展示根据一个实施例的电镀设备301的图解横截面图。镀槽303含有在水平面305处展示的镀敷溶液(其具有如上所述的组成)。此容器的阴极液部分适于在阴极液中接纳晶片。晶片307浸没到镀敷溶液中且通过(例如)“蛤壳式(clamshell)”固定器309(其安装于可旋转轴311上，从而允许蛤壳309与晶片307一起旋转)固持。在颁予巴顿(Patton)等人的第6,156,167号美国专利和颁予里德(Reid)等人的第6,800,187号美国专利中详细描述了对各方面适合于与本发明一起使用的蛤壳型镀敷设备的大体说明，所述专利出于所有目的而以引用的方式并入本文中。
阳极313安置于镀槽303内晶片的下方，且通过隔膜315(优选地为离子选择性隔膜)而与晶片区域分离。举例来说，可使用NafionTM阳离子交换隔膜(CEM)。在阳极隔膜下方的区域常常称为“阳极腔室”。离子选择性阳极隔膜315允许镀敷单元的阳极区域与阴极区域之间的离子连通，同时防止在阳极处所产生的粒子进入晶片附近并污染晶片。阳极隔膜也可用于在镀敷工艺期间再分配电流且借此改进镀敷均匀性。在颁予里德等人的第6,126,798号和第6,569,299号美国专利中提供了对适合的阳极隔膜的详细描述，所述两个专利出于所有目的而以引用的方式并入本文中。例如阳离子交换隔膜等离子交换隔膜尤其适合于这些应用。这些隔膜通常由离聚物材料制成，例如含有磺酸基的全氟共聚物(例如，NafionTM)、磺化聚酰亚胺和所属领域的技术人员已知适合于阳离子交换的其它材料。适合的NafionTM隔膜的所选实例包括可从杜邦公司(Dupont de Nemours Co)购得的N324隔膜和N424隔膜。
在镀敷期间，将来自镀敷溶液的离子沉积在衬底上。金属离子必须扩散穿过扩散边界层且进入TSV孔中。辅助扩散的典型方式是经由由泵317提供的镀敷溶液的对流。另外，可使用振动搅拌或声波搅拌部件以及晶片旋转。举例来说，可将振动转换器308附接到晶片夹盘309。
通过泵317持续向镀槽303提供镀敷溶液。通常，镀敷溶液向上流动穿过阳极隔膜315和扩散板319到达晶片307的中心，且接着径向向外且越过晶片307。也可从镀槽303的侧面向槽的阳极区域中提供镀敷溶液。镀敷溶液接着溢出镀槽303到达溢流储集器321。镀敷溶液接着经过滤(未图示)且返回到泵317，从而完成镀敷溶液的再循环。在镀敷单元的某些配置中，使相异电解质循环穿过镀敷单元的其中含有阳极的部分，且使用可少量渗透的隔膜或离子选择性隔膜来防止其与主镀敷溶液混合。
参考电极331在镀槽303的外侧上位于单独腔室333中，通过来自主镀槽303的溢流来补充所述腔室。当需要在受控电位下进行电镀时，通常使用参考电极331。参考电极331可以是例如汞/硫酸汞、氯化银、饱和甘汞或铜金属等多种常用类型中的一者。在本发明的上下文中，相对于铜金属参考电极来表达施加到晶片的电压。
可使用DC电源供应335来控制到晶片307的电流。电源供应335具有经由一个或一个以上滑环、电刷和触点(未图示)而电连接到晶片307的负输出引线339。电源供应335的正输出引线341电连接到位于镀槽303中的阳极313。电源供应335和参考电极331可连接到系统控制器347(除了其它功能之外)，其允许调制向电镀单元的元件提供的电流与电位。举例来说，控制器可允许电镀处于电流恒定(受控电流)状态或电位恒定(受控电位)状态。控制器可包括指定需要施加到镀敷单元的各种元件的电流和电压电平以及需要改变这些电平的时间的程序指令。举例来说，其可包括用于从前向电流(沉积铜)转变成反向电流(移除铜)或在晶片完全浸没到镀槽中时即刻或在某一稍后时间从电位控制转变成电流控制的程序指令。
在前向电流脉冲期间，电源供应335对晶片307加偏压以相对于阳极313具有负电位。这导致电流从阳极313流到晶片307，且在晶片表面(阴极)上发生电化还原(例如，Cu2++2e-＝Cu0)，这致使导电层(例如，铜)沉积在晶片表面上。在反向电流脉冲期间，情况相反。晶片表面上的反应是氧化(例如，Cu0--＞Cu2++2e-)，这致使移除铜。
惰性阳极314可安装于镀槽303内晶片307的下方，且通过隔膜315而与晶片区域分离。其可起到电子汇点(electron sink)的作用。举例来说，在惰性阳极314上，Fe(II)离子可经氧化成Fe(III)离子。Fe(II)离子与Fe(III)离子两者都保持溶解在镀敷溶液中而不沉积在惰性阳极314上。Fe(III)离子接着通过隔膜315且在晶片307上(优选地在晶片场上)还原回到Fe(II)离子，同时将铜从原子铜氧化成溶解回到镀敷溶液中的Cu(II)离子。因此，对铁离子的局部还原可有助于在TSV结构的电镀期间从晶片场移除覆盖层。可使用惰性阳极314来维持Fe(II)与Fe(III)之间的浓度平衡。在某些实施例中，浓度平衡强烈倾向于Fe(II)。举例来说，Fe(III)离子可以在约0.5克/升与1.5克/升之间的浓度存在，而Fe(II)离子可以在约5克/升与15克/升之间的浓度存在。在特定实施例中，Fe(III)浓度为约0.5克/升到1克/升，且Fe(II)浓度为约10克/升到12克/升。
所述设备还可包括加热器345，其用于将镀敷溶液的温度维持在特定水平。镀敷溶液可用以将热转移到镀槽的其它元件。举例来说，当将晶片307加载到镀槽中时，可开启加热器345和泵317以使镀敷溶液循环穿过电镀设备301，直到整个设备的温度变得实质上均匀为止。在一个实施例中，将加热器连接到系统控制器347。系统控制器347可连接到热电偶以接收对电镀设备内的镀敷溶液温度的反馈且确定对额外加热的需要。
本发明还涉及能够执行以上所描述的工艺流程和工艺条件的系统级设备。图4描绘作为本发明的一个方面的实施例的电镀系统400。所述系统包括三个单独电镀或电镀模块411、417以及419。系统400还包括三个单独后电填充模块(PEM)415和两个421’。每一PEM可用以执行以下功能中的每一者：在已通过模块411、417以及419中的一者对晶片进行电镀之后对晶片进行边缘斜切移除、后侧蚀刻、酸洗、旋转(spinning)和干燥。系统400还包括化学稀释模块425和主要电镀槽423(即，具有以上所描述组合物的TSV镀槽)。此为保存化学溶液的贮槽，其用作电镀模块中的电镀槽。系统400还包括为镀槽储存且递送化学添加剂的配料系统(dosing system)427。化学稀释模块425储存且混合待用作后电填充模块中的蚀刻剂的化学品。过滤和抽吸单元429对中心槽423的镀敷溶液进行过滤且将其抽吸到电镀模块。最后，电子单元431提供操作系统400所需的电子控制和接口控制。单元431还可为系统提供电源供应。
在操作中，包括机器人臂403的常压机器人(atmospheric robot)从例如匣401A或匣401B等晶片匣或FOUP(front opening unified pod，前开式统一盒)选择晶片。机器人臂403可使用真空附接或某一其它附接机制而附接到晶片。在某些实施例中，对准器407包括对准销，机器人臂403抵靠所述对准销而推动晶片。当抵靠对准销而适当对准晶片时，机器人臂409相对于对准销移动到预设位置。在其它实施例中，对准器407确定晶片的中心以使得机器人臂409从新位置拾取晶片。其接着将晶片递送到例如电填充模块411等电填充模块(其中将铜电镀到晶片上)。电填充模块411可使用来自次级槽(未图示)的电解质。
机器人臂403经由对准器407和转移机器人409而将晶片向后移动到电填充模块417或419以用于整体电镀。在以铜填充所述部件之后，将晶片移动到PEM 421。在那里，通过由化学稀释模块425提供的蚀刻剂溶液将来自晶片上某些位置(即，边缘斜切区域和后侧)的不需要的铜蚀刻掉。PEM 421还清洁、冲洗且干燥晶片。
在完成后电填充模块421中的处理后，机器人臂409从模块取回晶片且将其传回到匣401A或401B。可在系统400中或在另一工具中完成后电填充退火。在一个实施例中，在退火台405中的一者中完成后电填充退火。在其它实施例中，可使用例如熔炉等专用退火系统。接着可向例如化学机械抛光系统等其它系统提供匣以用于进一步处理。
适合的半导体处理工具包括由加利福尼亚州圣何塞市(San Jose，CA)的诺发系统公司(Novellus System)制造的Sabre系统，或由加利福尼亚州圣克拉拉市(Santa Clara，CA)的应用材料公司(Applied Materials)制造的Slim单元系统，或由蒙大拿州卡利斯佩尔市(Kalispell，MT)的赛迈公司(Semitool)制造的Raider工具。
图5A说明TSV内部的铜离子的浓度分布作为距TSV的底部的距离的函数的曲线。此曲线假定具有低pH和相对较低的铜离子浓度的常规镀槽。如曲线中所展示，浓度在TSV入口周围最高。在充分搅拌下，此浓度可接近本体镀敷溶液中的铜离子浓度。在TSV内部，浓度迅速降低。即使TSV(例如，与镶嵌通孔相比)具有相对较大的尺寸，镀敷溶液的外部搅拌也不在TSV结构内提供充分搅拌，这是因为TSV位于晶片表面上溶液的停滞扩散层内。因此，可在TSV内主要通过扩散来输送铜离子。扩散取决于离子迁移性。在沉积期间，通过到TSV中的扩散的相对速率和铜的沉积来确定TSV中的浓度梯度。尽管沉积通常与铜离子浓度有关，但可由可根据TSV中的位置而改变相对沉积速率的加速剂、抑制剂和整平剂来实质上改变此关系。
由于TSV结构底部处的沉积速率必须高于所述结构的开口周围的沉积速率以防止空隙，因此十分需要维持结构底部处的铜离子的高浓度。此外，TSV结构较大，且需要许多待沉积离子来完全填充所述结构。因此，低浓度可致使极长的沉积时间，且如可了解的，图5A中所展示的浓度分布对于TSV结构内的均匀且快速的镀敷是不理想的。TSV内(顶部到底部)的小浓度梯度是极为有益的，但通过传统镀敷化学品和方法可能是不可能的。以上所描述的改进的工艺指示，增加镀敷溶液的pH有助于改进铜离子迁移性，且因此有效地改进到TSV孔中的扩散，从而降低铜离子梯度。此外，增加溶液温度使铜离子迁移性增加。举例来说，从25℃改变到65℃使迁移性增加约300％。
图5B说明在65℃下使用具有65g/L的铜且pH为4的溶液镀敷深度为200μm宽度为30μm的TSV期间铜离子浓度的曲线。所述溶液在本体溶液中具有高得多的总铜浓度(即，约1.0M)。此外，铜离子浓度在整个TSV中保持相对恒定。在TSV开口(距底部的距离为200μm)与TSV底部之间的差异仅为约3％。相反，图5A中所展示的使用传统镀敷溶液的相同TSV结构的浓度梯度大于90％。因此，两条曲线指示使用具有较低pH、较高铜离子浓度和较高温度的镀敷方法在铜浓度均匀性方面的实质性改进。
图6说明在两个不同温度下使用平均电流密度为10mA/cm2(基于顶部晶片(即，场区)的表面面积)的在深度为200微米宽度为50微米的TSV中两个电流分布的曲线。实线表示对于在约65℃下对于1.0M的铜离子浓度执行的镀敷操作的TSV内的电流密度分布。虚线表示对于在约25℃下对于0.62M的铜离子浓度执行的镀敷的电流密度分布。在较高温度(实线)下发生更为均匀的电流分布和因此更为均匀的铜沉积，这可归因于在65℃下比在25℃下更高的铜离子迁移性。经镀敷的TSV中出现空隙的机率通过更为均匀的电流而实质上减小，且可允许增加沉积电流且使总沉积速率加速，此对于大尺寸的TSV尤为重要。然而，如从图6可观察到，对于两个镀敷温度，电流密度在TSV的顶部(距底部200微米的距离)处大约相等，其对应于10mA/cm2的工艺的目标电流密度。在TSV内部，电流密度朝向TSV的底部降落。在此曲线中所说明的电流密度与图5A和图5B中所展示的浓度分布之间存在很大的关系。电流密度表示在TSV内部的特定深度水平面处的铜沉积速率。沉积速率较高需要较多铜离子，即，在具有较高沉积速率的区域中浓度必然较高。图6指示在25℃的溶液(虚线)中电流密度在TSV的底部处下降到小于2mA/cm2。曲线还指示对于TSV中相同的对应位置，65℃电镀的电流密度仅下降约4.5mA/cm2。因此，对于使用较温热溶液的溶液，TSV底部处的沉积速率更高。
实例
图7呈现在镀敷1、2、3和4分钟后深度为25微米直径为5微米的TSV结构的电镀结果。在60℃下使用pH为3.5的溶液来执行镀敷，所述溶液含有浓度为60g/L的铜离子、3.5ml/L的Viaform加速剂(ATMI，丹伯里，康涅狄格州)、1ml/L的Viaform抑制剂(ATMI，丹伯里，康涅狄格州)和6ml/L的Extreme整平剂(ATMI，丹伯里，康涅狄格州)。所述溶液中不存在氯离子。将晶片置于槽中而不施加任何电流。使用来自标准泵的典型搅拌在台面式镀敷单元(bench-top plating cell)中执行镀敷。图7指示铜首先沉积于TSV的底部上。铜沉积的此分布极为有益且有助于防止空隙。图7还指示没有覆盖层沉积在TSV之间的区域中。在不限于任何特定理论的情况下，据信局部性腐蚀单元可能已形成于TSV结构之间。覆盖层的缺乏简化了例如电平坦化和CMP等后续处理。此外，局部性腐蚀允许在TSV上形成凸块(即，使TSV延伸至高于场水平面)。
图8展示在18分钟的处理时间内对深度为50微米直径为10微米的TSV结构的完全填充。在65C下在含有60g/L的铜、10g/L的酸、50mg/L的氯离子以及添加剂浓度为2.5ml/L的Viaform加速剂、7ml/L的Viaform Extreme抑制剂和12ml/L的Viaform整平剂的溶液中执行镀敷。尽管所述实例未展现缺乏使用快速蚀刻铜的溶液所见的晶片场上的铜生长，但使通孔中产生优先生长的高温、高铜浓度和添加剂浓度均有助于允许快速无空隙填充。作为参考，还展示了以25C的处理温度和40g/L的铜溶液使用40分钟的处理时间而获得的不良填充结果。即使在归因于二价铜离子的缓慢扩散及其较低初始浓度的较低电流和较长处理时间的情况下，也由于部件中的二价铜的耗尽而产生部件中的大空隙。类似地，如果添加剂浓度从相对较高比率的抑制和整平组分(相对于图8中所使用的加速组分)而变化，那么由于部件中缺乏优先生长而产生了部件中的大空隙。
尽管为清楚起见已省略各种细节，但可实施各种设计替代方案。因此，应认为本发明的实例是说明性而非限制性的，且本发明不限于本文中所给出的细节，而是可在所附权利要求书的范围内进行修改。

Claims (35)

1.一种镀敷穿硅通孔以连接至少两个集成电路的方法，其中所述穿硅通孔具有至少约3微米的直径和至少约20微米的深度，所述方法包含：
(a)使具有穿硅通孔的结构与镀敷溶液接触，所述镀敷溶液具有(i)在约2与6之间的pH，以及(ii)浓度为至少约40克/升的铜离子；以及
(b)在接触所述结构的同时，以实质上无空隙的方式且在小于约20分钟的时间内将铜镀敷到所述穿硅通孔中以完全填充所述穿硅通孔。
2.根据权利要求1所述的方法，其中所述穿硅通孔具有在约3微米与100微米之间的直径和在约20微米与200微米之间的深度。
3.根据权利要求1所述的方法，其中所述穿硅通孔具有在约5∶1到10∶1之间的纵横比。
4.根据权利要求1所述的方法，其中所述镀敷溶液具有在约3与5之间的pH。
5.根据权利要求1所述的方法，其中所述铜离子在所述镀敷溶液中的浓度在约40克/升与200克/升之间。
6.根据权利要求1所述的方法，其中所述铜离子在所述镀敷溶液中的浓度在约60克/升与100克/升之间。
7.根据权利要求1所述的方法，其中所述铜离子的来源包含选自由以下各物组成的群组的铜盐：甲烷磺酸铜、硫酸铜、焦磷酸铜、丙烷磺酸铜，及其组合。
8.根据权利要求1所述的方法，其中所述镀敷溶液进一步包含氧化剂，其中所述氧化剂在未将电流施加到晶片时以在约
Figure FPA00001311077800011
与
Figure FPA00001311077800012
之间的速率氧化晶片场上的所述镀铜。
9.根据权利要求8所述的方法，其中所述氧化剂包含过氧化氢溶液。
10.根据权利要求9所述的方法，其中所述过氧化氢溶液包含30重量％的过氧化氢，且所述过氧化氢溶液在所述镀敷溶液中的浓度在约0.0025ml/L到50ml/L之间。
11.根据权利要求8所述的方法，其中所述氧化剂包含元素氧。
12.根据权利要求11所述的方法，其中所述元素氧在所述氧化剂中的浓度在约1mg/L与20mg/L之间。
13.根据权利要求12所述的方法，其中所述元素氧在所述镀敷溶液中的浓度在约1mg/L与5mg/L之间。
14.根据权利要求8所述的方法，其中所述氧化剂包含铈离子。
15.根据权利要求8所述的方法，其中所述氧化剂包含铁离子。
16.根据权利要求15所述的方法，其中处于不同氧化态中的所述铁离子的浓度处于平衡，且其中通过惰性阳极处的反应来维持此平衡。
17.根据权利要求8所述的方法，其中所述镀敷溶液进一步包含还原剂，其中所述还原剂在所述穿硅通孔中具有浓度梯度，且其中所述还原剂影响所述铜的氧化。
18.根据权利要求1所述的方法，其中在将铜镀敷到所述穿硅通孔中时，所述铜离子在所述镀敷溶液中具有至少约0.2的迁移数。
19.根据权利要求1所述的方法，其中在将铜镀敷到所述穿硅通孔中时，所述铜离子在所述镀敷溶液中具有至少约0.4的迁移数。
20.根据权利要求1所述的方法，其中所述镀敷溶液在将铜镀敷到所述穿硅通孔中的至少一部分时间内具有在约40℃与75℃之间的温度。
21.根据权利要求1所述的方法，其中所述镀敷溶液在将铜镀敷到所述穿硅通孔中的至少一部分时间内具有在约50℃与70℃之间的温度。
22.根据权利要求1所述的方法，其中在镀敷铜时，多个穿硅通孔之间的场区上实质上不存在铜的净沉积。
23.根据权利要求11所述的方法，其中至少一些邻近的穿硅通孔在所述实质上不存在铜的净沉积的场区中相隔不大于约25微米的距离。
24.根据权利要求1所述的方法，其中所述镀敷溶液含有浓度不大于约50ppm的氯离子。
25.根据权利要求1所述的方法，其中所述镀敷溶液含有浓度不大于约10ppm的氯离子。
26.根据权利要求1所述的方法，其中所述镀敷溶液实质上无氯离子。
27.根据权利要求1所述的方法，其中在约3mA/cm2与30mA/cm2之间的电流密度下将铜镀敷到所述穿硅通孔中。
28.根据权利要求1所述的方法，其中在约5mA/cm2与20mA/cm2之间的电流密度下将铜镀敷到所述穿硅通孔中。
29.根据权利要求1所述的方法，其进一步包含在所述穿硅通孔上形成凸块，其中所述凸块延伸至高于所述结构。
30.根据权利要求1所述的方法，其进一步包含对晶种层进行预处理以实现均匀的润湿。
31.根据权利要求30所述的方法，其中使用选自由以下各物组成的群组的一种或一种以上材料来执行所述预处理：水、稀酸性溶液、稀碱性溶液、含有强表面活性剂的溶液以及镀敷溶液。
32.根据权利要求31所述的方法，其中使用预镀敷溶液来执行所述预处理。
33.一种用于在穿硅通孔中沉积铜以连接至少两个集成电路的铜镀敷溶液，其中所述穿硅通孔具有至少约3微米的直径和至少约20微米的深度，所述铜镀敷溶液包含：
(a)铜离子，其中所述铜离子在所述铜镀敷溶液中的浓度在约50克/升与200克/升之间；
(b)加速剂；以及
(c)抑制剂；
其中所述铜镀敷溶液具有在约2与6之间的pH且维持在约40℃与75℃之间。
34.一种用于沉积铜的半导体处理设备，其包含：
(a)一个或一个以上电镀槽；
(b)镀敷溶液的来源，所述镀敷溶液具有在约2与6之间的pH，以及浓度为至少约50克/升的铜离子；以及
(c)控制器，其用于执行指令集，所述指令集包含用于以下操作的指令：
(i)使具有穿硅通孔的结构与所述镀敷溶液接触；以及
(ii)在接触所述结构的同时，以实质上无空隙的方式且在小于约20分钟的时间内将铜镀敷到所述穿硅通孔中以完全填充所述穿硅通孔。
35.根据权利要求34所述的半导体处理设备，其进一步包含加热器和与所述控制器的连接接口，以在将铜镀敷到所述穿硅通孔中的至少一部分时间内使所述镀敷溶液的温度维持在约40℃与75℃之间。
CN200980132002.3A 2008-08-18 2009-08-17 穿硅通孔填充工艺 Active CN102124551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610319106.7A CN105845558B (zh) 2008-08-18 2009-08-17 穿硅通孔填充工艺

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/193,644 US7776741B2 (en) 2008-08-18 2008-08-18 Process for through silicon via filing
US12/193,644 2008-08-18
PCT/US2009/054094 WO2010022009A2 (en) 2008-08-18 2009-08-17 Process for through silicon via filling

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610319106.7A Division CN105845558B (zh) 2008-08-18 2009-08-17 穿硅通孔填充工艺

Publications (2)

Publication Number Publication Date
CN102124551A true CN102124551A (zh) 2011-07-13
CN102124551B CN102124551B (zh) 2016-06-01

Family

ID=41681550

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980132002.3A Active CN102124551B (zh) 2008-08-18 2009-08-17 穿硅通孔填充工艺
CN201610319106.7A Active CN105845558B (zh) 2008-08-18 2009-08-17 穿硅通孔填充工艺

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610319106.7A Active CN105845558B (zh) 2008-08-18 2009-08-17 穿硅通孔填充工艺

Country Status (5)

Country Link
US (3) US7776741B2 (zh)
KR (1) KR101105485B1 (zh)
CN (2) CN102124551B (zh)
TW (1) TWI474436B (zh)
WO (1) WO2010022009A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446829A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种用于在硅片的通孔中进行电镀铜的装置
CN102443828A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种在半导体硅片的通孔中进行电镀铜的方法
CN103295915A (zh) * 2012-03-05 2013-09-11 北京北方微电子基地设备工艺研究中心有限责任公司 Tsv转接板的制作方法及tsv转接板
CN103668356A (zh) * 2013-12-17 2014-03-26 上海交通大学 在铜互连硫酸铜镀液中添加Fe2+和Fe3+的电镀方法
CN103811413A (zh) * 2012-11-15 2014-05-21 上海华虹宏力半导体制造有限公司 半导体基片的制造工艺方法
CN104047036A (zh) * 2013-03-15 2014-09-17 Omg电子化学有限责任公司 镀铜溶液及其制造和使用方法
CN108231555A (zh) * 2016-12-13 2018-06-29 东京毅力科创株式会社 蚀刻方法和基板处理系统
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
TWI692555B (zh) * 2013-08-26 2020-05-01 美商蘭姆研究公司 鑲嵌特徵中之由下而上填充

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US20120261254A1 (en) * 2011-04-15 2012-10-18 Reid Jonathan D Method and apparatus for filling interconnect structures
US20100206737A1 (en) * 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US8268155B1 (en) 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
US10472730B2 (en) 2009-10-12 2019-11-12 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
US9109295B2 (en) 2009-10-12 2015-08-18 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
FR2958300B1 (fr) * 2010-03-31 2012-05-04 Snecma Dispositif pour controler des caracteristiques physiques d'un bain d'electrodeposition metallique.
EP2378548A1 (en) 2010-04-19 2011-10-19 Nanda Technologies GmbH Methods of processing and inspecting semiconductor substrates
CN102286760B (zh) 2010-05-19 2016-10-05 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
US9190371B2 (en) 2010-12-21 2015-11-17 Moon J. Kim Self-organizing network with chip package having multiple interconnection configurations
US9816193B2 (en) 2011-01-07 2017-11-14 Novellus Systems, Inc. Configuration and method of operation of an electrodeposition system for improved process stability and performance
TWI456726B (zh) 2011-01-24 2014-10-11 Ind Tech Res Inst 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾（ｅｍｉ）的方法
CN103492617B (zh) 2011-01-26 2017-04-19 恩索恩公司 填充微电子器件中的孔的方法
US8970043B2 (en) 2011-02-01 2015-03-03 Maxim Integrated Products, Inc. Bonded stacked wafers and methods of electroplating bonded stacked wafers
JP5698558B2 (ja) * 2011-02-21 2015-04-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
KR20140012660A (ko) 2011-03-11 2014-02-03 바스프 에스이 베이스 웨이퍼 관통 비아들을 형성하는 방법
US8753981B2 (en) 2011-04-22 2014-06-17 Micron Technology, Inc. Microelectronic devices with through-silicon vias and associated methods of manufacturing
TWI436466B (zh) * 2011-04-27 2014-05-01 Ind Tech Res Inst 直通矽晶穿孔結構及其製程
EP2533276A1 (en) * 2011-06-07 2012-12-12 Imec Method for detecting embedded voids in a semiconductor substrate
EP2535441A1 (en) 2011-06-14 2012-12-19 Atotech Deutschland GmbH Copper filled opening with a cap layer
CN103000567B (zh) * 2011-09-13 2015-07-22 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
US20130075268A1 (en) * 2011-09-28 2013-03-28 Micron Technology, Inc. Methods of Forming Through-Substrate Vias
SG10201605902RA (en) 2011-12-12 2016-09-29 Novellus Systems Inc Monitoring leveler concentrations in electroplating solutions
JP5851233B2 (ja) * 2011-12-22 2016-02-03 ローム・アンド・ハース電子材料株式会社 電解銅めっき液及び電解銅めっき方法
KR20130077627A (ko) * 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조방법
US8664060B2 (en) 2012-02-07 2014-03-04 United Microelectronics Corp. Semiconductor structure and method of fabricating the same
US8754531B2 (en) 2012-03-14 2014-06-17 Nanya Technology Corp. Through-silicon via with a non-continuous dielectric layer
US20130249096A1 (en) * 2012-03-23 2013-09-26 Texas Instruments Incorporated Through silicon via filling
US10665503B2 (en) * 2012-04-26 2020-05-26 Applied Materials, Inc. Semiconductor reflow processing for feature fill
US9816196B2 (en) 2012-04-27 2017-11-14 Novellus Systems, Inc. Method and apparatus for electroplating semiconductor wafer when controlling cations in electrolyte
FR2991108A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Sa Ligne coplanaire blindee
US9330975B2 (en) 2012-05-31 2016-05-03 Micron Technology, Inc. Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US9034769B2 (en) 2012-12-12 2015-05-19 Micron Technology, Inc. Methods of selectively removing a substrate material
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US9070750B2 (en) 2013-03-06 2015-06-30 Novellus Systems, Inc. Methods for reducing metal oxide surfaces to modified metal surfaces using a gaseous reducing environment
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US20140262794A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Electrochemical deposition processes for semiconductor wafers
KR101290670B1 (ko) * 2013-06-03 2013-07-29 구본술 도금 신뢰성 향상 기능을 갖는 내장형 안테나 제조방법
US9689083B2 (en) 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
US9318413B2 (en) 2013-10-29 2016-04-19 Globalfoundries Inc. Integrated circuit structure with metal cap and methods of fabrication
US9318414B2 (en) 2013-10-29 2016-04-19 Globalfoundries Inc. Integrated circuit structure with through-semiconductor via
US9435049B2 (en) 2013-11-20 2016-09-06 Lam Research Corporation Alkaline pretreatment for electroplating
CN103887232B (zh) * 2014-04-04 2016-08-24 华进半导体封装先导技术研发中心有限公司 改善tsv金属填充均匀性的方法
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
JP6543616B2 (ja) * 2014-04-25 2019-07-10 株式会社Ｊｃｕ 銅の高速充填方法
US9809891B2 (en) 2014-06-30 2017-11-07 Rohm And Haas Electronic Materials Llc Plating method
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
US9617648B2 (en) 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
CN106486415B (zh) 2015-09-01 2020-03-31 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
US10103056B2 (en) * 2017-03-08 2018-10-16 Lam Research Corporation Methods for wet metal seed deposition for bottom up gapfill of features
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
US10157842B1 (en) 2017-05-31 2018-12-18 International Business Machines Corporation Semiconductor device including superconducting metal through-silicon-vias and method of manufacturing the same
US10692735B2 (en) 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
CN109385650A (zh) * 2017-08-09 2019-02-26 中南大学 一种硅通孔结构、硅通孔结构的制造方法及其装置
US11600713B2 (en) * 2018-05-30 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102060360B1 (ko) * 2018-07-20 2019-12-30 한양대학교 에리카산학협력단 Tsv 기판 상의 범프 형성 방법
US11437250B2 (en) * 2018-11-15 2022-09-06 Tokyo Electron Limited Processing system and platform for wet atomic layer etching using self-limiting and solubility-limited reactions
US10982335B2 (en) * 2018-11-15 2021-04-20 Tokyo Electron Limited Wet atomic layer etching using self-limiting and solubility-limited reactions
CN113424309A (zh) * 2019-02-14 2021-09-21 朗姆研究公司 金通硅掩模电镀
US11915941B2 (en) 2021-02-11 2024-02-27 Tokyo Electron Limited Dynamically adjusted purge timing in wet atomic layer etching
CN113078131A (zh) * 2021-03-23 2021-07-06 浙江集迈科微电子有限公司 一种tsv结构及tsv电镀工艺
US11802342B2 (en) 2021-10-19 2023-10-31 Tokyo Electron Limited Methods for wet atomic layer etching of ruthenium
US11866831B2 (en) 2021-11-09 2024-01-09 Tokyo Electron Limited Methods for wet atomic layer etching of copper

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223858A (ja) * 1996-02-15 1997-08-26 Fujitsu Ltd プリント配線基板の製造方法
CN1610066A (zh) * 2004-09-24 2005-04-27 清华大学 分离双电极酸性化学镀制备集成电路铜互连线的金属化方法
CN1679154A (zh) * 2002-05-16 2005-10-05 新加坡国立大学 晶片级无电镀铜法和凸块制备方法,以及用于半导体晶片和微芯片的渡液

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH36H (en) 1981-10-13 1986-03-04 At&T Bell Laboratories Electroplating process with inert anodes
US5858196A (en) 1996-01-31 1999-01-12 Kawasaki Steel Corporation Method of controlling component concentration of plating solution in continuous electroplating
US7556722B2 (en) 1996-11-22 2009-07-07 Metzger Hubert F Electroplating apparatus
KR19990015599A (ko) 1997-08-07 1999-03-05 윤종용 무전해 도금을 이용한 반도체장치의 듀얼 다마슨금속 배선층 형성방법
US6113771A (en) * 1998-04-21 2000-09-05 Applied Materials, Inc. Electro deposition chemistry
WO1999054527A2 (en) * 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
IL139418A0 (en) 1998-05-16 2001-11-25 Blasberg Oberflaechentech Method for electro copperplating substrates
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
KR20020092444A (ko) * 2001-02-23 2002-12-11 가부시키 가이샤 에바라 세이사꾸쇼 구리-도금 용액, 도금 방법 및 도금 장치
US20020139684A1 (en) 2001-04-02 2002-10-03 Mitsubishi Denki Kabushiki Kaisha Plating system, plating method, method of manufacturing semiconductor device using the same, and method of manufacturing printed board using the same
US6800188B2 (en) * 2001-05-09 2004-10-05 Ebara-Udylite Co., Ltd. Copper plating bath and plating method for substrate using the copper plating bath
JP2003113479A (ja) 2001-10-04 2003-04-18 Chang Chun Petrochemical Co Ltd 集積回路の銅インタコネクション晶種層の形成方法
JP3695703B2 (ja) * 2001-10-25 2005-09-14 株式会社日立製作所 電気めっき方法、電気めっき装置及び半導体装置の製造方法及び製造装置
JP2003293193A (ja) * 2002-04-02 2003-10-15 Nec Electronics Corp 微細回路配線形成方法およびこれに用いる装置
JP3819840B2 (ja) 2002-07-17 2006-09-13 大日本スクリーン製造株式会社 メッキ装置およびメッキ方法
WO2004033763A1 (ja) 2002-10-11 2004-04-22 Electroplating Engineers Of Japan Limited カップ式めっき装置
CN1314838C (zh) * 2002-12-11 2007-05-09 财团法人工业技术研究院 高高温伸长率电解铜箔的制造方法
US7827930B2 (en) * 2004-01-26 2010-11-09 Applied Materials, Inc. Apparatus for electroless deposition of metals onto semiconductor substrates
US7405157B1 (en) * 2003-11-10 2008-07-29 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7794573B2 (en) 2003-12-05 2010-09-14 Semitool, Inc. Systems and methods for electrochemically processing microfeature workpieces
JP4540981B2 (ja) * 2003-12-25 2010-09-08 株式会社荏原製作所 めっき方法
TWI320062B (en) * 2004-03-31 2010-02-01 Composition for copper electroplating solution
CN1773675A (zh) * 2004-11-10 2006-05-17 北京大学 射频电感的制备方法
JP2007051362A (ja) 2005-07-19 2007-03-01 Ebara Corp めっき装置及びめっき液の管理方法
US7631423B2 (en) * 2006-02-13 2009-12-15 Sanmina-Sci Corporation Method and process for embedding electrically conductive elements in a dielectric layer
TWI341554B (en) 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US20090038947A1 (en) 2007-08-07 2009-02-12 Emat Technology, Llc. Electroplating aqueous solution and method of making and using same
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US9109295B2 (en) 2009-10-12 2015-08-18 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223858A (ja) * 1996-02-15 1997-08-26 Fujitsu Ltd プリント配線基板の製造方法
CN1679154A (zh) * 2002-05-16 2005-10-05 新加坡国立大学 晶片级无电镀铜法和凸块制备方法,以及用于半导体晶片和微芯片的渡液
CN1610066A (zh) * 2004-09-24 2005-04-27 清华大学 分离双电极酸性化学镀制备集成电路铜互连线的金属化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李亚冰等: "印制线路板微孔镀铜研究现状", 《电镀与精饰》 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102443828A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种在半导体硅片的通孔中进行电镀铜的方法
CN102443828B (zh) * 2011-09-23 2014-11-19 上海华力微电子有限公司 一种在半导体硅片的通孔中进行电镀铜的方法
CN102446829A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种用于在硅片的通孔中进行电镀铜的装置
CN103295915A (zh) * 2012-03-05 2013-09-11 北京北方微电子基地设备工艺研究中心有限责任公司 Tsv转接板的制作方法及tsv转接板
CN103295915B (zh) * 2012-03-05 2016-02-10 北京北方微电子基地设备工艺研究中心有限责任公司 Tsv转接板的制作方法及tsv转接板
CN103811413A (zh) * 2012-11-15 2014-05-21 上海华虹宏力半导体制造有限公司 半导体基片的制造工艺方法
CN103811413B (zh) * 2012-11-15 2016-06-08 上海华虹宏力半导体制造有限公司 半导体基片的制造工艺方法
CN104047036B (zh) * 2013-03-15 2018-11-02 麦德美乐思美国有限公司 镀铜溶液及其制造和使用方法
CN104047036A (zh) * 2013-03-15 2014-09-17 Omg电子化学有限责任公司 镀铜溶液及其制造和使用方法
TWI692555B (zh) * 2013-08-26 2020-05-01 美商蘭姆研究公司 鑲嵌特徵中之由下而上填充
CN103668356B (zh) * 2013-12-17 2016-04-13 上海交通大学 在铜互连硫酸铜镀液中添加Fe2+和Fe3+的电镀方法
CN103668356A (zh) * 2013-12-17 2014-03-26 上海交通大学 在铜互连硫酸铜镀液中添加Fe2+和Fe3+的电镀方法
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
US11078591B2 (en) 2016-11-03 2021-08-03 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
CN108231555A (zh) * 2016-12-13 2018-06-29 东京毅力科创株式会社 蚀刻方法和基板处理系统
CN108231555B (zh) * 2016-12-13 2021-11-16 东京毅力科创株式会社 蚀刻方法和基板处理系统

Also Published As

Publication number Publication date
US20120031768A1 (en) 2012-02-09
TW201027668A (en) 2010-07-16
CN105845558A (zh) 2016-08-10
KR101105485B1 (ko) 2012-01-13
WO2010022009A3 (en) 2010-05-14
US20100041226A1 (en) 2010-02-18
US7776741B2 (en) 2010-08-17
CN105845558B (zh) 2021-01-29
TWI474436B (zh) 2015-02-21
US8722539B2 (en) 2014-05-13
WO2010022009A2 (en) 2010-02-25
US20100200412A1 (en) 2010-08-12
KR20110022571A (ko) 2011-03-07
CN102124551B (zh) 2016-06-01
US8043967B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
CN102124551B (zh) 穿硅通孔填充工艺
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
US9935004B2 (en) Process and chemistry of plating of through silicon vias
KR102509652B1 (ko) Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리
JP5743907B2 (ja) スルーシリコンビア（ｔｓｖ）内にチップ−チップ間、チップ−ウェハー間及びウェハー−ウェハー間の銅インターコネクトを電着するプロセス
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
CN104651893B (zh) 用于电镀的碱预处理
US10879116B2 (en) Method for copper plating through silicon vias using wet wafer back contact
US20120024713A1 (en) Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
US20050045486A1 (en) Plating method and plating solution
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
US8268155B1 (en) Copper electroplating solutions with halides
US20130249096A1 (en) Through silicon via filling
US20160355939A1 (en) Polarization stabilizer additive for electroplating

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant