CN102246273A - 连续进给式化学气相沉积 - Google Patents

连续进给式化学气相沉积 Download PDF

Info

Publication number
CN102246273A
CN102246273A CN2009801498416A CN200980149841A CN102246273A CN 102246273 A CN102246273 A CN 102246273A CN 2009801498416 A CN2009801498416 A CN 2009801498416A CN 200980149841 A CN200980149841 A CN 200980149841A CN 102246273 A CN102246273 A CN 102246273A
Authority
CN
China
Prior art keywords
wafer
crystallizing field
deposit
material layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801498416A
Other languages
English (en)
Inventor
何甘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Awbscqemgk Inc
Original Assignee
Awbscqemgk Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Awbscqemgk Inc filed Critical Awbscqemgk Inc
Publication of CN102246273A publication Critical patent/CN102246273A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/025—Continuous growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67784—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations using air tracks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Abstract

本发明的实施方式一般涉及一种用于在连续化学气相沉积(CVD)工艺过程中形成多层材料的方法。在一个实施方式中，一种用于在连续CVD工艺过程中形成多层材料的方法被提供，该方法包括连续地推进多个晶片通过具有至少四个沉积区的沉积系统。多层材料被沉积在每个晶片上，以便在每个沉积区处沉积一层。该方法提供推进每个晶片通过每个沉积区，同时从第一沉积区沉积第一层、从第二沉积区沉积第二层、从第三沉积区沉积第三层、以及从第四沉积区沉积第四层。本文所述的实施方式可被用于在晶片或基底上形成各类材料，尤其是在GaAs晶片上形成III/V族材料。

Description

连续进给式化学气相沉积
发明背景
发明领域
本发明的实施方式一般涉及用于气相沉积的方法和装置，并且更具体地涉及化学气相沉积工艺和室。
相关技术的描述
化学气相沉积(“CVD”)是薄膜通过气相化学制品的反应在基底如晶片上的沉积。化学气相沉积反应器被用来将各种成分的薄膜沉积在基底上。CVD被高度利用在许多领域中，如关于半导体、太阳能、显示器和其它电子应用的设备的制造过程中。
对于非常不同的应用存在许多类型的CVD反应器。例如，CVD反应器包括大气压反应器、低压反应器、低温反应器、高温反应器和等离子增强反应器。这些不同的设计解决了CVD工艺过程中遇到的各种难题，如耗尽效应、污染问题以及反应器的维护。
尽管有许多不同的反应器设计，但是存在对新的且改进的CVD反应器设计的需要。
发明概述
本发明的实施方式一般涉及一种用于在连续化学气相沉积(CVD)工艺过程中形成多层材料的方法。在许多实施方式中，晶片沿相同方向并以相同的相对速度水平地推进或移动通过沉积系统内的多个沉积区。多层材料被沉积在每个晶片上，以便在每个沉积区处沉积一层。每个晶片上的多个沉积层可都具有相同成分，但通常，每层成分不同。本文所述的实施方式可被用于各种CVD和/或外延沉积工艺，以在晶片或基底上沉积、生长或以其它方式形成各类材料，尤其是在砷化镓晶片上形成III/V族材料。
在一个实施方式中，提供了一种用于在连续CVD工艺过程中形成多层材料的方法，该方法包括连续地推进多个晶片通过沉积系统，其中，沉积系统具有第一沉积区、第二沉积区、第三沉积区和第四沉积区，并且在第一沉积区内在第一晶片上沉积第一材料层。该方法还提供：在第二沉积区内在第一晶片上沉积第二材料层，同时在第一沉积区内在第二晶片上沉积第一材料层。该方法还提供：在第三沉积区内在第一晶片上沉积第三材料层，同时在第二沉积区内在第二晶片上沉积第二材料层，并且同时在第一沉积区内在第三晶片上沉积第一材料层。该方法还提供：在第四沉积区内在第一晶片上沉积第四材料层，同时在第三沉积区内在第二晶片上沉积第三材料层，同时在第二沉积区内在第三晶片上沉积第二材料层，并且同时在第一沉积区内在第四晶片上沉积第一材料层。
在一些实施方式中，该方法还提供：在第五沉积区内在第一晶片上沉积第五材料层，同时在第四沉积区内在第二晶片上沉积第四材料层，同时在第三沉积区内在第三晶片上沉积第三材料层，同时在第二沉积区内在第四晶片上沉积第二材料层，并且同时在第一沉积区内在第五晶片上沉积第一材料层。
在一些实例中，提供第一材料层、第二材料层、第三材料层和第四材料层具有相同的成分。在其它实例中，第一材料层、第二材料层、第三材料层和第四材料层每层都具有不同的成分。在许多实例中，第一材料层、第二材料层、第三材料层和第四材料层中的每个包含砷，如砷化镓、砷化铝、铝砷化镓及其合金、衍生物或其它材料。
该方法还提供，在将晶片中的每个推进第一沉积区之前，在加热区内将晶片中的每个加热到预定温度。该预定温度可在从约50℃到约750℃的范围内，优选地从约100℃到约350℃的范围内。在一些实施方式中，晶片中的每个可在从约2分钟到约6分钟或从约3分钟到约5分钟范围内的持续时间被加热到预定温度。该方法也提供，在沉积第四材料层之后，将晶片中的每个转移进冷却区。之后，当晶片在冷却区中时，其可被冷却到预定温度。该预定温度可在从约18℃到约30℃的范围内。在一些实施方式中，晶片中的每个可在从约2分钟到约6分钟或从约3分钟到约5分钟范围内的持续时间被冷却到预定温度。
在其它实施方式中，晶片在进入第一沉积区之前，经过加热区，并且晶片在退出第四沉积区之后，经过冷却区。加热区、第一沉积区、第二沉积区、第三沉积区和第四沉积区以及冷却区可都共享公共线性路径。晶片可连续地且水平地沿沉积系统内的公共线性路径推进。
在一个实施方式中，提供了一种用于在连续CVD工艺过程中形成多层材料的方法，该方法包括连续地推进多个晶片通过沉积系统，其中沉积系统具有第一沉积区、第二沉积区、第三沉积区和第四沉积区。该方法还提供，在第一沉积区内在第一晶片上沉积缓冲层，在第二沉积区内在第一晶片上沉积牺牲层(sacrificial layer)，同时在第一沉积区内在第二晶片上沉积缓冲层。该方法还提供，在第三沉积区内在第一晶片上沉积钝化层，同时在第二沉积区内在第二晶片上沉积牺牲层，并且同时在第一沉积区内在第三晶片上沉积缓冲层。该方法还提供，在第四沉积区内在第一晶片上沉积砷化镓活性层，同时在第三沉积区内在第二晶片上沉积钝化层，同时在第二沉积区内在第三晶片上沉积牺牲层，并且同时在第一沉积区内在第四晶片上沉积缓冲层。在许多实例中，晶片是砷化镓晶片。
在一些实施方式中，该方法还提供，在第五沉积区内在第一晶片上沉积含镓层，同时在第四沉积区内在第二晶片上沉积砷化镓活性层，同时在第三沉积区内在第三晶片上沉积钝化层，同时在第二沉积区内在第四晶片上沉积牺牲层，并且同时在第一沉积区内在第五晶片上沉积缓冲层。在一些实例中，含镓层包含磷砷化镓。
在一些实施方式中，该方法还提供，在将晶片中的每个推进第一沉积区之前，在加热区内将晶片中的每个加热到预定温度。该预定温度可在从约50℃到约750℃的范围内，优选地从约100℃到约350℃的范围内。在其它实施方式中，该方法还提供在沉积砷化镓活性层之后，将晶片中的每个转移进冷却区。之后，当每个晶片在冷却区中时，其被冷却到在从约18℃到约30℃范围内的预定温度。
在其它实施方式中，晶片在进入第一沉积区之前，经过加热区，并且晶片在退出第四沉积区之后，经过冷却区。加热区、第一沉积区、第二沉积区、第三沉积区、第四沉积区以及冷却区共享公共线性路径。可选地，额外的沉积区如第五、第六、第七或更多的沉积区也可共享公共线性路径。该方法提供，晶片连续地且水平地沿沉积系统内的公共线性路径推进。
在其它实施方式中，该方法还提供，使至少一种气体在沉积区中的每个之间流动以在其之间形成气幕。在一些实施方式中，气幕或隔离幕包含至少一种气体或由其形成，至少一种气体如氢气、砷化氢、氢气和砷化氢的混合物、氮气、氩气或其组合。在许多实例中，氢气和砷化氢的混合物被利用以形成气幕或隔离幕。
在另一实施方式中，提供了一种用于在连续CVD工艺过程中形成多层材料的方法，该方法包括连续地推进多个晶片通过沉积系统，其中沉积系统具有加热区、第一沉积区、第二沉积区、第三沉积区、第四沉积区和冷却区。该方法还提供，在第一沉积区内在第一晶片上沉积砷化镓缓冲层，然后在第二沉积区内在第一晶片上沉积砷化铝牺牲层，同时在第一沉积区内在第二晶片上沉积砷化镓缓冲层。该方法还提供，在第三沉积区内在第一晶片上沉积铝砷化镓钝化层，同时在第二沉积区内在第二晶片上沉积砷化铝牺牲层，并且同时在第一沉积区内在第三晶片上沉积砷化镓缓冲层。该方法还提供，在第四沉积区内在第一晶片上沉积砷化镓活性层，同时在第三沉积区内在第二晶片上沉积铝砷化镓钝化层，同时在第二沉积区内在第三晶片上沉积砷化铝牺牲层，并且同时在第一沉积区内在第四晶片上沉积砷化镓缓冲层。
本发明的其它实施方式一般涉及CVD反应器系统及使用的相关方法。在一个实施方式中，提供了CVD系统，其包括盖组件如顶板，顶板具有沿顶板的纵轴定位的多个凸起部分。系统包括轨道，轨道具有沿轨道的纵轴定位的引导路径如通道，其中，通道适用于容纳顶板的多个凸起部分，从而在多个凸起部分和轨道的底板之间形成间隙，其中间隙被配置成容纳基底。系统包括加热组件如加热元件，加热元件可操作为在基底沿轨道的通道移动时，加热基底。在一个实施方式中，轨道可操作为使基底沿轨道的通道浮动。
在一个实施方式中，系统包括支撑轨道的槽。间隙可具有从约0.5毫米到约5毫米或者从约0.5毫米到约1毫米的范围内的厚度。顶板由钼或石英形成，轨道由石英或硅石形成。顶板可操作为将气体引导至间隙，并且还可包括沿顶板的纵轴定位并布置在多个凸起部分之间的多个端口，从而界定多个凸起部分之间的路径。多个端口中的一个或更多适用于将气体传递和/或排出到顶板的多个凸起部分和轨道的底板之间的间隙。
加热元件的实例包括耦合到轨道或与轨道耦合的加热灯、沿轨道布置的多个加热灯、在基底沿轨道的通道移动时可操作为沿轨道移动的加热灯组、耦合到轨道或与轨道耦合的电阻加热器、耦合到基底和/或轨道或与基底和/或轨道耦合的感应加热源。加热元件可操作为维持整个基底的温差，其中温差小于10℃。在一个实施方式中，CVD系统是大气压CVD系统。
在一个实施方式中，提供了CVD系统，其包括可操作为防止污染物在系统的入口处进入系统的入口隔离器、可操作为防止污染物在系统的出口处进入系统的出口隔离器、以及布置在入口和出口隔离器之间的中间隔离器。系统还可以包括邻近入口隔离器布置的第一沉积区和邻近出口隔离器布置的第二沉积区。中间隔离器被布置在沉积区之间，并可操作为防止气体第一沉积区和第二沉积区之间混合。
在一个实施方式中，入口隔离器还可操作为防止注入第一沉积区的气体的反向扩散，中间隔离器还可操作为防止注入第二沉积区的气体的反向扩散，以及出口隔离器还可操作为防止注入第二沉积区的气体的反向扩散。由至少一个隔离器形成的隔离区具有从约1米到约2米的范围内的长度。诸如氮气的气体被以第一流量如每分钟约30升注入入口隔离器，以防止气体从第一沉积区的反向扩散。诸如砷化氢的气体被以第一流量如每分钟约3升注入中间隔离器，以防止第一沉积区和第二沉积区之间的气体反向混合。诸如氮气的气体被以第一流量如每分钟约30升注入出口隔离器，以防止污染物在系统的出口处进入系统。在一个实施方式中，排气装置邻近每个隔离器布置，并可操作为排出由隔离器注入的气体。排气装置可邻近每个沉积区布置，并可操作为排出注入沉积区的气体。
在一个实施方式中，提供了CVD系统，其包括外壳、由外壳包围的轨道，其中轨道界定适用于引导基底通过CVD系统的引导路径，如通道。系统包括用于沿轨道的通道移动基底的载体，其中轨道可操作为使载体沿轨道的通道悬浮。外壳由钼、石英或不锈钢形成，轨道由石英、钼、熔融硅石、陶瓷形成，以及载体由石墨形成。
在一个实施方式中，轨道具有沿轨道的底板布置的多个开口和/或管道，每个可操作为提供气垫(cushion of gas)给通道和载体的底面，以使载体提升或悬浮并实质上使载体沿轨道的通道居中。管道可具有v形而载体可具有沿其底面布置的切口(例如，v形)。气体被应用到载体的切口，以实质上从轨道的底板提升载体并且实质上使载体沿轨道的通道居中。轨道可被倾斜，如以小于约十、二十的角度或者一度和五度之间的角度倾斜，以允许基底从通道的第一端移动并浮动到通道的第二端。轨道和/或外壳可包括多个段。
在一个实施方式中，系统可包括可操作为自动将基底引入通道的输送机、可操作为自动从通道取回基底的取回器、和/或可操作为加热基底的加热元件。加热元件耦合到外壳、基底和/或轨道或与其耦合。载体可操作为沿轨道的通道运载条式基底。
在一个实施方式中，提供了用于移动基底通过CVD系统的轨道组件，轨道组件包括顶部部分，顶部部分具有底板、侧面支撑，诸如一对导轨，其邻近底板布置，从而界定引导路径如通道，以沿底板引导基底。底部部分耦合到顶部部分或与其耦合，以在其间形成一个或多个室。顶部部分可包括凹陷底面而底部部分可包括凹陷顶面，以形成室。在一个实施方式中，顶部部分和/或底部部分由钼、石英、硅、氧化铝或陶瓷形成。
在一个实施方式中，顶部部分具有多个开口，多个开口被布置为通过底板以提供室和通道之间的流体连通。诸如氮气的气垫被从室提供到通道，以实质上从顶部部分的底板并沿顶部部分的底板提升和运载基底。底板可被倾斜，如以小于约十、二十的角度或者一度和五度之间的角度倾斜，以允许基底从通道的第一端移动并浮动到通道的第二端。
在一个实施方式中，顶部部分具有多个开口，多个开口被布置通过邻近底板的一对导轨。气体被提供通过多个开口以实质上使沿顶部部分的通道移动的基底居中。底板也可包括倾斜仿形件(profile)和/或管道，气体被通过其提供，每个可操作为实质上使沿顶部部分的通道移动的基底居中。管道可具有v形，和/或基底可具有用于容纳气垫的切口(例如，v形)，其沿基底的底面布置、可操作为实质上使沿顶部部分的通道移动的基底居中。
在一个实施方式中，轨道组件可包括可操作为自动将基底引入通道的输送机、和/或可操作为自动从通道取回基底的取回器。注射管可耦合到底部部分或与其耦合，以通过底板向室提供气体从而实质上使基底沿顶部部分的底板浮动。顶部部分还可包括邻近导轨、可操作为容纳反应器盖组件如顶板的凹陷部分。轨道组件可包括槽，顶部部分和底部部分被安装在槽中。槽由石英、钼或不锈钢形成。
在一个实施方式中，提供了用于在CVD工艺过程中形成多层材料的方法，该方法包括在砷化镓基底上形成砷化镓缓冲层、在缓冲层上形成砷化铝牺牲层、以及在牺牲层上形成铝砷化镓钝化层。该方法还可包括在钝化层上形成砷化镓活性层(例如，约1000纳米厚)。该方法还可包括在活性层上形成磷砷化镓层。该方法还可包括移除牺牲层，以使活性层与基底分离。在外延剥落工艺过程中，砷化铝牺牲层可被暴露于蚀刻溶液，同时砷化镓活性层与基底分离。该方法还可包括在随后的CVD工艺过程中在基底上形成额外的多层材料。缓冲层可以具有约300纳米的厚度，钝化层可以具有约30纳米的厚度，和/或牺牲层可以具有约5纳米的厚度。
在一个实施方式中，提供了用于使用CVD系统在基底上形成多个外延层的方法，该方法包括：在系统的入口处将基底引入引导路径如通道，同时防止污染物在入口处进入系统；在基底上沉积第一外延层，在基底沿系统的通道移动时，在基底上沉积第二外延层；在基底沿系统的通道移动时，防止气体在第一沉积步骤和第二沉积步骤之间混合；以及在系统的出口处从通道取回基底，同时防止污染物在出口处进入系统。该方法还可包括：在沉积第一外延层之前，加热基底；在第一和第二层外延层被沉积在基底上时，维持基底的温度；和/或在沉积第二外延层之后，冷却基底。基底可实质上沿系统的通道浮动。第一外延层可包括砷化铝和/或第二外延层可包括砷化镓。在一个实施方式中，基底实质上沿系统的通道浮动。该方法还可包括在基底上沉积磷砷化镓层和/或在外延层的沉积过程中将基底加热到从约300℃到约800℃的范围内的温度。基底的中心温度到边缘温度可以在彼此温差的10℃内。
在一个实施方式中，提供了CVD反应器，其包括具有主体的盖组件以及具有主体和沿主体的纵轴定位的引导路径的轨道组件。盖组件的主体和轨道组件的主体耦合在一起，以在其间形成间隙，该间隙被配置成容纳基底。该反应器还可以包括加热组件，加热组件包含沿轨道组件布置并可操作为在基底沿引导路径移动时加热基底的多个加热灯。该反应器还可包括轨道组件支撑，其中轨道组件被布置在轨道组件支撑中。轨道组件的主体可包含在其内并沿主体的纵轴延伸的气体腔和从气体腔延伸到引导路径的上表面并被配置成沿引导路径提供气垫的多个端口。轨道组件的主体可包含石英。盖组件的主体可包括被配置成向引导路径提供流体连通的多个端口。加热组件可以可操作为维持整个基底的温差，其中温差小于10℃。在一个实施方式中，CVD反应器是大气压CVD反应器。
在一个实施方式中，提供了CVD系统，其包括可操作为防止污染物在系统的入口处进入系统的入口隔离器、可操作为防止污染物在系统的出口处进入系统的出口隔离器、以及布置在入口和出口隔离器之间的中间隔离器。该系统还可以包括邻近入口隔离器布置的第一沉积区和邻近出口隔离器布置的第二沉积区。中间隔离器被布置在沉积区之间，并可操作为防止气体在第一沉积区和第二沉积区之间混合。气体被以第一流量注入入口隔离器，以防止气体从第一沉积区的反向扩散，气体被以第一流量注入中间隔离器，以防止第一沉积区和第二沉积区之间的气体混合，和/或气体被以第一流量注入出口隔离器，以防止污染物在系统的出口处进入系统。排气装置可邻近每个隔离器布置，并可操作为排出由隔离器注入的气体，和/或排气装置可邻近每个沉积区布置并可操作为排出注入沉积区的气体。
在一个实施方式中，提供了CVD系统，其包括外壳、由外壳包围的轨道和基底载体，在外壳中轨道包含适于引导基底通过CVD系统的引导路径、以及用于沿引导路径移动基底的基底载体，其中轨道可操作为使基底载体沿引导路径悬浮。轨道可包括可操作为向引导路径提供气垫的多个开口。气垫被应用到基底载体的底面，以从轨道的底板提升基底载体。轨道可包括沿引导路径布置并可操作为实质上使基底载体沿轨道的引导路径居中的管道。气垫可通过管道被提供至基底载体的底面，以实质上从轨道的底板提升基底载体。轨道可被倾斜以允许基底从引导路径的第一端移动到引导路径的第二端。该系统可包括加热组件，加热组件包含沿轨道布置并可操作为在基底沿引导路径移动时加热基底的多个加热灯。
附图简要说明
因此，按照该方式可详细理解本发明的上述特征，参考实施方式可具有本发明的以上简要总结的更具体描述，其中的一些实施方式被示出在附图中。然而，应注意，附图仅示出本发明的典型实施方式，并因此不被认为限制其范围，原因在于本发明可以承认其它同样有效的实施方式。
图1A描绘根据本发明的一个实施方式的化学气相沉积(CVD)反应器；
图1B描绘根据本发明的一个实施方式的反应器盖组件的透视图；
图2描绘根据本文所描述的一个实施方式的CVD反应器的侧面透视图；
图3描绘根据本文所描述的一个实施方式的CVD反应器的反应器盖组件；
图4描绘根据本文所描述的另一实施方式的CVD反应器的反应器盖组件的俯视图；
图5描绘根据本文所描述的一个实施方式的CVD反应器的晶片载体轨道(wafer carrier track)；
图6描绘根据本文所描述的一个实施方式的CVD反应器的晶片载体轨道的正视图；
图7描绘根据本文所描述的一个实施方式的CVD反应器的晶片载体轨道的侧视图；
图8描绘根据本文所描述的一个实施方式的CVD反应器的晶片载体轨道的透视图；
图9描绘根据本文所描述的一个实施方式的CVD反应器的反应器盖组件和晶片载体轨道；
图10A描绘根据本文所描述的一个实施方式的CVD反应器；
图10B-10C描绘根据本文所描述的另一实施方式的悬浮晶片载体；
图10D-10F描绘根据本文所描述的另一实施方式的其它悬浮晶片载体；
图11描绘根据本文所描述的一个实施方式的CVD反应器的第一布局；
图12描绘根据本文所描述的一个实施方式的CVD反应器的第二布局；
图13描绘根据本文所描述的一个实施方式的CVD反应器的第三布局；
图14描绘根据本文所描述的一个实施方式的CVD反应器的第四布局；
图15描绘根据本文所描述的一个实施方式的CVD反应器的第五布局；
图16描绘根据本文所描述的一个实施方式的CVD反应器的第六布局；
图17描绘根据本文所描述的一个实施方式的CVD反应器的第七布局；
图18描绘根据本文所描述的一个实施方式的CVD反应器的流动路径配置；
图19描绘根据本文所描述的一个实施方式的冷却喷头；
图20描绘根据本文所描述的可选实施方式的具有多个平铺(tiled)喷头的CVD系统；以及
图21描绘根据本文所描述的另一可选实施方式的具有若干加工区的CVD系统。
详细说明
本发明的实施方式一般涉及化学气相沉积(“CVD”)的装置和方法。如本文所阐述的，本发明的实施方式被描述，因为它们与大气压CVD反应器和金属有机前体气体有关。然而，应注意，本发明的方面不限于用于大气压CVD反应器或金属有机前体气体，还可适用于其它类型的反应器系统和前体气体。为了更好地理解本发明的装置及其使用方法的新颖性，以下可参考附图。
根据本发明的一个实施方式，提供大气压CVD反应器。CVD反应器可用于在基底如晶片上提供多个外延层，晶片如砷化镓晶片。这些外延层可包括铝砷化镓、砷化镓和磷砷化镓。这些外延层可生长在砷化镓晶片上用于以后的移除，使得晶片可被重复使用，以生成额外的材料。在一个实施方式中，CVD反应器可用于提供太阳能电池。这些太阳能电池还可以包括单结、异质结或其它配置。在一个实施方式中，CVD反应器可被配置成生长晶片，其生产约2.5瓦并具有约10厘米乘以约10厘米的尺寸。在一个实施方式中，CVD反应器可提供每分钟约1晶片到每分钟约10晶片的处理量范围。
图1A示出根据本发明的一个实施方式的CVD反应器10。反应器10包括反应器盖组件20、晶片载体轨道30、晶片载体轨道支撑40和加热灯组件50。反应器盖组件20可由钼、钼合金、不锈钢和石英形成。反应器盖组件20被布置在晶片载体轨道30上。晶片载体轨道30可由石英、钼、硅(如熔融石英)、氧化铝或其它陶瓷材料形成。晶片载体轨道30可位于晶片载体轨道支撑40中。晶片载体轨道支撑40可由石英或金属如钼、钼合金、钢、不锈钢、镍、铬、铁或其合金形成。最后，加热灯组件50(关于图10在下面进一步讨论)被布置在晶片载体轨道支撑40的下面。总的CVD反应器长度可在约18英尺到约25英尺的范围内，但对于不同应用可扩展超出此范围。
图1B、2、3及4A提供反应器盖组件20的实施方式的不同视图。参考图2，反应器盖组件20形成矩形主体，其具有从反应器盖组件20的底面延伸的侧壁25，并具有中心定位于侧壁25之间的多个凸起部分26。凸起部分26可沿反应器盖组件20从顶板的底面以不同长度延伸。凸起部分26被布置在侧壁25之间，使得在凸起部分26和每个侧壁25之间形成空隙。这些空隙可被用来帮助反应器盖组件20耦合到轨道30(下文进一步所描述的)。侧壁25和凸起部分26都可实质上延伸反应器盖组件20的纵向长度。反应器盖组件20可被形成为单个坚固结构部件，或者它可由耦合在一起的若干段构造。凸起部分26在长度和数量上可变，从而形成对于不同应用在CVD工艺中可使用的区域。反应器盖组件20也可包括沿其长度的凸起部分26的多个模式，以便在CVD工艺中形成大量的布局或工作台(stage)。
图3也示出反应器盖组件20。如上所述，图3所示的反应器盖组件20可以表示整个顶板结构或更大的被构造的顶板结构的单个段。同样示出的是多个端口21，其被布置通过反应器盖组件20的顶面并且沿反应器盖组件20的纵轴被中心定位。端口21在大小、形状、数量以及沿反应器盖组件20的顶面的位置上可变。端口21可被用作将气体传递入CVD反应器的注射、沉积和/或排气端口。一般来说，每个端口21被布置在两个相邻凸起部分26之间(如图2所示)，从而形成路径，通过该路径，气体的注射、沉积和/或排出可以发生。在一个实例中，气体可被注入端口21中，使得气体首先沿邻近凸起部分26的侧面行进，然后沿凸起部分26的底面行进并进入基底的流动路径。如图3所示，侧壁25被封闭在反应器盖组件20的端部处，以封装被传送到由反应器盖组件20的端口21和凸起部分26创建的区和路径的任何流体。
图4示出根据一个实施方式的反应器盖组件20的俯视图，反应器盖组件20具有被布置通过主体28的一个或多个开口，如沉积端口23、排气端口22、注射端口24(也如图1B所示)。开口可被布置从上表面29通过主体28至下表面27。这些端口可被安装有可移动的隔离器、喷头、排气装置或其它气体歧管(gas manifold)组件，其可延伸超出主体28的下表面27，以方便分布气体进入和/或退出CVD反应器，并特别均匀地应用气体到通过组件下方的晶片。在一个实施方式中，端口22、23、24可定义圆形、方形、矩形或其组合。在一个实施方式中，喷头组件可包括在约0.1毫米到约5毫米范围内的注射孔直径，并可包括在约1毫米到约30毫米范围内的注射孔间距。这些尺寸对于不同应用可扩展超出这些范围。气体歧管组件和反应器盖组件20可被配置成提供高反应物利用率，即，反应器中使用的气体几乎百分之百由CVD工艺过程中的反应消耗。
图19描绘冷却喷头1900，如本文的一个实施方式中所描述的。冷却喷头1900可被并入反应器盖组件20中的一个或多个开口如沉积端口23内。冷却喷头1900可具有冷却板1902，其延伸过冷却喷头1900的上部分并与至少一个气体分配板(gas distribution plate)1904热连通。气体分配板1904的每个包含用于分布气体或以其他方式使气体流动通过其的多个喷洒孔(shower hole)1906。冷却喷头1900、冷却板1902和分配板1904可各自独立地由钢、不锈钢、铝、其他金属制成或包含上述材料。在一个实例中，冷却喷头1900、冷却板1902和分配板1904中的每个包含316不锈钢。冷却喷头1900可具有从约20毫米到约40毫米的厚度。
热通过冷却喷头1900消散并在冷却喷头1900的厚度上创建温度梯度。冷却喷头1900可被加热到从约20℃到约750℃范围内的温度。在一个实例中，冷却喷头1900的前面1910被加热到约300℃的温度(T1)，而后面1912被冷却到约50℃的温度(T2)。在另一实施方式中，冷却喷头1900可具有多个堆叠气体分配板1904，其可通过钎焊层1916连接在一起，以便形成多级层分布或分离的多源分布。
冷却流体1920可以被用于在冷却板1902内循环，并从分配板1904的前面转移走热量并到达冷却库(未示出)。水、酒精溶液、乙二醇溶液和/或其他流体可用于从冷却喷头1900的前面和反应器盖组件20转移走热量。
排气端口22和注射端口24可被用来生长“气幕”或“隔离幕”以帮助防止污染，并帮助防止被引入CVD反应器10的气体在反应器中创建的不同区之间的反向扩散。这些气幕或隔离幕可在CVD反应器10的前端(入口)和后端(出口)被引入，以及CVD反应器10内创建的不同区之间被引入。在一个实例中，氮气或氩气可以被注入注射端口24以将污染物如氧气清除出特定区，污染物然后从邻近的排气端口22被排出。通过利用气幕或隔离幕，其中路径和区由反应器盖组件20创建，CVD反应器10将气体隔离限制到二维配置，其在区之间保护并将反应器与外部污染物如空气隔离。
图2、5、6、7和8提供晶片载体轨道30的实施方式的不同视图。晶片载体轨道30可提供悬浮式系统，使得晶片可浮动过由晶片载体轨道30的气孔33提供的气垫，气体如氮气或氩气。参考回图2，晶片载体轨道30一般可以是具有上部分31和下部分32的矩形主体。上部分31包括侧表面35，侧表面35从晶片载体轨道30的顶面延伸并沿晶片载体轨道30的纵向长度布置，从而形成“引导路径”，晶片沿该引导路径行进通过CVD反应器。引导路径的宽度(例如，侧表面35的内侧面之间的距离)可在约110毫米到约130毫米的范围中，引导路径的高度可以在约30毫米到约50毫米的范围中，以及引导路径的长度可以在约970毫米到约1030毫米的范围中，然而，对于不同应用，这些尺寸可扩展超出这些范围。上部分31可包括凹陷底面，而底部可包括凹陷顶面，以便当连在一起时，气体腔36可被形成在其间。气体腔36可用于使注入气体腔36的气体循环和分布到晶片载体轨道30的引导路径以生成气垫。气体腔36沿晶片载体轨道30的数量、大小、形状和位置可变化。侧表面35和气体腔36都可实质上延伸晶片载体轨道30的纵向长度。晶片载体轨道30可被形成作为单个坚固结构部件，或者它可由耦合在一起的若干段构造。在一个实施方式中，晶片载体轨道30可以在某角度倾斜，以便入口被升高高于出口，使得晶片可在重力的帮助下沿轨道向下浮动。如上所述，晶片载体轨道30的侧表面35可被容纳在反应器盖组件20的凸起部分26和凸缘构件25之间形成的间隙中，以沿晶片载体轨道30密封“引导路径”并进一步沿晶片载体轨道30围绕由凸起部分26形成的区。
图5示出晶片载体轨道30的实施方式。如所示，晶片载体轨道30包括沿晶片载体轨道30的引导路径并在侧表面35之间的多个气孔33。气孔33可沿晶片载体轨道30的引导路径均匀地布置成多行。气孔33的直径可包括约0.2毫米到约0.10毫米的范围，并且气孔33的节距可包括约10毫米到约30毫米的范围，但是对于不同应用，这些尺寸可扩展超出这些范围。气孔33沿晶片载体轨道30的数量、大小、形状和位置可变化。在可选实施方式中，气孔33可包括沿晶片载体轨道30的引导路径布置的多行矩形狭缝或开槽。
气孔33与布置在晶片载体轨道30的引导路径下方的气体腔36连通。被提供给气体腔36的气体通过气孔33均匀地释放，以沿晶片载体轨道30形成气垫。从下方提供的气体使定位在晶片载体轨道30的引导路径上的晶片悬浮并沿晶片载体轨道30的引导路径顺利地传输。悬浮晶片和晶片载体轨道30的引导路径之间的间隙可大于约0.05毫米，但可根据不同应用而变化。这种悬浮式系统减少通过与晶片载体轨道30的引导路径的连续直接接触产生的任何牵制效应。此外，气体端口34可沿侧表面35邻近晶片载体轨道30的引导路径的侧面提供。这些气体端口34可用作通过气孔33提供的气体的排放。可选地，这些气体端口34可以用于将气体横向注入晶片载体轨道30的中心，以帮助稳定沿晶片载体轨道30的引导路径浮动的晶片并使其居中。在可选实施方式中，晶片载体轨道30的引导路径可包括倾斜仿形件，以帮助稳定沿晶片载体轨道30的引导路径浮动的晶片并使其居中。
图6示出晶片载体轨道30的实施方式的正视图。如所示，晶片载体轨道30包括上部分31和下部分32。上部分31包括沿晶片载体轨道30的长度形成“引导路径”的侧表面35。上部分31还可包括侧表面35，其形成侧表面35的侧面之间的凹陷部分39。这些凹陷部分39可适于容纳反应器盖组件20的凸缘构件25(如图2所示)，以使反应器盖组件20和晶片载体轨道30耦合在一起并沿晶片载体轨道30密封引导路径。同样，图5中示出的是从晶片载体轨道30的引导路径延伸到气体腔36的气孔33。下部分32可作为用于上部分31的支撑，并可包括凹陷底面。注射管38可被连接到下部分32，使得气体可通过管38被注入并进入气体腔36。
图7示出晶片载体轨道30的侧视图，晶片载体轨道30具有进入沿整个晶片载体轨道30长度的气体腔36的单个注射管38。可选地，晶片载体轨道30可包括沿其长度的多个气体腔36和多个注射管38。另外可选地，晶片载体轨道30可包括多个段，每个段具有单个气体腔和单个注射管38。另外可选地，晶片载体轨道30可包括上述气体腔36和注射管38配置的结合。
图8示出具有上部分31和下部分32的晶片载体轨道30的实施方式的横截面透视图。上部分31具有侧表面35、气孔33和布置在下部分32上的气体腔36。在此实施方式中，侧表面35和下部分32是空心的，其可实质上降低晶片载体轨道30的重量，并可增强晶片载体轨道30相对于沿晶片载体轨道30行进的晶片的热控制。
图9示出耦合到晶片载体轨道30或与其耦合的反应器盖组件20。O环可用于密封反应器盖组件20和晶片载体轨道30的界面。如所示，进入CVD反应器10的入口可被制定大小以容纳不同大小的晶片。在一个实施方式中，间隙60被形成在反应器盖组件20的凸起部分26和晶片载体轨道30的引导路径之间，其中晶片被容纳，间隙60被制定的尺寸有助于在任一端防止污染物进入CVD反应器10，其被制定的尺寸有助于防止区之间的气体反向扩散，以及其被制定的尺寸有助于确保在CVD工艺过程中提供给晶片的气体被均匀地在间隙的整个厚度和整个晶片上分布。在一个实施方式中，间隙60可被形成在反应器盖组件20的下表面和晶片载体轨道30的引导路径之间。在一个实施方式中，间隙60可被形成在气体歧管组件的下表面和晶片载体轨道30的引导路径之间。在一个实施方式中，间隙60的厚度可在约0.5毫米到约5毫米的范围内，并可沿反应器盖组件20和晶片载体轨道30的长度变化。在一个实施方式中，晶片可具有在约50毫米到约150毫米范围内的长度、在约50毫米到约150毫米范围内的宽度、以及约0.5毫米到约5毫米范围内的厚度。在一个实施方式中，晶片可包括基层，其具有布置在基层上的相应条式的层。在CVD工艺中处理相应的条。这些相应的条可具有约10厘米的长和约1厘米的宽(虽然也可以利用其它尺寸)，并可以按照这种方式形成，以方便从晶片去除处理过的条，并减少在CVD工艺过程中处理过的条上引起的应力。CVD反应器10可适用于容纳晶片，对于不同应用，晶片具有扩展超出上述范围的尺寸。
CVD反应器10可适用于如用输送带式系统提供晶片进入和退出反应器的自动和连续进给和退出。晶片可在反应器的一端由例如通过CVD工艺联系的输送带被进给到CVD反应器10中，并在反应器的相对端由例如取回器使用人工和/或自动化系统被去除。CVD反应器10可适用于在大约每10分钟一个晶片到大约每10秒钟一个晶片的范围内生产晶片，而对于不同应用，可扩展超出此范围。在一个实施方式中，CVD反应器10可适用于每分钟生产6-10个处理过的晶片。
在一个实施方式中，晶片被连续地进给入CVD系统或反应器，类似于CVD反应器10，并且被连续地和水平地移动通过CVD系统内的多个加工区。在每个基底上生长或形成多层。每层在成分上可与中间层相同或在成分上可不同于中间层。在一些实施方式中，晶片在经过CVD系统时，经过加热区、生长区以及冷却区。在一个实例中，晶片可在约3分钟经过加热区、约14分钟经过生长区，以及然后约3分钟经过冷却区。沉积区可细分到由距离和隔离器如可选气幕和真空隔离器分开的子区。在一个实例中，每个晶片经过7个不同的沉积子区，其每个相互隔离。晶片连续地移动通过每个子区并在每个区中花费预定时间，例如约2分钟。因此，在每个沉积子区中，单层可被沉积在晶片上。
图10A示出CVD反应器100的可选实施方式。CVD反应器100包括反应器主体120、晶片载体轨道130、晶片载体140和加热灯组件150。反应器主体120可形成矩形主体并可包含钼、石英、不锈钢或其它类似的材料。反应器主体120可密封晶片载体轨道130并实质上延伸晶片载体轨道130的长度。晶片载体轨道130也可形成矩形主体并可包含石英或在CVD工艺过程中协助温度分布的其它低热传导材料。晶片载体轨道130可被配置成提供悬浮式系统，其提供气垫以沿晶片载体轨道130传递晶片。如所示，诸如具有v形顶部135的气体腔137的管道沿晶片载体轨道130的引导路径的纵轴被中心定位。气体被提供通过气体腔137并被注入通过顶部135中的气孔以提供气垫，气垫使具有相应的v形切口(未示出)的晶片在其底面上沿晶片载体轨道130浮动。在一个实施方式中，反应器主体120和晶片载体轨道130每个是单个结构部件。在可选实施方式中，反应器主体120包括耦合在一起形成完整结构部件的多个段。在可选实施方式中，晶片载体轨道130包括耦合在一起形成完整结构部件的多个段。
同样，图10A中所示的是适于沿晶片载体轨道130运载单个晶片(未示出)或晶片条160的晶片载体140。晶片载体140可由石墨或其它类似材料形成。在一个实施方式中，晶片载体140可具有沿其底面与晶片载体轨道130的v形顶部135对应的v形切口136。布置在v形顶部135上的v形切口136帮助沿晶片载体轨道130引导晶片载体140。晶片载体140可以用来在整个CVD工艺运载晶片条160，以帮助减少在工艺过程中施加在晶片上的热应力。在CVD工艺过程中，气体腔137的顶部135中的气孔可沿晶片载体140的底部引导气垫，其利用相应的v型特征帮助稳定晶片载体140并使其居中，并因此稳定晶片条160和使其居中。如上所述，晶片可被提供在条160中，以方便从晶片载体140去除处理过的条，并减少CVD工艺过程中在条上引起的应力。
在另一实施方式中，图10B-10F描绘晶片载体70，其可用于运载晶片通过包括本文所述的CVD反应器的各种加工室、以及用于沉积或蚀刻的其它加工室。晶片载体70具有短侧面71、长侧面73、上表面72和下表面74。晶片载体70被示出矩形几何形状，但也可具有方形几何形状、圆形几何形状或其它几何形状。晶片载体70可包含石墨或其它材料或由其形成。晶片载体70通常行进通过CVD反应器，短侧面71面朝前，而长侧面73面朝CVD反应器的侧面。
图10B示出晶片载体70的俯视图，晶片载体70包含在上表面72上的3个凹槽(indentation)75。在工艺的过程中，晶片在被传送通过CVD反应器时，可定位在凹槽75内。虽然示出3个凹槽75，但是上表面72可具有更多或更少凹槽，包括无凹槽。例如，晶片载体70的上表面72可包含用于容纳晶片的0、1、2、3、4、5、6、7、8、9、10、12个或更多凹槽。在一些实例中，一个或多个晶片可以被直接布置在没有凹槽的上表面72上。
图10C示出包含在下表面74上的凹槽78的晶片载体70的仰视图，如本文的一个实施方式中所述的。凹槽78可被用来帮助晶片载体70在晶片载体70下面引入气垫时悬浮。气体流动可在凹槽78处被引导，这积聚气体形成气垫。晶片载体70的下表面74可以没有凹槽或可以具有一个凹槽78(图10C)、两个凹槽78(图10D-10F)、三个凹槽78(未示出)或更多。凹槽78可具有直或斜侧面。在一个实例中，凹槽78具有斜侧面，以便侧面76比具有更多渐变角度的侧面77陡或陡峭。凹槽78内的侧面77可被倾斜以弥补整个晶片载体70的热梯度。在另一实例中，凹槽78具有直侧面和斜侧面，以便侧面76是直的而侧面77具有斜度或者侧面77是直的而侧面76具有斜度。可选地，凹槽78可都具有直侧面，以便侧面76和77是直的。
在另一实施方式中，图10D-10F示出包含在下表面74上的两个凹槽78的晶片载体70的仰视图。两个凹槽78帮助晶片载体70在晶片载体70下面引入气垫时悬浮。气体流动可在凹槽78处被引导，这积聚气体形成气垫。凹槽78可具有直或斜侧面。在一个实例中，如图10E所示，凹槽78都具有直侧面，以便侧面76和77是直的，例如垂直于下表面74的平面。在另一实例中，如图10F所示，凹槽78都具有斜侧面，以便侧面76比具有更多渐变角度的侧面77陡或陡峭。凹槽78内的侧面77可被倾斜以弥补整个晶片载体70的热梯度。可选地，凹槽78可具有直侧面和斜侧面的组合，以便侧面76是直的而侧面77具有斜度或者侧面77是直的而侧面76具有斜度。
晶片载体70包含从下表面74延伸到上表面72并到达布置在上表面72上的任何晶片的热通量。热通量可由内部压力和加工系统的长度控制。晶片载体70的仿形件可被倾斜以补偿其他源损失的热量。在工艺过程中，热量通过晶片载体70的边缘而损失，如短侧面71和长侧面73。然而，热量损失可通过减少悬浮中引导路径的间隙而允许更多的热通量进入晶片载体70的边缘来补偿。
图10A也描绘布置在加热灯组件150上的反应器主体120。加热灯组件150可被配置成通过沿CVD反应器的长度来提高和降低反应器主体120、晶片载体轨道130以及特别是晶片的温度，来控制CVD反应器内的温度曲线。加热灯组件150可包括沿晶片载体轨道130的纵向长度布置的多个加热灯。在一个实施方式中，加热灯组件150包括沿晶片载体轨道130的长度布置的、被单独控制的加热灯。在可选实施方式中，加热灯组件150包括加热灯组，其是可移动的并在晶片沿晶片载体轨道130行进时跟随晶片。加热灯组件150的实施方式也可用作上面关于图1所述的加热灯组件50。
在可选实施方式中，其它类型的加热组件(未示出)可被用来代替加热灯组件150加热反应器主体120。在一个实施方式中，加热组件可包括电阻加热元件，如电阻加热器，其可沿晶片载体轨道130的长度被单独控制。在一个实例中，电阻加热元件可被连结或喷涂到反应器主体120、晶片载体轨道130或晶片载体140上。在可选实施方式中，可被用来加热反应器主体120的另一类型的加热组件是感应加热元件，如带射频功率源(未示出)的感应加热元件。感应加热元件可耦合到反应器主体120、晶片载体轨道130和/或晶片载体140或者与其耦合。本文所述的不同类型的加热组件(包括加热灯组件50和150)的实施方式可以单独利用或与CVD反应器组合利用。
在一个实施方式中，加热灯组件150可被配置成将CVD反应器中的晶片加热到从约300℃到约800℃范围内的温度。在一个实施方式中，在将晶片引入CVD反应器的沉积区之前，加热灯组件150可被配置成将晶片的温度升高到适当的工艺温度。在一个实施方式中，在将晶片引入CVD反应器的沉积区之前，加热灯组件150可利用CVD反应器被配置成将晶片提升到从约300℃到约800℃范围内的温度。在一个实施方式中，晶片在进入CVD反应器的一个或多个沉积区之前，晶片可被加热到工艺温度范围内，以方便沉积工艺，并且在晶片经过一个或多个沉积区时，晶片的温度可被维持在工艺温度范围内。在晶片沿晶片载体轨道移动时，晶片可被加热到并维持在工艺温度范围内。晶片的中心温度到边缘温度可在彼此温差的10℃之内。
在一些实施方式中，一种用于在连续CVD工艺过程中形成多层材料的方法被提供，该方法包括连续地移动或推进多个晶片通过沉积系统，其中沉积系统包含第一沉积区、第二沉积区、第三沉积区和第四沉积区。在一些配置中，系统可具有第五沉积区、第六沉积区、额外的沉积区、加热区、冷却区以及其它加工区。该方法还提供，在第一沉积区内在第一晶片上沉积第一材料，移动或推进第一晶片到第二沉积区并移动或推进第二晶片进入第一沉积区，然后在第二沉积区内在第一晶片上沉积第二材料层，同时在第一沉积区内在第二晶片上沉积第一材料层。对于每个晶片，第二材料层被沉积在第一材料层上或上方。
该方法还提供，移动或推进第一晶片到第三沉积区、移动或推进第二晶片到第二沉积区以及移动或推进第三晶片到第一沉积区，且然后在第三沉积区内在第一晶片上沉积第三材料层，同时在第二沉积区内在第二晶片上沉积第二材料层，并且同时在第一沉积区内在第三晶片上沉积第一材料层。
该方法还提供，移动或推进第一晶片到第四沉积区、移动或推进第二晶片到第三沉积区、移动或推进第三晶片到第二沉积区以及移动或推进第四晶片到第一沉积区，以及然后在第四沉积区内在第一晶片上沉积第四材料层，同时在第三沉积区内在第二晶片上沉积第三材料层，同时在第二沉积区内在第三晶片上沉积第二材料层，并且同时在第一沉积区内在第四晶片上沉积第一材料层。
在一些实施方式中，该方法还提供，在第五沉积区内在第一晶片上沉积第五材料层，同时在第四沉积区内在第二晶片上沉积第四材料层，同时在第三沉积区内在第三晶片上沉积第三材料层，同时在第二沉积区内在第四晶片上沉积第二材料层，并且同时在第一沉积区内在第五晶片上沉积第一材料层。实例被提供，其中晶片或基底在推进通过沉积系统内的多个沉积区时，通常沿正向、沿相同方向并且以相同的相对速度推进或水平移动。
在一些实例中，提供第一材料层、第二材料层、第三材料层和第四材料层具有相同的成分。在其它实例中，第一材料层、第二材料层、第三材料层和第四材料层的每层具有不同的成分。在许多实例中，第一材料层、第二材料层、第三材料层和第四材料层中的每层包含砷，如砷化镓、砷化铝、铝砷化镓及其合金、衍生物或其它材料。
该方法还提供，在晶片推进进入第一沉积区之前，在加热区内将每个晶片加热到预定温度。预定温度可在从约30℃到约850℃的范围内，优选地从约50℃到约750℃，并且更优选地从约100℃到约350℃。在一些实施方式中，每个晶片可在从约2分钟到约6分钟或从约3分钟到5分钟的范围内的持续时间被加热到预定温度。在其它实施方式中，每个晶片可在从约0.5分钟到约2分钟或者从约1分钟到约5分钟或者从约5分钟到约15分钟的范围内的持续时间被加热到预定温度。该方法也提供在沉积第四材料层之后，将每个晶片转移进冷却区。此后，当晶片在冷却区中时，可被冷却到预定温度。预定温度可在从约18℃到约30℃的范围内。在一些实施方式中，每个晶片可在从约2分钟到约6分钟或者从约3分钟到约5分钟的范围内的持续时间被冷却到预定温度。在其它实施方式中，每个晶片可以在从约0.5分钟到约2分钟或者从约1分钟到约5分钟或者从约5分钟到约15分钟的范围内的持续时间被冷却到预定温度。
在其它实施方式中，晶片在进入第一沉积区之前，经过加热区，并且晶片在退出第四沉积区之后，经过冷却区。加热区、第一沉积区、第二沉积区、第三沉积区和第四沉积区以及冷却区可都共享公共线性路径。晶片可连续地和水平地沿沉积系统内的公共线性路径推进。
在一个实施方式中，用于在连续CVD工艺过程中形成多层材料的方法被提供，该方法包括连续地推进多个晶片通过沉积系统，其中沉积系统具有第一沉积区、第二沉积区、第三沉积区和第四沉积区。该方法还提供，在第一沉积区内在第一晶片上沉积缓冲层，在第二沉积区内在第一晶片上沉积牺牲层，同时在第一沉积区内在第二晶片上沉积缓冲层。该方法还提供在第三沉积区内在第一晶片上沉积钝化层，同时在第二沉积区内在第二晶片上沉积牺牲层，以及同时在第一沉积区内在第三晶片上沉积缓冲层。该方法还提供，在第四沉积区内在第一晶片上沉积砷化镓活性层，同时在第三沉积区内在第二晶片上沉积钝化层，同时在第二沉积区内在第三晶片上沉积牺牲层，以及同时在第一沉积区内在第四晶片上沉积缓冲层。在许多实例中，晶片是砷化镓晶片。
在一些实施方式中，该方法还提供，在第五沉积区内在第一晶片上沉积含镓层，同时在第四沉积区内在第二晶片上沉积砷化镓活性层，同时在第三沉积区内在第三晶片上沉积钝化层，同时在第二沉积区内在第四晶片上沉积牺牲层，以及同时在第一沉积区内在第五晶片上沉积缓冲层。在一些实例中，含镓层包含磷砷化镓。
在一些实施方式中，该方法还提供在晶片推进第一沉积区之前，在加热区内将每个晶片加热到预定温度。预定温度可在从约30℃到约850℃的范围内，优选地从约50℃到约750℃，并且更优选地从约100℃到约350℃。在其它实施方式中，该方法还提供在沉积砷化镓活性层之后，将每个晶片转移进冷却区。此后，当每个晶片在冷却区中时，可被冷却到从约18℃到约30℃的范围内的预定温度。
在其它实施方式中，晶片在进入第一沉积区之前，经过加热区，并且晶片在退出第四沉积区之后，经过冷却区。加热区、第一沉积区、第二沉积区、第三沉积区、第四沉积区和冷却区共享公共线性路径。可选地，诸如第五、第六、第七或者更多的额外沉积区也可以共享公共线性路径。该方法提供晶片连续地和水平地沿沉积系统内的公共线性路径推进。
在其它实施方式中，该方法还提供使至少一种气体在沉积区中的每个之间流动以在其间形成气幕。在一些实施方式中，气幕或隔离幕包含至少一种气体或由其形成，至少一种气体如氢气、砷化氢、氢气和砷化氢的混合物、氮气、氩气或其组合。在许多实例中，氢气和砷化氢的混合物被利用形成气幕或隔离幕。
在另一实施方式中，用于在连续CVD工艺过程中形成多层材料的方法被提供，该方法包括连续地推进多个晶片通过沉积系统，其中沉积系统具有加热区、第一沉积区、第二沉积区、第三沉积区、第四沉积区和冷却区。该方法还提供在第一沉积区内在第一晶片上沉积砷化镓缓冲层，然后在第二沉积区内在第一晶片上沉积砷化铝牺牲层，同时在第一沉积区内在第二晶片上沉积砷化镓缓冲层。该方法还提供在第三沉积区内在第一晶片上沉积铝砷化镓钝化层，同时在第二沉积区内在第二晶片上沉积砷化铝牺牲层，以及同时在第一沉积区内在第三晶片上沉积砷化镓缓冲层。该方法还提供在第四沉积区内在第一晶片上沉积砷化镓活性层，同时在第三沉积区内在第二晶片上沉积铝砷化镓钝化层，同时在第二沉积区内在第三晶片上沉积砷化铝牺牲层，以及同时在第一沉积区内在第四晶片上沉积砷化镓缓冲层。
图11-17示出可用于本文所述的CVD反应器的CVD工艺的不同配置。图11示出第一配置200，其具有入口隔离器组件220、第一隔离器组件230、第二隔离器组件240、第三隔离器组件250、和出口隔离器组件260。多个沉积区290可沿CVD反应器的晶片载体轨道定位，并可被隔离器组件包围。在这些隔离器组件的每个之间，一个或多个排气装置225可被提供，以移除提供给每个隔离器组件或沉积区处的晶片的任何气体。如所示，前体气体可在入口隔离器组件220处被注入，前体气体沿二维流动路径前进，例如，向下至晶片并且然后沿晶片载体轨道的长度，例如流动路径210所指示的。然后气体通过排气装置225被排尽，排气装置225可被提供在隔离器组件220的每侧上。该气体可在入口隔离器组件220处被引导，并且然后沿晶片载体轨道的长度，例如由流动路径215所指示的，以防止污染物进入CVD反应器的入口。在中间隔离器组件如隔离器组件230或者在沉积区290注入的气体可以从晶片的流动逆流行进，例如由流动路径219所指示的。气体的这种反向扩散可通过邻近的排气装置被接收，以防止污染物或沿CVD反应器的晶片载体轨道的区之间的气体混合。此外，被注入通过隔离器组件例如沿流动路径210的气体在晶片流动方向上的流速也可适用于进一步防止反向扩散进入隔离区。沿流动路径210的层流可以不同流速流动，以满足气体例如在排气装置225下面的汇合处217处的任何反向扩散，以防止气体从隔离器组件230的反向扩散进入隔离器组件220形成的隔离区。在一个实施方式中，在晶片进入沉积区290之前，在它沿晶片载体轨道行进时，晶片可被加热到工艺温度范围内。在晶片沿晶片载体轨道行进通过沉积区290时，它的温度可被维持在工艺温度范围内。在晶片沿剩余的晶片载体轨道行进时，晶片刚一退出沉积区290，就可被冷却至特定的温度范围内。
隔离区和沉积区的长度可变化，以降低气体反向扩散的影响。在一个实施方式中，创建的隔离区的长度可从约1米长变化到约2米长，但是对于不同应用，可扩展超出此范围。
从隔离器组件注入的气体的流速也可变化，以降低气体反向扩散的影响。在一个实施方式中，入口隔离器组件220和出口隔离器组件260可提供每分钟约30升的前体气体，而第一隔离器组件230、第二隔离器组件240和第三隔离器组件250可提供每分钟约3升的前体气体。在一个实施方式中，在入口隔离器组件220和出口隔离器组件260处提供的前体气体可包括氮气。在一个实施方式中，在第一隔离器组件230、第二隔离器组件240和第三隔离器组件250提供的前体气体可包括砷化氢。在一个实施方式中，两个隔离器组件可提供每分钟总共约6升的氮气。在一个实施方式中，三个隔离器组件可提供每分钟总共约9升的砷化氢。
隔离区的间隙也可变化以降低气体反向扩散的影响，所述间隙例如为晶片载体轨道的引导路径和反应器盖组件的凸起部分之间的厚度，可选地，晶片进入和退出CVD反应器行进穿过的空间的厚度。在一个实施方式中，隔离器的间隙可在约0.1毫米到约5毫米的范围中。
图18示出可由CVD反应器提供的若干流动路径配置900。流动路径配置900可用于将气体注入通过一个或多个隔离器组件、将气体注入沉积区、和/或从隔离和/或沉积区排出气体。双流动路径配置910示出沿与晶片的流动路径相同的方向、以及沿晶片的流动路径的相反方向被引导的气体。此外，由于更宽的流动面积911，所以更大的流量可被引导通过双流动路径配置910。这种更宽的流动面积911可适用于本文所述的其它实施方式。单个流动路径配置920示出沿可在晶片的流动路径的相同或相反方向上的单个方向被引导的气体。此外，由于窄的流动面积921，所以低流量可被引导通过单个流动路径配置920。这种更窄的流动面积921可适用于本文所述的其它实施方式。排气的流动路径配置930示出可从邻近区通过更宽的流动面积931排出气体，所述邻近区如邻近的隔离区、邻近的沉积区或者邻近于沉积区的隔离区。
在一个实施方式中，第一排气/注入器流动路径配置940示出双流动路径配置941，其具有布置在排出流动路径944和单个注入流动路径945之间的窄流动面积943。还示出更窄的间隙942部分，沿该部分晶片可以行进通过CVD反应器。如上所述，间隙942可沿CVD反应器的晶片载体轨道变化，从而允许气体直接地和均匀地注入到晶片的表面上。此更窄的间隙942部分可用于在沉积区中的反应过程中提供注入到晶片上的气体的完全消耗或几乎完全消耗。此外，间隙942可用于在隔离和/或沉积工艺过程中促进热控制。注入更窄间隙942部分中的气体在它被注入到晶片上时，可维持更高的温度。
在一个实施方式中，第二排气/注入器流动路径配置950提供具有宽流动面积的第一排出流动路径954、具有窄的间隙部分952和流动面积953的第一双流动路径配置951、具有宽流动面积的第一单个注入流动路径955、具有窄流动面积和宽间隙部分的多个单独注入流动路径956、具有宽流动面积的第二排出流动路径957、具有窄的间隙部分959和流动面积的第二双流动路径配置958、以及具有宽的流动面积和间隙部分的第二单个注入流动路径960。
在一个实施方式中，注入通过隔离器组件的气体可沿与晶片的流动路径相同的方向被引导。在可选实施方式中，注入通过隔离器组件的气体可沿与晶片的流动路径相反的方向被引导。在可选实施方式中，注入通过隔离器组件的气体可沿与晶片的流动路径相同和相反的两个方向被引导。在可选实施方式中，隔离器组件可根据CVD反应器中它们的位置以不同方向引导气体。
在一个实施方式中，注入沉积区的气体可沿与晶片的流动路径相同的方向被引导。在可选实施方式中，注入沉积区的气体可沿与晶片的流动路径相反的方向被引导。在可选实施方式中，注入沉积区的气体可沿与晶片的流动路径相同和相反的两个方向被引导。在可选实施方式中，气体可根据沉积区在CVD反应器中的位置以不同方向被引导。
图12示出第二配置300。晶片310被引入CVD反应器的入口并沿反应器的晶片载体轨道行进。反应器盖组件320提供若干气体隔离幕350，其位于CVD反应器的入口和出口处以及沉积区340、380、390之间，以防止污染及沉积区和隔离区之间的气体混合。气体隔离幕和沉积区可以由反应器盖组件320的一个或多个气体歧管组件提供。这些沉积区包括砷化铝沉积区340、砷化镓沉积区380以及磷砷化镓沉积区390，从而形成多层外延沉积工艺和结构。在晶片310沿一般可包括晶片载体轨道和加热灯组件的反应器的底部部分330行进时，在进入沉积区340、380、390之前和刚退出沉积区340、380、390时，晶片310可在反应器的入口和出口处受温度速变装置(temperature ramp)360的影响，以逐步提高和降低晶片的温度，从而减少施加在晶片310上的热应力。在进入沉积区340、380、390之前，晶片310可被加热到工艺温度范围内，以方便沉积工艺。在晶片310行进通过沉积区340、380、390时，晶片的温度可在热区370内被维持，以协助沉积工艺。晶片310可被提供在连续进给和容纳进出CVD反应器的晶片的输送带系统上。
图13示出第三配置400。CVD反应器可被配置成提供氮气410给反应器，以使晶片沿反应器的晶片载体轨道在入口和出口处浮动。氢气/砷化氢的混合物420也可用于使晶片沿CVD反应器的晶片载体轨道在出口和入口之间浮动。第三配置400的工作台可由反应器盖组件的一个或多个气体歧管组件提供。沿晶片载体轨道的工作台可包括入口氮隔离区415、预热排气区425、氢气/砷化氢混合物预热隔离区430、砷化镓沉积区435、砷化镓排气装置440、铝砷化镓沉积区445、砷化镓N层沉积区450、砷化镓P层沉积区455、磷砷化氢隔离区460、第一磷铝砷化镓沉积区465、磷铝砷化镓排气区470、第二磷铝砷化镓沉积区475、氢气/砷化氢混合物冷却隔离区480、冷却排气区485以及出口氮隔离区490。在晶片沿一般可包括晶片载体轨道和加热灯组件的反应器的底部部分行进时，在进入沉积区435、445、450、455、465、475之前和刚退出沉积区435、445、450、455、465、475时，晶片可在反应器的入口和出口处受一个或多个温度速变装置411的影响，以逐步提高和降低晶片的温度，从而减少施加在晶片上的热应力。在进入沉积区435、445、450、455、465、475之前，晶片可被加热到工艺温度范围内，以方便沉积工艺。在晶片行进通过沉积区435、445、450、455、465、475时，晶片的温度可在热区412内被维持以协助沉积工艺。如所示，在晶片经过入口隔离区415时，正行进通过第三配置400的晶片的温度可被提高，在晶片行进通过区430、435、440、445、450、455、460、465、470、475时，晶片的温度可被维持，并且在晶片靠近氢气/砷化氢混合物冷却隔离区480并沿剩余的晶片载体轨道的剩余部分行进时，晶片的温度可被降低。
图14示出第四配置500。CVD反应器可被配置成提供氮气510给反应器，以使晶片沿反应器的晶片载体轨道在入口和出口处浮动。氢气/砷化氢混合物520也可用于使晶片沿CVD反应器的晶片载体轨道在出口和入口之间浮动。第四配置500的工作台可由反应器盖组件的一个或多个气体歧管组件提供。沿晶片载体轨道的工作台可包括入口氮隔离区515、预热排气区525、氢气/砷化氢混合物预热隔离区530、排气区535、沉积区540、排气区545、氢气/砷化氢混合物冷却隔离区550、冷却排气区555以及出口氮隔离区545。在一个实施方式中，沉积区540可包括振荡喷头组件。在晶片沿一般可包括晶片载体轨道和加热灯组件的反应器的底部部分行进时，在进入沉积区540之前和刚退出沉积区540时，晶片可在反应器的入口和出口处受一个或多个温度速变装置511、513的影响，以逐步提高和降低晶片的温度，从而减少施加在晶片上的热应力。在进入沉积区540之前，晶片可被加热到工艺温度范围内，以方便沉积工艺。在一个实施方式中，在晶片行进通过温度速变装置511时，晶片可被加热和/或冷却到第一温度范围内。在一个实施方式中，在晶片行进通过温度速变装置513时，晶片可被加热和/或冷却到第二温度范围内。第一温度范围可大于、小于和/或等于第二温度范围。在晶片行进通过沉积区540时，晶片的温度可在热区512内被维持以协助沉积工艺。如所示，在晶片经过入口隔离区515时，正行进通过第四配置500的晶片的温度可被提高，在晶片行进通过沉积区540时，晶片的温度可被维持，并且在晶片靠近氢气/砷化氢混合物冷却隔离区550并沿晶片载体轨道的剩余部分行进时，晶片的温度可被降低。
图15示出第五配置600。CVD反应器可被配置成提供氮气610给反应器，以使晶片沿反应器的晶片载体轨道在入口和出口处浮动。氢气/砷化氢混合物620也可用于使晶片沿CVD反应器的晶片载体轨道在出口和入口之间浮动。第五配置600的工作台可由反应器盖组件的一个或多个气体歧管组件提供。沿晶片载体轨道的工作台可包括入口氮隔离区615、带有流动平衡限制器的预热排气区625、活性氢气/砷化氢混合物隔离区630、砷化镓沉积区635、铝砷化镓沉积区640、砷化镓N层沉积区645、砷化镓P层沉积区650、磷铝砷化镓沉积区655、冷却排气区660、以及出口氮隔离区665。在晶片沿一般可包括晶片载体轨道和加热灯组件的反应器的底部部分行进时，在进入沉积区635、640、645、650、655之前和刚退出沉积区635、640、645、650、655时，晶片可在反应器的入口和出口处受一个或多个温度速变装置611的影响，以逐步提高和降低晶片的温度，从而减少施加在晶片上的热应力。在进入沉积区635、640、645、650、655之前，晶片可被加热到工艺温度范围内，以方便沉积工艺。在晶片行进通过沉积区635、640、645、650、655时，晶片的温度可在热区612内被维持以协助沉积工艺。如所示，在晶片经过入口隔离区615并接近活性氢气/砷化氢混合物隔离区630时，正行进通过第五配置600的晶片的温度可被提高，在晶片行进通过沉积区635、640、645、650、655时，晶片的温度可被维持，并且在晶片靠近冷却排气区660并沿晶片载体轨道的剩余部分行进时，晶片的温度可被降低。
图16示出第六配置700。CVD反应器可被配置成提供氮气710给反应器，以使晶片沿反应器的晶片载体轨道在入口和出口处浮动。氢气/砷化氢混合物720也可用于使晶片沿CVD反应器的晶片载体轨道在出口和入口之间浮动。第六配置700的工作台可由反应器盖组件的一个或多个气体歧管组件提供。沿晶片载体轨道的工作台可包括入口氮隔离区715、带有流动平衡限制器的预热排气区725、砷化镓沉积区730、铝砷化镓沉积区735、砷化镓N层沉积区740、砷化镓P层沉积区745、磷铝砷化镓沉积区750、带有流动平衡限制器的冷却排气区755以及出口氮隔离区760。在晶片沿一般可包括晶片载体轨道和加热灯组件的反应器的底部部分行进时，在进入沉积区730、735、740、745、750之前和刚退出沉积区730、735、740、745、750时，晶片可在反应器的入口和出口处受一个或多个温度速变装置711的影响以逐步提高和降低晶片的温度，从而减少施加在晶片上的热应力。在进入沉积区730、735、740、745、750之前，晶片可被加热到工艺温度范围内，以方便沉积工艺。在晶片行进通过沉积区730、735、740、745、750时，晶片的温度可在热区712内被维持以协助沉积工艺。如所示，在晶片经过入口隔离区715并接近砷化镓沉积区730时，正行进通过第六配置700的晶片的温度可被提高，在晶片行进通过沉积区730、735、740、745、750时，晶片的温度可被维持，并且在晶片靠近冷却排气区755并沿晶片载体轨道的剩余部分行进时，晶片的温度可被降低。
图17示出第七配置800。CVD反应器可被配置成提供氮气810给反应器，以使晶片沿反应器的晶片载体轨道在入口和出口处浮动。氢气/砷化氢混合物820也可用于使晶片沿CVD反应器的晶片载体轨道在出口和入口之间浮动。第七配置800的工作台可由反应器盖组件的一个或多个气体歧管组件提供。沿晶片载体轨道的工作台可包括入口氮隔离区815、预热排气区825、沉积区830、冷却排气区835以及出口氮隔离区840。在一个实施方式中，沉积区830可包括振荡喷头组件。在晶片沿一般可包括晶片载体轨道和加热灯组件的反应器的底部部分行进时，在进入沉积区830之前和刚退出沉积区830时，晶片可在反应器的入口和出口处受一个或多个温度速变装置811、813的影响以逐步提高和降低晶片的温度，从而减少施加在晶片上的热应力。在进入沉积区830之前，晶片可被加热到工艺温度范围内，以方便沉积工艺。在一个实施方式中，在晶片行进通过温度速变装置811时，晶片可被加热和/或冷却到第一温度范围内。在一个实施方式中，在晶片行进通过温度速变装置813时，晶片可被加热和/或冷却到第二温度范围内。第一温度范围可大于、小于和/或等于第二温度范围。在晶片行进通过沉积区830时，晶片的温度可在热区812内被维持以协助沉积工艺。如所示，在晶片经过入口隔离区815并接近沉积区830时，正行进通过第七配置800的晶片的温度可被提高，在晶片行进通过沉积区830时，晶片的温度可被维持，并且在晶片靠近冷却排气区835、然后出口氮隔离区840并沿晶片载体轨道的剩余部分行进时，晶片的温度可被降低。
在一个实施方式中，CVD反应器可被配置成以约1微米/分钟的沉积速率生长或沉积高品质砷化镓和铝砷化镓成双异质结构，可被配置成生长或沉积高品质砷化铝外延横向过生长牺牲层，并可被配置成提供每分钟约6晶片到每分钟约10晶片的处理量。
在一些实施方式中，CVD反应器可被配置成使材料在不同大小的晶片上生长或沉积，不同大小例如4厘米×4厘米或10厘米×10厘米。在一个实施方式中，CVD反应器可被配置成提供300纳米的砷化镓缓冲层。在另一实施方式中，CVD反应器可被配置成提供30纳米的铝砷化镓钝化层。在另一实施方式中，CVD反应器可被配置成提供1000纳米的砷化镓活性层。在另一实施方式中，CVD反应器可被配置成提供30纳米的铝砷化镓钝化层。在另一实施方式中，CVD反应器可被配置成提供每平方厘米小于1×104的位错密度、99％的光致发光效率和250纳秒的光致发光寿命。
在另一实施方式中，CVD反应器可被配置成提供外延横向过生长层，其具有5纳米±0.5纳米的沉积、大于1×106的蚀刻选择性、零针孔以及大于每小时0.2毫米的砷化铝蚀刻率。在另一实施方式中，CVD反应器可被配置成提供对于温度高于300℃、不超过10℃的中心到边缘温度的非均匀性、不超过5的V-III比、和800℃的最高温度。
在一个实施方式中，CVD反应器可被配置成提供沉积层，其具有300纳米的砷化镓缓冲层、5纳米的砷化铝牺牲层、10纳米的铝砷化镓窗口层、700纳米的砷化镓2×1017硅活性层、300纳米的铝砷化镓1×1019C P+层和300纳米的砷化镓1×1019C P+层。
在另一实施方式中，CVD反应器可被配置成提供沉积层，其具有300纳米的砷化镓缓冲层、5纳米的砷化铝牺牲层、10纳米的磷化铟镓窗口层、700纳米的砷化镓2×1017硅活性层、100纳米的砷化镓C P层、300纳米的磷化铟镓P窗口层、20纳米的磷化铟镓1×1020P+隧道结层、20纳米的磷化铟镓1×1020N+隧道结层、30纳米的铝砷化镓窗口、400纳米的磷化铟镓N活性层、100纳米的磷化铟镓P活性层、30纳米的铝砷化镓P窗口以及300纳米的砷化镓P+接触层。
本发明的实施方式一般涉及悬浮基底载体或支撑。在一个实施方式中，用于支撑和运载至少一个基底或晶片经过反应器的基底载体被提供，基底载体包括包含上表面和下表面的基底载体主体以及布置在下表面内的至少一个凹槽口(indentation pocket)。在另一实施方式中，基底载体包括包含上表面和下表面的基底载体主体以及布置在下表面内的至少两个凹槽口。在另一实施方式中，基底载体包括包含上表面和下表面的基底载体主体、上表面内的凹槽区域、以及布置在下表面内的至少两个凹槽口。在另一实施方式中，基底载体包括包含上表面和下表面的基底载体主体、上表面内的凹槽区域、以及布置在下表面内的至少两个凹槽口，其中每个凹槽口具有矩形几何形状和垂直或实质上垂直于下表面延伸的四侧壁。在另一实施方式中，基底载体包括包含上表面和下表面的基底载体主体以及布置在下表面内的至少两个凹槽口，其中每个凹槽口具有矩形几何形状和垂直或实质上垂直于下表面延伸的四侧壁。
在另一实施方式中，用于支撑和运载至少一个基底经过反应器的基底载体被提供，基底载体包括包含上表面和下表面的基底载体主体以及布置在下表面内的至少一个凹槽口。基底载体主体可具有矩形几何形状、方形几何形状或另一类型的几何形状。在一个实例中，基底载体主体具有两个短侧面和两个长侧面，其中两个短侧面的一个是基底载体主体的前面而另一短侧面是基底载体主体的后面。基底载体主体可包含石墨或由其制成。
在一些实例中，上表面包含布置在其中的至少一个凹槽区域。上表面内的凹槽区域被配置成使基底保持在其上。在其他实例中，上表面可具有至少两个、三个、四个、八个、十二个或更多的凹槽区域。在另一实例中，上表面无凹槽区域。
在另一实施方式中，下表面可具有至少两个凹槽口，其被配置成接纳气垫。在一些实例中，下表面具有一个、三个或更多的凹槽口。凹槽口可具有矩形几何形状、方形几何形状或另一类型的几何形状。凹槽口的每个通常具有两个短侧面和两个长侧面。在一个实例中，短侧面和长侧面是直的。短侧面和长侧面相对于下表面垂直。在另一实例中，两个短侧面的至少一个以第一角度倾斜，两个长侧面的至少一个以第二角度倾斜，并且第一角度可大于或小于第二角度。在另一实例中，两个短侧面的至少一个是直的而两个长侧面的至少一个是倾斜的。在另一实例中，两个短侧面的至少一个是倾斜的而两个长侧面的至少一个是直的。在一个实施方式中，凹槽口具有矩形几何形状并且凹槽口被配置成接纳气垫。凹槽口可具有远离上表面倾斜的倾斜侧壁。
在另一实施方式中，用于在气相沉积工艺过程中使布置在基底载体的上表面上的基底悬浮的方法被提供，该方法包括使基底载体的下表面暴露于气流、在基底载体下面形成气垫、使基底载体悬浮在加工室内以及沿加工室内的路径移动基底载体。在许多实例中，沿该路径的基底载体的移动和/或基底载体的速度可通过调整气流的流量来控制。气垫可被形成在布置在下表面内的至少一个凹槽口内。在一些实例中，下表面具有至少两个凹槽口。凹槽口被配置成接纳气垫。基底载体的上表面具有用于支撑基底的至少一个凹槽区域。凹槽口可具有远离基底载体的上表面倾斜的倾斜侧壁。
在另一实施方式中，用于在气相沉积工艺过程中使布置在基底载体上的基底悬浮的方法被提供，该方法包括使基底载体的下表面暴露于气流，其中至少一个晶片被布置在基底载体的上表面上并且下表面包含至少一个凹槽口，在基底载体下面形成气垫，使基底载体悬浮在加工室内，以及沿加工室内的路径移动基底载体。
在另一实施方式中，用于在气相沉积工艺过程中使布置在基底载体上的基底悬浮的方法被提供，该方法包括使基底载体的下表面暴露于气流，其中下表面包含至少一个凹槽口，在基底载体下面形成气垫，使基底载体悬浮在加工室内，以及沿加工室内的路径移动基底载体。
在另一实施方式中，用于在气相沉积工艺过程中使布置在基底载体上的基底悬浮的方法被提供，该方法包括使基底载体的下表面暴露于气流，其中下表面包含至少两个凹槽口，在基底载体下面形成气垫，使基底载体悬浮在加工室内，以及沿加工室内的路径移动基底载体。
本发明的实施方式一般涉及CVD反应器系统及使用的相关方法。在一个实施方式中，CVD系统被提供，其包括盖组件如顶板，顶板具有沿顶板的纵轴定位的多个凸起部分。系统包括轨道，轨道具有沿轨道的纵轴定位的引导路径如通道，在轨道中，通道适用于容纳顶板的多个凸起部分，从而形成多个凸起部分和轨道的底板之间的间隙，其中间隙被配置成容纳基底。系统包括加热组件如加热元件，在基底沿轨道的通道移动时，加热元件可操作为加热基底。在一个实施方式中，轨道可操作为使基底沿轨道的通道浮动。
在一个实施方式中，系统包括支撑轨道的槽。间隙可具有从约0.5毫米到约5毫米或者从约0.5毫米到约1毫米的范围内的厚度。顶板由钼或石英形成，轨道由石英或硅石形成。顶板可操作为将气体引导至间隙，并且还可包括沿顶板的纵轴定位并布置在多个凸起部分之间的多个端口，从而形成多个凸起部分之间的路径。多个端口中的一个或更多端口适用于将气体传达和/或排出到顶板的多个凸起部分和轨道的底板之间的间隙。
加热元件的实例包括耦合到轨道或与轨道耦合的加热灯、沿轨道布置的多个加热灯、在基底沿轨道的通道移动时可操作为沿轨道移动的加热灯组、耦合到轨道或与轨道耦合的电阻加热器、耦合到基底和/或轨道或与基底和/或轨道耦合的感应加热源。加热元件可操作为维持整个基底的温差，其中温差小于10℃。在一个实施方式中，CVD系统是大气压CVD系统。
在一个实施方式中，CVD系统被提供，其包括可操作为在系统的入口处防止污染物进入系统的入口隔离器、可操作为在系统的出口处防止污染物进入系统的出口隔离器、以及布置在入口和出口隔离器之间的中间隔离器。系统还可以包括邻近入口隔离器布置的第一沉积区和邻近出口隔离器布置的第二沉积区。中间隔离器被布置在沉积区之间，并可操作为防止气体在第一沉积区和第二沉积区之间混合。
在一个实施方式中，入口隔离器还可操作为防止注入第一沉积区的气体的反向扩散，中间隔离器还可操作为防止注入第二沉积区的气体的反向扩散，以及出口隔离器还可操作为防止注入第二沉积区的气体的反向扩散。由至少一个隔离器形成的隔离区具有从约1米到约2米的范围内的长度。诸如氮气的气体被以第一流速如每分钟约30升注入入口隔离器，以防止气体从第一沉积区的反向扩散。诸如砷化氢的气体被以第一流量如每分钟约3升注入中间隔离器，以防止第一沉积区和第二沉积区之间的气体反向混合。诸如氮气的气体被以第一流速如每分钟约30升注入出口隔离器，以在系统的出口处防止污染物进入系统。在一个实施方式中，排气装置邻近每个隔离器布置，并可操作为排出由隔离器注入的气体。排气装置可邻近每个沉积区布置并可操作为排出注入沉积区的气体。
在一个实施方式中，CVD系统被提供，其包括外壳、由外壳包围的轨道，其中轨道形成适用于引导基底通过CVD系统的引导路径如通道。系统包括用于沿轨道的通道移动基底的载体，其中轨道可操作为使载体沿轨道的通道悬浮。外壳包含钼、石英或不锈钢或者由其形成，轨道包含石英、钼、熔融硅石、陶瓷或者由其形成，以及载体由石墨形成。
在一个实施方式中，轨道包含沿轨道的底板布置的多个开口和/或管道，每个可操作为提供气垫给通道和载体的底面，以使载体提升或悬浮并实质上使载体沿轨道的通道居中。管道可具有v形而载体可具有沿其底面布置的切口(例如，v形)。气体被应用到载体的切口以实质上从轨道的底板提升载体并且实质上使载体沿轨道的通道居中。轨道可被倾斜，如以小于约20°、小于约10°的角度或者约1°和约5°之间的角度倾斜，以允许基底从通道的第一端移动并浮动到通道的第二端。轨道和/或外壳可包括多个段。
在一个实施方式中，系统可包括可操作为自动将基底引入通道的输送机、可操作为自动从通道取回基底的取回器、和/或可操作为加热基底的加热元件。加热元件耦合到外壳、基底和/或轨道或与其耦合。载体可操作为沿轨道的通道运载条式基底。
在一个实施方式中，用于移动基底通过CVD系统的轨道组件被提供，轨道组件包括顶部部分，顶部部分具有底板、侧面支撑诸如一对导轨，其邻近底板布置，从而形成引导路径如通道，以沿底板引导基底。底部部分耦合到顶部部分或与其耦合，以在其间形成一个或多个室。顶部部分可包括凹陷底面而底部部分可包括凹陷顶面，以形成室。在一个实施方式中，顶部部分和/或底部部分由钼、石英、硅、氧化铝或陶瓷形成。
在一个实施方式中，顶部部分具有多个开口，多个开口被布置通过底板，以提供室和通道之间的流体连通。诸如氮气的气垫被从室提供到通道，以实质上从顶部部分的底板并沿顶部部分的底板提升和运载基底。底板可被倾斜，如以小于约10°、约20°的角度或者从约1°到约5°范围内的角度倾斜，以允许基底从通道的第一端移动并浮动到通道的第二端。
在一个实施方式中，顶部部分具有多个开口，多个开口被布置通过邻近底板的一对导轨。气体被提供通过多个开口以实质上使沿顶部部分的通道移动的基底居中。底板也可包括倾斜仿形件和/或管道，通过倾斜仿形件和/或管道提供气体，每个可操作为实质上使沿顶部部分的通道移动的基底居中。管道可具有v形和/或基底可具有用于容纳气垫的切口(例如，v形)，其沿基底的底面布置、可操作为实质上使沿顶部部分的通道移动的基底居中。
在一个实施方式中，轨道组件可包括可操作为自动将基底引入通道的输送机和/或可操作为自动从通道取回基底的取回器。注射管线可耦合到底部部分或与其耦合，以通过底板向室提供气体，从而实质上使基底沿顶部部分的底板浮动。顶部部分还可包括邻近导轨、可操作为容纳反应器盖组件如顶板的凹陷部分。轨道组件可包括槽，顶部部分和底部部分被安装在槽中。槽由石英、钼或不锈钢形成。
在一个实施方式中，用于在CVD工艺过程中形成多层材料的方法被提供，该方法包括在砷化镓基底上形成砷化镓缓冲层、在缓冲层上形成砷化铝牺牲层、以及在牺牲层上形成铝砷化镓钝化层。该方法还可包括在钝化层上形成砷化镓活性层(例如，约1000纳米厚)。该方法还可包括在活性层上形成磷砷化镓层。该方法还可包括移除牺牲层以使活性层与基底分离。在外延剥落工艺过程中，砷化铝牺牲层可被暴露于蚀刻溶液，同时砷化镓活性层与基底分离。该方法还可包括在随后的CVD工艺过程中在基底上形成额外的多层材料。缓冲层可以具有约300纳米的厚度，钝化层可以具有约30纳米的厚度，和/或牺牲层可以具有约5纳米的厚度。
在一个实施方式中，使用CVD系统在基底上形成多个外延层的方法被提供，该方法包括：在系统的入口处将基底引入引导路径如通道，同时在入口处防止污染物进入系统，在基底沿系统的通道移动时，在基底上沉积第一外延层，在基底沿系统的通道移动时，在基底上沉积第二外延层，防止第一沉积步骤和第二沉积步骤之间的气体混合，以及在系统的出口处从通道取回基底，同时在出口处防止污染物进入系统。该方法还可包括：在沉积第一外延层之前，加热基底；在第一和第二层外延层被沉积在基底上时，维持基底的温度；和/或在沉积第二外延层之后，冷却基底。基底可实质上沿系统的通道浮动。第一外延层可包括砷化铝和/或第二外延层可包括砷化镓。该方法还可包括在外延层的沉积过程中，在基底上沉积磷砷化镓层和/或将基底加热到从约300℃到约800℃的范围内的温度。基底的中心温度到边缘温度可以在彼此温差的10℃内。
在一个实施方式中，CVD反应器被提供，其包括具有主体的盖组件以及具有主体和沿主体的纵轴定位的引导路径的轨道组件。盖组件的主体和轨道组件的主体耦合在一起以在其间形成间隙，该间隙被配置成容纳基底。该反应器还可以包括加热组件，加热组件包含沿轨道组件布置、并可操作为在基底沿引导路径移动时加热基底的多个加热灯。该反应器还可包括轨道组件支撑，其中轨道组件被布置在轨道组件支撑中。轨道组件的主体可包含在其内并沿主体的纵轴延伸的气体腔、和从气体腔延伸到引导路径的上表面并被配置成沿引导路径提供气垫的多个端口。轨道组件的主体可包含石英。盖组件的主体可包括被配置成向引导路径提供流体连通的多个端口。加热组件可以可操作为维持整个基底的温差，其中温差小于10℃。在一个实施方式中，CVD反应器是大气压CVD反应器。
在一个实施方式中，CVD系统被提供，其包括可操作为在系统的入口处防止污染物进入系统的入口隔离器、可操作为在系统的出口处防止污染物进入系统的出口隔离器、以及布置在入口隔离器和出口隔离器之间的中间隔离器。该系统还可以包括邻近入口隔离器布置的第一沉积区和邻近出口隔离器布置的第二沉积区。中间隔离器被布置在沉积区之间，并可操作为防止第一沉积区和第二沉积区之间的气体混合。气体被以第一流速注入入口隔离器，以防止气体从第一沉积区的反向扩散，气体被以第一流速注入中间隔离器，以防止第一沉积区和第二沉积区之间的气体混合，和/或气体被以第一流速注入出口隔离器，以在系统的出口处防止污染物进入系统。排气装置可邻近每个隔离器布置并可操作为排出由隔离器注入的气体和/或邻近每个沉积区布置并可操作为排出注入沉积区的气体。
在一个实施方式中，CVD系统被提供，其包括外壳、由外壳包围的轨道、和基底载体，在外壳中轨道包含适于引导基底通过CVD系统的引导路径，以及基底载体用于沿引导路径移动基底，其中轨道可操作为使基底载体沿引导路径悬浮。轨道可包括可操作为向引导路径提供气垫的多个开口。气垫被应用到基底载体的底面，以从轨道的底板提升基底载体。轨道可包括沿引导路径布置并可操作为实质上使基底载体沿轨道的引导路径居中的管道。气垫可通过管道被提供到基底载体的底面，以实质上从轨道的底板提升基底载体。轨道可被倾斜以允许基底从引导路径的第一端移动到引导路径的第二端。该系统可包括加热组件，加热组件包含沿轨道布置、并可操作为在基底沿引导路径移动时加热基底的多个加热灯。
CVD反应器、室、系统、区域及这些反应器的衍生物可被用于各种CVD和/或外延淀积工艺，以在晶片或基底上形成各类材料，如本文的实施方式中所描述的。在一个实施方式中，III/V族材料-其包含III族(例如硼、铝、镓或铟)的至少一种元素和V族(例如氮、磷、砷或锑)的至少一种元素-可被形成或沉积在晶片上。沉积材料的实例可包含氮化镓、磷化铟、磷化铟镓、砷化镓、铝砷化镓、砷化铝及其衍生物、其合金、其多层或其组合。在本文的一些实施方式中，沉积材料可以是外延材料。沉积材料或外延材料可包含一层，但通常包含多层。在一些实例中，外延材料包含具有砷化镓的一层和具有铝砷化镓的另一层。在另一实例中，外延材料包含砷化镓缓冲层、铝砷化镓钝化层和砷化镓活跃层。砷化镓缓冲层可具有从约100纳米到约500纳米范围内的厚度，如约300纳米，砷化铝牺牲层可具有从约1纳米到约20纳米范围内的厚度，如约5纳米，铝砷化镓钝化层可具有从约10纳米到约50纳米范围内的厚度，如30纳米，以及砷化镓活性层可具有从约500纳米到约2000纳米范围内的厚度，如约1000纳米。在一些实例中，外延材料还包含第二铝砷化镓钝化层。
在一个实施方式中，在CVD反应器、室、系统、区域中使用的工艺气体可包含砷化氢、氩气、氦气、氮气、氢气或其混合物。在一个实例中，工艺气体包含砷前体，如砷化氢。在其它实施方式中，第一前体可包含铝前体、镓前体、铟前体或其组合，而第二前体可包含氮前体、磷前体、砷前体、锑前体或其组合。
在可选实施方式中，CVD系统2000包含在线性路径中接连布置的多个喷头2010，如图20所描绘的。喷头2010可平铺在一起，以产生更大喷头的效果，如形成大生长区或大沉积区。多个晶片2002在沉积工艺过程中停留在母板(platter)2004上。晶片2002也可以按照平铺图案放置，以便不受喷头2010之间的任何接缝的影响。在一个工艺实施方式中，CVD系统2000可在喷头2010的平铺之间排气，如在排气端口2014和2016排气，以便降低流动速度。CVD系统2000也可在排气端口2012和2018处排气。
在另一可选实施方式中，CVD系统2100包含沿线性路径的加热区2120、生长区2130和冷却区2140，如图21所描绘的。喷头(未示出)通常被布置在生长区2130内。多个晶片2102停留在每个加工区内的每个母板2104上，每个加工区例如为加热区2120、生长区2130以及冷却区2140。母板2104包含凸起边缘2106，以便形成绕每组晶片2012的“口袋”-如工艺区2110。工艺区2110将晶片2102保持在每个加工区内的半封闭环境中。母板2104被布置在平台2108上，平台2108包含加热器、冷却器和温度调节系统(未示出)。因此，对于加热区2120、生长区2130和冷却区2140的每个的温度可以由平台2108独立控制和调节。
CVD系统2100提供比生长区窄得多的间隙用于隔离，并降低用于回流隔离的总流量的要求。在一个工艺实施方式中，加热区2120和生长区2130可被其间的隔离排气端口2114分开，同样，生长区2130和冷却区2140可被隔离排气端口2116分开。
虽然上述内容针对本发明的实施方式，但是可以设计出本发明的其它和进一步的实施方式而不偏离本发明的基本范围，并且本发明的范围由随后的权利要求确定。

Claims (32)

1.一种用于在连续化学气相沉积工艺过程中形成多层材料的方法，所述方法包括：
连续地推进多个晶片通过沉积系统，其中，所述沉积系统包括第一沉积区、第二沉积区、第三沉积区和第四沉积区；
在所述第一沉积区内在第一晶片上沉积缓冲层；
在所述第二沉积区内在所述第一晶片上沉积牺牲层，同时在所述第一沉积区内在第二晶片上沉积所述缓冲层；
在所述第三沉积区内在所述第一晶片上沉积钝化层，同时在所述第二沉积区内在所述第二晶片上沉积所述牺牲层，并且同时在所述第一沉积区内在第三晶片上沉积所述缓冲层；以及
在所述第四沉积区内在所述第一晶片上沉积砷化镓活性层，同时在所述第三沉积区内在所述第二晶片上沉积所述钝化层，同时在所述第二沉积区内在所述第三晶片上沉积所述牺牲层，并且同时在所述第一沉积区内在第四晶片上沉积所述缓冲层。
2.如权利要求1所述的方法，还包括在将所述晶片中的每个推进所述第一沉积区之前，在加热区内将所述晶片中的每个加热到预定温度。
3.如权利要求2所述的方法，其中，所述预定温度在从约50℃到约750℃的范围内。
4.如权利要求3所述的方法，其中，所述预定温度在从约100℃到约350℃的范围内。
5.如权利要求1所述的方法，还包括在沉积砷化镓活性层之后，将所述晶片中的每个转移进冷却区。
6.如权利要求5所述的方法，还包括当所述晶片中的每个在所述冷却区中时，将所述晶片中的每个冷却到在从约18℃到约30℃范围内的预定温度。
7.如权利要求1所述的方法，其中，所述晶片在进入所述第一沉积区之前，经过加热区，并且所述晶片在退出所述第四沉积区之后，经过冷却区。
8.如权利要求7所述的方法，其中，所述加热区、所述第一沉积区、第二沉积区、第三沉积区和第四沉积区以及所述冷却区共享公共线性路径，并且所述晶片在所述沉积系统内连续地且水平地沿所述公共线性路径推进。
9.如权利要求1所述的方法，还包括使至少一种气体在所述沉积区中的每个之间流动以在其间形成气幕。
10.如权利要求9所述的方法，其中，所述至少一种气体包括氢气、砷化氢、氢气和砷化氢的混合物、氮气、氩气或其组合。
11.如权利要求10所述的方法，其中，所述至少一种气体包括氢气和砷化氢的混合物。
12.如权利要求1所述的方法，还包括在第五沉积区内在所述第一晶片上沉积含镓层，同时在所述第四沉积区内在所述第二晶片上沉积所述砷化镓活性层，同时在所述第三沉积区内在所述第三晶片上沉积所述钝化层，同时在所述第二沉积区内在所述第四晶片上沉积所述牺牲层，并且同时在所述第一沉积区内在第五晶片上沉积所述缓冲层。
13.如权利要求12所述的方法，其中，所述含镓层包括磷砷化镓。
14.如权利要求1所述的方法，其中，所述晶片是砷化镓晶片。
15.一种用于在连续化学气相沉积工艺过程中形成多层材料的方法，所述方法包括：
连续地推进多个晶片通过沉积系统，其中，所述沉积系统包括加热区、第一沉积区、第二沉积区、第三沉积区、第四沉积区和冷却区；
在所述第一沉积区内在第一晶片上沉积砷化镓缓冲层；
在所述第二沉积区内在所述第一晶片上沉积砷化铝牺牲层，同时在所述第一沉积区内在第二晶片上沉积所述砷化镓缓冲层；
在所述第三沉积区内在所述第一晶片上沉积铝砷化镓钝化层，同时在所述第二沉积区内在所述第二晶片上沉积所述砷化铝牺牲层，并且同时在所述第一沉积区内在第三晶片上沉积所述砷化镓缓冲层；以及
在所述第四沉积区内在所述第一晶片上沉积砷化镓活性层，同时在所述第三沉积区内在所述第二晶片上沉积所述铝砷化镓钝化层，同时在所述第二沉积区内在所述第三晶片上沉积所述砷化铝牺牲层，并且同时在所述第一沉积区内在第四晶片上沉积所述砷化镓缓冲层。
16.一种用于在连续化学气相沉积工艺过程中形成多层材料的方法，所述方法包括：
连续地推进多个晶片通过沉积系统，其中，所述沉积系统包括第一沉积区、第二沉积区、第三沉积区和第四沉积区；
在所述第一沉积区内在第一晶片上沉积第一材料层；
在所述第二沉积区内在所述第一晶片上沉积第二材料层，同时在所述第一沉积区内在第二晶片上沉积所述第一材料层；
在所述第三沉积区内在所述第一晶片上沉积第三材料层，同时在所述第二沉积区内在所述第二晶片上沉积所述第二材料层，并且同时在所述第一沉积区内在第三晶片上沉积所述第一材料层；以及
在所述第四沉积区内在所述第一晶片上沉积第四材料层，同时在所述第三沉积区内在所述第二晶片上沉积所述第三材料层，同时在所述第二沉积区内在所述第三晶片上沉积所述第二材料层，并且同时在所述第一沉积区内在第四晶片上沉积所述第一材料层。
17.如权利要求16所述的方法，其中，所述第一材料层、所述第二材料层、所述第三材料层和所述第四材料层具有相同的成分。
18.如权利要求16所述的方法，其中，所述第一材料层、所述第二材料层、所述第三材料层和所述第四材料层中的每层具有不同的成分。
19.如权利要求16所述的方法，其中，所述第一材料层、所述第二材料层、所述第三材料层和所述第四材料层中的每层包括砷。
20.如权利要求16所述的方法，还包括在第五沉积区内在所述第一晶片上沉积第五材料层，同时在所述第四沉积区内在所述第二晶片上沉积所述第四材料层，同时在所述第三沉积区内在所述第三晶片上沉积所述第三材料层，同时在所述第二沉积区内在所述第四晶片上沉积所述第二材料层，并且同时在所述第一沉积区内在第五晶片上沉积所述第一材料层。
21.如权利要求16所述的方法，还包括在将所述晶片中的每个推进到所述第一沉积区之前，在加热区内将所述晶片中的每个加热到预定温度。
22.如权利要求21所述的方法，其中，所述预定温度在从约50℃到约750℃的范围内。
23.如权利要求22所述的方法，其中，所述预定温度在从约100℃到约350℃的范围内。
24.如权利要求22所述的方法，其中，所述晶片中的每个关于从约2分钟到约6分钟范围内的持续时间被加热到预定温度。
25.如权利要求24所述的方法，其中，所述持续时间在从约3分钟到约5分钟的范围内。
26.如权利要求16所述的方法，还包括在沉积所述第四材料层之后，将所述晶片中的每个转移进冷却区。
27.如权利要求26所述的方法，还包括当所述晶片中的每个在所述冷却区中时，将所述晶片中的每个冷却到预定温度。
28.如权利要求27所述的方法，其中，所述预定温度在从约18℃到约30℃的范围内。
29.如权利要求27所述的方法，其中，所述晶片中的每个关于从约2分钟到约6分钟范围内的持续时间被冷却到预定温度。
30.如权利要求29所述的方法，其中，所述持续时间在从约3分钟到约5分钟的范围内。
31.如权利要求16所述的方法，其中，所述晶片在进入所述第一沉积区之前，经过加热区，并且所述晶片在退出所述第四沉积区之后，经过冷却区。
32.如权利要求31所述的方法，其中，所述加热区、所述第一沉积区、第二沉积区、第三沉积区和第四沉积区以及所述冷却区共享公共线性路径，所述晶片在所述沉积系统内连续地且水平地在一个方向上沿所述公共线性路径横过。
CN2009801498416A 2008-10-10 2009-10-12 连续进给式化学气相沉积 Pending CN102246273A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10428808P 2008-10-10 2008-10-10
US61/104,288 2008-10-10
PCT/US2009/060372 WO2010042927A2 (en) 2008-10-10 2009-10-12 Continuous feed chemical vapor deposition

Publications (1)

Publication Number Publication Date
CN102246273A true CN102246273A (zh) 2011-11-16

Family

ID=42101256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801498416A Pending CN102246273A (zh) 2008-10-10 2009-10-12 连续进给式化学气相沉积

Country Status (6)

Country Link
US (1) US8008174B2 (zh)
EP (1) EP2351069A4 (zh)
KR (1) KR20110069852A (zh)
CN (1) CN102246273A (zh)
TW (1) TW201034055A (zh)
WO (1) WO2010042927A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113422290A (zh) * 2021-08-24 2021-09-21 度亘激光技术（苏州）有限公司 半导体结构钝化方法及设备
CN116936421A (zh) * 2023-09-15 2023-10-24 上海陛通半导体能源科技股份有限公司 晶圆生产设备和晶圆生产工艺

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100212591A1 (en) * 2008-05-30 2010-08-26 Alta Devices, Inc. Reactor lid assembly for vapor deposition
US8852696B2 (en) * 2008-05-30 2014-10-07 Alta Devices, Inc. Method for vapor deposition
US20090325367A1 (en) * 2008-05-30 2009-12-31 Alta Devices, Inc. Methods and apparatus for a chemical vapor deposition reactor
US20100206229A1 (en) * 2008-05-30 2010-08-19 Alta Devices, Inc. Vapor deposition reactor system
US8859042B2 (en) * 2008-05-30 2014-10-14 Alta Devices, Inc. Methods for heating with lamps
US20100209082A1 (en) * 2008-05-30 2010-08-19 Alta Devices, Inc. Heating lamp system
US9169554B2 (en) * 2008-05-30 2015-10-27 Alta Devices, Inc. Wafer carrier track
EP2359392A2 (en) * 2008-10-10 2011-08-24 Alta Devices, Inc. Concentric showerhead for vapor deposition
WO2010107842A2 (en) * 2009-03-16 2010-09-23 Alta Devices, Inc. Showerhead for vapor deposition
US9127364B2 (en) 2009-10-28 2015-09-08 Alta Devices, Inc. Reactor clean
WO2011109560A1 (en) * 2010-03-02 2011-09-09 Alta Devices, Inc. Epitaxial lift off systems and methods
US8865259B2 (en) * 2010-04-26 2014-10-21 Singulus Mocvd Gmbh I.Gr. Method and system for inline chemical vapor deposition
US20120225206A1 (en) * 2011-03-01 2012-09-06 Applied Materials, Inc. Apparatus and Process for Atomic Layer Deposition
JP2014523479A (ja) * 2011-06-09 2014-09-11 シンギュラス エムオーシーヴィディー ゲーエムベーハー イー．ゲール． インライン式の化学気相成長の方法及びシステム
US20120318457A1 (en) * 2011-06-17 2012-12-20 Son Nguyen Materials and coatings for a showerhead in a processing system
US9994936B2 (en) * 2011-08-15 2018-06-12 Alta Devices, Inc. Off-axis epitaxial lift off process
US9175393B1 (en) 2011-08-31 2015-11-03 Alta Devices, Inc. Tiled showerhead for a semiconductor chemical vapor deposition reactor
US9212422B2 (en) 2011-08-31 2015-12-15 Alta Devices, Inc. CVD reactor with gas flow virtual walls
US9644268B2 (en) 2011-08-31 2017-05-09 Alta Devices, Inc. Thermal bridge for chemical vapor deposition reactors
US10066297B2 (en) 2011-08-31 2018-09-04 Alta Devices, Inc. Tiled showerhead for a semiconductor chemical vapor deposition reactor
US9525099B2 (en) * 2012-04-19 2016-12-20 Intevac, Inc. Dual-mask arrangement for solar cell fabrication
US9502276B2 (en) 2012-04-26 2016-11-22 Intevac, Inc. System architecture for vacuum processing
US10062600B2 (en) 2012-04-26 2018-08-28 Intevac, Inc. System and method for bi-facial processing of substrates
US9267205B1 (en) 2012-05-30 2016-02-23 Alta Devices, Inc. Fastener system for supporting a liner plate in a gas showerhead reactor
US9105286B2 (en) 2013-07-30 2015-08-11 HGST Netherlands B.V. Method using epitaxial transfer to integrate HAMR photonic integrated circuit (PIC) into recording head wafer
CN106688088B (zh) 2014-08-05 2020-01-10 因特瓦克公司 注入掩膜及对齐
JP6968701B2 (ja) * 2015-05-02 2021-11-17 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 低誘電率かつ低湿式エッチング速度の誘電体薄膜を堆積させるための方法
US10932323B2 (en) 2015-08-03 2021-02-23 Alta Devices, Inc. Reflector and susceptor assembly for chemical vapor deposition reactor
JP7437186B2 (ja) * 2020-02-26 2024-02-22 Ｊｓｗアクティナシステム株式会社 浮上搬送装置、及びレーザ処理装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993533A (en) * 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
EP0193830A3 (en) * 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4445965A (en) * 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
US4846931A (en) * 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US5074736A (en) * 1988-12-20 1991-12-24 Texas Instruments Incorporated Semiconductor wafer carrier design
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5122852A (en) * 1990-04-23 1992-06-16 Bell Communications Research, Inc. Grafted-crystal-film integrated optics and optoelectronic devices
US5201996A (en) * 1990-04-30 1993-04-13 Bell Communications Research, Inc. Patterning method for epitaxial lift-off processing
US5124278A (en) * 1990-09-21 1992-06-23 Air Products And Chemicals, Inc. Amino replacements for arsine, antimony and phosphine
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5221637A (en) * 1991-05-31 1993-06-22 Interuniversitair Micro Elektronica Centrum Vzw Mesa release and deposition (MRD) method for stress relief in heteroepitaxially grown GaAs on Si
US5277749A (en) * 1991-10-17 1994-01-11 International Business Machines Corporation Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
JPH07508856A (ja) * 1992-04-08 1995-09-28 ジョージア テック リサーチ コーポレイション 成長基板から薄膜材料をリフトオフするためのプロセス
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
FR2690278A1 (fr) * 1992-04-15 1993-10-22 Picogiga Sa Composant photovoltaïque multispectral à empilement de cellules, et procédé de réalisation.
FR2690279B1 (fr) * 1992-04-15 1997-10-03 Picogiga Sa Composant photovoltauique multispectral.
JP3218414B2 (ja) * 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
US5276345A (en) * 1992-10-30 1994-01-04 California Institute Of Technology Composite GaAs-on-quartz substrate for integration of millimeter-wave passive and active device circuitry
US5344517A (en) * 1993-04-22 1994-09-06 Bandgap Technology Corporation Method for lift-off of epitaxial layers and applications thereof
US5528719A (en) * 1993-10-26 1996-06-18 Sumitomo Metal Mining Company Limited Optical fiber guide structure and method of fabricating same
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
US5411592A (en) * 1994-06-06 1995-05-02 Ovonic Battery Company, Inc. Apparatus for deposition of thin-film, solid state batteries
US5641381A (en) * 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6291313B1 (en) * 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6504524B1 (en) * 2000-03-08 2003-01-07 E Ink Corporation Addressing methods for displays having zero time-average field
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
US6221740B1 (en) * 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP2003506883A (ja) * 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP2001274528A (ja) * 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
NL1016431C2 (nl) * 2000-10-18 2002-04-22 Univ Nijmegen Werkwijze voor het scheiden van een film en een substraat.
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US20060073276A1 (en) * 2004-10-04 2006-04-06 Eric Antonissen Multi-zone atomic layer deposition apparatus and method
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
US20090161713A1 (en) 2005-06-08 2009-06-25 Firecomms Limited Surface emitting optical devices
US7531470B2 (en) * 2005-09-27 2009-05-12 Advantech Global, Ltd Method and apparatus for electronic device manufacture using shadow masks
US7153761B1 (en) * 2005-10-03 2006-12-26 Los Alamos National Security, Llc Method of transferring a thin crystalline semiconductor layer
US7638410B2 (en) * 2005-10-03 2009-12-29 Los Alamos National Security, Llc Method of transferring strained semiconductor structure
US20090325367A1 (en) * 2008-05-30 2009-12-31 Alta Devices, Inc. Methods and apparatus for a chemical vapor deposition reactor
WO2009155122A2 (en) * 2008-05-30 2009-12-23 Alta Devices, Inc. Epitaxial lift off stacks and methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113422290A (zh) * 2021-08-24 2021-09-21 度亘激光技术（苏州）有限公司 半导体结构钝化方法及设备
CN116936421A (zh) * 2023-09-15 2023-10-24 上海陛通半导体能源科技股份有限公司 晶圆生产设备和晶圆生产工艺
CN116936421B (zh) * 2023-09-15 2023-12-01 上海陛通半导体能源科技股份有限公司 晶圆生产设备和晶圆生产工艺

Also Published As

Publication number Publication date
US8008174B2 (en) 2011-08-30
KR20110069852A (ko) 2011-06-23
EP2351069A4 (en) 2014-06-04
TW201034055A (en) 2010-09-16
US20100120233A1 (en) 2010-05-13
WO2010042927A3 (en) 2010-07-22
EP2351069A2 (en) 2011-08-03
WO2010042927A2 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
CN102246273A (zh) 连续进给式化学气相沉积
CN102246274A (zh) 用于气相沉积的同轴喷头
CN102084460A (zh) 用于化学气相沉积反应器的方法和设备
CN102422392B (zh) 加热灯系统及其方法
US8859042B2 (en) Methods for heating with lamps
US9169554B2 (en) Wafer carrier track
US20160130724A1 (en) Heating lamp system
US8852696B2 (en) Method for vapor deposition
US20100206229A1 (en) Vapor deposition reactor system
US20100212591A1 (en) Reactor lid assembly for vapor deposition
US20110308463A1 (en) Chemical vapor deposition reactor with isolated sequential processing zones

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111116

WD01 Invention patent application deemed withdrawn after publication