CN102301450A - 用于外延剥离的多个堆栈沉积 - Google Patents

用于外延剥离的多个堆栈沉积 Download PDF

Info

Publication number
CN102301450A
CN102301450A CN2009801559689A CN200980155968A CN102301450A CN 102301450 A CN102301450 A CN 102301450A CN 2009801559689 A CN2009801559689 A CN 2009801559689A CN 200980155968 A CN200980155968 A CN 200980155968A CN 102301450 A CN102301450 A CN 102301450A
Authority
CN
China
Prior art keywords
epitaxial film
layer
epitaxial
sacrifice layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801559689A
Other languages
English (en)
Inventor
何甘
安德瑞斯·海吉杜斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Awbscqemgk Inc
Original Assignee
Awbscqemgk Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Awbscqemgk Inc filed Critical Awbscqemgk Inc
Publication of CN102301450A publication Critical patent/CN102301450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0725—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0735—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising only AIIIBV compound semiconductors, e.g. GaAs/AlGaAs or InP/GaInAs solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明的实施例提供一种含有布置于衬底上的多个磊晶堆栈的薄膜堆栈，及一种用于形成此薄膜堆栈的方法。在一实施例中，该外延堆栈含有布置于该衬底上的第一牺牲层、布置于该第一牺牲层上的第一外延膜、布置于该第一外延膜上的第二牺牲层，及布置于该第二牺牲层上的第二外延膜。该薄膜堆栈可进一步含有布置于牺牲层上的额外的外延膜。通常，所述外延膜含有砷化镓合金，且所述牺牲层含有砷化铝合金。方法提供通过在外延剥离(ELO)过程期间蚀刻掉所述牺牲层而自该衬底移除所述外延膜。所述外延膜可用作光伏电池、激光二极管，或其它器件或材料。

Description

用于外延剥离的多个堆栈沉积
发明背景
发明领域
本发明的实施例大体而言关于电子器件制造，诸如光伏器件或半导体器件的制造，且更具体地关于薄膜及用于形成此等膜的方法(诸如通过外延剥离(ELO)技术)。
背景技术的描述
电子器件制造的关键阶段涉及处理及封装用于太阳能工业和半导体工业的薄膜。此类器件可通过在生长衬底上的牺牲层上沉积外延层，接着蚀刻牺牲层以使外延层与生长衬底分离而得以制造。此技术称作外延剥离(ELO)，且薄外延层称作ELO薄膜。这些薄膜通常用作光伏电池、激光二极管、半导体器件，或另一类型的电子器件。外延薄膜非常难以处理、结合至衬底及封装，因为每一膜非常易碎(例如，在非常小的力下断裂)且具有极窄尺寸(例如，难以对准)。
而且，ELO工艺对于商业上生产薄膜器件而言一直为成本高昂的技术。当前的ELO工艺包括在产生单一薄膜之前，通过许多制造步骤转移单一的生长衬底。该当前的工艺耗时、成本高，且很少生产商业质量的薄膜。
因此，需要更强健的ELO薄膜材料及形成这种材料的方法，其中该方法比已知的工艺省时且低廉。
发明内容
本发明的实施例提供含有布置于衬底上的多个外延堆栈的薄膜堆栈，及形成该薄膜堆栈的方法。每一外延堆栈含有布置于牺牲层上的至少一外延膜。通过在外延剥离(ELO)过程期间蚀刻掉牺牲层而使外延膜与衬底分离并自衬底移除外延膜。所述外延膜为可用于制造光伏电池、激光二极管、半导体器件或其它电子器件或材料的ELO薄膜材料及器件。
在一实施例中，提供布置于衬底表面上的薄膜堆栈，其包括布置于衬底(例如，砷化镓衬底)上的多个外延堆栈，其中每一外延堆栈含有布置于牺牲层上的外延膜。在所述实例中，该多个外延堆栈可含有2个或更多的外延堆栈，诸如3个、4个、5个、6个、10个、12个、20个、30个、50个、100个，或更多外延堆栈。多个外延堆栈中的外延膜中的每一个可具有相同的成分或具有不同的成分。而且，多个外延堆栈中的牺牲层中的每一个可具有相同的成分或具有不同的成分。
在一些实施例中，提供布置于衬底表面上的外延堆栈，其含有布置于衬底上的第一牺牲层、布置于该第一牺牲层上的第一外延膜、布置于该第一外延膜上的第二牺牲层，及布置于该第二牺牲层上的第二外延膜。该外延堆栈可还含有布置于该第二外延膜上的第三牺牲层及布置于该第三牺牲层上的第三外延膜。在其他实施例中，该外延膜可还含有布置于牺牲层上的额外的数对外延膜，其中每一对布置在先前最后沉积的外延膜上。
在一具体实例中，布置于衬底表面上的该外延堆栈含有布置于含有砷化镓的衬底上的第一牺牲层、布置于该第一牺牲层上的第一外延膜、布置于该第一外延膜上的第二牺牲层、布置于该第二牺牲层上的第二外延膜、布置于该第二外延膜上的第三牺牲层，及布置于该第三牺牲层上的第三外延膜，其中该第一外延膜、该第二外延膜及该第三外延膜中的每一个独立地含有砷化镓或砷化镓合金，且该第一牺牲层、该第二牺牲层、该第三牺牲层及任何额外的牺牲层中的每一个独立地含有砷化铝或砷化铝合金。
在另一实施例中，提供一种用于在衬底表面上形成外延堆栈的方法，其包括在衬底上沉积第一牺牲层、在该第一牺牲层上沉积第一外延膜、在该第一外延膜上沉积第二牺牲层、在该第二牺牲层上沉积第二外延膜，及在ELO过程期间使该第一外延膜及该第二外延膜与该衬底分离。
在一些实例中，该方法提供在该ELO过程之前，在处理腔室的第一沉积区域内的该第二外延膜上形成第三牺牲层，及在该处理腔室的第二沉积区域内的该第三牺牲层上形成第三外延膜。
该ELO过程可包括蚀刻掉第二牺牲层并同时去除第二外延膜及蚀刻掉第一牺牲层并同时去除第一外延膜。在一些实施例中，该方法提供了将第一外延膜、第二外延膜及任何附加的外延膜同时与衬底分离。在其他实施例中，该方法提供了从离衬底最远到离衬底最近的下降顺序蚀刻牺牲层，这样将以同样的顺序去除外延膜。例如，蚀刻掉第一牺牲层同时去除第一外延膜在蚀刻掉第二牺牲层同时去除第二外延膜之后。同样，蚀刻掉第二牺牲层同时去除第二外延膜在蚀刻掉第三牺牲层同时去除第三外延膜之后。
在一些实施例中，提供一种用于在衬底表面上形成外延膜堆栈的方法，其包括在处理腔室的第一沉积区域内的衬底上形成第一牺牲层、在该处理腔室的第二沉积区域内的该第一牺牲层上形成第一外延膜、在该处理腔室的该第一沉积区域内的该第一外延膜上形成第二牺牲层、在该处理腔室的该第二沉积区域内的该第二牺牲层上形成第二外延膜，及在ELO过程期间使该第一外延膜及该第二外延膜与该衬底分离。该ELO工艺提供蚀刻掉该第二牺牲层，同时移除该第二外延膜，及蚀刻掉该第一牺牲层，同时移除该第一外延膜。在许多实例中，该方法还包括在至少一个ELO过程之前，在处理腔室的第一沉积区域内的第二外延膜上形成第三牺牲层，及在处理腔室的第二沉积区域内的第三牺牲层上形成第三外延膜。
在另一实施例中，提供一种用于在处理腔室内的衬底表面上形成外延膜堆栈的方法，其包括通过在衬底上沉积第一牺牲层及在该第一牺牲层上沉积第一外延膜而在该衬底上形成第一外延堆栈；在该衬底上且在该第一外延堆栈上形成额外的外延堆栈，其中每一额外的外延堆栈含有沉积于牺牲层上的外延膜，且每一牺牲层沉积于先前沉积的外延堆栈的该外延膜上；该方法还提供在ELO过程期间，蚀刻所述牺牲层，同时自该衬底移除所述外延膜。
在一些实施例中，该衬底可布置于处理腔室内的可旋转压板或旋转料架(carousel)或可旋转鼓轮(drum)上。多个衬底可布置于所述处理腔室内的所述可旋转压板或所述可旋转鼓轮上，而多个牺牲层及外延膜沉积于所述衬底中的每一个上。在一些实施例中，衬底可定位于第一喷淋头下方以沉积牺牲层，且该衬底随后经旋转且定位于第二喷淋头下方以在所述牺牲层中的每一个上沉积外延膜。可自该处理腔室的不同区域，或自该处理腔室内的不同喷淋头沉积每一外延膜的多个层。
每一外延膜可具有相同的成分或具有不同的成分。在一些实例中，每一外延膜可独立地含有砷化镓、砷化铝镓、磷化铟镓、其合金、其衍生物，或其组合。而且，每一外延膜可具有多个层。在一实例中，每一外延膜独立地具有一含有砷化镓的层及含有砷化铝镓的另一层。在许多实例中，外延膜可具有在约500nm到约3000nm、或在约1000nm到约2000nm、或在约1200nm到约1800nm的范围内的厚度。
在其它实例中，每一外延膜可独立地含有缓冲层、钝化层，及砷化镓活性层。在一些实例中，每一外延膜还含有第二钝化层。在一实例中，每一外延膜可独立地具有含有砷化镓的缓冲层、含有砷化铝镓的两个钝化层，及砷化镓活性层。该砷化镓缓冲层可具有在约100nm至约400nm的范围内的厚度，该砷化铝镓钝化层中的每一个可具有在约10nm至约50nm的范围内的厚度，且该砷化镓活性层可具有在约400nm至约2,000nm的范围内的厚度。在其它实例中，该砷化镓缓冲层可具有约300nm的厚度，该砷化铝镓钝化层中的每一个可具有约30nm的厚度，且该砷化镓活性层可具有约1,000nm的厚度。
在一些实例中，该外延膜中的每一个具有含有多个层的太阳能或光伏电池结构。在一实例中，该太阳能或光伏电池结构含有诸如砷化镓、n型掺杂砷化镓、p型掺杂砷化镓、砷化铝镓、n型掺杂砷化铝镓、p型掺杂砷化铝镓、磷化铟镓、其合金、其衍生物，或其组合的材料。
在另一实施例中，该牺牲层中的每一个含有可被蚀刻剂(例如，HF)容易地蚀刻的选择性蚀刻材料，其中该蚀刻剂不蚀刻或大体上蚀刻外延膜的材料。包含在牺牲层中的示例性选择性蚀刻材料包括砷化镓、其合金、其衍生物、及其组合。在一些实例中，该牺牲层中的每一个可独立地含有砷化铝层。每一牺牲层可具有约20nm或更小的厚度，诸如在约1nm至约10nm的范围内，或约4nm至约6nm的范围内。在许多实例中，该衬底或晶片含有砷化镓、砷化镓合金、n型掺杂砷化镓、p型掺杂砷化镓，或其衍生物。
在一些实施例中，可在ELO过程的蚀刻步骤期间将所述牺牲层暴露至湿蚀刻溶液。该湿蚀刻溶液可含有氢氟酸，且还含有表面活性剂及/或缓冲剂。在某一实例中，所述牺牲层或材料可在湿蚀刻过程期间以约0.3mm/hr或更大，优选约1mm/hr或更大，且更优选约5mm/hr或更大的速率加以蚀刻。
在一替代实施例中，可在ELO过程的蚀刻步骤期间将牺牲层暴露至电化学蚀刻。该电化学蚀刻可包括偏压过程或电流过程。在另一实施例中，可在ELO蚀刻步骤期间将牺牲层或材料暴露至气相蚀刻。该气相蚀刻包括将牺牲层或材料暴露至氟化氢蒸气。本文中所描述的ELO过程可含有蚀刻过程或蚀刻步骤，诸如光化学蚀刻过程、热增强蚀刻过程、等离子增强蚀刻过程、应力增强蚀刻过程、其衍生物，或其组合。
附图描述
因此，可详细理解本发明的上述特征的方式，即上文简要概述的本发明的更具体描述可参照实施例进行，一些实施例图示于附图中。然而，应注意，附图仅图示本发明的典型实施例，且因此不欲视为其范围的限制，因为本发明可允许其它同等有效的实施例。
图1描绘根据本文中所描述的实施例的含有在可旋转压板或旋转料架上的衬底的气相沉积系统；
图2描绘根据本文中所描述的其它实施例的含有可旋转鼓轮上的衬底的另一气相沉积系统；
图3描绘根据本文中所描述的其它实施例的含有一轨道上的衬底的另一气相沉积系统；
图4A描绘根据本文中所描述的实施例的布置于一晶片上的ELO薄膜堆栈；
图4B描绘根据本文中所描述的实施例的布置于一晶片上的多个ELO薄膜堆栈；
图5A描绘根据本文中所描述的其它实施例的布置于一晶片上的另一多个ELO薄膜堆栈；及
图5B描绘根据本文中所描述的另一实施例的布置于一晶片上的另一多个ELO薄膜堆栈。
详细描述
图1描绘如本文中的一实施例中所描述的气相沉积系统100，其含有在处理腔室102内的旋转料架或可旋转压板110上的衬底或晶片120a-120e。气相沉积系统100还含有多个喷淋头130a-130e，这些喷淋头130a-130e经由质量流量控制器(MFC)104与多个试剂源140a-140e流体连通且耦接。管道可延伸到喷淋头130a-130e与MFC 104之间以及试剂源140a-140e与MFC 104之间。
每一试剂源140可含有化学试剂的一个源或化学试剂的多个源。可旋转压板110可经旋转或转动以将每一晶片120定位于单个的喷淋头130下方，同时该多个喷淋头130a-130e保持固定。通常，衬底或晶片120含有以下物质或由以下物质制成：砷化镓、砷化镓合金、n型掺杂砷化镓、p型掺杂砷化镓，或其衍生物。
图1描绘两组多个晶片120a-120e，其相应地定位于两组多个喷淋头130a-130e下方且暴露至来自试剂源140a-140e的化学试剂。可旋转压板110可经转动以使得每一晶片120a-120e定位于每一喷淋头130a-130e下方且在每一CVD工艺步骤中，每一喷淋头处顺序地暴露至来自试剂源140a-140e的试剂。晶片120x可以为在入口处引入至气相沉积系统100的新晶片，或者为含有准备用于在气相沉积系统100的出口处去除的外延堆栈的经处理的晶片。在一个实例中，晶片100x为一新晶片且可在被旋转至喷淋头130a下方之前经由喷淋头130x而暴露至预处理过程。
每一喷淋头130单独与相应的试剂源140流体连通和耦接。因此，如图1中所描绘的，喷淋头130a与试剂源140a流体连通和耦接，且晶片120a位于喷淋头130a下方以用于暴露于从试剂源140a转移过来的化学试剂；喷淋头130b与试剂源140b流体连通和耦接，且晶片120b位于喷淋头130a下方以用于暴露于从试剂源140b转移过来的化学试剂；喷淋头130c与试剂源140c流体连通和耦接，且晶片120c位于喷淋头130c下方以用于暴露于从试剂源140c转移过来的化学试剂；喷淋头130d与试剂源140d流体连通和耦接，且晶片120d位于喷淋头130d下方以用于暴露于从试剂源140d转移过来的化学试剂；喷淋头130e与试剂源140e流体连通和耦接，且晶片120e位于喷淋头130e下方以用于暴露于从试剂源140e转移过来的化学试剂.
在一个实施例中，如图1中所描绘，气相沉积系统100经配置以在每一晶片120a-120e上沉积两个外延堆栈。然而，可使用较大直径的可旋转压板110来提供额外的外延堆栈。在一些实例中，外延堆栈的每一层可独立地含有砷化镓、砷化铝镓、磷化铟镓、及其合金、其衍生物，或其组合。
第一外延堆栈可形成于气相沉积系统100内的可旋转压板110的第一半上的每一晶片120a-120e上，在一实例中，喷淋头130a经配置以使化学试剂(例如，铝及砷前驱物)流动，同时在晶片120a上沉积牺牲层(例如，砷化铝)，喷淋头130b经配置以使化学试剂(例如，镓及砷前驱物)流动，同时在晶片120b上的牺牲层上沉积缓冲层(例如，砷化镓)，喷淋头130c经配置以使化学试剂(例如，铝、镓及砷前驱物)流动，同时在晶片120c上的缓冲层上沉积钝化层(例如，砷化铝镓)，喷淋头130d经配置以使化学试剂(例如，镓及砷前驱物)流动，同时在晶片120d上的钝化层上沉积活性层(例如，砷化镓)，且喷淋头130e经配置以使化学试剂(例如，铝、镓及砷前驱物)流动，同时在晶片120e上的活性层上沉积第二钝化层(例如，砷化铝镓)。可通过在气相沉积系统100内的可旋转压板110的第二半上重复以上沉积顺序而将第二外延堆栈形成于布置于晶片120a-120e上的第一外延堆栈上。
图2描绘如本文中的另一实施例中所描述的气相沉积系统200，其含有在处理腔室102内的可旋转鼓轮210上的衬底或晶片120a-120e。气相沉积系统200还含有喷淋头230a-230e，这些喷淋头230a-230e经由质量流量控制器(MFC)204与试剂源240a-240e流体连通且耦接。管道可延伸于喷淋头230a-230e与MFC 204之间以及试剂源240与MFC 204之间。喷淋头230a-230e中的每一个单独地与一特定的试剂源240流体连通且耦接。每一试剂源240可含有化学试剂的一个源或化学试剂的多个源。可旋转鼓轮210可经旋转或转动以将每一晶片120a-120e定位于单个喷淋头230下方，同时多个喷淋头230保持固定。
图2描绘五组多个晶片220a-220e，其相应地定位于五组多个喷淋头230a-230e下方且暴露至来自试剂源240a-240e的化学试剂。可旋转鼓轮210可经转动以使得每一晶片定位于每一喷淋头下方且在每一喷淋头处顺序地暴露至每一CVD工艺的试剂。
在一实施例中，如图2中所描绘，气相沉积系统200经配置以在一晶片上沉积两个外延堆栈。然而，可使用较大直径的可旋转鼓轮210来提供额外的外延堆栈。在一些实例中，外延堆栈的每一层可独立地含有砷化镓、砷化铝镓、磷化铟镓、及其合金、其衍生物，或其组合。
在一实例中，第一外延堆栈可形成于气相沉积系统200内的可旋转鼓轮210的第一半上的晶片上，其中喷淋头230a经配置以使化学试剂(例如，铝及砷前驱物)流动，同时在晶片220a上沉积牺牲层(例如，砷化铝)，喷淋头230b经配置以使化学试剂(例如，镓及砷前驱物)流动，同时在晶片220b上的牺牲层上沉积缓冲层(例如，砷化镓)，喷淋头230c经配置以使化学试剂(例如，铝、镓及砷前驱物)流动，同时在晶片220c上的缓冲层上沉积钝化层(例如，砷化铝镓)，喷淋头230d经配置以使化学试剂(例如，镓及砷前驱物)流动，同时在晶片220d上的钝化层上沉积活性层(例如，砷化镓)，且喷淋头230e经配置以使化学试剂(例如，铝、镓及砷前驱物)流动，同时在晶片220e上的活性层上沉积第二钝化层(例如，砷化铝镓)。可通过在气相沉积系统200内的可旋转鼓轮210的第二半(图2中不可见的一侧)上重复以上沉积顺序而将第二外延堆栈形成于布置于晶片上的第一外延堆栈上。
图3描绘如本文中的另一实施例中所描述的气相沉积系统300，其含有在处理腔室302内的轨道310上的衬底或晶片320。气相沉积系统300还含有喷淋头330a-330e，这些喷淋头330a-330e经由质量流量控制器(MFC)304与试剂源340a-340e流体连通且耦接。管道可延伸于喷淋头330a-330e与MFC 304之间以及试剂源340与MFC 304之间。喷淋头330a-330e中的每一个单独地与一特定的试剂源340流体连通且耦接。每一试剂源340可含有化学试剂的一个源或化学试剂的多个源。晶片320可沿轨道310移动，且定位于单个喷淋头330下方，同时该多个喷淋头330a-330e保持固定。
在一些实例中，气相沉积系统100、200或300可用以沉积或以其它方式形成外延材料，以使得牺牲层(例如，砷化铝或其合金)可具有约20nm或更小，诸如在约1nm至约10nm、或在约4nm至6nm的范围内的厚度，
外延膜可具有在约500nm到约3000nm、或在约1000nm到约2000nm、或在约1200nm到1800nm的范围内的厚度。在一些实例中，外延膜可含有具有在约100nm至约500nm的范围内的厚度的砷化镓缓冲层，具有在约10nm至约50nm的范围内的厚度的砷化铝镓钝化层，及具有约500nm至约2,000nm的范围内的厚度的砷化镓活性层，及可选地，另一具有在10nm至50nm的范围内的厚度的砷化铝镓钝化层。在一具体实例中，砷化镓缓冲层可具有约300nm的厚度，砷化铝镓钝化层可具有约30nm的厚度，且砷化镓活性层可具有约1,000nm的厚度。及可选的、第二砷化铝镓钝化层可具有约30nm的厚度。
在其它实例中，外延堆栈的每一层具有含有多个层的太阳能或光伏电池结构。在一实例中，该太阳能或光伏电池结构含有诸如砷化镓、n型掺杂砷化镓、p型掺杂砷化镓、砷化铝镓、n型掺杂砷化铝镓、p型掺杂砷化铝镓、磷化铟镓、及其合金、其衍生物，或其组合的材料。
图4A描绘根据本文中所描述的实施例的ELO薄膜堆栈，诸如布置于晶片402上的外延堆栈420。在一实施例中，衬底400含有至少一个外延堆栈420，该外延堆栈420包括布置于牺牲层404上的外延膜418，牺牲层404布置于晶片402上。图4B图示如另一实施例中所描述的含有多个外延堆栈420的衬底400，该多个外延堆栈420顺序地布置于另一外延堆栈上且最好布置于晶片402上。该多个外延堆栈420可通过重复顺序地沉积的牺牲层404及外延膜418的循环而顺序地形成或沉积于彼此上。在一些实施例中，如本文中所描述，气相沉积系统100、200及/或300可用以形成衬底400的外延堆栈420。
外延膜418可至少含有砷化镓的砷化镓活性层410，但可含有多个其它层，包括缓冲层及钝化层。如图4A至图4B中所描绘，外延膜418布置于牺牲层404上，且外延膜418含有布置于牺牲层404上的缓冲层406、布置于缓冲层406上的钝化层408、布置于钝化层408上的砷化镓活性层410，及布置于砷化镓活性层410上的钝化层412(如本文中的实施例中所描述)。
尽管图4B描绘含有三个外延堆栈420的衬底400，但衬底400可具有多个外延堆栈420，诸如具有至少两个外延堆栈420。在一些实例中，衬底400可含有三个、四个、五个、六个、十个、十二个、二十个、三十个、五十个、一百个或更多外延堆栈420。在各种实施例中，ELO过程包括在蚀刻过程中移除牺牲层404，同时自晶片402或另一外延膜418剥离外延膜418并在其间形成蚀刻裂隙直至自衬底400移除外延膜418为止。在一实施例中，每一外延膜418可一次一个膜地自衬底400移除，诸如自布置于晶片402上的最上面堆栈的外延堆栈420至最下面的外延堆栈420移除外延膜418。可替代地，可同时或大体上同时自衬底400移除所有外延膜418。
在一实施例中，提供衬底400上的薄膜堆栈，其包括布置于晶片402上的多个外延堆栈420，其中每一外延堆栈420含有沉积于牺牲层404上的外延膜418，如图4A至图4B中所描绘。在许多实例中，晶片402含有砷化镓或砷化镓合金。在另一实施例中，衬底400上的薄膜堆栈含有布置于砷化镓晶片402上的多个外延堆栈420，其中每一外延堆栈420含有沉积于牺牲层404上的外延膜418。
在另一实施例中，提供衬底400上的外延堆栈，其包括布置于晶片402上的第一牺牲层404、布置于第一牺牲层404上的第一外延膜418、布置于第一外延膜418上的第二牺牲层404，及布置于第二牺牲层404上的第二外延膜418。在另一实施例中，该外延堆栈还含有布置于第二外延膜418上的第三牺牲层404及布置于第三牺牲层404上的第三外延膜418。
图4B描绘如本文中的一实例所描述的含有堆栈于彼此上的三个外延堆栈420的衬底400。这些实例提供可含有2个或2个以上外延堆栈420，诸如3个、4个、5个、6个、10个、12个、20个、30个、50个、100个，或更多外延堆栈420的多个外延堆栈420。
每一外延膜418可具有相同成分或具有不同成分。在一些实例中，每一外延膜418可独立地含有砷化镓、砷化铝镓、磷化铟镓、及其合金、其衍生物，或其组合。而且，每一外延膜418可具有多个层。在一实例中，每一外延膜418独立地具有一含有砷化镓的一层及含有砷化铝镓的另一层。每一外延膜418可具有在约500nm到约3000nm、或者在约1000nm到约2000nm、或在约1200nm到约1800nm的范围内的厚度，例如，1500nm。
在其它实例中，每一外延膜418可独立地含有缓冲层406、钝化层408，及砷化镓活性层410。在一些实例中，每一外延膜418还含有第二钝化层412。在一个实例中，每一外延膜418可独立地具有含有砷化镓的缓冲层406，、含有砷化铝镓的钝化层408和412及砷化镓活性层410。.该砷化镓缓冲层可具有在约100nm至约400nm的范围内的厚度，每一砷化铝镓钝化层408和412可具有在约10nm至约50nm的范围内的厚度，且该砷化镓活性层410可具有在约400nm至约2,000nm的范围内的厚度。在其它实例中，该砷化镓缓冲层406可具有约300nm的厚度，每一砷化铝镓钝化层408和412可具有约30nm的厚度，且该砷化镓活性层410可具有约1,000nm的厚度。
在其它实例中，每一外延膜418具有含有多个层的太阳能或光伏电池结构。在一实例中，该太阳能或光伏电池结构含有诸如砷化镓、n型掺杂砷化镓、p型掺杂砷化镓、砷化铝镓、n型掺杂砷化铝镓、p型掺杂砷化铝镓、磷化铟镓、及其合金、其衍生物，或其组合的材料。
在另一实施例中，每一牺牲层404可具有相同成分或具有不同成分。每一牺牲层404可独立地含有可被蚀刻剂(例如，HF)容易蚀刻的选择性蚀刻材料，且所述蚀刻剂不能蚀刻或大体上蚀刻外延膜418的材料。包含在牺牲层404内的示例性选择性蚀刻材料包括砷化铝、及其合金、其衍生物，或其组合。在一些实例中，每一牺牲层404可独立地含有砷化铝层，该砷化铝层具有约20nm或更小的厚度，诸如在约1nm至约10nm的范围内，优选在约4nm至约6nm的范围内。
晶片402可含有多种材料(诸如III/IV族材料)或由多种材料(诸如III/IV族材料)形成，且可用其它元素掺杂。在许多实施例中，晶片402含有砷化镓、砷化镓合金、n型掺杂砷化镓、p型掺杂砷化镓，或其衍生物或由这些物质制成。
在另一实施例中，提供一种用于在衬底400上形成各种外延材料的薄膜堆栈的方法，其包括在晶片402上沉积多个外延堆栈420，其中每一外延堆栈420含有沉积于牺牲层404上的外延膜418。该方法还提供在至少一个ELO过程期间，蚀刻牺牲层404，同时自衬底400移除外延膜418。
在一些实例中，该方法提供在ELO蚀刻过程期间使第一外延膜418及第二外延膜418同时与衬底400分离。在其它实例中，该蚀刻掉第一牺牲层404，同时移除第一外延膜418在该ELO蚀刻过程期间蚀刻掉第二牺牲层404，同时移除第二外延膜418之后。
在一些实施例中，该方法包括在晶片402上沉积第一外延堆栈420，其中该第一外延堆栈420含有沉积于晶片402上的第一牺牲层404及沉积于第一牺牲层404上的第一外延膜418；及在第一外延堆栈420上沉积额外的外延堆栈420，其中每一额外的外延堆栈420含有沉积于牺牲层404上的一层外延膜418，且每一牺牲层404沉积于先前沉积的外延堆栈420的该层外延膜418上。
在一些实施例中，多个衬底400可布置于处理腔室内的可旋转压板或旋转料架(如图1中所描绘)或可旋转鼓轮(如图2中所描绘)上，同时多个牺牲层404及外延膜418沉积于这些衬底中的每一个上，从而形成多个外延堆栈420。在一实例中，衬底400可定位于第一喷淋头下方以沉积牺牲层404，且衬底400随后经旋转且定位于第二喷淋头下方以在该处理腔室内沉积外延膜418。同时，将衬底400中的每一个定位于单个喷淋头下方以沉积一下层(例如，牺牲层404)，且随后使衬底400中的每一个旋转并定位于另一喷淋头下方以在该下层的上方或其上沉积一上层(例如，外延膜418)。如本文中的另一实施例中所描述，外延膜418中的多个层可沉积自处理腔室的不同区域，或沉积自处理腔室内的不同喷淋头(如图3中所描绘)
在一些实施例中，可在ELO蚀刻步骤期间将衬底400(包括牺牲层404)暴露至湿蚀刻溶液。该湿蚀刻溶液可含有氢氟酸，且还含有表面活性剂及/或缓冲剂。在某一实例中，牺牲层404可在湿蚀刻过程期间以约0.3mm/hr或更大，优选约1mm/hr或更大，且更优选约5mm/hr或更大的速率加以蚀刻。
在一替代实施例中，可在ELO蚀刻步骤期间将含有牺牲层404的衬底400暴露至电化学蚀刻。该电化学蚀刻可包括一偏压过程或一电镀过程。在另一替代实施例中，可在ELO蚀刻步骤期间将牺牲层404暴露至气相蚀刻。该气相蚀刻包括将牺牲层404暴露至氟化氢蒸气。本文中所描述的ELO过程可含有蚀刻过程或蚀刻步骤，诸如光化学蚀刻过程、热增强蚀刻过程、等离子增强蚀刻过程、应力增强蚀刻过程、及其衍生物，或其组合。
在本文中所描述的另一实施例中，如图5A至图5B中所描绘，衬底500上的薄膜堆栈含有布置于彼此上方及晶片502上的多个外延堆栈520，其中每一外延堆栈520含有沉积于牺牲层504上的外延膜518。在一些实施例中，如本文中所描述的气相沉积系统100、200及/300可用以形成衬底500的外延堆栈520。
在一替代实施例中，如图5B中所描绘，保护层550围绕布置于衬底500上的该多个外延堆栈520。保护层550阻止在ELO过程期间免于暴露至蚀刻剂溶液或蚀刻剂气体。保护层550的部分可经移除以将每一外延堆栈520单独地暴露至蚀刻剂溶液或气体。因此，可在ELO过程期间将每一牺牲层504单独地暴露至蚀刻过程时，自衬底500单独地移除每一外延膜518。可通过移除保护层550的包围所需要的外延堆栈520的部分而自衬底500选择性地移除单个外延堆栈520或多个外延堆栈520。在一实例中，保护层550的与牺牲层504接触的部分经移除以暴露牺牲层504，同时外延膜518保持由保护层550覆盖。
衬底500可通过在晶片502上顺序地沉积牺牲层504及外延膜518的多个层而得以形成，且随后，保护层550可形成或沉积于该多个外延堆栈520上。可自外延堆栈520以化学方式或物理方式移除保护层550。在一些实例中，可将保护层550暴露至蚀刻溶液或蚀刻气体，同时自外延堆栈520移除保护层550。在其它实例中，可摩擦、刮擦、研磨、抛光、切削、剥离或以其它方式物理地移除或分离保护层550，同时暴露外延堆栈520。保护层550可含有一层或多层的阻挡材料，诸如蜡、塑料、聚合物、低聚物、橡胶、氧化物、氮化物、氮氧化物，或其衍生物。
在另一实施例中，提供衬底500上的外延堆栈，其包括布置于晶片502上的第一牺牲层504、布置于第一牺牲层504上的第一外延膜518、布置于第一外延膜518上的第二牺牲层504，及布置于第二牺牲层504上的第二外延膜518。在另一实施例中，该外延堆栈还含有布置于第二外延膜518上的第三牺牲层504及布置于第三牺牲层504上的第三外延膜518。
图5描绘如本文中的一实例所描述的含有堆栈于彼此上的七个外延堆栈520的衬底500。这些实例提供了多个外延堆栈520，其可含有2个或2个以上外延堆栈520，诸如3个、4个、5个、6个、10个、12个、20个、30个、50个、100个，或更多外延堆栈520。
每一外延膜518可具有相同成分或具有不同成分。在一些实例中，每一外延膜518可独立地含有砷化镓、砷化铝镓、磷化铟镓、及其合金、其衍生物，或其组合。而且，每一外延膜518可具有多个层。在一实例中，每一外延膜518独立地具有含有砷化镓的一层及含有砷化铝镓的另一层。每一外延膜518可具有在约500nm到约3000nm、或者在约1000nm到约2000nm、或在约1200nm到约1800nm的范围内的厚度，例如，1500nm。
在其它实例中，每一外延膜518可独立地含有砷化镓缓冲层、砷化铝镓钝化层，及砷化镓活性层。在一些实例中，每一外延膜518还含有第二砷化铝镓钝化层。在一个实例中，每一外延膜518可独立地具有含有砷化镓的缓冲层506、含有砷化铝镓的钝化层508和512及砷化镓活性层510。.该砷化镓缓冲层可具有在约100nm至约500nm的范围内的厚度，砷化铝镓钝化层可具有在约10nm至约50nm的范围内的厚度，且该砷化镓活性层可具有在约500nm至约2,000nm的范围内的厚度。在其它实例中，该砷化镓缓冲层可具有约300nm的厚度，砷化铝镓钝化层可具有约30nm的厚度，且该砷化镓活性层可具有约1,000nm的厚度。
在其它实例中，每一外延膜518具有含有多个层的太阳能或光伏电池结构。在一实例中，该太阳能或光伏电池结构含有诸如砷化镓、n型掺杂砷化镓、p型掺杂砷化镓、砷化铝镓、n型掺杂砷化铝镓、p型掺杂砷化铝镓、磷化铟镓、及其合金、其衍生物，或其组合的材料。
在另一实施例中，每一牺牲层505可具有相同成分或具有不同成分。每一牺牲层504可独立地含有可被蚀刻剂(例如，HF)容易蚀刻的选择性蚀刻材料，且所述蚀刻剂不能蚀刻或大体上蚀刻外延膜518的材料。包含在牺牲层504内的示例性选择性蚀刻材料包括砷化铝、及其合金、其衍生物，或其组合。在一些实例中，每一牺牲层504可独立地含有砷化铝层，该砷化铝层具有约20nm或更小的厚度，诸如在约1nm至约10nm的范围内，优选在约4nm至约6nm的范围内。
晶片502可含有多种材料(诸如III/IV族材料)或由多种材料(诸如III/IV族材料)形成，且可用其它元素掺杂。在许多实施例中，衬底或晶片502含有砷化镓、砷化镓合金、n型掺杂砷化镓、p型掺杂砷化镓，或其衍生物或由这些物质制成。
在另一实施例中，提供一种用于在衬底500上形成各种外延材料的薄膜堆栈的方法，其包括在晶片502上沉积多个外延堆栈520，其中每一外延堆栈520含有沉积于牺牲层504上的外延膜518。该方法还提供在至少一个ELO过程期间，蚀刻牺牲层504，同时自衬底500移除外延膜518。
在一些实例中，该方法提供在ELO蚀刻过程期间使第一外延膜518及第二外延膜518同时与衬底500分离。在其它实例中，该蚀刻掉第一牺牲层504，同时移除第一外延膜518在该ELO蚀刻过程期间蚀刻掉第二牺牲层504，同时移除第二外延膜518之后。
在一些实施例中，该方法包括在晶片502上沉积第一外延堆栈520，其中该第一外延堆栈520含有沉积于晶片502上的第一牺牲层504及沉积于第一牺牲层504上的第一外延膜518；及在第一外延堆栈520上沉积额外的外延堆栈520，其中每一额外的外延堆栈520含有沉积于牺牲层504上的外延膜518，且每一牺牲层504沉积于先前沉积的外延堆栈520的外延膜518上。
在一些实施例中，多个衬底500可布置于处理腔室内的可旋转压板或旋转料架(如图1中所描绘)或可旋转鼓轮(如图2中所描绘)上，同时多个牺牲层504及外延膜518沉积于这些衬底中的每一个上，从而形成多个外延堆栈520。在一实例中，衬底500可定位于第一喷淋头下方以沉积牺牲层504，且衬底500随后经旋转且定位于第二喷淋头下方以在该处理腔室内沉积外延膜518。同时，将衬底500中的每一个定位于单个喷淋头下方以沉积一下层(例如，牺牲层504)，且随后使衬底500中的每一个旋转并定位于另一喷淋头下方以在该下层的上方或其上沉积一上层(例如，外延膜518)。如本文中的另一实施例中所描述，外延膜518中的多个层可沉积自处理腔室的不同区域，或沉积自处理腔室内的不同喷淋头(如图3中所描绘)。
在一些实施例中，可在ELO蚀刻步骤期间将牺牲层504或材料暴露至湿蚀刻溶液。该湿蚀刻溶液可含有氢氟酸，且还含有表面活性剂及/或缓冲剂。在某一实例中，牺牲层504或材料可在湿蚀刻过程期间以约0.3mm/hr或更大，优选约1mm/hr或更大，且更优选约5mm/hr或更大的速率加以蚀刻。
在一替代实施例中，可在ELO蚀刻步骤期间将含有牺牲层504的衬底500暴露至电化学蚀刻。该电化学蚀刻可包括一偏压过程或一电镀过程。在另一替代实施例中，可在ELO蚀刻步骤期间将牺牲层504暴露至气相蚀刻。该气相蚀刻包括将牺牲层504暴露至氟化氢蒸气。本文中所描述的该ELO过程可含有蚀刻过程或蚀刻步骤，诸如光化学蚀刻过程、热增强蚀刻过程、等离子增强蚀刻过程、应力增强蚀刻过程、及其衍生物，或其组合。
尽管上述内容针对本发明的实施例，但可在不脱离本发明的基本范围的情况下设计本发明的其它及更多实施例，且本发明的范围由以下权利要求来判定。

Claims (72)

1.一种布置于衬底表面上的薄膜堆栈，包含：
第一牺牲层，其布置于衬底上；
第一外延膜，其布置于所述第一牺牲层上；
第二牺牲层，其布置于所述第一外延膜上；及
第二外延膜，其布置于所述第二牺牲层上。
2.如权利要求1所述的薄膜堆栈，还包含：
第三牺牲层，其布置于所述第二外延膜上；及
第三外延膜，其布置于所述第三牺牲层上。
3.如权利要求1所述的薄膜堆栈，其中所述衬底包含砷化镓、其合金、其掺杂物或其衍生物。
4.如权利要求1所述的薄膜堆栈，其中所述第一外延膜与所述第二外延膜具有相同的成分，且所述第一牺牲层与所述第二牺牲层具有相同的成分。
5.如权利要求4所述的薄膜堆栈，其中所述第一外延膜及所述第二外延膜中的每一个独立地包含一选自由以下各物组成的群组的材料：砷化镓、砷化铝镓、磷化铟镓、其合金、其衍生物及其组合。
6.如权利要求5所述的薄膜堆栈，其中所述第一外延膜及所述第二外延膜中的每一个独立地包含一包含砷化镓的层及包含砷化铝镓的另一层。
7.如权利要求5所述的薄膜堆栈，其中所述第一外延膜及所述第二外延膜中的每一个独立地包含砷化镓缓冲层、砷化铝镓钝化层及砷化镓活性层。
8.如权利要求7所述的薄膜堆栈，其中所述砷化镓缓冲层具有在约100nm至约500nm的范围内的厚度，所述砷化铝镓钝化层具有在约10nm至约50nm的范围内的厚度，且所述砷化镓活性层具有在约500nm至约2,000nm的范围内的厚度。
9.如权利要求7所述的薄膜堆栈，其中所述第一外延膜及所述第二外延膜中的每一个还包含第二砷化铝镓钝化层。
10.如权利要求1所述的薄膜堆栈，其中所述第一外延膜及所述第二外延膜中的每一个独立地包含具有多个层的光伏电池结构，且所述光伏电池结构中的每一个独立地包含选自由以下各物组成的群组的材料：砷化镓、n型掺杂砷化镓、p型掺杂砷化镓、砷化铝镓、n型掺杂砷化铝镓、p型掺杂砷化铝镓、磷化铟镓、其合金、其衍生物，及其组合。
11.如权利要求1所述的薄膜堆栈，其中所述第一牺牲层及所述第二牺牲层中的每一个独立地包含选自由以下各物组成的群组的材料：砷化铝、其合金、其衍生物及其组合。
12.如权利要求11所述的薄膜堆栈，其中所述第一牺牲层及所述第二牺牲层中的每一个独立地具有约20nm或更小的厚度。
13.如权利要求12所述的薄膜堆栈，其中所述厚度在约1nm至约10nm的范围内。
14.一种布置于衬底表面上的薄膜堆栈，包含：
第一牺牲层，其布置于包含砷化镓的衬底上；
第一外延膜，其布置于所述第一牺牲层上；
第二牺牲层，其布置于所述第一外延膜上；
第二外延膜，其布置于所述第二牺牲层上；
第三牺牲层，其布置于所述第二外延膜上；及
第三外延膜，其布置于所述第三牺牲层上，其中所述第一外延膜、所述第二外延膜及所述第三外延膜中的每一个独立地包含砷化镓或砷化镓合金，且所述第一牺牲层、所述第二牺牲层及所述第三牺牲层中的每一个独立地包含砷化铝或砷化铝合金。
15.一种用于在衬底表面上形成薄膜堆栈的方法，包含：
在衬底上沉积第一牺牲层；
在所述第一牺牲层上沉积第一外延膜；
在所述第一外延膜上沉积第二牺牲层；
在所述第二牺牲层上沉积第二外延膜；及
在外延剥离过程期间，通过：
蚀刻掉所述第二牺牲层，同时移除所述第二外延膜；及
蚀刻掉所述第一牺牲层，同时移除所述第一外延膜，
来使所述第一外延膜及所述第二外延膜与所述衬底分离。
16.如权利要求15所述的方法，其中使所述第一外延膜及所述第二外延膜同时与所述衬底分离。
17.如权利要求15所述的方法，其中蚀刻掉所述第一牺牲层，同时移除所述第一外延膜在蚀刻掉所述第二牺牲层，同时移除所述第二外延膜之后。
18.如权利要求15所述的方法，还包含：
在所述第二外延膜上沉积第三牺牲层；及
在所述外延剥离过程之前，在所述第三牺牲层上沉积第三外延膜。
19.如权利要求15所述的方法，其中所述衬底包含砷化镓、其合金、其掺杂物或其衍生物。
20.如权利要求15所述的方法，其中所述衬底布置于处理腔室内的可旋转压板或可旋转鼓轮上。
21.如权利要求20所述的方法，其中多个衬底布置于所述处理腔室内的所述可旋转压板或所述可旋转鼓轮上，且所述牺牲层及所述外延膜沉积于所述衬底中的每一个上。
22.如权利要求20所述的方法，其中，在所述处理腔室内，所述衬底定位于第一喷淋头下方以沉积所述第一牺牲层，且所述衬底随后经旋转且定位于第二喷淋头下方以沉积所述第一外延膜。
23.如权利要求20所述的方法，其中每一外延膜包含多个层，且每一层沉积自所述处理腔室内的不同区域或不同喷淋头。
24.如权利要求20所述的方法，其中每一外延膜独立地包含砷化镓缓冲层、第一砷化铝镓钝化层、砷化镓活性层及第二砷化铝镓钝化层。
25.如权利要求15所述的方法，其中所述第一外延膜及所述第二外延膜中的每一个独立地包含一包含砷化镓的层及包含砷化铝镓的另一层。
26.如权利要求15所述的方法，其中所述第一外延膜及所述第二外延膜中的每一个独立地包含选自由以下各物组成的群组的材料：砷化镓、砷化铝镓、磷化铟镓、其合金、其衍生物及其组合。
27.如权利要求15所述的方法，其中所述第一牺牲层及所述第二牺牲层中的每一个独立地包含选自由以下各物组成的群组的材料：砷化铝、其合金、其衍生物及其组合。
28.如权利要求27所述的方法，其中所述第一牺牲层及所述第二牺牲层中的每一个独立地具有约20nm或更小的厚度。
29.如权利要求28所述的方法，其中所述厚度在约1nm至约10nm的范围内。
30.如权利要求15所述的方法，其中在所述外延剥离过程期间将所述第一牺牲层及所述第二牺牲层暴露至湿蚀刻溶液。
31.如权利要求30所述的方法，其中所述湿蚀刻溶液包含氢氟酸、表面活性剂，及缓冲剂。
32.如权利要求30所述的方法，其中所述第一牺牲层及所述第二牺牲层以约0.3mm/hr或更大的速率加以蚀刻。
33.如权利要求32所述的方法，其中所述速率为约1mm/hr或更大。
34.如权利要求33所述的方法，其中所述速率为约5mm/hr或更大。
35.一种用于在衬底表面上形成外延膜堆栈的方法，包含：
在处理腔室的第一沉积区域内的衬底上形成第一牺牲层；
在所述处理腔室的第二沉积区域内的所述第一牺牲层上形成第一外延膜；
在所述处理腔室的所述第一沉积区域内的所述第一外延膜上形成第二牺牲层；
在所述处理腔室的所述第二沉积区域内的所述第二牺牲层上形成第二外延膜；及
在外延剥离过程期间，通过：
蚀刻掉所述第二牺牲层，同时移除所述第二外延膜；及
蚀刻掉所述第一牺牲层，同时移除所述第一外延膜，
来使所述第一外延膜及所述第二外延膜与所述衬底分离。
36.如权利要求35所述的方法，其中使所述第一外延膜及所述第二外延膜同时与所述衬底分离。
37.如权利要求35所述的方法，其中蚀刻掉所述第一牺牲层，同时移除所述第一外延膜在蚀刻掉所述第二牺牲层，同时移除所述第二外延膜之后。
38.如权利要求35所述的方法，还包含：
在所述处理腔室的所述第一沉积区域内的所述第二外延膜上形成第三牺牲层；及
在所述外延剥离过程之前，在所述处理腔室的所述第二沉积区域内的所述第三牺牲层上形成第三外延膜。
39.如权利要求35所述的方法，其中所述第一外延膜及所述第二外延膜中的每一个独立地包含一包含砷化镓的层及包含砷化铝镓的另一层。
40.如权利要求35所述的方法，其中所述第一外延膜及所述第二外延膜中的每一个独立地包含砷化镓缓冲层、第一砷化铝镓钝化层、砷化镓活性层，及第二砷化铝镓钝化层。
41.如权利要求35所述的方法，其中所述第一外延膜及所述第二外延膜中的每一个包含具有多个层的光伏电池结构，且所述光伏电池结构中的每一个独立地包含选自由以下各物组成的群组的至少两种材料：砷化镓、n型掺杂砷化镓、p型掺杂砷化镓、砷化铝镓、n型掺杂砷化铝镓、p型掺杂砷化铝镓、磷化铟镓、其合金、其衍生物，及其组合。
42.如权利要求35所述的方法，其中所述第一牺牲层及所述第二牺牲层中的每一个独立地包含选自由以下各物组成的群组的材料：砷化铝、其合金、其衍生物，及其组合。
43.如权利要求40所述的方法，其中所述第一牺牲层及所述第二牺牲层中的每一个独立地具有约20nm或更小的厚度。
44.如权利要求35所述的方法，其中所述衬底布置于所述处理腔室内的可旋转压板或可旋转鼓轮上。
45.如权利要求44所述的方法，其中多个衬底布置于所述处理腔室内的所述可旋转压板或所述可旋转鼓轮上，且所述牺牲层及所述外延膜沉积于所述衬底中的每一个上。
46.如权利要求44所述的方法，其中，在所述处理腔室内，所述衬底定位于第一喷淋头下方以沉积所述第一牺牲层，且所述衬底随后经旋转且定位于第二喷淋头下方以沉积所述第一外延膜。
47.如权利要求44所述的方法，其中每一外延膜包含多个层，且每一层沉积自所述处理腔室内的不同区域或不同喷淋头。
48.一种布置于衬底表面上的薄膜堆栈，包含在一包含砷化镓的衬底上布置于彼此上的多个外延堆栈，其中每一外延堆栈包含布置于牺牲层上的外延膜。
49.如权利要求48所述的薄膜堆栈，其中3个或更多的外延堆栈包含在所述多个外延堆栈中。
50.如权利要求49所述的薄膜堆栈，其中所述多个外延堆栈含有至少约10个外延堆栈及高达约100个外延堆栈。
51.如权利要求48所述的薄膜堆栈，其中每一外延膜独立地包含选自由以下各物组成的群组的材料：砷化镓、砷化铝镓、磷化铟镓、其合金、其衍生物，及其组合。
52.如权利要求48所述的薄膜堆栈，其中每一外延膜独立地包含一包含砷化镓的层及包含砷化铝镓的另一层。
53.如权利要求48所述的薄膜堆栈，其中每一外延膜独立地包含砷化镓缓冲层、砷化铝镓钝化层及砷化镓活性层。
54.如权利要求53所述的薄膜堆栈，其中所述砷化镓缓冲层具有在约100nm至约500nm的范围内的厚度，所述砷化铝镓钝化层具有在约10nm至约50nm的范围内的厚度，且所述砷化镓活性层具有在约500nm至约2,000nm的范围内的厚度。
54.如权利要求53所述的薄膜堆栈，其中每一外延膜还包括第二砷化铝镓钝化层。
55.如权利要求48所述的薄膜堆栈，其中每一外延膜包含具有多个层的光伏电池结构，且所述光伏电池结构中的每一个包含选自由以下各物组成的群组的至少两种材料：砷化镓、n型掺杂砷化镓、p型掺杂砷化镓、砷化铝镓、n型掺杂砷化铝镓、p型掺杂砷化铝镓、磷化铟镓、其合金、其衍生物，及其组合。
56.如权利要求48所述的薄膜堆栈，其中所述牺牲层中的每一个独立地包含选自由以下各物组成的群组的材料：砷化铝、其合金、其衍生物，及其组合。
57.如权利要求56所述的薄膜堆栈，其中所述牺牲层中的每一个独立地具有约20nm或更小的厚度。
58.如权利要求57所述的薄膜堆栈，其中所述厚度在约1nm至约10nm的范围内。
59.一种用于在处理腔室内的衬底表面上形成外延膜堆栈的方法，包含：
通过：
在衬底上沉积第一牺牲层；及
在所述第一牺牲层上沉积第一外延膜，
来在所述衬底上形成第一外延堆栈；
在所述衬底上且在所述第一外延堆栈之上形成额外的外延堆栈，其中每一额外的外延堆栈包含沉积于牺牲层上的外延膜，且每一牺牲层沉积于先前沉积的外延堆栈的外延膜上；及
在外延剥离过程期间，蚀刻所述牺牲层，同时自所述衬底移除所述外延膜。
60.如权利要求59所述的方法，其中所述衬底布置于所述处理腔室内的可旋转压板或可旋转鼓轮上。
61.如权利要求60所述的方法，其中多个衬底布置于所述处理腔室内的所述可旋转压板或所述可旋转鼓轮上，且所述牺牲层及所述外延膜沉积于所述衬底中的每一个上。
62.如权利要求60所述的方法，其中，在所述处理腔室内，所述衬底定位于第一喷淋头下方以沉积所述牺牲层，且所述衬底随后经旋转且定位于第二喷淋头下方以沉积所述外延膜。
63.如权利要求60所述的方法，其中每一外延膜包含多个层，且每一层沉积自所述处理腔室内的不同区域或不同喷淋头。
64.如权利要求60所述的方法，其中每一外延膜独立地包含选自由以下各物组成的群组的材料：砷化镓、砷化铝镓、磷化铟镓、其合金、其衍生物，及其组合。
65.如权利要求60所述的方法，其中每一外延膜独立地包含一包含砷化镓的层及包含砷化铝镓的另一层。
66.如权利要求60所述的方法，其中每一外延膜独立地包含砷化镓缓冲层、砷化铝镓钝化层及砷化镓活性层。
67.如权利要求60所述的方法，其中每一外延膜包含具有多个层的光伏电池结构，且所述光伏电池结构中的每一个包含选自由以下各物组成的群组的至少两种材料：砷化镓、n型掺杂砷化镓、p型掺杂砷化镓、砷化铝镓、n型掺杂砷化铝镓、p型掺杂砷化铝镓、磷化铟镓、其合金、其衍生物，及其组合。
68.如权利要求60所述的方法，其中3个或更多的外延堆栈包含在所述多个外延堆栈中。
69.如权利要求66所述的方法，其中6个或更多的外延堆栈包含在所述多个外延堆栈中。
70.如权利要求67所述的方法，其中所述多个外延堆栈含有至少约10个外延堆栈及高达约100个外延堆栈。
71.如权利要求60所述的方法，其中所述牺牲层中的每一个独立地包含选自由以下各物组成的群组的材料：砷化铝、其合金、其衍生物及其组合。
72.如权利要求60所述的方法，其中所述衬底包含砷化镓、其合金、其掺杂物或其衍生物。
CN2009801559689A 2008-12-08 2009-12-07 用于外延剥离的多个堆栈沉积 Pending CN102301450A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12068708P 2008-12-08 2008-12-08
US61/120,687 2008-12-08
PCT/US2009/067027 WO2010077616A2 (en) 2008-12-08 2009-12-07 Multiple stack deposition for epitaxial lift off

Publications (1)

Publication Number Publication Date
CN102301450A true CN102301450A (zh) 2011-12-28

Family

ID=42239097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801559689A Pending CN102301450A (zh) 2008-12-08 2009-12-07 用于外延剥离的多个堆栈沉积

Country Status (6)

Country Link
US (1) US9068278B2 (zh)
EP (1) EP2374146A4 (zh)
KR (1) KR20110099029A (zh)
CN (1) CN102301450A (zh)
TW (1) TW201030812A (zh)
WO (1) WO2010077616A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241205A (zh) * 2014-09-18 2014-12-24 厦门乾照光电股份有限公司 一种衬底可剥离的外延结构及其应用

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI438827B (zh) 2006-09-20 2014-05-21 Univ Illinois 用於製造可印刷半導體結構、裝置及裝置元件的脫離對策
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
WO2013003522A2 (en) * 2011-06-28 2013-01-03 Saint-Gobain Ceramics & Plastics, Inc. Semiconductor substrate and method of forming
US9212422B2 (en) 2011-08-31 2015-12-15 Alta Devices, Inc. CVD reactor with gas flow virtual walls
US10066297B2 (en) 2011-08-31 2018-09-04 Alta Devices, Inc. Tiled showerhead for a semiconductor chemical vapor deposition reactor
US9175393B1 (en) 2011-08-31 2015-11-03 Alta Devices, Inc. Tiled showerhead for a semiconductor chemical vapor deposition reactor
US8492187B2 (en) * 2011-09-29 2013-07-23 International Business Machines Corporation High throughput epitaxial liftoff for releasing multiple semiconductor device layers from a single base substrate
US9267205B1 (en) 2012-05-30 2016-02-23 Alta Devices, Inc. Fastener system for supporting a liner plate in a gas showerhead reactor
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
US9624597B2 (en) 2013-06-13 2017-04-18 Yan Ye Methods and apparatuses for delaminating process pieces
US9831363B2 (en) * 2014-06-19 2017-11-28 John Farah Laser epitaxial lift-off of high efficiency solar cell
US9105286B2 (en) 2013-07-30 2015-08-11 HGST Netherlands B.V. Method using epitaxial transfer to integrate HAMR photonic integrated circuit (PIC) into recording head wafer
US10761554B2 (en) * 2017-09-04 2020-09-01 Excalibur Almaz Usa, Inc. Propulsive devices that comprise selectively reflective epitaxial surfaces
DE102017125217A1 (de) * 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von zumindest einem optoelektronischen Bauelement und optoelektronisches Bauelement
WO2021046269A1 (en) * 2019-09-04 2021-03-11 Massachusetts Institute Of Technology Multi-regional epitaxial growth and related systems and articles
WO2022047170A1 (en) * 2020-08-27 2022-03-03 Utica Leaseco, Llc Fixture design for epitaxial lift-off systems with high etch selectivity

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993533A (en) 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
EP0191503A3 (en) 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4445965A (en) 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
US4883561A (en) 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US4846931A (en) 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
US5073230A (en) 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5122852A (en) 1990-04-23 1992-06-16 Bell Communications Research, Inc. Grafted-crystal-film integrated optics and optoelectronic devices
US5201996A (en) 1990-04-30 1993-04-13 Bell Communications Research, Inc. Patterning method for epitaxial lift-off processing
US5071670A (en) 1990-06-11 1991-12-10 Kelly Michael A Method for chemical vapor deposition under a single reactor vessel divided into separate reaction chambers each with its own depositing and exhausting means
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5221637A (en) 1991-05-31 1993-06-22 Interuniversitair Micro Elektronica Centrum Vzw Mesa release and deposition (MRD) method for stress relief in heteroepitaxially grown GaAs on Si
US5277749A (en) 1991-10-17 1994-01-11 International Business Machines Corporation Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
US5827751A (en) 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
WO1993021663A1 (en) 1992-04-08 1993-10-28 Georgia Tech Research Corporation Process for lift-off of thin film materials from a growth substrate
US5465009A (en) 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
US5286335A (en) 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
FR2690278A1 (fr) 1992-04-15 1993-10-22 Picogiga Sa Composant photovoltaïque multispectral à empilement de cellules, et procédé de réalisation.
FR2690279B1 (fr) 1992-04-15 1997-10-03 Picogiga Sa Composant photovoltauique multispectral.
JP3218414B2 (ja) 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
US5276345A (en) 1992-10-30 1994-01-04 California Institute Of Technology Composite GaAs-on-quartz substrate for integration of millimeter-wave passive and active device circuitry
JPH06267848A (ja) * 1993-03-10 1994-09-22 Shin Etsu Handotai Co Ltd エピタキシャルウエーハ及びその製造方法
US5344517A (en) 1993-04-22 1994-09-06 Bandgap Technology Corporation Method for lift-off of epitaxial layers and applications thereof
US5528719A (en) 1993-10-26 1996-06-18 Sumitomo Metal Mining Company Limited Optical fiber guide structure and method of fabricating same
US5753134A (en) * 1994-01-04 1998-05-19 Siemens Aktiengesellschaft Method for producing a layer with reduced mechanical stresses
GB9401770D0 (en) 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
US5641381A (en) 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
DE19803013B4 (de) 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
US6222210B1 (en) 1998-04-14 2001-04-24 The United States Of America As Represented By The Secretary Of The Air Force Complementary heterostructure integrated single metal transistor apparatus
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6504524B1 (en) 2000-03-08 2003-01-07 E Ink Corporation Addressing methods for displays having zero time-average field
US6387829B1 (en) 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
JP2003506883A (ja) 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6214733B1 (en) 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6352909B1 (en) 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP2001274528A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
US6287891B1 (en) 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
NL1016431C2 (nl) 2000-10-18 2002-04-22 Univ Nijmegen Werkwijze voor het scheiden van een film en een substraat.
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7198671B2 (en) 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2004047691A (ja) 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
US7202141B2 (en) 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7229901B2 (en) 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
JP2008543098A (ja) 2005-06-08 2008-11-27 ファイアカムズ・リミテッド 表面放射光学デバイス
US8119499B2 (en) * 2005-08-25 2012-02-21 Tohoku Techno Arch Co., Ltd. Semiconductor substrate fabrication by etching of a peeling layer
US7638410B2 (en) 2005-10-03 2009-12-29 Los Alamos National Security, Llc Method of transferring strained semiconductor structure
US7153761B1 (en) 2005-10-03 2006-12-26 Los Alamos National Security, Llc Method of transferring a thin crystalline semiconductor layer
US8602707B2 (en) 2008-05-30 2013-12-10 Alta Devices, Inc. Methods and apparatus for a chemical vapor deposition reactor
WO2009155122A2 (en) 2008-05-30 2009-12-23 Alta Devices, Inc. Epitaxial lift off stacks and methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241205A (zh) * 2014-09-18 2014-12-24 厦门乾照光电股份有限公司 一种衬底可剥离的外延结构及其应用
CN104241205B (zh) * 2014-09-18 2017-04-26 厦门乾照光电股份有限公司 一种衬底可剥离的外延结构及其应用

Also Published As

Publication number Publication date
US9068278B2 (en) 2015-06-30
US20100147370A1 (en) 2010-06-17
WO2010077616A2 (en) 2010-07-08
WO2010077616A3 (en) 2010-08-26
TW201030812A (en) 2010-08-16
EP2374146A4 (en) 2013-07-17
KR20110099029A (ko) 2011-09-05
EP2374146A2 (en) 2011-10-12

Similar Documents

Publication Publication Date Title
CN102301450A (zh) 用于外延剥离的多个堆栈沉积
JP5576273B2 (ja) Ｉｉｉ−ｖ化合物薄膜太陽電池の加工方法
US8765578B2 (en) Edge protection of bonded wafers during wafer thinning
US20160126090A1 (en) Method for Processing a Semiconductor Wafer Using a Thin Edge Carrier Ring
EP1605502A1 (en) Transfer method for the manufacturing of electronic devices
US9064810B2 (en) Mesa etch method and composition for epitaxial lift off
WO2011104096A1 (en) Multijunction photovoltaic cell fabrication
US20130201635A1 (en) Fluorinated silane coating compositions for thin wafer bonding and handling
US7655539B2 (en) Dice by grind for back surface metallized dies
CN104025282A (zh) 用于释放多个半导体器件层的外延剥离
CN103021840B (zh) 防止钝化层过刻蚀的方法
CN111146073B (zh) 清洗方法及清洗设备
CN111508820B (zh) 清洗方法
WO2014043382A1 (en) A reclaimed wafer and a method for reclaiming a wafer
US20230021398A1 (en) Integratead wet clean for bevel treatments
JP2002299242A (ja) 半導体装置の製造方法
CN106158988B (zh) 太阳能电池及其制造方法
EP1605503A2 (en) Transfer method for the manufacturing of electronic devices
US20230197498A1 (en) Electrostatic end effector for manufacturing system robot
US20140326309A1 (en) Method for preventing an electrical shortage in a semiconductor layer stack, thin substrate cpv cell, and solar cell assembly
CN110534596A (zh) 一种用于制备太阳能电池的衬底及其加工方法
CN110854074A (zh) 改善2d-nand侧墙倾斜的方法
KR20230009305A (ko) 하부 금속 상의 완전히 랜딩된 비아를 위한 선택적 에칭 정지 캡핑 및 선택적 비아 개방을 위한 방법들 및 장치
TW200903828A (en) Batch equipment robots and methods of array to array work-piece transfer for photovoltaic factory
WO2018204500A1 (en) Manufacturing methods to reduce surface particle impurities after a plasma process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111228