CN102339812A - 接触结构及半导体器件 - Google Patents

Abstract

本发明涉及接触结构及半导体器件。要提高半导体器件中与各向异性导电膜接触的可靠性，有源矩阵基片上的连接端子(183)的端子部分(182)通过各向异性导电膜(195)电连接到FPC(191)。连接布线(183)在有源矩阵基片上源极/漏极布线的相同工艺中制造，并由金属膜和透明导电膜的叠层膜制成。在具有各向异性导电膜(195)的连接部分中，连接布线(183)的侧面由绝缘材料制成的保护膜(173)覆盖。因此可以避免金属膜被透明导电膜、绝缘底膜以及与之接触的保护膜(173)环绕的部分暴露到空气。

Description

接触结构及半导体器件

本申请是申请日为2000年7月14日、申请号为00121737.2、发明名称为“接触结构及半导体器件”的专利申请的分案申请。 

技术领域

本发明涉及包括在具有绝缘表面的基片上形成的由薄膜晶体管(下文称作TFT)构成的电路加工的半导体器件，还涉及一种将由TFT构成的电路连接到另一基片的电路上的端子结构。具体地，本发明提供一种适合于具有像素部分并且驱动电路提供在相同基片上像素部分周边中的液晶显示器件、电致发光显示器件、以及安装有与以上显示器件成一体的电光器件的电子设备的技术。注意在本说明书中，半导体器件是指利用半导体特性工作的一般器件，不仅以上的液晶显示器件，而且以上与显示器件成一体的电子设备也归为半导体器件。 

背景技术

在通常为有源矩阵型液晶显示器件的电光器件中，现已开发了利用TFT构成开关元件和有源电路的技术。TFT由通过汽相生长在如玻璃基片等的基片上形成作为有源层的半导体膜形成。如硅或硅锗等由硅作为基本组成部分的材料适合于用做上述半导体膜。此外，根据硅半导体膜的制造方法可以得到非晶硅膜或通常如多晶硅膜等的晶体硅膜。 

使用非晶硅膜作为有源层的TFT由于非晶结构导致的电性能等基本上不能得到几cm²/Vsec以上的电场效应迁移率。因此，尽管能够利用TFT作为开关元件(像素TFT)驱动在像素部分的每个像素 中形成的液晶，但不可能形成TFT到作为进行图像显示的驱动电路的程度。为了提供进行图像显示的驱动电路，现在已使用了通过TAB(自动载带键合)法或COG(玻板上芯片)法安装驱动器IC。 

另一方面，对于使用晶体硅作为有源层的TFT，可以得到高电场效应迁移率，以在相同的玻璃基片上形成各种功能电路。在驱动器电路中，除了像素TFT，电路基本上由n沟道TFT和p沟道TFT组成的CMOS电路形成，例如移位电阻器电路、电平转移电路、缓冲电路以及采样电路，可以制造在相同的基片上。为了降低成本和提高质量的目的，在有源矩阵型液晶显示器件中使用具有像素和形成在相同的基片上用于驱动像素的驱动电路的有源矩阵基片。 

在如上的有源矩阵基片中，为了向驱动电路提供电源和输入信号，在有源矩阵基片上形成连接到驱动电路的连接布线。采用安装有连接布线和FPC(柔性印刷电路)的结构。各向异性导电膜用于连接基片上的连接布线和FPC。图30示出了通过各向异性导电膜连接到FPC的连接布线的剖面结构。 

如图30所示，在有源矩阵基片中，在位于玻璃基片1表面上的绝缘膜2上形成连接布线3。FPC4包括由如聚酰亚胺等柔性材料制成的基片5，由铜等构成的多个布线6形成其上。在各向异性导电膜7中，导电隔离物8分散到由热或光固化的粘合剂9(树脂)内。连接布线3通过导电隔离物8电连接到FPC4上的布线6。 

连接布线3是由如铝和钛等的金属膜3a以及如ITO膜等的透明导电膜3b组成的两个多层结构。由于透明导电膜3b使用了如铝等的金属膜，因而可以降低它的布线电阻。因此，担心受导电隔离物(spacer)8按压造成金属膜3a变形。透明导电膜3b由如铟和锡等的金属氧化物制成，由此它的硬度高于金属膜3a。因此，透明导电膜3b形成在金属膜的表面上，防止导电膜3a受到损伤或变形。 

但是，金属膜3a的侧面处于未覆盖状态，暴露在空气中直到形成各向异性导电膜7。金属膜3a的侧面处于容易受到腐蚀和氧化的 状态，造成连接布线3和FPC4的连接可靠性降低。此外，在安装FPC4的状态中，金属膜3a的侧面接触树脂，产生防潮的问题。 

本发明是为解决以上提到的问题的，因此本发明的一个目的是在FPC和连接布线之间实现高可靠性连接，以提供适合于大规模生产的连接布线。 

发明内容

为了解决以上问题，根据本发明的一个方案，提供一种接触结构，通过各向异性导电膜将基片上的连接布线连接到其它基片上的布线，特征在于引线为由金属膜和透明导电膜形成的叠层膜，在各向异性导电膜的连接部分中，金属膜的侧面由保护膜覆盖。 

此外，根据本发明的另一方案，提供一种在基片上的半导体器件，具有由薄膜晶体管构成的电路，以及将由薄膜晶体管构成的电路连接到其它电路的连接布线，特征在于连接布线为金属膜和透明导电膜的叠层膜，在与其它电路的连接部分中，金属膜的侧面由保护膜覆盖。 

此外，根据本发明的再一方案，提供一种半导体器件，包括具有由薄膜晶体管构成的电路的第一基片，以及与第一基片相对的第二基片，特征在于由金属膜和接触金属膜表面的透明导电膜形成的连接布线和接触金属膜侧面的保护膜形成在第一基片上，所述连接布线将由薄膜晶体管构成的电路连接到另一电路。 

此外，根据本发明的又一方案，提供一种半导体器件，包括具有由薄膜晶体管构成的电路的第一基片，以及与第一基片相对的第二基片，特征在于由金属膜和接触金属膜表面的透明导电膜形成的连接布线，形成在薄膜晶体管上的保持第一基片和第二基片之间间距的柱形隔离物，由与柱形隔离物相同材料构成的接触金属膜侧面的保护膜形成在第一基片上，所述连接布线将由薄膜晶体管构成的电路连接到另一电路。 

附图说明

在附图中： 

图1A和1B示出了介绍有源矩阵基片结构的俯视图； 

图2为介绍液晶显示器件的电路结构的方框图； 

图3A到3D示出了有源矩阵基片的制造工艺的剖面图； 

图4A到4D示出了有源矩阵基片的制造工艺的剖面图； 

图5A到5C示出了有源矩阵基片的制造工艺的剖面图； 

图6A到6B示出了有源矩阵基片的制造工艺的剖面图； 

图7示出了有源矩阵基片的制造工艺的剖面图； 

图8示出了液晶板的剖面图； 

图9A到9C示出了连接布线的端子部分的制造工艺的剖面图； 

图10A到10C示出了连接布线的端子部分的制造工艺的剖面图； 

图11A到11C示出了连接布线的端子部分的制造工艺的剖面图； 

图12A和12B示出了连接布线的端子部分和各向异性导电膜的接触结构的剖面图； 

图13示出了像素部分的一个像素的俯视图； 

图14介绍了柱形隔离物的形状； 

图15A到15F示出了连接布线的端子部分的制造工艺的剖面图； 

图16示出了连接布线的端子部分和各向异性导电膜的接触结构的剖面图； 

图17A到17C示出了有源矩阵基片的制造工艺的剖面图； 

图18A到18C示出了有源矩阵基片的制造工艺的剖面图； 

图19A到19C示出了有源矩阵基片的制造工艺的剖面图； 

图20示出了液晶板的剖面图； 

图21A到21F示出了连接布线的端子部分的制造工艺的剖面图； 

图22示出了半导体器件的一个例子； 

图23A到23F示出了半导体器件的多个例子； 

图24A到24D示出了投影型液晶显示器件的结构； 

图25示出了ICP腐蚀装置的等离子体产生机构； 

图26示出了使用多螺旋线圈法的ICP腐蚀装置； 

图27示出了锥角θ与偏置功率的关系图； 

图28示出了锥角θ与CF₄流速的比值的关系图； 

图29示出了锥角θ与钨对抗蚀剂(W/抗蚀剂)的选择率的关系图；以及 

图30示出了常规的有源矩阵基片的端部和各向异性导电膜的接触结构。 

具体实施方式

下面介绍本发明的各种实施方式。 

实施方式1 

根据本发明的接触结构适合于使用通过各向异性导电膜连接电路的安装法的半导体器件，例如有源矩阵型液晶显示器件或EL显示器件。参考图12A和12B，在实施方式1中介绍应用到有源矩阵型液晶显示器件时本发明的接触结构。 

有源矩阵基片上的连接布线183通过端子部分182中的各向异性导电膜195电连接到FPC191。在形成有源矩阵基片上的TFT的源/漏布线的相同工艺中形成连接布线183。换句话说，连接布线183由与源/漏布线相同的材料形成并形成在与源/漏布线相同的层中。连接布线183为金属膜140和透明导电膜141的叠层膜。在各向异性导电膜195的连接部分中，连接布线183的侧面由保护膜174覆盖。 

在该结构中，金属膜140的侧面由保护膜174覆盖。因此，在 连接部分中，金属膜140由透明导电膜141、绝缘膜109、以及保护膜174环绕并接触，没有暴露在空气中的机会。因此，可以防止金属膜140的腐蚀。 

可以使用形成在源/漏布线上层上的绝缘膜形成保护膜174。在实施方式1中，在形成柱形隔离物172的相同工艺中形成保护膜174，形成柱形隔离物172是为了保持第一基片和相对基片之间的间距。 

此外，在与图16中所示的TFT的栅极布线的相同工艺中形成连接布线303。此时，连接布线303由与栅极布线的相同的材料形成并形成在与栅极布线相同的层中。此外，保护膜304由在栅极布线和源/漏布线之间形成的绝缘膜138和139形成。 

根据本发明，连接布线由覆盖金属膜表面形成的透明导电膜的叠层膜形成。金属膜不限于单层膜。金属膜的厚度在100nm和1μm之间。金属膜可以是由选自铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)以及钨(W)组成的组中的一种元素作为它的基本成分的金属层，或者至少含有一种金属元素的合金层。给出以下合金：Mo-W合金、Mo-Ta合金、或以上列出元素的氮化物，例如氮化钽(TaN)、氮化钨(WN)、氮化钛(TiN)、以及氮化钼(MoN)。此外，金属膜可以包括如硅化钨、硅化钛以及硅化钼等的硅化层。 

透明导电膜的厚度在50nm和0.5μm之间。使用溅射法和真空蒸发法形成的如氧化铟(In₂O₃)或氧化铟/氧化锡合金(In₂O₃-SnO₂:ITO)可以用做透明导电膜的材料。用盐酸溶液进行这种类型材料的腐蚀处理。然而，特别是ITO的腐蚀容易产生残留物。因此，可以使用氧化铟/氧化锌合金(In₂O₃-ZnO)以便适合于腐蚀工艺。与ITO相比，氧化铟/氧化锌合金具有优良的平滑表面特性，还具有优良的热稳定性。因此，在接触Al的漏极布线169的边缘表面，可以防止与Al的腐蚀反应。类似地，氧化锌(ZnO)也是合适的材料。为了进一步提高可见光的透射度和传导率，可以使用掺有镓的氧化锌(ZnO:G)等。 

实施方式2 

此外，当在与栅极布线相同的工艺中形成连接布线时，栅极布线和连接布线的剖面形状可以为锥形。由于将栅极布线形成锥形，膜厚度由中心朝侧面减小。由于所述膜厚度的变化，如以后将介绍的实施例中所示，在用栅极布线作为掩模掺杂半导体膜的工艺中，通过利用膜厚度的变化得到掺杂到半导体膜内的杂质浓度的变化。 

应用利用高密度等离子体的干法腐蚀形成锥形栅极布线。作为获得高密度等离子体的一种方法，利用微波或ICP(感应耦合等离子体)的腐蚀装置很合适。特别是，ICP腐蚀装置可以容易地控制等离子体以及处理大表面积基片的操作。 

作为高精度地进行等离子体处理的一种方法，利用ICP的等离子体处理装置使用了通过将高频电能施加到由通过阻抗匹配装置串联连接的由四个涡流形线圈部分形成的多螺旋线圈而形成等离子体的方法。每个涡流形线圈部分的长度设置为比高频的波长长1/4倍。此外，构成等离子体处理装置，使不同高频的电能也施加到保持要处理物体的基座电极，由此增加了偏置电压。利用ICP和等离子体处理装置的等离子体处理法公开在日本专利申请特许公开No.平9-293600中。 

图25示意性地示出了利用所述类型的ICP(例如，腐蚀装置)的等离子体处理装置的结构。在室顶部的石英基片11上，设置天线线圈12，并通过匹配器13连接到RF电源14。此外，要进行等离子体处理的基片放置在面向天线线圈的基座电极15上。基座电极15也通过匹配器16连接到RF电源17上。当RF电流施加到基片上的天线线圈12时，RF电流J在天线线圈12中α方向中流动，由此根据公式1在Z方向中产生磁场B。 

(公式1) 

μ_oJ＝rot B(μ_o为磁导率) 

然后，按照法拉第的电磁感应定律，在θ方向中发生感应电场E。 

(公式2) 

$-\∂B/\∂t=\mathrm{rotE}$

当电子在α方向中加速由此与感应电场E中的气体分子碰撞时产生等离子体。由于感应电场E的方向为α方向，因此由带电颗粒与腐蚀室或基片的壁碰撞造成失去电荷的可能性降低。因次，即使在约1Pa的低压下也会产生高密度等离子体。此外，在向下的流中基本上没有任何磁场B，造成已展宽为片形的高密度等离子体区。 

为了用ICP得到高密度等离子体，需要使高频电流J低损耗地流动到天线线圈12，对于大面积，必须降低它的阻抗。因此，采用其中天线线圈分叉的方法很有效。 

调节要施加到天线线圈12(施加ICP电源)的各RF电源和基片一侧的下电极15(施加偏置功率)可以独立地控制等离子体密度和自偏置电压。此外，可以根据要腐蚀的膜采用不同频率的RF电源。 

要用ICP腐蚀装置得到高密度的等离子体，需要RF电流J低损耗地流动到天线线圈12。必须减少天线线圈12的电感以便形成大表面积的基片。如图26所示，现在已开发了具有分叉天线的多螺旋线圈22的ICP腐蚀装置以达到以上所述的条件。在图26中，参考数字21代表石英基片，参考数字23和26代表匹配器，参考数字24和27代表RF电源。此外，在室的底部，通过绝缘体29提供支撑基片28的基座电极25。 

如果采用使用ICP并提供有多螺旋线圈的腐蚀装置，那么耐热导电材料的腐蚀可以进行得很好，此外，可以形成具有期望的锥角θ的布线。 

调节ICP腐蚀装置的偏置功率密度由此得到需要的锥角θ。图27示出了偏置功率与锥角θ的关系图。如图27所示，可以根据偏置功率密度控制锥角θ。图27中示出的是已形成为玻璃基片上的固定图形的W膜构图的边缘部分的锥形(锥角)的检验结果。图28示 出了偏置功率(13.56MHz)与锥角的关系，偏置功率施加到基片一侧。在通常的条件下，放电功率(要施加到线圈的高频功率，13.56MHz)设置为3.2W/cm²，压力设置为1.0Pa，使用CF₄和Cl₂作为腐蚀气体。腐蚀气体CF₄和Cl₂的流量都设置为30SCCM。 

如图27所示，显然当偏置功率在128到384mW/cm²范围内时，锥角在70°和20°之间改变。注意CF₄和Cl₂的流量都设置为30SCCM。 

从图28显示的实验中可以看出，锥角也可以由60°变到80°。图28的实验条件示出了检验锥角与腐蚀气体流量比例的关系的结果。注意在CF₄和Cl₂的总流量设置为60SCCM的条件下，CF₄的流量在20到40SCCM的范围内改变。此时的偏置功率设置为128mW/cm²。 

此外，认为锥角θ与腐蚀钨和抗蚀剂的腐蚀选择性有关。图29示出了锥角θ与腐蚀钨和抗蚀剂的腐蚀选择性的关系图。以此方式使用ICP腐蚀装置，当适当地确定偏置功率密度和腐蚀气体流量的比例时，可以很容易地形成具有3°和60°之间所需要的锥角的布线。 

此外，要考虑ICP腐蚀装置的耐热导电材料的处理特性。除了W膜和Ta膜外，经常使用钼-钨(Mo-W)合金(成分比例为Mo∶W＝48∶50wt％)作为栅电极材料，这里显示了腐蚀速度的典型值、可采用的腐蚀气体、以及对变为栅电极基底的栅绝缘膜的选择率。栅绝缘膜为由等离子体CVD形成的氧化硅膜或氮氧化硅膜。这里的选择率定义为栅绝缘膜的腐蚀速率与每个材料的腐蚀速度的比值。 

表1 

材料	腐蚀速度(nm/min)	对栅绝缘膜的选择率比
							CF4+Cl2
Ta	140-160	6-8	Cl2
				Mo-W	40-60	0.1-2	CF4+Cl2

[0077] Ta膜的腐蚀速度在140和160nm/min之间，对栅绝缘膜的选择率在6和8之间。该值超过了当W膜的腐蚀速度在70到90nm/min的范围内时W膜对栅绝缘膜在2和4之间选择率的值。因此，从可加工性的角度上来看，也可以采用Ta膜。虽然未在表中示出，Ta膜的电阻率在20和30μΩcm之间，与电阻率在10和16μΩcm之间的W膜相比，Ta膜的电阻率较高，成为难点。 

另一方面，Mo-W合金的腐蚀速度较低，在40和60nm/min之间，对栅绝缘膜的腐蚀率在0.1和2之间。从可加工性的角度可以看出，不能采用该材料。从表1中可以看出，Ta膜显示了最好的结果。然而，如上所述，当考虑电阻率时，考虑了所有的因素之后认为W膜很合适。 

此外，对于干法腐蚀的腐蚀气体，可以使用含有氟气体和含有氯气体的混合气体。可以使用选自CF₄、C₂F₆和C₄F₈的气体作为含有氟的气体，使用选自Cl₂Cl₂、SiCl₄和BCl₄的气体作为含有氯的气体。 

实施例1 

本实施例涉及有源矩阵型液晶板。图1A示出了本实施例的有源矩阵基片的俯视图，其中像素部分和驱动像素部分的薄膜晶体管的驱动电路形成其上，还示出了形成在有源矩阵基片上的柱形隔离物和密封剂之间的位置关系。 

如图1A所示，在玻璃基片101上，提供有设置有薄膜晶体管的像素部分188、扫描信号驱动电路185以及作为驱动设置在像素部分中的薄膜晶体管的驱动电路的图像信号驱动电路186。此外，提供如CPU或存储电路等的信号处理电路187。 

在像素部分188中，由扫描信号驱动电路185延伸出的栅极布线189以及从图像信号驱动电路186延伸出的源极布线190相交成矩阵形成像素。每个像素提供有像素TFT204和存储电容器205。 

柱形隔离物172为由树脂制成的圆柱形结构的物体，用于保持 有源矩阵基片和相对基片之间的间距。提供在像素部分188中的柱形隔离物172不仅可以提供到每个像素，也可以提供到以矩阵形排列的几个像素或几十个像素。换句话说，构成像素部分的像素总数与隔离物数量的比例在20％和100％之间比较好。此外，代替柱形隔离物172，驱动电路185到187提供有覆盖电路的整个表面的树脂。根据本实施例中源极布线和漏极布线的位置提供柱形隔离物。 

在基片101上，密封剂186形成在像素部分188、扫描信号驱动电路185、图像信号驱动电路186、以及其它电路的信号处理电路187外部，外部输入/输出端子182的内部。 

有源矩阵基片101上的驱动电路185到187通过连接布线183电连接到外部电源或外部电路。连接布线183和驱动电路185到187的TFT的源极(漏极)布线同时形成。端子部分182和连接布线183一体地形成，并成为与其它基片上布线的连接部分。图1B示出了端子部分182的局部放大图。 

如图1B所示，端子部分182的侧面覆盖有保护膜173。端子部分182中的连接布线183通过各向异性导电膜电连接到FPC191的布线191b。参考数字191a代表提供有FPC191的基片。 

图2示出了有源矩阵基片101的电路。图像信号驱动电路186由移位电阻器电路501a、电平转移电路502a、缓冲电路503a、以及采样电路504组成。此外，扫描信号驱动电路185由移位电阻器电路501b、电平转移电路502b、以及缓冲电路503b组成。 

移位电阻器电路501a和501b的驱动电压在5和16V之间(通常为10V)。形成该电路的CMOS电路由如图6所示的第一p沟道TFT200和第一n沟道TFT201形成。虽然电平转移电路502a和502b以及缓冲电路503a和503b的驱动电压较高，在14和16V之间，但可以使用与移位电阻器中的TFT等同的TFT。此外，在这些电路中将栅极形成为多栅极结构很有效，由此提高了耐压性并改善了可靠性。 

采样电路504由模拟开关形成，它的驱动电压在14到16V之间。由于极性交替地反转驱动并且需要减小关断电流值，因此需要采样电路504由如图6所示的第二p沟道TFT202和第二n沟道TFT203形成。当p沟道TFT202的关断电流值成问题时，由将在实施例2中介绍的工艺形成提供有偏置区的单漏极构成的TFT用于形成该电路。 

此外，像素部分的驱动电压在14和16V之间。从减少功率消耗的角度来看，需要将像素部分的关断电流值减小到比采样电路的关断电流值小。因此，需要像素部分为图6中所示像素TFT204的多栅极结构，此外，可以是提供有LDD区的结构。 

注意仅示出了像素部分188和驱动电路185和186的方框结构。根据以后将介绍的TFT的工艺，如信号分配电路、分频电路、D/A转换器、γ校正电路、运算放大器电路以及更进一步的信号处理电路187，如存储电路和算术运算电路，以及更进一步的逻辑电路都可以形成在相同的基片上。根据本发明，可以实现具有形成在相同的基片上的像素部分和驱动电路部分的半导体器件，例如可以实现提供有信号驱动电路和像素部分的液晶显示器件。 

下面，介绍有源矩阵基片的制造工艺。图3A到7示出了像素部分188和驱动电路的制造工艺。图9A到11C示出了连接布线183的端子部分182的制造工艺。在这些图中，相同的参考数字代表相同的组成部分。 

可以使用由康宁玻璃#7059和#1737为代表的钡硼硅玻璃或铝硼硅玻璃作为基片101。除了这些玻璃基片之外，也可以使用不具有光学各向异性的塑料基片，例如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚砜(PES)等。使用玻璃基片时，可以在比玻璃应变点低约10到20℃的温度下预先热处理基片。包括如氧化硅膜、氮化硅膜或氮氧化硅膜等的底膜102形成在其上形成有TFT的基片101的表面上，以防止杂质从基片101扩散。例如， 形成由SiH₄、NH₃和N₂O通过等离子体CVD形成厚度为10到200nm(优选50到100nm)的氮氧化硅膜102a和类似地由SiH₄和N₂O形成厚度为50到200nm(优选100到150nm)氢化的氮氧化硅膜102b的叠层(图3A)。 

通过使用常规的平行板型等离子体增强CVD形成氮氧化硅膜。在325℃的基片温度、40Pa的反应压力、0.41W/cm²的放电功率密度、以及60MHz的放电频率的条件下，通过将10sccm的SiH₄、100sccm的NH₃和20sccm的N₂O引入到反应室内，形成氮氧化硅膜102a。通过仅改变基片温度和改变反应气体形成这些膜。 

由此形成的氮氧化硅膜102a具有9.28×10²²/cm³的密度，在含7.13％的氟化氢铵(NH₄HF₂)和15.4％的氟化铵(NH₄F)的混合溶液中(“L_AL500”，Stella Chemifa公司的产品)20℃下具有约63nm/min的慢腐蚀速率，为致密坚硬的膜。当所述膜用做底膜时，可以有效地防止碱金属元素从玻璃基片扩散到形成其上的半导体层内。 

接下来，通过例如等离子体CVD或溅射等已知的方法形成具有25到80nm(优选30到60nm)厚度和非晶结构的半导体膜103a。例如，通过等离子体CVD形成厚度为55nm的非晶硅膜。具有所述非晶结构的半导体膜包括非晶半导体膜和微晶半导体膜，也可以使用具有如非晶硅-锗膜等非晶结构的化合物半导体膜。可以连续地形成底膜102和非晶半导体层103a。例如，通过以上介绍的等离子体CVD工艺连续地形成氮氧化硅膜102a和氢化的氮氧化硅膜102b之后，通过将反应气体由SiH₄、N₂O和H₂转换为SiH₄和H₂，或仅为SiH₄进行连续地淀积，同时不暴露到空气气氛。由此，可以防止氢化的氮氧化硅膜102b的表面沾污，并且可以减小要制造的TFT的特性变化和阈值电压的波动。 

然后进行晶化步骤由非晶半导体膜103a形成晶体半导体膜103b。激光退火法、热退火法(固相生长法)或快速热退火法(RTA)可以用做该方法。使用具有低耐热的玻璃基片或塑料基片时，优选 使用激光退火法。RTA法使用IR灯、卤素灯、金属卤化物灯或氙灯作为光源。此外，可以根据日本专利申请特许公开No.平7-130652中公开的技术使用催化元素的晶化方法形成晶体半导体膜103b。在晶化步骤中，首先优选排出含在非晶半导体膜中的氢。在400到500℃下进行约1小时的热处理以将氢的含量降低到5原子％以下，然后进行晶化步骤。以此方式，可以有利地防止膜表面粗糙。 

当通过激光退火法进行晶化步骤时，使用脉冲振荡型或连续发光型准分子激光器，或氩激光器作为光源。使用脉冲振荡型准分子激光器时，激光束处理成线形，然后进行激光退火。操作员可以适当地选择激光退火条件，例如，激光脉冲振荡设置在30Hz，激光能量密度设置为100到500mJ/cm²(通常为300到400mJ/cm²)。线形激光束照射到基片的整个表面上，此时线形束的重叠度为80到98％。以此方式，可以得到晶体半导体膜103b，如图3B所示。 

通过光刻使用光掩模PM1在晶体半导体膜103b上形成抗蚀剂图形。通过干法腐蚀将晶体半导体膜分为岛，由此形成半导体膜岛104到108。干法腐蚀使用CF₄和O₂的混合气体。 

以约1×10¹⁶到5×10¹⁷原子/cm³的浓度将产生p型的杂质添加到半导体膜岛的整个表面以控制TFT的阈值电压Vth。周期表中XIII族元素例如硼(B)、铝(Al)或镓(Ga)现已公知为产生半导体p型的杂质元素。可以采用离子注入或离子掺杂作为掺杂这些元素的方法，但离子掺杂适合于处理大面积的基片。所述离子掺杂法使用乙硼烷(B₂H₆)作为气体源并添加硼(B)。不总是需要添加所述杂质元素，可以省略。然而，这是用于适当地保持n沟道TFT的阈值电压在特别是预定范围内的方法。 

通过等离子体CVD或溅射由含有硅的绝缘膜形成厚度为40到150nm的栅绝缘膜109。例如，可以由厚度为120nm的氮氧化硅膜形成。通过将O₂添加到SiH₄和N₂O形成的氮氧化硅膜中的固定电荷密度减小，为该应用的优选材料。不必说，栅绝缘膜不特别地限 定为所述氮氧化硅膜，也可以为含有硅的其它绝缘膜的单层结构或它们的叠层结构。(图3C) 

形成如图3D所示的导电膜，以在栅绝缘膜109上形成栅极布线。导电膜可以包括单层，如果需要也可以为多层的叠层结构，例如双层或三层。例如，当为双层结构时，上层膜由包括选自钽(Ta)、钛(Ti)、钼(Mo)和钨(W)等元素作为基本成分的金属膜或包括这些元素(通常为Mo-W合金膜，Mo-Ta合金膜)的合金膜形成，下层膜由氮化钽(TaN)、氮化钨(WN)、氮化钛(TiN)、氮化钼(MoN)等形成。例如，当为双层时，上层膜可以由导电的下层膜的氮化物形成，当它用上/下表示时，可以为WN膜/W膜或TaN膜/Ta膜等。当为三层时，它可以为TaN膜/Ta膜/TaN膜。优选将第二(上)导电膜的电阻率设置在10到50mWcm的范围内。为获得低电阻，优选降低所含有的杂质浓度，特别是氧浓度可以降低到30ppm或以下。例如，通过将氧浓度设置为30ppm或以下，相对于钨(W)可以实现20mWcm或以下的电阻率。 

此外，优选使用铝作为基本成分的膜以获得布线的低电阻率。此时，通过将微量的Si或Sc等添加到铝内可以增强耐热性。例如，对于形成栅极布线的导电膜，可以形成添加Sc的Ti膜/Al膜或添加Sc的Ti膜/TiN膜/Al膜。 

当使用W作为栅电极时，通过溅射使用W作靶并通过引入氩(Ar)气和氮(N₂)气形成厚度50nm的氮化钨(WN)作为导电层111，形成250nm厚的W作为导电膜110。对于其它方法，可以使用六氟化钨(WF6)通过热CVD形成W膜。总之必须降低栅电极的电阻，W膜的电阻率优选为不高于20mWcm。通过增加晶粒尺寸可以获得低电阻率的W膜，但当W中如O等的杂质元素的含量很大时，由于阻碍了晶化，电阻率变高。因此，当使用溅射时，使用的W靶有99.9999％的纯度，在膜的形成期间，要充分注意以免由气相引入杂质。以此方式，可以获得9到20mWcm的电阻率。 

可以通过溅射类似地形成TaN膜和Ta膜。要形成TaN膜，使用Ta作靶，Ar气和氮气的混合气体作为溅射气体。氩(Ar)气作用溅射气体形成Ta膜。当适量的Xe或Kr添加到溅射气体时，可以减轻所得膜的内应力，并且可以防止膜的剥离。α相Ta膜的电阻率约20mWcm，该膜可以用做栅电极。然而，β相Ta膜的电阻率约180mWcm，该膜不适合做栅电极。TaN膜的晶体结构接近α相的Ta膜。因此，当Ta膜形成在TaN膜上时，可以容易地得到α相Ta膜。在本实施例中，淀积TaN膜作为下层导电膜110，而Ta作为上层导电膜111，形成栅极布线。 

顺便提及，可以在形成栅极布线的导电膜和栅绝缘膜109之间有效地形成厚度约2到约20nm的掺磷(P)硅膜。由此，可以提高粘附性和防止其上形成的导电膜氧化，同时可以防止含在导电膜中微量的碱金属元素扩散到栅绝缘膜109内。 

接下来，通过使用光掩模PM2光刻形成抗蚀剂掩模RM1到RM6。共同腐蚀导电层110和导电层111形成栅电极118到122以及电容布线123。这些栅电极118到122和电容布线123包括由导电膜形成的118a到122a和由导电膜形成的118b到123b的整体结构。(图4A) 

要在n沟道TFT中形成LDD区，进行产生n型的杂质元素的掺杂步骤(n^-掺杂步骤)。这里，通过作为掩模的栅电极118到122自对准的离子掺杂产生n型的杂质元素。在1×10¹⁶到5×10¹⁹原子/cm³的范围内掺杂磷(P)作为产生n型的杂质元素。以此方式，在岛形半导体膜中形成低浓度n型杂质区域124到129，如图4B所示。 

接下来，在n沟道TFT中形成高浓度的n型杂质区作为源或漏区(n⁺掺杂步骤)。首先，使用光掩模PM3形成抗蚀剂掩模RM8到RM12，掺杂产生n型的杂质元素形成高浓度n型杂质区130到135。磷(P)用做产生n型的杂质元素。使用磷化氢(PH₃)的离子掺杂以便浓度在1×10²⁰到1×10²¹原子/cm³的范围内(图4C)。 

形成高浓度p型杂质区136和137作为形成p沟道TFT的岛形半导体膜104和106中的源和漏区。这里，用栅电极118和120作为掩模掺杂产生p型的杂质元素，通过自对准形成高浓度的p型杂质区。 

此时，通过光掩模PM4覆盖整个表面在形成n沟道TFT的岛形半导体膜105，107以及108上形成抗蚀剂掩模RM13到RM15。使用乙硼烷(B₂H₆)通过离子掺杂形成高浓度p型杂质区136和137。区域中的硼(B)浓度为3×10²⁰到3×10²¹原子/cm³(图4D)。 

在下一步骤中，将磷(P)添加到高浓度p型杂质区136和137，相对于高浓度p型杂质区136a和137a，浓度为1×10²⁰到1×10²¹原子/cm³，相对于高浓度的p型杂质区136b和137b，浓度为1×10¹⁶到5×10¹⁹原子/cm³。然而，在该步骤中将添加的硼(B)浓度设置变为1.5到3倍以上，在作为p沟道TFT的源和漏区中不会发生任何问题。 

此后，如图5A所示，在栅极布线和栅绝缘膜上形成保护性绝缘膜138。保护性绝缘膜138包括氧化硅膜、氮氧化硅膜、氮化硅膜或包括这些膜组合的叠层膜。总之，保护性绝缘膜138由无机绝缘材料形成。保护性绝缘膜138的膜厚度为100到200nm。当使用氧化硅膜时，混合原硅酸四乙酯(TEOS)和O₂，可以在40Pa的反应压力、300到400℃的基片温度下通过等离子体CVD形成膜，在0.5到0.8W/cm²的高频(13.56MHz)功率密度下等离子体放电。 

当使用氮氧化硅膜时，膜包括通过等离子体CVD由SiH₄、N₂O以及NH₃形成的氮氧化硅膜，或由SiH₄和N₂O形成的氮氧化硅膜。此时的膜淀积条件是20到200Pa的反应压力，300到400℃的基片温度，0.1到1.0W/cm²的高频(60MHz)功率密度。也可以使用由SiH₄、N₂O以及H₂形成的氢化氮氧化硅膜。可以通过等离子体CVD类似地由SiH₄和NH₃形成氮化硅膜。 

此后，进行激活以各浓度添加的产生n型或p型的杂质元素的 步骤。通过使用退火炉的热退火法进行该步骤。除了热退火方法之外，可以使用激光退火法和快速热退火法(RTA法)。在含有1ppm或以下，优选0.1ppm或以下浓度的氧，400到700℃，通常为500到600℃的氮气氛中进行热退火法。在本实施例中，在550℃下进行4小时的热处理。当使用具有低耐热温度的塑料基片作为基片101时，优选使用激光退火法(图5B)。 

激活步骤之后，进一步在含3到100％氢气的气氛中在300到450℃进行热处理1到12小时以氢化岛形半导体膜。该处理步骤通过热激发的氢终止岛形半导体膜中10¹⁶到10¹⁸/cm³的悬挂键。可以使用等离子体氢化(使用由等离子体激发的氢)作为氢化的另一方法。 

完成激活和氢化步骤之后，形成由有机绝缘材料制成的层间绝缘膜139，平均厚度为1.0到2.0mm。有机树脂材料的例子为聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、BCB(苯并环丁烯)等。当使用聚酰亚胺类型时，涂敷到基片之后热聚合，材料在300℃的干净烘箱中烘焙。当使用丙烯酸时，使用两种组分类型。混合主制剂和固化剂，混合物通过旋转器涂敷到基片的整个表面。然后使用80℃的热板预热60秒，并在干净烘箱中250℃下烘焙60分钟。(图5C) 

通过由有机绝缘材料形成层间绝缘膜139，可以满意地平面化它的表面。有机树脂材料通常有低介电常数，并且可以减小寄生电容。然而，由于它们吸湿，因此不适合做保护膜。因此，在本实施例中，有机绝缘膜必须与作为保护绝缘膜138形成的氧化硅膜、氮氧化硅膜或氮化硅膜结合使用。 

此后，通过使用光掩模PM5形成具有预定图形的抗蚀剂掩模。到达各岛形半导体膜源或漏区的接触孔形成在绝缘膜138和139中。此外，从端子部分182除去绝缘膜138和139。通过干法腐蚀形成接触孔。此时，使用CF₄、O₂和He的混合气体作腐蚀气体。首先腐蚀由有机树脂材料形成的层间绝缘膜139。然后，将腐蚀气体改 变为CF₄和O₂，腐蚀保护绝缘膜138。要提高岛形半导体膜的选择率，腐蚀气体进一步改变为CHF₃，腐蚀栅绝缘膜。以此方式，可以满意地形成接触孔。 

形成由形成源/漏布线和连接布线183的金属膜140以及透明导电膜141组成的叠层膜。这里形成厚度为50到150nm的Ti膜作为金属膜140，形成与形成源区或漏区的半导体膜的接触，通过溅射形成厚度为300到400nm的铝(Al)叠加在Ti膜上。此外，可以形成包括Ti膜/TiN膜/Al膜的叠层膜作为金属膜140。 

通过溅射或真空蒸发，由氧化铟(In₂O₃)或氧化铟与氧化锡的合金(In₂O₃-SnO₂；ITO)形成透明导电膜的材料。通过包括盐酸的溶液进行这些材料的腐蚀处理。然而，由于在ITO的腐蚀中特别容易产生残留物，因此可以使用氧化铟与氧化锌的合金(In₂O₃-ZnO₂)以提高腐蚀的可行性。与ITO相比，氧化铟与氧化锌的合金在表面平整度和热稳定性方面很优越，它可以防止与在漏极布线169的边缘表面接触的Al的腐蚀反应。类似地，氧化锌(ZnO)也是合适的材料，也可以使用为了增加可见光的透射率和导电性等添加镓的氧化锌(ZnO:Ga)。在本实施例中，形成氧化铟与氧化锌的合金作为透明导电膜141。 

图9A到9C示出了对应于图6A的连接布线183的端子部分182的结构。图9A对应垂直于布线纵向的截面方向，图9B对应沿纵向的横向，它们清楚地示出了TFT和叠层区关系的结构。图9C为俯视图。图10A到11C与它们类似。 

然后使用光掩模PM6形成抗蚀剂掩模图形。通过腐蚀形成源极布线148到152以及漏极布线153到158，形成图10所示的连接布线183。这里，漏极布线157作为像素电极。(图6B和10A到10C) 

当在该状态下进行氢化处理时，可以得到对提高TFT的性能有利的结果。例如，优选在含3到100％氢气的气氛中在300到450℃下进行1到12小时的热处理。使用等离子体氢化法可以得到类似的 效果。所述热处理可以使存在于保护绝缘膜138和底膜102中的氢扩散到岛形半导体膜104到108内，并且可以氢化这些膜。总之，岛形半导体膜104到108内的缺陷密度优选降低到10¹⁶/cm³或以下，为此，可以添加约0.01到约0.1原子％的氢。 

当使用以上介绍的六个光掩模时，可以在相同基片上完成具有驱动电路TFT和像素部分的像素TFT的基片。在驱动电路中形成第一p沟道TFT200、第一n沟道TFT201、第二p沟道TFT202以及第二n沟道TFT203。在像素部分中形成像素TFT204和存储电容205。在本说明书中，为方便起见，所述基片称做“有源矩阵基片”。 

驱动电路中的第一p沟道TFT200具有单漏极结构，在岛形半导体膜104中包括：沟道形成区206；和源极区207a和207b以及漏极区208a和208b，每个包括高浓度的p型杂质区。 

在第一n沟道TFT201的岛形半导体膜105中，形成：沟道形成区209；不与栅电极119重叠的LDD区210；源极区212；以及漏极区211。沟道长度方向中的所述LDD区的长度为1.0到4.0nm，优选2.0到3.0mm。以此方式确定n沟道TFT中的LDD区的长度，可以减小漏区附近发生的高电场强度，并且可以防止发生热载流子以及防止TFT退化。 

采样电路的第二p沟道TFT202具有单漏极结构，其中在岛形半导体膜106中形成沟道形成区213、包括高浓度p型杂质区的源极区214a和214b以及漏极区215a和215b。 

在第二n沟道TFT203的岛形半导体膜107中形成沟道形成区216、LDD区217和218、源极区220以及漏极区219。LDD区217和218的长度设置在1.0和4.0mm之间。 

沟道形成区221和222、LDD区223到225、源极或漏极区226到228形成在像素TFT204的岛形半导体膜108中。沟道长度方向的LDD区的长度为0.5到4.0mm，优选1.5到2.5mm。此外，存储电容器连接到TFT204。存储电容205是以栅绝缘膜209为介质，以 电容布线123和连接到像素TFT204的漏极区228的半导体膜229作为电极的电容。在图6B中，像素TFT204为双栅极结构。然而，它可以有单栅极结构或具有多个栅电极的多栅极结构。 

图13为像素部分的几乎一个像素的俯视图。图中A-A’的剖面对应于图6B中像素部分的剖面图。也作为栅极布线的像素TFT204的栅电极122在岛形半导体膜108的下面与其交叉穿过栅绝缘膜，在图中未示出。虽然未在图中示出，在岛形半导体膜108中形成源极区、漏极区以及LDD区。参考数字256表示源极布线152和源极区226之间的接触部分。参考数字257表示漏极布线157和漏极区228之间的接触部分。通过从像素TFT204的漏极区228延伸出的半导体层229与穿过栅绝缘膜的电容布线123的重叠区域形成存储电容205。在该结构中，用于化合价控制的杂质元素不添加到半导体层229。 

以上介绍的结构可以根据像素TFT和驱动电路的具体要求优化构成每个电路的TFT的结构，以提高半导体器件的操作性能和可靠性。此外，通过用耐热的导电材料形成栅电极，该结构易于激活LDD区、源极区和漏极区。 

此外在本实施例中，在经过以上介绍工艺的有源矩阵基片上形成柱形隔离物172，如图7所示。同时，在形成柱形隔离物172时形成保护连接布线183的端子部分182侧面的保护膜173。不限定柱形隔离物172的材料，特别是，它们可以通过例如JSR公司的“NN700”形成，用旋转器涂敷材料之后，通过曝光和显影形成预定的图形。然后在干净的烘箱等内150到200℃加热和固化图形。 

可以根据曝光和显影的条件改变所形成的隔离物的形状。然而，优选柱形隔离物172具有图14所示的平坦顶部的柱形，由此当放置对面的基片时，可以确保液晶显示板的机械强度。形状没有特别限定，可以为圆锥形或锥体。当为圆锥形时，例如高度H为1.2到5mm，平均半径L1为5到7mm，平均半径L1与底部的半径L2的比例为 1∶1.5。此时侧面的锥角不大于±15°。 

可以任意地决定柱形隔离物的布局。然而，优选以叠置并覆盖图7中像素部分188中漏极布线157(像素电极)的接触部分251的方式设置柱形隔离物172。由于失去接触部分251的平面性并且在该部分液晶的取向不好，通过以隔离物树脂填充到接触部分的形式形成柱形隔离物172可以防止旋转移位等。 

在形成柱形隔离物172的制造工艺中形成保护连接布线183侧面的保护膜174，如图11所示。形成保护膜174以仅露出端子部分182中透明导电膜141的表面。通过曝光和显影处理的条件可以确定保护膜174的形状。根据该结构，由于金属膜由保护膜174、栅绝缘膜109以及透明导电膜141接触和覆盖，因此不会暴露在空气中。 

此后，在基片101的表面上形成对准膜173。在端子部分182不形成对准膜173。聚酰亚胺树脂通常用做液晶显示元件的对准膜。形成对准膜之后，进行研磨处理，以便液晶分子以某种预倾斜角定向。在研磨方向上，从设置在像素部分中的柱形隔离物172的端部的区域到没有研磨的区域，不大于2mm。在研磨处理期间产生的静电经常变成问题。当在驱动电路上形成隔离物172时，可以获得隔离和防止TFT受到静电作用的两个基本作用。 

由此完成了其中集成有保持基片和基片101之间距离的柱形隔离物172的有源矩阵基片。注意形成对准膜173之后，形成柱形隔离物172结构(图7和11A到11C)。 

在图8所示的基片251上形成屏蔽膜252、未在图中示出的滤色片、透明导电膜253以及对准膜254，用于与有源矩阵基片成对的基片。由Ti、Cr、Al等形成厚度150到300nm的屏蔽膜252。 

然后由像素部分和图8所示的驱动电路形成的有源矩阵基片和相对的基片通过密封剂179粘在一起。填料混合到密封剂179内，通过所述填料和柱形隔离物172保持均匀的距离将两个基片粘在一 起。然后液晶材料260注入到基片的间隙中，由密封剂(未示出)完全密封，完成液晶板。 

此外，为了将有源矩阵基片上的电路连接到输入图像信号和提供电能的电源等的电路，通过端子部分182中的各向异性导电膜195电连接连接布线183和FPC191，如图12所示。图12A示出了垂直于端子部分182的布线的纵向平面的剖面图，图12B示出了沿纵向的剖面图。 

如图12A和12B所示，各向异性导电膜195包括在粘接剂195a中镀有金、铬等几十到几百mm的晶粒195b。当晶粒195b接触连接布线183和FPC191b的布线时，有源矩阵基片100和FPC191电连接。为了增加FPC191和基片109之间的粘接强度，FPC191放置在外部端子部分182的外部，树脂层192设置在边缘部分，增加了机械强度。 

实施例2 

与实施例1中制造TFT的源极/漏极布线相同的工艺形成连接布线183。在实施例2中，在与栅极布线相同的工艺中形成连接布线183。参考图15介绍实施例2。使用实施例1中TFT的制造工艺。图15中与图3A到8中相同的参考数字代表相同的组成部分。 

首先根据实施例1进行制造工艺直到图9C。接下来，形成构成栅极布线的导电膜301和透明导电膜302的叠层膜。在实施例1中构成栅极布线形成导电膜110和111的材料用做导电膜301。对于透明导电膜302，可以使用在TFT的源极/漏极布线的表面上形成透明导电膜141所使用的材料。对于导电膜301，通过溅射形成由WN膜/W膜制成的叠层膜，对于透明导电膜302，形成ITO膜。(参见图15A) 

然后如图4A所示形成抗蚀剂掩模。在导电膜301和透明导电膜302上进行腐蚀，然后形成图15B所示的TFT的栅极布线和连接布线303。由包括W作基本成分的材料形成膜时，需要进行使用高 密度等离子体的干法腐蚀以进行快速和准确的腐蚀。 

对于获得高密度等离子体的一种方式，合适的是使用ICP(感应耦合等离子体)腐蚀装置。在使用ICP腐蚀装置的W的腐蚀方法中，将两种气体CF₄和Cl₂引入到反应室内作为腐蚀气体，压力在0.5和1.5Pa(优选1Pa)之间，200W到1000W的高频(13.56MHz)电能施加到感应耦合部分。此时，20W的高频电能施加到放置基片的台上，通过自偏置给负电位充电，负离子加速由此进行各向异性腐蚀。通过使用ICP腐蚀装置，也可以在如W等的硬金属膜上得到在2和5nm/秒之间的腐蚀速度。此外，为了进行腐蚀不留下任何残留物，可以适当将腐蚀时间增加约10％到20％以进行过腐蚀。 

然而，必须注意对底膜的腐蚀选择率比。例如，W膜对氮氧化硅膜(栅绝缘膜109)的选择率比在2.5到3之间。由于这种过腐蚀工艺，氮氧化硅膜的露出表面被腐蚀20和50nm之间的深度，使氮氧化硅膜变得较薄。 

如实施例1所述，然后用磷和硼掺杂TFT的半导体膜，由此形成图5A所示的保护绝缘膜138。然后激活掺入半导体膜内的磷和硼。(参见图15C) 

此后，形成层间绝缘膜139，如图5C所示。形成层间绝缘膜139的材料选自实施例1中介绍的材料，或者层间绝缘膜139为硅基无机绝缘膜，或如丙烯酸等的有机树脂膜。(参见图15D) 

如图6所示，形成在岛形半导体膜上到达源区或漏区的接触孔形成在保护绝缘膜138和层间绝缘膜139中。同时，在连接布线303的端子部分中，形成覆盖端子部分侧面的保护膜304。(参见图15E) 

以和实施例1相同的方式进行其余的工艺，由此完成了有源矩阵基片100。然后用密封剂179将有源矩阵基片100和相对基片250密封在一起，液晶物质260封闭其中。通过各向异性导电膜195电连接连接布线303和FPC191。(参见图15F) 

在实施例2中，由于连接布线303的导电膜301的侧面由保护 膜304覆盖，导电膜301变成由保护膜304、栅绝缘膜109、以及透明导电膜302环绕的结构，不会暴露在空气中。 

实施例3 

实施例3为实施例1的修改例，其中栅极布线的剖面形状为锥形。此外，也是在栅极布线的相同制造工艺中形成连接布线的例子。下面参考图17A到19C介绍实施例3的有源矩阵基片的制造工艺。在本实施例中，根据工艺详细地介绍像素TFT和像素部分的存储电容器与提供在像素部分周边中的驱动电路的TFT同时制造的工艺。图21A到21F示出了连接布线的制造方法。 

在图17A中，由氧化硅膜、氮化硅膜、或氮氧化硅膜制成的绝缘膜形成的底膜602形成在玻璃基片601的表面上。在本实施例中，通过等离子体CVD层叠地形成由SiH₄、NH₃和N₂O形成、厚度在10和200nm之间的氮氧化硅膜，氮化硅膜表面上由SiH₄和NH₃形成厚度在50和200nm之间(优选在100和150nm之间)的氢化氮化硅膜602。 

接下来通过等离子体CVD形成厚度55nm的非晶硅膜，与实施例1类似，晶化从而形成晶体硅膜。使用光掩模PM11，通过光刻技术在晶体硅膜上形成抗蚀剂图形。通过干法腐蚀将晶体半导体膜分为岛形，形成岛形半导体膜604到608。CF₄和O₂的气体混合物用在晶体硅膜的干法腐蚀中。然后通过等离子体CVD由氮氧化硅膜形成膜厚度为120nm的栅绝缘膜609。 

随后，为了在栅绝缘膜609上形成栅极布线，由金属膜611和612以及透明导电膜613的叠层膜形成耐热导电膜。金属膜611由WN膜形成，金属膜612由W膜形成，透明导电膜613由氧化铟氧化锌合金(In₂O₃-ZnO₂)形成。(见图17A和21A) 

利用第二光掩模PM12，通过光刻技术形成抗蚀剂掩模RM21到RM27。腐蚀透明导电膜613形成栅极布线618到622和存储电容器623，以及连接布线683的最上层618a到623a和683a。(见 图17B和21B) 

如图18B和21B所示，比抗蚀剂掩模RM21到RM27更深腐蚀由透明导电膜形成的最上层618a到623a和683a的侧面。接下来，一起腐蚀金属膜611和613，由此完成具有锥形截面的栅极布线618到622、电容器布线623以及连接布线683。(见图17C和21C) 

布线618到623和683变为由透明导电膜613形成的最上层618a到623a和683a、由金属膜612形成的层618b到623b和683b以及由金属膜611形成的层618c到623c和683c组成的叠层结构。 

此时，进行腐蚀以便至少在栅极布线618到622的边缘部分中形成锥形部分。用ICP腐蚀装置进行所述腐蚀工艺。在下面的条件下进行腐蚀：CF₄和Cl₂的气体混合物作为腐蚀气体，流量分别设置为30SCCM；放电功率设置为3.2W/cm²(13.56MHz)；偏置功率设置为244mW/cm²(13.56MHz)；压力设置为1.0Pa。由于所述腐蚀条件，在栅极布线618到622的边缘部分中，从边缘部分向内厚度逐渐增加的锥形部分形成的角度在25°和35°之间，优选30°。锥形部分的角度对之后将形成LDD区的低浓度n型杂质区的浓度曲线影响很大。注意使用锥形部分的长度(WG)和厚度(HG)，锥形部分的角度θ1表示为Tan(θ1)＝HG/WG。 

此外，为了进行腐蚀不留任何残留物，对绝缘膜609的厚度进行在约10％和20％之间的过腐蚀。然而，需要注意的是此时对底膜的选择率比。例如，如表1中所示，W膜对氮氧化硅膜(栅绝缘膜609)的选择率比在2和4之间(通常为3)。由于这种过腐蚀处理，氮氧化硅膜的露出表面被腐蚀了20和50nm之间，变得较薄，由此形成新形状的栅绝缘膜610。 

为了形成驱动电路和像素TFT的n沟道TFT的LDD区，进行产生n型(n^-掺杂工艺)的杂质元素的掺杂工艺。用于形成栅电极的抗蚀剂掩模RM112到RM117保持完整，使用在边缘部分有锥形部分的栅极布线618到622作为掩模，以自对准方式通过离子掺杂 掺杂磷作为产生n型的杂质元素(图18A)。 

在本工艺中，为了掺杂产生n型的杂质元素使它穿过布线618到623的锥形部分和[穿过]栅绝缘膜610到达设置其下的半导体膜，将加速电压设高，在80和160KeV之间，剂量设低，在1x10¹³和5x10¹⁴原子/cm³之间，用于形成LDD区。掺杂到半导体膜内的杂质元素的浓度的掺杂浓度范围在1x10¹⁶和1x10¹⁹原子/cm³之间。由此在岛形半导体膜中形成低浓度的n型杂质区624到629，如图18A所示。 

在本工艺中，在低浓度的n型杂质区624到628中，包括在与栅极布线618到622重叠部分中的磷的浓度曲线反映了栅极布线618到622的锥形部分的膜厚度的变化。换句话说，在与栅极布线重叠的区域中，低浓度的n型杂质区624到628朝栅极布线的侧面浓度逐渐变高。这是由于锥形部分膜厚度的差异造成到达半导体膜的磷浓度变化。注意图18A示出了低浓度的n型杂质区624到628的透视图。然而，该图未精确显示掺磷区域的图，而是示出了根据栅极布线618到622的锥形部分的形状磷浓度的上述变化的图。 

接下来形成高浓度n型杂质区作为n沟道TFT中的源区或漏区(n+掺杂工艺)。抗蚀剂掩模RM21到RM26保持完整，在10和30KeV之间的低加速电压的条件下通过离子掺杂掺杂磷，以便此时栅极布线618到622作为掩蔽磷的掩模。由此形成高浓度n型杂质区630到635。由于在形成栅极布线的工艺中过腐蚀处理了覆盖这些区域630到635的栅绝缘膜610，与初始的120nm的厚度相比，栅绝缘膜的膜厚度变薄，在70和100nm之间。因此，即使在低加速电压的条件下也可以适当地掺杂磷。这些区域630到635的磷浓度设置在1x10²⁰和1x10²¹原子/cm³的浓度范围内。(见图18B) 

在形成p沟道TFT的岛形半导体膜604和606中形成高浓度p型杂质区636和637作为源区和漏区。这里使用栅极布线618和120作为掩模，掺杂产生p型的杂质元素，由此以自对准方式形成高浓 度p型杂质区636和637。此时，形成n沟道TFT的岛形半导体膜605、107和108整个由使用第三光掩模PM23形成的抗蚀剂掩模RM29到RM31覆盖。(见图18C) 

使用乙硼烷(B₂H₆)通过离子掺杂形成这里将形成的杂质区636和637。不与栅极布线重叠的高浓度p型杂质区中的硼(B)浓度设置在3x10²⁰和3x10²¹原子/cm³之间。此外，由于杂质元素通过栅绝缘膜和栅电极的锥形部分也掺杂到与栅极布线重叠的杂质区域内，因此形成基本上低浓度的p型杂质区，浓度设置为至少1.5x10¹⁹原子/cm³或以上。硼(B)的浓度设置为图18A工艺中掺杂的磷浓度的1.5到3倍。因此，p型杂质区作为p沟道TFT的源极区和漏极区不会发生任何问题。 

此后，形成由氧化的氮化硅制成的保护绝缘膜638，如图19A和21D所示。通过等离子体CVD由SiH₄、N₂O以及NH₃形成氮氧化硅膜。使用退火炉借助热退火进行以各浓度掺杂产生n型或p型杂质元素的激活工艺。 

激活工艺之后，在气氛气体已改变为含3％到100％氢气的气氛中在300和450℃之间的温度下进行热处理1到12小时，然后进行岛形半导体膜的氢化工艺。该工艺通过热受激的氢结束了岛形半导体膜中10¹⁶和10¹⁸/cm³的悬挂键。 

完成激活和氢化工艺之后，形成层间绝缘膜639，由此它的平均膜厚度在1.0和2.0mm之间。(参见图19B和21E) 

此后，使用第四光掩模PM24形成预定图形的抗蚀剂掩模RM24，在各岛形半导体膜中形成到达源极区或漏极区的接触孔，形成覆盖连接布线683侧面的保护膜673，如图21E所示。 

通过干法腐蚀进行所述工艺。此时，首先使用CF₄、O₂和He的混合气体作腐蚀气体腐蚀由有机树脂材料制成的层间绝缘膜639，然后用CF₄和O₂作腐蚀气体腐蚀保护绝缘膜638。此外，为了提高岛形半导体膜的选择率比，腐蚀气体改变为CHF₃以腐蚀栅绝缘膜 610，由此精细地形成接触孔。 

如图21E所示，由于连接布线683的侧面覆盖有保护膜673，由连接布线683的金属膜形成的层683b和683c的表面处于由透明导电膜、栅绝缘膜610、以及保护膜673环绕并接触的状态。因此，层683a和683b的表面没有暴露在空气中。 

然后，形成由Ti膜(50和150nm之间)/Al膜(300和400之间)和透明导电膜的叠层膜形成的金属膜，透明导电膜形成在金属膜的表面上，厚度在80和120nm之间。如图19C所示，通过溅射或真空蒸发形成金属膜，使用第五光掩模PM25形成抗蚀剂掩模图形，腐蚀金属膜和透明导电膜，由此形成源极布线648到652和漏极布线653到657。这里的漏极布线657作为像素电极。漏极布线658表示相邻像素的像素电极。 

在驱动电路的第一p沟道TFT700中，沟道形成区706、由高浓度的p型杂质区形成的源极区707和漏极区708形成在岛形半导体膜604中。在区域707和708中，与栅电极重叠的区域变为低浓度硼的LDD区。 

在第一n沟道TFT701中，岛形半导体膜605由沟道形成区709、由低浓度的n型杂质区形成并与栅极布线重叠的LDD区710和711、以及由高浓度的n型杂质区形成的源极区713和漏极区712组成。 

在所述LDD区中磷浓度的分布随着远离沟道形成区709而增加。增加的比例取决于例如加速电压和离子掺杂的掺杂量、锥角θ和栅极布线619的厚度等条件。由于栅极布线的边缘部分形成锥形，因此可以通过锥形部分掺杂杂质元素。因此，在锥形部分下存在的半导体膜中形成杂质元素浓度逐渐变化的杂质区域。本发明有效地利用了以上介绍的杂质区域。通过在n沟道TFT中形成这种类型的LDD区，可以松弛漏区附近中产生的大电场，由此防止热载流子，并且可以实现防止TFT退化。 

与TFT700类似，在岛形半导体膜606中，驱动电路的第二p 沟道TFT702具有沟道形成区714、由高浓度的p型杂质区形成的源极区715和漏极区716。在区域715和716中，与栅极布线重叠的区域变为低浓度硼的p型LDD区h。 

在第二n沟道TFT703中，岛形半导体膜607具有沟道形成区717，与栅电极621重叠的LDD区718和719、由高浓度的n型杂质区形成的源极区720和漏极区721。LDD区718和719与LDD区711和712类似地构成。 

在像素704中，岛形半导体膜608具有沟道形成区723和724、由低浓度的n型杂质区形成的LDD区725到728、由高浓度的n型杂质区形成的源极或漏极区729到731。LDD区725到728与LDD区711和712类似地构成。 

此外，在存储电容器705中，修改半导体膜608中的沟道形成区732、LDD区733和734以及高浓度的n型杂质区735，以便栅绝缘膜610变为介质，存储电容器623和半导体膜608变成电极。 

随后，与实施例1类似，使用第六光掩模形成保持基片之间间距的柱形隔离物672，形成相对的膜674，由此进行研磨。与实施例1类似，用密封剂686将相对的基片250和有源矩阵基片700粘在一起，液晶材料260封闭在基片之间的间隙中。相对基片的结构与图8的相同。 

此外，在连接布线683的端部，通过导电晶粒195b分散到图21F所示的粘合剂195a的各向异性导电膜195，FPC191与其电连接。在FPC191中，参考数字191a表示由如聚酰亚胺等材料制成的基片，参考数字191b表示由铜等制成的布线。 

虽然在实施例1到3中示出了顶栅TFT，但本领域中的技术人员可以容易地用底栅TFT代替。此外，在这些实施例中介绍了有源矩阵基片，但不必说，这些实施例的连接布线的结构也适用于其它半导体器件。当和实施例2和3一样由TFT的层间绝缘膜形成连接布线的保护膜时，它适合于例如有源矩阵型EL器件等电路由TFT 形成的半导体器件。 

实施例4 

根据本发明制造的有源矩阵基片、液晶显示器件以及EL显示器件可以用于各种电光器件。本发明可以适用于包括如电光器件作为显示媒质的所有电子设备。这些电子设备的例子包括个人计算机、数字照相机、摄影机、便携式信息终端(可移动的计算机、移动电话、电子记事本等)以及导航系统。图23A到23F示出了这些例子。 

图23A示出了个人计算机，包括：包括微处理器和存储器等的主机2001；图像输入部分2002；显示装置2003、以及键盘2004。本发明可形成显示装置2003或其它信号处理电路。 

图23B为摄影机，包括主机2101；显示装置2102；声音输入部分2103；操作开关2104；电池2105；以及图像接收部分2106。本发明适用于显示装置2102或其它信号控制电路。 

图23C为便携式信息终端，包括：主机2201；图像输入部分2202；图像接收部分2203；操作开关2204；以及显示装置2205。本发明适用于显示装置2205或其它信号控制电路。 

所述便携式信息终端经常用于户外和室内。要长时间操作终端，利用外部光线的反射型液晶显示装置比使用背光类型的装置更适合低功耗型。然而，当环境很暗时，装备有背光的透射型液晶显示装置更合适。在所述情况下，开发了具有反射型和透射型特性的混合型液晶显示装置。本发明也适合所述混合型液晶显示装置。 

图22示出了将实施例1的液晶显示板应用到便携式信息终端的一个例子。显示装置2205包括触板3002、液晶显示器件3003以及LED背光3004。提供触板3002以容易地操作便携式信息终端。如LED等的发光元件3100设置在触板3002的一端，如光电二极管等的光接收器件3200设置在另一端。光通路限定其间。当压触板3002光通路切断时，光接收元件3200的光输出改变。当利用所述原理将这些发光元件和光接收元件以矩阵形设置在液晶显示器件上时，触 板可以作为输入媒介。 

图23D示出了如电视游戏或电子游戏等的电子游戏机。它包括如CPU等的电子电路2308和记录媒质2304安装其上的主机2301；控制器2305；显示装置2303；以及装配在主机2301内的显示装置2302。显示装置2303和装配在主机2301内的显示装置2302可以显示相同的信息。此外，前者主要用做主要显示装置，后者作为副显示装置显示记录媒质2304的信息、装置的操作条件，或者通过添加接触传感器的功能作为操作板。主机2301、控制器2305以及显示装置2303有线通信功能，以传输其间的信号，或配备有传感器单元2306和2307以获得无线通信或光通信功能。本发明可应用于显示装置2302和显示装置2303。 

图23E示出了采用存储程序的记录媒质(此后称为“记录媒质”)的播放器，包括：主体2401、显示部分2402、扬声器单元2403、记录媒质2404和操作开关2405。顺便提及，使用DVD(数字通用盘)或CD作该装置的记录介质，能够再现音乐程序，显示图像，并进行电子游戏(或电视游戏)，或用于因特网。本发明可应用于显示器件2402和其它信号控制电路。 

图23F示出了数字摄像机，包括：主体2501、显示部分2502、目镜部分2503、操作开关2504、和图像接收单元(图中未示出)。本发明可应用于显示单元2502或其它信号驱动电路。 

图24A示出了前置型投影仪，包括光源光学系统和显示装置2601；以及屏2602。本发明可应用于显示装置和其它信号控制电路。图24B示出了背置型投影仪，包括主体2701、光源光学系统和显示装置2702；反射镜2703；以及屏2704。本发明可应于显示装置或其它信号控制电路。 

顺便提及，图24C示出了图24A和24B中的光源光学系统和显示装置2601和2702的结构的一个例子。光源光系统和显示装置2601和2702包括：光源光学系统2801、反射镜2802，2804到2806、分 光镜2803、束分裂器2807、液晶显示器件2808、相差板2809、和投影光学系统2810。投影光学系统2810包括多个光学透镜。 

图24C示出了使用三个液晶显示装置2808的三板系统的例子。然而，本发明不限于所述系统，也可以适用于单板系统光学系统。可以在图24C中箭头所示的光学路径中适当地设置具有偏振功能的膜、调节相位的膜、IR膜等。图24D示出了图24C的光源光学系统2801的结构实例。在本实施例中，光源光学系统2801包括：反射器2811；光源2812；透镜阵列2813和2814；偏振转换元件2815及会聚透镜2816。顺便提及，图24D所示的光源光学系统仅为一个实例，而不是限定性的。 

本发明还适用于导航系统或图象传感器的读取电路，虽然未在图中示出。因此本发明的应用范围极宽，本发明可以适用于所有领域的电子设备。 

通过实施本发明，在通过各向异性导电膜连接到另一电路的连接布线中，连接布线变为金属膜由保护膜和透明导电膜覆盖的结构。因此，可以防止由制造工艺和与各向异性导电膜的粘合剂接触造成的金属膜腐蚀和质量变化，由此形成高可靠性的接触结构。 

Claims (26)

1.一种显示器件，包括：

基片；

在所述基片上的端子部分中的连接布线；

在所述连接布线上的保护膜，该保护膜具有树脂；以及

各向异性导电膜，该各向异性导电膜将所述连接布线电连接到外部电源，

其中，所述保护膜覆盖所述连接布线的侧面。

2.根据权利要求1所述的显示器件，

其中，所述连接布线包括选自铝、钛、钼、钽和钨的一种金属。

3.根据权利要求1所述的显示器件，

其中，所述连接布线包括钛膜和在所述钛膜上的铝膜。

4.根据权利要求1所述的显示器件，

其中，所述连接布线包括选自In₂O₃、In₂O₃-SnO₂、In₂O₃-ZnO、ZnO和掺有镓的ZnO的一种材料。

5.根据权利要求1所述的显示器件，还包括在所述基片上的相对基片，

其中，所述基片和所述相对基片通过密封剂粘在一起，该密封剂形成在所述端子部分的内部。

6.一种显示器件，包括：

基片；

在所述基片上的端子部分中的连接布线；

在所述连接布线上的保护膜，该保护膜具有树脂；以及

各向异性导电膜，该各向异性导电膜将所述连接布线电连接到外部电源，

其中，所述保护膜覆盖所述连接布线的侧面，以及

其中，所述连接布线具有锥形截面。

7.根据权利要求6所述的显示器件，

其中，所述连接布线包括选自铝、钛、钼、钽和钨的一种金属。

8.根据权利要求6所述的显示器件，

其中，所述连接布线包括钛膜和在所述钛膜上的铝膜。

9.根据权利要求6所述的显示器件，

其中，所述连接布线包括选自In₂O₃、In₂O₃-SnO₂、In₂O₃-ZnO、ZnO和掺有镓的ZnO的一种材料。

10.根据权利要求6所述的显示器件，还包括在所述基片上的相对基片，

其中，所述基片和所述相对基片通过密封剂粘在一起，该密封剂形成在所述端子部分的内部。

11.一种显示器件，包括：

在基片上的像素部分，该像素部分包括：

具有栅极布线和源极/漏极布线的薄膜晶体管；以及

在所述基片上并在所述像素部分外部的端子部分，该端子部分包括：

连接布线；

在所述连接布线上的保护膜，该保护膜具有树脂；以及

各向异性导电膜，该各向异性导电膜将所述连接布线电连接到外部电源，

其中，所述连接布线和所述源极/漏极布线在相同的工艺中形成。

12.根据权利要求11所述的显示器件，

其中，所述连接布线包括选自铝、钛、钼、钽和钨的一种金属。

13.根据权利要求11所述的显示器件，

其中，所述连接布线包括钛膜和在所述钛膜上的铝膜。

14.根据权利要求11所述的显示器件，

其中，所述连接布线包括选自In₂O₃、In₂O₃-SnO₂、In₂O₃-ZnO、ZnO和掺有镓的ZnO的一种材料。

15.根据权利要求11所述的显示器件，还包括在所述基片上的相对基片，

其中，所述基片和所述相对基片通过密封剂粘在一起，该密封剂形成在所述端子部分的内部。

16.根据权利要求11所述的显示器件，还包括：

在所述基片上的相对基片；以及

在所述基片和所述相对基片之间的隔离物，

其中，所述保护膜和所述隔离物在相同工艺中形成。

17.根据权利要求11所述的显示器件，

其中，所述薄膜晶体管为底栅薄膜晶体管。

18.一种显示器件，包括：

在基片上的像素部分，该像素部分包括：

具有栅极布线和源极/漏极布线的薄膜晶体管；以及

在所述基片上并在所述像素部分外部的端子部分，该端子部分包括：

连接布线；

在所述连接布线上的保护膜，该保护膜具有树脂；以及

各向异性导电膜，该各向异性导电膜将所述连接布线电连接到外部电源，

其中，所述连接布线和所述栅极布线在相同的工艺中形成。

19.根据权利要求18所述的显示器件，

其中，所述连接布线包括选自铝、钛、钼、钽和钨的一种金属。

20.根据权利要求18所述的显示器件，

其中，所述连接布线包括钛膜和在所述钛膜上的铝膜。

21.根据权利要求18所述的显示器件，

其中，所述连接布线包括选自In₂O₃、In₂O₃-SnO₂、In₂O₃-ZnO、ZnO和掺有镓的ZnO的一种材料。

22.根据权利要求18所述的显示器件，还包括在所述基片上的相对基片，

其中，所述基片和所述相对基片通过密封剂粘在一起，该密封剂形成在所述端子部分的内部。

23.根据权利要求18所述的显示器件，

其中，所述栅极布线具有锥形截面。

24.根据权利要求18所述的显示器件，

其中，所述连接布线具有锥形截面。

25.根据权利要求18所述的显示器件，还包括在所述栅极布线上的层间绝缘膜，

其中，所述保护膜和所述层间绝缘膜在相同工艺中形成。

26.根据权利要求18所述的显示器件，

其中，所述薄膜晶体管为底栅薄膜晶体管。

Images