CN102349158B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN102349158B
CN102349158B CN201080011089.1A CN201080011089A CN102349158B CN 102349158 B CN102349158 B CN 102349158B CN 201080011089 A CN201080011089 A CN 201080011089A CN 102349158 B CN102349158 B CN 102349158B
Authority
CN
China
Prior art keywords
insulating barrier
layer
semiconductor layer
heat treatment
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080011089.1A
Other languages
English (en)
Other versions
CN102349158A (zh
Inventor
大原宏树
佐佐木俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102349158A publication Critical patent/CN102349158A/zh
Application granted granted Critical
Publication of CN102349158B publication Critical patent/CN102349158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G45/00—Compounds of manganese
    • C01G45/006—Compounds containing, besides manganese, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G49/00—Compounds of iron
    • C01G49/009—Compounds containing, besides iron, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G51/00—Compounds of cobalt
    • C01G51/006—Compounds containing, besides cobalt, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G53/00—Compounds of nickel
    • C01G53/006—Compounds containing, besides nickel, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

一个目的是设置一种包括具有满意特性的半导体元件的半导体器件。本发明的制造方法包括步骤：在衬底上形成作为栅电极的第一导电层；形成第一绝缘层以覆盖第一导电层；在第一绝缘层上形成半导体层，以使得部分半导体层与第一导电层重叠；形成电连接到半导体层的第二导电层；形成第二绝缘层以覆盖半导体层和第二导电层；形成电连接到第二导电层的第三导电层；在形成半导体层的步骤之后，并且在形成第二绝缘层的步骤之前，执行第一热处理；和在形成第二绝缘层的步骤之后执行第二热处理。

Description

制造半导体器件的方法
技术领域
本发明的技术领域涉及制造半导体器件的方法。 
背景技术
存在多种金属氧化物，并且这些材料氧化物被用于各种应用。氧化铟是一种公知材料，并且被用作液晶显示器等所需的透明电极材料。 
某些金属氧化物具有半导体特性。这些具有半导体特性的金属氧化物的例子是氧化钨、氧化锡、氧化铟、氧化锌等。已知使用具有半导体特性的这些金属氧化物构成沟道形成区的薄膜晶体管(例如，见专利文献1到4，非专利文献1)。 
作为金属氧化物，已知多组分氧化物和单组分氧化物。例如，已知同系化合物物InGaO3(ZnO)m(m是自然数)是包含In、Ga和Zn的多组分氧化物(例如，见非专利文献2到4等)。 
另外，确认包含这种基于In-Ga-Zn的氧化物的氧化物半导体适用于薄膜晶体管的沟道层(例如，见专利文献5，非专利文献5和6等)。 
[参考文献] 
[专利文献1]日本公开专利申请No.S60-198861 
[专利文献2]日本公开专利申请No.H8-264794 
[专利文献3]PCT国际申请No.H11-505377的日文译文 
[专利文献4]日本公开专利申请No.2000-150900 
[专利文献5]日本公开专利申请No.2004-103957 
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，″A  ferroelectric transparent thin-film transistor″，Appl.Phys.Lett.，17June 1996，Vol.68，pp.3650-3652 
[非专利文献2]M.Nakamura，N.Kimizuka，和T.Mohri，″The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃″，J.Solid State Chem.，1991，Vol.93，pp.298-315 
[非专利文献3]N.Kimizuka，M.Isobe，和M.Nakamura，″Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System″，J.Solid State Chem.，1995，Vol.116，pp.170-178 
[非专利文献4]M.Nakamura，N.Kimizuka，T.Mohri，and M.Isobe，″Syntheses and crystal structures of new homologous compounds，indium iron zinc oxides(InFeO3(ZnO)m)(m：natural number)and related compounds″，KOTA1BUTSURI(SOLID STATE PHYSICS)，1993，Vol.28，No.5，pp.317-327 
[非专利文献5]K Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，和H.Hosono，″Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor″，SCIENCE，2003，Vol.300，pp.1269-1272 
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，和H.Hosono，″Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors″，NATURE，2004，Vol.432，pp.488-492 
发明内容
从上述可见，氧化物半导体得到了广泛研究；然而，由于其复杂的组分，氧化物半导体自身的特性尚未被阐明。当前情况是：在这些情形下，尚未发现使得使用氧化物半导体的半导体元件可以具有满意特性的制造条件。 
鉴于前面的问题，在本说明书等(至少包括说明书、权利要求书和附图)中公开的本发明的实施例的目的是提供一种包括具有满意特性的半导体元件的半导体器件。 
在本说明书等中公开的本发明的一个实施例中，在形成半导体层的步骤之后并且在形成覆盖半导体层等的绝缘层的步骤之前，执行第一热处理；和在形成覆盖半导体层等的绝缘层的步骤之后，执行第二热处理。 
例如，在本说明书中公开的本发明的一个实施例是一种半导体器件的制造方法，包括以下步骤：在衬底上形成作为栅电极的第一导电层；形成第一绝缘层以覆盖第一导电层；在第一绝缘层上形成半导体层，以使得部分半导体层与第一导电层重叠；形成要电连接到半导体层的第二导电层；形成第二绝缘层以覆盖半导体层和第二导电层；形成要电连接到第二导电层的第三导电层；在形成半导体层的步骤之后，并且在形成第二绝缘层的步骤之前，执行第一热处理；和在形成第二绝缘层的步骤之后执行第二热处理。 
注意，希望形成包含铟、镓和锌的氧化物半导体层作为上述半导体层。另外，希望半导体层中的氢浓度高于第二绝缘层中的氢浓度，并且半导体层中的氮浓度高于第二绝缘层中的氮浓度。第二绝缘层中的氢浓度可以是1×1021原子/cm3或更低(优选地，5×1020原子/cm3或更低)，并且第二绝缘层中的氮浓度可以是1×1019原子/cm3或更低。 
在上述结构中，不存在对半导体层和第二导电层的位置关系、形成顺序等的特殊限制。例如，半导体层和第二导电层可以被形成为使得半导体层和第二导电层在半导体层在第二绝缘层侧的表面处电连接。可替换地，半导体层和第二导电层可以形成为使得半导体层和第二导电层在半导体层在第一绝缘层侧的表面处电连接。可替换地，在第二导电层具有叠层结构的情况下，可以采用半导体层被夹在第二导电层的层之间的结构。 
注意在上面的结构中，热处理和其它步骤的时序可被适当改变， 除非由于这种改变会产生矛盾。例如，可以在形成第二导电层的步骤之后，并且在形成第二绝缘层的步骤之前，执行第一热处理。可替换地，可以在形成第三导电层的步骤之后执行第二热处理。 
在上述结构中，希望第一热处理的热处理温度和第二热处理的热处理温度为400℃或更低。 
注意，在本说明书等中，半导体器件意指可以利用半导体特性工作的任意器件；并且显示器件、半导体电路以及电子器件也全部包括在半导体器件内。 
在公开的发明的一个实施例中，在形成半导体层的步骤之后，并且在形成覆盖半导体层等的绝缘层的步骤之前，执行第一热处理；并且，在形成覆盖半导体层等的绝缘层的步骤之后，执行第二热处理。这使得可以提供包括具有满意特性的半导体元件的半导体器件。 
上述效果在诸如下列的情况下得以特别增强：使用包含铟、镓和锌的氧化物半导体层作为半导体层的情况；半导体层中的氢浓度高于第二绝缘层中的氢浓度的情况；或者，半导体层中的氮浓度高于第二半导体层中的氮浓度的情况等。 
如上所述，可由公开的发明的一个实施例提供包括具有满意特性的半导体元件的半导体器件。 
附图说明
在附图中： 
图1A到1E是示出了制造包括在半导体器件内的半导体元件的方法的横截面图； 
图2A到2D是示出了制造包括在半导体器件内的半导体元件的方法的横截面图； 
图3A到3E是示出了制造包括在半导体器件内的半导体元件的方法的横截面图； 
图4A到4D是示出了制造包括在半导体器件内的半导体元件的方法的横截面图； 
图5A到5C是示出了制造半导体器件的方法的横截面图； 
图6A到6C是示出了制造半导体器件的方法的横截面图； 
图7是半导体器件的平面图； 
图8A1、8A2和8B是示出了半导体器件的图； 
图9是示出了半导体器件的图； 
图10是示出了半导体器件的图； 
图11A到11C中的每个图都示出了半导体器件； 
图12A和12B是示出了半导体器件的图； 
图13A和13B是示出了电子纸的使用模式的例子的视图； 
图14是电子书阅读器的一个例子的外部视图； 
图15A是电视机的例子的外部视图，并且图15B是数字相框的例子的外部视图； 
图16A和16B是示出了游戏机的例子的外部视图； 
图17A和17B是示出了蜂窝电话的例子的外部视图； 
图18是示出了半导体层和绝缘层中的氢浓度和氮浓度的表； 
图19是示出了绝缘层中的氢浓度和氮浓度的分析结果的图； 
图20A和20B是示出了晶体管的电流对电压特性的图； 
图21A和21B是示出了晶体管的电流对电压特性的图； 
图22A和22B是示出了晶体管的电流对电压特性的图； 
图23是示出了晶体管的电流对电压特性的图；和 
图24是示出了晶体管的电流对电压特性的图。 
具体实施方式
下面，将使用附图详细描述实施例。注意，本发明不限于下列实施例的描述，并且本领域的技术人员将明了，模式和细节可被以各种方式修改而不脱离本说明书等中公开的本发明的精神。不同实施例的结构可以适当组合地实现。在参考附图的对本发明的描述中，指示相同部分的附图标记在不同附图中通用，并且忽略了重复的描述。另外，本说明书中的半导体器件指利用半导体特性操作的所有器件。 
[实施例1] 
在本实施例中，参考附图描述了制造用于半导体器件的半导体元件的方法的例子。 
首先，在衬底100上形成导电层102(见图1A)。 
可以将任意衬底用于衬底100，只要它是具有绝缘表面的衬底即可，例如，玻璃衬底。优选地，玻璃衬底是非碱性玻璃衬底。作为非碱性玻璃衬底的材料，例如，可以使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃材料。此外，作为衬底100，可以使用诸如陶瓷衬底、石英衬底、兰宝石衬底的由绝缘体形成的绝缘衬底，其上覆盖有绝缘材料的由诸如硅的半导体材料形成的半导体衬底，其上覆盖有绝缘材料的由诸如金属或不锈钢的导电材料形成的导电衬底。还可以使用塑料衬底，只要其可以承受制造步骤中的热处理。 
优选地，以诸如铝(Al)、铜(Cu)、钼(Mo)、钨(W)或钛(Ti)的导电材料形成导电层102。作为形成方法，给出了溅射法、真空蒸镀法、CVD法等。在对于导电层102使用铝(或铜)的情况下，由于铝本身(或，铜本身)具有低耐热性和宜于腐蚀的缺点，其优选与具有耐热性的导电材料组合形成。 
作为具有耐热性的导电材料，可以使用包含从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的元素的金属、包含任意这些元素作为其成分的合金、包含任意这些元素的组合的合金、或包含任意这些元素作为其成分的氮化物等。可以通过堆叠具有耐热性的导电材料和铝(或铜)来形成导电层102。 
虽然图中未示出，衬底100可以提供有基底层。基底层具有防止衬底100中的杂质诸如碱金属(Li、Cs、Na等)、碱土金属(Ca、Mg等)等扩散的功能。换言之，提供基底层可以实现半导体器件的可靠性的提高。基底层可被形成为具有单层结构或使用多种绝缘材料诸如氮化硅或氧化硅的叠层结构。具体地，例如，其中氮化硅和氧化硅顺序堆叠在衬底100上的结构是有利的。这是由于氮化硅具有高的 杂质阻断效用。同时，在氮化硅与半导体接触的情况下，半导体元件中可能出现问题；因此，优选地应用氧化硅作为与半导体接触的材料。 
接着，在导电层102上选择性地形成抗蚀剂掩模104，并且使用抗蚀剂掩模104选择性地蚀刻导电层102，从而形成作为栅电极的导电层106(见图1B)。 
通过诸如的应用抗蚀剂材料、使用光掩模曝光、以及显影的步骤形成抗蚀剂掩模104。对于应用抗蚀剂材料，可以采用诸如旋涂法的方法。取而代之，可以通过液滴排放或丝网印刷法等选择性地形成抗蚀剂掩模104。在这样的情况下，不需要使用光掩模曝光、显影等步骤；因此，可以实现生产率的提高。注意，在通过蚀刻导电层102形成导电层106之后，去除抗蚀剂掩模104。 
可以使用多色调掩模形成抗蚀剂掩模104。此处，多色调掩模是能够以多级光强曝光的掩模。使用多色调掩模，一次曝光和显影处理允许形成具有多种厚度(通常两种厚度)的抗蚀剂掩模。通过使用多色调掩模，可以抑制步骤数目。 
作为上面的蚀刻处理，可以使用干蚀刻，或者可以使用湿蚀刻。为了改进稍后形成的栅绝缘层等的覆盖性并且防止断路，优选地执行蚀刻使得导电层106的端部部分逐渐变细。例如，优选地，端部部分以20°或更大并且小于90°的锥角逐渐变细。此处，“锥角”是指当从横截面方向观看具有锥形形状的层时，由相对于底表面逐渐变细的层的侧表面所形成的角。 
接着，形成作为栅绝缘层的绝缘层108，以覆盖导电层106(见图1C)。可以使用诸如氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝或氧化钽的材料来形成绝缘层108。还可以使用由这些材料形成的叠层膜形成绝缘层108。优选地，这些膜被使用溅射法等形成大于等于5nm且小于等于250nm的厚度。例如，作为绝缘层108，可以通过溅射法形成100nm厚的氧化硅膜。虽然只要可以获得预定的绝缘层108，形成绝缘层108的方法就没有特别的限制，但是在使用另一种方法(诸如CVD法)形成绝缘层108的情况下，需要对膜内的氢、 氮等的影响加以考虑。例如，将绝缘层108形成为使得其中的氢浓度和氮浓度低于以后将形成的半导体层中的氢浓度和氮浓度。更具体地，优选地绝缘层108中的氢浓度是1×1021原子/cm3或更低(更优选地，5×1020原子/cm3或更低)；绝缘层108中的氮浓度可以是1×1019原子/cm3或更低。注意，为了获得具有满意特性的绝缘层108，膜形成温度优选地为400℃或更低；然而，所公开的本发明的实施例不限于此。另外，上述的浓度示出了绝缘层108内的平均值。 
可替换地，可以通过组合溅射法和CVD法(等离子CVD法等)形成具有叠层结构的绝缘层108。例如，通过等离子CVD法形成绝缘层108的下层(与导电层106接触的区域)，并且可以通过溅射法形成绝缘层108的上层。由于容易通过等离子CVD法形成具有满意台阶覆盖性的膜，因此等离子CVD法适合于用作用于就在导电层106上形成膜的方法。在使用溅射法的情况下，由于与使用等离子CVD法的情况相比易于减小膜中的氢浓度，因此，通过以溅射法在与半导体层接触的区域内提供膜，可以防止绝缘层108中的氢扩散到半导体层。特别地，在使用氧化物半导体材料形成半导体层的情况下，由于认为氢对特性有大的影响，因此采用这种结构是有效的。 
注意，在本说明书等中，氧氮化物指包含的氧(原子)多于氮(原子)的物质。例如，硅的氧氮化物是一种包括范围分别为50at.％到70at.％、0.5at.％到15at.％、25at.％到35at.％、和0.1at.％到10at.％的氧、氮、硅和氢的物质。另外，氮氧化物指包含的氮(原子)多于氧(原子)的物质。例如，硅的氮氧化物是一种包括范围分别为5at.％到30at.％、20at.％到55at.％、25at.％到35at.％、和10at.％到25at.％的氧、氮、硅和氢的物质。注意，在使用卢瑟福背散射(RBS)或氢前向散射(HFS)执行测量的情况下，氧、氮、硅和氢的比例落在前面所述的范围内。另外，组成元素的含量比例的总和不超过100at.％。 
接着，形成半导体层110以覆盖绝缘层108(见图1D)。在这个实施例中，半导体层110包括氧化物半导体材料(金属氧化物半导体材料)。注意，公开的发明的一个实施例可被用于其中使用其它半 导体材料的情况。例如，可以使用基于硅的半导体材料(诸如单晶硅、多晶硅或非晶硅)或基于锗的半导体材料等形成半导体层110。可替换地，可以使用诸如硅锗、碳化硅、砷化镓或磷化铟的化合物半导体材料。 
注意，作为上述的氧化物半导体材料的例子，给出了以InMO3(ZnO)m(m＞0)表示的材料。此处，M表示从镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)和钴(Co)等中选择的一种或多种金属元素。例如，选择Ga作为M的情况包括选择Ga之外的上述金属元素的情况(诸如，Ga和Ni的组合或Ga和Fe的组合)，以及仅使用Ga的情况。另外，在上面的氧化物半导体中，在某些情况下，除了作为M包含的金属元素之外，还包含诸如Fe或Ni的过渡金属元素或过渡金属的氧化物作为杂质元素。不言而喻，氧化物半导体材料不限于上述材料，并且可以使用各种氧化物半导体材料，诸如氧化锌或氧化铟。 
在使用基于In-Ga-Zn的材料作为氧化物半导体材料形成半导体层110的情况下，例如，可以采用使用包含In、Ga和Zn(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的氧化物半导体靶。可以在下列条件下执行溅射，例如：衬底100和靶之间的距离为30mm到500mm；压力为0.1Pa到2.0Pa；直流电源(DC)为0.25kW到5.0kW；温度为20℃到100℃；气氛为诸如氩的稀有气体气氛、氧化物气氛、或诸如氩的稀有气体和氧化物的混合气氛。作为上述的溅射法，可以采用使用高频电源作为用于溅射的电源的RF溅射法、使用DC电源的DC溅射法、或以脉冲方式施加DC偏压的脉冲DC溅射法等。 
在这个实施例中，描述了半导体层110被形成为具有单层结构的情况；然而，半导体层110可以具有叠层结构。例如，取代上述结构，在绝缘层108上形成具有与半导体层110相同组成的半导体层(下面被称为“具有正常导电率的半导体层”)，并且之后，形成具有与半导体层110类似的组成元素但是具有与半导体层110不同的组成比例的半导体层(下面被称为“具有高导电率的半导体层”)。在这种情 况下，由于在源电极(或漏电极)和具有正常导电率的半导体层之间提供具有高导电率的半导体层，因此可以改善元件特性。 
可以通过使得膜形成条件不同，形成具有正常导电率的半导体层和具有高导电率的半导体层。在这种情况下，优选地，具有高导电率的半导体层的膜形成条件中的氧气与氩气流速比小于具有正常导电率的半导体层的膜形成条件中的氧气与氩气流速比。更具体地，在稀有气体(诸如氩或氦)气氛，或者，在包含10％或更少的氧气和90％或更多的稀有气体的气氛中，形成具有高导电率的半导体层。在氧气气氛中或在氧气对稀有气体的流速比为1或更大的气氛中，形成具有正常导电率的半导体层。以这种方式，可以形成具有不同导电率的两种半导体层。 
另外，在执行等离子处理之后形成半导体层110而不暴露在空气中的情况下，可以防止灰尘或湿气附着在绝缘层108和半导体层110之间的界面上。 
注意，半导体层110的厚度可以是大约5nm到200nm。 
接着，在半导体层110上选择性地形成抗蚀剂掩模112，并且使用抗蚀剂掩模112选择性地蚀刻半导体层110，从而形成半导体层114(见图1E)。此处，以类似于抗蚀剂掩模104的方式形成抗蚀剂掩模112。注意，在通过蚀刻半导体层110形成半导体层114之后去除抗蚀剂掩模112。 
可以采用湿蚀刻或干蚀刻作为用于蚀刻半导体层110的蚀刻方法。此处，通过使用醋酸、硝酸和磷酸的混合溶液的湿蚀刻去除半导体层110的不必要部分，从而形成半导体层114。注意，上述湿蚀刻中使用的蚀刻剂(蚀刻溶液)可以是能够蚀刻半导体层110的任意溶液，并且不限于上述溶液。 
当执行干蚀刻时，例如，优选地采用包含氯的气体，或添加了氧的包含氯的气体。这是由于通过使用包含氯的气体，可以容易地获得半导体层110相对于导电层或基底层的蚀刻选择性。 
作为用于干蚀刻的蚀刻装置，可以使用采用反应离子蚀刻法 (RIE法)的蚀刻装置，或采用高密度等离子源诸如ECR(电子回旋加速器共振)或ICP(电感耦合等离子)的干蚀刻装置。可以使用ECCP(增强电容耦合等离子)模式蚀刻装置，借助ECCP模式蚀刻装置，与ICP蚀刻装置相比，可以在宽广区域上获得均匀的放电。即使在使用第10代或更后来的衬底时，也可以采用这种ECCP模式蚀刻装置。 
接着，形成导电层116，以覆盖绝缘层108和半导体层114(见图2A)。可以使用与导电层102类似的材料和方法形成导电层116。例如，导电层116可被形成为具有钼膜或钛膜的单层结构。可替换地，例如，导电层116可被形成为具有叠层结构，并且可以具有铝膜和钛膜的叠层结构。可以采用钛膜、铝膜和钛膜被按照这种顺序堆叠的三层结构。可以采用钼膜、铝膜和钼膜被按照这种顺序堆叠的三层结构。另外，可以使用包含钕的铝膜(Al-Nd膜)作为用于这些叠层结构的铝膜。另外，可替换地，导电层116可以具有包含硅的铝膜的单层结构。 
接着，在导电层116上选择性地形成抗蚀剂掩模118和抗蚀剂掩模120，并且使用这些抗蚀剂掩模选择性地蚀刻导电层116，以形成作为源和漏电极之一的导电层122和作为源和漏电极中的另一个的导电层124(见图2B)。此处，以与抗蚀剂掩模104类似的方式形成抗蚀剂掩模118和120。注意，在通过蚀刻导电层116形成导电层122和124之后去除抗蚀剂掩模118和120。 
可以采用湿蚀刻或干蚀刻作为蚀刻导电层116的方法。此处，通过干蚀刻去除导电层116的不必要部分，以形成导电层122和124。 
注意，虽然在这个实施例中采用当蚀刻导电层116时去除部分半导体层114的结构(沟道蚀刻类型)，但是所公开的发明的实施例不限于此。而是可以采用另一种结构(蚀刻阻挡物类型)，其中在半导体层114和导电层116之间形成防止蚀刻继续进行的层(蚀刻阻挡物)，从而使得半导体层114不被蚀刻。 
在形成导电层122和124之后，在100℃到500℃，通常200℃到400℃执行热处理。在其中执行热处理的气氛可以是，例如，大气 气氛、氮气气氛、氧气气氛、或包含水蒸汽的气氛等。另外，热处理时间可以是大约0.1到5小时。此处，在大气气氛中在350℃执行热处理1小时。注意，热处理的时刻没有特别限制，只要其在形成半导体层110之后并且在形成作为层间绝缘层的绝缘层之前即可。例如，可以在形成半导体层110之后立刻执行热处理。可替换地，可以在形成半导体层114之后立刻执行热处理，或在形成导电层116之后立刻执行热处理。通过执行热处理(第一热处理)和随后的热处理(第二热处理)，可以显著提高半导体元件的特性，并且可以减小特性的变化。 
注意，优选地，在400℃或更低的温度执行上述热处理，以便不使作为栅绝缘层的绝缘层108的特性改变(退化)。不言而喻，所公开的发明的实施例不应被解释为局限于此。 
接着，形成绝缘层126，以覆盖导电层122、导电层124、半导体层114等(见图2C)。此处，绝缘层126作为所谓的层间绝缘层。可以使用诸如氧化硅、氧化铝或氧化钽的材料来形成绝缘层126。还可以通过层叠由这些材料形成的膜形成绝缘层126。 
由于绝缘层126被形成为与半导体层114相邻，因此，优选地，绝缘层126的成分满足预定条件。特别地，例如，绝缘层126中的氢浓度优选地低于半导体层114(或半导体层110)中的氢浓度(换言之，半导体层114中的氢浓度优选地高于绝缘层126中的氢浓度)。另外，绝缘层126中的氮浓度优选地低于半导体层114(或半导体层110)中的氮浓度(换言之，半导体层114中的氮浓度优选地高于绝缘层126中的氮浓度)。这是由于可以通过使得绝缘层126中的氢浓度(或氮浓度)低于半导体层114中的氢浓度(或氮浓度)，来抑制由于氢(或氮)从绝缘层126中散布到半导体层114中而引起的元件特性退化。 
虽然取决于半导体层114的形成条件，但是当绝缘层126中的氢浓度是例如1×1021原子/cm3或更低(优选地，5×1020原子/cm3或更低)时，满足上述条件。类似地，当绝缘层126中的氮浓度是1× 1019原子/cm3或更低时，满足上述条件。注意，上述浓度示出了绝缘层126中的平均值。 
作为满足上述条件的绝缘层126的更特定的例子，可以给出通过溅射形成的氧化硅膜。这是由于：在使用溅射法的情况下，与使用CVD法的情况相比，容易减小膜中的氢浓度。不言而喻，可以采用包括CVD法的任意其它方法，只要满足上述条件即可。绝缘层126的其它条件没有特别限制。例如，绝缘层126的厚度可以在可行范围内改变。 
此后，形成各种电极和布线，由此完成提供有晶体管150的半导体器件(见图2D)。在这个实施例中，示出了一种典型的例子，其中形成作为显示器件的像素电极的导电层128(见图2D)。然而，所公开的发明的实施例不限于此。 
在形成导电层128之后，在100℃到500℃，典型地，在200℃到400℃，执行热处理。在其中执行热处理的气氛可以是，例如：大气气氛、氮气气氛、氧气气氛、或包含水蒸汽的气氛等。另外，热处理时间可以是大约0.1到5小时。此处，在大气气氛中在350℃执行热处理1小时。注意，热处理的时刻没有特别限制，只要其在形成绝缘层126之后即可。例如，可以在形成绝缘层126之后立刻执行上述热处理。可替换地，可以在形成另一个绝缘层、或导电层等之后执行上述热处理。通过执行该热处理(第二热处理)和前面的热处理(第一热处理)，可以显著改善半导体元件的特性，并且可以减小特性的变化。 
注意，第二热处理的效用不限于上面所述的。例如，第二热处理还提供修复绝缘层126中的缺陷的有利效果。由于在相对低的温度下形成绝缘层126，因此，该膜中存在缺陷。当原样使用绝缘层126时，元件特性可能受到不利影响。从修复绝缘层126中的这些缺陷的角度而言，可以说上述热处理起重要重要。 
另外，优选地，热处理在400℃或更低的温度执行，以便不会使作为栅绝缘层的绝缘层108的特性改变(退化)。不言而喻，所公开 的发明的实施例不应被解释为局限于此。 
如这个实施例中所示，可以通过执行下列热处理两者提供具有极佳特性的半导体元件：在形成半导体层110的步骤之后并且在形成绝缘层126的步骤之前的热处理；和，在形成绝缘层126的步骤之后的热处理。因此，可以提供包括具有极佳特性的半导体元件的半导体器件。 
[实施例2] 
在这个实施例中，参考附图描述与上面的实施例不同的制造用于半导体器件的半导体元件的方法的例子。注意，这个实施例中用于制造半导体器件的方法的许多部分与实施例1中的相同。因此，在下面的描述中，忽略对相同部分的重复描述，而详细描述不同之处。 
首先，在衬底200上形成导电层202(见图3A)。关于衬底200、导电层202等的细节，可以参考前面的实施例(参考图1A等的描述)。可以在衬底200上形成基底层。关于基底层的细节也可以参考前面的实施例。 
接着，在导电层202上选择性地形成抗蚀剂掩模204，并且使用抗蚀剂掩模204选择性地蚀刻导电层202，从而形成作为栅电极的导电层206(见图3B)。关于抗蚀剂掩模204、导电层206、蚀刻等的细节，可以参考前面的实施例(参考图1B等的描述)。 
然后，形成作为栅绝缘层的绝缘层208以覆盖导电层206(见图3C)。关于绝缘层208等的细节，可以参考前面的实施例(参考图1C等的描述)。 
形成导电层210以覆盖绝缘层208(见图3D)。可以使用与导电层202的类似的材料和方法来形成导电层210。换言之，细节可以参考前面的实施例(参考图1A和图2A等的描述)。 
接着，在导电层210上选择性地形成抗蚀剂掩模212和抗蚀剂掩模214，并且使用这些抗蚀剂掩模选择性地蚀刻导电层210，以形成作为源和漏电极之一的导电层216和作为源和漏电极中的另一个的导 电层218(见图3E)。此处，以与抗蚀剂掩模204的类似的方式形成抗蚀剂掩模212和214。换言之，关于抗蚀剂掩模等的细节，可以参考前面的实施例(参考图1B和图2B等的描述)。 
可以采用湿蚀刻或干蚀刻作为蚀刻导电层210的方法。此处通过干蚀刻去除导电层210的不必要部分，以形成导电层216和218。注意，虽然在这个实施例中未示出，在某些情况下，通过蚀刻去除部分绝缘层208。 
接着，形成半导体层220，以覆盖绝缘层208、导电层216、导电层218等(见图4A)。关于半导体层220的细节，可以参考前面的实施例(参考图1D等的描述)。 
接着，在半导体层220上选择性地形成抗蚀剂掩模222，并且使用抗蚀剂掩模222选择性地蚀刻半导体层220，以形成半导体层224(见图4B)。关于抗蚀剂掩模222的细节，可以参考前面的实施例(参考图1B和1E等的描述)。 
可以采用湿蚀刻或干蚀刻作为蚀刻半导体层220的方法。此处，通过使用醋酸、硝酸和磷酸的混合溶液的湿蚀刻来去除半导体层220的不必要部分，从而形成半导体层224。注意，上述湿蚀刻中使用的蚀刻剂(蚀刻溶液)可以是能够蚀刻半导体层220的任意溶液，而并不限于上述溶液。 
当执行干蚀刻时，优选地采用包含氯的气体，或添加了氧气的包含氯的气体。这是由于通过使用包含氯的气体，可以容易地获得半导体层220相对于导电层或基底层的蚀刻选择性。关于蚀刻等的细节，可以参考前面的实施例。 
在形成半导体层224之后，在100℃到500℃，典型地在200℃到400℃，执行热处理。在其中执行热处理的气氛可以是，例如：大气气氛、氮气气氛、氧气气氛、或包含水蒸汽的气氛等。另外，热处理时间可以是大约0.1到5小时。此处，在大气气氛中在350℃执行热处理1小时。注意，热处理的时刻没有特别限制，只要其在形成半导体层220之后并且在形成作为层间绝缘层的绝缘层之前即可。例如， 可以在形成半导体层220之后立刻执行热处理。通过执行该热处理(第一热处理)和随后的热处理(第二热处理)两者，可以显著改善半导体元件的特性，并且可以减小特性的变化。 
注意，优选地在400℃或更低的温度执行上述热处理，以便不使作为栅绝缘层的绝缘层208的特性改变(退化)。不言而喻，所公开的发明的实施例不应被解释为局限于此。 
接着，形成绝缘层226，以覆盖导电层216、导电层218、半导体层224等(见图4C)。此处，绝缘层226作为所谓的层间绝缘层。可以使用诸如氧化硅、氧化铝或氧化钽的材料形成绝缘层226。还可以通过层叠由这些材料形成的膜形成绝缘层226。 
由于绝缘层226被形成为与半导体层224相邻，优选地绝缘层226的成分满足预定条件。特别地，例如，绝缘层226中的氢浓度优选地低于半导体层224(或半导体层220)中的氢浓度(换言之，半导体层224中的氢浓度优选地高于绝缘层226中的氢浓度)。另外，绝缘层226中的氮浓度优选地低于半导体层224(或半导体层220)中的氮浓度(换言之，半导体层224中的氮浓度优选地高于绝缘层226中的氮浓度)。这是由于可以通过使得绝缘层226中的氢浓度(或氮浓度)低于半导体层224中的氢浓度(或氮浓度)来抑制由于氢(或氮)从绝缘层226中分散到半导体层224中而引起的元件特性退化。 
虽然取决于半导体层224的形成条件，当绝缘层226中的氢浓度是例如1×1021原子/cm3或更低(优选地，5×1020原子/cm3或更低)时，满足上述条件。类似地，当绝缘层226中的氮浓度是1×1019原子/cm3或更低时满足上述条件。注意，上述浓度示出了绝缘层226中的平均值。 
作为满足上述条件的绝缘层226的更特定的例子，可以给出通过溅射形成的氧化硅膜。这是由于：在使用溅射法的情况下，与使用CVD法的情况相比，容易降低膜中的氢浓度。不言而喻，可以采用包括CVD法的任意其它方法，只要满足上述条件即可。绝缘层226的其它条件没有特别限制。例如，绝缘层226的厚度可以在可行范围内 改变。 
此后，形成各种电极和布线，由此完成被提供有晶体管250的半导体器件(见图4D)。在这个实施例中，示出了其中形成作为显示器件的像素电极的导电层228(见图4D)的典型示例。然而，所公开的发明的实施例不限于此。 
在形成导电层228之后，在100℃到500℃，典型地在200℃到400℃，执行热处理。在其中执行热处理的气氛可以是，例如：大气气氛、氮气气氛、氧气气氛、或包含水蒸汽的气氛等。另外，热处理时间可以是大约0.1到5小时。此处，在大气气氛中在350℃执行热处理1小时。注意，热处理的时机没有特别限制，只要其在形成绝缘层226之后即可。例如，可以在形成绝缘层226之后立刻执行上述热处理。可替换地，可以在形成另一个绝缘层或导电层等之后执行上述热处理。通过执行该热处理(第二热处理)和前面的热处理(第一热处理)，可以显著提高半导体元件的特性，并且可以减小特性的变化。 
注意，第二热处理的效用不限于上面所述。例如，第二热处理还可以提供修复绝缘层226中的缺陷的有利效果。由于在相对低的温度形成绝缘层226，因此该膜中存在缺陷。当原样使用该绝缘层时，元件特性可能受到不利影响。从修复绝缘层226中的这些缺陷的角度而言，可以说上述热处理起着重要作用。 
注意，优选地，所述热处理在400℃或更低的温度执行，以便不会使作为栅绝缘层的绝缘层208的特性改变(退化)。不言而喻，所公开的发明的实施例不应被解释为局限于此。 
如这个实施例中所示，可以通过执行下列热处理两者来提供具有极佳特性的半导体元件：在形成半导体层220的步骤之后并且在形成绝缘层226的步骤之前的热处理；和，在形成绝缘层226的步骤之后的热处理。因此，可以提供包括具有极佳特性的半导体元件的半导体器件。 
注意，该实施例可以适当地结合前面的实施例而实现。 
[实施例3] 
在这个实施例中，参考附图描述作为半导体器件的例子的有源矩阵衬底的制造处理过程。注意，在这个实施例中中描述的制造处理过程的许多部分与前面实施例中的相同。因此，在下面的描述中，忽略对相同部分的重复描述，而详细描述不同之处。注意，在下面的描述中，图5A到5C和图6A到6C是横截面图，并且图7是平面图。另外，图5A到5C和图6A到6C中的每一个中的线A1-A2和线B1-B2分别对应于图7中的线B1-B2。还要注意，在这个实施例中，沿线A1-A2所取的结构中示出的半导体元件类似于前面实施例(实施例2)中描述的半导体元件。 
首先，在衬底300上形成布线和电极(栅电极302、电容器布线304和第一端子306)(见图5A)。特别地，在衬底上形成导电层之后，通过使用抗蚀剂掩模进行蚀刻，来形成布线和电极。在这个实施例中，可以通过与前面任意实施例中所示的方法类似的方法形成布线和电极；因此，细节可以参考前面的实施例(参考图1A和1B或图3A和3B等的描述)。注意，在上面的描述中，仅仅出于方便而区分“电极”和“布线”，它们的功能不受“电极”或“布线”的命名的限制。例如，栅电极在某些情况下也表示栅电极的等同物。 
注意，电容器布线304和第一端子306可以与栅电极302同时使用相同的材料和相同的制造方法形成。因此，例如，栅电极302和第一端子306可以电连接。关于栅电极302的材料和制造方法的细节可以参考前面的实施例。 
接着，在栅电极302上形成栅绝缘层308，并且选择性地蚀刻栅绝缘层308，以暴露第一端子306，从而形成接触孔(见图5B)。对蚀刻处理没有特别的限制。关于栅绝缘层308的细节可以参考前面的实施例(参考图1C或图3C等的描述)。对蚀刻处理没有特别的限制；可以使用干蚀刻，或者可以使用湿蚀刻。 
接着，在形成覆盖栅绝缘层308和第一端子306的导电层之后，选择性地蚀刻该导电层，从而形成源电极310(或漏电极)、漏电极 312(或源电极)、连接电极314、和第二端子316(见图5C)。注意，在上面的描述中，仅仅出于方便而区分“电极”和“布线”，并且它们的功能不受“电极”或“布线”的命名的限制。例如，源电极在某些情况下也表示源电极的等同物。 
关于上面的导电层的材料、制造方法、蚀刻处理等的细节可以参考前面的实施例(参考图2A和2B、图3D和3E等的描述)。注意，通过在蚀刻处理中执行干蚀刻，与使用湿蚀刻的情况相比，可以使布线结构微型化。例如，连接电极314可以通过形成在栅绝缘层308中的接触孔直接连接到第一端子306。还要注意，第二端子316可被电连接到源电极310。 
接着，在形成半导体层以至少覆盖源电极310和漏电极312之后，选择性地蚀刻该半导体层，以形成半导体层318(见图6A)。此处，半导体层318与部分的源电极310和漏电极312接触。关于半导体层318的细节可以参考前面的实施例(参考图1D和1E，图4A和4B等的描述)。 
在形成半导体层318之后，在100℃到500℃，典型地在200℃到400℃，执行热处理。在其中执行热处理的气氛可以是，例如：大气气氛、氮气气氛、氧气气氛、或包含水蒸汽的气氛等。另外，热处理时间可以是大约0.1到5小时。此处，在大气气氛中在350℃执行热处理1小时。注意，热处理的时机没有特别限制，只要其在形成半导体层318之后并且在形成作为层间绝缘层的绝缘层之前即可。例如，可以在形成半导体层318之后立刻执行热处理。通过执行该热处理(第一热处理)和随后的热处理(第二热处理)，可以显著提高半导体元件的特性，并且可以减小特性的变化。 
注意，优选地，在400℃或更低的温度执行上述热处理，以便不使栅绝缘层308的特性改变(退化)。不言而喻，所公开的发明的实施例不应被解释为局限于此。 
然后，形成绝缘层320，以覆盖源电极310、漏电极312、和半导体层318等，并且选择性地蚀刻绝缘层320，以形成到达漏电极312、 连接电极314和第二端子316的接触孔(见图6B)。可以使用诸如氧化硅、氧化铝或氧化钽的材料形成绝缘层320。还可以通过层叠由这些材料形成的膜来形成绝缘层320。 
由于绝缘层320被形成为与半导体层318相邻，优选地，绝缘层320的成分满足预定条件。特别地，例如，绝缘层320中的氢浓度优选地低于半导体层318中的氢浓度(换言之，半导体层318中的氢浓度优选地高于绝缘层320中的氢浓度)。另外，绝缘层320中的氮浓度优选地低于半导体层318中的氮浓度(换言之，半导体层318中的氮浓度优选地高于绝缘层320中的氮浓度)。这是因为：可以通过使得绝缘层320中的氢浓度(或氮浓度)低于半导体层318中的氢浓度(或氮浓度)来抑制由于氢(或氮)从绝缘层320中分散到半导体层318中而引起的元件特性退化。 
虽然取决于半导体层318的形成条件，但是当绝缘层320中的氢浓度是例如1×1021原子/cm3或更低(优选地，5×1020原子/cm3或更低)时满足上述条件。类似地，当绝缘层320中的氮浓度是1×1019原子/cm3或更低时，满足上述条件。注意，上述浓度示出了绝缘层320中的平均值。 
作为满足上述条件的绝缘层320的更特定的例子，可以给出通过溅射形成的氧化硅膜。这是由于在使用溅射法的情况下，与使用CVD法的情况相比，容易减小膜中的氢浓度。不言而喻，可以采用包括CVD法的任意其它方法，只要满足上述条件即可。绝缘层320的其它条件没有特别限制。例如，绝缘层320的厚度可以在可行范围内改变。 
接着，形成电连接到漏电极312的透明导电层322，电连接到连接电极314的透明导电层324，以及电连接到第二端子316的透明导电层326(见图6C和图7)。 
透明导电层322作为像素电极，并且透明导电层324和326作为与柔性印刷电路(FPC)连接的电极或布线。更具体地，在连接电极314上形成的透明导电层324可被用作作为栅布线的输入端子的连接用端子电极，并且在第二端子316上形成的透明导电层326可被用作 作为源布线的输入端子的连接用端子电极。 
另外，可以使用电容器布线304、栅绝缘层308和透明导电层322形成存储电容器。 
可以使用诸如氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2，缩写为ITO)或氧化铟氧化锌合金(In2O3-ZnO)的材料形成透明导电层322、324和326。例如，在通过溅射法或真空蒸镀法等形成包含上面材料的膜之后，通过蚀刻去除不必要的部分，从而可以形成透明导电层322、324和326。 
另外，在形成透明导电层322、324和326之后，在100℃到500℃，典型地在200℃到400℃，执行热处理。在其中执行热处理的气氛可以是，例如：大气气氛、氮气气氛、氧气气氛、或包含水蒸汽的气氛等。另外，热处理时间可以是大约0.1到5小时。此处，在大气气氛中在350℃执行热处理1小时。注意，热处理的时机没有特别限制，只要其在形成绝缘层320之后即可。例如，可以在形成绝缘层320之后立刻执行上述热处理。可替换地，可以在绝缘层320形成接触孔之后执行上述热处理。可替换地，可以在形成另一个绝缘层或导电层等之后执行上述热处理。通过执行该热处理(第二热处理)和前面的热处理(第一热处理)，可以显著提高半导体元件的特性，并且可以减小特性的变化。 
注意，第二热处理的效用不限于上面所述。例如，第二热处理还可以提供修复绝缘层320中的缺陷的有利效果。由于在相对低的温度下形成绝缘层320，因此该膜内存在缺陷。从而，当原样地使用绝缘层320时，元件特性可能受到不利影响。从修复绝缘层320中的这些缺陷的角度而言，可以说上述热处理起着重要作用。 
注意，优选地，热处理在400℃或更低的温度执行，以便不会使作为栅绝缘层308的特性改变(退化)。不言而喻，所公开的发明的实施例不应被解释为局限于此。 
通过上面的步骤，可以完成包括底栅晶体管350和诸如存储电容器的元件的有源矩阵衬底。例如，在通过使用它制造有源矩阵液晶显 示器的情况下，可以在有源矩阵衬底和提供有对电极的对衬底之间提供液晶层，并且有源矩阵衬底和对衬底可彼此固定。 
如这个实施例中所示，通过执行下列热处理两者可以提供具有极佳特性的半导体元件：在形成半导体层318的步骤之后并且在形成绝缘层320的步骤之前的热处理；和在形成绝缘层320的步骤之后的热处理。因此，可以提供包括具有极佳特性的半导体元件的半导体器件。 
注意，虽然描述了使用实施例2所示的方法形成晶体管350或其它结构的情况，所公开的发明不限于此。可以使用实施例1中所示的方法。注意，这个实施例可以适当地结合前面的实施例实现。 
[实施例4] 
在这个实施例中，描述了如下地例子，其中制造薄膜晶体管，并且使用像素部分中和驱动电路部分中的薄膜晶体管，制造具有显示功能的半导体器件(也被称为显示器件)。另外，部分或整个驱动电路可以在与像素部分形成在同一衬底上，从而可以获得面板系统(system-on-panel)。 
该显示器件包括显示元件。作为显示元件，可以使用液晶元件(也被称为液晶显示元件)或发光元件(已被称为发光显示元件)等。发光元件在其范畴中包括其亮度受电流或电压控制的元件，并且在其范畴中特别包括无机电致发光(EL)元件、有机EL元件等。另外，可以使用通过电作用改变其对比度的显示介质，诸如电子墨水。 
另外，显示器件包括其中密封有显示元件的面板，以及其中在面板上安装有包括控制器的IC等的模块。另外，形成显示器件的元件衬底被提供有用于向每个像素部分中的显示元件提供电流的装置。特别地，元件衬底可以处于在仅仅形成了显示元件的像素电极之后的状态，或者在形成了作为像素电极的导电膜之后并且在蚀刻该导电膜之前的状态。 
注意，本说明书中的显示器件意指图像显示器件、显示器件、光源(包括发光装置)等。另外，显示器件在其范畴中还包括下列模块： 连接器(诸如，FPC(柔性印刷电路)、TAB(带式自动接合)带、或TCP(带载封装))附接到其上的模块；TAB带或TCP的尖端提供有印刷布线板的模块；其中IC(集成电路)通过COG(玻璃上的芯片)法直接安装在显示元件上的模块等。 
下面，在这个实施例中，描述液晶显示器件的例子。图8A1、8A2和8B是面板的平面图和横截面图，在该面板中形成在第一衬底4001上的薄膜晶体管4010和4011以及液晶元件4013被第二衬底4006和密封剂4005密封。此处，图8A1和8A2中的每一个是平面图，并且图8B是沿着图8A1和8A2的线M-N取得的横截面图。 
提供密封剂4005，以围绕提供在第一衬底4001上的像素部分4002和扫描线驱动电路4004。在像素部分4002和扫描线驱动电路4004上提供第二衬底4006。换言之，通过第一衬底4001、密封剂4005和第二衬底4006将像素部分4002和扫描线驱动电路4004与液晶层4008密封在一起。另外，在单独制备的衬底上使用单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003被安装在第一衬底4001上与被密封剂4005围绕的区域不同的区域中。 
注意，对于单独形成的驱动电路的连接方法没有特别限制，可以适当地使用COG方法、导线接合方法、或TAB方法等。图8A1示出了以COG方法安装信号线驱动电路4003的例子，并且图8A2示出了以TAB方法安装信号线驱动电路4003的例子。 
另外，在第一衬底4001上提供的像素部分4002和扫描线驱动电路4004每一个都包括多个薄膜晶体管。图8B示出了包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动电路4004中的薄膜晶体管4011。在薄膜晶体管4010和4011上提供绝缘层4020和绝缘层4021。 
前面任意实施例中示出的晶体管可被应用于薄膜晶体管4010和4011。注意，在这个实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。 
包括在液晶元件4013中的像素电极层4030电连接到薄膜晶体管 4010。在第二衬底4006上形成液晶元件4013的对电极层4031。通过像素电极层4030、对电极层4031和液晶层4008形成液晶元件4013。注意，像素电极层4030和对电极层4031分别设置有绝缘层4032和绝缘层4033，它们中的每一个作为取向膜。液晶层4008被夹在像素电极层4030和对电极层4031之间，绝缘层4032和4033被安插在它们之间。 
注意，作为第一衬底4001和第二衬底4006，可以使用玻璃、金属(通常为不锈钢)、陶瓷、或塑料等。作为塑料，可以使用FRP(玻璃纤维加强塑料)衬底、PVF(聚氟乙烯)膜、聚酯膜、或丙烯酸树脂膜等。另外，可以使用具有铝箔夹在PVF膜或聚酯膜之间的结构的片材。 
提供柱状间隔物4035以控制像素电极层4030和对电极层4031之间的距离(单元间隙)。可以通过选择性地蚀刻绝缘膜获得柱状间隔物4035。注意，可以使用球状间隔物取代柱状间隔物。另外，对电极层4031被电连接到在与薄膜晶体管4010相同的衬底上形成的公共电位线。例如，可通过设置在衬底对之间的导电微粒将对电极层4031电连接到公共电位线。注意，导电微粒优选地被包含在密封剂4005内。 
可替换地，可以使用不需要取向膜的显示蓝相的液晶。蓝相是一种液晶相，它在胆甾型液晶的温度增加时，正好在胆甾相改变为各向同性相之前产生。由于蓝相仅在窄的温度范围内产生，因此，优选地，使用包含5wt％或更多的手性试剂(chiral agent)的液晶合成物。从而，可以改善温度范围。包含显示蓝相的液晶和手性试剂的液晶合成物具有10μs到100μs的小的响应时间，具有光学各向同性，这使得不需要取向处理，并且具有小的视角依赖性。 
虽然这个实施例中描述了透射型液晶显示器件的例子，然而本发明不限于此。本发明的实施例还可以应用于反射型液晶显示器件或半透射型液晶显示器件。 
在这个实施例中，描述了如下的液晶显示器件的例子，其中在衬 底的外表面上提供偏振板(在观看者侧)，并且在衬底的内表面上顺序提供用于显示元件的着色层和电极层；然而，偏振板也可被提供在衬底的内表面上。另外，偏振板和着色层的叠层结构不限于这个实施例。该叠层结构可以根据偏振板和着色层的材料或制造条件等适当地改变。另外，可以提供作为黑矩阵的光阻挡膜。 
在这个实施例中，为了减小薄膜晶体管的表面粗糙度，可以给在前面任意实施例中获得的薄膜晶体管覆盖绝缘层4021。作为绝缘层4021，可以使用具有耐热性的有机材料，诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、或环氧树脂。除了这些有机材料之外，还可以使用低介电常数材料(低k材料)、基于硅氧烷的树脂、PSG(磷硅酸盐玻璃)、或BPSG(硼磷硅酸盐玻璃)等。注意，可以通过堆叠由这些材料形成的多个绝缘膜而形成绝缘层4021。 
此处，基于硅氧烷的树脂是由作为原材料的基于硅氧烷的材料形成的并且具有Si-O-Si键的树脂。作为取代基，可以使用有机基团(例如，烷基或芳基)或氟基。另外，所述有机基团可以包括氟基。 
对形成绝缘层4021的方法没有特别限制，并且根据材料，可以通过溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴排放法(喷墨法、丝网印刷、或胶印等)、刮刀、辊涂机、幕涂机、或刮涂机等形成绝缘层4021。 
像素电极层4030和对电极层4031可由透光导电材料形成，诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(ITO)、氧化铟锌、或添加了氧化硅的氧化铟锡。 
对于像素电极层4030和对电极层4031，可以使用包含导电高分子(也被称为导电聚合物)的导电合成物。由该导电合成物制成的像素电极优选地具有1.0×104Ω/sq.或更小的薄层电阻(sheet resistance)，并且在550nm波长时具有70％或更大的透射率。另外，包含在导电合成物中的导电高分子的电阻率优选地为0.1Ω·cm或更小。 
作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或它们中的两种或更多种的共聚物。 
从FPC 4018给信号线驱动电路4003、扫描线驱动电路4004、或像素部分4002等提供各种信号。 
另外，以与包括在液晶元件4013中的像素电极层4030相同的导电膜形成连接端子电极4015，并且以与薄膜晶体管4010和4011的源和漏电极相同的导电膜形成端子电极4016。 
连接端子电极4015通过各向异性导电膜4019电连接到包括在FPC 4018中的端子。 
注意，图8A1、8A2和8B示出了其中信号线驱动电路4003被单独形成并且安装在第一衬底4001上的例子；然而，本实施例不限于这种结构。扫描线驱动电路可被单独形成并且安装，或者可以仅仅单独形成并安装部分信号线驱动电路或部分扫描线驱动电路。 
图9示出了使用TFT衬底2600形成对应于半导体器件的一个实施例的液晶显示模块的例子。 
在图9中，TFT衬底2600和对衬底2601被以密封剂2602彼此接合，并且在TFT衬底2600和对衬底2601之间提供包括TFT等的元件层2603、包括取向膜和液晶层的液晶层2604、着色层2605、偏振板2606等，从而形成显示区域。着色层2605是执行彩色显示必需的。在RGB系统的情况下，为相应像素提供对应于红、绿和蓝颜色的相应着色层。在TFT衬底2600和对衬底2601外侧提供偏振板2606和2607以及漫射板2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性布线板2609连接到TFT衬底2600的布线电路部分2608。从而，诸如控制电路或电源电路的外部电路被包括在液晶模块中。在偏振板和液晶层之间提供延迟板。 
对于液晶的驱动方法，可以使用TN(扭转向列)模式、IPS(面内转换)模式、FFS(边缘场转换)模式、MVA(多域垂直配向)模式、PVA(图案化垂直取向)模式、ASM(轴对称排列微胞)模式、 OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、或AFLC(反铁电液晶)模式等。 
通过上面的步骤，可以制造高性能液晶显示器件。注意，该实施例可以适当地结合前面的任意实施例实现。 
[实施例5] 
在这个实施例中，参考图10描述作为半导体器件的例子的有源矩阵电子纸。可以用与前面实施例中描述的薄膜晶体管等类似的方式制造用于该半导体器件的薄膜晶体管650。 
图10中的电子纸是使用扭转球显示系统的显示器件的例子。扭转球显示系统指这样的一种方法，其中每个都具有黑色和白色的球形微粒被布置在第一电极层和第二电极层之间，并且在第一电极层和第二电极层之间产生电势差，由此控制球形微粒的取向，从而执行显示。 
薄膜晶体管650的源和漏电极层通过在绝缘层中形成的接触孔电连接到第一导电层660。衬底602设置有第二电极层670。在第一导电层660和第二电极层670之间，提供每个都具有黑区域680a和白区域680b的球形微粒680。以诸如树脂的填充物682填充球形微粒680周围的空间(见图10)。在图10中，第一导电层660对应于像素电极，并且第二电极层670对应于公共电极。第二电极层670电连接到被与薄膜晶体管650设置在相同衬底上的公共电位线。 
还可以使用电泳显示元件而不使用扭转球。在该情况下，例如，优选地使用具有约10μm到200μm直径的微囊，其中包封有透明液体、带正电荷的白色微粒和带负电荷的黑色微粒。当在第一电极层和第二电极层之间施加电场时，白色微粒和黑色微粒移向彼此相反的侧，从而显示白或黑。电泳显示元件具有比液晶显示元件高的反射率，并且因此不需要辅助光，并且在亮度不够的地方也可以识别显示部分。另外，具有即使不给显示部分供电时，也可以保持已被显示的图像的优点。 
通过上述步骤，可以使用所公开的本发明的一个实施例制造高性 能电子纸。注意，本实施例可以适当地结合前面的任意实施例来实现。 
[实施例6] 
在这个实施例中，描述作为半导体器件的例子的发光显示器件。此处，描述使用利用电致发光的发光元件作为显示元件的情况。注意，利用电致发光的发光元件按照发光材料是有机化合物还是无机化合物分类。一般地，前者被称为有机EL元件，而后者被称为无机EL元件。 
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入包含发光有机化合物的层种，并且电流流动。于是，载流子(电子和空穴)复合，从而发光。由于这种机制，该发光元件被称为电流激励发光元件。 
无机EL元件根据其元件结构被分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的微粒分散在粘合剂中，并且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有发光层被夹在电介质层之间，电介质层进一步被夹在电极之间的结构，并且其发光机制是利用金属离子的内壳层电子跃迁的局部型发光。注意，此处使用有机EL元件作为发光元件进行描述。 
参考图11A到11C描述发光元件的结构。此处，通过以n沟道驱动TFT作为例子，描述像素的横截面结构。可以用与前面实施例中描述的晶体管类似的方式制造用于图11A到11C所示的半导体器件的TFT 701、711和721。 
为了从发光元件抽取光，阳极和阴极中的至少一个是透明的。此处，透明的含义是至少发射波长具有足够高的透射率。作为抽取光的方法，在衬底上形成薄膜晶体管和发光元件；并且存在从与衬底相反的侧抽取光的顶部发射法(顶部抽取法)、从衬底侧抽取光的底部发射法(底部抽取法)、从衬底侧和与衬底相反的侧抽取光的双发射法(双提取法)等。 
参考图11A描述顶部发射型的发光元件。 
图11A是从发光元件702向阳极705侧发射光的情况下的像素的横截面图。此处，发光元件702的阴极703和作为驱动TFT的TFT701彼此电连接，并且发光层704和阳极705被以该顺序堆叠在阴极703上。作为阴极703，可以使用具有低功函数并且反射光的导电膜。例如，优选地使用诸如Ca、Al、MgAg或AlLi的材料形成阴极703。可以使用单层或堆叠的多个层来形成发光层704。当使用多个层形成发光层704时，优选地，将电子注入层、电子传输层、发光层、空穴传输层和空穴注入层以该顺序堆叠在阴极703上；然而，不言而喻，不必形成所有这些层。使用透光导电材料形成阳极705。例如，可以使用诸如以下的透光导电材料：包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面称为ITO)、氧化铟锌、或添加了氧化硅的氧化铟锡。 
可以将发光层704被夹在阴极703和阳极705之间的结构称为发光元件702。在图11A所示的像素的情况下，如箭头所示，从发光元件702向阴极705发射光。 
接着，参考图11B描述端部发光型发光元件。 
图11B是从发光元件712向阴极713侧发光的情况下的像素的横截面图。此处，发光元件712的阴极713被形成在电连接到驱动TFT 711的透光导电膜717上，并且发光层714和阳极715被以这种顺序堆叠在阴极713上。注意，当阳极715具有透光属性时，可以形成光阻挡膜716，以覆盖阳极715。对于阴极713，可以如图11A的情况中那样使用具有低功函数的导电材料。注意，阴极713被形成至能够透光的厚度(优选地，约5nm到30nm)。例如，可以使用厚度约为20nm的铝膜作为阴极713。类似于图11的情况，可以使用单层或堆叠的多层形成发光层714。类似于图11A的情况，阳极715不需要透光，但是也可由透光导电材料制成。作为光阻挡膜716，可以使用反射光的金属等；然而，其不限于此。例如，还可以使用添加了黑色素的树脂等。 
可以将发光层714被夹在阴极713和阳极715之间的结构称为发光元件712。在图11B所示的像素的情况下，如箭头所示，从发光元件712向阴极713发光。 
接着，参考图11C描述具有双发射方法的双发射型发光元件。 
在图11C中，发光元件722的阴极723被形成在电连接到驱动TFT 721的透光导电膜727上，并且发光层724和阳极725被以这种顺序堆叠在阴极723上。对于阴极723，可以如图11A情况中那样使用具有低功函数的导电材料。注意，阴极723被形成为具有可以透光的厚度。例如，可以使用厚度约为20nm的铝膜作为阴极723。类似于图11的情况，可以使用单层或堆叠的多层形成发光层724。类似于图11A的情况，可以使用透光导电材料制成阳极725。 
可以将阴极723、发光层724和阳极725彼此重叠的结构称为发光元件722。在图11C所示的像素的情况下，如箭头所示，从发光元件722向阳极725侧和阴极723侧两者发射光。 
虽然此处描述了使用有机EL元件作为发光元件的情况，然而也可以使用无机EL元件作为发光元件。此处描述了其中控制发光元件的驱动的薄膜晶体管(驱动TFT)连接到发光元件的例子；然而，用于电流控制等的TFT可被连接在驱动TFT和发光元件之间。 
注意，本实施例中描述的半导体器件的结构不限于图11A到11C所示，并且可被以各种方式修改。 
接着，参考图12A和12B描述发光显示面板(也被称为发光面板)的外观和横截面图。图12A和12B是面板的平面图和横截面图，在面板中，形成在第一衬底4501上的薄膜晶体管4509和4510以及发光元件4511被第二衬底4506和密封剂4505密封。图12A是平面图，而图12B是沿着图12A中的线H-I所取的横截面图。 
提供密封剂4505，以围绕设置在第一衬底4501上的像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b。另外，在像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b上设置第二衬底4506。换言之， 通过第一衬底4501、密封剂4505和第二衬底4506，将像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b与填充物4507密封在一起。优选地，使用具有高气密性和较低除气性的保护膜(诸如，粘合膜或紫外线可固化树脂膜)或覆盖材料等执行封装(密封)。 
形成在第一衬底4501上的像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b中的每一个都包括多个薄膜晶体管，并且图12B作为例子示出了包括在像素部分4502中的薄膜晶体管4510以及包括在信号线驱动电路4503a中的薄膜晶体管4509。 
作为薄膜晶体管4509和4510，可以采用在前面的实施例中描述的晶体管。注意，在这个实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。 
另外，附图标记4511表示发光元件。作为包括在发光元件4511中的像素电极的第一电极层4517被电连接到薄膜晶体管4510的源电极层或漏电极层。在发光元件4511的结构中，堆叠第一电极层4517、电致发光层4512和第二电极层4513；然而，其不限于这个实施例中描述的结构。可以根据从发光元件4511提取光的方向等来适当地改变发光元件4511的结构。 
使用有机树脂膜、无机绝缘膜、或有机聚硅氧烷等形成分隔物4520。特别优选的是，由光敏材料形成分隔物4520，以在第一电极层4517上具有开口，从而使开口的侧壁被形成为具有连续曲率的倾斜表面。 
可以使用单层或堆叠的多层形成电致发光层4512。 
可以在第二电极层4513和分隔物4520上形成保护膜，以防止氧、氢、湿气、二氧化碳等进入发光元件4511。作为保护膜，可以形成氮化硅膜、硅的氮氧化物膜、或DLC膜等。 
从FPC 4018a和4018b给信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b、或像素部分4502等提供各种信号。 
在这个实施例中，描述了如下的例子，其中由与发光元件4511的第一电极层4517相同的导电膜形成连接电极4515，并且由与薄膜晶体管4509和4510的源和漏电极层相同的导电膜形成端子电极4516。 
连接电极4515通过各向异性导电膜4519电连接到FPC 4518a的端子。 
位于从发光元件4511中抽取光的方向上的衬底需要具有透光属性。作为具有透光属性的衬底，给出了玻璃板、塑料板、聚酯膜、丙烯酸膜等。 
作为填充物4507，除了诸如氮或氩的惰性气体之外，还可以使用紫外线可固化树脂或热固性树脂等。例如，可以使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)、或乙烯乙酸乙烯酯(EVA)等。在这个实施例中，描述了使用氮作为填充物的例子。 
如果需要，可以在发光元件的发光表面上设置光学膜，诸如偏振板、圆偏振板(包括椭圆偏振板)、延迟板(四分之一波片或半波片)、或滤色器。另外，可以对其表面执行防反射处理。例如，可以执行防眩光处理，借助该处理，反射光可被表面上的凸起和凹陷漫射，从而减少眩光。 
可以使用单晶半导体膜或多晶半导体膜在单独制备的衬底上形成信号线驱动电路4503a和4503b及扫描线驱动电路4504a和4504b。可替换地，可以仅单独形成并且安装信号线驱动电路或其部分，或者仅单独形成并且安装扫描线驱动电路或其部分。本实施例不限于图12A和12B所示的结构。 
通过上述步骤，可以制造高性能发光显示器件(显示面板)。注意，本实施例可以适当地结合前面的任意实施例实现。 
[实施例7] 
半导体器件可被应用于电子纸。电子纸可被用于各种领域的电子 器具，只要它们可以显示数据。例如，电子纸可被应用于电子书阅读器(电子书)、宣传栏、交通工具(诸如列车)中的广告、诸如信用卡的各种卡的显示等。图13A和13B和图14示出了电子器具的例子。 
图13A示出了使用电子纸的宣传栏2631。在广告介质是印刷纸的情况下，手工更换广告；然而，通过使用电子纸，可以在短时间内改变广告显示。另外，可以获得稳定的图像而没有显示缺陷。注意，宣传栏可以具有能够无线传输和接收数据的配置。 
图13B示出了交通工具(诸如列车)中的广告2632。在广告介质是印刷纸的情况下，手工更换广告；然而，通过使用电子纸，可以在短时间内以很少的人力改变广告显示。另外，可以获得稳定的图像而没有显示缺陷。注意，广告可以具有能够无线传输和接收数据的配置。 
图14示出了电子书阅读器2700的例子。例如，电子书阅读器2700包括两个壳体：壳体2701和壳体2703。以铰链2711组合壳体2701和壳体2703，从而使得电子书阅读器2700可以以铰链2711为轴打开和关闭。采用这种结构，可以如纸质书籍那样操作电子书阅读器2700。 
显示部分2705和显示部分2707分别被结合在壳体2701和壳体2703中。显示部分2705和显示部分2707可以显示一个图像或不同图像。在显示部分2705和显示部分2707显示不同图像的情况下，例如，可以在右侧的显示部分上显示文本(图14中的显示部分2705)，而在左侧的显示部分上显示图形(图14中的显示部分2707)。 
图14示出了壳体2701设置有操作部分等的例子。例如，壳体2701设置有电源开关2721、操作按键2723、扬声器2725等。采用操作按键2723，可以翻页。注意，可以在与壳体的显示部分相同的表面上设置键盘、指点设备等。另外，可以在壳体的背表面或侧表面上设置外部连接端子(耳机端子、USB端子、可以连接到AC适配器的端子、和诸如USB线缆的各种线缆等)、记录介质插入部等。另外，电子书阅读器2700可以具有电子字典的功能。 
电子书阅读器2700可以具有能够无线传输和接收数据的配置。通过无线通信，可以从电子书服务器购买和下载所希望图书数据等。 
注意，这个实施例可以适当地结合前面的任意实施例来实现。 
[实施例8] 
半导体器件可被应用于各种电子器具(包括游戏机)。电子器具的例子包括电视机(也被称为电视或电视接收器)、计算机的监视器等、数字照相机或数字摄像机、数字相框、蜂窝电话(也被称为移动电话或移动电话机)、便携式游戏控制台、便携式信息终端、音频再现设备、大型游戏机(诸如弹珠盘机)等。 
图15A示出了电视机9600的例子。在电视机9600中，显示部分9603被结合在壳体9601内。可以在显示部分9603上显示图像。此处，以支座9605支撑壳体9601。 
可以通过壳体9601的操作开关或单独的遥控器9610操作电视机9600。可以通过遥控器9610的操作按键9609控制频道和音量，从而可以控制显示在显示部分9603上的图像。另外，遥控器9610可以设置有显示部分9607，以用于显示从遥控器9610输出的数据。 
注意，电视机9600设置有接收器、调制解调器等。利用接收器，可以接收一般的电视广播。另外，当电视机9600通过调制解调器以有线或无线连接连接到通信网络时，可以执行单向(从发射器到接收器)或双向(发射器和接收器之间或者接收器之间等)数据通信。 
图15B示出了数字相框9700的例子。例如，在数字相框9700中，显示部分9703被结合在壳体9701中。可以在显示部分9703上显示各种图像。例如，显示部分9703可以显示以数字照相机等拍摄的图像的数据，以便作为普通相框。 
注意，数字相框9700设置有操作部分、外部连接端子(USB端子或可以连接到各种线缆诸如USB线缆的端子等)、记录介质插入部分等。虽然它们可被设置在与显示部分相同的表面上，但是对于数字相框9700的设计，优选的是将它们设置在侧表面或背表面上。例 如，存储以数字照相机拍摄的图像的数据的存储器被插入数字相框的记录介质插入部中，从而可以下载并且在显示部分9703上显示图像数据。 
数字相框9700可被配置为无线地传输和接收数据。可以采用无线传输所希望的图像数据以便进行显示的结构。 
图16A是一种便携式游戏机，并且包括两个壳体：壳体9881和壳体9891，它们通过结合部分9893连接，从而可以打开或折叠便携游戏机。显示部分9882和显示部分9883被分别结合在壳体9881和壳体9891中。另外，图16A所示的便携式游戏机包括扬声器部分9884、记录介质插入部9886、LED灯9890、输入装置(操作按键9885、连接端子9887、传感器9888(传感器具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、梯度、振动、气味或红外线的功能)或麦克风9889)等。不言而喻，便携式游戏机的结构不限于上面的结构，并且可以采用至少设置有半导体器件的其它结构。适当时，便携式游戏机可以包括其它附属设备。图16A所示的便携式游戏机具有读取存储在记录介质中的程序或数据，并且在显示部分上显示的功能，以及通过无线通信与另一个便携式游戏机共享信息的功能。注意，图16A所示的便携式游戏机可以具有各种功能，而不限于上面所述。 
图16B示出了作为大型游戏机的投币机9900的例子。在投币机9900中，显示部分9903被结合在壳体9901内。另外，投币机9900包括操作装置，诸如开始控制杆或停止开关、投币口、扬声器等。不言而喻，投币机9900的结构不限于上面所述，并且可以采用至少设置有半导体器件的其它结构。适当时，投币机9900可以包括其它附属设备。 
图17A示出了蜂窝电话1000的例子。蜂窝电话1000设置有结合在壳体1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。 
当以手指等触摸图17A所示的蜂窝电话1000的显示部分1002时，数据可被输入蜂窝电话1000中。另外，可以通过以手指等触摸显示部分1002执行拨打电话或编写邮件等。 
显示部分1002主要有三种屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入数据(诸如文本)的输入模式。第三模式是显示并输入模式，其中组合了显示模式和输入模式两种模式。 
例如，在拨打电话或编写邮件的情况下，为显示部分1002选择主要用于输入文本的文本输入模式，从而可以输入显示在屏幕上的文本。在该情况下，优选地在显示部分1002的屏幕的几乎整个区域上显示键盘或数字按钮。 
当蜂窝电话1000内设置有包括用于检测倾斜的传感器的检测设备诸如陀螺仪或加速度传感器时，通过确定蜂窝电话1000的方向(蜂窝电话1000是被水平放置还是垂直放置以用于横向模式或纵向模式)，可以自动切换显示部分1002的屏幕上的显示。 
通过触摸显示部分1002或操作壳体1001的操作按钮1003来切换屏幕模式。可替换地，可以根据显示在显示部分1002上的图像的类型切换屏幕模式。例如，当显示在显示部分上的图像的信号是运动图像数据的时，屏幕模式可被切换到显示模式。当信号是文本数据的时，屏幕模式被切换到输入模式。 
另外，在输入模式中，当在显示部分1002中的光学传感器检测到信号的同时在一定时间段未执行通过触摸显示部分1002输入时，可以控制屏幕模式从输入模式切换到显示模式。 
显示部分1002可以作为图像传感器。例如，可以通过以手掌或手指触摸显示部分1002来获取掌纹或指纹的图像等，从而可以执行个人认证。另外，通过为显示部分提供发射近红外光的感测光源或背光，还可以获取手指静脉或手掌静脉的图像等。 
图17B还示出了移动电话的例子。图17B中的蜂窝电话具有在壳体9411中的显示设备9410，以及在壳体9401中的通信设备9400， 显示设备9410包括显示部分9412和操作按钮9413，通信设备9400包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405、当接收到电话呼叫时发光的发光部分9406。通过按照箭头所示的两个方向移动，具有显示功能的显示设备9410可被从具有电话功能的通信设备9400上卸下或附接到通信设备9400上。因此，显示设备9410和通信设备9400可沿着其短边或长边彼此附接。另外，当仅需要显示功能时，可将显示设备9410从通信设备9400上卸下并且单独使用。可以通过通信设备9400和显示设备9410之间的无线或有线通信传输或接收图像或输入信息，通信设备9400和显示设备9410每一个都具有可再充电的电池。 
注意，本实施例可以适当地结合前面任意实施例实现。 
[例子1] 
在这个例子中，检查作为所公开的发明的一个实施例的、执行第一热处理和第二热处理两者的情况的有效性。下面参考附图进行描述。 
在这个例子中，使用根据实施例1的方法制造的晶体管作为样本。换言之，此处使用的样本经过下列热处理：在大气气氛中在350℃1小时的热处理(第一热处理)，在形成作为源电极或漏电极的导电层之后执行该热处理；在大气气氛中在350℃1小时的热处理(第二热处理)，在形成作为像素电极等的导电层之后执行该热处理。对于晶体管的半导体层，使用包含铟、镓和锌的氧化物半导体材料。晶体管的沟道长度为100μm，并且其沟道宽度为100μm。通过以二次离子质谱法(SIMS)测量，第二热处理后半导体层中的氢浓度为8.0×1020原子/cm3到1.0×1021原子/cm3，并且氮浓度为1.0×1019原子/cm3到1.5×1019原子/cm3(见图18)。注意，热处理之前和热处理之后半导体层中的氢浓度和氮浓度之间没有大的差异。 
使用通过溅射法(RF溅射法)形成的氧化硅膜作为具有层间绝缘层功能的绝缘层。更具体地，使用SiO2作为靶形成两种层间绝缘层。 样本1的制造条件如下：衬底温度设置为100℃；氩的流速为40sccm；氧的流速为10sccm。样本2的制造条件如下：衬底温度设置为100℃；氩的流速为25sccm；氧的流速为25sccm。除了上述条件之外，还将反应室中的压力保持为0.4Pa并且膜形成速度为8.7nm/min，来形成绝缘层。通过二次离子质谱法测量，第二热处理之后绝缘层中的氢浓度为2.5×1020原子/cm3到3.0×1020原子/cm3，并且氮浓度为6.0×1017原子/cm3到7.0×1017原子/cm3(见图18)。注意，热处理之前和热处理之后绝缘层中的氢浓度和氮浓度之间没有大的差异。 
注意，图19示出了以二次离子质谱法测量的绝缘层(样本1)中的氢浓度和氮浓度的分布廓图。在图19中，水平轴示出深度(nm)而垂直轴示出密度(原子/cm3)。另外，图19中的实线示出了氢浓度的分布廓图，并且虚线示出了氮浓度的分布廓图。 
图20A和20B示出了上述晶体管的电流对电压特性。水平轴示出了栅电压(Vg)，并且垂直轴示出了漏电流(Id)。此处，图20A示出了当漏电压(Vd)为10V时的电流对电压特性。图20B示出了当漏电压(Vd)为0.1V时的电流对电压特性。图20A和20B中的电流对电压特性之间没有大的变化。由此可以明了，在执行第一热处理和第二热处理两者的情况下，可以获得具有满意特性的晶体管。 
为了进行比较，对其制造工艺仅在热处理工艺方面有所改变的样本执行类似测量。图21A和21B示出了在执行第一热处理而不执行第二热处理的情况下的晶体管的电流对电压特性。图22A和22B示出了在执行第二热处理而不执行第一热处理的情况下的晶体管的电流对电压特性。在图21A和21B以及图22A和22B中的每一个内，水平轴示出了栅电压(Vg)，并且垂直轴示出了漏电流(Id)。注意，图21A和图22A每一个都示出了漏电压(Vd)为10V时的电流对电压特性。图21B和图22B每一个都示出了漏电压(Vd)为0.1V时的电流对电压特性。 
从图21A和21B以及图22A和22B中可见，当仅执行第一热处理和第二热处理之一时，不能获得足够的特性。另外，特性变化极大。 根据图20A和20B与图21A和21B或图22A和22B之间的比较，可以看到在执行第一热处理和第二热处理两者的情况下，极大地改进了晶体管特性，并且减小了特性改变。 
为了比较，通过CVD法形成氢浓度和氮浓度高的绝缘层，并且以相同方式检查使用该绝缘层的晶体管的电流对电压特性。作为检查结果，发现在不执行第一热处理并且执行第二热处理的情况下获得最佳特性。在该情况下，半导体层中的氢浓度为1.0×1021原子/cm3，并且半导体层中的氮浓度为1.5×1019原子/cm3到2.0×1019原子/cm3。绝缘层中的氢浓度为2.0×1021原子/cm3，并且氮浓度为6.0×1020原子/cm3到1.5×1021原子/cm3。 
从而，可以理解，在绝缘层中的氢浓度低于半导体层中的氢浓度的情况下，或者在绝缘层中的氮浓度低于半导体层中的氮浓度的情况下，执行第一热处理和第二热处理两者极其有效。 
[例子2] 
在这个例子中，示出了对在不同于实施例1的条件下制造的晶体管的特性的检查结果。 
<用于形成层间绝缘层的氧气的流速> 
研究用于形成层间绝缘层的氧气的流速。除了用于形成层间绝缘层的流速之外的所有条件(层间绝缘层的参数、膜形成条件等)都不改变。具体地，使用通过溅射法(RF溅射)利用SiO2作为靶形成的厚度300nm的氧化硅膜作为层间绝缘层。在下列三种条件下进行研究：沉积气氛中氩的流速为40sccm，并且氧气的流速为10sccm(条件1)；沉积气氛中氩的流速为30sccm，并且氧气的流速为20sccm(条件2)；和沉积气氛中氩的流速为20sccm，并且氧气的流速为30sccm(条件3)。注意，膜沉积时衬底温度为100℃，并且反应室中的压力为0.4Pa。 
晶体管参数和制造晶体管的其它条件与实施例1相同。即，在形成作为源电极或漏电极的导电层之后，在大气气氛中在350℃执行的 热处理1小时(第一热处理)；并且在形成作为像素电极等的导电层之后，在大气气氛中在350℃执行热处理1小时(第二热处理)。另外，对于晶体管的半导体层，使用包含铟、镓和锌的氧化物半导体材料。晶体管的沟道长度为20μm，并且其沟道宽度为20μm。 
在图23中，示出了在上述三种条件下制造的晶体管的栅电压(Vg)对漏电流(Id)特性。从在这三种条件下制造的晶体管之间的比较可见，随着氧气流速变低，变得可能获得常断(normally-off)晶体管。有利地，氧气的流速对氩的流速和氧气的流速的和之比为0.5(也被表示为<Ar+O2>∶O2＝1∶0.5)或更小，以便实现常闭晶体管。 
<用于形成层间绝缘层的压力> 
接着，研究形成作为层间绝缘层的绝缘层的压力。除了用于形成层间绝缘层的压力之外的所有条件(层间绝缘层的参数、膜形成条件等)都不改变。具体地，使用通过溅射法(RF溅射)利用SiO2作为靶形成的厚度300nm的氧化硅膜。在下列四种条件下进行研究，其中反应室中的压力被设置为0.2Pa、0.4Pa、0.8Pa和1.6Pa，氩和氧气的流速比保持恒定(Ar∶O2＝4∶1)。注意，膜沉积时的衬底温度为100℃。 
晶体管的参数和制造晶体管的其它条件与<用于形成层间绝缘层的氧气的流速>中所示的相同，并且因此被在此处忽略。 
在图24中，示出了在上述四种条件下制造的晶体管的栅电压(Vg)对漏电流(Id)特性。从在这四种条件下制造的晶体管之间的比较可见，随着压力变低，上升趋势变得急剧(S值趋于减小)。有利地，沉积时的压力为0.6Pa或更小，以便获得足够小的S值。 
<用于形成层间绝缘层的衬底温度> 
研究用于形成层间绝缘层的衬底温度。此处，使用通过溅射法(RF溅射)利用SiO2作为靶形成的厚度300nm的氧化硅膜作为层间绝缘层。形成层间绝缘层的条件如下：反应室中的压力为0.4Pa；和沉积气氛中氩的流速为40sccm，并且氧气的流速为10sccm。在三种条件下进行研究，其中沉积时的衬底温度为100℃、200℃和300℃。 
晶体管的参数和制造晶体管的其它条件与＜用于形成层间绝缘层的氧气的流速＞中所示的相同，并且因此在此处忽略。 
作为检查在上述三种条件下制造的晶体管之间的特性变化的结果，发现：随着膜沉积时的衬底温度变高，特性改变变大。有利地，膜沉积时的衬底温度为200℃或更低，以便抑制特性改变。 
＜用于形成层间绝缘层的靶＞ 
研究用于形成层间绝缘层的靶。此处，使用通过溅射法(RF溅射)利用SiO2作为靶形成的厚度为300nm的氧化硅膜，或者通过溅射法(RF溅射法)使用Si作为靶形成的厚度为300nm的氧化硅膜作为层间绝缘层。 
晶体管的参数和制造晶体管的其它条件与＜用于形成层间绝缘层的氧气的流速＞中所示的相同，并且因此在此处忽略。 
发现在使用Si作为靶形成氧化硅膜的情况下，所完成的晶体管的特性极大地受到形成层间绝缘层时氧气的流速的影响。另外，在使用Si作为靶的情况下，与使用SiO2作为靶的情况相比，特性变化的不利影响趋于增加。这些被认为是由下列导致的：与气氛中的氧的反应推进膜形成的原理；氧化硅膜和半导体层氧化物半导体材料)之间的应力差(。有利地，使用SiO2作为靶以便控制阈值电压(Vth)。 
＜层间绝缘层的厚度＞ 
研究层间绝缘层的厚度。除了厚度之外的所有条件(层间绝缘层的参数、膜形成条件等)都不改变。具体地，如同上面的描述，使用通过溅射法(RF溅射)利用SiO2作为靶形成的厚度为300nm的氧化硅膜。在下列三种条件下进行研究，其中厚度为200nm、300nm和400nm。 
当改变层间绝缘层的厚度时，未发现晶体管的特性的显著不同。因此，可以说层间绝缘层的厚度可被适当改变。 
附图标记说明 
100：衬底；102：导电层；104：抗蚀剂掩模；106：导电层；108：绝缘层；110：半导体层；112：抗蚀剂掩模；114：半导体层；116：导电层； 118：抗蚀剂掩模；120：抗蚀剂掩模；122：导电层；124：导电层；126：绝缘层；128：导电层；150：晶体管；200：衬底；202：导电层；204：抗蚀剂掩模；206：导电层；208：绝缘层；210：导电层；212：抗蚀剂掩模；214：抗蚀剂掩模：216：导电层；218：导电层；220：半导体层；222：抗蚀剂掩模：224：半导体层；226：绝缘层；228：导电层；250：晶体管；300：衬底；302：栅电极；304：电容器布线；306：端子；308：栅绝缘层；310：源电极；312：漏电极；314：连接电极；316：端子；318：半导体层；320：绝缘层；322：透明导电层；324：透明导电层；326：透明导电层；350：晶体管；602：衬底；650：薄膜晶体管；660：电极层；670：电极层；680：球状微粒；682：填充物；701：TFT；702：发光元件；703：阴极；704：发光层；705：阳极；711：TFT；712：发光元件；713：阴极；714：发光层；715：阳极；716：光阻挡层；717：导电膜；721：TFT；722：发光元件；723：阴极；724：发光层；725：阳极；727：导电膜；1000：蜂窝电话；1001：壳体；1002：显示部分；1003：操作按钮；1004：外部连接端口；1005：扬声器；1006：麦克风；2600：TFT衬底；2601：对衬底；2602：密封剂；2603：元件层；2604：液晶层；2605：着色层；2606：偏振板；2607：偏振板；2608：布线电路部分；2609：柔性布线板；2610：冷阴极管；2611：反射板；2612：电路板；2613：漫射板；2631：宣传栏；2632：交通工具中的广告；2700：电子书阅读器；2701：壳体；2703：壳体；2705：显示部分；2707：显示部分；2711：铰链；2721：电源开关；2723：操作键；2725：扬声器；4001：衬底；4002：像素部分；4003：信号线驱动电路；4004：扫描线驱动电路；4005：密封剂；4006：衬底；4008：液晶层；4010：薄膜晶体管；4011：薄膜晶体管；4013：液晶元件；4015：连接端子电极；4016：端子电极；4018：FPC；4019：各向异性导电膜；4020：绝缘层；4021：绝缘层；4030：像素电极层；4031：对电极层；4032：绝缘层；4033：绝缘层；4035：间隔物；4501：衬底；4502：像素部分；4503a：信号线驱动电路；4503b：信号线驱动电路；4504a：扫描线驱动电路；4504b：扫描线驱动电路；4505：密封剂；4506：衬底；4507：填充物；4509：薄膜晶体管；4510：薄膜晶体管；4511：发光元件；4512：电致发光层；4513：电极层；4515：连接端子电极；4516：端子电极；4517：电极层；4518a：FPC；4518b：FPC；4519：各向异性导电膜；4520：分隔物；680a：黑区域；680b：白区域；9400：通信设备；9401：壳体；9402：操作按钮；9403：外部输入端子；9404：麦克风；9405：扬声器；9406：发光部分；9410：显示设备；9411：壳体；9412：显示部分；9413：操作按钮；9600：电视机；9601：壳体；9603：显示部分；9605：支座；9607：显示部分；9609：操作键；9610：遥控器；9700：数字相框；9701：壳体；9703：显示部分；9881：壳体；9882：显示部分；9883：显示部分；9884：扬声器部分；9885：操作键；9886：记录介质插入部；9887：连接端子；9888：传感器；9889：麦克风；9890：LED灯；9891：接合部分；9900： 投币机；9901：壳体；9903：显示部分 
本申请基于2009年3月12日提交日本专利局的日本专利申请序列号No.2009-058929，以及2009年5月29日提交日本专利局的日本专利申请序列号No.2009-131059，通过引用将其完整内容结合在此。 

Claims (15)

1.一种半导体器件的制造方法，包括以下步骤：
在衬底上形成作为栅电极的第一导电层；
形成第一绝缘层以覆盖所述第一导电层，其中所述第一绝缘层被形成以使得所述第一绝缘层中的氢浓度是1×1021原子／cm3或更低；
在所述第一绝缘层上形成氧化物半导体层以使得所述氧化物半导体层与所述第一导电层重叠；
在所述氧化物半导体层上形成第二导电层；
形成第二绝缘层以覆盖所述氧化物半导体层和所述第二导电层，其中所述第二绝缘层被形成以使得所述第二绝缘层中的氢浓度是1×1021原子／cm3或更低；
在形成所述氧化物半导体层的步骤之后并且在形成所述第二绝缘层的步骤之前执行第一热处理；以及
在形成所述第二绝缘层的步骤之后执行第二热处理，
其中，所述第二热处理在氧气气氛中被执行，以及
其中，第二绝缘层中的缺陷通过第二热处理被修复。
2.一种半导体器件的制造方法，包括以下步骤：
在衬底上形成作为栅电极的第一导电层；
形成第一绝缘层以覆盖所述第一导电层，其中所述第一绝缘层被形成以使得所述第一绝缘层中的氢浓度是1×1021原子／cm3或更低；
在所述第一绝缘层上形成氧化物半导体层，以使得所述氧化物半导体层与所述第一导电层重叠；
在所述氧化物半导体层上形成第二导电层；
形成第二绝缘层以覆盖所述氧化物半导体层和所述第二导电层，其中所述第二绝缘层被形成以使得所述第二绝缘层中的氢浓度是1×1021原子／cm3或更低；
形成与所述第二导电层电连接的像素电极层；
在形成所述氧化物半导体层的步骤之后并且在形成所述第二绝缘层的步骤之前执行第一热处理；以及
在形成所述第二绝缘层的步骤之后执行第二热处理，
其中，所述第二热处理在氧气气氛中被执行，以及
其中，第二绝缘层中的缺陷通过第二热处理被修复。
3.根据权利要求1或2所述的半导体器件的制造方法，其中所述氧化物半导体层包括从下列中选择的至少一种元素：铟(In)、镓(Ga)、锌(Zn)、铁(Fe)、镍(Ni)、锰(Mn)、和钴(Co)。
4.根据权利要求1或2所述的半导体器件的制造方法，
其中所述氧化物半导体层的材料由InMO3(ZnO)m表示，其中m>0，并且
其中M表示从镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)和钴(Co)中选择的一个或更多个金属元素。
5.根据权利要求4所述的半导体器件的制造方法，其中InMO3(ZnO)m中的M表示镓(Ga)。
6.根据权利要求1或2所述的半导体器件的制造方法，
其中所述氧化物半导体层中的氢浓度高于所述第二绝缘层中的氢浓度，并且
其中所述氧化物半导体层中的氮浓度高于所述第二绝缘层中的氮浓度。
7.根据权利要求1或2所述的半导体器件的制造方法，
其中所述第二绝缘层中的氮浓度是1×1019原子／cm3或更低。
8.根据权利要求1所述的半导体器件的制造方法，其中所述氧化物半导体层和所述第二导电层至少在所述氧化物半导体层的上表面的一部分处连接。
9.根据权利要求1或2所述的半导体器件的制造方法，其中所述氧化物半导体层和所述第二导电层彼此电连接。
10.根据权利要求1或2所述的半导体器件的制造方法，其中所述第一热处理是在形成所述第二导电层的步骤之后并且在形成所述第二绝缘层的步骤之前执行的。
11.根据权利要求1或2所述的半导体器件的制造方法，其中所述第一热处理的热处理温度和所述第二热处理的热处理温度为400℃或更低。
12.根据权利要求1所述的半导体器件的制造方法，进一步包括形成连接到所述第二导电层的像素电极层的步骤。
13.根据权利要求12所述的半导体器件的制造方法，其中所述第二热处理是在形成所述像素电极层的步骤之后执行的。
14.根据权利要求1或2所述的半导体器件的制造方法，
其中所述氧化物半导体层中的氢浓度高于所述第一绝缘层中的氢浓度，并且
其中所述氧化物半导体层中的氮浓度高于所述第一绝缘层中的氮浓度。
15.根据权利要求1或2所述的半导体器件的制造方法，其中所述第一绝缘层中的氮浓度为1×1019原子／cm3或更低。
CN201080011089.1A 2009-03-12 2010-02-19 制造半导体器件的方法 Active CN102349158B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009058929 2009-03-12
JP2009-058929 2009-03-12
JP2009131059 2009-05-29
JP2009-131059 2009-05-29
PCT/JP2010/053015 WO2010103935A1 (en) 2009-03-12 2010-02-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
CN102349158A CN102349158A (zh) 2012-02-08
CN102349158B true CN102349158B (zh) 2015-05-06

Family

ID=42728225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080011089.1A Active CN102349158B (zh) 2009-03-12 2010-02-19 制造半导体器件的方法

Country Status (7)

Country Link
US (2) US8993386B2 (zh)
EP (1) EP2406826B1 (zh)
JP (12) JP5096511B2 (zh)
KR (7) KR101743164B1 (zh)
CN (1) CN102349158B (zh)
TW (1) TWI525707B (zh)
WO (1) WO2010103935A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090202935A1 (en) * 2008-02-13 2009-08-13 Yoshihiro Moriya Carrier, two-component developer containing carrier and toner, and image forming method
KR101743164B1 (ko) 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI485781B (zh) 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
KR101342179B1 (ko) * 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180088759A (ko) * 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5982125B2 (ja) * 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20120178224A1 (en) * 2011-01-12 2012-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20140014951A1 (en) * 2011-01-13 2014-01-16 Sharp Kabushiki Kaisha Semiconductor device
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
DE112013003041T5 (de) 2012-06-29 2015-03-12 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102210672B1 (ko) * 2013-11-15 2021-02-04 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR102226601B1 (ko) 2014-12-02 2021-03-15 삼성디스플레이 주식회사 터치 패널 및 그 제조방법
JP6539123B2 (ja) * 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
KR101753974B1 (ko) 2015-08-26 2017-07-19 충북대학교 산학협력단 프리어닐링 공정을 이용한 산화물 트랜지스터 및 그 제조 방법
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP3649670A4 (en) * 2017-07-06 2021-07-14 Applied Materials, Inc. PROCESSES FOR FORMING A STACK OF DEPOSITED MULTIPLE SEMICONDUCTOR LAYERS
CN114038759B (zh) * 2021-09-30 2022-09-27 惠科股份有限公司 氧化物薄膜晶体管的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334855A (en) * 1992-08-24 1994-08-02 Motorola, Inc. Diamond/phosphor polycrystalline led and display

Family Cites Families (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181573A (ja) 1983-03-31 1984-10-16 Citizen Watch Co Ltd アクテイブ基板形成法
JPS60170972A (ja) 1984-02-15 1985-09-04 Sony Corp 薄膜半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60170972U (ja) 1984-04-20 1985-11-13 住友電装株式会社 クランプ
JPS63104379A (ja) * 1986-10-21 1988-05-09 Sumitomo Metal Ind Ltd 薄膜半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2844342B2 (ja) 1989-02-28 1999-01-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
FR2647785B1 (fr) 1989-05-31 1991-09-06 Adir Nouveaux derives de la pyrrolidone, leur procede de preparation et les compositions pharmaceutiques les renfermant
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH0449674A (ja) 1990-06-19 1992-02-19 Nec Corp 薄膜トランジスタ
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04302435A (ja) 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP3338481B2 (ja) 1992-09-08 2002-10-28 ソニー株式会社 液晶表示装置
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US5840600A (en) 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
JP3359794B2 (ja) * 1994-08-31 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2780673B2 (ja) * 1995-06-13 1998-07-30 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
TW439003B (en) 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW367612B (en) 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
JP4149013B2 (ja) * 1996-12-26 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100654927B1 (ko) 1999-03-04 2006-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작방법
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100661825B1 (ko) 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3719939B2 (ja) 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6757031B2 (en) 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002373867A (ja) 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP4785300B2 (ja) 2001-09-07 2011-10-05 株式会社半導体エネルギー研究所 電気泳動型表示装置、表示装置、及び電子機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003179233A (ja) 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7165708B2 (en) 2002-04-19 2007-01-23 Max Co., Ltd. Motor stapler
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US6858464B2 (en) * 2002-06-19 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing light emitting device
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4627961B2 (ja) 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003248240A (ja) 2002-12-16 2003-09-05 Sharp Corp アクティブマトリクス基板
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN101483180B (zh) 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI230462B (en) 2003-09-15 2005-04-01 Toppoly Optoelectronics Corp Thin film transistor structure with self-aligned intra-gate
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP4671665B2 (ja) 2003-11-14 2011-04-20 株式会社半導体エネルギー研究所 表示装置の作製方法
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法，液晶电视系统，和el电视系统
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005285975A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置並びに電子機器
KR100603835B1 (ko) 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754918B2 (ja) 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4597805B2 (ja) * 2005-07-29 2010-12-15 パナソニック株式会社 プラズマディスプレイパネル
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR101229280B1 (ko) 2005-12-28 2013-02-04 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5235333B2 (ja) 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102332471B (zh) 2006-05-26 2015-10-07 株式会社半导体能源研究所 半导体器件及其制造方法
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7875559B2 (en) 2007-01-09 2011-01-25 Electronics And Telecommunications Research Institute Method of manufacturing P-type ZnO semiconductor layer using atomic layer deposition and thin film transistor including the P-type ZnO semiconductor layer
JP5365007B2 (ja) * 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
CN101803028B (zh) * 2007-08-02 2013-03-13 应用材料公司 利用薄膜半导体材料的薄膜晶体管
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101743164B1 (ko) 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI485781B (zh) 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334855A (en) * 1992-08-24 1994-08-02 Motorola, Inc. Diamond/phosphor polycrystalline led and display

Also Published As

Publication number Publication date
WO2010103935A1 (en) 2010-09-16
JP2016006910A (ja) 2016-01-14
KR102068632B1 (ko) 2020-01-22
JP6738980B2 (ja) 2020-08-12
KR102159147B1 (ko) 2020-09-23
JP2020115564A (ja) 2020-07-30
JP6525426B2 (ja) 2019-06-05
JP2021180319A (ja) 2021-11-18
JP2015029146A (ja) 2015-02-12
JP2020191459A (ja) 2020-11-26
EP2406826B1 (en) 2017-08-23
US20150194509A1 (en) 2015-07-09
EP2406826A1 (en) 2012-01-18
JP2018142731A (ja) 2018-09-13
JP5635050B2 (ja) 2014-12-03
KR101743164B1 (ko) 2017-06-02
JP6685450B2 (ja) 2020-04-22
JP7335395B2 (ja) 2023-08-29
CN102349158A (zh) 2012-02-08
EP2406826A4 (en) 2013-01-16
TWI525707B (zh) 2016-03-11
US8993386B2 (en) 2015-03-31
JP7108753B2 (ja) 2022-07-28
KR20200145842A (ko) 2020-12-30
JP6913215B2 (ja) 2021-08-04
JP2022159288A (ja) 2022-10-17
TW201104759A (en) 2011-02-01
US20100233847A1 (en) 2010-09-16
KR20180110235A (ko) 2018-10-08
KR101906751B1 (ko) 2018-10-10
JP5096511B2 (ja) 2012-12-12
JP2023160832A (ja) 2023-11-02
KR20200008051A (ko) 2020-01-22
KR102342672B1 (ko) 2021-12-24
JP2011009697A (ja) 2011-01-13
JP2019140407A (ja) 2019-08-22
KR20170061190A (ko) 2017-06-02
JP2017220677A (ja) 2017-12-14
KR20200110817A (ko) 2020-09-25
KR102195170B1 (ko) 2020-12-24
JP2013042150A (ja) 2013-02-28
KR20210157428A (ko) 2021-12-28
JP6226927B2 (ja) 2017-11-08
JP6345853B2 (ja) 2018-06-20
US9768281B2 (en) 2017-09-19
KR102391280B1 (ko) 2022-04-28
KR20110126172A (ko) 2011-11-22

Similar Documents

Publication Publication Date Title
CN102349158B (zh) 制造半导体器件的方法
JP5903144B2 (ja) 表示装置の作製方法
CN103872062B (zh) 半导体设备及其制造方法
CN101807600B (zh) 晶体管、具有该晶体管的半导体装置和它们的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant