CN102426857A - 应用于双边偏压非易失性存储器的方法与装置 - Google Patents

应用于双边偏压非易失性存储器的方法与装置 Download PDF

Info

Publication number
CN102426857A
CN102426857A CN2011103823327A CN201110382332A CN102426857A CN 102426857 A CN102426857 A CN 102426857A CN 2011103823327 A CN2011103823327 A CN 2011103823327A CN 201110382332 A CN201110382332 A CN 201110382332A CN 102426857 A CN102426857 A CN 102426857A
Authority
CN
China
Prior art keywords
body regions
bias
drain region
source region
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103823327A
Other languages
English (en)
Other versions
CN102426857B (zh
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN102426857A publication Critical patent/CN102426857A/zh
Application granted granted Critical
Publication of CN102426857B publication Critical patent/CN102426857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site

Abstract

本发明涉及非易失性存储器技术领域，公开了一种用以操作非易失性存储器单元的方法，该非易失性存储器单元具有储存电荷的一电荷捕捉结构，以及包括一栅极区域、源极区域与漏极区域和一本体区域的多个电压终端，该方法包括：响应一指令以增加电子至该电荷捕捉结构，施加一偏压安排至该多个电压终端，使得该偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，并且该偏压安排包括相对于该源极区域与漏极区域而为正偏压的该栅极区域。本发明同时公开了一种应用该非易失性存储器单元的集成电路。利用本发明，在无需采用如此强的电场与高电压的情况下，可以将电子自非易失性存储器单元的源极与漏极移动至电荷捕捉结构。

Description

应用于双边偏压非易失性存储器的方法与装置
本申请是分案申请，母案的申请号：200710148920.8，申请日：2007年9月12日，名称：应用于双边偏压非易失性存储器的方法与装置。
技术领域
本发明涉及非易失性存储器技术领域，更确切地说，涉及在非易失性存储器上增加电子的操作，尤其涉及应用于双边偏压非易失性存储器的方法与装置。
背景技术
福勒-诺德汉(Fowler-Nordheim)隧穿是一众所周知的电荷传输机制，将电子自一非易失性存储器单元的源极与漏极移动至一电荷捕捉结构。然而，由于福勒-诺德汉隧穿需要相对较强的电场，也就是说福勒-诺德汉隧穿需要在该栅极、该源极、漏极与衬底本体间存在有相当大的电位差。因此有需要在无需采用如此强的电场与高电压的情况下，可以将电子自一非易失性存储器单元的源极与漏极移动至电荷捕捉结构。
发明内容
有鉴于此，本发明的一目的在于提供一种用来操作非易失性存储单元的方法，该非易失性存储单元具有用以储存电荷的一电荷捕捉结构，以及包括一栅极区域、源极区域与漏极区域，以及一本体区域的电压终端。该方法所包括的步骤将描述于下。
为响应增加电子至该电荷捕捉结构的一指令，故执行施加一第一固定偏压安排至该电压终端的步骤，以致该第一固定偏压安排包括相对该本体区域而正偏压该源极区域与漏极区域，且该第一固定偏压安排包括相对于该源极区域与漏极区域而正偏压该栅极区域。
在部分实施例中，相对于该本体区域而正偏压该源极区域与漏极区域，导致空穴自该源极区域与漏极区域流动至该本体区域。该第一固定偏压安排通过不超过约6V相对于该本体区域而正偏压该源极区域与漏极区域。
在一些实施例中，相对于该源极区域与该漏极区域而正偏压该栅极区域，将导致电子自该本体区域流动至该电荷捕捉结构。在部分实施例中，这些电子是产生于该本体区域中，该第一固定偏压安排通过不超过约11V相对于该源极区域与漏极区域而正偏压该栅极区域。
在一些实施例中，该偏压安排包括以一相同电压而偏压该源极区域与漏极区域，并且将该本体区域接地。
有些实施例模拟福勒-诺德汉操作，且该第一固定偏压安排具有相对于福勒-诺德汉操作来说至少一较低强度电压。
在有些实施例中，为响应增加空穴至该电荷捕捉结构的一指令，一第二偏压安排被提供至该电压终端，以致该第二偏压安排包括相对于该本体区域而正偏压该源极区域与漏极区域，且该第二偏压安排包括相对于该源极区域、漏极区域与本体区域而负偏压该栅极区域。
本发明的另一目的在于提供具有一非易失性存储器的集成电路，以及执行如上所述的偏压步骤的控制电路。
附图说明
图1为现有技术的一非易失性存储器单元的简化示意图，显示该非易失性存储器单元经由福勒-诺德汉隧穿增加电子至非易失性存储器单元的电荷捕捉结构，且其相关于1)该栅极区域和该源极区域与漏极区域之间，以及2)在该栅极区域与该衬底本体区域之间的高电位差。
图2为双边偏压(DSB)程序化的非易失性存储器单元的简化示意图，显示经由产生该些电子的该热空穴撞击离子化而增加电子至该非易失性存储器单元的电荷捕捉结构，且其相关于1)该栅极区域和该源极区域与漏极区域之间，以及2)在该栅极区域与该衬底本体区域之间的高电位差。同样地，毋须施加任何衬底偏压，故简化了存储器设计。
图3为双边偏压(DSB)擦除的非易失性存储器单元的简化示意图，其经由同步双边能隙至能隙的热空穴而增加空穴至该非挥性存储器单元的该电荷捕捉结构。
图4A至图4C为程序化与擦除一非易失性存储器单元的一例示流动的示意图，其包括了在图4A中增加电子至非易失性存储器单元的电荷捕捉结构的源极侧与漏极侧两者，紧接着在图4B中通过选择性地增加空穴至该电荷捕捉结构的源极侧，并接着在图4C通过选择性地增加空穴至该电荷捕捉结构的漏极侧。
图5为阈值电压相对于双边偏压程序化的非易失性存储器单元的电荷捕捉结构的右部份与左部份的程序化时间的关系图，其是在该漏极电压与源极电压的三种不同偏压情形下。
图6为阈值电压相对于非易失性存储器单元的电荷捕捉结构的右部份与左部份的擦除时间的双边偏压擦除关系图，其是在该漏极电压与源极电压的三种不同偏压情形下。
图7为阈值电压相对于双边偏压操作的非易失性存储器单元的电荷捕捉结构的右部份与左部份的擦除或程序化设定的关系图。
图8为根据本发明的一实施例的一集成电路的简化示意图，该集成电路通过产生这些电子的热空穴撞击离子化而增加电子至该非易失性存储器单元的该电荷捕捉结构。
【主要组件符号说明】
101  堆栈
102  栅极
104  源极区域
106  漏极区域
108  本体区域
111、115、117、119、121、125、127箭头
123  撞击离子化
800  存储阵列
801  列译码器
803  行译码器
802、804、805、807总线
806区块
808   供应电压
809   偏压安排状态机器
811   数据输入线
815   数据输出线
850   集成电路
Vb    本体电压
Vd    漏极电压
Vs    源极电压
Vt    阈值电压
具体实施方式
图1为现有技术的一非易失性存储器单元的简化示意图，显示该非易失性存储器单元经由福勒-诺德汉隧穿增加电子至非易失性存储器单元的电荷捕捉结构，以及其相关于1)该栅极区域和该源极区域与漏极区域之间，以及2)在该栅极区域与该衬底本体区域之间的高电位差。
图1的该电荷捕捉存储单元具有一P掺杂的衬底本体区域108与N掺杂的源极区域104与漏极区域106，该存储单元的剩余部分包括一堆栈101，其包括位于该衬底本体区域108上的一底介电结构(底氧化物)、位于该底介电结构上的一电荷捕捉结构，以及在该电荷捕捉结构上的一顶介电结构(顶氧化物)。一栅极102位于该堆栈101上。代表性的顶介电质包括具有约5～10纳米厚度的二氧化硅与氮氧化硅，或例如氧化铝(Al2O3)其它相似的高介电常数材料。代表性的底介电质包括具有约3～10纳米厚度的二氧化硅与氮氧化硅，或其它相似的高介电常数材料。代表性的电荷捕捉结构包括具有约3～9纳米厚度的氮化硅，或其它相似的高介电常数材料，包括例如为氧化铝、氧化铪(HfO2)或其它氧化物的金属氧化物。该电荷捕捉结构为电荷捕捉材料的非连续囊状物或颗粒，或是如图1所示的连续层。
用于硅氧氮氧硅(SONOS)单元的存储单元，例如具有从2纳米到10纳米的厚度范围的一底氧化物，具有2纳米到10纳米厚度范围的一电荷捕捉层，以及具有2纳米到15纳米厚度范围的一顶氧化层。
在某些实施例中，该栅极包括具有大于该N型硅的本质功函数的一功函数的一材料，其中该功函数也可大于约4.1eV，且较佳地可能大于约4.25eV，而在某些例示中甚至大于约5eV。代表性的栅极材料包括P型多晶硅、氮化钛(TiN)、铂(Pt)以及其它高功函数金属与材料。其它具有相对高功函数而适宜用于本发明的实施例的材料包括但不限定于由例如钌(Ru)、铱(Ir)、镍(Ni)与Co(钴)所组成的金属，以及包括但不限定于钌-钛合金与镍-钛合金、金属氮化物与包括但不限定于氧化钌(RuO2)金属氧化物。相较于习知的N型多晶硅栅极而言，高功函数栅极材料造成电子隧穿的较高入射势垒，以二氧化硅当作顶介电质的现有N型多晶硅栅极的入射势垒为约3.15eV，故，本发明实施例中用以作为该栅极与该顶介电质的材料皆具有高于约3.15eV的入射势垒，或是例如高于约3.4eV，且较佳地为高于约4eV。与具有配置二氧化硅顶介电质的N型多晶硅栅极的单元相比较，对具有二氧化硅顶介电质的P型多晶硅栅极来说，该入射势垒为约4.25eV，且将导致这种结构的单元的临界值下降至约2伏特。
在以往的存储单元中，一浮动栅极的材料为一相同电位或近似相同电位的结构，例如高掺杂的多晶硅，故，被增加到该浮动栅极的电荷将倾向于平均地散布于整个浮动栅极之间。假使为了提高某一部份的该浮动栅极电荷密度之故，而增加了电荷至该浮动栅极，其后由于该浮动栅极的等电位特性，通常必须增加足够电荷至该浮动栅极内直到整个浮动栅极的电荷密度被提高了为止。
相较于一浮动栅极，推测出一电荷捕捉结构可以被估计为能并非一等电位或近似一等电位结构，当增加电荷至该电荷捕捉结构时，该增加的电荷仍局部地存在于一部分的电荷捕捉结构中，而非自动地平均散布于该电荷捕捉结构。因此，当为了提高部份电荷捕捉结构的电荷密度，而增加该电荷至该电荷捕捉结构时，也会提高某一部份电荷捕捉结构的电荷密度，而同时该电荷捕捉结构的剩余部份的电荷密度仍相对地保持不变。对该电荷捕捉结构来说，所增加的电荷数量需求相较于一浮动栅极的增加的电荷数量大幅地减少。
图1的存储单元的偏压安排为12V的栅极电压Vg、-6V的源极电压Vs、-6V的漏极电压Vd，以及-6V的衬底本体电压Vb，在该栅极区域、及该源极区域、漏极区域，以及衬底本体区域之间存在有相当大的电位差的情形下，发生了如同箭头111所示的电子的该福勒-诺德汉隧穿，使得电子从源极区域104与漏极区域106移动至该电荷捕捉结构。
图2为一非易失性存储器单元的简化示意图，显示经由该热空穴撞击离子化所产生该些电子，而增加电子至该非易失性存储器单元的电荷捕捉结构内，且其相关于1)该栅极区域和该源极区域与漏极区域之间，以及2)在该栅极区域与该衬底本体区域之间的高电位差。(此即为双边偏压(DSB)程序化)。
图2的存储单元的偏压安排为10V的栅极电压Vg、4.5V的源极电压Vs、4.5V的漏极电压Vd，以及4.5V的衬底本体电压Vb。在该栅极区域、及该源极区域、漏极区域，以及衬底本体区域间存在有相当小的电位差的情形下，热空穴从该源极区域104与该漏极区域106流动进至入该衬底本体区域108，如同表示电荷移动的箭头标记115与117所显示的。该些热空穴在衬底本体区域108中导致撞击离子化123，因而产生了热电子，如同箭头标记119与121所示，该些热电子自该衬底本体区域移动到该电荷捕捉结构。因此，该偏压安排模拟了图1的福勒-诺德汉安排，但仅需要至少一较低强度电压。
图3为非易失性存储器单元的简化示意图，其经由能隙至能隙的热空穴而同时地增加空穴至该非挥性存储器单元的电荷捕捉结构的源极侧与漏极侧。(此即为双边偏压(DSB)擦除)。
图3的存储单元的偏压安排为8V的栅极电压Vg、5V的源极电压Vs、5V的漏极电压Vd，以及0V的衬底本体电压Vb。在该栅极区域、及该源极区域、漏极区域，以及衬底本体区域间存在有相当大的电位差的情形下，发生了能隙至能隙的热空穴移动，如同箭头标记125与127所示，使得空穴自该源极区域104与该漏极区域移动到该电荷捕捉结构。
图4A至图4C为程序化与擦除一非易失性存储器单元的一例示流动的示意图，其包括了在图4A中增加电子至非易失性存储器单元的电荷捕捉结构的源极侧与漏极侧两者，紧接着在图4B中通过选择性地增加空穴至该电荷捕捉结构的源极侧，并接着在图4C通过选择性地增加空穴至该电荷捕捉结构的漏极侧。
图5为阈值电压相对于非易失性存储器单元的电荷捕捉结构的右部份与左部份的程序化时间的关系图，其是在该漏极电压与源极电压的三种不同偏压情形下。该关系图显示，当该源极/漏极电压增加时，便缩短了该程序化时间，较大的源极/漏极电压将产生更多的热空穴且会诱发出更多的电子，而造成了撞击离子化。
  参考符号   电荷捕捉结构的对应部份   源极/漏极电压
  501   左   4.5V
  503   右   4.5V
  505   左   5V
  507   右   5V
  509   左   5.5V
  511   右   5.5V
在其它实施例中，该栅极电压Vg的范围是在5～15V间，该与漏极电压Vd与源极电压Vs的范围是在4～6V间，且该衬底本体电压Vb为0V，该脉冲宽度的范围是在100微秒到100毫秒之间。
图6为阈值电压相对于双边偏压擦除的非易失性存储器单元的电荷捕捉结构的右部份与左部份的擦除时间的关系图，其是在该漏极电压与源极电压的三种不同偏压情形下。其中，该栅极电压Vg为-10V且该栅极长度Lg为0.16微米。
  参考符号   电荷捕捉结构的对应部份   源极/漏极电压
  601   左   4.5V
  603   右   4.5V
  605   左   5V
  607   右   5V
  609   左   5.5V
  611   右   5.5V
在他些实施例中，该栅极电压Vg系介于-5V到-15V间，该源极与漏极电压Vd与Vs系介于4～6V间，且该衬底本体电压Vb为0V，该脉冲宽度系于100微米到100毫米间。
图7为阈值电压相对于非易失性存储器单元的电荷捕捉结构的右部份与左部份的擦除或程序化设定次数的关系图。
  参考符号   电荷捕捉结构的对应部份   操作
  701   左   程序化
  703   右   程序化
  705   左   擦除
  707   右   擦除
图8为根据本发明实施例提供的集成电路的简化示意图，该集成电路通过产生这些电子的热空穴撞击离子化而增加电子至该非易失性存储器单元的该电荷捕捉结构。该集成电路850包括在一半导体衬底上使用电荷捕捉结构的一存储阵列800，一列译码器801耦接于在该存储阵列800中成列排列的多个字线，一行译码器803耦接至在该存储阵列800中成行排列的多条位线，在总线805上提供地址到行译码器803与列译码器801。在区块806中感应放大器与数据输入结构是通过数据总线807而耦接至该行译码器803，通过该数据输入线811从在该集成电路850上的输入/输出端口提供数据，或从其它在集成电路850内部或外部数据源提供数据到区块806的数据输入结构。在区块806中通过该数据输出线815从该些感应放大器提供数据至集成电路850上的输入/输出端口，或提供数据至在集成电路850内部或外部的其它些数据目的地。一偏压安排状态机器809控制偏压安排供应电压808的应用，且也提供了公开于本发明的双边偏压安排。
在本发明已通过参考详述于上的该较佳实施例与例示而公开的同时，所应理解的是，该些实施例与例示仅用于例示，并非用于限制本发明，对于本领域技术人员而言，可轻易地达成各种的修饰与结合，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种用以操作非易失性存储器单元的方法，该非易失性存储器单元具有储存电荷的一电荷捕捉结构，以及包括一栅极区域、源极区域与漏极区域和一本体区域的多个电压终端，该本体区域具有与源极区域和漏极区域相反极性的单一极性区域，其特征在于，该方法包括：
响应一指令以增加电子至该电荷捕捉结构，施加一第一固定偏压安排至该多个电压终端，使得该第一固定偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，并且该第一固定偏压安排包括相对于该源极区域与漏极区域而为正偏压的该栅极区域；
其中，相对于该本体区域而为正偏压的该源极区域与漏极区域，将使空穴自该源极区域与漏极区域流至该本体区域，相对于该源极区域与漏极区域而为正偏压的该栅极区域，将使电子自该本体区域流至该电荷捕捉结构。
2.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，相对于该本体区域而为正偏压的该源极区域与漏极区域，在将使空穴自该源极区域与漏极区域流至该本体区域的同时，将使电子自该本体区域流至该电荷捕捉结构。
3.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，该第一固定偏压安排通过不超过6V的偏压，使得该源极区域与漏极区域相对于该本体区域为正偏压。
4.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，该第一固定偏压安排通过不超过11V的偏压，使得该栅极区域相对于该源极区域与漏极区域为正偏压。
5.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，相对于该本体区域而正偏压该源极区域与漏极区域的步骤中，包括：
以一相同电压，偏压该源极区域与漏极区域；以及
将该本体区域接地。
6.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，该方法模拟福勒-诺德汉操作，且该第一固定偏压安排相较于福勒-诺德汉操作而言具有一较低强度电压。
7.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，该方法更包括：
响应于一指令以增加空穴至该电荷捕捉结构，施加一第二偏压安排至该多个电压终端，使得该第二偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，且该第二偏压安排包括相对于该源极区域、漏极区域与该本体区域而为负偏压的该栅极区域。
8.一种集成电路，其特征在于，该集成电路包括：
一非易失性存储器单元，包括：
一电荷捕捉结构，用来储存电荷；以及
多个电压终端，包括一栅极区域、源极区域与漏极区域，以及一本体区域，该本体区域具有与源极区域与漏极区域相反极性的单一极性区域；
一控制电路，耦接至该非易失性存储器单元，该控制电路施加一第一固定偏压安排至该电荷捕捉结构，使得该第一固定偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，并且该第一固定偏压安排包括相对于该源极区域与漏极区域而为正偏压的该栅极区域；
相对于该本体区域而为正偏压的该源极区域与漏极区域，使得空穴自该源极区域与漏极区域流至该本体区域，相对于该源极区域与漏极区域而为正偏压的该栅极区域，将使电子自该本体区域流至该电荷捕捉结构。
9.根据权利要求8所述的集成电路，其特征在于，相对于该本体区域而为正偏压的该源极区域与漏极区域，在将使空穴自该源极区域与漏极区域流至该本体区域的同时，将使产生于该本体区域中的电子自该本体区域流至该电荷捕捉结构。
10.根据权利要求8所述的集成电路，其特征在于，该第一固定偏压安排模拟福勒-诺德汉操作，且该第一固定偏压安排相较于福勒-诺德汉操作而言具有一较低强度电压。
11.根据权利要求8所述的集成电路，其特征在于，该控制电路响应于一指令而施加一第二偏压安排至该多个电压终端，以增加空穴至该电荷捕捉结构，使得该第二偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，且该偏压安排包括相对于该源极区域、漏极区域与该本体区域而为负偏压的该栅极区域。
12.一种用以操作非易失性存储器单元的方法，该非易失性存储器单元具有储存电荷的一电荷捕捉结构，以及包括一栅极区域、源极区域与漏极区域和一本体区域的多个电压终端，该本体区域具有与源极区域与漏极区域相反极性的单一极性区域，其特征在于，该方法包括：
响应一指令以增加电荷至该电荷捕捉结构，施加一第一固定偏压安排至该栅极区域的该电压终端，施加一第二偏压安排至该源极区域与漏极区域的该电压终端，施加一第三偏压安排至该本体区域的该电压终端，其中，第一偏压、第二偏压与第三偏压均为固定值，且使得该源极区域与漏极区域相对于该本体区域而为大于等于4.5V的正偏压，并且该栅极区域相对于该本体区域而为大于等于8V的偏压；
其中，相对于该本体区域而为大于等于4.5V的正偏压的该源极区域与漏极区域，将使空穴自该源极区域与漏极区域流至该本体区域；相对于该本体区域而为大于等于8V的偏压该栅极区域，将使电荷自该本体区域流至该电荷捕捉结构。
CN201110382332.7A 2007-02-02 2007-09-12 应用于双边偏压非易失性存储器的方法与装置 Active CN102426857B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/670,677 US8223540B2 (en) 2007-02-02 2007-02-02 Method and apparatus for double-sided biasing of nonvolatile memory
US11/670,677 2007-02-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101489208A Division CN101236781A (zh) 2007-02-02 2007-09-12 应用于双边偏压非易失性存储器的方法与装置

Publications (2)

Publication Number Publication Date
CN102426857A true CN102426857A (zh) 2012-04-25
CN102426857B CN102426857B (zh) 2015-03-18

Family

ID=39675396

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110382332.7A Active CN102426857B (zh) 2007-02-02 2007-09-12 应用于双边偏压非易失性存储器的方法与装置
CNA2007101489208A Pending CN101236781A (zh) 2007-02-02 2007-09-12 应用于双边偏压非易失性存储器的方法与装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2007101489208A Pending CN101236781A (zh) 2007-02-02 2007-09-12 应用于双边偏压非易失性存储器的方法与装置

Country Status (3)

Country Link
US (1) US8223540B2 (zh)
CN (2) CN102426857B (zh)
TW (1) TWI341582B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101652816B (zh) * 2007-04-05 2013-10-09 Nxp股份有限公司 存储器单元、存储器阵列和对存储器单元进行编程的方法
US7986558B2 (en) * 2008-12-02 2011-07-26 Macronix International Co., Ltd. Method of operating non-volatile memory cell and memory device utilizing the method
FR2953974B1 (fr) * 2009-12-11 2012-01-13 St Microelectronics Rousset Procede de programmation d'un point-memoire du type non volatile electriquement programmable et effacable et dispositif de memoire correspondant
JP5801049B2 (ja) * 2010-12-28 2015-10-28 ラピスセミコンダクタ株式会社 半導体記憶装置へのデータの書込み方法及び半導体記憶装置
JP2013077603A (ja) * 2011-09-29 2013-04-25 Toshiba Corp メモリ装置
US9396770B2 (en) * 2012-02-13 2016-07-19 Macronix International Co., Ltd. Method and apparatus for adjusting drain bias of a memory cell with addressed and neighbor bits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838626A (en) * 1996-08-09 1998-11-17 Nec Corporation Non-volatile memory
US6426894B1 (en) * 2000-01-12 2002-07-30 Sharp Kabushiki Kaisha Method and circuit for writing data to a non-volatile semiconductor memory device
US6744675B1 (en) * 2002-11-26 2004-06-01 Advanced Micro Devices, Inc. Program algorithm including soft erase for SONOS memory device
CN1574297A (zh) * 2003-06-17 2005-02-02 旺宏电子股份有限公司 非易失存储器的具有最佳数据保留的擦除方法及器件

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631264A (en) * 1970-02-11 1971-12-28 Sybron Corp Intrinsically safe electrical barrier system and improvements therein
GB1401336A (en) * 1971-10-05 1975-07-16 Victor Company Of Japan Expander circuit for a compression and expansion system
US5270969A (en) 1987-06-29 1993-12-14 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with nand cell structure
US5448517A (en) 1987-06-29 1995-09-05 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
USRE35838E (en) 1987-12-28 1998-07-07 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure
US5355464A (en) 1991-02-11 1994-10-11 Intel Corporation Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory
US5278439A (en) 1991-08-29 1994-01-11 Ma Yueh Y Self-aligned dual-bit split gate (DSG) flash EEPROM cell
US5644533A (en) 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
WO1994028551A1 (en) 1993-05-28 1994-12-08 Macronix International Co., Ltd. Flash eprom with block erase flags for over-erase protection
DE4422791C2 (de) 1993-06-29 2001-11-29 Toshiba Kawasaki Kk Halbleitervorrichtungen mit einem eine Inversionsschicht in einem Oberflächenbereich eines Halbleitersubstrats induzierenden leitenden Film
US5509134A (en) 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
JP3512833B2 (ja) 1993-09-17 2004-03-31 株式会社東芝 不揮発性半導体記憶装置
US5408115A (en) 1994-04-04 1995-04-18 Motorola Inc. Self-aligned, split-gate EEPROM device
US5387534A (en) 1994-05-05 1995-02-07 Micron Semiconductor, Inc. Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells
US5485422A (en) 1994-06-02 1996-01-16 Intel Corporation Drain bias multiplexing for multiple bit flash cell
US5483486A (en) 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5602775A (en) 1995-03-15 1997-02-11 National Semiconductor Corporation Flash EEPROM Memory system for low voltage operation and method
US6034896A (en) 1995-07-03 2000-03-07 The University Of Toronto, Innovations Foundation Method of fabricating a fast programmable flash E2 PROM cell
US5566120A (en) 1995-10-19 1996-10-15 Sun Microsystems, Inc. Apparatus and method for controlling transistor current leakage
US5745410A (en) 1995-11-17 1998-04-28 Macronix International Co., Ltd. Method and system for soft programming algorithm
JPH09162313A (ja) 1995-12-12 1997-06-20 Rohm Co Ltd 不揮発性半導体記憶装置およびその使用方法
US5856943A (en) * 1996-03-18 1999-01-05 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell and array
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JPH1074915A (ja) * 1996-08-29 1998-03-17 Sharp Corp 不揮発性半導体記憶装置
US5966603A (en) 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US6297096B1 (en) 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5838618A (en) * 1997-09-11 1998-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Bi-modal erase method for eliminating cycling-induced flash EEPROM cell write/erase threshold closure
JP3558510B2 (ja) 1997-10-30 2004-08-25 シャープ株式会社 不揮発性半導体記憶装置
JPH11233653A (ja) 1998-02-13 1999-08-27 Sony Corp 不揮発性半導体記憶装置の消去方法
TW365686B (en) 1998-02-16 1999-08-01 Taiwan Semiconductor Mfg Co Ltd Method of manufacture of fabricating flash memory split-gate
US6587903B2 (en) 1998-02-27 2003-07-01 Micron Technology, Inc. Soft programming for recovery of overerasure
US6009017A (en) * 1998-03-13 1999-12-28 Macronix International Co., Ltd. Floating gate memory with substrate band-to-band tunneling induced hot electron injection
US6614070B1 (en) 1998-04-16 2003-09-02 Cypress Semiconductor Corporation Semiconductor non-volatile memory device having a NAND cell structure
US6194272B1 (en) 1998-05-19 2001-02-27 Mosel Vitelic, Inc. Split gate flash cell with extremely small cell size
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6074917A (en) 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
US6232631B1 (en) * 1998-12-21 2001-05-15 Vantis Corporation Floating gate memory cell structure with programming mechanism outside the read path
US6172907B1 (en) 1999-10-22 2001-01-09 Cypress Semiconductor Corporation Silicon-oxide-nitride-oxide-semiconductor (SONOS) type memory cell and method for retaining data in the same
US6219276B1 (en) 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6363013B1 (en) 2000-08-29 2002-03-26 Macronix International Co., Ltd. Auto-stopped page soft-programming method with voltage limited component
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6538923B1 (en) 2001-02-26 2003-03-25 Advanced Micro Devices, Inc. Staircase program verify for multi-level cell flash memory designs
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6731544B2 (en) * 2001-05-14 2004-05-04 Nexflash Technologies, Inc. Method and apparatus for multiple byte or page mode programming of a flash memory array
KR20020092114A (ko) * 2001-06-02 2002-12-11 김대만 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법
JP2002368144A (ja) 2001-06-13 2002-12-20 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6436768B1 (en) 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices
US6720614B2 (en) * 2001-08-07 2004-04-13 Macronix International Co., Ltd. Operation method for programming and erasing a data in a P-channel sonos memory cell
JP2003163292A (ja) 2001-08-13 2003-06-06 Halo Lsi Inc ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法
US6714457B1 (en) * 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
TW503509B (en) 2001-10-29 2002-09-21 Macronix Int Co Ltd Manufacture method of substrate/oxide nitride/oxide/silicon device
US6512696B1 (en) 2001-11-13 2003-01-28 Macronix International Co., Ltd. Method of programming and erasing a SNNNS type non-volatile memory cell
US6690601B2 (en) * 2002-03-29 2004-02-10 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
US6657894B2 (en) * 2002-03-29 2003-12-02 Macronix International Co., Ltd, Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells
US6614694B1 (en) 2002-04-02 2003-09-02 Macronix International Co., Ltd. Erase scheme for non-volatile memory
US6646924B1 (en) 2002-08-02 2003-11-11 Macronix International Co, Ltd. Non-volatile memory and operating method thereof
US6643185B1 (en) 2002-08-07 2003-11-04 Advanced Micro Devices, Inc. Method for repairing over-erasure of fast bits on floating gate memory devices
US6552386B1 (en) 2002-09-30 2003-04-22 Silicon-Based Technology Corp. Scalable split-gate flash memory cell structure and its contactless flash memory arrays
JP2004152977A (ja) * 2002-10-30 2004-05-27 Renesas Technology Corp 半導体記憶装置
US7016225B2 (en) * 2002-11-26 2006-03-21 Tower Semiconductor Ltd. Four-bit non-volatile memory transistor and array
US6836435B2 (en) * 2002-12-13 2004-12-28 Freescale Semiconductor, Inc. Compaction scheme in NVM
US7233522B2 (en) * 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US6912163B2 (en) * 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
JP2005005513A (ja) * 2003-06-12 2005-01-06 Sony Corp 不揮発性半導体メモリ装置およびその読み出し方法
US6979857B2 (en) * 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
KR100513309B1 (ko) * 2003-12-05 2005-09-07 삼성전자주식회사 비연속적인 전하 트랩 사이트를 갖는 비휘발성 메모리소자의 소거 방법들
US6937511B2 (en) * 2004-01-27 2005-08-30 Macronix International Co., Ltd. Circuit and method for programming charge storage memory cells
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7075828B2 (en) 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US6834012B1 (en) * 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells
US20060007732A1 (en) * 2004-07-06 2006-01-12 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for operating same
US7894269B2 (en) * 2006-07-20 2011-02-22 Sandisk Corporation Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells
US7561470B2 (en) * 2006-12-21 2009-07-14 Macronix International Co., Ltd. Double-side-bias methods of programming and erasing a virtual ground array memory
US7548458B2 (en) * 2007-04-27 2009-06-16 Macronix International Co., Ltd. Methods of biasing a multi-level-cell memory
US7492636B2 (en) * 2007-04-27 2009-02-17 Macronix International Co., Ltd. Methods for conducting double-side-biasing operations of NAND memory arrays
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838626A (en) * 1996-08-09 1998-11-17 Nec Corporation Non-volatile memory
US6426894B1 (en) * 2000-01-12 2002-07-30 Sharp Kabushiki Kaisha Method and circuit for writing data to a non-volatile semiconductor memory device
US6744675B1 (en) * 2002-11-26 2004-06-01 Advanced Micro Devices, Inc. Program algorithm including soft erase for SONOS memory device
CN1574297A (zh) * 2003-06-17 2005-02-02 旺宏电子股份有限公司 非易失存储器的具有最佳数据保留的擦除方法及器件

Also Published As

Publication number Publication date
US20080185615A1 (en) 2008-08-07
CN101236781A (zh) 2008-08-06
TW200837932A (en) 2008-09-16
US8223540B2 (en) 2012-07-17
TWI341582B (en) 2011-05-01
CN102426857B (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN1855510B (zh) 集成电路存储器及其操作方法
EP3196883B1 (en) Memory array capable of performing byte erase operation
EP3459080B1 (en) Flash memory array with individual memory cell read, program and erase
EP0463623A2 (en) Nonvolatile semiconductor memory circuit
CN102426857B (zh) 应用于双边偏压非易失性存储器的方法与装置
US6570787B1 (en) Programming with floating source for low power, low leakage and high density flash memory devices
CN109817624B (zh) 存储器及其操作方法
CN105556609B (zh) 用于具有共源极线的存储单元的系统、方法和装置
EP3172733B1 (en) System and method to inhibit erasing of portion of sector of split gate flash memory cells
JPH11177068A (ja) 不揮発性半導体記憶装置及びその駆動方法
US7612397B2 (en) Memory cell having first and second capacitors with electrodes acting as control gates for nonvolatile memory transistors
US10381082B2 (en) Nonvolatile semiconductor storage device
EP3143625B1 (en) System and method for reducing disturbances during programming of split gate flash memory cells
JP2009076680A (ja) 不揮発性半導体記憶装置及びその動作方法
CN103119718A (zh) 存储器单元结构和方法
JP3976774B1 (ja) 不揮発性半導体記憶装置およびその制御方法
US20150063038A1 (en) Memory cell, memory array and operation method thereof
US6751125B2 (en) Gate voltage reduction in a memory read
CN1199189C (zh) 在非易失性半导体存储器件中擦除数据的方法
US6272044B2 (en) Semiconductor storage device and method of driving thereof
CN111354391A (zh) 半导体存储装置
EP3807879B1 (en) Method and apparatus for reducing coupling between word lines and control gate lines in a flash memory system
KR100972252B1 (ko) 불휘발성 반도체 기억 장치
US6356479B1 (en) Semiconductor memory system
EP3459114B1 (en) Array of three-gate flash memory cells with individual memory cell read, program and erase

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant