CN102460653A - 成膜方法、前处理装置和处理系统 - Google Patents

成膜方法、前处理装置和处理系统 Download PDF

Info

Publication number
CN102460653A
CN102460653A CN2010800265642A CN201080026564A CN102460653A CN 102460653 A CN102460653 A CN 102460653A CN 2010800265642 A CN2010800265642 A CN 2010800265642A CN 201080026564 A CN201080026564 A CN 201080026564A CN 102460653 A CN102460653 A CN 102460653A
Authority
CN
China
Prior art keywords
film
insulating barrier
hydrophilicity
treatment
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800265642A
Other languages
English (en)
Inventor
松本贤治
伊藤仁
三好秀典
保坂重敏
佐藤浩
根石浩司
小池淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Publication of CN102460653A publication Critical patent/CN102460653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids

Abstract

本发明在于提供一种对具有凹部(2)的在表面形成有由low-k膜构成的绝缘层(122)的被处理体(W)形成含Mn的薄膜的成膜方法，其包括：在绝缘层的表面实施亲水化处理而形成亲水性表面的亲水化工序；通过在进行过亲水化处理的绝缘层的表面使用含Mn原料实施成膜处理形成含Mn的薄膜的薄膜形成工序。由此，在相对电容率低的由low-k膜构成的绝缘层的表面高效地形成含Mn的薄膜，例如MnOx膜。

Description

成膜方法、前处理装置和处理系统
技术领域
本发明涉及在形成于半导体晶片等的被处理体的表面的具有凹部的由low-k膜构成的绝缘膜内形成含有Mn的薄膜。
背景技术
通常，制造半导体设备时，对半导体晶片反复进行成膜处理、图案蚀刻处理等的各种处理，制造所期望的设备，但是由于对半导体设备的进一步高集成化和高细微化的要求，线宽和孔径日益微细化。作为配线材料和埋入沟槽、孔穴等的凹部内的材料，由于需要通过各种尺寸的细微化而进一步减小电阻，因此倾向使用电阻抗非常小并且便宜的铜(参照日本特开2004-107747号公报)。作为该配线材料和埋入材料使用铜时，考虑到铜向其下层的扩散阻挡性能等，通常使用钽金属(Ta)或钽氮化膜(TaN)等作为阻挡层。
为了用铜埋入上述凹部内，首先，在等离子体溅射装置内，在包括该凹部内的壁面整体的晶片表面整面形成由铜膜构成的薄的晶种膜，接着，对晶片表面整体实施铜镀处理，由此，完全埋入凹部内。其后，通过CMP(Chemical Mechanical Polishing，化学机械抛光)处理等进行研磨处理而除去晶片表面的多余的铜薄膜。
关于这点，参照图13进行说明。图13是表示半导体晶片的凹部的现有的埋入工序的图。在该半导体晶片W形成的例如由SiO2膜构成的层间绝缘膜等的绝缘层1的表面，通过单镶嵌结构(SingleDamascene结构)、双镶嵌结构(Dual Damascene结构)、三维空间安装结构等，形成与通孔、透孔、槽(trench)等对应的凹部2，在该凹部2的底部，例如由铜构成的下层的配线层3以露出的状态形成。
具体而言，该凹部2由形成为细长的截面凹状的槽(trench)2A和在该槽2A的底部的一部分形成的孔2B构成，该孔2B为通孔或透孔。在该孔2B的底部，上述配线层3露出，进行与下层的配线层、晶体管等的元件的电连接。此外，关于下层配线层、晶体管等的元件省略图示。上述凹部2随着设计规则的微细化，其宽度或内径例如为120nm左右的非常小的程度，纵横比例如为2～4左右。此外，关于防扩散膜和蚀刻停止膜等省略图示，仅简单记载形状。
在该半导体晶片W的表面，包括上述凹部2内的内面，通过等离子体溅射装置预先形成略均一的例如由TaN膜和Ta膜的叠层结构形成的阻挡层4(参照图13(A))。接着，通过等离子体溅射装置，横跨包括上述凹部2内的表面的晶片表面整体，形成薄的由铜膜构成的晶种膜6作为金属膜(参照图13(B))。对上述晶片表面实施铜镀处理，由此，以例如铜膜构成的金属膜8埋入上述凹部2内(参照图13(C))。其后，使用上述CMP处理等进行研磨处理，除去上述晶片表面的多余的金属膜8、晶种膜6和阻挡层4。
以进一步提高上述阻挡层的可靠性为目标进行了各种开发，其中，代替上述Ta膜或TaN膜，使用Mn膜或CuMn合金膜的自动形成阻挡层备受瞩目(参照日本特开2005-277390号公报)。该Mn膜、CuMn合金膜通过溅射形成，并且该Mn膜、CuMn合金膜自身为晶种膜，因此，在该上方能够直接形成Cu镀层，在镀膜后实施退火，自动调整与作为下层绝缘膜的SiO2层反应，在该SiO2层和Mn膜、CuMn合金膜的边界部分形成MnSixOy(x、y：任意的正数)膜，或者Mn与SiO2层的氧反应而生成的锰氧化物MnOx(x：任意的正数)膜这样的阻挡膜，因此，具有能够减少制造工序数这样的优点。此外，锰氧化物根据Mn的价数，存在MnO、Mn3O4、Mn2O3、MnO2等种类，但是在本说明书中，将这些统称记作MnOx。另外，也研究了利用CVD法进行的MnSixOy膜或者MnOx膜的成膜，CVD法与溅射法相比，对微细的线宽和孔径能够以良好的高差覆盖性进行膜的堆积(参照日本特开2008-013848号公报)。
但是，最近，由于半导体装置的进一步高速动作的要求，寻求进一步降低层间绝缘膜的相对介电常数，根据这样的要求，作为层间绝缘膜的材料，从由TEOS形成的硅氧化膜，研究了使用例如由含有甲基等的有机基的SiOC、SiCOH等构成的Low-k膜作为相对介电常数低的材料。这里，使用上述TEOS形成的硅氧化膜的相对介电常数为4.1左右，SiOC的相对介电常数为3.0左右。但是，作为层间绝缘膜使用Low-k膜时，存在以下问题：即使通过CVD法在包括该凹部内的露出面的相对介电常数低的层间绝缘膜的表面实施含Mn膜的成膜处理，几乎不会堆积MnOx膜，无法形成阻挡层。
发明内容
本发明提供一种能够在由Low-k膜构成的绝缘层的表面高效地形成含有Mn的薄膜、例如MnOx膜的成膜方法、前处理装置和处理系统。
本发明的发明人在由Low-k膜构成的绝缘层的表面堆积MnOx的方法进行了深入研究，结果发现，通过在进行MnOx的成膜处理前，对绝缘层的表面实施暴露在等离子体中等的亲水化处理，使绝缘层的润湿性变得良好，能够高效地堆积MnOx薄膜，从而完成了本发明。
根据本发明的第一观点，提供一种成膜方法，对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜，该成膜方法包括：亲水化工序，在上述绝缘层的表面实施亲水化处理，形成亲水性表面；和薄膜形成工序，通过在进行过上述亲水化处理的上述绝缘层的表面使用含Mn原料实施成膜处理，形成含Mn的薄膜。
根据本发明的第二观点，提供一种成膜方法，对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜，该成膜方法包括：亲水化工序，在上述绝缘层的表面实施亲水化处理，形成亲水性表面；和薄膜形成工序，通过在进行过上述亲水化处理的上述绝缘层的表面使用含Mn原料气体实施成膜处理，形成含Mn的薄膜。
通过如上所述在形成含Mn的薄膜之前，使low-k膜的表面亲水化，能够高效地形成含Mn的薄膜，例如MnOx膜。
上述亲水化处理能够通过对所述绝缘层实施等离子体处理而执行。该等离子体处理能够使用含氧气体和/或稀有气体。
上述亲水化处理能够通过使用紫外线和含氧气体实施对上述绝缘层的表面进行改性的紫外线臭氧处理而执行。
上述亲水化处理能够通过对上述绝缘层的表面实施照射气体团簇离子束的GCIB处理执行。
上述亲水化处理能够通过对上述绝缘层的表面实施照射波长为425nm的可见光的可见光照射处理而执行。
在上述薄膜形成工序前，能够进行退火工序，使得以高于上述薄膜形成工序中的作业温度的温度对上述绝缘层进行退火处理，除去上述绝缘层中的水分。
在上述薄膜形成工序前，还能够进行附着工序，对上述绝缘层的表面实施使水和/或含氧气体附着的附着处理。
上述low-k膜定义为由相对介电常数小于4.1的介电常数材料构成的膜。上述low-k膜能够由选自SiOC膜、SiO膜、SiOF膜、SiC膜、SiCOH膜、SiCN膜、多孔硅膜、多孔甲基倍半硅氧烷膜、聚乙炔膜、SiLK(注册商标)膜和碳氟化合物膜中的1种以上的膜构成。
上述含Mn原料能够是选自Cp2Mn[＝Mn(C5H5)2]、(MeCp)2Mn[＝Mn(CH3C5H4)2]、(EtCp)2Mn[＝Mn(C2H5C5H4)2]、(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、MeCpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、CH3Mn(CO)5、Mn(DPM)3[＝Mn(C11H19O2)3]、Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、Mn(acac)2[＝Mn(C5H7O2)2]、Mn(DPM)2[＝Mn(C11H19O2)2]、Mn(acac)3[＝Mn(C5H7O2)3]、Mn(hfac)2[＝Mn(C5HF6O2)3]、((CH3)5Cp)2Mn[＝Mn(CH3)5C5H4)2]、[Mn(iPr-AMD)2][＝Mn(C3H7NC(CH3)NC3H7)2]、[Mn(tBu-AMD)2][＝MnC4H9NC(CH3)NC4H9)2]中的1种以上的材料。
根据本发明的第三观点，提供一种实施前处理的前处理装置，该前处理在对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜之前进行，该前处理装置具备：能够排气的处理容器；设置于上述处理容器内，用于载置上述被处理体用的载置台结构；对上述被处理体进行加热的加热单元；向上述处理容器内导入气体的气体导入单元；能够向上述气体导入单元供给稀有气体、水蒸气和含氧气体的气体供给单元；将上述绝缘层的表面亲水化的亲水化单元；控制装置整体而使其对上述被处理体实施退火处理、附着处理和亲水化处理的装置控制部。
上述亲水化单元能够是等离子体发生单元、紫外线照射单元、GCIB处理单元和波长为425nm的可见光照射单元中的任一个。
根据本发明的第四观点，提供一种处理系统，对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜，该处理系统具备：具有用于在内部搬运上述被处理体的搬运机构的共用搬运室；连接上述共用搬运室，对上述被处理体实施亲水化处理的亲水化处理装置；连接上述共用搬运室，对上述被处理体实施形成含Mn的薄膜的成膜处理的成膜处理装置；和控制处理系统整体的动作的系统控制部。
上述亲水化处理装置能够是等离子体处理装置、紫外线照射处理装置、气体团簇离子束照射处理装置和照射波长为425nm的可见光的可见光照射装置中的任一个处理装置。
在上述共用搬运室，能够连接有对上述被处理体实施退火处理的退火处理装置。
在上述共用搬运室，能够连接有对上述被处理体实施使水和/或含氧气体附着的附着处理的附着处理装置。
根据本发明的第五观点，提供一种处理系统，对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜，该处理系统具备：具有用于在内部搬运上述被处理体的搬运机构的共用搬运室；与上述共用搬运室连接的权利要求13或14上述的前处理装置；与上述共用搬运室连接，对上述被处理体实施形成含Mn的薄膜的成膜处理的成膜处理装置；控制处理系统整体的动作的系统控制部。
附图说明
图1是表示用于实施本发明方法的处理系统的一例的概略结构图。
图2是表示能够进行亲水化处理、退火处理和附着处理3个处理的前处理装置的概略截面图。
图3是表示形成锰氧化物膜的成膜装置的概略截面图。
图4是用于说明本发明的成膜方法的整体的整体说明图。
图5是表示本发明的成膜方法的第一实施例的流程图。
图6是表示本发明的成膜方法的第二实施例的流程图。
图7是表示本发明的成膜方法的第三实施例的流程图。
图8是表示对绝缘层的表面进行亲水化处理时的变化的形态的一例的图。
图9是表示等离子体处理时间与XRF膜厚(MnOx换算)的关系的图。
图10是表示low-k膜(SiOC)的表面的润湿性的状态的图。
图11是表示进行加速负荷试验时的晶片以MnOx膜为中心的截面的模式图。
图12是表示图11中的特定部分的元素的分析结果的图。
图13是表示半导体晶片的凹部的现有的埋入工序的图。
具体实施方式
以下，基于附图，详细说明本发明的成膜方法、前处理装置和处理系统的一实施例。图1是表示用于实施本发明方法的处理系统的一例的概略结构图，图2是表示能够进行亲水化处理、退火处理和附着处理3个处理的前处理装置的概略截面图，图3是表示形成锰氧化物膜的成膜装置的概略截面图，图4是用于说明本发明的成膜方法的整体的整体说明图，图5是表示本发明的成膜方法的第一实施例的流程图，图6是表示本发明的成膜方法的第二实施例的流程图，图7是表示本发明的成膜方法的第三实施例的流程图，图8是表示对绝缘层的表面进行亲水化处理时的变化的形态的一例的图。
如图1所示，本发明的处理系统10具有共用搬运室14，共用搬运室14具备在内部搬运作为被处理体的半导体晶片W的搬运机构12。该共用搬运室14内部能够真空排气，通常在运用时形成为减压氛围。上述搬运机构12具有用于保持晶片W的2个拾取器12A、12B，能够旋转和伸缩，能够如后所述对各种处理装置、负载锁定室搬入、搬出晶片W。
图示例中，上述共用搬运室14成型为六边形状，通过能够对该六边形状内的相邻的2边开闭的门阀G连接负载锁定室16、18。该负载锁定室16、18能够真空排气和恢复大气压，晶片W的搬入、搬出时反复交替大气压氛围和真空氛围，能够维持共用搬运室14内的真空状态，搬入搬出晶片W。在各负载锁定室16、18内部分别设置暂时支撑晶片W的支撑台20。
另外，在上述各负载锁定室16、18的相反侧，通过门阀G连接形成为长条的箱状的装载室22。在该装载室22的长边方向的一边安装多个盒座24，其上能够载置能够收纳多枚晶片W的盒26。在安装有各盒26的装载室22的侧壁设置能够开闭的门27，打开该门27，在装载室22内之间能够进行晶片W的搬入搬出。
此外，在该装载室22内，沿着其长边方向设置能够移动的搬运臂28。该搬运臂28具有能够旋转和伸缩的2个拾取器28A、28B，该拾取器28A、28B能够保持晶片W而进行搬运。此外，在上述长条的装载室22的一端，设置进行晶片W的定位和定向的定位器30。
这里，对晶片W的一系列流程进行说明。首先，收纳有未处理的晶片W的盒26载置在设置于装载室22内的任一个盒座24上，该盒26内的晶片W通过搬运臂28搬运到大气氛围的装载室22内。该晶片W通过搬运臂28搬运到定位器30，这里，进行对晶片W上形成的槽、定向平面与基准进行定位和定向。该晶片W再次通过搬运臂28搬运，搬入任一方的负载锁定室、例如负载锁定室16内。
该负载锁定室16内从大气压形成为真空氛围之后，收纳于该负载锁定室16内的晶片W通过设置于共用搬运室14内的搬运机构12接受，搬入该共用搬运室14内。该未处理的晶片W通过上述搬运机构12搬入后述的各处理装置内，并且在各处理装置中，实施规定的各处理。其后，该完成处理的晶片W通过上述的任一个负载锁定室、例如负载锁定室18，搬出到装载室22侧，然后，收纳到收纳完成处理的晶片W的规定的盒26内。
接着，对与上述共用搬运室14连接的各处理装置进行说明。图1中，对六边形状的共用搬运室14，通过各个门阀G，连接多个处理装置、即这里为4个处理装置，形成所谓的簇装置结构。上述4个处理装置包括对晶片W进行亲水化处理的亲水化处理装置32，对晶片W进行退火处理的退火处理装置34，使晶片W附着水分等的附着处理装置36和在晶片W上形成含Mn的薄膜、例如MnOx膜的成膜处理装置38构成。
这里，用于实施本发明方法的必要的处理装置是亲水化处理装置32和成膜处理装置38，其它的处理装置、即退火处理装置34和附着处理装置36根据需要设置即可。上述亲水化处理装置32对在晶片W的表面形成的绝缘层的表面实施亲水化处理，使其成为亲水性表面。作为该亲水化处理的方法，这里，能够列举以下所示的4种，进行任一个亲水化处理均可。
第一种亲水化处理以使用含氧气体和/或稀有气体对晶片W的绝缘层实施等离子体处理为内容，此时，作为亲水化处理装置32，使用等离子体处理装置，图1中表示使用等离子体处理装置的情况。第二亲水化处理以使用紫外线和含氧气体对晶片W的绝缘层实施对表面进行改性的表面改性处理为内容，此时，作为亲水化处理装置32，使用紫外线照射处理装置。
第三亲水化处理以对晶片W的绝缘层的表面实施照射气体团簇离子束的GCIB(Gas Cluster Ion Beam)处理为内容，此时，亲水化处理装置32，使用气体团簇离子束照射处理装置。第四亲水化处理以对晶片W的绝缘层的表面实施照射波长为425nm的可见光的可见光照射处理为内容，此时，作为亲水化处理装置32，使用可见光照射处理装置。此外，波长425nm的可见光(紫色)相当于硅和甲基(Si-CH3)的键能，是能够高效地切断该甲基的波长。如上所述，作为上述亲水化处理装置32，使用上述4种处理装置的任一个处理装置。
另外，上述退火处理装置34将晶片W加热到规定的作业温度，蒸发除去晶片W上形成的绝缘层中的水分。此时，作业温度设定为高于上述成膜处理装置38中的作业温度的温度。该退火处理中，可以在处理装置内流动不活泼气体，例如N2或Ar、He等稀有气体。另外，上述附着处理装置36为了促进在晶片W的绝缘层的表面的薄膜的堆积，使水(水蒸气)和/或含氧气体附着。
<前处理装置>
另外，能够总结上述3个处理装置，即亲水化处理装置32、退火处理装置34和附着处理装置36作为1个前处理装置。图2是表示这样的前处理装置的截面图。如图所示，该前处理装置42具有由铝合金等形成的圆筒体状的处理容器44，该处理容器44接地。在该处理容器44的侧壁设置搬入搬出口46，该搬入搬出口46通过门阀G连接共用搬运室14，能够搬入搬出晶片W。
另外，在该处理容器44底部形成排气口48，在该排气口48连接排气单元50。该排气单元50具有与上述排气口48连接的排气通路51，在该排气通路51依次设置有蝶阀那样的压力调整阀52和真空泵54，调整处理容器44内的氛围压力，并能够抽真空。另外，在上述处理容器44的顶部，设置例如喷淋头56作为气体导入单元，通过在该气体喷射面设置的气体孔56A将必要的气体导入处理容器44内。在该喷淋头56连接供给必要的气体的气体供给单元58。
该气体供给单元58具有与上述喷淋头56的气体入口56B连接的气体通路60。该气体通路60的上游侧分支为多个，形成分支路径62，在各分支路径62的途中分别设置质量流量控制器这样的流量控制器64、开关阀66，控制流量并供给必要的气体。这里，根据需要，作为稀有气体供给Ar、作为含氧气体供给氧、或臭氧或者两者的混合气体，作为不活泼气体供给N2、水分(水蒸气，H2O)。此外，水分也可以通过不活泼气体的起泡供给。
另外，在处理容器44内，设置用于载置上述晶片W的载置台结构68。该载置台结构68由从容器底部立起的支柱70和在该支柱70的上端部设置的圆板状的例如陶瓷制的载置台72构成。在该载置台72设置作为加热单元的例如电阻加热器74，将载置于该载置台72上的晶片W加热到规定的温度。在该电阻加热器74，通过供电线76连接加热电源78，进行必要的供电。
该前处理装置42具有使晶片W的绝缘层的表面亲水化的亲水化单元80。具体而言，这里，作为亲水化单元80，在处理容器44内设置产生等离子体的等离子体发生单元82。该等离子体发生单元82具有埋入上述载置台72内上部的下部电极84，在该下部电极84连接供电线86。该供电线86在途中通过匹配电路88与高频电源90连接，在该下部电极84和与此对置作为上部电极的喷淋头56之间根据需要施加高频电力，在处理空间92产生等离子体。作为该高频电力的频率，例如能够使用13.56MHz，但是该频率对没有特别限定。
此外，为了控制该前处理装置42的整体动作，具有例如由计算机等构成的装置控制部94，该装置控制部94具有存储动作中所需要的计算机能够读取的程序的存储介质96。该存储介质96由软磁盘、CD(Compact Disc)、硬盘、闪存或者DVD等构成。
由此，该前处理装置42中，能够连续进行上述亲水化处理、退火处理、附着处理。此外，在该前处理装置42中，也可以仅进行亲水化处理或者除了亲水化处理仅进行退火处理和附着处理内的任一个。另外，这里，作为等离子体发生单元82，以使用平行平板型(容量结合型)等离子体发生单元的情况为例进行说明，但是，代替它，能够使用感应结合型等离子体发生单元、螺旋波激发型等离子体发生单元、微波激发表面波等离子体发生单元[包括RLSA(Radial Line SlotAntenna，线极化径向隙缝天线)微波等离子体、SPA(Slot Plane Antenna，缝隙平面天线)等离子体]、电子回旋加速器共鸣等离子体发生单元、远程等离子体发生单元等。
<成膜处理装置>
接着，参照图3，说明成膜处理装置38的概略结构。该成膜处理装置38如前所述，使用含Mn原料气体(以下，称为“Mn原料气体”)在晶片W的绝缘层的表面形成含Mn的薄膜。作为该成膜处理装置38，能够使用例如日本特开2009-016782号公报中公开的成膜装置类似的成膜装置。
如图3所示，该成膜处理装置38具有能够使内部气氛真空排气的处理容器100，在该处理容器100的侧壁设置搬入搬出口102，该搬入搬出口通过门阀G与共用搬运室14连接。在该处理容器100内，设置从容器底部立起的载置台104，在该载置台104内埋入作为加热单元的电阻加热器106。由此，能够将载置于载置台104的上面的晶片W加热到规定的温度。
另外，在处理容器100的顶部，作为气体导入单元设置喷淋头108。在该喷淋头108内形成气体扩散空间110，连通该气体扩散空间110与处理空间112，形成气体喷出孔114。在该气体扩散空间对Mn原料气体进行流量控制并使其流动。此时，上述Mn原料气体与H2、N2、稀有气体等载体气体一起流动，这里，作为载体气体使用H2气体。
此外，作为Mn原料气体，能够使用含锰的有机金属材料(EtCp)2Mn[Mn(C2H5C5H4)2]。上述Mn原料气体通过气体喷出孔114供给到处理空间112，到达晶片W的表面，在这里进行分解，通过热CVD反应，在晶片W上的绝缘层的表面形成作为含有第一金属的薄膜的MnOx膜。此时，在晶片W的表面分解生成的锰与绝缘层的氧成分结合，形成上述MnOx膜。此外，该成膜处理装置38仅简单说明了一例，但不限于此，也可以通过其它的成膜方法、例如PVD法形成MnOx膜。
回到图1，为了控制这样形成的处理系统10的整体动作，具有例如由计算机等构成的系统控制部116，该系统控制部116具有存储动作中所需要的计算机能够读取的程序的存储介质120。该存储介质120由软磁盘、CD(Compact Disc)、硬盘、闪存或DVD等构成。各处理装置32～38的动作在该系统控制部116的支配下动作，由此进行后述的各处理。
<本发明方法的说明>
接着，对使用以上结构的处理系统10进行的本发明方法进行说明。图4是用于说明本发明的成膜方法的整体的整体说明图，图5是表示本发明的成膜方法的第一实施例的流程图，图6是表示本发明的成膜方法的第二实施例的流程图，图7是表示本发明的成膜方法的第三实施例的流程图，图8是表示对绝缘层的表面进行亲水化处理时的变化的状态的一例的图。
首先，半导体晶片W处于本发明方法的未处理的状态是如图4(A)所示的状态，除了绝缘层变更为由TEOS形成、为比SiO2膜的相对介电常数低的绝缘层122之外，与图13(A)所示的结构(除去阻挡层4)为相同的结构。即，半导体晶片W上形成的例如称为Low-k膜(SiCO)的相对介电常数低的材料构成的绝缘层(层间绝缘膜)122的表面，通过单镶嵌结构、双镶嵌结构、三维安装结构等，形成与通孔、透孔、槽(trench)等对应的凹部2，在该凹部2的底部，由铜构成的下层的配线层3以露出的状态形成。这里，low-k材料是指具有低于SiO2膜的相对介电常数4.1的相对介电常数的材料。
具体而言，上述凹部2由形成为细长的截面凹状的槽(trench)2A和该槽2A的底部的一部分形成的孔2B构成，该孔2B为接触孔或透孔。在该孔2B的底部，上述配线层3露出，进行与下层的配线层、晶体管等的元件的电连接。此外，关于下层的配线层、晶体管等的元件省略图示。上述凹部2随着设计规则的微细化，其宽度或者内径例如为120nm左右的非常小的程度，纵横比例如为2～4左右。此外，关于防扩散膜和蚀刻停止膜等省略图示，仅简单记载形状。
如图4(A)所示，对晶片W实施如图4(B)所示的前处理，使绝缘层122的表面亲水化(S1)。其后，如图4(C)所示，在上述绝缘层122的表面和凹部2内的露出面进行形成含有第一金属的薄膜124的薄膜形成工序(S2)。由于绝缘层122的表面为亲水性表面，因此能够高效地堆积薄膜124。这里，如前所述，薄膜124由MnOx膜形成，该MnOx膜作为阻挡膜起作用。
该薄膜124的表面(也包括凹部2内的露出面)通过溅射等形成铜的晶种膜，通过进一步实施铜镀处理，在上述凹部2内埋入例如由铜膜构成的金属膜(参照图4(D))。其后，使用上述CMP处理等进行研磨处理除去上述晶片表面的多余的金属膜8、晶种膜和阻挡层124。
这里，详细说明如图4(B)所示的前处理。该前处理中，有如图5所示的第一实施例和图6所示的第二实施例和图7所示的第三实施例，进行任一个实施例均可。
<第一实施例>
首先，如图5所示的第一实施例是对绝缘层122的表面进行实施亲水化处理的上述亲水化工序S1，接着，进行实施形成薄膜124、这里为形成MnOx膜的成膜处理的薄膜形成工序S2。上述亲水化处理是如前所述的等离子体处理、紫外线臭氧处理、GCIB处理和可见光照射处理的4种处理方法，在这些4个处理方法内选择任一个处理方法进行。
(等离子体处理)
这里，作为亲水化处理的第一例，以选择等离子体处理的情况为主进行说明。该等离子体处理能够以图1中的亲水化处理装置32进行(也能够以图2所示的前处理装置42进行)。该等离子体处理中，在Ar等稀有气体的氛围中，或O2等的含氧氛围中或者两气体的混合气体氛围中产生等离子体，使绝缘层122的表面亲水化。构成该绝缘层122的Low-k膜(SiOC)一般使用三甲基硅烷等有机材料形成，如图8(A)所示，表面以甲基(-CH3)为终端，形成疏水面。通过将该绝缘层122的表面暴露在等离子体中而实施亲水化处理，上述甲基被切断，如图8(B)所示，成为-OH基、Si-O-Si的键，由此，表面被亲水化。这样绝缘层122的表面被亲水化，该后续工序的薄膜形成工序中，能够高效地进行MnOx膜的堆积。
该等离子体处理，如后所述，至少进行仅数秒，就能够发挥其效果。另外，等离子体处理时的作业压力、施加的高频电力也没有特别限定，但是实用上，作业压力为100～105Pa的范围，高频电力为101～104瓦的范围内。此外，如前所述，该等离子体处理也能够在如图2所示的前处理装置中进行。另外，上述等离子体处理时，使用O2气体时，绝缘层的表面中-OH基的形成得到促进，因此，能够更高效地堆积MnOx膜。此外，根据Low-k绝缘层122的分子结构、构成元素，也可以使用含H的处理气体的等离子体、含C的处理气体的等离子体、含N的处理气体的等离子体、含F等卤素的处理气体的等离子体。
(紫外线臭氧处理)
接着，作为亲水化处理的第二例的表面改性处理以进行紫外线臭氧处理为内容，能够通过设置公知的紫外线臭氧处理装置作为图1中的亲水化处理装置32而实施。该紫外线臭氧处理中，将晶片W暴露在含有臭氧、O2气体的含氧气体的氛围中，同时照射紫外线，对绝缘层122的表面进行改性，使其亲水化。该紫外线照射中，能够使用低压水银灯(波长：185～254nm)、Xe准分子灯(波长：172nm)等，优选使用短波长紫外线(波长：240nm以下)。
通过该紫外线的照射，O2气体内的至少一部分由臭氧、氧自由基构成，绝缘层122的疏水性表面改性为亲水性表面。这样绝缘层122的表面被亲水化，该后续工序的薄膜形成工序中，能够高效地进行MnOx膜的堆积。此外，根据Low-k的种类不同，即使没有紫外线照射，也能够通过稀释的微量的臭氧的处理亲水化。
(GCIB处理)
接着，作为亲水化处理的第三例的GCIB，能够以进行气体团簇离子束处理为内容，通过设置公知的GCIB处理装置作为图1中的亲水化处理装置32而实施。该GCIB处理中，将数个到数千的原子、分子宽松结合的团簇离子化为正电荷，将其以2.5～80kV的加速电压加速，向绝缘层122的表面照射。这里使用的气体例如为O2、N2、H2、CH4、Ar或He等稀有气体等，也可以使用这些的混合气体。通过向绝缘层122的表面照射上述气体团簇离子束，疏水性表面改性为亲水性表面。这样绝缘层122的表面被亲水化，该后续工序中的薄膜形成工序中，能够高效地进行MnOx膜的堆积。
(可见光照射处理)
接着，作为亲水化处理的第四例的可见光照射处理，能够以照射处理波长425nm的可见光为内容，通过设置可见光照射处理装置作为图1中的亲水化处理装置32而实施。该可见光照射处理装置中，向绝缘层122的表面照射如上所述的波长425nm(紫光)的可见光。这里，如前所述，在绝缘层122的表面终端的硅和甲基(Si-CH3)的键能相当于425nm的能量，因此高效地切断该甲基，如前所述，变换为-OH基或Si-O-Si键(参照图8)，由此，能够将疏水性表面改性为亲水性表面。这样绝缘层122的表面被亲水化，该后续工序的薄膜形成工序中，能够高效地进行MnOx膜的堆积。
如上所述，结束亲水化处理工序S1后，接着，在成膜处理装置38中进行薄膜形成工序S2。进行该第一实施例时，也可以不同时设置图1中的退火处理装置34和附着处理装置36。该薄膜形成工序中，使用如图3所示的成膜处理装置38进行。即，将载置台104上的晶片W通过电阻加热器106加热到规定的温度，对处理容器100抽真空，通过喷淋头108向该处理容器100内供给作为载体气体的H2气体和Mn原料气体，在晶片表面发生分解反应，在形成于上述晶片W的表面的绝缘层122的表面形成作为含有第一金属的薄膜124的MnOx膜(参照图4(C))。上述Mn原料气体，这里，使用上述的H2气体作为载体气体供给。
此时，上述Mn原料气体与加热中的氧接触则分解，此外，锰具有容易与氧紧密结合的性质，因此，与含有氧成分的绝缘层122中的氧成分反应，形成MnOx膜。因此，形成在凹部2内的底部露出的作为配线层3的铜的露出面上几乎没有MnOx膜堆积的状态。如前所述，绝缘层122的表面为亲水性表面，因此，上述MnOx膜构成的薄膜124迅速且容易堆积，不仅在绝缘层122的表面，而且凹部2内的露出面也能够高效地成膜。
此时的作业条件，作业温度为100～400℃的范围，例如200℃左右，作业压力为100～105Pa的范围内，例如为133Pa。此外，气体流量，Mn原料气体为0.2～10sccm左右，载体气体为10～100sccm左右，形成1～7nm左右的厚度的MnOx膜。这样薄膜形成工序(S2)结束，如前所述，通过溅射形成Cu晶种膜，再通过镀膜处理在凹部内埋入铜(参照图4(D))。
<第二实施例>
接着，说明本发明方法的第二实施例。该第二实施例如图4(B)所示，除了第一实施例进行的亲水化处理，还进行退火处理。具体而言，如图6所示，在先前说明的亲水化工序S1和薄膜形成工序S2之间，进行将晶片W加热到规定的温度的退火处理的退火处理工序S1-1。该退火处理中，将晶片W加热到高于上述薄膜形成工序中的作业温度的温度，除去绝缘层122中的水分。
该退火处理能够以图1中的退火处理装置34进行，处理中流通不活泼气体，例如N2气体或者Ar、He等的稀有气体，除去绝缘层122中所含的水分。该退火处理由于以下理由进行。即，由于在作为该退火工序的后续工序的薄膜形成工序S2中使用的Mn原料气体具有非常容易与水分反应的特性，在薄膜形成工序中从绝缘层122中的水分产生水分，则依赖于该产生的水分的量，形成的MnOx膜的膜厚变动，成膜处理的再现性变差。
因此，通过在进行薄膜形成工序S2之前对晶片W实施退火处理，预先除去绝缘层122中的水分，提高在后续工序中进行的薄膜形成工序中膜厚的再现性。此时，如上所述，退火处理时的作业温度优选设定为高于薄膜形成工序中的作业温度，这样，在薄膜形成工序中能够可靠防止从绝缘层122产生水分。例如薄膜形成工序中的作业温度为200℃时，退火工序中的作业温度设定为高于上述温度的温度，例如220℃即可。此外，该退火工序S1-1可以不在步骤S1、S2之间进行，而在步骤S1的亲水化工序之前进行。另外，该退火处理也可以以如图2所示的前处理装置进行。
<第三实施例>
接着，说明本发明方法的第三实施例。该第三实施例如图4(B)所示，除了先前的第一实施例或第二实施例，还对绝缘层122的表面进行使水(水蒸气)和/或含氧气体附着的附着处理。具体而言，如图7所示，这里，在第二实施例的退火工序S1-1和薄膜形成工序S2之间进行实施上述附着处理的附着工序S1-2。
该附着处理能够以图1中的附着处理装置36进行，通过将晶片W暴露在水(水蒸气)、含氧气体，例如O2气体的氛围中，使水蒸气、O2气体附着于绝缘层122的表面，形成-OH基、Si-O-Si键，增加亲水性，由此，使后续工序中的MnOx膜的堆积量增加。此外，该附着处理也可以不使用上述附着处理装置36，通过在具有一定湿度的氛围中暴露晶片W而进行。
另外，上述附着工序S1-2也可以在第一实施例中的退火工序S1-1之前或者亲水化处理工序S1之前进行。此外，如图7所示的流程图中，也可以将亲水化工序S1和退火工序S1-1的顺序颠倒进行。另外，该附着处理也能够以图2所示的前处理装置42进行。因此，设置如图2所示的前处理装置42，在该装置内不仅能够连续进行亲水化处理(等离子体处理)、退火处理和附着处理，在减少处理工序数时，除了亲水化处理(等离子体处理)，能够进行退火处理和附着处理内的任一个处理。
<本发明方法的评价>
接着，在实际中实施本发明方法，在绝缘层的表面形成MnOx膜，说明其评价结果。
[Ar等离子体处理的情况]
首先，在晶片W的表面形成由作为Low-k材料(相对介电常数小于4.1)中的1个的含有甲基等的SiOC膜构成的绝缘层，对具有该绝缘层的晶片实施如前所述的等离子体处理作为亲水化处理，进行对该晶片进行如前所述的MnOx成膜处理时的MnOx膜的堆积量的研究，说明其评价结果。图9是表示等离子体处理时间与XRF膜厚(MnOx换算)的关系的图。此外，上述XRF为荧光X射线分析装置。这里，作为等离子体处理，进行Ar等离子体处理。另外，MnOx膜的成膜时间为600sec。
如图9所示，不进行等离子体处理时(处理时间＝0sec)，几乎没有MnOx膜堆积。与此相对，仅进行例如15sec左右等离子体处理，显示堆积的MnOx膜的膜厚达到1nm的良好的结果，进一步进行117sec左右以上，堆积的MnOx膜的膜厚达到2.3nm以上，判断为非常优异。
[润湿性]
接着，进行上述的由SiOC膜构成的绝缘层的表面的润湿性和O2等离子体处理的润湿性变化的研究。为了比较，评价使用TEOS形成的由SiO2膜构成的绝缘层的润湿性。图10是表示SiOC膜的表面的润湿性的状态的图，图10(A)是表示TEOS膜(SiO2)膜和SiOC膜的润湿性的结果的图，图10(B)是表示润湿性的O2等离子体处理时间的依赖性的图。
这里，对H2O(水分)和C2H5OH(乙醇)进行评价。从该图10(A)可知，判断TEOS的SiO2膜对H2O和乙醇两者均有润湿性，而SiOC膜对乙醇有润湿性，但对H2O没有润湿性或者润湿性差。在润湿性方面产生如此差异预料是由于TEOS的SiO2膜的表面存在Si-O-Si键、Si-OH键，而在SiOC膜的表面存在Si-CH3键。
对该SiOC膜仅进行0～30sec的期间的O2等离子体处理时，如图10(B)所示，判断仅进行5sec的期间的O2等离子体处理，对H2O的润湿性有改善。
[MnOx膜的Cu扩散阻挡性的评价]
接着，在实际形成于如上所述进行过O2等离子体处理作为亲水化处理的绝缘膜的表面的MnOx膜的膜上堆积Cu膜，再进行加速负荷试验(退火)，对此时的Cu扩散阻挡性进行研究，说明其评价结果。图11表示进行加速负荷试验时的晶片的以MnOx膜为中心的截面的示意图，图12是表示图11中的特定部分的元素的分析结果的图，图12(A)是表示图11中的MnOx膜的边界部分的A部(MnOx膜的成膜之后)的元素的分布的图，图12(B)是表示图11中的MnOx膜的边界部分的略下方的SiOC膜中的B部(加速负荷试验后)的元素的分布的图。
这里，作为亲水化处理，仅实施10sec O2等离子体处理，接着，作为薄膜形成处理，以30min形成MnOx膜。此时的作业条件为：作业温度为200℃，作业压力为133Pa，H2载体气体为25sccm，Mn原料气体：(EtCp)2Mn为7sccm。在该MnOx膜上，通过溅射堆积Cu膜。对这样晶片，作为加速负荷试验，在400℃内的氛围中放置100小时，进行退火处理(压力：5×10-5Pa以下)。该结果，MnOx膜的厚度为3.2nm左右，堆积充分厚的MnOx膜。
另外，如图12(A)所示，判断在MnOx膜的边界附近存在Mn、Cu。与此相对，如图12(B)所示，判断SiOC膜中不存在Cu，即使进行加速负荷试验Cu元素也没有扩散，MnOx膜充分起到阻挡膜的作用。
此外，以上各实施例中，作为相对介电常数低的绝缘层122以SiOC膜为例进行说明，但不限于此，能够使用选自SiOC膜、SiO膜、SiOF膜、SiC膜、SiCOH膜、SiCN膜、多孔硅膜、多孔甲基倍半硅氧烷、聚乙炔膜、SiLK(注册商标)膜和碳氟化合物膜中的1种以上的膜。
另外，形成上述MnOx膜的有机金属材料的原料气体不限于(EtCp)2Mn，能够使用选自Cp2Mn[＝Mn(C5H5)2]、(MeCp)2Mn[＝Mn(CH3C5H4)2]、(EtCp)2Mn[＝Mn(C2H5C5H4)2]、(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、MeCpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、CH3Mn(CO)5、Mn(DPM)3[＝Mn(C11H19O2)3]、Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、Mn(acac)2[＝Mn(C5H7O2)2]、Mn(DPM)2[＝Mn(C11H19O2)2]、Mn(acac)3[＝Mn(C5H7O2)3]、Mn(hfac)2[＝Mn(C5HF6O2)3]、((CH3)5Cp)2Mn[＝Mn((CH3)5C5H4)2]、[Mn(iPr-AMD)2][＝Mn(C3H7NC(CH3)NC3H7)2]、[Mn(tBu-AMD)2][＝Mn(C4H9NC(CH3)NC4H9)2]中的1种以上的材料。
另外，上述MnOx膜通过CVD法形成，但不限于此，使用PVD法形成MnOx(或者MnSixOy膜)时，也能够适用本发明。例如在具有亲水性绝缘膜上堆积含Mn的Cu膜，并且以200℃实施热处理，则在Cu和绝缘膜的界面形成MnOx。另一方面，在具有疏水性的绝缘膜上堆积含Mn的Cu膜，并且以200℃实施热处理，则在Cu和绝缘膜的界面不形成MnOx膜。由上述事实可知：Cu层中固溶、扩散的Mn原子和与Cu层邻接的绝缘膜的O原子反应而在其界面形成MnOx膜的条件为绝缘膜表面为亲水性，因此，在绝缘膜表面具有疏水性时，对其表面实施亲水化处理是有效的。
另外，这里，作为被处理体，以半导体晶片为例进行说明，但该半导体晶片也包括硅基板、GaAs、SiC、GaN等的化合物半导体基板，而且不限于这些基板，也能够适用液晶显示装置中所使用的玻璃基板、陶瓷基板等。再者，具有通过上述本发明的成膜方法形成的膜结构的半导体装置和具备该半导体装置的电子机器也是本发明的适用范围。

Claims (21)

1.一种成膜方法，对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜，该成膜方法的特征在于，包括：
亲水化工序，在所述绝缘层的表面实施亲水化处理，形成亲水性表面；和
薄膜形成工序，通过在进行过所述亲水化处理的所述绝缘层的表面使用含Mn原料实施成膜处理，形成含Mn的薄膜。
2.一种成膜方法，对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜，该成膜方法的特征在于，包括：
亲水化工序，在所述绝缘层的表面实施亲水化处理，形成亲水性表面；和
薄膜形成工序，通过在进行过所述亲水化处理的所述绝缘层的表面使用含Mn原料气体实施成膜处理，形成含Mn的薄膜。
3.如权利要求1或2所述的成膜方法，其特征在于：
所述亲水化处理是对所述绝缘层实施等离子体处理。
4.如权利要求3所述的成膜方法，其特征在于：
所述等离子体处理使用含氧气体和/或稀有气体。
5.如权利要求1或2所述的成膜方法，其特征在于：
所述亲水化处理是使用紫外线和含氧气体实施对所述绝缘层的表面进行改性的紫外线臭氧处理。
6.如权利要求1或2所述的成膜方法，其特征在于：
所述亲水化处理是对所述绝缘层的表面实施照射气体团簇离子束的GCIB处理。
7.如权利要求1或2所述的成膜方法，其特征在于：
所述亲水化处理是对所述绝缘层的表面实施照射波长为425nm的可见光的可见光照射处理。
8.如权利要求1～7中任一项所述的成膜方法，其特征在于：
在所述薄膜形成工序前，进行退火工序，使得以高于所述薄膜形成工序中的作业温度的温度对所述绝缘层进行退火处理，除去所述绝缘层中的水分。
9.如权利要求1～8中任一项所述的成膜方法，其特征在于：
在所述薄膜形成工序前，进行附着工序，对所述绝缘层的表面实施使水和/或含氧气体附着的附着处理。
10.如权利要求1～9中任一项所述的成膜方法，其特征在于：
所述low-k膜是具有相对介电常数小于4.1的介电常数的材料。
11.如权利要求1～10中任一项所述的成膜方法，其特征在于：
所述low-k膜由选自SiOC膜、SiO膜、SiOF膜、SiC膜、SiCOH膜、SiCN膜、多孔硅膜、多孔甲基倍半硅氧烷膜、聚乙炔膜、SiLK(注册商标)膜和碳氟化合物膜中的1种以上的膜构成。
12.如权利要求1～11中任一项所述的成膜方法，其特征在于：
所述含Mn原料是选自Cp2Mn[＝Mn(C5H5)2]、(MeCp)2Mn[＝Mn(CH3C5H4)2]、(EtCp)2Mn[＝Mn(C2H5C5H4)2]、(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、MeCpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、CH3Mn(CO)5、Mn(DPM)3[＝Mn(C11H19O2)3]、Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、Mn(acac)2[＝Mn(C5H7O2)2]、Mn(DPM)2[＝Mn(C11H19O2)2]、Mn(acac)3[＝Mn(C5H7O2)3]、Mn(hfac)2[＝Mn(C5HF6O2)3]、((CH3)5Cp)2Mn[＝Mn(CH3)5C5H4)2]、[Mn(iPr-AMD)2][＝Mn(C3H7NC(CH3)NC3H7)2]、[Mn(tBu-AMD)2][＝MnC4H9NC(CH3)NC4H9)2]中的1种以上的材料。
13.一种实施前处理的前处理装置，该前处理在对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜之前进行，该前处理装置的特征在于，具备：
能够排气的处理容器；设置于所述处理容器内，用于载置所述被处理体用的载置台结构；对所述被处理体进行加热的加热单元；向所述处理容器内导入气体的气体导入单元；能够向所述气体导入单元供给稀有气体、水蒸气和含氧气体的气体供给单元；将所述绝缘层的表面亲水化的亲水化单元；控制装置整体而使其对所述被处理体实施退火处理、附着处理和亲水化处理的装置控制部。
14.如权利要求13所述的前处理装置，其特征在于：
所述亲水化单元是等离子体发生单元、紫外线照射单元、GCIB处理单元和波长为425nm的可见光照射单元中的任一个单元。
15.一种处理系统，对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜，该处理系统的特征在于，具备：
具有用于在内部搬运所述被处理体的搬运机构的共用搬运室；
连接所述共用搬运室，对所述被处理体实施亲水化处理的亲水化处理装置；
连接所述共用搬运室，对所述被处理体实施形成含Mn的薄膜的成膜处理的成膜处理装置；和
控制处理系统整体的动作的系统控制部。
16.如权利要求15所述的处理系统，其特征在于：
所述亲水化处理装置是等离子体处理装置、紫外线照射处理装置、气体团簇离子束照射处理装置和照射波长为425nm的可见光的可见光照射装置中的任一个处理装置。
17.如权利要求15或16所述的处理系统，其特征在于：
所述共用搬运室连接有对所述被处理体实施退火处理的退火处理装置。
18.如权利要求15～17中任一项所述的处理系统，其特征在于：
所述共用搬运室连接有对所述被处理体实施使水和/或含氧气体附着的附着处理的附着处理装置。
19.一种处理系统，对具有凹部的在表面形成有由low-k膜构成的绝缘层的被处理体形成含Mn的薄膜，该处理系统的特征在于，具备：
具有用于在内部搬运所述被处理体的搬运机构的共用搬运室；与所述共用搬运室连接的权利要求13或14所述的前处理装置；与所述共用搬运室连接，对所述被处理体实施形成含Mn的薄膜的成膜处理的成膜处理装置；控制处理系统整体的动作的系统控制部。
20.一种半导体装置，其特征在于：
具有通过权利要求1～12中任一项所述的成膜方法形成的膜结构。
21.一种电子机器，其特征在于：
具备具有通过权利要求1～12中任一项所述的成膜方法形成的膜结构的半导体装置。
CN2010800265642A 2009-06-16 2010-06-16 成膜方法、前处理装置和处理系统 Pending CN102460653A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009142963A JP5522979B2 (ja) 2009-06-16 2009-06-16 成膜方法及び処理システム
JP2009-142963 2009-06-16
PCT/JP2010/060191 WO2010147141A1 (ja) 2009-06-16 2010-06-16 成膜方法、前処理装置及び処理システム

Publications (1)

Publication Number Publication Date
CN102460653A true CN102460653A (zh) 2012-05-16

Family

ID=43356457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800265642A Pending CN102460653A (zh) 2009-06-16 2010-06-16 成膜方法、前处理装置和处理系统

Country Status (6)

Country Link
US (1) US8865590B2 (zh)
JP (1) JP5522979B2 (zh)
KR (1) KR101399814B1 (zh)
CN (1) CN102460653A (zh)
TW (1) TW201118949A (zh)
WO (1) WO2010147141A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437511A (zh) * 2016-05-25 2017-12-05 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN108203838A (zh) * 2016-12-19 2018-06-26 株式会社荏原制作所 镀覆装置、镀覆方法及可计算机读取的记录介质
CN108701599A (zh) * 2016-02-19 2018-10-23 东京毅力科创株式会社 基板处理方法
CN112864089A (zh) * 2019-11-27 2021-05-28 长鑫存储技术有限公司 半导体结构和互连结构的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5307072B2 (ja) * 2009-06-17 2013-10-02 東京エレクトロン株式会社 金属酸化物膜の形成方法及び成膜装置
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP2011216862A (ja) * 2010-03-16 2011-10-27 Tokyo Electron Ltd 成膜方法及び成膜装置
JP5862353B2 (ja) * 2011-08-05 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
JP6117588B2 (ja) * 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US8603913B1 (en) * 2012-12-20 2013-12-10 Lam Research Corporation Porous dielectrics K value restoration by thermal treatment and or solvent treatment
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP6742268B2 (ja) * 2017-03-31 2020-08-19 富士フイルム株式会社 熱可塑性樹脂フィルムの製造方法、導電性フィルムの製造方法、熱可塑性樹脂フィルム、及び、導電性フィルム
JP7157596B2 (ja) * 2018-08-30 2022-10-20 株式会社Ｓｃｒｅｅｎホールディングス ゲート絶縁膜の形成方法および熱処理方法
US11495456B2 (en) 2018-10-15 2022-11-08 Beijing E-Town Semiconductor Technology, Co., Ltd Ozone for selective hydrophilic surface treatment
CN116941027A (zh) 2021-02-08 2023-10-24 麦克德米德乐思公司 用于扩散阻挡层形成的方法和湿式化学组成

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297829A (ja) * 1998-04-15 1999-10-29 Nec Corp 半導体装置及びその製造方法
JP2003338540A (ja) * 2002-05-20 2003-11-28 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004343087A (ja) * 2003-04-23 2004-12-02 Tokyo Electron Ltd 層間絶縁膜の表面改質方法及び表面改質装置
JP2007273848A (ja) * 2006-03-31 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2008502150A (ja) * 2004-06-03 2008-01-24 エピオン コーポレーション 改善された二重ダマシン集積構造およびその製造方法
JP2008300568A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
CN101466864A (zh) * 2006-06-08 2009-06-24 东京毅力科创株式会社 成膜装置、成膜方法、计算机程序和存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
JPH09251935A (ja) * 1996-03-18 1997-09-22 Applied Materials Inc プラズマ点火装置、プラズマを用いる半導体製造装置及び半導体装置のプラズマ点火方法
US5855681A (en) * 1996-11-18 1999-01-05 Applied Materials, Inc. Ultra high throughput wafer vacuum processing system
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2002118112A (ja) 2000-10-05 2002-04-19 Hitachi Ltd 埋め込み配線構造を有する半導体装置の製法
JP3990920B2 (ja) 2001-03-13 2007-10-17 東京エレクトロン株式会社 膜形成方法及び膜形成装置
KR100897771B1 (ko) 2001-03-13 2009-05-15 도쿄엘렉트론가부시키가이샤 막형성방법 및 막형성장치
US20030155657A1 (en) 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device
JP3768480B2 (ja) 2002-02-14 2006-04-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3495033B1 (ja) 2002-09-19 2004-02-09 東京エレクトロン株式会社 無電解メッキ装置、および無電解メッキ方法
JP2005167081A (ja) 2003-12-04 2005-06-23 Renesas Technology Corp 半導体装置およびその製造方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US20070026642A1 (en) 2004-04-20 2007-02-01 Shingo Hishiya Surface modification method and surface modification apparatus for interlayer insulating film
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2009016782A (ja) 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297829A (ja) * 1998-04-15 1999-10-29 Nec Corp 半導体装置及びその製造方法
JP2003338540A (ja) * 2002-05-20 2003-11-28 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004343087A (ja) * 2003-04-23 2004-12-02 Tokyo Electron Ltd 層間絶縁膜の表面改質方法及び表面改質装置
JP2008502150A (ja) * 2004-06-03 2008-01-24 エピオン コーポレーション 改善された二重ダマシン集積構造およびその製造方法
JP2007273848A (ja) * 2006-03-31 2007-10-18 Toshiba Corp 半導体装置の製造方法
CN101466864A (zh) * 2006-06-08 2009-06-24 东京毅力科创株式会社 成膜装置、成膜方法、计算机程序和存储介质
JP2008300568A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701599A (zh) * 2016-02-19 2018-10-23 东京毅力科创株式会社 基板处理方法
CN108701599B (zh) * 2016-02-19 2023-04-07 东京毅力科创株式会社 基板处理方法
CN107437511A (zh) * 2016-05-25 2017-12-05 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN107437511B (zh) * 2016-05-25 2020-07-10 英飞凌科技股份有限公司 用于形成半导体器件的方法以及半导体器件
CN108203838A (zh) * 2016-12-19 2018-06-26 株式会社荏原制作所 镀覆装置、镀覆方法及可计算机读取的记录介质
CN112864089A (zh) * 2019-11-27 2021-05-28 长鑫存储技术有限公司 半导体结构和互连结构的制备方法

Also Published As

Publication number Publication date
KR101399814B1 (ko) 2014-05-27
KR20120025543A (ko) 2012-03-15
JP5522979B2 (ja) 2014-06-18
JP2011003569A (ja) 2011-01-06
US8865590B2 (en) 2014-10-21
TW201118949A (en) 2011-06-01
US20120135612A1 (en) 2012-05-31
WO2010147141A1 (ja) 2010-12-23

Similar Documents

Publication Publication Date Title
CN102460653A (zh) 成膜方法、前处理装置和处理系统
US7772111B2 (en) Substrate processing method and fabrication process of a semiconductor device
US8242015B2 (en) Film forming method and film forming apparatus
US8247321B2 (en) Method of manufacturing semiconductor device, semiconductor device, electronic instrument, semiconductor manufacturing apparatus, and storage medium
US6756298B2 (en) Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
CN101558476B (zh) 互连结构和制造嵌入结构的方法
KR101358114B1 (ko) 산화 망간막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
US20150380302A1 (en) Selective formation of dielectric barriers for metal interconnects in semiconductor devices
US20080081464A1 (en) Method of integrated substrated processing using a hot filament hydrogen radical souce
WO2013153777A1 (ja) 半導体装置の製造方法、半導体装置、半導体製造装置
US20080078325A1 (en) Processing system containing a hot filament hydrogen radical source for integrated substrate processing
JP2001200358A (ja) タングステン、アルミニウム、及び銅アプリケーション用ライナ、バリヤ及び／又はシード層としてのｐｖｄ−ｉｍｐタングステン及び窒化タングステン
US9153481B2 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
US20160326646A1 (en) Method for forming manganese-containing film
US10438847B2 (en) Manganese barrier and adhesion layers for cobalt
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
Mori et al. Self‐Formation of a Ru/ZnO Multifunctional Bilayer for the Next‐Generation Interconnect Technology via Area‐Selective Atomic Layer Deposition
US20030214039A1 (en) Method for fabricating semiconductor device having tertiary diffusion barrier layer for copper line
KR100542799B1 (ko) 반도체웨이퍼상에서막을형성하는방법
JP2023502512A (ja) 金属相互接続構造におけるドーピングプロセス
Vijayendran et al. Copper barrier properties of ultrathin PECVD W/sub x/N
Au Chemical Vapor Deposition of Thin Film Materials for Copper Interconnects in Microelectronics
Liu Plasma surface interactions at interlayer dielectric (ILD) and metal surfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516