CN102483724B - 多端口存储器及操作 - Google Patents

多端口存储器及操作 Download PDF

Info

Publication number
CN102483724B
CN102483724B CN201080037507.4A CN201080037507A CN102483724B CN 102483724 B CN102483724 B CN 102483724B CN 201080037507 A CN201080037507 A CN 201080037507A CN 102483724 B CN102483724 B CN 102483724B
Authority
CN
China
Prior art keywords
port
control bus
control circuit
order
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080037507.4A
Other languages
English (en)
Other versions
CN102483724A (zh
Inventor
J·托马斯·帕夫洛夫斯基
丹·斯金纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102483724A publication Critical patent/CN102483724A/zh
Application granted granted Critical
Publication of CN102483724B publication Critical patent/CN102483724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种具有用于在端口之间传递命令的额外控制总线的多端口存储器，所述端口具有可经配置以对从外部控制总线接收的命令或对从所述额外控制总线接收的命令作出响应的个别端口。此促进端口的各种组合以使所述存储器的带宽或等待时间变化，从而促进修整性能特性以适合不同的应用。

Description

多端口存储器及操作
技术领域
本发明一般来说涉及半导体存储器，且特定来说，在一个或一个以上实施例中，本发明涉及多端口存储器及其操作。
背景技术
多端口存储器为具有控制存储器的区域(例如，子部分或库)的一个或一个以上独立物理或逻辑接口的存储器。每一物理接口包括控制存储器操作且将数据输送到存储器及从存储器输送数据的控制机构，例如用于接收命令及地址信号的控制总线及用于传送数据信号的数据总线。多端口存储器由于其减小存储器操作的电力及等待时间的能力(通过能够独立地控制存储器的单独区域)而令人感兴趣。
非易失性存储器是半导体存储器的重要形式。非易失性存储器通常在不施加电力的情况下保持其数据值达某一延长周期。快闪存储器装置为已发展成用于宽广范围的电子应用的流行存储器来源的一个特定种类的非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过对电荷存储节点(例如，浮动栅极或电荷阱)的编程或其它物理现象(例如，相变或极化)，单元的阈值电压的改变确定每一单元的数据值。通过界定两个或两个以上阈值电压范围以对应于个别数据值，可在每一单元上存储一个或一个以上信息位。
半导体存储器的另一重要形式包括易失性存储器，例如动态随机存取存储器(DRAM)。易失性存储器通常是在针对数据输入及数据输出两者需要对存储器阵列的快速存取时使用。易失性存储器(例如DRAM)通常具有比许多非易失性存储器快的存取时间，但需要周期性刷新来避免丢失其数据值。
半导体存储器的常见用途包括个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏设备、器具、车辆、无线装置、移动电话及可拆卸式存储器模块，且非易失性存储器的用途继续扩展。随着存储器的应用及需求的扩展，灵活性变得越来越合乎需要。
由于上文所陈述的原因，且由于所属领域的技术人员在阅读及理解本说明书之后将明了的其它原因，在此项技术中需要替代多端口存储器及其操作。
发明内容
附图说明
图1是耦合到作为电子系统的部分的处理器的现有技术多端口存储器的简化框图。
图2A到2E各自为根据本发明的实施例耦合到作为电子系统的部分的处理器的多端口存储器的简化框图。
图3是根据本发明的实施例操作多端口存储器的方法的流程图。
具体实施方式
在本发明实施例的以下详细说明中，参照形成本发明一部分且其中以图解说明方式展示其中可实践实施例的具体实施例的附图。本文充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明，且应理解，也可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电或机械改变。因此，不应以限制意义来理解以下详细说明。
图1是与作为电子系统的部分的处理器102通信(例如，耦合到处理器102)的现有技术多端口存储器100的简化框图。电子系统的一些实例包括个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏设备、器具、车辆、无线装置、蜂窝式电话及类似物。处理器102可为存储器控制器或其它外部处理器。
存储器100包括两个或两个以上端口104。对于此实例，描绘四个端口1040到1043。每一端口104经配置以接纳对应外部控制总线114及外部数据总线116。虽然被描绘为单个处理器，但处理器102可由各自耦合到端口104中的一者或一者以上的两个或两个以上处理器表示。类似地，每一处理器102可与一个以上存储器100通信。存储器100的端口104跨越其相应外部控制总线114接收命令(呈命令信号的形式)及地址(呈地址信号的形式)。外部控制总线114可包括用于以串行或并行方式接收命令及地址的一个或一个以上巷道。
存储器100的端口104跨越其相应外部数据总线116发送或接收数据(呈数据信号的形式)。外部数据总线116可包括用于以串行或并行方式发送或接收数据的一个或一个以上巷道。每一巷道，无论是外部控制总线114还是外部数据总线116，载运单个值。举例来说，可在具有32个巷道的外部控制总线114上将32位命令并行地载运到存储器100。作为另一实例，可在具有128个巷道的外部数据总线116上将128位数据字并行地载运到存储器100或从存储器100并行地载运。巷道可表示一个或一个以上物理连接。举例来说，使用单端通信，可将巷道呈现为单个物理连接，而使用差分通信，可将巷道呈现为两个物理连接，其中一个物理连接载运所要值且另一物理连接载运所要值的补充。
每一端口104包括控制电路106。控制电路106响应于在其外部控制总线114处接收的命令及地址而控制对其端口104的一个或一个以上存储器108区域的存取。举例来说，存储器区域108可表示存储器单元库。存储器区域108可包括易失性或非易失性存储器单元。内部控制总线110耦合于控制电路106与其存储器区域108之间以将命令从控制电路106传送到其存储器区域108。内部数据总线112耦合于其存储器区域108与外部数据总线116之间以在其存储器区域108与其外部数据总线116之间传送数据。
本发明的实施例与图1的多端口存储器的不同在于包括在本文中称作端口间控制总线的额外控制总线以将在一个端口处接收的命令(及相关联地址，若适用)传递到一个或一个以上额外端口。此多端口存储器具有个别端口，所述个别端口可经配置以对从外部控制总线(即，从外部装置)接收的命令或对从端口间控制总线(即，从另一端口)接收的命令作出响应。此促进端口的各种组合以使存储器的带宽或等待时间变化，从而准许修整存储器的性能特性以适合不同的应用。使用具有128位内部数据总线的4端口存储器作为实例，通过将端口的控制电路选择性地配置为对从外部控制总线接收的命令或对从端口间控制总线接收的命令作出响应，此存储器可显现为各自具有128位内部数据总线的4端口存储器、各自具有256位内部数据总线的2端口存储器、具有512位内部数据总线的单端口存储器及更多。以此方式，可在具有不同性能要求的各种应用中使用单个所制作部分。
图2A到2E各自为根据本发明的实施例耦合到作为电子系统的部分的处理器202的多端口存储器200的简化框图。电子系统的一些实例包括个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏设备、器具、车辆、无线装置、蜂窝式电话及类似物。处理器202可为存储器控制器或其它外部处理器。
图2A到图2E共享许多共用特征。每一存储器200包括两个或两个以上端口204。对于这些实例，描绘四个端口2040到2043。然而，在各种实施例中可包括更少或额外端口204。每一端口204经配置以接纳来自处理器202的对应外部控制总线214及外部数据总线216，但某些实施例在耦合到处理器202时并不使用一个或一个以上控制总线214。也就是说，虽然每一端口204可耦合到外部控制总线214，但其不必如此。虽然被描绘为单个处理器，但处理器202可由各自耦合到端口204中的一者或一者以上的两个或两个以上处理器表示。类似地，处理器202可耦合到一个以上存储器200。
存储器200的端口204跨越其相应外部控制总线214(即，从外部装置)接收命令(呈命令信号的形式)及地址(呈地址信号的形式)。外部控制总线214可包括用于以串行或并行方式接收命令及地址的一个或一个以上巷道。存储器200的端口204跨越其相应外部数据总线216发送或接收数据(呈数据信号的形式)。外部数据总线216可包括用于以串行或并行方式发送或接收数据的一个或一个以上巷道。每一巷道，无论是外部控制总线214还是外部数据总线216，载运单个值。举例来说，可在具有32个巷道的外部控制总线214上将32位命令并行地载运到存储器200。作为另一实例，可在具有128个巷道的外部数据总线216上将128位数据字并行地载运到存储器200或从存储器200并行地载运。作为另一实例，可在外部控制总线214的单个巷道上将32位命令串行地载运到存储器200，其中命令的一个值在某一串行协议的每一时间间隔内到达，且接收完整命令花费32个此时间间隔。巷道可表示一个或一个以上物理连接。举例来说，使用单端通信，可将巷道呈现为单个物理连接，而使用差分通信，可将巷道呈现为两个物理连接，其中一个物理连接载运所要值且另一物理连接载运所要值的补充。
每一端口204包括控制电路206。控制电路206响应于在其外部控制总线214处接收的命令(包括地址，若适合于所述命令)而控制对其端口204的一个或一个以上存储器区域208的存取。举例来说，存储器区域208可表示存储器单元库。存储器区域208可包括易失性或非易失性存储器单元，且可包括各种架构。存储器的性质及架构对本发明来说并不关键，因为每一存储器可如本文中所描述的那样来操作。虽然针对每一端口204描绘两个存储器区域208，但可使用更少或额外存储器区域208。内部控制总线210耦合于控制电路206与其存储器区域208之间以将命令从控制电路206传送到其存储器区域208。内部数据总线212耦合于其存储器区域208与外部数据总线216之间以在其存储器区域208与其外部数据总线216之间传送数据，即，将数据值传送到外部装置或从外部装置传送数据值。
虽然在图2A到2E中描绘存储器区域208在物理上位于其端口204中，但其在存储器200内的物理位置并不关键。如本文中所用，如果存储器区域208的存取由端口204的控制电路206控制且其数据I/O耦合到端口204的内部数据总线212，那么存储器区域208为端口204的组件。
每一存储器200进一步包括耦合于端口204中的至少两者的控制电路206之间的至少一个端口间控制总线218。每一端口间控制总线218经配置以允许将在一个端口204的控制电路206处接收的命令信号传递到一个或一个以上其它端口204的控制电路206。注意，如果命令(例如，读取命令或写入命令)与指向一个或一个以上目标存储器区域或这些存储器区域的某一部分的地址相关联，那么如本文中所用，传递命令将表示也传递相关联地址，因为其被视为命令的部分。耦合到端口间控制总线218且经配置以从外部控制总线214接收命令的每一控制电路206进一步经配置以选择对哪一控制总线作出响应。举例来说，可在制作(硬编程)期间或通过用户命令(动态)来设定寄存器、熔丝、反熔丝、接合线选项、制造金属层或其它控制机构，以指示控制电路206将对从外部控制总线214还是端口间控制总线218接收的命令作出响应。举例来说，单位寄存器可指示将对从外部控制总线214还是端口间控制总线218接收的命令作出响应。对于另一实例，如果控制电路206耦合到两个端口间控制总线，那么两位寄存器可指示将对从外部控制总线214、第一端口间控制总线218还是第二端口间控制总线218接收的命令作出响应。以此方式，可基于存储器200既定用于的应用来选择存储器200的端口204的数目。
对于某些实施例，耦合到端口间控制总线218且经配置以从外部控制总线214接收命令的每一控制电路206进一步经配置以选择是否将从其外部控制总线214接收的命令转发到端口间控制总线218中的一者。同样，可在制作期间或通过用户命令来设定寄存器、熔丝、反熔丝、接合线选项、制造金属层或其它控制机构，以指示控制电路206是否将驱动端口间控制总线218中的一者或一者以上。举例来说，如果控制电路206耦合到两个端口间控制总线218，那么两位寄存器可指示将其命令转发到第一端口间控制总线218、第二端口间控制总线218还是不转发到任一端口间控制总线218。如下文将更详细地描述，通过选择控制电路206对外部控制总线214还是对端口间控制总线218作出响应，具有N个端口204的存储器200的各种实施例可就像其为具有1到N个端口204的存储器那样操作。
图2A是根据本发明的实施例耦合到处理器202A的存储器200A的简化框图。在图2A的实施例中，端口间控制总线218耦合于每一控制电路206之间。举例来说，端口间控制总线218耦合到每一对端口2040/2041、2041/2042及2042/2043的控制电路206。此实例性实施例描绘外部控制总线214及外部数据总线216从处理器202A耦合到每一端口204。此实施例可提供其中端口204的控制电路206可经选择性地配置以对其端口间控制总线218作出响应并驱动端口间控制总线(例如，通过对一个或一个以上可重设寄存器或其它控制机构的编程)的各种配置。举例来说，存储器200A(对于所述实例采用四个端口204及n位外部数据总线216)可经配置以模仿输出4n位数据字的单端口存储器；输出两个2n位数据字或n位数据字及3n位数据字的两端口存储器；输出2n位数据字及两个n位数据字的三端口存储器；或输出四个n位数据字的四端口存储器。
作为一个实例，可通过配置端口2040的控制电路206以对从外部控制总线2140接收的命令作出响应并将这些命令传递到端口间控制总线21801来配置图2A的存储器200A以使其展现图2B的存储器200B的行为。端口2041的控制电路206经配置以对从端口间控制总线21801接收的命令作出响应并将那些命令传递到端口间控制总线21812。端口2042的控制电路206将经配置以对从端口间控制总线21812接收的命令作出响应并将那些命令传递到端口间控制总线21823。端口2043的控制电路206将经配置以对从端口间控制总线21823接收的命令作出响应。每一端口204经由其相应外部数据总线216并行地提供其数据输出及接收其数据输入。
作为另一实例，可通过配置端口2040的控制电路206以对从外部控制总线2140接收的命令作出响应而不将那些命令传递到端口间控制总线21801来配置图2A的存储器200A以使其展现图2C的存储器200C的行为。端口2041的控制电路206将经配置以对从外部控制总线2141接收的命令作出响应而不将那些命令传递到端口间控制总线21812。端口2042的控制电路206将经配置以对从外部控制总线2142接收的命令作出响应并将那些命令传递到端口间控制总线21823。端口2043的控制电路206将经配置以对从端口间控制总线21823接收的命令作出响应。每一端口2042及端口2043经由其相应外部数据总线216并行地提供其数据输出及接收其数据输入。使用此些实例作为指引，可构想出其它配置。
图2B是根据本发明的实施例耦合到处理器202B的存储器200B的简化框图。在图2B的实施例中，端口间控制总线218耦合于控制电路206对之间。此实例性实施例描绘外部数据总线216从处理器202B耦合到每一端口204，但单个外部控制总线2140仅耦合到端口2040。端口2040的控制电路206经配置以对从外部控制总线2140接收的命令作出响应并将那些命令传递到端口间控制总线21801。端口2041的控制电路206经配置以对从端口间控制总线21801接收的命令作出响应并将那些命令传递到端口间控制总线21812。端口2042的控制电路206经配置以对从端口间控制总线21812接收的命令作出响应并将那些命令传递到端口间控制总线21823。端口2043的控制电路206经配置以对从端口间控制总线21823接收的命令作出响应。每一端口204经由其相应外部数据总线216并行地提供其数据输出及接收其数据输入。此实施例(对于所述实例采用四个端口204及n位外部数据总线216)模仿输出4n位数据字(即，4-宽端口)的单端口存储器的行为。
对于另一实施例，可由耦合到每一控制电路206的单个端口间控制总线218替换端口间控制总线21801、21812及21823(参见，例如图2E的端口间控制总线218，无开关220)。在此实施例中，将无需配置端口2041到2043的控制电路206来转发其命令。举例来说，每一控制电路206可经配置以仅在所接收的命令是从外部控制总线214接收的情况下转发所述命令。
图2C是根据本发明的实施例耦合到处理器202C的存储器200C的简化框图。在图2C的实施例中，端口间控制总线218仅耦合于端口2042与2043的控制电路206之间。因此，一个或一个以上端口间控制总线218可耦合到并非存储器200的所有端口204的控制电路206。此实例性实施例描绘外部数据总线216从处理器202C耦合到每一端口204，但外部控制总线214仅耦合到端口2040到2042。端口2040的控制电路206配置为对从外部控制总线2140接收的命令作出响应的独立端口。端口2041的控制电路206配置为对从外部控制总线2141接收的命令作出响应的独立端口。端口2042的控制电路206经配置以对从外部控制总线2142接收的命令作出响应并将那些命令传递到端口间控制总线21823。端口2043的控制电路206经配置以对从端口间控制总线21823接收的命令作出响应，以使得端口2042及2043充当单个2-宽端口。每一端口2042及2043经由其相应外部数据总线216并行地提供其数据输出及接收其数据输入。此实施例(对于所述实例采用四个端口204及n位外部数据总线216)模仿输出2n位数据字及两个n位数据字的三端口存储器的行为。
图2D是根据本发明的实施例耦合到处理器202D的存储器200D的简化框图。在图2D的实施例中，端口间控制总线218耦合于每一控制电路206之间。虽然类似于图2A的实施例，但在此实施例中，端口间控制总线218中的一者或一者以上包括开关220，开关220响应于控制电路206而选择性地阻止跨越所述端口间控制总线218的通信且选择性地使控制电路206与相邻控制电路206隔离。此实例性实施例描绘外部控制总线214及外部数据总线216从处理器202D耦合到每一端口204。类似于图2A的实施例，此实施例可提供其中端口204的控制电路206可经选择性地配置以对其端口间控制总线218作出响应、驱动并隔离端口间控制总线(例如，通过对一个或一个以上可重设寄存器或其它控制机构的编程)的各种配置。举例来说，可通过激活开关21801及21823、去激活开关21812、配置端口2040及2041以对从外部控制总线2140或2141接收的命令作出响应且配置端口2042及2043以对从外部控制总线2142或2143接收的命令作出响应来实现用以模仿2个2-宽端口的配置。每一开关220经配置以在被激活时传递其端口间控制总线218的每一巷道上的命令值，或在被去激活时阻止其端口间控制总线218的每一巷道上的命令值。
图2E是根据本发明的实施例耦合到处理器202E的存储器200E的简化框图。在图2E的实施例中，单个端口间控制总线218耦合到每一控制电路206。此外，在此实施例中，使用开关220选择性地使每一控制电路206与端口间控制总线218隔离，开关220响应于来自其相应控制电路206的控制信号而选择性地阻止端口间控制总线218与相应控制电路206之间的通信且选择性地使控制电路206与每一剩余控制电路206隔离。每一开关220经配置以在被激活时传递其端口间控制总线218的每一巷道上的命令值，或在被去激活时阻止其端口间控制总线218的每一巷道上的命令值。此实例性实施例描绘外部控制总线214及外部数据总线216从处理器202E耦合到每一端口204。此实施例可提供其中端口204的控制电路206可经选择性地配置以对端口间控制总线218作出响应且驱动所述端口间控制总线，且可选择性地与端口间控制总线218隔离(例如，通过对一个或一个以上可重设寄存器或其它控制机构的编程)的各种配置。举例来说，存储器200E(对于所述实例采用四个端口204及n位外部数据总线216)可经配置以模仿输出4n位数据字的单端口存储器；输出两个2n位数据字或n位数据字及3n位数据字的两端口存储器；输出2n位数据字及两个n位数据字的三端口存储器；或输出四个n位数据字的四端口存储器。注意，虽然在前述实施例中相邻端口204经组合以充当单个端口，但图2E的实施例促进并非直接相邻者的端口204的组合。举例来说，如果将端口2040及2042的开关220去激活，那么端口2041及2043可经组合，即，经配置以对来自单个外部控制总线214的命令作出响应，而端口2040及2042可配置为独立端口。
图3是根据本发明的实施例操作多端口存储器的方法的流程图。所述方法包括在框330处在所述多端口存储器的第一端口的控制电路处接收命令。举例来说，可在外部控制总线2140上从处理器202在多端口存储器200的端口2040的控制电路206处接收命令。命令可为(举例来说)用于从存储器200的一个或一个以上存储器区域208检索数据值的读取命令，或用于将数据值写入到存储器200的一个或一个以上存储器区域208的写入命令。命令包括用于寻址每一存储器区域208的目标部分的地址信号。命令可进一步包括用于寻址多端口存储器200的特定端口的地址信号。
所述方法进一步包括在框332处将命令转发到多端口存储器的一个或一个以上额外端口的控制电路。举例来说，端口2040的控制电路206可将命令转发到相邻端口2041的控制电路206或转发到一个或一个以上替代端口或额外端口204的控制电路206。可将命令传递到耦合到接收命令的每一控制电路206的单个端口间控制总线218。或者，命令可通过一个端口204的控制电路206级联到连续端口204的控制电路206。一个或一个以上端口204可忽略所命令或与其隔离。
所述方法又进一步包括在框334处在所述第一端口及所述一个或一个以上额外端口的控制电路处处理命令。对于读取命令，从一个或一个以上存储器区域208的目标部分检索数据值且将其提供到内部数据总线212以供从存储器200输出到外部装置(例如，处理器202)。对于写入命令，将从外部装置(例如，处理器202)提供到内部数据总线212的数据值写入到一个或一个以上存储器区域208的目标部分。处理命令可进一步包括：如果与命令相关联的地址不匹配接收命令的端口204的存储器区域208的地址，那么忽略命令。
虽然已描述了各种实施例，但鉴于前述实施例也将明了其它配置。另外，虽然某些实施例包括不必要的到外部控制总线214的连接，即，在端口204连接到外部控制总线214(即使其控制电路206可经配置以忽略外部控制总线214)的情况下，但可消除不必要的连接。类似地，在针对端口204未描绘到外部控制总线214的连接(由于其控制电路206经配置以忽略外部控制总线214)的情况下，外部控制总线214可耦合到每一端口。在(举例来说)可通过用户命令执行对控制电路206的配置从而允许在使用期间改变配置的情况下，此可为合乎需要的。一般来说，较高数目的经组合端口204增加所输入或输出的数据字的大小，从而改善对应于单个命令的带宽。类似地，较低数目的经组合端口204，包括独立端口204，减小数据字的大小，但改善等待时间，因为可执行更多并行处理。
另外，虽然前述实施例涵盖经组合端口204的并行操作，但可将端口地址添加到命令协议，以使得端口204将仅在端口地址匹配端口204的地址的情况下对命令作出响应，无论命令是从外部控制总线214接收还是从端口间控制总线218接收。
虽然本文中已图解说明及描述具体实施例，但所属领域的技术人员应了解，任一经计算以实现相同目的的布置均可替代所示的具体实施例。所属领域的技术人员将明了本发明的许多更改。因此，此申请案打算涵盖本发明的任何更改或变化形式。

Claims (12)

1.一种存储器，其包含：
多个端口，所述多个端口中的每一者包含一个或一个以上存储器区域及用于响应于命令而控制对所述一个或一个以上存储器区域的存取的控制电路；及
端口间控制总线，其耦合到所述多个端口中的一对端口中的每一端口的所述控制电路，其用于在所述一对端口中的所述端口的所述控制电路之间传送命令；
其中所述一对端口中的至少一个端口的所述控制电路耦合到外部控制总线，所述外部控制总线耦合到外部装置，且所述控制电路经配置以在所述外部控制总线上从所述外部装置接收命令，且所述控制电路进一步经配置以选择性地对在所述外部控制总线上从所述外部装置接收的命令或从所述端口间控制总线接收的命令作出响应。
2.根据权利要求1所述的存储器，其中所述多个端口包括多于一对端口的端口，且其中并非所述多个端口中的所有端口被耦合到端口间控制总线。
3.根据权利要求1所述的存储器，其中耦合到所述外部控制总线的所述至少一个端口的所述控制电路进一步经配置以选择性地使所述控制电路与所述端口间控制总线隔离。
4.根据权利要求1所述的存储器，其中所述多个端口包括多于一对端口的端口，且其中所述端口间控制总线耦合到所述多个端口中的每一者的所述控制电路，且其中所述多个端口中的每一者的所述控制电路进一步经配置以选择性地将该控制电路从所述端口间控制总线隔离。
5.根据权利要求1所述的存储器，其中所述多个端口的所述一对端口是第一对端口，且其中所述多个端口包含第二对端口，其中另一端口间控制总线耦合于所述第二对端口的所述控制电路之间，且其中所述外部总线仅耦合到所述第一对端口中的所述至少一个端口。
6.根据权利要求1所述的存储器，其中耦合到所述外部控制总线的且经配置以在所述外部控制总线上从所述外部装置接收命令的所述至少一个端口的所述控制电路进一步经配置以选择性地将在所述外部控制总线上从所述外部装置接收的命令传递到所述端口间控制总线。
7.根据权利要求1所述的存储器，其中耦合到所述外部控制总线的所述一对端口中的所述至少一个端口的所述控制电路是所述一对端口中的第一者的控制电路，且所述外部控制总线是第一外部控制总线，且其中所述一对端口中的第二者的控制电路耦合到第二外部控制总线，所述第二外部控制总线耦合到所述外部装置且经配置以在所述第二外部控制总线上从所述外部装置接收命令。
8.根据权利要求7所述的存储器，其中所述一对端口中的所述第二者经配置以选择性地对在所述第二外部控制总线上从所述外部装置接收的命令或者从所述端口间控制总线接收的命令作出响应。
9.一种控制具有两个或两个以上端口的多端口存储器的方法，其中每一端口具有一个或一个以上存储器区域及用于响应于命令而控制对所述一个或一个以上存储器区域的存取的控制电路，所述方法包含：
在所述多端口存储器的第一端口的所述控制电路处在第一外部控制总线上从外部装置接收命令，所述第一外部控制总线耦合到所述第一端口的所述控制电路且耦合到所述外部装置；
使用端口间控制总线将所述命令转发到所述多端口存储器的第二端口的所述控制电路，所述端口间控制总线耦合到所述第一端口的所述控制电路且耦合到所述第二端口的所述控制电路；及
在所述第一端口及所述第二端口的所述控制电路处处理所述命令以同时存取所述第一端口及所述第二端口的存储器区域；
其中所述第二端口通过第二外部控制总线耦合到所述外部装置；且
其中所述第二端口的所述控制电路经配置以选择性地对在所述第二外部控制总线上从所述外部装置接收的或从所述端口间控制总线接收的命令作出响应。
10.根据权利要求9所述的方法，其中接收命令包含接收读取命令或写入命令。
11.根据权利要求10所述的方法，其中接收所述命令进一步包含接收与所述命令相关联的地址。
12.根据权利要求11所述的方法，其中处理所述命令进一步包含：如果与所述命令相关联的所述地址不匹配所述第二端口的存储器区域的地址，那么在所述第二端口的所述控制电路处忽略所述命令。
CN201080037507.4A 2009-08-24 2010-08-17 多端口存储器及操作 Active CN102483724B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/546,258 2009-08-24
US12/546,258 US8769213B2 (en) 2009-08-24 2009-08-24 Multi-port memory and operation
PCT/US2010/045751 WO2011028409A2 (en) 2009-08-24 2010-08-17 Multi-port memory and operation

Publications (2)

Publication Number Publication Date
CN102483724A CN102483724A (zh) 2012-05-30
CN102483724B true CN102483724B (zh) 2015-08-19

Family

ID=43606198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080037507.4A Active CN102483724B (zh) 2009-08-24 2010-08-17 多端口存储器及操作

Country Status (7)

Country Link
US (2) US8769213B2 (zh)
EP (1) EP2470999B1 (zh)
JP (1) JP5549897B2 (zh)
KR (1) KR101327665B1 (zh)
CN (1) CN102483724B (zh)
TW (2) TWI537976B (zh)
WO (1) WO2011028409A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8281395B2 (en) * 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
KR101781617B1 (ko) * 2010-04-28 2017-09-25 삼성전자주식회사 통합 입출력 메모리 관리 유닛을 포함하는 시스템 온 칩
US9275699B2 (en) * 2012-08-17 2016-03-01 Rambus Inc. Memory with alternative command interfaces
JP5998814B2 (ja) * 2012-10-03 2016-09-28 株式会社ソシオネクスト 半導体記憶装置
US10019402B2 (en) 2016-05-12 2018-07-10 Quanta Computer Inc. Flexible NVME drive management solution via multiple processor and registers without multiple input/output expander chips

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070245094A1 (en) * 2006-03-30 2007-10-18 Silicon Image, Inc. Multi-port memory device having variable port speeds
CN101300558A (zh) * 2005-12-23 2008-11-05 英特尔公司 具有映射到存储体组的端口的多端口存储器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160655A (ja) * 1993-12-10 1995-06-23 Hitachi Ltd メモリアクセス方式
US6370605B1 (en) 1999-03-04 2002-04-09 Sun Microsystems, Inc. Switch based scalable performance storage architecture
KR100582821B1 (ko) * 2003-08-29 2006-05-23 주식회사 하이닉스반도체 멀티-포트 메모리 소자
US7006402B2 (en) * 2003-08-29 2006-02-28 Hynix Semiconductor Inc Multi-port memory device
US7421559B1 (en) 2003-12-18 2008-09-02 Cypress Semiconductor Corporation Apparatus and method for a synchronous multi-port memory
KR101153712B1 (ko) 2005-09-27 2012-07-03 삼성전자주식회사 멀티-포트 ｓｄｒａｍ 엑세스 제어장치와 제어방법
KR100655081B1 (ko) 2005-12-22 2006-12-08 삼성전자주식회사 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법
KR100843580B1 (ko) 2006-05-24 2008-07-04 엠텍비젼 주식회사 접근 권한 레지스터 로직을 갖는 다중 포트 메모리 장치 및그 제어 방법
JP2008117109A (ja) * 2006-11-02 2008-05-22 Renesas Technology Corp 半導体集積回路装置
US8380943B2 (en) * 2008-01-07 2013-02-19 Rambus Inc. Variable-width memory module and buffer
JP5599969B2 (ja) * 2008-03-19 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム
US8161209B2 (en) * 2008-03-31 2012-04-17 Advanced Micro Devices, Inc. Peer-to-peer special purpose processor architecture and method
US8171181B2 (en) 2008-05-05 2012-05-01 Micron Technology, Inc. Memory module with configurable input/output ports
US8407427B2 (en) * 2008-10-29 2013-03-26 Silicon Image, Inc. Method and system for improving serial port memory communication latency and reliability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300558A (zh) * 2005-12-23 2008-11-05 英特尔公司 具有映射到存储体组的端口的多端口存储器
US20070245094A1 (en) * 2006-03-30 2007-10-18 Silicon Image, Inc. Multi-port memory device having variable port speeds
CN101449262A (zh) * 2006-03-30 2009-06-03 晶像股份有限公司 多端口存储器件中的端口间通信

Also Published As

Publication number Publication date
TWI537976B (zh) 2016-06-11
TW201120907A (en) 2011-06-16
TWI456584B (zh) 2014-10-11
KR20120055673A (ko) 2012-05-31
US20110047311A1 (en) 2011-02-24
WO2011028409A3 (en) 2011-06-03
KR101327665B1 (ko) 2013-11-12
WO2011028409A2 (en) 2011-03-10
EP2470999B1 (en) 2016-11-16
US8930643B2 (en) 2015-01-06
JP5549897B2 (ja) 2014-07-16
TW201447912A (zh) 2014-12-16
US20140289482A1 (en) 2014-09-25
JP2013506890A (ja) 2013-02-28
EP2470999A2 (en) 2012-07-04
CN102483724A (zh) 2012-05-30
EP2470999A4 (en) 2013-01-23
US8769213B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
US11886754B2 (en) Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
US8139426B2 (en) Dual power scheme in memory circuit
CN102483724B (zh) 多端口存储器及操作
US6876228B2 (en) Field programmable gate array
US20080100337A1 (en) Memory circuit, semiconductor device and read control method of memory circuit
US20210304800A1 (en) Memory modules including a mirroring circuit and methods of operating the same
US20220059149A1 (en) Memory circuit device and method for using same
CN101727973B (zh) 半导体存储器装置
JP2012208975A (ja) 半導体装置
CN105097012B (zh) 存储器结构
CN105590648B (zh) 存储器读取方法以及数字存储器装置
US10553261B2 (en) Semiconductor memory apparatus with memory banks and semiconductor system including the same
US11631446B2 (en) Low power memory device with column and row line switches for specific memory cells
US9305621B2 (en) Semiconductor devices and semiconductor systems including the same
US20130111101A1 (en) Semiconductor memory device and operating method thereof
CN109522149B (zh) 存储模块
US8963580B2 (en) Logic device and method of operating the same
US20140215168A1 (en) Semiconductor memory device
JP2003196985A (ja) 半導体メモリ及び半導体メモリのビットライト又はバイトライト方法
JP2000076865A (ja) 半導体記憶装置
CN101894583A (zh) 节省电路面积的记忆单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant