CN102569384A - 沟槽mosfet器件及其制作方法 - Google Patents
沟槽mosfet器件及其制作方法 Download PDFInfo
- Publication number
- CN102569384A CN102569384A CN2010105935712A CN201010593571A CN102569384A CN 102569384 A CN102569384 A CN 102569384A CN 2010105935712 A CN2010105935712 A CN 2010105935712A CN 201010593571 A CN201010593571 A CN 201010593571A CN 102569384 A CN102569384 A CN 102569384A
- Authority
- CN
- China
- Prior art keywords
- groove
- epitaxial loayer
- mosfet device
- contact hole
- body layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title abstract description 7
- 230000005669 field effect Effects 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Abstract
本发明实施例公开了一种沟槽MOSFET器件及其制作方法。所述沟槽MOSFET器件包括：基底，所述基底包括本体层和所述本体层之上的外延层；位于所述外延层中的第一沟槽和接触孔；其中，所述第一沟槽为梳状沟槽。本发明所提供的沟槽MOSFET器件，由于其外延层中的第一沟槽为梳状沟槽，而梳状沟槽所具有的弯曲结构能明显增加沟道宽度，从而可减小沟道电阻，进一步可减小导通电阻。
Description
技术领域
本发明涉及半导体制造技术领域，更具体地说，涉及一种沟槽MOSFET器件及其制作方法。
背景技术
在半导体器件的发展过程中，MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金属氧化物半导体场效应晶体管)器件的发展主要有两个方向：第一，高压和超高压方向。即希望器件有较高的耐压，但仍有较低的导通电阻。向此方向发展的MOSFET器件通常有较厚的低掺杂外延层以承受高压，所以，外延层漂移电阻在导通电阻中占有决定性的地位。第二，低压和超低压方向。即对器件承受耐压能力相对不高，但是要求器件有极低的导通电阻和较高的开关速度，该方向是目前MOSFET器件发展更为主导的方向。
低压MOSFET器件为实现极低的导通电阻，要求每个MOSFET器件由更多更小的原胞组成。早期的低压MOSFET器件大多采用平面工艺进行生产，但是由于平面工艺不利于单个原胞面积的减小，进而不利于较低导通电阻的形成。目前普遍采用挖槽工艺制作MOSFET器件(通常称之为沟槽MOSFET器件)，该工艺能极大地增加原胞的密度，利于降低导通电阻。
利用挖槽工艺制作低压MOSFET器件，由于器件的耐压要求不是很高，所以外延层可以较薄或者掺杂浓度可以较高，故外延层漂移电阻在导通电阻中所占比例减小，而沟道电阻对导通电阻的影响则明显增大，因此，在原胞密度一定的情形下，减小沟道电阻能有效地减小导通电阻。通过挖槽工艺制作低压MOSFET器件时，在沟道长度一定的情形下，可通过增加沟道宽度来减小沟道电阻。
现有工艺中所形成的沟槽一般为条形结构或方形结构。参考图1、图2和图3，图1和图2所示均为一个原胞内沟槽和接触孔的俯视结构图，图3为图1中沿直线AA′方向的剖面结构示意图。图1中示出了两个分离的条形沟槽1和2(阴影部分)以及条形沟槽1和2中间的接触孔3。图2中示出了形成环形通道的方形沟槽4，所述环形通道所包围的区域中设置有接触孔5。图3中剖面结构由下至上依次为本体层6、外延层7、介质层8和金属层9；外延层7中设置有条形沟槽1和2、位于条形沟槽1和2中间的体区11、位于体区11中的源极10；接触孔3贯穿介质层8，且底部延伸至外延层7中的体区11，所述接触孔3起到连接源极10和金属层9的作用；源极10底部至体区11底部的高度d即为沟道长度。图1和图2中沟槽边缘上的虚线段之和即为沟道宽度。
在沟道长度一定的情形下，由条形沟槽或方形沟槽所决定的沟道宽度很难再进一步增加，因此，难以进一步减小沟道电阻，进而难以减小导通电阻。
发明内容
有鉴于此，本发明提供一种沟槽MOSFET器件及其制作方法，该沟槽MOSFET器件能有效地减小沟道电阻，进而减小导通电阻。
为实现上述目的，本发明提供如下技术方案：
一种沟槽MOSFET器件，该器件包括：
基底，所述基底包括本体层和所述本体层之上的外延层；
位于所述外延层中的第一沟槽和接触孔；其中，所述第一沟槽为梳状沟槽。
优选的，所述沟槽MOSFET器件还包括：位于所述外延层中与所述第一沟槽相连通的第二沟槽。
优选的，所述沟槽MOSFET器件还包括：位于所述外延层中与所述第一沟槽成对称结构的第三沟槽。
优选的，上述沟槽MOSFET器件中，所述第二沟槽为方形、六角形或圆形沟槽。
优选的，所述沟槽MOSFET器件还包括：位于所述外延层上的介质层；位于所述介质层上的金属层。
优选的，上述沟槽MOSFET器件中，所述接触孔穿过所述介质层与所述金属层相连。
优选的，所述沟槽MOSFET器件还包括：位于所述本体层下表面的漏极。
本发明还提供了一种沟槽MOSFET器件的制作方法，该方法包括：
提供基底，所述基底包括本体层和所述本体层之上的外延层；
在所述外延层中形成具有梳状结构的第一沟槽。
优选的，本发明所提供的沟槽MOSFET器件的制作方法还包括：
在所述外延层上形成介质层；
在所述介质层中形成接触孔，且所述接触孔的底部伸入到所述外延层中；
在所述介质层上形成金属层。
优选的，本发明所提供的沟槽MOSFET器件的制作方法还包括：在所述外延层中形成与所述第一沟槽相连通的第二沟槽；其中，所述第二沟槽的形状为方形、圆形或六角形。
从上述技术方案可以看出，本发明所提供的沟槽MOSFET器件包括：基底，所述基底包括本体层和所述本体层之上的外延层；位于所述外延层中的第一沟槽和接触孔；其中，所述第一沟槽为梳状沟槽。该沟槽MOSFET器件中，由于第一沟槽为梳状沟槽，而梳状的弯曲结构能明显增加沟道宽度，从而可减小沟道电阻，进而可减小导通电阻。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中条形结构沟槽和接触孔的俯视图；
图2为现有技术中方形结构沟槽和接触孔的俯视图；
图3为图1中沿直线AA′方向的剖面结构示意图；
图4为本发明实施例所提供的一种沟槽MOSFET器件的剖面结构示意图；
图5为图4中沟槽和接触孔的俯视图；
图6为本发明实施例所提供的另一种梳状沟槽和接触孔的俯视图；
图7为本发明实施例所提供的一种相连通的两个沟槽及一个接触孔的俯视图；
图8为本发明实施例所提供的一种具有对称结构的两个沟槽及一个接触孔的俯视图；
图9为本发明实施例所提供的另一种具有对称结构的两个沟槽及一个接触孔的俯视图；
图10为本发明实施例所提供的一种沟槽MOSFET器件的制作方法流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
正如背景技术部分所述，现有工艺中沟槽MOSFET器件中的沟槽多为条形结构或方形结构，条形结构或方形结构本身所固有的特点决定了沟道宽度难以进一步增加，因此，难以实现沟道电阻、导通电阻的进一步减小。
现有技术的光刻工艺中，掩膜版多为条形结构或方形结构，因此，也就决定了形成沟槽MOSFET器件中沟槽成条形结构或方形结构。本发明提供了新的掩膜版，在沟槽MOSFET器件中形成新型的沟槽，从而可实现进一步减小沟道电阻、导通电阻的目的。
参考图4，图4为本发明所提供的一种沟槽MOSFET器件的剖面结构示意图。所述沟槽MOSFET器件包括：基底，所述基底包括本体层6和所述本体层6之上的外延层7；位于所述外延层7中的第一沟槽12(阴影部分所示)和接触孔13；其中，所述第一沟槽12为梳状沟槽。
本实施例中所述沟槽MOSFET器件还包括：位于所述外延层7中的体区11和位于体区11中的源极10；位于所述外延层7上的介质层8；位于所述介质层8上的金属层9；其中，所述接触孔13穿过所述介质层8和金属层9相连，所述接触孔13内通过填充金属材料从而可连接源极10和金属层9。
本实施例中所述本体层6为N型单晶硅，所述外延层7为在N型单晶硅上生长的具有轻掺杂的单晶硅，其晶格结构和本体层6完全相同，只是纯度更高、晶格缺陷更少。在其他实施例中，所述本体层6还可以为锗、磷化铟或砷化镓等其他半导体材料。
位于外延层7中的第一沟槽12的形成过程为：首先在所述外延层7上旋涂光刻胶，接着利用新的、有别于传统工艺中的掩膜版对所述光刻胶进行曝光。所述新的掩膜版为具有梳子形状图案的掩膜版。曝光之后显影，在所述外延层7上形成具有第一沟槽12(梳子形状)图案的光刻胶层。接着以具有第一沟槽12图案的光刻胶层为掩膜，采用刻蚀工艺在所述外延层7中形成第一沟槽12。通过控制刻蚀时间可控制形成第一沟槽12的深度。
后续的工艺过程中，在所述第一沟槽12内部依次填充栅氧化层和栅极材料。本实施例中所述栅氧化层为二氧化硅，所述栅极材料为多晶硅。所述外延层7中的体区11为通过扩散工艺形成的P型掺杂体区，位于体区11中的源极10为N型掺杂的源极。所述外延层7上的介质层8为二氧化硅，介质层8上的金属层9可以为钛或铝铜合金等。接触孔13内可填充钨金属。
由于第一沟槽12为梳状结构，故其在外延层7中是连通的。参考图5，图5为图4中第一沟槽和接触孔的俯视图。图中第一沟槽12包括了六个“齿条”沟槽和一个连通所述六个“齿条”沟槽的“把”沟槽。图中虚线段之和即为沟道的宽度，因此，相对现有技术中的条形沟槽和方形沟槽来说，梳状沟槽可明显增加沟道宽度，从而可减小沟道电阻。接触孔13位于所述六个“齿条”沟槽的中间位置，且接触孔13和相邻沟槽之间的距离满足一定的工艺要求。图5中沿直线BB′方向的剖面图即为图4所示。
本实施例中对第一沟槽中“齿条”沟槽的个数并无特别限制，在一个原胞内，通过改变“齿条”沟槽的间距、“齿条”沟槽的宽度，可以使得第一沟槽中包含不同个数的“齿条”沟槽。且对所述接触孔的位置也无特别限制。参考图6，图6示出了另一种梳状沟槽和接触孔的俯视图。图中梳状沟槽(阴影部分所示)仍然包含6个“齿条”沟槽，而接触孔位于从右侧数第二“齿条”沟槽和第三“齿条”沟槽中间的位置。
从本实施例的描述可知，本发明所提供的沟槽MOSFET器件，由于其外延层中的第一沟槽为梳状沟槽，而梳状沟槽因其本身所固有的弯曲的形状，因此，能够增加沟道宽度。又由于沟道电阻Rch的数学表达式为：
Rch＝Lch/W*Cox*u*(Vg-Vth) (1)
式(1)中Lch为沟道长度，W为沟道宽度，Cox为栅氧电容，u为载流子迁移率，Vg为栅极电压，Vth为开启电压。
从(1)式可看出，在沟道长度Lch(源极底部至体区底部之间的距离)一定的情形下，通过增加沟道宽度W，即可实现沟道电阻Rch的减小，进一步实现导通电阻的减小。
实施例二
本实施例在实施例一的基础上，通过设计新的曝光过程中所用的掩膜版，从而在沟槽MOSFET器件的外延层中形成新的沟槽，以期达到增加沟道宽度、减小沟道电阻的目的。
本实施例中所述沟槽MOSFET器件包括：基底，所述基底包括本体层和所述本体层之上的外延层；位于所述外延层中的第一沟槽、第二沟槽和接触孔；其中，所述第一沟槽为梳状沟槽，所述第二沟槽可以为方形、六角形或圆形沟槽，也可以为上述沟槽的部分结构，且第二沟槽和所述第一沟槽相连通。后续工艺中在所述第一沟槽和第二沟槽中均依次填充栅氧化层和栅极材料。
参考图7，图中示出了第一沟槽15为梳状沟槽，第二沟槽17为方形沟槽的部分结构，且第二沟槽17和第一沟槽相连通，接触孔16位于第二沟槽17所包围的区域内部。当然，所述接触孔16的位置并不局限于此。图中虚线段长度之和为沟道宽度，相比现有技术来说，本实施例所提供的沟槽可明显增加沟道宽度，进而可减小沟道电阻。
图7中第二沟槽17有别于现有技术中的方形沟槽，从俯视图上看，所述第二沟槽17不构成环形通道。如果将所述第二沟槽17设计成和现有技术相同的方形沟槽，则本实施例中就需要制作两个接触孔了。因此，本实施例所提供的新型沟槽的设计方案，还可以减少接触孔的数量。
由图7还可看出，本实施例中所述第一沟槽15的“齿条”沟槽的长度并不相等，中间“齿条”沟槽比边缘“齿条”沟槽的长度要短。此种设计方案的原因在于：由于图中所示仅为一个原胞内的沟槽形状，而一个芯片中具有成千上万的原胞，如果各“齿条”沟槽的长度均相等，则相邻原胞中的“齿条”沟槽可能会相连通，从而不能区分彼此。因此，本发明所提供的沟槽的设计为切实可行的方案。
由上可知，本实施例在外延层中形成第一沟槽和与所述第一沟槽相连通的第二沟槽，其中，所述第一沟槽为梳状沟槽，且梳状沟槽的中间“齿条”沟槽的长度相对较短。此种设计方案一方面增加了沟道宽度，减小了沟道电阻；另一方面能够减少接触孔的数量；第三，此种设计方案切实可行。
实施例三
本实施例在上述两个实施例的基础上，通过改变掩膜版的形状，在沟槽MOSFET器件的外延层中形成了另一种包含梳状结构的沟槽。
本实施例中所述沟槽MOSFET器件包括：基底，所述基底包括本体层和所述本体层之上的外延层；位于所述外延层中的第一沟槽、第三沟槽和接触孔；其中，所述第一沟槽和第三沟槽均为梳状沟槽，且第一沟槽中的“齿条”沟槽和第三沟槽中的“齿条”沟槽相向设置。第一沟槽中的“齿条”沟槽和第三沟槽中的“齿条”沟槽可以正对而设置，使得所述第一沟槽和第三沟槽成对称结构；第一沟槽中的“齿条”沟槽和第三沟槽中的“齿条”沟槽也可以相互错开，使得所述第一沟槽和第三沟槽成非对称结构，且相互错开的时候“齿条”沟槽之间还可以彼此咬合。后续工艺中在所述第一沟槽和第三沟槽中依次填充栅氧化层和栅极材料。
下面结合附图详细描述第一沟槽和第三沟槽成对称结构的情况。
参考图8，图8为本发明实施例所提供的一种具有对称结构的第一沟槽和第三沟槽及接触孔的结构俯视图。图中示出了第一沟槽18，与第一沟槽18成对称结构的第三沟槽20，所述第一沟槽18和第三沟槽20均为梳状沟槽，且两者之间不连通。接触孔19位于第一沟槽18和第三沟槽20成对称结构的对称线上。图中沟槽边缘上的虚线段之和为沟道宽度，由图可知，这种对称结构的梳状沟槽，能极大地增加沟道宽度，进而可减小沟道电阻。
由上可知，梳状沟槽中的“齿条”沟槽的数目越多，越利于增加沟道宽度。相反，“齿条”沟槽的数目越少，沟道宽度越短。当“齿条”沟槽的数目为2时，图8就演变成了图9所示的结构。图9中沟槽41和沟槽42成对称结构，且分别有两个“齿条”沟槽，接触孔51位于沟槽41和沟槽42的对称线上。图9中虚线段长度之和明显小于图8中虚线段长度之和，但是，相对现有技术(参考图2中方形沟槽)来说，图9中虚线段长度之和又大于图2中虚线段长度之和。也就是说：在原胞面积一定的情形下，梳状沟槽能增加沟道宽度，成对称结构或“齿条”沟槽之间相互错开的两个梳状沟槽更能增加沟道宽度，更利于减小沟道电阻，进而减小导通电阻。
实施例四
本发明实施例还提供了一种沟槽MOSFET器件的制作方法，参考图10，该方法具体包括：
步骤S1：提供基底，所述基底包括本体层和所述本体层之上的外延层。
首先提供本体层，所述本体层一般为硅衬底；接着在所述本体层上外延生长和所述本体层具有相同晶格结构的外延层。
在半导体器件制造过程中，光刻、刻蚀或离子注入等工艺一般均在所述外延层上或外延层中进行。所述“外延层上”是指由外延层表面向上的区域，该区域不属于外延层(或基底)本身；所述“外延层中”是指由外延层表面向下延伸的一定深度的区域，该区域属于外延层(或基底)的一部分。
步骤S2：在所述外延层中形成具有梳状结构的第一沟槽。
借助于具有梳状图案的掩膜版，通过涂光刻胶、曝光、显影、刻蚀等一系列步骤，在所述外延层中形成具有梳状结构的第一沟槽。
本步骤之后，还可包括：在所述外延层中形成与所述第一沟槽相连通的第二沟槽；其中，所述第二沟槽的形状可以为方形、圆形或六角形等。
所述沟槽MOSFET器件的制作方法还包括：
步骤S3：在所述外延层中形成体区。
此步骤可通过离子注入工艺来完成。所形成体区的掺杂状态和本体层及外延层的掺杂状态相反。
步骤S4：在所述体区中形成源极。
此步骤也可通过离子注入工艺来完成。所形成源极的掺杂状态和体区的掺杂状态相反。
步骤S5：在所述外延层上形成介质层。
通过化学气相沉积或物理气相沉积方法在所述外延层上形成介质层。所述介质层一般为二氧化硅。
步骤S6：在所述介质层中形成接触孔，且所述接触孔的底部伸入到所述外延层中。
采用光刻、刻蚀工艺在所述介质层中形成接触孔，且所述接触孔的底部伸入到所述外延层的体区中。本步骤中还包括在所述接触孔中填充金属材料，一般填充钨金属。
步骤S7：在所述介质层上形成金属层。
通过化学气相沉积或物理气相沉积方法在所述介质层上形成金属层，该金属层通过接触孔中的金属材料和源极相连。本实施例中所述金属层可以为钛或铝铜合金等。
通过上述方法制作出来的沟槽MOSFET器件，相比现有技术来说，沟道宽度明显增加，从而可减小沟道电阻，进一步实现导通电阻的减小。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种沟槽MOSFET器件，其特征在于，包括：
基底，所述基底包括本体层和所述本体层之上的外延层；
位于所述外延层中的第一沟槽和接触孔；其中，所述第一沟槽为梳状沟槽。
2.根据权利要求1所述的沟槽MOSFET器件，其特征在于，还包括：位于所述外延层中与所述第一沟槽相连通的第二沟槽。
3.根据权利要求1所述的沟槽MOSFET器件，其特征在于，还包括：位于所述外延层中与所述第一沟槽成对称结构的第三沟槽。
4.根据权利要求2所述的沟槽MOSFET器件，其特征在于，所述第二沟槽为方形、六角形或圆形沟槽。
5.根据权利要求1～4任一项所述的沟槽MOSFET器件，其特征在于，还包括：
位于所述外延层上的介质层；
位于所述介质层上的金属层。
6.根据权利要求5所述的沟槽MOSFET器件，其特征在于，所述接触孔穿过所述介质层与所述金属层相连。
7.根据权利要求1～4任一项所述的沟槽MOSFET器件，其特征在于，还包括：位于所述本体层下表面的漏极。
8.一种沟槽MOSFET器件的制作方法，其特征在于，包括：
提供基底，所述基底包括本体层和所述本体层之上的外延层；
在所述外延层中形成具有梳状结构的第一沟槽。
9.根据权利要求8所述的方法，其特征在于，还包括：
在所述外延层上形成介质层；
在所述介质层中形成接触孔，且所述接触孔的底部伸入到所述外延层中；
在所述介质层上形成金属层。
10.根据权利要求8所述的方法，其特征在于，还包括：在所述外延层中形成与所述第一沟槽相连通的第二沟槽；其中，所述第二沟槽的形状为方形、圆形或六角形。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010593571.2A CN102569384B (zh) | 2010-12-17 | 2010-12-17 | 沟槽mosfet器件及其制作方法 |
| US13/807,612 US8772864B2 (en) | 2010-12-17 | 2011-11-29 | Trench MOSFET device and method for fabricating the same |
| PCT/CN2011/083129 WO2012079456A1 (en) | 2010-12-17 | 2011-11-29 | Trench mosfet device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010593571.2A CN102569384B (zh) | 2010-12-17 | 2010-12-17 | 沟槽mosfet器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569384A true CN102569384A (zh) | 2012-07-11 |
| CN102569384B CN102569384B (zh) | 2015-07-01 |
Family
ID=46244081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010593571.2A Active CN102569384B (zh) | 2010-12-17 | 2010-12-17 | 沟槽mosfet器件及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8772864B2 (zh) |
| CN (1) | CN102569384B (zh) |
| WO (1) | WO2012079456A1 (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1149203A (zh) * | 1995-03-30 | 1997-05-07 | 株式会社东芝 | 半导体装置及其制造方法 |
| KR20030077186A (ko) * | 2002-03-25 | 2003-10-01 | 한민구 | 모스 구동 사이리스터 |
| US20030201514A1 (en) * | 2002-04-17 | 2003-10-30 | International Business Machines Corporation | MOS antifuse with low post-program resistance |
| CN1455459A (zh) * | 2002-03-22 | 2003-11-12 | 西利康尼克斯股份有限公司 | 沟槽形栅极的mis器件的结构和制造方法 |
| CN1556546A (zh) * | 2003-12-31 | 2004-12-22 | 天津大学 | 与深亚微米射频工艺兼容的硅光电探测器 |
| US20060022218A1 (en) * | 2004-07-29 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor |
| CN101385147A (zh) * | 2006-04-29 | 2009-03-11 | 万国半导体股份有限公司 | 提高肖特基击穿电压（bv）而不影响集成的mosfet-肖特基器件布局 |
| CN101645447A (zh) * | 2008-08-06 | 2010-02-10 | 联华电子股份有限公司 | 静电放电保护电路元件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950015809A (ko) * | 1993-11-29 | 1995-06-17 | 윌리엄 이. 힐러 | 에피택셜 과성장 방법 및 디바이스 |
| US5982001A (en) * | 1998-03-30 | 1999-11-09 | Texas Instruments - Acer Incorporated | MOSFETS structure with a recessed self-aligned silicide contact and an extended source/drain junction |
| JP4764975B2 (ja) * | 2001-05-30 | 2011-09-07 | 富士電機株式会社 | 半導体装置 |
| CN101506979A (zh) * | 2005-06-21 | 2009-08-12 | 沙诺夫欧洲公司 | 体电阻控制技术 |
| EP2109879A4 (en) * | 2007-01-09 | 2011-05-18 | Maxpower Semiconductor Inc | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
-
2010
- 2010-12-17 CN CN201010593571.2A patent/CN102569384B/zh active Active
-
2011
- 2011-11-29 WO PCT/CN2011/083129 patent/WO2012079456A1/en active Application Filing
- 2011-11-29 US US13/807,612 patent/US8772864B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1149203A (zh) * | 1995-03-30 | 1997-05-07 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN1455459A (zh) * | 2002-03-22 | 2003-11-12 | 西利康尼克斯股份有限公司 | 沟槽形栅极的mis器件的结构和制造方法 |
| KR20030077186A (ko) * | 2002-03-25 | 2003-10-01 | 한민구 | 모스 구동 사이리스터 |
| US20030201514A1 (en) * | 2002-04-17 | 2003-10-30 | International Business Machines Corporation | MOS antifuse with low post-program resistance |
| CN1556546A (zh) * | 2003-12-31 | 2004-12-22 | 天津大学 | 与深亚微米射频工艺兼容的硅光电探测器 |
| US20060022218A1 (en) * | 2004-07-29 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor |
| CN101385147A (zh) * | 2006-04-29 | 2009-03-11 | 万国半导体股份有限公司 | 提高肖特基击穿电压（bv）而不影响集成的mosfet-肖特基器件布局 |
| CN101645447A (zh) * | 2008-08-06 | 2010-02-10 | 联华电子股份有限公司 | 静电放电保护电路元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8772864B2 (en) | 2014-07-08 |
| WO2012079456A1 (en) | 2012-06-21 |
| CN102569384B (zh) | 2015-07-01 |
| US20130093008A1 (en) | 2013-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8816433B2 (en) | Checkerboarded high-voltage vertical transistor layout | |
| CN102376768B (zh) | 与高压垂直晶体管集成的感测fet | |
| CN102412267B (zh) | 在高压晶体管结构的端处的栅极回拉 | |
| JP2008205484A (ja) | 格子状レイアウトを有するトランジスタのゲート金属ルーティング | |
| CN104779166B (zh) | 一种沟槽式分栅功率器件及其制造方法 | |
| CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
| CN106711191B (zh) | 具有终端保护区的超结半导体器件及其制造方法 | |
| CN103311123A (zh) | 半导体器件制造方法 | |
| CN102479806A (zh) | 超级结半导体器件及其制作方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN104779296A (zh) | 一种非对称超结mosfet结构及其制作方法 | |
| CN104779297A (zh) | 一种高压超结mosfet结构及其制作方法 | |
| WO2023098343A1 (zh) | 一种全环绕多通道漂移区横向功率器件及其制造方法 | |
| US8049273B2 (en) | Semiconductor device for improving the peak induced voltage in switching converter | |
| CN106229339A (zh) | 一种超结mos的终端结构及其制造方法 | |
| US9472550B2 (en) | Adjusted fin width in integrated circuitry | |
| CN103681843B (zh) | 平面型vdmos晶体管及其制备方法 | |
| CN102569384B (zh) | 沟槽mosfet器件及其制作方法 | |
| CN202205758U (zh) | 对称高压mos器件 | |
| TWI517402B (zh) | 半導體裝置及其製造方法 | |
| US10217857B2 (en) | Super junction MOSFET and method of manufacturing the same | |
| CN104241364B (zh) | 双沟渠式mos晶体管元件及其制造方法 | |
| CN117393615B (zh) | 一种tmbs的半导体器件结构及其制作方法 | |
| US11316035B2 (en) | Source and drain epitaxy forming method capable of improving performance of FinFET device | |
| CN114765219A (zh) | 一种半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171204 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| TR01 | Transfer of patent right |