CN102640294B - 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法 - Google Patents

将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法 Download PDF

Info

Publication number
CN102640294B
CN102640294B CN201080053900.2A CN201080053900A CN102640294B CN 102640294 B CN102640294 B CN 102640294B CN 201080053900 A CN201080053900 A CN 201080053900A CN 102640294 B CN102640294 B CN 102640294B
Authority
CN
China
Prior art keywords
active layer
semiconductor active
layer
gate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080053900.2A
Other languages
English (en)
Other versions
CN102640294A (zh
Inventor
Y·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102640294A publication Critical patent/CN102640294A/zh
Application granted granted Critical
Publication of CN102640294B publication Critical patent/CN102640294B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明大体上关于薄膜晶体管(TFT)以及制做TFT的方法。TFT的有源沟道可包含一种以上的金属，这些金属选自由锌、镓、锡、铟及镉所构成的群组。有源沟道亦可包含氮及氧。为了在源极-漏极电极图案化期间保护有源沟道，可沉积蚀刻停止层于有源层上。蚀刻停止层防止有源沟道暴露至用于界定源极与漏极电极的等离子体。当对用于有源沟道的有源材料层进行湿式蚀刻时，该蚀刻停止层与源极和漏极电极可被用作掩模。

Description

将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物TFT的方法
本发明中的政府权力
本发明是在美国政府的资助下根据ARL授予的协议DAAD19-02-3-0001而作出的。美国政府享有本发明的某些权力。
技术领域
本发明的实施例大体上关于薄膜晶体管(TFT)制造方法。
背景技术
当前世人特别对TFT阵列高度感兴趣，因为这些元件可用在经常供电脑及电视平板所利用的液晶有源矩阵显示器(LCD)上。LCD亦可含有发光二极管(LED)以用于背光方面。进一步言之，有机发光二极管(OLED)已用于有源矩阵显示器，而这些OLED利用TFT解决显示器的活动问题。
以非晶硅做为有源材料而制成的TFT已成为平面显示器工业中的关键部份。工业中，TFT有两种一般类型。第一种类型称为顶栅极TFT，因为栅极电极位于源极与漏极电极上方。第二种类型称为底栅极TFT，因为栅极电极位于源极与漏极电极下方。在底栅极TFT结构中，源极与漏极电极配置在有源材料层之上。
底栅极TFT中的源极与漏极电极是透过以下步骤制造：先将金属层沉积在有源材料层上，然后蚀刻该金属层以界定源极与漏极电极。在蚀刻期间，有源材料层可暴露至蚀刻化学物质。相较于源极-漏极金属，金属氧化物或氮氧化物半导体通常对于湿式化学物质较不具有抵抗性，但对于等离子体干式化学物质具有较高的抵抗性。因此，欲使用湿式化学物质蚀刻源极-漏极金属电极而不至于严重伤害半导体沟道层是一大挑战。因此，世人通常偏好干式蚀刻源极-漏极金属。然而，并非所有金属都能够透过干式等离子体蚀刻而有效蚀刻，例如铜。为了防止有源材料层暴露于非期望的干式或湿式蚀刻化学物质，可使用蚀刻停止层或双金属层。
一种蚀刻停止部底栅极TFT具有沉积在有源材料层与用于源极与漏极电极的金属层之间的蚀刻停止层。蚀刻停止层是以包覆式沉积，随后在有掩模的情况下蚀刻，使得蚀刻停止部的残余部份被置于栅极电极上。随后，金属层是以包覆式沉积，之后以掩模对有源材料层与金属层进行蚀刻。随后，透过使用掩模使金属层被蚀刻穿过而界定源极与漏极电极。因此，蚀刻停止部底栅极TFT利用至少五个掩模以图案化(即，图案化栅极电极，图案化蚀刻停止部、图案化有源材料层与金属层、暴露有源材料层以及形成有源沟道、并且界定源极与漏极电极)。倘若交叉介电质触点形成，随后可使用额外掩模。相较之下，不具有蚀刻停止部的底栅极TFT需要至少少掉一个掩模，因而尽管蚀刻停止部底栅极TFT的性能较佳，但世人仍偏好制造不具有蚀刻停止部的底栅极TFT。
在多重金属层结构中，可以几乎任何湿式或干式蚀刻化学物质蚀刻顶金属。接近有源沟道层的金属层经过选择，使该金属层在顶金属的蚀刻期间不会完全受到蚀刻，并且能够在某些处理条件下易于受蚀刻而不至伤害有源层。例如，能选择铜做为顶金属，而能选择钼做为接触半导体的金属。
因此，在此技术领域中，需要一种使用湿式金属蚀刻化学物质制造蚀刻停止的底栅极TFT的方法，且该方法利用较少量的掩模。
发明内容
本发明大体上关于薄膜晶体管(TFT)以及制做TFT的方法。TFT的有源沟道可包含一种以上的金属，这些金属选自由锌、镓、锡、铟及镉所构成的群组。有源沟道亦可包含氮及氧。为了在源极-漏极电极图案化期间保护有源沟道，蚀刻停止层可沉积于有源层上。蚀刻停止层防止有源沟道暴露至用于界定源极与漏极电极的等离子体。当对用于有源沟道的有源材料层进行湿式或干式蚀刻时，蚀刻停止层与源极和漏极电极可被用作掩模。
一个实施例中，揭露一种薄膜晶体管形成方法。该方法包括以下步骤：使用第一掩模在基板上沉积与图案化一栅极电极，并且沉积一栅极介电层于该栅极电极上。该方法亦包括沉积一半导体有源层于该栅极介电层上。该半导体有源层包含氧、氮、以及一种或多种元素，这些元素选自由锌、铟、镉、镓和锡所构成的群组。该方法亦包括：沉积一蚀刻停止层于该有源层上，形成第二掩模于该蚀刻停止层上并且蚀刻该蚀刻停止层以形成该薄膜晶体管的元件部份的一图案化蚀刻停止层，以及从该薄膜晶体管的栅极触点部份移除该蚀刻停止层，以暴露该半导体有源层。该方法亦包括：移除该第二掩模以暴露该图案化蚀刻停止层，以及沉积一金属层于该图案化蚀刻停止层及半导体有源层上。该方法亦包括：于该薄膜晶体管的该元件部份形成第三掩模于该金属层上，并且蚀刻该金属层以界定一源极电极与一漏极电极于该元件部份，以及从该栅极触点部份移除该金属层。该方法亦包括：移除该第三掩模，并且使用该源极电极与该漏极电极做为掩模而蚀刻该半导体有源层，以从该栅极触点部份移除该半导体有源层，以及暴露该栅极触点部份中的该栅极介电层。该方法亦包括使用第四掩模蚀刻该栅极介电层，以暴露该栅极触点部份中的栅极触点。
另一实施例中，揭露一种薄膜晶体管形成方法。该方法包括以下步骤：使用第一掩模在基板上沉积与图案化一栅极电极，并且沉积一栅极介电层于该栅极电极上。该方法亦包括沉积一半导体有源层于该栅极介电层上。该半导体有源层包含氧、氮、以及一种或多种元素，这些元素选自由锌、铟、镉、镓和锡所构成的群组。该方法亦包括：使用第二掩模图案化该半导体有源层，以在该薄膜晶体管的该元件部份中形成一有源沟道，以及从该薄膜晶体管的该栅极触点部份移除该半导体有源层并且暴露该栅极触点部份中的栅极介电层。该方法亦包括：沉积一蚀刻停止层覆于该元件部份中的该有源沟道上，以及覆于该栅极触点部份中的该栅极介电层上，并且使用第三掩模蚀刻该蚀刻停止层以形成该元件部份的一图案化蚀刻停止层，并且蚀刻穿透该蚀刻停止层以及该栅极触点部份中的栅极介电层，以暴露该栅极触点部份中的该栅极触点。该方法亦包括沉积一金属层于该图案化蚀刻停止层、该半导体有源层与该栅极触点部份上。该方法也包括用第四掩模蚀刻该金属层，以界定该元件部份处的一源极电极与一漏极电极，并且形成在该栅极触点部份处的一金属触点。
另一实施例中，揭露一种薄膜晶体管形成方法。该方法包括以下步骤：使用第一掩模在一基板上沉积与图案化一栅极电极，沉积一栅极介电层于该栅极电极上，并且沉积一半导体有源层于该栅极介电层上。该半导体有源层包含氧、氮、以及一种或多种元素，这些元素选自由锌、铟、镉、镓和锡所构成的群组。该方法亦包括：沉积一蚀刻停止层于该有源层上，以及使用第二掩模蚀刻该蚀刻停止层，以形成该薄膜晶体管的该元件部份的一图案化蚀刻停止层，以及从该薄膜晶体管的该栅极触点部份移除该蚀刻停止层以暴露该半导体有源层。该方法亦包括：使用该图案化蚀刻停止层做为一掩模而蚀刻该半导体有源层，以暴露该栅极触点部份中的该栅极介电层，以及形成一有源沟道。该方法也包括：沉积一钝化层于该元件部份以及该栅极触点部份上，并且使用第三掩模蚀刻穿透该钝化层以及该图案化蚀刻停止层，以暴露该元件部份中的该有源沟道，以及蚀刻穿透该钝化层与该栅极触点部份中的该栅极介电层，以暴露该栅极电极。该方法亦包括：沉积一金属层于该图案化蚀刻停止层与该半导体有源层上，以及使用第四掩模蚀刻该金属层以界定在该元件部份处的一源极电极与一漏极电极，且界定在该栅极触点部份中的一金属触点。
另一实施例中，揭露一种薄膜晶体管形成方法。该方法包括以下步骤：使用第一掩模在基板上沉积与图案化一栅极电极，沉积一栅极介电层于该栅极电极上，并且沉积一半导体有源层于该栅极介电层上。该半导体有源层包含氧、氮、以及一种或多种元素，这些元素选自由锌、铟、镉、镓及锡所构成的群组。该方法亦包括：沉积具有第一成份的第一金属层于该有源层上，以及沉积具有有别于该第一成份的第二成份的第二金属层于该第一金属层上。该方法亦包括：使用第二掩模蚀刻该第二金属层以形成一个以上的蚀刻停止部于该薄膜晶体管的元件部份上，同时从该薄膜晶体管的一栅极触点部份移除该第二金属层。该方法也包括：形成第三掩模于该蚀刻过的第二金属层上，以及蚀刻该第一金属层以从该栅极触点部份移除该第一金属层并且以形成蚀刻过的第一金属层于该元件部份上。该方法也包括：蚀刻该半导体有源层以形成该元件部份中的一有源沟道及以从该栅极触点部份移除该半导体有源层。该方法亦包括蚀刻该蚀刻过的第一金属层以形成源极与漏极电极。
附图说明
参考具有某些绘制在附图的实施例，可得到前文简要总结的本发明的更特别描述，如此，可详细了解之前陈述的本发明的特色。然而应注意，附图只绘示本发明的典型实施例，因本发明允许其他同等有效的实施例，故不将这些图视为本发明的范围的限制。
图1A至图1J显示根据一个实施例的各处理阶段的TFT；
图2A至图2H显示根据另一实施例的各处理阶段的TFT；
图3A至图3H显示根据另一实施例的各处理阶段的TFT；
图4A至图4J显示根据另一实施例的各处理阶段的TFT；
图5A至图5C显示使用湿式与干式蚀刻技术所制造的TFT；
图6A至图6J显示根据另一实施例的各处理阶段的TFT；
图7A至图7J显示根据另一实施例的各处理阶段的TFT；
图8A至图8H显示根据另一实施例的各处理阶段的TFT。
为助于了解，如可应用，则使用同一元件符号指定各图中的同一元件。应考量到在一个实施例中所揭露的元件可有利地在其他实施例中使用而无须特别详述。
具体实施方式
本发明大体上关于薄膜晶体管(TFT)以及制做TFT的方法。TFT的有源沟道可包含一种以上的金属，这些金属选自由锌、镓、锡、铟及镉所构成的群组。有源沟道可受掺杂或不受掺杂。有源沟道亦可包含氮及氧。为了在源极-漏极电极图案化期间保护有源沟道，蚀刻停止层可沉积于有源层上。蚀刻停止层防止有源沟道暴露至用于界定源极与漏极电极的等离子体。当对用于有源沟道的有源材料层进行湿式蚀刻时，蚀刻停止层与源极和漏极电极可被用作掩模。
图1A至图1J显示根据一个实施例的各处理阶段的TFT。在图1A至图1J中，图1A、1C、1E、1G、及1I显示元件部份，而图1B、1D、1F、1H与1J显示栅极触点部份。TFT显示如图1A与图1B中的结构100，该结构100具有栅极电极102、形成于栅极电极102上的栅极介电层104、形成于栅极介电层104上的有源层106、以及最后形成在有源层106上的蚀刻停止层108。结构100可形成于基板上。在一个实施例中，基板可包含玻璃。另一实施例中，基板可包含聚合物。另一实施例中，基板可包含塑料。另一实施例中，基板可包含金属。一个实施例中，栅极电极102包含导电材料。另一实施例中，栅极电极102包含金属。另一实施例中，栅极电极102包含一种金属，该金属选自由铬、钼、铝、钨、钽、铜或前述金属组合所构成的群组。可使用常规技术形成栅极电极102，这些技术包括溅镀、光刻以及使用第一掩模的蚀刻。
栅极介电层104可包含二氧化硅、氮氧化硅、氮化硅或前述材料的组合。可透过已知的沉积技术(包括等离子体辅助化学气相沉积(PECVD))沉积栅极介电层104。
在一个实施例中，退火有源层106。另一实施例中，有源层106暴露至等离子体处理。退火及/或等离子体处理可增加有源层106的迁移率。有源层106可包含具有一种或多种元素的化合物，这些元素是选自由锌、锡、镓、镉及铟所构成的群组。在一个实施例中，该元素可包含具有d轨道受填充的元素。在另一实施例中，该元素可包含具有f轨道受填充的元素。有源层106亦可包含氧与氮。一个实施例中，该化合物可受掺杂。可用的适合掺杂剂包括Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy、与SiC。一个实施例中，掺杂剂包含铝。在一个实施例中，有源层106可包含氧与选自由锌、锡、镓、镉及铟所构成的群组的元素。
有源层106可藉由反应性溅镀而沉积。反应性溅镀法可在用于处理大面积基板的物理气相沉积(PVD)腔室中实行，这些腔室诸如4300PVD腔室，可购自AKT America，Inc.，这是美国加州Santa Clara的应用材料公司的子公司。然而，因为根据该方法产生的有源层可透过结构与成份而决定，应了解该反应性溅镀法可具有在其他系统配置中的可利用性，这些系统包括经装设以处理大面积圆基板的系统以及由其他制造商生产的系统，包括卷对卷处理平台。应了解到亦可利用其他方法沉积有源层106，这些方法包括化学气相沉积(CVD)、原子层沉积(ALD)或旋转涂布处理。
对于PVD而言，溅镀标靶可含有锌、铟、锡、镓与镉中的一者或多者。亦可存在一种以上的掺杂剂。溅镀可包含完全反应性溅镀。完全反应性溅镀包含溅射在形成反应性材料的大气中不含反应性材料的标靶。完全反应性溅镀有别于其中标靶不仅含有金属还含有反应物的RF反应性溅镀。在RF反应性溅镀中，材料被溅射，随后进一步与反应性气体中提供的额外反应物反应。
对于本发明而言，用于完全反应性溅镀的溅镀标靶可包含锌、铟、锡、镓及镉中的一者或多者，而掺杂剂可存在或不存在。在标靶中不存在氧或氮。溅镀标靶可受DC偏压，同时惰性气体、含氮气体以及含氧气体被导入溅镀腔室中。含氮气体的氮与含氧气体的氧随后与锌、铟、锡、镓及镉中的一者或多者反应，以沉积该层于基板上。在一个实施例中，惰性气体可包含氩。在一个实施例中，含氮气体可选自由氮气、二氧化氮及前述含氮气体的组合所构成的群组。在一个实施例中，含氧气体可选自由氧气、臭氧、二氧化氮及前述含氧气体的组合所构成的群组。有源层106可以是结晶的或半结晶的。在一个实施例中，有源层106可为无定形的。
可透过包覆式沉积(blanket depositing)形成蚀刻停止层108，之后沉积光刻胶，再之后显影图案。蚀刻停止层108可透过等离子体蚀刻而图案化，该等离子体蚀刻是使用一种以上选自由含氟蚀刻剂(这些含氟蚀刻剂是诸如CF4、C2F6、CHF3、C4F6)、氧、氮、诸如氩之类的惰性气体或前述气体的组合所构成的群组的气体。在一个实施例中，蚀刻停止层108可包含氮化硅。另一实施例中，蚀刻停止层108可包含氮氧化硅。又一实施例中，蚀刻停止层108可包含氧化硅。可透过已知的沉积技术(包括PECVD与旋转涂布)沉积蚀刻停止层108。在一个实施例中，可利用第二掩模以图案式沉积蚀刻停止层108。在蚀刻停止层108形成之后，第二掩模可移除，使得蚀刻停止部110得以留下，如图1C所示。如图1D所示，在结构100的栅极触点部份上的蚀刻停止层108全部被移除。
形成蚀刻停止部110之后，蚀刻有源层106以移除有源材料层106的不需要的部份，如图1E所示。有源材料层106完全从栅极触点部份移除，如图1F所示。蚀刻是以第三掩模执行。
在蚀刻有源材料层106与栅极介电层104之后，栅极触点通孔112形成。为了形成栅极触点通孔112，第四掩模沉积于结构100上，随后在栅极触点部份中的栅极电极102上暴露的栅极介电层104受到蚀刻，以暴露栅极电极102，如图1H所示。元件部份维持未受蚀刻，如图1G所示。随后移除第四掩模。
暴露栅极电极102之后，可沉积及蚀刻金属层。可使用第五掩模蚀刻金属层。可利用等离子体蚀刻法蚀刻金属层。在一个实施例中，等离子体蚀刻法可包含将金属层暴露至含有具有一元素的气体的等离子体，该元素选自氯、氧、氟或前述元素的组合所构成的群组。随后可使用湿式蚀刻剂以蚀刻有源层106与源极及漏极电极114以界定有源层106与源极及漏极电极114的最终结构。湿式蚀刻剂可包含任何常规湿式蚀刻剂，该蚀刻剂可蚀刻一有效量，该有效量使有源层106蚀刻而不至于使蚀刻停止部110与源极及漏极电极114受到蚀刻。蚀刻剂可包含pH值低于3的酸或pH值高于10的碱。在一个实施例中，蚀刻剂可包含稀释的HCl。在另一实施例中，蚀刻剂可包含与显影光刻胶所使用的相同的液体。
蚀刻后，可移除第五掩模，而留下源极及漏极电极114(如图1I所示)，且金属接点116维持沉积在栅极触点通孔112中以与栅极电极102接触(如图1J所示)。因此，如图1A至图1J所示形成TFT的过程中，利用五个单独的掩模。
图2A至图2H中显示根据另一实施例的各处理阶段的TFT。在图2A至图2H中，图2A、2C、2E与2G显示元件部份，而图2B、2D、2F与2H显示栅极触点部份。图2A与图2B中所示的结构200包括栅极电极202、栅极介电层204、有源材料层206与蚀刻停止层208，如前文所述。可透过包覆式沉积导电层且随后使用第一掩模蚀刻而形成栅极电极202。
蚀刻停止层208可随后透过在蚀刻停止层208上形成第二掩模而被图案化。一旦第二掩模被移除，蚀刻停止部210留在元件部份上(如图2C所示)，而无蚀刻停止层留在栅极触点部份上(如图2D所示)。
形成蚀刻停止部210且蚀刻停止层208已从栅极触点部份移除后，可使用第三掩模蚀刻有源材料层206并且可将有源材料层206从栅极触点部份移除。钝化层212可沉积于有源材料层206上。可将钝化层212沉积达到介于约1000埃(Angstrom)至约5000埃的厚度。在一个实施例中，钝化层212可包含二氧化硅或氮化硅。使用第四掩模蚀刻钝化层212以界定有源材料层206的金属触点区域214(如图2E所示)，并且形成穿过钝化层212以及栅极介电层204的开口216以暴露栅极电极202(如图2F所示)。此后，可以第五掩模沉积及图案化金属层，以形成源极及漏极电极218(如图2G所示)以及金属触点220，该金属触点与栅极电极在栅极触点部份接触(如图2H所示)。
图3A至图3H显示根据另一不具有交叉介电质触点的实施例的各处理阶段的TFT。在图3A至图3H中，图3A、3C、3E与3G显示元件部份，而图3B、3D、3F与3H显示栅极触点部份。结构300包括栅极电极302、栅极介电层304、有源材料层306与蚀刻停止层308。如前，可使用第一掩模图案化用于形成栅极电极302的导电层。可使用第二掩模图案化蚀刻停止层308，以形成蚀刻停止部310(如图3C所示)，并且从栅极触点部份移除蚀刻停止层308(如图3D所示)。金属层312随后沉积于蚀刻停止部310与有源材料层306上。随后使用第三掩模以界定源极及漏极电极314(如图3E所示)并且从栅极触点部份移除金属层312，使得有源材料层306留在栅极触点部份上(如图3F所示)。随后使用源极及漏极电极314做为掩模蚀刻暴露的有源材料层306，使得有源材料层306从栅极触点部份移除(如图3H所示)。因此，在图3A至图3H中所示的TFT的形成中，只用了三个掩模。源极及漏极电极在做为掩模时，并非单为了图案化的目的而沉积及移除。换句话说，在此有三个掩模形成步骤以及三个掩模移除步骤。为了执行蚀刻，干式蚀刻处理较佳。
图4A至图4J显示根据另一具有部份交叉介电质触点的实施例的各处理阶段的TFT。在图4A至图4J中，图4A、4C、4E、4G及4I显示元件部份，而图4B、4D、4F、4H与4J显示栅极触点部份。图4A与图4B中所示的结构400包括栅极电极402、栅极介电层404、有源材料层406与蚀刻停止层408。可透过包覆式沉积导电层并且随后使用第一掩模蚀刻该导电层而形成栅极电极402。可透过使用第二掩模图案化蚀刻停止层408而蚀刻该蚀刻停止层408并且在元件部份上形成蚀刻停止部410，同时从栅极触点部份移除蚀刻停止层408。金属层412随后沉积于有源材料层406与蚀刻停止部410上，如图4C与图4D所示。随后使用第三掩模图案化金属层412，以界定元件部份上的源极及漏极电极414(如图4E所示)并且从栅极触点部份移除金属层412(如图4F所示)。随后，使用源极及漏极电极414做为掩模在暴露区域中移除有源材料层406(如图4G所示)，使得有源材料层406从栅极触点部份移除(如图4H所示)。此后，透过使用第四掩模蚀刻栅极介电层404，栅极电极402暴露于栅极触点部份中(如图4J所示)，同时元件部份维持未改变(如图4I所示)。关于蚀刻，干式蚀刻为所利用的较佳蚀刻剂。
图5A至图5C显示使用湿式与干式蚀刻技术所制造的TFT。显示于图5A至图5C中的结构每一者具有栅极电极502、栅极介电层504、有源材料层506与蚀刻停止部508和源极及漏极电极510。图5A中，源极及漏极电极510与有源材料层506两者皆是使用干式或等离子体蚀刻处理而被图案化。透过以干式或等离子体蚀刻处理进行蚀刻，源极及漏极电极510每一者具有渐缩的轮廓512。有源材料层506亦具有渐缩轮廓514。然而，当有源材料层506是以湿式蚀刻剂图案化而源极及漏极电极510是以干式或等离子体蚀刻剂图案化时，有源材料层506具有从源极及漏极电极510凹入的底切部份516，而源极及漏极电极510具有渐缩部份518，如图5B所示。当有源材料层506与源极及漏极电极510二者皆以湿式蚀刻剂蚀刻时，有源材料层506具有从源极及漏极电极510凹入的底切部份522，而源极及漏极电极510每一者具有平直部份520，如图5C所示。因此，蚀刻处理的选择可能影响元件结构。大体而言，干式或等离子体蚀刻处理较佳，因为这种处理提供渐缩的轮廓而非底切轮廓。此外，单一处理配方可用于蚀刻有源材料层与源极及漏极电极二者。倘若使用湿式蚀刻处理，随后可能需要个别的湿式蚀刻化学物质，以蚀刻有源材料层与源极及漏极电极。
图6A至图6J显示根据另一实施例的各处理阶段的TFT。在图6A至图6J中，图6A、6C、6E、6G及6I显示元件部份，而图6B、6D、6F、6H与6J显示栅极触点部份。图6A与图6B中所示的结构600包括栅极电极602、栅极介电层604与有源材料层606。栅极电极602是透过沉积导电层且随后使用第一掩模蚀刻该导电层而形成。之后使用第二掩模将有源材料层606图案化，以形成元件部份上的有源沟道608(如图6C所示)并且将有源材料层606完全地从栅极触点部份移除(如图6D所示)。接着，蚀刻停止层610沉积于暴露的栅极介电层604与有源沟道608上。随后使用第三掩模蚀刻开口612、614进入图6G所示的元件部份与图6H所示的栅极触点部份二者中的蚀刻停止层610。在栅极触点部份中，栅极介电层604亦受到蚀刻。栅极介电层604被元件部份中的有源沟道608覆盖而因此未受蚀刻。此后，使用第四掩模将导电层沉积成一图案，以在元件部份处形成源极及漏极电极616而在栅极触点部份处形成金属接点618。对于蚀刻处理而言，湿式或干式蚀刻是适合的。然而，注意仅用四个掩模形成TFT。
图7A至图7J显示根据另一实施例的各处理阶段的TFT。在图7A至图7J中，图7A、7C、7E、7G及7I显示元件部份，而图7B、7D、7F、7H与7J显示栅极触点部份。图7A与图7B中所示的结构700包括栅极电极702、栅极介电层704、有源材料层706与蚀刻停止层708。栅极触点702可透过沉积导电层且随后使用第一掩模蚀刻该导电层而形成。可使用第二掩模蚀刻该蚀刻停止层708以形成蚀刻停止部710(如图7C所示)并且完全地从栅极触点部份移除蚀刻停止层708(如图7D所示)。随后使用蚀刻停止部710做为掩模而蚀刻有源材料层706，以从栅极触点移除有源材料层706并且以形成有源沟道712。钝化层714随后沉积于暴露的栅极介电层704与蚀刻停止部710上。随后使用第三掩模蚀刻钝化层714与栅极介电层704以及部份的蚀刻停止部710。钝化层714与栅极介电层704受蚀刻，以形成在图7F与图7H中所示的栅极触点部份处的开口716并且暴露栅极电极702。钝化层714与蚀刻停止部710受到蚀刻以暴露有源沟道712，如图7G所示。之后，使用第四掩模沉积与图案化金属层，以形成图7I中所示的元件部份中的源极及漏极电极720以及图7J中所示的栅极触点部份中的金属触点722。
图8A至图8H显示根据另一实施例的各处理阶段的TFT。在图8A至图8H中，图8A、8C、8E与8G显示元件部份，而图8B、8D、8F及8H显示栅极触点部份。如图8A与图8B二者中所示，结构800包括栅极电极802、栅极介电层804、有源材料层806、第一金属层808与第二金属层810。栅极电极802可包含如前文所述的材料。栅极电极802可透过沉积金属层随后使用第一掩模蚀刻该金属层而形成。
之后，可使用第二掩模蚀刻第二金属层810以移除栅极触点部份上的第二金属层810(如图8D所示)以及留下元件部份上的蚀刻停止部812(如图8C所示)。在一个实施例中，第二金属层810可包含金属。另一实施例中，第二金属层810可包含铜。可使用湿式蚀刻化学物质蚀刻第二金属层810。当第二金属层810包含铜时，湿式蚀刻化学物质较佳，因为非常难以用干式或等离子体蚀刻处理来蚀刻铜。在一个实施例中，第二金属层810与第一金属层808包含不同金属。在另一实施例中，第一金属层包含钼而第二金属层包含铜。既可用干式/等离子体蚀刻处理蚀刻钼，亦可用湿式蚀刻化学物质蚀刻钼。
第二金属层810受到蚀刻而留下蚀刻停止部812后，可沉积且图案化光刻胶，以形成第三掩模814。透过使用第三掩模814，可使用干式或等离子体蚀刻处理来蚀刻第一金属层808。在蚀刻第一金属层期间，有源材料层806不会大幅度受到蚀刻，因为有源材料层806难以用干式或等离子体蚀刻化学物质蚀刻。在第一金属层808已被蚀刻而形成蚀刻金属层816之后，将蚀刻金属层816做为掩模以蚀刻有源材料层806而形成有源沟道818。因此，可无须沉积及形成第四掩模而形成有源沟道818。当第一金属层808受蚀刻且有源材料层806受蚀刻时，第一金属层808与有源材料层806完全从栅极触点部份移除，如图8F与8H所示。
在有源沟道818如图8E所示般形成后，可剥除掩模814，并且可使用蚀刻停止部812做为掩模，以使用干式或等离子体蚀刻处理对该受蚀刻的金属层816蚀刻，而形成源极及漏极电极820，如图8G所示。因此，受蚀刻的金属层816在无须沉积另一掩模的情况下蚀刻。因此，可使用五个不同的蚀刻步骤(即，蚀刻栅极电极802、第二金属层810、第一金属层808、有源材料层806与已经蚀刻过的第一金属层816)完成在图8A至8H中所示的处理，同时仅形成及移除三个掩模。
应了解到在以下两者之间存在差异：(a)形成用于蚀刻一层且随后在蚀刻后移除的掩模、(b)在元件中具有功能、但能够做为掩模以蚀刻该掩模下方的层的层。在前述文本中，栅极电极是透过以下步骤图案化：物理性沉积一层(诸如光刻胶)、显影该光刻胶以形成掩模、使用该掩模蚀刻金属层以及移除该掩模使得该残留层为栅极电极。然而，其他层中的某些层是使用在该层上方的层做为掩模而受到蚀刻。例如，可蚀刻有源材料层而无需(或不必沉积)任何光刻胶层或沉积掩模。蚀刻停止部或源极及漏极电极可做为掩模，而不沉积随后移除的掩模。因此，当使用「掩模」时，该「掩模」并非是被沉积且被移除的物理上独立的个体。透过不使用额外掩模，基板处理量可增加，因为在光刻胶的实例中，不需要沉积、显影及移除掩模。
透过利用源极及漏极电极与蚀刻停止层做为掩模，有源层可受到蚀刻而无须沉积及移除额外掩模。在无额外掩模的情况下，可废弃先前技术方法中的数种处理步骤。透过利用较少的掩模，可增加基板处理量。除了利用较少掩模的优点外，湿式蚀刻与干式或等离子体蚀刻二者可用在制造TFT中。湿式蚀刻的选择性与干式或等离子体蚀刻的选择性可用于对技术人员有益之处，使得基本上可使用元件的个别层做为掩模，以致无须沉积及移除个别掩模。因此，可使用极少掩模，而基板处理量可增加。
前述是导向本发明的实施例，本发明的其他与进一步的实施例可在不背离本发明的基本范畴的情况下设计，而这些范畴由随后的权利要求书所决定。

Claims (40)

1.一种薄膜晶体管形成方法，包含： 
使用第一掩模在一基板上沉积与图案化一栅极电极； 
沉积一栅极介电层于该图案化的栅极电极上； 
沉积一半导体有源层于该栅极介电层上，该半导体有源层包含氧、氮以及选自由锌、铟、镉、镓及锡所构成的群组中的一种或多种元素； 
沉积一蚀刻停止层于该有源层上； 
形成第二掩模于该蚀刻停止层上； 
蚀刻该蚀刻停止层以形成该薄膜晶体管的元件部分的图案化蚀刻停止层，并且从该薄膜晶体管的栅极触点部分移除该蚀刻停止层以暴露该半导体有源层； 
移除该第二掩模以暴露该图案化蚀刻停止层； 
沉积一金属层于该图案化蚀刻停止层及该半导体有源层上； 
于该薄膜晶体管的该元件部分处，形成第三掩模于该金属层上； 
蚀刻该金属层，以界定一源极电极与一漏极电极于该元件部分处，并且从该栅极触点部分移除该金属层； 
移除该第三掩模； 
使用该源极电极与漏极电极做为掩模来蚀刻该半导体有源层，以从该栅极触点部分移除该半导体有源层并且暴露该栅极触点部分中的栅极介电层；以及 
使用第四掩模来蚀刻该栅极介电层，以暴露该栅极触点部分中的栅极触点。 
2.如权利要求1所述的方法，其中该金属层与该半导体有源层是透过使用一等离子体蚀刻处理而被蚀刻的。 
3.如权利要求2所述的方法，其中蚀刻该有源层的步骤包含以下步骤： 
将该源极电极、该漏极电极与该图案化蚀刻停止层共同用作一掩模，而无需沉积与移除第五掩模。 
4.如权利要求1所述的方法，其中该半导体有源层是透过使用一湿式蚀刻处 理而被蚀刻的，而该金属层是透过使用一等离子体蚀刻处理而被蚀刻的。 
5.如权利要求1所述的方法，其中该半导体有源层与该金属层是透过使用一湿式蚀刻处理而被蚀刻的。 
6.一种薄膜晶体管形成方法，包含： 
使用第一掩模在一基板上沉积与图案化一栅极电极； 
沉积一栅极介电层于该图案化的栅极电极上； 
沉积一半导体有源层于该栅极介电层上，该半导体有源层包含氧、氮以及选自由锌、铟、镉、镓及锡所构成的群组中的一种或多种元素； 
使用第二掩模图案化该半导体有源层，以在该薄膜晶体管的元件部分中形成一有源沟道并且从该薄膜晶体管的一栅极触点部分移除该半导体有源层并且暴露该栅极触点部分中的栅极介电层； 
沉积一蚀刻停止层于该元件部分中的有源沟道上以及该栅极触点部分中的栅极介电层上； 
使用第三掩模蚀刻该蚀刻停止层以形成该元件部分中的一图案化蚀刻停止层并且蚀刻穿透该蚀刻停止层以及该栅极触点部分中的栅极介电层以暴露该栅极触点部分中的栅极触点； 
沉积一金属层于该图案化蚀刻停止层、该半导体有源层与该栅极触点部分上；以及 
以第四掩模蚀刻该金属层，以界定该元件部分处的一源极电极与一漏极电极并且形成在该栅极触点部分处的一金属触点。 
7.如权利要求6所述的方法，其中该金属层与该半导体有源层是透过使用一等离子体蚀刻处理而被蚀刻的。 
8.如权利要求6所述的方法，其中该半导体有源层是透过使用一湿式蚀刻处理而被蚀刻的，而该金属层是透过使用一等离子体蚀刻处理而被蚀刻的。 
9.如权利要求6所述的方法，其中该半导体有源层与该金属层是透过使用一湿式蚀刻处理而被蚀刻的。 
10.一种薄膜晶体管形成方法，包含： 
使用第一掩模在一基板上沉积与图案化一栅极电极； 
沉积一栅极介电层于该图案化的栅极电极上； 
沉积一半导体有源层于该栅极介电层上，该半导体有源层包含氧、氮以及选自由锌、铟、镉、镓及锡所构成的群组中的一种或多种元素； 
沉积一蚀刻停止层于该有源层上； 
使用第二掩模蚀刻该蚀刻停止层，以形成该薄膜晶体管的元件部分的图案化蚀刻停止层并且从该薄膜晶体管的栅极触点部分移除该蚀刻停止层以暴露该半导体有源层； 
使用该图案化蚀刻停止层做为一掩模来蚀刻该半导体有源层，以暴露该栅极触点部分中的栅极介电层并形成一有源沟道； 
沉积一钝化层于该元件部分以及该栅极触点部分上； 
使用第三掩模来蚀刻穿透该钝化层以及该图案化蚀刻停止层，以暴露该元件部分中的有源沟道，并且蚀刻穿透该钝化层与该栅极触点部分中的栅极介电层，以暴露该栅极电极； 
沉积一金属层于该图案化蚀刻停止层与该半导体有源层上；以及 
使用第四掩模来蚀刻该金属层，以界定在该元件部分处的一源极电极与一漏极电极以及在该栅极触点部分中的一金属触点。 
11.如权利要求10所述的方法，其中该金属层与该半导体有源层是透过使用一等离子体蚀刻处理而被蚀刻的。 
12.如权利要求10所述的方法，其中该半导体有源层是透过使用一湿式蚀刻处理而被蚀刻的，而该金属层是透过使用一等离子体蚀刻处理而被蚀刻的。 
13.如权利要求10所述的方法，其中该半导体有源层与该金属层是透过使 用一湿式蚀刻处理而被蚀刻的。 
14.一种薄膜晶体管形成方法，包含： 
使用第一掩模在一基板上沉积与图案化一栅极电极； 
沉积一栅极介电层于该图案化的栅极电极上； 
沉积一半导体有源层于该栅极介电层上，该半导体有源层包含氧、氮以及选自由锌、铟、镉、镓及锡所构成的群组中的一种或多种元素； 
沉积具有第一成份的第一金属层于该有源层上； 
沉积具有有别于该第一成份的第二成份的第二金属层于该第一金属层上； 
使用第二掩模来蚀刻该第二金属层，以形成一个或多个蚀刻停止部于该薄膜晶体管的元件部分上，同时从该薄膜晶体管的一栅极触点部分移除该第二金属层； 
形成第三掩模于蚀刻过的第二金属层上； 
蚀刻该第一金属层，以从该栅极触点部分移除该第一金属层并且以在该元件部分上形成蚀刻过的第一金属层； 
蚀刻该半导体有源层，以形成该元件部分中的有源沟道并且从该栅极触点部分移除该半导体有源层；以及 
蚀刻被蚀刻过的第一金属层以形成源极与漏极电极。 
15.如权利要求14所述的方法，其中蚀刻该第二金属层的步骤包含湿式蚀刻。 
16.如权利要求15所述的方法，其中蚀刻该第一金属层包括等离子体蚀刻。 
17.如权利要求16所述的方法，其中蚀刻该半导体有源层包括湿式蚀刻。 
18.如权利要求17所述的方法，其中蚀刻该第一金属层包括等离子体蚀刻。 
19.如权利要求18所述的方法，其中通过施加直流电偏压至金属溅镀标靶并引入含氧气体以及含氮气体来沉积该半导体有源层，其中该金属溅镀标靶包 括选自该由锌、铟、镉、镓及锡所构成的群组中的该一种或多种元素。 
20.如权利要求19所述的方法，其中该含氧气体以及该含氮气体是独立的气体，其中该金属溅镀标靶包括掺杂剂，该掺杂剂选自由Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy、SiC以及上述元素的组合所构成的群组，并且其中该半导体有源层包括掺杂剂，该掺杂剂选自由Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy、SiC以及上述元素的组合所构成的群组。 
21.一种薄膜晶体管形成方法，包括： 
使用第一掩模在一基板上沉积与图案化一栅极电极； 
沉积一栅极介电层于该图案化的栅极电极上； 
沉积一半导体有源层于该栅极介电层上，该半导体有源层包括： 
氧、锌、铟、以及镓； 
氧、氮、锌、铟、以及镓；或者 
氧、氮、锡以及锌； 
沉积一蚀刻停止层于该半导体有源层上； 
形成第二掩模于该蚀刻停止层上； 
蚀刻该蚀刻停止层以形成该薄膜晶体管的元件部分的图案化蚀刻停止层，并且从该薄膜晶体管的栅极触点部分移除该蚀刻停止层以暴露该半导体有源层； 
移除该第二掩模以暴露该图案化蚀刻停止层； 
沉积一金属层于该图案化蚀刻停止层及该半导体有源层上； 
于该薄膜晶体管的该元件部分处，形成第三掩模于该金属层上； 
蚀刻该金属层，以界定一源极电极与一漏极电极于该元件部分处，并且从该栅极触点部分移除该金属层； 
移除该第三掩模； 
使用该源极电极与漏极电极做为掩模来蚀刻该半导体有源层，以从该栅极触点部分移除该半导体有源层并且暴露该栅极触点部分中的栅极介电层；以及 
使用第四掩模来蚀刻该栅极介电层，以暴露该栅极触点部分中的栅极触点。 
22.如权利要求21所述的方法，其中该金属层与该半导体有源层是透过使用一等离子体蚀刻处理而被蚀刻的。 
23.如权利要求22所述的方法，其中蚀刻该半导体有源层的步骤包含以下步骤： 
将该源极电极、该漏极电极与该图案化蚀刻停止层共同用作一掩模，而无需沉积与移除第五掩模。 
24.如权利要求21所述的方法，其中该半导体有源层是透过使用一湿式蚀刻处理而被蚀刻的，而该金属层是透过使用一等离子体蚀刻处理而被蚀刻的。 
25.如权利要求21所述的方法，其中该半导体有源层与该金属层是透过使用一湿式蚀刻处理而被蚀刻的。 
26.一种薄膜晶体管形成方法，包括： 
使用第一掩模在一基板上沉积与图案化一栅极电极； 
沉积一栅极介电层于该图案化的栅极电极上； 
沉积一半导体有源层于该栅极介电层上，该半导体有源层包括； 
氧、锌、铟、以及镓； 
氧、氮、锌、铟、以及镓；或者 
氧、氮、锡以及锌； 
使用第二掩模图案化该半导体有源层，以在该薄膜晶体管的元件部分中形成一有源沟道并且从该薄膜晶体管的一栅极触点部分移除该半导体有源层并且暴露该栅极触点部分中的栅极介电层； 
沉积一蚀刻停止层于该元件部分中的有源沟道上以及该栅极触点部分中的栅极介电层上； 
使用第三掩模蚀刻该蚀刻停止层以形成该元件部分中的一图案化蚀刻停止层并且蚀刻穿透该蚀刻停止层以及该栅极触点部分中的栅极介电层以暴露该栅极触 点部分中的栅极触点； 
沉积一金属层于该图案化蚀刻停止层、该半导体有源层与该栅极触点部分上；以及 
以第四掩模蚀刻该金属层，以界定该元件部分处的一源极电极与一漏极电极并且形成在该栅极触点部分处的一金属触点。 
27.如权利要求26所述的方法，其中该金属层与该半导体有源层是透过使用一等离子体蚀刻处理而被蚀刻的。 
28.如权利要求26所述的方法，其中该半导体有源层是透过使用一湿式蚀刻处理而被蚀刻的，而该金属层是透过使用一等离子体蚀刻处理而被蚀刻的。 
29.如权利要求26所述的方法，其中该半导体有源层与该金属层是透过使用一湿式蚀刻处理而被蚀刻的。 
30.一种薄膜晶体管形成方法，包括： 
使用第一掩模在一基板上沉积与图案化一栅极电极； 
沉积一栅极介电层于该图案化的栅极电极上； 
沉积一半导体有源层于该栅极介电层上，该半导体有源层包括： 
氧、锌、铟、以及镓； 
氧、氮、锌、铟、以及镓；或者 
氧、氮、锡以及锌； 
沉积一蚀刻停止层于该半导体有源层上； 
使用第二掩模蚀刻该蚀刻停止层，以形成该薄膜晶体管的元件部分的图案化蚀刻停止层并且从该薄膜晶体管的栅极触点部分移除该蚀刻停止层以暴露该半导体有源层； 
使用该图案化蚀刻停止层做为一掩模来蚀刻该半导体有源层，以暴露该栅极介电层并在该元件部分中形成一有源沟道； 
沉积一钝化层于该元件部分以及该栅极触点部分上； 
使用第三掩模来蚀刻穿透该钝化层以及该图案化蚀刻停止层，以暴露该元件部分中的有源沟道，并且蚀刻穿透该钝化层与该栅极触点部分中的栅极介电层，以暴露该栅极电极； 
沉积一金属层于该图案化蚀刻停止层与该有源沟道上；以及 
使用第四掩模来蚀刻该金属层，以界定在该元件部分处的一源极电极与一漏极电极以及在该栅极触点部分中的一金属触点。 
31.如权利要求30所述的方法，其中该金属层与该半导体有源层是透过使用一等离子体蚀刻处理而被蚀刻的。 
32.如权利要求30所述的方法，其中该半导体有源层是透过使用一湿式蚀刻处理而被蚀刻的，而该金属层是透过使用一等离子体蚀刻处理而被蚀刻的。 
33.如权利要求30所述的方法，其中该半导体有源层与该金属层是透过使用一湿式蚀刻处理而被蚀刻的。 
34.一种薄膜晶体管形成方法，包括： 
使用第一掩模在一基板上沉积与图案化一栅极电极； 
沉积一栅极介电层于该图案化的栅极电极上； 
沉积一半导体有源层于该栅极介电层上，该半导体有源层包括： 
氧、锌、铟、以及镓； 
氧、氮、锌、铟、以及镓；或者 
氧、氮、锡以及锌； 
沉积具有第一成份的第一金属层于该半导体有源层上； 
沉积具有有别于该第一成份的第二成份的第二金属层于该第一金属层上； 
使用第二掩模来蚀刻该第二金属层，以形成一个或多个蚀刻停止部于该薄膜晶体管的元件部分上，同时从该薄膜晶体管的一栅极触点部分移除该第二金属层； 
形成第三掩模于蚀刻过的第二金属层上； 
蚀刻该第一金属层，以从该栅极触点部分移除该第一金属层并且以在该元件 部分上形成蚀刻过的第一金属层； 
蚀刻该半导体有源层，以形成该元件部分中的有源沟道并且从该栅极触点部分移除该半导体有源层；以及 
蚀刻被蚀刻过的第一金属层以形成源极与漏极电极。 
35.如权利要求34所述的方法，其中蚀刻该第二金属层的步骤包含湿式蚀刻。 
36.如权利要求35所述的方法，其中蚀刻该第一金属层包括等离子体蚀刻。 
37.如权利要求36所述的方法，其中蚀刻该半导体有源层包括湿式蚀刻。 
38.如权利要求37所述的方法，其中蚀刻该第一金属层包括等离子体蚀刻。 
39.如权利要求38所述的方法，其中通过施加直流电偏压至金属溅镀标靶并引入含氧气体以及含氮气体来沉积该半导体有源层，其中该金属溅镀标靶包括选自由锌、铟、镓及锡所构成的群组中的一种或多种元素。 
40.如权利要求39所述的方法，其中该含氧气体以及该含氮气体是独立的气体，其中该金属溅镀标靶包括掺杂剂，该掺杂剂选自由Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy、SiC以及上述元素的组合所构成的群组，并且其中该半导体有源层包括掺杂剂，该掺杂剂选自由Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy、SiC以及上述元素的组合所构成的群组。 
CN201080053900.2A 2009-09-24 2010-09-17 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法 Expired - Fee Related CN102640294B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24546309P 2009-09-24 2009-09-24
US61/245,463 2009-09-24
PCT/US2010/049239 WO2011037829A2 (en) 2009-09-24 2010-09-17 Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch

Publications (2)

Publication Number Publication Date
CN102640294A CN102640294A (zh) 2012-08-15
CN102640294B true CN102640294B (zh) 2014-12-17

Family

ID=43756953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080053900.2A Expired - Fee Related CN102640294B (zh) 2009-09-24 2010-09-17 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法

Country Status (6)

Country Link
US (2) US7988470B2 (zh)
JP (1) JP5889791B2 (zh)
KR (1) KR101733718B1 (zh)
CN (1) CN102640294B (zh)
TW (1) TWI529810B (zh)
WO (1) WO2011037829A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
JP6064353B2 (ja) * 2011-09-27 2017-01-25 凸版印刷株式会社 薄膜トランジスタの製造方法
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI515910B (zh) 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
CN102651340B (zh) * 2011-12-31 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
KR20130092848A (ko) 2012-02-13 2013-08-21 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
WO2014109830A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. Metal oxynitride based heterojunction field effect transistor
KR102079715B1 (ko) 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103700625A (zh) * 2013-12-23 2014-04-02 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
TW201606861A (zh) * 2014-08-06 2016-02-16 中華映管股份有限公司 薄膜電晶體的製造方法
CN104795449B (zh) * 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN106024908A (zh) * 2016-07-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管制作方法和阵列基板制作方法
CN106206428A (zh) * 2016-09-05 2016-12-07 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
WO2018111247A1 (en) 2016-12-13 2018-06-21 Intel Corporation Passivation dielectrics for oxide semiconductor thin film transistors
JP2019114609A (ja) * 2017-12-21 2019-07-11 日本放送協会 薄膜トランジスタおよびその製造方法
US10566428B2 (en) * 2018-01-29 2020-02-18 Raytheon Company Method for forming gate structures for group III-V field effect transistors
US10797166B2 (en) * 2018-04-03 2020-10-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for IGZO active layer and oxide thin film transistor
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
US11616057B2 (en) 2019-03-27 2023-03-28 Intel Corporation IC including back-end-of-line (BEOL) transistors with crystalline channel material
CN111584424B (zh) * 2020-05-09 2023-11-28 Tcl华星光电技术有限公司 一种阵列基板制备方法
CN112309970B (zh) * 2020-10-30 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板的制作方法以及阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153893A (en) * 1993-11-05 2000-11-28 Sony Corporation Thin film semiconductor device for display
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
FR2579754B1 (fr) 1985-04-02 1987-07-31 Centre Nat Rech Scient Nitrures et oxynitrures utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, et dispositif de detection les contenant
US4769291A (en) 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
JPH02240637A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 液晶画像表示装置の製造方法
CA2034118A1 (en) 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JP2999280B2 (ja) 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP2994812B2 (ja) 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5346601A (en) 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (zh) 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JP3571785B2 (ja) 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5716480A (en) 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
US5668633A (en) * 1995-10-03 1997-09-16 General Electric Company Method and system for formulating a color match
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6153013A (en) 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
US6180870B1 (en) 1996-08-28 2001-01-30 Canon Kabushiki Kaisha Photovoltaic device
US6159763A (en) 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
US5993594A (en) 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
US6238527B1 (en) 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JPH11340471A (ja) * 1998-05-25 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW410478B (en) 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6388301B1 (en) 1998-06-01 2002-05-14 Kaneka Corporation Silicon-based thin-film photoelectric device
US6488824B1 (en) 1998-11-06 2002-12-03 Raycom Technologies, Inc. Sputtering apparatus and process for high rate coatings
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20020084455A1 (en) 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
KR100590925B1 (ko) 1999-07-30 2006-06-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법
US6228236B1 (en) 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
US6953947B2 (en) 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
US6620719B1 (en) 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
KR100679917B1 (ko) 2000-09-09 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
AU2002235146A1 (en) 2000-11-30 2002-06-11 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
JP2002252353A (ja) 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
WO2002073313A1 (en) 2001-03-13 2002-09-19 University Of Utah Structured organic materials and devices using low-energy particle beams
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4560245B2 (ja) 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
US20030207093A1 (en) 2001-12-03 2003-11-06 Toshio Tsuji Transparent conductive layer forming method, transparent conductive layer formed by the method, and material comprising the layer
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
WO2003085746A1 (en) 2002-04-09 2003-10-16 Kaneka Corporation Method for fabricating tandem thin film photoelectric converter
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
SG130013A1 (en) 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
JP2006521461A (ja) 2002-12-31 2006-09-21 日本板硝子株式会社 基板クリーニング装置を有するコータおよびそのようなコータを用いたコーティング堆積法
JP2004363560A (ja) 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP5068946B2 (ja) 2003-05-13 2012-11-07 旭硝子株式会社 太陽電池用透明導電性基板およびその製造方法
TWI222753B (en) 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
JP4344270B2 (ja) 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
KR100936908B1 (ko) * 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7816863B2 (en) 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
JP4823478B2 (ja) 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
TWI224868B (en) 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7122398B1 (en) 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US20050233092A1 (en) 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
US7125758B2 (en) 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
KR101260981B1 (ko) 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7158208B2 (en) 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060011139A1 (en) 2004-07-16 2006-01-19 Applied Materials, Inc. Heated substrate support for chemical vapor deposition
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7309895B2 (en) 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7628896B2 (en) 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
US7829471B2 (en) 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070030569A1 (en) 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
JP4968660B2 (ja) 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
US20070068571A1 (en) 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2007294709A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP4946156B2 (ja) 2006-05-01 2012-06-06 富士ゼロックス株式会社 半導体膜及びその製造方法、並びに、該半導体膜を用いた受光素子、電子写真用感光体、プロセスカートリッジ、画像形成装置
US20090023959A1 (en) * 2006-06-16 2009-01-22 D Amore Michael B Process for making dibutyl ethers from dry 1-butanol
KR101232062B1 (ko) * 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101340514B1 (ko) 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8372250B2 (en) 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
EP2183780A4 (en) 2007-08-02 2010-07-28 Applied Materials Inc THIN FILM TRANSISTORS USING THIN FILM SEMICONDUCTOR MATERIALS
US20090212287A1 (en) 2007-10-30 2009-08-27 Ignis Innovation Inc. Thin film transistor and method for forming the same
US8980066B2 (en) 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8436350B2 (en) 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153893A (en) * 1993-11-05 2000-11-28 Sony Corporation Thin film semiconductor device for display
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
JP2013506294A (ja) 2013-02-21
KR101733718B1 (ko) 2017-05-10
US20110266537A1 (en) 2011-11-03
TWI529810B (zh) 2016-04-11
TW201133643A (en) 2011-10-01
US7988470B2 (en) 2011-08-02
WO2011037829A2 (en) 2011-03-31
US8298879B2 (en) 2012-10-30
US20110070691A1 (en) 2011-03-24
CN102640294A (zh) 2012-08-15
JP5889791B2 (ja) 2016-03-22
WO2011037829A3 (en) 2011-06-23
KR20120081165A (ko) 2012-07-18

Similar Documents

Publication Publication Date Title
CN102640294B (zh) 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法
TWI415267B (zh) 製造具有蝕刻終止層之金屬氧化物薄膜電晶體陣列的製程
US7879698B2 (en) Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US7910920B2 (en) Thin film transistor and method of forming the same
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
GB2461761A (en) Thin film transistor and method of manufacture
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
KR101274708B1 (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
US20060163741A1 (en) TFT array panel and fabricating method thereof
US8586406B1 (en) Method for forming an oxide thin film transistor
US20120280235A1 (en) Thin film fet device and method for forming the same
US9236451B2 (en) Method of fabricating array substrate using dry etching process of silicon nitride
US7005332B2 (en) Fabrication method of thin film transistor
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
WO2019051930A1 (zh) 薄膜晶体管及其制造方法、显示面板
KR20150141452A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
US20190043995A1 (en) Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel
KR100477106B1 (ko) 엠아이씨/엠아이엘씨를 이용한 평판표시장치의 제조방법
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
GB2574266A (en) Transistor Arrays
CN106960814A (zh) 像素结构的制造方法
KR20070080721A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
JPS6158271A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141217