CN102640295A - 高迁移率单块p-i-n二极管 - Google Patents

高迁移率单块p-i-n二极管 Download PDF

Info

Publication number
CN102640295A
CN102640295A CN2010800545874A CN201080054587A CN102640295A CN 102640295 A CN102640295 A CN 102640295A CN 2010800545874 A CN2010800545874 A CN 2010800545874A CN 201080054587 A CN201080054587 A CN 201080054587A CN 102640295 A CN102640295 A CN 102640295A
Authority
CN
China
Prior art keywords
predecessor
layer
doped layer
substrate
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800545874A
Other languages
English (en)
Inventor
X·韩
N·拉贾戈帕兰
朴智爱
B·梅巴尔基
H·L·朴
金秉宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102640295A publication Critical patent/CN102640295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes

Abstract

在此描述在基板上形成高电流密度的垂直P-I-N二极管的方法。所述方法包括以下步骤：同时将含四族元素的前驱物结合依序式的暴露，所述依序式的暴露是以任一次序对n型掺杂剂前驱物及p型掺杂剂前驱物暴露。通过减少或消除掺杂剂前驱物的流动同时流入含四族元素的前驱物，而在n型层与p型层之间沉积本征层。在n型层、本征层与p型层中每一个的沉积期间，基板可留在相同的处理腔室中，且基板在相邻层的沉积之间不暴露至大气。

Description

高迁移率单块P-I-N二极管
相关申请的交叉引用
本申请要求2009年12月3日提出申请、发明名称为“高迁移率单块P-I-N二极管”的美国临时专利申请案61/266,264号的权益，所述临时申请通过引用结合于此。
发明背景
p-i-n二极管实用于高速及/或高功率应用中，同时亦增加检测应用中的捕获率。这些结构已经并入静态存储器模块中，其中二极管以单块式整合至存储器单元中。
水平定向的p-i-n二极管已经以类似CMOS晶体管的方式制造，所述制造藉由使用一序列的掩模通过离子注入而依序掺杂器件，所述掩模仅暴露基板中的需要p型或n型掺杂剂的的部分。存储器器件的高密度仰赖垂直p-i-n二极管的生产，所述垂直p-i-n二极管已通过沉积厚的本征层以及依序以例如低能量p型掺杂剂与高能量n型掺杂剂轰击层叠而使掺杂剂如期望般定位于p-i-n层叠中。需要后续的处理（例如激光退火）以“治愈”或增加p-i-n二极管层叠中的晶粒尺寸，这提高迁移率并且使得更高的电流密度得以达成。高温退火重新分配掺杂剂，这可能要与所生成的器件的性能达成折衷方案。
因此，需要新的沉积工艺以形成提供高迁移率（即，能够忍受高电流密度）且仍能精确控制掺杂剂分布的p-i-n二极管层叠。本申请解决这个需求与其他需求。
发明内容
在此描述在基板上形成高电流密度的垂直p-i-n二极管的方法。所述方法包括以下步骤：同时将含有四族元素的前驱物结合依序式的暴露，所述依序式的暴露是以任一次序对n型掺杂剂前驱物及p型掺杂剂前驱物暴露。通过减少或消除掺杂剂前驱物的流动同时流入含四族元素的前驱物，而在n型层与p型层之间沉积本征层。在n型层、本征层与p型层中的每一个的沉积期间，基板可留在相同的处理腔室中，且基板在相邻层的沉积之间不暴露至大气。
在一个实施例中，本公开提供一种在基板处理腔室中的基板处理区域内的基板上形成高电流密度垂直p-i-n二极管的方法。所述方法包括：将基板传送进入基板处理区域；流入具有四族流率的含四族元素的前驱物，同时亦以氢流率流入氢气至基板处理区域中，以在基板上形成多晶半导体膜；以及在基板处理区域中形成RF等离子体。所述方法进一步包括：在形成期间掺杂半导体膜，以形成垂直p-i-n膜层叠，所述形成过程依序通过以下步骤：(1)在第一掺杂层形成期间，以第一掺杂剂流率供应含第一掺杂剂的前驱物，(2)在本征层形成期间，基本上不供应含掺杂剂的前驱物的流率，以及(3)在第二掺杂层形成期间，以第二掺杂剂流率供应含第二掺杂剂的前驱物。所述第一掺杂层、所述本征层及所述第二掺杂层的形成是发生在相邻层的形成之间不将所述基板暴露至大气的情况下。界面附近的氧气的并入减少，而电子迁移率改善，并且第一掺杂层或第二掺杂层是n型层，而另一个是p型层。所述方法进一步包括将基板移出基板处理区域。
部分额外实施例与特征在随后的说明书中提出，而部分对于本领域普通技术人员而言在详阅此说明书后可易于了解，或者本领域普通技术人员可通过操作所揭露的实施例而了解部分额外实施例与特征。通过在说明书中描述的设备、结合物与方法，可了解与获得所揭露的实施例的特征与优点。
附图说明
通过参考本说明书的其余部分以及附图，可进一步了解本发明的本质与优点，其中类似的元件符号用于各附图中以指类似的部件。在一些例子中，次符号与元件符号相关联并且跟随破折号，以标注多个类似部件中的一个。当提及一参考元件符号而未专指既存次符号时，这旨在指代所有多个类似的部件。
第1图是说明根据本发明实施例的制造p-i-n二极管层叠的选择的步骤的流程图；
第2图是说明根据本发明实施例的用于形成基于p-i-n二极管的存储器器件的选择的步骤的另一流程图；
第3图是根据本发明实施例的圆柱状p-i-n二极管的透视图；
第4图显示根据本发明实施例的基板处理系统；
第5图显示根据本发明实施例的基板处理腔室。
具体实施方式
在此描述在基板上形成高电流密度的垂直p-i-n二极管的方法。所述方法包括以下步骤：同时将含有四族元素的前驱物结合依序式的暴露，所述依序式的暴露是以任一次序对n型掺杂剂前驱物及p型掺杂剂前驱物暴露。通过减少或消除掺杂剂前驱物的流动同时流入含四族元素的前驱物，而在n型层与p型层之间沉积本征层。在n型层、本征层与p型层中的任一个的沉积期间，基板可留在相同的处理腔室中，且基板在相邻层的沉积之间不暴露至大气。
在此呈现的方法使得p-i-n二极管层叠在不使用离子注入的情况下形成，离子注入会需要高温退火以激活注入的掺杂剂。p-i-n二极管层叠亦在沉积期间不将基板暴露至大气的情况下形成，因而避免在层叠内形成薄的氧化物层。薄的氧化物层可能减少器件的电子迁移率并且降低最大容忍电流密度。最大容忍电流密度是不会通过例如重新分布掺杂剂而快速劣化性能的最高电流密度。
示例性p-i-n二极管形成工艺
第1图是绘示根据本发明实施例的制造p-i-n二极管膜层叠的方法100中选择的操作的流程图。方法100包括将基板传送进入基板处理区域102。启动且持续氢气流103，同时GeH4与SiH4流传递至基板处理区域104。在生长膜层叠期间，RF等离子体存在于基板处理区域中。在操作105中，当硅锗膜生长时传递掺杂剂前驱物序列。在示例性序列105中，首先流入含硼前驱物（例如TEB、TMB、BH3、B2H6、更高级的硼烷…），随后是无（或低度）流动的期间，而之后流入含磷前驱物（例如PH3…）。此序列造成p-i-n二极管层叠具有在本征层下方的p型层，而本征层又在n型层下方。p-i界面与i-n界面二者皆为次表面，并且在此点受到保护，而基板可从基板处理区域移出108。
应该避免在序列开始或结束处的本征层，以形成p-i-n层而不是非期望的i-p-i-n结构或p-i-n-i结构。此类结构可以许多途径避免。掺杂剂前驱物可在GeH4与SiH4流入的同时启动。或者，可启动GeH4与SiH4流并且使GeH4与SiH4流得以建立稳态流动。在给基板处理区域的等离子体功率开启之前或大致同时，可在那时开始掺杂剂前驱物流动。类似地，为了避免在序列结束处的本征区域，可停止等离子体功率，而掺杂剂前驱物、GeH4与SiH4的流可在关闭等离子体功率的同时停止。这些流亦可在关闭等离子体功率后停止，并且甚至各流在不同时间停止。这些用于限制本征层主要地驻留在掺杂层之间的序列亦可应用到在此呈现的、各实施例中的其他方法中。
GeH4与SiH4流二者在第1图的硅锗膜的生长中一直持续。其他实施例中，GeH4与SiH4流的任一者或二者在第一掺杂层与本征层之间、或本征层与第二掺杂层之间中断。形成硅锗期间氢气的存在确保膜是多晶的。更高的氢气流一般将造成多晶膜内更大的晶域，这增加电子迁移率并且帮助p-i-n二极管忍受更高的电流密度。氢气流率比GeH4与SiH4流率的总和大一倍数，在不同实施例中，所述倍数为约15或大于15，约20或大于20，约25或大于25，或者是约30或大于30。在无伴随氢气流的情况下，沉积的膜可为非晶的。
此序列的变化显然是可能的。所述序列可以含磷前驱物开始，并且以含硼前驱物结束，这会造成p-i-n二极管层叠的n型层在本征层下方，且p型层为最上层。锗可从其他前驱物供应，例如二锗烷（Ge2H6）或更高级的锗烷。类似地，硅可从其他前驱物供应，例如二硅烷（Si2H6）或更高级的硅烷。硅烷和锗烷类的前驱物亦可以卤素取代的替代物置换，所述替代物的一些或所有氢被卤素取代。
p型掺杂剂与n型掺杂剂可有别于在第1图的示例中所使用的那些。可使用镓取代硼以生成p型层，而可使用砷或锑取代磷。相同类型的掺杂剂的结合亦可用在实施例中。适合用于传递镓至基板处理区域的前驱物包括三乙基镓（TEG）及三甲基镓（TMG）。最常见的砷的掺杂剂是砷化氢（AsH3），而示例性的锑的掺杂剂包括锑化氢（SbH3）、三乙基锑（TESb）及三甲基锑（TMSb）。含掺杂剂的前驱物可包括所有所列的前驱物的卤素取代的型式，其中卤素（F、Cl、Br…）取代一些或所有存在于上述含掺杂剂的前驱物中的氢。
在不同实施例中，基板的温度可介于约150℃至约600℃之间、约200℃至约500℃之间、或约300℃至约400℃之间。较高的温度一般会造成较大的迁移率，因为多晶硅锗中的晶体尺寸随温度上升而增加。不同实施例中，基板处理区域中的压力可介于约0.5Torr至约10Torr之间，约2Torr至约8Torr之间，或约4Torr至约6Torr之间。基板的顶表面与阻挡板组件（于下文中详细说明）底表面之间的间隔结合等离子体功率水平决定了用以激发前驱物的等离子体功率密度。RF等离子体频率可为RF频率（例如350kHz及/或13.5MHz）中的一个或组合，且大部分是由通讯界面考量而决定。可能有其他频率，特别是在其他频率不会干扰分派用于通讯的局部频率的区域中。当13.56MHz用于激发等离子体时，RF功率在不同实施例中可介于约25Watt至约400Watt之间，约50Watt至约350Watt之间，约100Watt至约300Watt之间或约150Watt至约250Watt之间。
硅烷(SiH4)与锗烷(GeH4)结合的流率在不同实施例中可介于约20sccm至约200sccm之间、50sccm至约150sccm之间或75sccm至约125sccm之间。如先前所提，氢气流率较佳是选择为大约在硅烷(SiH4)与锗烷(GeH4)结合的流率的高倍数（例如10、20、30、40…）左右，或高于前述倍数。在绝对项中，氢气流率在不同实施例中可为介于约500sccm至约10000sccm之间，约1000sccm至约8000sccm之间，约2000sccm至约7000sccm之间或约4000sccm至约6000sccm之间。在p-i-n二极管形成期间，亦可添加氦气至基板处理区域，以改善遍及基板表面的沉积均匀性。氦气流率在不同实施例中可为介于约1000sccm至约10000sccm之间，约2000sccm至约9000sccm之间，约3000sccm至约8000sccm之间或约4000sccm至约6000sccm之间。所有在此提供的流率与等离子体功率对应到处理具有300mm直径的两个圆形基板的一侧的双腔室。对于用于沉积p-i-n膜层叠于受处理的表面积有别于上述者的基板上的工艺而言，适当地调整规格是需要的。
现在参考第2图，第2图显示另一流程图，说明形成p-i-n二极管结构（如应用在电阻率切换器件）的方法200中选择的步骤。方法200包括将基板传送进入基板处理区域（操作202）以及提供锗烷(GeH4)与氢气(H2)以在RF等离子体的辅助下形成锗的多晶层（操作204）。流率、替换的锗前驱物、以及RF等离子体功率可如同参考第1图所描述者。在此示例中，为了生长锗层而非硅锗层，不使用含硅前驱物。锗(Ge)提供最高的迁移率，且因此造成操作期间容忍最高电流密度的器件。硅锗（SixGe1-x）提供迁移率的连续，迁移率随锗的比例增加而或多或少单调性增加。尽管第2图中未示出，在所揭露的实施例中，硅前驱物亦可流入基板处理区域以达成更普遍的组成SixGe1-x。
随着锗膜生长，传递掺杂剂前驱物序列（操作206）。掺杂操作206包括流进含磷前驱物，之后无（或低度）掺杂剂流入，再之后流入含硼前驱物，而在沉积期间的任一点上不破坏真空且不将基板暴露至大气。所述序列形成p-i-n二极管膜层叠，所述p-i-n二极管膜层叠在底部具有n型材料，而在顶部具有p型材料（最外层）。再次，本征层在n型材料与p型材料之间。本征层可不缺乏掺杂剂，且本征层中可有一些浓度的活性掺杂剂，无论在形成p-i-n二极管膜层叠期间无掺杂剂流还是有少量掺杂剂流进入基板处理区域。本征层的掺杂剂浓度在不同实施例中可为约1016/cm3或低于1016/cm3，约1017/cm3或低于1017/cm3，或约1018/cm3或低于1018/cm3（如与第1图）。在沉积期间掺杂膜层叠免除了使用离子注入法的需求，并且能产生少量掺杂剂浓度的本征层。
形成p-i-n二极管膜层叠后，基板从基板处理区域移出208。如此处所述而生长的p-i-n二极管膜层叠的迁移率可大于或约为20cm2/V-sec、50cm2/V-sec、100cm2/V-sec、200cm2/V-sec中的一个。基板被传送到另一沉积腔室，在所述另一沉积腔室中将电阻率切换材料沉积在p-i-n二极管膜层叠上210。将p-i-n二极管膜层叠并入根据电阻率切换现象的存储器器件是示例性应用，而许多其他应用受惠于高迁移率p-i-n二极管。新的膜层叠经图案化以形成电阻率切换存储器圆柱212。受惠于高密度的应用可能需要p-i-n二极管圆柱，所述p-i-n二极管圆柱的横向尺寸在不同实施例中为约60nm或少于约60nm，约50nm或少于约50nm，约40nm或少于约40nm，约30nm或少于约30nm，或约20nm或少于约20nm。
第3图中描绘所得的p-i-n二极管圆柱。n型材料305显示为在圆柱的底部，而基板在圆柱下方延伸。图中亦示出圆柱的本征部分310与p型部分315。根据本发明实施例所形成的具有30nm宽度的圆柱可容忍在正向偏置方向上约1μA或更大的电流。容忍高电流的能力容许电阻率切换材料从低电阻率状态切换到高电阻率状态，并且将所述切换转回到低电阻率状态。根据所揭露的实施例制造的圆柱甚至能致使后者的转换继续进行而用于狭窄的高密度元件。
示例性硅氧化物沉积系统
可执行本发明实施例的沉积腔室可包括高密度等离子体化学气相沉积（HDP-CVD）腔室、等离子体增强化学气相沉积（PECVD）腔室、次大气压化学气相沉积（SACVD）腔室和热化学气相沉积腔室，以及其他类型的腔室。可执行本发明实施例的CVD系统的具体示例包括可从美国加州Santa Clara的应用材料公司购得的CENTURA
Figure BDA00001715852600061
HDP-CVD腔室/系统以及
Figure BDA00001715852600062
PECVD腔室/系统。
可与本发明示例性方法一并使用的基板处理的示例可包括在共同转让给Lubomirsky等人的、标题为“PROCESS CHAMBER FOR DIELECTRIC GAPFILL”的美国专利公开2007/0289534号中所述及所示的那些，上述专利全文在此并入作为参考。额外的示例性系统可包括在美国专利6,387,207号及6,830,624号中所示及所述的内容，这些专利亦在此并入做为参考。
沉积系统的实施例可并入较大的用于生产集成电路芯片的制造系统。第4图显示一个根据所揭露的实施例的沉积、烘烤及固化腔室的此类系统400。在第4图中，一对FOUP（前开式统一晶片盒）402供给基板（例如300mm直径的晶片），在基板放进晶片处理腔室408a-f之一前，基板是由机械手臂404接收并且放置到低压固持区域406。第二机械手臂410可用于从固持区域406传输基板晶片至处理腔室408a-f并且往回传输。
处理腔室408a-f可包括一个或多个的系统组件，以在基板晶片上沉积、退火、固化及/或蚀刻可流动电介质膜。在一个配置中，两对处理腔室（例如，408c-d及408e-f）可用于沉积可流动电介质材料于基板上，而第三对处理腔室（例如，408a-b）可用于退火沉积的电介质。在另一配置中，相同的两对处理腔室（例如408c-d及408e-f）可经配置以在基板上沉积且退火可流动电介质膜，同时第三对腔室（例如408a-b）可用于UV或电子束固化已沉积的膜。在又一配置中，所有三对腔室（例如408a-f）可经配置以在基板上沉积及固化可流动的电介质膜。在再一配置中，两对处理腔室（例如408c-d及408e-f）可用于沉积且以UV固化或电子束固化可流动电介质，同时第三对处理腔室（例如408a-b）可用于退火电介质膜。任何一个或多个所述的工艺可在与不同实施例中所示的制造系统相隔的腔室中执行。
此外，处理腔室408a-f中的一个或多个可被配置成湿式处理腔室。这些处理腔室包括在含湿气的大气下加热所述可流动电介质膜。因此，系统400的实施例可包括湿式处理腔室408a-b及退火处理腔室408c-d，以在沉积的电介质膜上执行湿式及干式退火二者。
现在参考第5图，图中显示PECVD腔室500的垂直剖面视图，且PECVD腔室500包括腔室主体500a与腔室盖500b。PECVD腔室500含有气体供应系统505，气体供应系统505可提供数种前驱物通过腔室盖500b进入上腔室区域515。前驱物在上腔室区域515内散布，且均匀地穿过阻挡板组件523导入基板处理区域520。在基板处理期间，基板处理区域520容纳已被传送到基板支撑底座530上的基板525。支撑底座530可在处理期间提供热量给基板525，以便于沉积反应。
阻挡板组件523的底表面可由导电材料形成，以充当用于形成电容式等离子体的电极。在处理期间，基板（例如半导体晶片）被置于在底座530的平坦（或稍微凸起）的表面上。基板支撑底座530可在下方的加载/卸载位置（绘于第5图）及上方的处理位置（虚线533所指）之间可控制地移动。虚线与阻挡板组件523底表面之间的分隔程度是帮助控制处理期间的等离子体功率密度的参数。
沉积气体与载气进入上腔室区域515前，是从气体供应系统505通过结合的或分开的传递线路流动。大体而言，用于每一处理气体的供应线路包括：(i)数种安全关闭阀506，所述安全关闭阀506能用于自动式或手动式关闭流进腔室的处理气体，以及(ii)质流控制器（图中未示），所述质流控制器测量通过供应线路的气流。一些气体可在进入上腔室区域515之前流经远端等离子体系统(RPS)510。
沉积气体与载气一旦进入上腔室区域515内，便通过穿孔圆形气体分配面板524（穿孔圆形气体分配面板524形成阻挡板组件523的下部）中的孔洞导入基板处理区域500。阻挡板组件523亦可包括穿孔阻挡板，以增加进入基板处理区域520的前驱物的分布的均匀度。
在CVD腔室500中执行的沉积工艺可为热工艺或等离子体增强工艺。在等离子体增强工艺中，RF功率供应器540施加电力于气体分配面板524与支撑底座530之间，以激发处理气体混合物以在气体分配面板524与底座530支撑的基板525之间的圆柱状区域内形成等离子体。气体分配面板524具有导电表面或以金属插件绝缘。无关位置，气体分配面板524的金属部分与CVD腔室500的其余部分通过电介质插件而电隔离，所述电介质插件使得面板524的电压得以特别针对支撑底座530变化。
通过将前驱物流入上腔室区域515并且随后进入基板处理区域520，且与在面板524及支撑底座530之间施加RF功率结合，在面板524与基板525之间生成等离子体。等离子体产生等离子体流出物，所述等离子体流出物反应以沉积期望的膜于半导体晶片（所述半导体晶片被支撑于底座530上）的表面上。RF功率供应器540可为混合频率RF功率供应器，所述混合频率RF功率供应器一般供应13.56MHz的高RF频率（RF1）以及360kHz的低RF频率的功率，以增强导入基板处理区域520的反应性物质的分解。在热处理中，RF功率供应器540不会被利用到，而处理气体混合物热反应以沉积期望膜于支撑底座530支撑的半导体晶片的表面上。支撑底座530可被电阻式加热，以提供热能而助于反应。
在等离子体增强沉积工艺期间，等离子体加热处理腔室500，处理腔室500包括腔室主体500a的壁体，所述壁体环绕用以从腔室500排放气体的排放通路（图中未示）。当等离子体未开启时或者在热沉积工艺期间，热流体可通过处理腔室500的壁体循环，以将腔室维持在升高的温度下。通道（图中未示）可设于CVD腔室500的腔室壁内，以用于热流体流。用于加热腔室主体500a及可能也加热腔室盖500b的流体可包括基于水的乙二醇及基于油的热传流体等。腔室的加热能减少反应产物的凝结，所述反应产物可能以其它方式移动回到处理腔室并且不利地影响当前或后续沉积。
气体混合物不沉积在层中的残余部分（包括反应副产物）由真空泵通过腔室主体500a中的流孔（图中未示）抽出CVD腔室500。
支撑底座530的晶片支撑盘片(platter)（较佳为铝、阳极化处理的铝、陶瓷或上述材料的组合）是使用嵌入的单回圈嵌入加热元件电阻式加热，所述元件被配置成制造两个平行同心圆圈形式的完全回转。加热器元件的外部绕于邻接支撑盘片的周边处，同时内部绕于具有较小半径的同心圆的路径上。至加热器元件的配线通过底座的心柱。
一般而言，腔室衬垫、气体入口歧管面板与各种其他反应器硬件中的任何一个或全部为由诸如铝、阳极化处理的铝、或陶瓷之类的材料制成。此类CVD设备的示例描述于标题为“CVD Processing Chamber”、共同转让的、授予给Zhao等人的美国专利5,558,717号中，上述专利在此全文并入做为参考。
当晶片被机器叶片（图中未示）通过腔室主体500a侧面中的插入/移出开口550传送进出基板处理区域520时，举升机构与马达抬升及降下支撑底座530及支撑底座530的晶片举升销545。马达于处理位置533及下方的晶片加载位置之间抬升及降下支撑底座530。
远端等离子体系统510可装设在CVD腔室500的腔室盖500b上。在此情况中，期望远端等离子体系统510是紧密、独用的单元，所述单元可被方便地装设在腔室盖500b上，且易于在现存腔室上翻新，而无需耗费成本且耗时修改。一种适合的单元是可购自美国麻州Woburn的Applied Science and Technology公司的生成器。
Figure BDA00001715852600092
生成器利用低场环状等离子体来解离处理气体。在一个示例中，等离子体解离包括含有氟的气体（诸如NF3）以及载气（诸如氩气）的处理气体，以生成游离的氟，所述游离的氟用于清洁CVD腔室500中的膜沉积物。
基板处理系统是由系统控制器控制的。在示例性实施例中，系统控制器包括存储介质与处理器（例如通用微处理器或专用IC）。处理器可为处理器核，所述处理器核存在于单片集成电路上、分隔但仍位于单板计算机(SBC)或位于个别印刷电路卡上（可能位于基板处理系统附近的不同位置）。处理器使用标准通讯协议在相互之间以及与模拟和数字输入/输出板、接口板及步进马达控制器板通信。
系统控制器控制CVD机器的所有活动。系统控制器执行系统控制软件，所述软件是储存在计算机可读介质上的计算机程序。优选地，所述介质是硬盘驱动器，但所述介质亦可为其他种类的存储器。计算机程序包括指令集，所述指令集指示时间、气体混合、腔室压力、腔室与基板温度、RF功率水平、支撑底座位置及其他特殊工艺参数。
可使用由系统控制器执行的计算机程序产品来实施用于在基板上沉积可变式掺杂的膜层叠的工艺。计算机程序代码可以任何常规计算机可读的编程语言撰写，例如68000汇编语言、C、C++、Pascal、Fortran或其他编程语言。使用常规的文本编辑器将适合的程序代码编入单一文件或多个文件，并且储存或包含于计算机可使用介质（如计算机的存储器系统）。倘若编入的代码文本是高级语言，则编译代码，而所得的编译代码随后与预先编译的Microsoft
Figure BDA00001715852600101
库存程序的目标代码链接。为了执行链接的、编译的目标代码，系统使用者调用所述目标代码，使计算机系统载入存储器中的代码。CPU随后读取并且执行所述代码，以执行在程序中标识的任务。
使用者与控制器之间的界面可通过平板触敏监视器。在较佳实施例中，使用两个监视器，一个安装在清洁室壁以供操作者使用，另一个在壁后以供维修技术人员使用。两个监视器可同时显示相同信息，在这种情况下，一次仅有一个接受输入。为了选择特殊的屏幕或功能，操作者触摸触敏监视器的指定区域。触摸区域改变自己的突出色彩，或呈现新的菜单或屏幕，以确认操作者和触敏监视器之间的通信。不使用触敏监视器，或者是除了触敏监视器之外，可使用其他装置，例如键盘、鼠标或其他指示或通信器件，以让使用者与系统控制器通信。
在此所使用的“基板”可为具有或不具有形成于所述基板上的层的支撑基板。所述支撑基板可为有各种掺杂浓度及掺杂分布的绝缘体或半导体，并且可以是例如用在集成电路制造中的类型的半导体基板。“硅锗”、“硅”、或“锗”的层可包括其他元素组份（诸如氮、氢及碳等）的次要浓度。处于“激发态”的气体是叙述气体中至少有一些气体分子处于振动型式的激发、解离及/或离子化的状态。气体可为两种或更多种气体的组合。全文中所用的“圆柱”一词并不暗示所形成的几何形状为圆形。由表面上方所视，圆柱可显现圆形、卵形、多边形、矩形或各种其他形状。“前驱物”一词用于指任何参与反应以从表面移除材料或沉积材料于表面上的处理气体。
通过上述数个实施例的说明，本领域技术人员应知多种修改例、替代架构与等效例皆不背离本发明的精神。此外，说明书中不对多种公知处理与元件做说明，以避免不必要地混淆了本发明。因此，上述说明不应被视为对本发明范围的限制。
当提供数值范围时，除非文字中另外清楚指明，应知亦同时揭露介于所述范围的上下限值之间的区间值至下限值单位的十分之一的各个区间值。亦涵盖了所陈述范围中的任何陈述数据或区间值与所陈述范围中的任何另一陈述数值或区间值之间的每个较小范围。这些较小范围的上限值与下限值可独立包含或排除于所述范围中，且各范围（所述较小范围包含上限值与下限值中的一个、两个或两个均不含）皆涵盖于本发明内，除非有特别排除的限制。当所陈述的范围包括极限值的中一个或两个时，所陈述的范围也涵盖排除这些被包含的限值中的一个或两个后的范围。
说明书与所附权利要求书中所使用的单数形式“一”、“一个”与「所述」等用语也包括复数形式，除非文字中另外清楚指明。因此，举例而言，「一种工艺」所指的包括复数个这类工艺，而「所述前驱物」所指的包括一种或多种前驱物以及本领域技术人员所熟知的等效例。
同时，说明书与所附权利要求书中所使用的“包括”、“包含”、“含有”、“含”以及“具有”等用语是指存在所陈述的特征、组件、构件或步骤，但并不排除存在或增加一种或多种其他特征、物体、构件、步骤、动作或群组。

Claims (15)

1.一种在基板处理腔室中的基板处理区域内的基板上形成高电流密度垂直p-i-n二极管的方法，所述方法包含以下步骤：
将所述基板传送进入所述基板处理区域；
流入具有四族流率的含四族元素的前驱物，同时也流入具有氢流率的氢气进入所述基板处理区域中，以在所述基板上形成多晶半导体膜；
在所述基板处理区域中形成RF等离子体；
在形成期间依序通过以下步骤掺杂所述半导体膜以形成垂直p-i-n膜层叠：
(1)在第一掺杂层形成期间，以第一掺杂剂流率供应含第一掺杂剂的前驱物，
(2)在本征层形成期间，供应基本上无流率的含掺杂剂的前驱物，
(3)在第二掺杂层形成期间，以第二掺杂剂流率供应含第二掺杂剂的前驱物，
其中所述第一掺杂层、所述本征层及所述第二掺杂层的形成是
发生于在相邻层的形成之间不暴露所述基板至大气的情况下，从而减少
界面附近的氧气的并入且改善电子迁移率，并且其中所述第一掺杂层和
所述第二掺杂层中的一个是n型层，而另一个是p型层；以及
将所述基板移出所述基板处理区域。
2.如权利要求1所述的方法，其特征在于，所述含第一掺杂剂的前驱物包含选自由BH3、B2H6、更高级的硼烷、卤素取代的硼烷、TEB、TMB、TEG及TMG构成的群组中的前驱物；以及所述含第二掺杂剂的前驱物包含选自由PH3、卤素取代的膦、AsH3、卤素取代的胂、SbH3、卤素取代的锑化氢、TESb及TMSb构成的群组中的前驱物。
3.如权利要求1所述的方法，其特征在于，所述含第二掺杂剂的前驱物包含选自由BH3、B2H6、更高级的硼烷、卤素取代的硼烷、TEB、TMB、TEG及TMG构成的群组中的前驱物；以及所述含第一掺杂剂的前驱物包含选自由PH3、卤素取代的膦、AsH3、卤素取代的胂、SbH3、卤素取代的锑化氢、TESb及TMSb构成的群组中的前驱物。
4.如权利要求1所述的方法，其特征在于，所述第一掺杂层、所述本征层以及所述第二掺杂层基本上由硅及锗构成。
5.如权利要求4所述的方法，其特征在于，所述第一掺杂层、所述本征层以及所述第二掺杂层基本上由锗构成。
6.如权利要求1所述的方法，进一步包含图案化所述第一掺杂层、所述本征层以及所述第二掺杂层的操作，以形成具有圆柱宽度的圆柱状p-i-n结构。
7.如权利要求6所述的方法，其特征在于，所述圆柱宽度少于或大约为30nm。
8.如权利要求7所述的方法，其特征在于，所述圆柱状p-i-n结构能容忍1μAmp的电流。
9.如权利要求1所述的方法，其特征在于，所述第一掺杂层是n型，且所述第二掺杂层是p型。
10.如权利要求1所述的方法，其特征在于，所述第一掺杂层是p型，且所述第二掺杂层是n型。
11.如权利要求1所述的方法，其特征在于，所述供应基本上无流率的含掺杂剂的前驱物的操作造成所述本征层具有低于或大约为1016/cm3、1017/cm3、或1018/cm3中之一的掺杂剂密度。
12.如权利要求1所述的方法，其特征在于，所述含四族元素的前驱物包含选自由GeH4、Ge2H6、更高级的锗烷与卤素取代的锗烷所构成的群组中的前驱物。
13.如权利要求1所述的方法，其特征在于，所述含四族元素的前驱物包含选自由SiH4、Si2H6、更高级的硅烷与卤素取代的硅烷所构成的群组中的前驱物。
14.如权利要求1所述的方法，进一步包含在所述p-i-n二极管形成期间以氦流率流入氦气的操作。
15.如权利要求1所述的方法，其特征在于，所述含四族元素的前驱物的流动在所述第一掺杂层与所述本征层之间中断、或在所述本征层与所述第二掺杂层之间中断，但真空未被破坏，使得所述基板未暴露至大气。
CN2010800545874A 2009-12-03 2010-11-22 高迁移率单块p-i-n二极管 Pending CN102640295A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26626409P 2009-12-03 2009-12-03
US61/266,264 2009-12-03
US12/824,032 US8298887B2 (en) 2009-12-03 2010-06-25 High mobility monolithic p-i-n diodes
US12/824,032 2010-06-25
PCT/US2010/057670 WO2011068711A2 (en) 2009-12-03 2010-11-22 High mobility monolithic p-i-n diodes

Publications (1)

Publication Number Publication Date
CN102640295A true CN102640295A (zh) 2012-08-15

Family

ID=44082452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800545874A Pending CN102640295A (zh) 2009-12-03 2010-11-22 高迁移率单块p-i-n二极管

Country Status (6)

Country Link
US (1) US8298887B2 (zh)
JP (1) JP2013513238A (zh)
KR (1) KR20120106970A (zh)
CN (1) CN102640295A (zh)
TW (1) TWI508181B (zh)
WO (1) WO2011068711A2 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8883589B2 (en) * 2010-09-28 2014-11-11 Sandisk 3D Llc Counter doping compensation methods to improve diode performance
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
WO2012066941A1 (ja) * 2010-11-16 2012-05-24 シャープ株式会社 半導体装置の製造方法
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9252191B2 (en) * 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8710481B2 (en) * 2012-01-23 2014-04-29 Sandisk 3D Llc Non-volatile memory cell containing a nano-rail electrode
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
US9484199B2 (en) * 2013-09-06 2016-11-01 Applied Materials, Inc. PECVD microcrystalline silicon germanium (SiGe)
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
WO2018017216A1 (en) * 2016-07-18 2018-01-25 Applied Materials, Inc. A method and material for cmos contact and barrier layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022349A1 (en) * 2000-05-23 2002-02-21 Shuichiro Sugiyama Semiconductor thin-film formation process, and amorphous silicon solar-cell device
US20070243338A1 (en) * 2006-04-14 2007-10-18 Aslami Mohd A Plasma deposition apparatus and method for making solar cells
KR20080074883A (ko) * 2005-11-10 2008-08-13 쌘디스크 3디 엘엘씨 도펀트 확산을 회피 혹은 제한시키기 위해 안티몬이 도핑된수직 다이오드

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084071B2 (ja) * 1985-12-28 1996-01-17 キヤノン株式会社 堆積膜形成法
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
AU9649498A (en) * 1997-11-10 1999-05-31 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma cvd apparatus used for the method
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
JP4358343B2 (ja) * 1999-02-26 2009-11-04 株式会社カネカ シリコン系薄膜光電変換装置の製造方法
DE10252878A1 (de) * 2002-11-12 2004-06-03 X-Fab Semiconductor Foundries Ag In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode
US7285464B2 (en) * 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
EP1697993A2 (en) * 2003-12-15 2006-09-06 Koninklijke Philips Electronics N.V. Active matrix pixel device with photo sensor
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US7615502B2 (en) * 2005-12-16 2009-11-10 Sandisk 3D Llc Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile
US7586773B2 (en) * 2007-03-27 2009-09-08 Sandisk 3D Llc Large array of upward pointing p-i-n diodes having large and uniform current
JP2009267261A (ja) * 2008-04-28 2009-11-12 Ebatekku:Kk 薄膜製造装置、薄膜製造方法、薄膜太陽電池製造装置及び薄膜太陽電池製造方法
US7941004B2 (en) * 2008-04-30 2011-05-10 Nec Laboratories America, Inc. Super resolution using gaussian regression

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022349A1 (en) * 2000-05-23 2002-02-21 Shuichiro Sugiyama Semiconductor thin-film formation process, and amorphous silicon solar-cell device
KR20080074883A (ko) * 2005-11-10 2008-08-13 쌘디스크 3디 엘엘씨 도펀트 확산을 회피 혹은 제한시키기 위해 안티몬이 도핑된수직 다이오드
US20070243338A1 (en) * 2006-04-14 2007-10-18 Aslami Mohd A Plasma deposition apparatus and method for making solar cells

Also Published As

Publication number Publication date
US20110136327A1 (en) 2011-06-09
WO2011068711A2 (en) 2011-06-09
KR20120106970A (ko) 2012-09-27
US8298887B2 (en) 2012-10-30
TW201125041A (en) 2011-07-16
TWI508181B (zh) 2015-11-11
JP2013513238A (ja) 2013-04-18
WO2011068711A3 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
CN102640295A (zh) 高迁移率单块p-i-n二极管
KR102145694B1 (ko) 플라즈마 활성화된 등각 막 성막을 위한 전구체들
KR102510157B1 (ko) 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들
US10381226B2 (en) Method of processing substrate
US11049716B2 (en) Gap fill using carbon-based films
US10559468B2 (en) Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10074543B2 (en) High dry etch rate materials for semiconductor patterning applications
US10134579B2 (en) Method for high modulus ALD SiO2 spacer
US10832908B2 (en) Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US20120142172A1 (en) Pecvd deposition of smooth polysilicon films
CN103348456A (zh) 自由基蒸汽化学气相沉积
CN103890910A (zh) 等离子体活化保形电介质膜沉积
WO2011130326A2 (en) Plasma activated conformal film deposition
CN103975419A (zh) 等离子体活化保形电介质膜沉积
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
CN100501970C (zh) 前金属介电层的有限热预算形成
KR20130036298A (ko) 결정질 게르마늄의 플라즈마 강화 화학 기상 증착
JP2012506629A (ja) 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
CN108475611B (zh) 用于增大反应离子与中性物质的比的方法
CN100454497C (zh) 使用高密度等离子体化学气相沉积填充缝隙的方法和沉积材料的方法
KR20170083518A (ko) 전기적 성질 및 ｕｖ 적합성이 향상된 배리어 막
ARKLES et al. Category Archives: ALD Source Materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120815