CN102646594A - 一种esd电路的沟道及其制备方法 - Google Patents

一种esd电路的沟道及其制备方法 Download PDF

Info

Publication number
CN102646594A
CN102646594A CN2011101314534A CN201110131453A CN102646594A CN 102646594 A CN102646594 A CN 102646594A CN 2011101314534 A CN2011101314534 A CN 2011101314534A CN 201110131453 A CN201110131453 A CN 201110131453A CN 102646594 A CN102646594 A CN 102646594A
Authority
CN
China
Prior art keywords
channel
esd circuit
sub
channel width
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101314534A
Other languages
English (en)
Inventor
吕敬
张玉婷
孙阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2011101314534A priority Critical patent/CN102646594A/zh
Priority to US13/475,422 priority patent/US20120292624A1/en
Publication of CN102646594A publication Critical patent/CN102646594A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Abstract

本发明公开了一种静电释放(ESD)电路的沟道及其设计方法，通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同，即在制作掩膜板时，保证ESD电路区域的沟道的宽度与像素区域的沟道宽度相同。通过本发明方法，保证了ESD电路区域的TFT的GT Thickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免了GT PR无法顺利实现的问题。同时，在ESD部分的W/L比较小时，也可以通过多个沟道的相连来实现，从而减小了因为工艺中的偏差而导致的W尺寸变动，而带来的TFT的导通电流Ion提高，驱动能力增加，但栅源电容Cgs、栅漏电容Cgd随之增加的影响。

Description

一种ESD电路的沟道及其制备方法
技术领域
本发明涉及薄膜晶体管液晶显示器(TFT-LCD)技术，尤指一种静电释放(ESD，Electro-Static discharge)电路的沟道及其制备方法。
背景技术
随着TFT-LCD产业的发展，TFT-LCD产品的竞争日趋激烈，各厂家都在通过开发与采用新技术，以便在降低成本与提高产品性能等各个方向进行努力与尝试。
其中，4mask技术就是为了减少工艺步骤，节约原材料，提高产能等各个方面的代表技术。在各种4mask技术中，单缝衍射(SSM，Single Slit Mask)技术最为突出。在SSM技术中，利用光的衍射现象实现了在TFT的沟道部分光的不完全透过，从而形成了具有一定灰阶厚度(GT Thickness)的部分曝光的灰度区域，该灰度区域的存在使得4mask工艺得以实现。由于SSM技术不但可以实现以上目的，还可以通过减小TFT沟道宽度达到提高产品性能的作用。因此，SSM技术是目前重点研究的技术。
大家知道，TFT的导通电流Ion与宽长比(W/L，其中，W为沟道周长，L为沟道长即本发明中的沟道宽度)存在一个正比的关系：当W增加时，TFT的导通电流Ion会提高，驱动能力会增加，但是，栅源电容Cgs、栅漏电容Cgd会随之增加，这样，必然导致栅极Gate、数据Data线上的负载增加；当L减小时，在导通Ion、驱动能力的变化与W尺寸增加时，栅源电容Cgs、栅漏电容Cgd以及数据Data线上的负载都会减小。
一般的，TFT的沟道部分尺寸非常小，一般在2.0μm～3.0μm之间，像素区的沟道宽度与ESD电路区域的TFT沟道宽度不同，且采用SSM技术进行工艺生产时，由于部分透过区域的灰阶光刻胶(GT PR，Gray Tone PR)对于光的透过量又非常敏感，所以，如何保证像素区域与ESD电路区域的TFT的GT PR厚度保持一致，成为了采用SSM技术进行工艺生产中的一大难题。
图1为现有采用多缝干涉原理的ESD电路区域的沟道mask设计的示意图，图2为现有ESD电路的等效电路的示意图，如图1(阴影部分表示一个沟道)，在采用多缝干涉原理时，主要存在两个重大缺陷，一个是当ESD部分的多缝干涉与像素部分的单缝衍射同时使用时，无法保证上述两个部分光的通过率一致，进而导致沟道GT PR不能保持一致，增加了工艺控制的难度，也会降低工艺的良率。另外一个缺陷是当使用多缝干涉时，沟道内的PR会有Ripple出现，也就是说会出现PR的不平坦现象，也会增加工艺控制的难度，降低工艺的良率。
发明内容
有鉴于此，本发明的主要目的在于提供一种ESD电路的沟道及其制备方法，列基板及其制备方法，掩膜板，以及液晶显示装置，能够保证ESD电路区域的TFT的GT Thickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免GT PR无法顺利实现的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种静电释放ESD电路沟道的制备方法，包括：通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。
所述通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道为：调节曝光设备的曝光量，使得曝光设备的曝光量相同。
一种阵列基板的制备方法，包括：调节曝光设备的曝光量，使得曝光设备的曝光量相同；
通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。
一种静电释放ESD电路的沟道，ESD电路区域包括多个串联的子沟道；且，
各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同。
所述ESD电路区域中串联的子沟道包括三个。
一种掩模版，所述掩模版上对应ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同。
一种阵列基板，所述阵列基板包括：
ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同。
所述ESD电路区域中串联的子沟道包括三个。
一种液晶显示装置，包括阵列基板，
所述阵列基板包括：ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同；
所述ESD电路区域中串联的子沟道包括三个。
从上述本发明提供的技术方案可以看出，通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同，即在制作掩膜板时，保证ESD电路区域的沟道的宽度与像素区域的沟道宽度相同。通过本发明方法，保证了ESD电路区域的TFT的GT Thickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免了GT PR无法顺利实现的问题。同时，在ESD部分的W/L比较小时，也可以通过多个沟道的相连来实现，从而减小了因为工艺中的偏差而导致的W尺寸变动，而带来的TFT的导通电流Ion提高，驱动能力增加，但栅源电容Cgs、栅漏电容Cgd随之增加的影响。
附图说明
图1为现有采用多缝干涉原理的ESD电路区域的沟道mask设计的示意图；
图2为现有ESD电路的等效电路的示意图；
图3为本发明实施例采用单缝衍射的ESD电路区域的沟道mask设计的示意图；
图4为本发明实施例ESD电路的等效电路的示意图。
具体实施方式
图3为本发明实施例采用单缝衍射原理的ESD电路区域的沟道mask设计的示意图，图4为本发明实施例ESD电路的等效电路的示意图。如图3所示，按照单缝衍射原理，通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，并取ESD电路区域的每一个子沟道(如图3中箭头所指的空白部分，方格阴影部分为电极)宽度，与像素区域的沟道宽度相同，即在制作掩膜板时，保证ESD电路区域的单个沟道的宽度与像素区域的沟道宽度相同，也就是说，通过在掩模板上设计相同的沟道尺寸，保证了在曝光工艺中具有相同的透光量，从而实现沟道部分相同的GT PR thickness。这样，在进行4mask制程时，曝光机的曝光量只需要根据相同的缝(slit)尺寸进行控制即可。具体工艺大致包括：对曝光量进行调节，使得曝光机的曝光量相同。不同的曝光设备，曝光量的调节是不同的，具体如何调节属于本领域技术人员惯用技术手段，这里不再赘述。
本发明还提供一种掩模版，该掩模版上对应ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同。
通过本发明实施例对曝光量的调节而保证在曝光工艺中就具有相同的透光量，从而保证ESD电路区域的沟道的宽度与像素区域的沟道宽度相同后，当采用SSM技术时，相比于普通的4mask技术，Ion可以提高30％以上，同时导通时的Cgd、Cgs可以降低15％以上。
通过本发明方法，解决了现有技术中由于像素区域的TFT沟道和ESD电路区域的TFT沟道设计采用不同的宽度，而使得这两个区域的光的透过量不能保持一致，从而导致GT PR Thickness存在较大差异的问题。保证了ESD电路区域的TFT的GT PR Thickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免了GT PR不一致的问题。
同时，如图4所示，通过本发明方法，使得在ESD电路区域，生成了多个相同沟道宽度的小尺寸的子沟道，并且这些子沟道的等效电路相当于多个器件的串联，在ESD部分的W/L比较小时，减小了因为工艺中的偏差而导致的W尺寸变动，而带来的TFT的导通电流Ion提高，驱动能力增加，但栅源电容Cgs、栅漏电容Cgd随之增加的影响。需要说明的是，图4中仅以3个沟道，即等效电路相当于3个器件的串联为例进行说明。
本发明还提供一种阵列基板，该阵列基板至少包括：ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同。
优选地，ESD电路区域中串联的子沟道包括三个。
本发明还提供一种阵列基板的制备方法，包括：调节曝光设备的曝光量，使得曝光设备的曝光量相同；通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。
本发明还提供一种液晶显示装置，其中的阵列基板包括：ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同。
优选地，ESD电路区域中串联的子沟道包括三个。
需要说明的是，本发明实施例所指的相同指的是大致相同或完全相同。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种静电释放ESD电路沟道的制备方法，其特征在于，包括：通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。
2.根据权利要求1所述的制备方法，其特征在于，所述通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道为：
调节曝光设备的曝光量，使得曝光设备的曝光量相同。
3.一种阵列基板的制备方法，其特征在于，包括：调节曝光设备的曝光量，使得曝光设备的曝光量相同；
通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。
4.一种静电释放ESD电路的沟道，其特征在于，ESD电路区域包括多个串联的子沟道；且，
各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同。
5.根据权利要求4所述的沟道，其特征在于，所述ESD电路区域中串联的子沟道包括三个。
6.一种掩模版，其特征在于，所述掩模版上对应ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同。
7.一种阵列基板，其特征在于，所述阵列基板包括：
ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同。
8.根据权利要求7所述的阵列基板，其特征在于，所述ESD电路区域中串联的子沟道包括三个。
9.一种液晶显示装置，其特征在于，包括阵列基板，
所述阵列基板包括：ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同；
10.根据权利要求9所述的液晶显示装置，其特征在于，所述ESD电路区域中串联的子沟道包括三个。
CN2011101314534A 2011-05-20 2011-05-20 一种esd电路的沟道及其制备方法 Pending CN102646594A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011101314534A CN102646594A (zh) 2011-05-20 2011-05-20 一种esd电路的沟道及其制备方法
US13/475,422 US20120292624A1 (en) 2011-05-20 2012-05-18 Array substrate, method for fabricating the same and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101314534A CN102646594A (zh) 2011-05-20 2011-05-20 一种esd电路的沟道及其制备方法

Publications (1)

Publication Number Publication Date
CN102646594A true CN102646594A (zh) 2012-08-22

Family

ID=46659353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101314534A Pending CN102646594A (zh) 2011-05-20 2011-05-20 一种esd电路的沟道及其制备方法

Country Status (2)

Country Link
US (1) US20120292624A1 (zh)
CN (1) CN102646594A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180523A (zh) * 2019-12-31 2020-05-19 成都中电熊猫显示科技有限公司 薄膜晶体管、阵列基板以及液晶显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062845A1 (en) * 2001-09-18 2003-04-03 Shunpei Yamazaki Display device
US20080135846A1 (en) * 2006-12-12 2008-06-12 Kyoung-Ju Shin Thin film transistor substrate and method of manufacture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139373B1 (ko) * 1994-10-06 1998-06-15 김광호 액정표시소자의 정전기 방지 회로
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW200411897A (en) * 2002-12-30 2004-07-01 Winbond Electronics Corp Robust ESD protection structures
US7792489B2 (en) * 2003-12-26 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic appliance, and method for manufacturing light emitting device
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062845A1 (en) * 2001-09-18 2003-04-03 Shunpei Yamazaki Display device
US20080135846A1 (en) * 2006-12-12 2008-06-12 Kyoung-Ju Shin Thin film transistor substrate and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180523A (zh) * 2019-12-31 2020-05-19 成都中电熊猫显示科技有限公司 薄膜晶体管、阵列基板以及液晶显示面板

Also Published As

Publication number Publication date
US20120292624A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
CN102655095B (zh) 薄膜晶体管及阵列基板的制造方法
EP3214485A1 (en) Array substrate and manufacturing method thereof, display panel and display device
CN101866918B (zh) 一种薄膜晶体管阵列基板、显示器及其制造方法
JP2005251903A (ja) 半導体装置
CN104570611A (zh) 掩模板及其改善拼接曝光姆拉现象的方法
US20090166632A1 (en) Gate driver-on-array structure and display panel
CN100505315C (zh) 薄膜晶体管和图像显示装置
CN105304500B (zh) N型tft的制作方法
CN106783845A (zh) 阵列基板以及具有该阵列基板的液晶面板
CN105023907A (zh) 显示装置及其制造方法
US9064868B2 (en) Advanced faraday shield for a semiconductor device
CN102646594A (zh) 一种esd电路的沟道及其制备方法
CN104134672A (zh) 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置
JP2022509245A (ja) 降伏電圧を高めた高電圧半導体装置およびその製造方法
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
US9923067B2 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
CN101635310A (zh) 一种多阈值高压mosfet器件
CN202142535U (zh) 一种薄膜场效应晶体管和液晶显示器
US9349755B2 (en) Array substrate and display device
US20090059111A1 (en) Lcd driver ic and method for manufacturing the same
CN105097898A (zh) 一种薄膜晶体管、阵列基板及显示装置
CN106054516A (zh) 一种掩膜板、阵列基板、其制作方法及显示装置
CN203134808U (zh) 一种薄膜场效应晶体管、移位寄存器、显示面板及装置
CN103915449A (zh) 阵列基板及其制备方法、显示面板及其制备方法
DE102013201044A1 (de) Leistungstransistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120822