CN104658904A - 用于半导体处理中的铜移除及平面化的湿蚀刻方法 - Google Patents

用于半导体处理中的铜移除及平面化的湿蚀刻方法 Download PDF

Info

Publication number
CN104658904A
CN104658904A CN201510087713.0A CN201510087713A CN104658904A CN 104658904 A CN104658904 A CN 104658904A CN 201510087713 A CN201510087713 A CN 201510087713A CN 104658904 A CN104658904 A CN 104658904A
Authority
CN
China
Prior art keywords
etching
etch
copper
solution
nozzle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510087713.0A
Other languages
English (en)
Other versions
CN104658904B (zh
Inventor
史蒂文·T·迈尔
埃里克·韦布
戴维·W·波特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
ASM Nutool Inc
Original Assignee
ASM Nutool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Nutool Inc filed Critical ASM Nutool Inc
Publication of CN104658904A publication Critical patent/CN104658904A/zh
Application granted granted Critical
Publication of CN104658904B publication Critical patent/CN104658904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/34—Alkaline compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及用于半导体处理中的铜移除及平面化的湿蚀刻方法。可通过pH介于约5与12之间的湿蚀刻溶液蚀刻半导体衬底上的经暴露铜区域，所述湿蚀刻溶液包括：(i)选自由二齿、三齿及四齿络合剂组成的群组的一种或一种以上络合剂；及(ii)氧化剂。在许多实施例中，所述蚀刻为大致各向同性的且在铜的表面上不形成可见不溶物质的情况下发生。所述蚀刻用于半导体制作中的若干个过程中，包含用于部分地或完全地移除铜覆盖物、用于平面化铜表面及用于在填充有铜的镶嵌特征中形成凹入部。适合蚀刻溶液的实例包含包括分别作为二齿及三齿络合剂的二胺(例如，乙二胺)及/或三胺(例如，二亚乙基三胺)以及作为氧化剂的过氧化氢的溶液。在一些实施例中，所述蚀刻溶液进一步包含pH调整剂，例如硫酸、氨基酸及羧酸。

Description

用于半导体处理中的铜移除及平面化的湿蚀刻方法
分案信息
本发明专利申请是申请日为2010年7月27日，申请号为201080034653.1，以及发明名称为“用于半导体处理中的铜移除及平面化的湿蚀刻方法”的发明专利申请案的分案申请。
相关申请案交叉参考
本申请案为主张2007年7月30日提出申请、标题为“用于制作半导体互连结构的方法(Method for Fabrication of Semiconductor Interconnect Structure)”、将史蒂文·T.迈尔(Steven T.Mayer)等人提名为发明人的第11/888,312号美国专利申请案的优先权的部分接续案，第11/888,312号美国专利申请案为主张2006年10月24日提出申请(2009年5月12日作为第7,531,463号美国专利发布)、标题为“用于制作半导体互连结构的方法(Method for Fabrication of Semiconductor Interconnect Structure)”、将丹尼尔·A.库斯(Daniel A.Koos)等人提名为发明人的第11/586,394号美国专利申请案的优先权的部分接续案，第11/586,394号美国专利申请案为主张2003年10月20日提出申请(2008年3月4日作为第7,338,908号美国专利发布)、标题为“用于制作具有减小的电容、泄漏电流及经改进击穿电压的半导体互连结构的方法(Method for Fabrication ofSemiconductor Interconnect Structure with Reduced Capacitance，Leakage Current，andImproved Breakdown Voltage)”、将丹尼尔·A.库斯等人提名为发明人的第10/690,084号美国专利申请案的优先权的部分接续案。本申请案也为主张由迈尔等人在2006年11月20日提出申请、具有标题“通过选择性加速剂移除进行的形貌减少及控制(Topography Reduction and Control by Selective Accelerator Removal)”的第11/602,128号美国专利申请案的优先权的部分接续申请案，第11/602,128号美国专利申请依据35USC 119(e)主张由迈尔等人在2005年11月19日提出申请的第60/737,978号美国临时申请案的权益。第11/602,128号美国专利申请案也为主张由迈尔等人在2006年10月5日提出申请的第11/544,957号美国专利申请案的优先权的部分接续申请案，第11/544,957号美国专利申请案主张2005年10月5日提出申请、标题为“选择性电化学加速剂移除(Selective Electrochemical Accelerator Removal)”的第60/724,209号美国临时申请案的权益。第11/602,128号美国专利申请案也为主张由朱尔瑞(Drewery)等人在2004年4月13日提出申请(在2008年7月29日作为第7,405,163号美国专利公布)、具有标题“金属特征的选择加速的电镀(Selectively Accelerated Plating of MetalFeatures)”的第10/824,069号美国专利申请案的优先权的部分接续申请案。第11/602,128号美国专利申请案也为主张由迈尔等人在2003年12月17日提出申请(在2008年11月11日作为第7,449,098号美国专利公布)、具有标题“用于平面电镀的方法(Method for Planar Electroplating)”的第10/739,822号美国专利申请案的优先权的部分接续申请案。第11/602,128号美国专利申请案也为主张由库斯等人在2003年10月20日提出申请(在2008年3月4日作为第7,338,908号美国专利公布)、标题为“用于制作具有减小的电容、泄漏电流及经改进击穿电压的半导体互连结构的方法(Method ForFabrication Of Semiconductor Interconnect Structure With Reduced Capacitance，LeakageCurrent，And Improved Breakdown Voltage)”的第10/690,084号美国专利申请案的优先权的部分接续申请案。第11/602,128号美国专利申请案也为主张由巴顿等人在2003年10月24日提出申请(在2007年3月13日作为第7,189,647号美国专利公布)、标题为“用于半导体晶片的湿处理的序列工具(Sequential Tool for Wet Processing ofSemiconductor Wafers)”的第10/693,223号美国专利申请案的优先权的部分接续申请案。这些文档中的每一者以全文引用的方式且出于所有目的并入本文中。
技术领域
本发明涉及湿化学蚀刻的方法。更特定来说，本发明涉及用于半导体处理中的铜移除及平面化的湿蚀刻方法。
背景技术
铜及铜合金在半导体制作领域中广泛地用作导电材料。作为导体，铜通常因其高导电性及良好的抗电迁移性质而优选于其它金属，例如铝。由于这些优点，现无所不在地看见填充有铜的线路及通孔作为连接半导体装置(例如集成电路中)的元件的导电路径。
然而，在半导体装置的制作期间的铜处理呈现出一组挑战。由于铜不易于顺从等离子蚀刻，因此通常需要使用镶嵌处理来制作含铜装置。在镶嵌处理中，将铜作为镶嵌物沉积于具有预先形成的凹入镶嵌特征(例如通孔及沟槽)的图案的衬底上。凹入特征的所述图案通常通过光刻技术形成。在已形成所述凹入特征之后，将铜全局地沉积到所述衬底上，使得其填充所述凹入特征且还在场区域上方形成覆盖物层，其中场区域是指所述衬底在铜沉积之前的顶部平面。随后，通过平面化技术(例如化学机械抛光(CMP))移除所述覆盖物，从而提供具有填充有铜的导电路径的图案的经平面化衬底。
虽然在半导体装置制作的各个阶段期望用于有效铜移除的方法，但尚未广泛地引入常规湿铜蚀刻技术，因为此些技术通常无法成功地集成到半导体装置制作工艺中。常规蚀刻化学品的显著缺点中的一者包含其各向异性性质。各向异性蚀刻导致铜在一个特定方向上的优先蚀刻及/或一种类型的颗粒定向的优先蚀刻，且因此，导致铜表面的粗糙化、坑蚀及颗粒边界相依不均匀铜移除。此外，各向异性蚀刻速率通常在更多地暴露于体蚀刻溶液的那些表面上较高。举例来说，借助常规各向异性蚀刻，与从蚀刻溶液的体较多地移除(且较少暴露于蚀刻溶液的体)的那些区相比，经隔离特征的边缘或位于图案阵列的边缘处的特征将以不同性质及速率蚀刻。在许多实例中，在其中通常期望铜的清洁、平滑及各向同性移除的半导体制作中，无法容忍此缺点。各向异性的已知酸性铜蚀刻的常见实例包含：硝酸蚀刻，其中通常单独使用硝酸，及含有氧化剂(例如过氧化氢、高锰酸盐、铁离子、溴及铬(VI))以及酸(例如，乙酸或硫酸)的酸性混合物。各向异性的已知中性及碱性蚀刻物的常见实例包含：铵或碱金属过硫酸盐溶液、基于氯化铁的溶液及基于氢氧化铵的溶液。
发明内容
在一个方面中，提供一种用于大致各向同性地移除含铜金属的湿蚀刻溶液。在一个实施例中，所述湿蚀刻溶液包括：(i)选自由二胺、三胺及四胺组成的群组的二齿、三齿或四齿络合剂；(iii)氧化剂；及pH调整剂，其中所述蚀刻溶液的pH介于约5与约12之间，例如介于约7与10.5之间。在一些实施例中，所述pH调整剂选自由氨基酸、烷基磺酸、硫酸及羧酸组成的群组。所述溶液还可包括络合剂的混合物、氧化剂的混合物及pH调整剂的混合物。在一些实施例中，所述湿蚀刻溶液包括二胺及/或三胺、过氧化物及氨基酸，其中将溶液的pH调整到介于约7与10.5之间的范围。适合络合剂的实例包含(而不限于)：乙二胺(EDA，H2NCH2CH2NH2)、N-甲基乙二胺(CH3NHCH2CH2NH2)、二亚乙基三胺(H2NCH2CH2NHCH2CH2NH2)、四亚乙基三胺(H2NCH2CH2NHCH2CH2NHCH2CH2NH2)及三(2-氨基乙基)胺(tren，N(CH2CH2NH2)3)。氧化剂的实例包含(而不限于)：过氧化物、过硫酸盐、臭氧溶液、含铁离子溶液，其中过氧化氢通常为优选的。pH调整剂的实例包含硫酸、甘氨酸、甲烷磺酸、乙酸、柠檬酸、乙醛酸、草酸等等。在一些实施例中，所述溶液包含硫酸、氨基酸及羧酸的混合物。
一种从半导体衬底的表面蚀刻含铜金属的方法包含使所述衬底与湿蚀刻溶液接触，包含(但不限于)：通过从喷洒喷嘴将所述蚀刻溶液喷洒于所述衬底上、从喷射喷嘴、从莲蓬头递送所述溶液、通过将所述衬底浸没到溶液中(优选地借助搅动)、通过在薄膜反应器中接触所述衬底或通过旋涂接触方法。在一些实施例中，使用所述湿蚀刻溶液在镶嵌特征(例如，穿硅通孔(TSV))的处理期间移除含铜覆盖物。在一些实施例中，所述湿蚀刻溶液以至少约/分钟的蚀刻速率移除至少约1μm厚(例如，至少约5μm厚)的含铜金属层，且不显著增加所述经蚀刻层的表面粗糙度。在一些实施例中，在所述湿蚀刻溶液中，超摩尔量地使用氧化剂以获得最佳各向同性蚀刻特性。举例来说，在一些实施例中，其中氧化剂与络合剂的摩尔比为至少约2.5∶1(例如，至少约3∶1)的蚀刻溶液是优选的。可使用所提供的溶液来移除大量含铜金属，而不导致实质表面粗糙化且在表面上不形成可见不溶铜物质。因此，在一些实施例中，在蚀刻过程开始时平滑、明亮且具有反射性的表面将在蚀刻结束时保持大致平滑、明亮且具有反射性。此外，在一些实施例中，所提供的蚀刻组合物可用于含有凹入及/或突出特征的表面的各向同性平面化，借此各向同性蚀刻可用于减小这些特征的纵横比。
在另一方面中，提供一种处理部分制作的半导体衬底上的镶嵌特征的方法，其中所述方法利用电沉积与各向同性湿化学蚀刻的组合来平面化铜覆盖物中的不想要的凹入特征。在一个实施例中，所述方法包含：(a)接收半导体衬底，所述半导体衬底具有场区域及形成于所述衬底中的至少一个凹入镶嵌特征，其中所述衬底加衬有导电材料层；(b)用含铜金属完全地电化学填充所述凹入镶嵌特征并在所述场区域上方形成含铜覆盖物，其中所述覆盖物包括位于所述经填充凹入镶嵌特征上方的凹入部，所述凹入部具有与覆盖物厚度大致相同的深度；(c)在所述衬底上方继续电沉积含铜金属以在所述场区域上方沉积额外覆盖物材料，同时大致减小所述覆盖物中的所述凹入部的纵横比，其中沉积于所述场区域上方的额外覆盖物材料的厚度为在(b)中所沉积的所述覆盖物的第一厚度的至少约50％；及(d)通过使所述衬底与各向同性湿蚀刻溶液接触来湿蚀刻所述含铜覆盖物以移除在(c)中所沉积的至少所有额外覆盖物，所述溶液包括络合剂及氧化剂且具有在介于约5与12之间的范围内的pH，其中湿蚀刻进一步减小凹入特征的所述纵横比。在一些实施例中，(d)中的蚀刻以至少约/分钟的蚀刻速率大致各向同性地移除至少1μm的含铜覆盖物，例如，至少5μm的含铜覆盖物。可通过湿化学蚀刻部分地或完全地移除所述覆盖物。在一些实施例中，在已通过湿蚀刻部分地移除所述覆盖物之后，通过各向异性平面化技术(例如化学机械抛光(CMP))移除剩余覆盖物及扩散阻挡。在其它实施例中，通过对可驻存于金属线的顶部部分中的铜、钴或镍具有选择性的湿化学蚀刻移除扩散阻挡层(例如，选自由钛、氮化钛、钨、氮化钨、钽及氮化钽组成的群组的材料)。
在第三方面中，提供一种用于从半导体衬底移除扩散阻挡材料层的方法，其中所述方法包含：(a)接收所述衬底，所述衬底包括选自由钛、氮化钛、钨、氮化钨、钽及氮化钽组成的群组的经暴露扩散阻挡材料层以及选自由铜、镍及钴组成的群组的经暴露金属层；(b)使所述衬底与热浓缩碱性溶液接触以完全地移除所述扩散层，而大致不移除所述金属层。举例来说，可出于此目的而使用具有至少约70℃的温度的碱性溶液。
在第四方面中，提供一种淬灭蚀刻反应(例如，减小蚀刻反应的速率或停止蚀刻反应)的方法。所述方法包含：(a)使所述衬底与各向同性湿蚀刻溶液接触，所述各向同性湿蚀刻溶液包括：(i)选自由二齿、三齿及四齿络合剂组成的群组的络合剂，及(ii)氧化剂，所述湿蚀刻溶液具有介于约5与12之间的pH，借此蚀刻含铜金属；及(b)将所述蚀刻溶液的所述pH从其在(a)中所使用的初始值增加以减小蚀刻反应的速率或停止所述蚀刻反应。举例来说，可使用添加碱性pH调整剂(例如金属氢氧化物及四烷基氢氧化铵)以增加蚀刻溶液的pH(例如，从9到12或更高)来淬灭蚀刻反应。
在第五方面中，提供一种蚀刻及清洁的方法，其中提供使用类似化学品(例如，介于5与12之间的类似pH范围)的蚀刻及清洁。所述方法包含：(a)使所述衬底与各向同性湿蚀刻溶液接触，所述各向同性湿蚀刻溶液包括：(i)选自由二齿、三齿及四齿络合剂组成的群组的络合剂，及(ii)氧化剂，其中所述湿蚀刻溶液具有介于约5与12之间的pH，借此蚀刻含铜金属；及(b)使所述衬底与清洁溶液接触，所述清洁溶液包括(i)选自由二齿、三齿及四齿络合剂组成的群组的络合剂，其中所述清洁溶液具有介于约5与12之间的pH。
在一些实施例中，包括络合剂及氧化剂(特定来说过氧化物)的蚀刻溶液在长的时间周期内不稳定，且在一些实施例中，在蚀刻前不久制备。在一个实施例中，从络合剂(包含络合剂的混合物)的经pH调整的浓缩溶液制备所述溶液。在第六方面中，提供一种用于制备用于铜蚀刻的湿蚀刻溶液的浓缩溶液。在一个实施例中，所述浓缩溶液基本上由以下各项组成：(a)水；(b)选自由二齿二胺、三齿三胺及四齿四胺组成的群组的一种或一种以上多胺，其中来源于这些多胺的氨基的浓度为至少约1.5M；及(c)选自由硫酸、烷基磺酸、羧酸及氨基酸组成的群组的一种或一种以上pH调整剂，其中所述浓缩溶液在21℃下具有介于约8.5与11.5之间的pH。
在第七方面中，提供一种用于制备湿蚀刻溶液的方法。在一个实施例中，所述方法涉及组合上述浓缩溶液与氧化剂(例如，过氧化氢)的水溶液。在一些实施例中，在制备后不迟于10分钟将所述湿蚀刻溶液用于湿蚀刻含铜物。
在第八方面中，提供一种用于湿化学蚀刻的设备，其中所述设备适于改善蚀刻均匀性。在一个实施例中，所述设备包含：(a)晶片支座，其适于将所述晶片支撑于蚀刻位置中；(b)至少两个蚀刻喷嘴，其适于将蚀刻剂喷洒到所述晶片上；及(c)控制器，其具有用于针对所述至少两个喷嘴选择性地设定或调制以下参数中的至少一者的程序指令：(i)相对于所述晶片的喷嘴位置；(ii)从所述至少两个喷嘴的蚀刻剂递送的时间；(iii)从所述至少两个喷嘴递送的蚀刻剂的组合物；(iv)从至少一个喷嘴递送的淬灭溶液的流动；(v)来自所述至少两个喷嘴的所述蚀刻剂的流率；(vi)从所述至少两个喷嘴递送的所述蚀刻剂中的至少一种组份的浓度；及(vii)从所述至少两个喷嘴递送的流动样式的形状。
下文将参考相关联的图式更详细地描述本发明的这些及其它特征以及优点。
附图说明
图1A到1C图解说明根据本发明的实施例的镶嵌结构的一部分在穿硅通孔(TSV)的制作期间的横截面视图。
图2A到2D图解说明在覆盖物中具有凹入部的镶嵌结构在覆盖物通过各向同性蚀刻的平面化期间的横截面视图。
图3A到3C图解说明在覆盖物中具有凹入部的镶嵌结构在覆盖物通过电化学填充与各向同性蚀刻的组合的平面化期间的横截面视图。
图4是概述根据本文中所提供的实施例的镶嵌特征的处理的流程图。
图5是提供根据本文中所提供的实施例的湿蚀刻的示范性工艺流程的流程图。
图6是概述根据本文中所提供的实施例的湿化学蚀刻的工艺的流程图。
图7是根据本文中所提供的实施例用于执行来自半导体衬底的金属的局部化蚀刻的简化系统的示意性透视图。
图8是根据本文中所提供的实施例经配置以用于执行湿化学蚀刻的设备的视图。
图9A是图解说明在不同的过氧化氢浓度下铜蚀刻速率对甘氨酸浓度的相依性的实验曲线图。
图9B是图解说明在不同的甘氨酸浓度下铜蚀刻速率对过氧化氢浓度的相依性的实验曲线图。
图9C是针对含有甘氨酸及过氧化氢的蚀刻组合物图解说明铜蚀刻速率对温度的相依性的实验曲线图。
图9D是针对含有甘氨酸及过氧化氢的蚀刻组合物图解说明铜蚀刻速率对蚀刻溶液的pH的相依性的实验曲线图。
图10是针对含有不同氨基酸及过氧化氢的蚀刻组合物图解说明铜蚀刻速率对pH的相依性的实验曲线图。
图11是展示不同化学品的铜蚀刻速率的实验条形图。
图12是针对含有EDA及过氧化氢的蚀刻溶液图解说明经蚀刻铜的量对喷洒蚀刻时间的相依性的实验曲线图。
图13是针对含有EDA及过氧化氢的蚀刻溶液图解说明铜蚀刻速率的pH相依性的实验曲线图。
图14是针对含有EDA及过氧化氢的蚀刻溶液图解说明铜蚀刻速率对过氧化氢浓度的相依性的实验曲线图。
图15是针对含有EDA及过氧化氢的蚀刻溶液图解说明铜蚀刻速率对EDA浓度的相依性的实验曲线图。
具体实施方式
用于铜移除的湿蚀刻组合物
可通过使用含有氧化剂及络合剂的特定湿蚀刻溶液来完成含铜金属的蚀刻。出乎意料地发现，当期望无显著坑蚀或粗糙化的各向同性均匀蚀刻时，络合剂的性质尤其重要。开发出在介于约5到12之间、优选介于约6到10之间的pH范围内提供高蚀刻速率(例如，至少约/分钟，优选地至少约/分钟，例如至少约/分钟)的蚀刻组合物。所述组合物包括水溶液，所述水溶液包括二齿、三齿或四齿络合剂(例如，氨基酸、乙二胺、二亚乙基三胺等)中的一者或一者以上及氧化剂(例如，过氧化物)。与包括具有大于4个齿的络合剂(例如，乙二胺四乙酸(EDTA))或强单齿络合剂(例如，氨)的组合物相比，具有二齿、三齿及四齿配位体的组合物提供优越的蚀刻性质。所述蚀刻溶液可使用多种方法递送到衬底上，例如通过从一个或一个以上喷洒喷嘴喷洒、从喷射喷嘴递送蚀刻剂、从莲蓬头递送蚀刻剂、在薄膜反应器中进行蚀刻或通过旋涂接触方法。在一些实施例中，可优选地借助某一形式的溶液搅动简单地将衬底浸没到蚀刻剂中。
显著地，在许多实施例中，借助所提供组合物的蚀刻在所有方向上以大致类似的速率发生-即所述蚀刻是大致各向同性的。举例来说，不同大小的凹入特征(或填充有铜的线路)内的蚀刻可在很大程度上跨越给定特征的宽度且针对极为不同的宽度的特征以大致相同或类似的速率均匀地发生。此外，在一些实施例中，以大致相同或类似的速率蚀刻所述凹入特征内的不同表面，例如，特征中心处或特征拐角中的铜/特征界面处的蚀刻可以大致类似的速率发生。在许多实施例中，借助所描述组合物的蚀刻还跨越晶片均匀地发生，在晶片的中心部分与边缘之间具有甚小的蚀刻速率变化。所述蚀刻优选为非颗粒特有的，例如，其并不在颗粒边界处以大致较高速率发生，且因此并不导致不期望的磨面。蚀刻速率优选地为与阵列内的特征大小、特征深度、特征位置及特征阵列间距无关的。此外，在许多实施例中，本文中所提供的各向同性蚀刻组合物提供经减小的坑蚀及表面粗糙度且供应具有高反射率的平滑无氧化物表面。
相比之下，常规铜蚀刻组合物(例如，具有小于约5的低pH的蚀刻组合物)通常展现各向异性行为，其中较小特征内的蚀刻速率大致大于较大特征内的蚀刻速率。此外，通过使用常规蚀刻组合物观察到高坑蚀及表面粗糙度。
本文中所述的蚀刻组合物的不寻常各向同性行为归因于发生于铜表面处的速率限制反应。在不受特定理论限制的情况下，相信在介于约6到12之间的pH范围内，氧化铜形成于铜表面处且立即或在极短时间后通过铜蚀刻组合物的络合剂被溶解并移除。注意，有利地，在一些实施例中，本文中所述的蚀刻组合物并不形成驻存于铜表面上的氧化铜层，但代替地供应具有高反射率(例如，在蚀刻后，大于裸硅晶片在480nm处的反射率的120％的反射率)的平滑无氧化物铜表面。因此，如果在蚀刻反应期间形成任何氧化物，那么立即或极快地将其原位移除，使得并不始终需要额外氧化物移除操作。然而，应理解，在一些实施例中，各向同性蚀刻组合物可形成驻存于表面上的氧化物层，其可在后续单独移除及清洁操作中被移除。
本发明并不限于上述有利特征，且无需由特定蚀刻组合物同时展现这些特征。举例来说，一些组合物可展现极好的各向同性行为，但可具有相对低的蚀刻速率(例如，展现介于约100到/分钟之间的蚀刻速率)。其它组合物可提供极快的蚀刻速率(例如，大于/分钟)，但未必是完美的各向同性。许多组合物将展现所述所期望特征中的一些或全部特征。所有这些组合物均在本发明的范围内。然而，提供展现高蚀刻速率(例如，大于/分钟的速率)及极好的各向同性行为两者的组合物尤其有利。在一些实施例中，蚀刻组合物的经改善各向同性行为与在摩尔基础上相对于络合剂使用超量氧化剂相关联。举例来说，在一些实施例中，蚀刻溶液中氧化剂与络合剂(或数种络合剂)的摩尔比(例如，过氧化氢与EDA浓度的比率)为至少约2.5比1，例如至少约3比1，且在一些实施方案中，至少约5比1。
在一些实施例中，通过在蚀刻之前及在蚀刻之后测量铜层的表面粗糙度来确定蚀刻剂的各向同性行为。可通过测量铜表面的反射率的改变来评估表面粗糙度的改变。反射率通常用作类似表面(例如，无氧化物铜表面)的微观粗糙度的定性比较量。在许多实施例中，借助所提供蚀刻剂的蚀刻并不导致每经蚀刻铜大于约15％的初始反射率降低速率。在一些实施例中，最初，反射率的降低为每经蚀刻铜不大于10％，例如不大于2％，例如不大于1％。反射率可(例如)通过反射率测量工具来测量、标准化为硅晶片在480nm的波长处的反射率且通常作为相对于硅表面的反射率的百分数值给出，所述反射率测量工具测量例如为购自加利福尼亚州苗必达的耐诺公司(Nanometrics，Milpitas CA)的NanoSpec 3,000光谱反射计。举例来说，微观平滑表面无氧化物经电沉积铜层可具有相对于硅介于约130％到140％之间的反射率值。具有在视觉上明显的氧化亚铜表面膜(失去光泽的外观)的相同平滑经电沉积铜层将具有大致较低反射率，例如小于90％(取决于膜厚度)。因此，表面氧化物的微观粗糙度及厚度两者均可影响所测量的反射率值。为确定反射率的改变并评估表面粗糙化，在蚀刻之前及之后测量铜层的反射率，并将数字的改变规范化到的经蚀刻铜。举例来说，如果在蚀刻之前，铜反射比为R1＝135％，且在已移除铜的之后所述反射比降低到R2＝120％，那么将反射比的改变计算为[(R2-R1)/(R1×D)]×100％×1000＝2.6％(移除每)。通常在将表面暴露于喷洒或1％的硫酸达2到5秒之后再次重复蚀刻后测量，之后立即进行DI水冲洗。此程序将快速移除表面氧化物，而不大致移除任何下伏金属或使表面粗糙化，且通常确认蚀刻后无氧化物反射比结果。对于本文所呈现的各向同性蚀刻调配物，在许多实施例中，在这两个值之间不存在显著的差，从而指示蚀刻后的表面是无氧化物的。
在一些实施例中，在蚀刻后获得的铜层的反射率甚至高于蚀刻前。此可发生是因为在一些情况下，所提供的蚀刻剂使粗糙的表面更平滑，且可甚至用于铜层的平面化，如随后将描述。由于在经电镀的晶片具有预先存在的极薄残余氧化物膜的情况下可进行反射率增加的相同观察在理论上可能，因此在蚀刻前施加上述相同稀释酸及冲洗，其中结果指示反射率增加为蚀刻剂在铜金属上的平滑化/抛光行为的结果，而非仅因为移除极薄的电镀后表面氧化物。
在一些实施例中，所提供的蚀刻方法在半导体晶片上进一步产生良好的中心到边缘不均匀性值。举例来说，提供具有小于约10％(例如小于约2％及小于约1％)的移除速率不均匀性的工艺。可因各向同性蚀刻剂的有利性质、且在一些实施例中因使用所提供的化学品结合使用经配置以用于将蚀刻溶液的非相交前端喷洒到旋转晶片衬底上的两个或两个以上单独喷洒施配器(例如，喷嘴)实现这些不均匀性值。此外，在一些实施例中，因对蚀刻剂递送系统中参数的调制(例如，因对喷洒喷嘴驻留时间、喷嘴位置的定位及动态修改、蚀刻组合物的改变、冲洗水递送、蚀刻淬灭剂递送等的调制)或因所述参数中的两者或两者以上的组合实现经改善的均匀性。由于各向同性蚀刻主要为表面控制的(而非扩散控制的)反应过程，因此通常不需要流体到整个表面的同时且均匀递送实现大致均匀移除速率分布。如此，可更有效率地利用维持湿表面所需的最小流体量，而更易于实现对铜移除分布型的调制及有效控制。
再次参考所提供蚀刻剂的化学品，在一个实施例中，各向同性蚀刻组合物为水溶液，所述水溶液包含氧化剂(例如，过氧化物、过硫酸盐、高锰酸盐、臭氧、Fe3+盐等)以及二齿、三齿或四齿络合剂。还可使用络合剂的混合物。优选地，络合剂具有至少一个氨基。另一配位基团或其它配位基团可包含多种配位部分，例如，羰基及/或另一氨基。在一些实施例中，多胺为优选的。适合的络合剂的实例包含(而不限于)氨基酸、二胺、三胺及四胺。在一些实施例中，具有膦基的络合剂被排除在本发明的范围之外。
在一些实施例中，过氧化氢因其高溶解性、低毒性及低成本而为优选氧化剂，但还可使用其它氧化剂。应理解，出于本发明的目的，可溶解于暴露于周围大气的蚀刻溶液中的双氧通常不被视为氧化剂。另外，注意，本文中所述的组合物为湿蚀刻溶液且因其并不含有研磨粒子且其利用并不依赖于表面研磨以实现其结果而不同于CMP浆料。
如所提及，发现络合剂的性质尤其重要。举例来说，发现简单的单齿配位体(例如氨)及大的富羧酸多齿配位体(例如乙二胺四乙酸(EDTA))供应低蚀刻速率及/或导致表面氧化物形成或者不良各向同性行为。在优选实施例中，铜蚀刻溶液为大致无来自EDTA及其盐以及来自具有大于四个齿的配位体的氨、铵离子。
出乎意料地，不同于EDTA及氨，发现许多氨基酸及二胺(例如甘氨酸及乙二胺(EDA))提供卓越的蚀刻速率、各向同性行为、低表面粗糙度且无残余表面氧化物。
除络合剂及氧化剂之外，蚀刻溶液还可任选地包含一种或一种以上pH调整剂。取决于所期望的pH，pH调整剂可为碱性或酸性的。碱性pH调整剂包含(而不限于)碱金属氢氧化物及四烷基氢氧化铵，例如四甲基氢氧化铵(TMAH)。在一些实施例中，酸性pH调整剂包含酸，例如硫酸、烷基磺酸(例如，甲烷磺酸)及羧酸(例如，乙酸、草酸、柠檬酸及乙醛酸)。在一些实施例中，氨基酸(例如甘氨酸)用作pH调整剂且用作络合剂两者。
如本文中所使用的“氨基酸”包含生物发生(天然)氨基酸及非天然氨基酸两者，且是指具有至少一个羧基及至少一个氨基的分子。氨基酸可任选地用多种取代基取代。在优选实施例中，氨基酸包含不可取代的主要氨基，但在其它实施例中，氨基酸可为N-衍生的。如此申请案中所使用的氨基酸并不包含具有大于四个齿的化合物，例如EDTA。
发现甘氨酸、DL-丙氨酸、β-丙氨酸、丝氨酸、DL-甲硫氨酸及DL-缬氨酸为用于各向同性蚀刻的适合络合剂。具有较大取代基的氨基酸(例如亮氨酸、谷氨酰胺、天门冬氨酸、酪氨酸、胱氨酸及N-甲基化氨基酸肌氨酸)的结果展示大体较低蚀刻速率。
包括氨基酸的典型蚀刻组合物的实例包含具有介于约6到10之间的pH的氨基酸(例如，甘氨酸)及H2O2的组合物。在约1∶2的H2O2∶甘氨酸摩尔比下观察到最高蚀刻速率。可视需要将缓冲剂、腐蚀抑制剂及pH调整剂(例如四甲基氢氧化铵)添加到所述组合物。
在一些实施例中，使用二胺、三胺及四胺作为络合剂，其中二胺及三胺为优选的。这些物质可在氮处(例如，可为N-烷基取代的)或在其它位置处衍生。实例包含乙二胺(EDA，H2NCH2CH2NH2)、N-甲基乙二胺(CH3NHCH2CH2NH2)、二亚乙基三胺(H2NCH2CH2NHCH2CH2NH2)、四亚乙基三胺(H2NCH2CH2NHCH2CH2NHCH2CH2NH2)及三(2-氨基乙基)胺(tren，N(CH2CH2NH2)3)。还可使用含有二胺及/或三胺及/或氨基酸的混合物的组合物，且在一些情况下具有协同蚀刻速率行为。作为特定实例，组合弱氨基酸甘氨酸且使用弱氨基酸甘氨酸pH调整到介于6到10之间的pH的弱碱乙二胺的混合物展现显著大于单独地以相同浓度(例如，30％更大或更多)使用相同络合及氧化成分的蚀刻速率的简单总和的蚀刻速率，而同时改善各向同性行为(例如在所移除铜的类似厚度处导致较小表面粗糙化)。在一些实施例中，蚀刻组合物包含二胺及氨基酸(例如，甘氨酸)、三胺及氨基酸，或二胺、三胺及氨基酸的混合物。此外，在一些实施例中，这些组合物中的每一者均包含硫酸及/或羧酸及/或烷基磺酸，其中pH被调整到约7到10.5的范围。
含二胺蚀刻组合物供应极高蚀刻速率且导致具有极高反射率的平滑金属表面。含三胺及含四胺组合物还适合于各向同性蚀刻。由于多胺通常提供具有高pH的溶液，因此在一些实施例中，将酸性pH调整剂添加到蚀刻溶液以将pH减小到优选范围。举例来说，在含有二胺及/或三胺的一些溶液中，优选地，通过酸性pH调整剂将pH调整到介于约7到10.5之间，更通常调整到约8.5到9.5。出乎意料地，在这些蚀刻系统中，并非每一酸均适合于充当pH调整剂。适合的pH调整剂包含还可充当辅助络合剂的氨基酸(例如，甘氨酸)、羧酸(例如，乙酸、丙酸、乙醛酸、柠檬酸、草酸等)、烷基磺酸(例如，甲烷磺酸)及硫酸。相比之下，形成有限溶解性的铜盐且看似在其它方面干扰如上所述的工艺的碳酸及磷酸较不优选。看似干扰各向同性蚀刻机制的盐酸及氢溴酸也较不优选。此外，在一些实施例中，优选地不使用有毒或爆炸性酸，例如高氯酸。通常，氨基酸及形成高度可溶铜盐的酸为优选pH调整剂。应理解，在所提供的pH范围处，所述pH调整剂通常并非以其游离酸形式而是作为对应共轭碱存在于溶液中。出于本申请案的目的，“包括酸性pH调整剂(例如，硫酸)”的蚀刻溶液理解为意指pH调整剂(例如硫酸)未必完全质子化，但以在所述pH值处存在的那些形式存在。
虽然碱性含多胺溶液的pH调整在许多实施例中优选以便实现高蚀刻速率或最优各向同性行为，但在其它实施例中，在无此pH调整的情况下，极少或简单地使用二胺及三胺。
当使用氨基酸作为蚀刻溶液的主络合剂时，有时需要添加碱性pH调整剂以使蚀刻溶液的pH成最优水平。举例来说，可使用四甲基氢氧化铵作为碱性pH调整剂。
可使用络合剂及氧化剂的浓度以及蚀刻溶液的pH及温度来调制湿蚀刻的蚀刻速率及各向同性行为。
蚀刻溶液的温度范围可广泛变化，例如，从约0℃到约70℃，超出此范围，碱性混合物的稳定性(尤其氧化剂的稳定性)受到相当大的限制。通常，在介于约20℃与30℃之间的温度下执行蚀刻。在一些实施例中，优选地在室温以上(在25℃以上，例如，在约45℃下)进行蚀刻以实现经减小的坑蚀及经改善的蚀刻速率。在一些实施例中，通过在执行蚀刻前不久使用蚀刻溶液组份的放热混合来实现这些温度。
络合剂、氧化剂及pH调整剂的浓度可取决于蚀刻剂的特定应用、需要移除的金属的量、可容忍的表面粗糙度等而变化。通常，在蚀刻中递送到衬底表面的络合剂的浓度可在从约0.01M到6M、更通常从约0.05M到3M的范围内变化，且氧化剂的浓度可从约0.2M到12M、更通常从约1M到约6M变化。在以摩尔计相对于络合剂超量地使用氧化剂时实现尤其良好的各向同性行为。举例来说，在一些实施例中，氧化剂与络合剂摩尔比为至少约2.5∶1，例如至少约3∶1，且在一些实施方案中为至少约5∶1。
在各向同性蚀刻方案中，蚀刻速率极强地取决于络合剂的浓度且显著地在较小程度上取决于氧化剂的浓度。在一些实施例中，通过调制递送到衬底上的络合剂的浓度(例如通过减小络合剂的浓度或减小蚀刻剂到一个或一个以上喷洒源的流动)来调制衬底上的蚀刻速率。
关于pH，通常，在介于约5到9之间的pH值处实现较高蚀刻速率，而在约7与12的pH值之间实现最佳各向同性行为(例如，较低粗糙度)。当然，这些值可取决于所使用的络合剂的性质而展现些微变化。当高蚀刻速率及高度各向同性行为两者均重要时，通常在介于约7与10.5之间(例如介于约8.5与9.5之间)的pH范围处执行蚀刻。
由于当pH增加时蚀刻速率通常显著下降，因此在一些实施例中，可在高pH下快速淬灭蚀刻反应(例如，可降低蚀刻速率或可停止蚀刻)。举例来说，如果蚀刻需要停止或减慢，那么可将碱性pH调整剂供应到系统中以将蚀刻剂的pH增加到(例如)大于约10到12。举例来说，可将TMAH的溶液添加到蚀刻剂以停止反应。在一个特定实施例中，通过利用此方法来“淬灭”蚀刻过程，将碱性试剂(例如TMAH)添加到一个或一个以上化学流，并减小或甚至完全抑制衬底上与此溶液进行接触的那个位置处的蚀刻速率。
适合蚀刻组合物的实例包含(但不限于)基本上由以下各项组成的水溶液：
(a)甘氨酸、过氧化氢及TMAH，
(b)EDA及过氧化氢；
(c)EDA及硫酸铁
(d)甘氨酸、四甲过硫酸盐及TMAH
(e)EDA、过氧化氢及乙酸；
(f)EDA、过氧化氢及甘氨酸；
(g)EDA、过氧化氢及硫酸；
(g)N-甲基EDA、过氧化氢，及任选地，酸性pH调整剂(例如，氨基酸、硫酸、烷基磺酸及/或羧酸)；
(h)二亚乙基三胺、过氧化氢，及任选地，酸性pH调整剂(例如，氨基酸、硫酸、烷基磺酸或羧酸)；
(i)EDA、甘氨酸、乙酸、硫酸及过氧化氢，例如，其中在约9.5的pH下示范性浓度为5.7mL/L EDA、4.8g/L甘氨酸、0.2mL/L乙酸、0.1mL/L硫酸、4wt％过氧化氢。虽然在许多实施例中，溶液可包含其它物质上显著组份(例如，润湿剂)，但在一些实施例中，蚀刻溶液基本上由以下各项组成：水；选自由氨基酸、二胺及三胺组成的群组的络合剂(包含多种络合剂)；氧化剂(包含多种氧化剂)；及任选地，pH调整剂(包含多种pH调整剂)。这些溶液还可任选地包含pH指示剂。
形成湿蚀刻组合物的方法
在一些实施例中，所述湿蚀刻组合物在室温下并非无限期地稳定，且在许多实施例中，应在制备之后迅速使用。此在使用过氧化氢作为氧化剂时尤其显著，因为蚀刻溶液的气体逸出及分解通常在已制备蚀刻溶液之后以相对快的速率发生。在一些实施例中，所提供的组合物在蚀刻前小于约30分钟(例如在蚀刻前小于约10分钟)制备。在一些实施例中，所提供的组合物在蚀刻前小于约3分钟(例如在蚀刻前小于约1分钟)通过在蚀刻设备的管线内混合蚀刻剂组份且恰在递送到衬底之前制备。在一些实施例中，在混合后于管线中混合小于15秒之后，将经混合的蚀刻调配物递送到衬底。
在一些实施例中，通过混合包括(或基本上由以下各项组成)水、一种或一种以上络合剂及一种或一种以上pH调整剂的浓缩溶液与包括氧化剂(例如，过氧化氢)在水中的溶液来制备蚀刻组合物。在一些实施例中，进一步将水与这两种溶液组合以便稀释。
在本发明的一个方面中，提供络合剂与pH调整剂的浓缩溶液。可在将这些溶液与氧化剂的溶液组合(例如，混合)且任选地用水稀释之后使用这些溶液来制成所提供的蚀刻组合物。在一个实施例中，此浓缩溶液基本上由以下各项组成：水；二齿二胺、三齿三胺及四齿四胺中的一者或一者以上；及选自由具有小于约5的第一解离常数pKa值的酸组成的群组的一种或一种以上pH调整剂。在一个实施例中，所述一种或一种以上pH调整剂选自由硫酸、烷基磺酸(例如，甲烷磺酸)、氨基酸及羧酸组成的群组，其中在21℃下所述浓缩溶液的pH介于约8.5与11.5之间(例如介于约9.5与11.5之间)，且其中来源于多胺的氨基的浓度为至少约1.5M(优选至少约3M，在一些情况下至少约4M)。将氨基的摩尔浓度计算为多胺的摩尔浓度乘以多胺中氨基的数目。如果使用多胺的混合物，那么可添加每一多胺的氨基的浓度以提供总浓度。所述浓缩溶液通常具有良好的贮藏寿命且可易于输送。
表1列举可用于制备本文中所述的蚀刻剂的各种浓缩络合剂溶液的实例。
表1.
如可看出，在一些实施例中，所述浓缩溶液包含一种以上pH调整剂，例如，其可含有硫酸、氨基酸(例如，甘氨酸)及羧酸(例如，乙酸)两者。
应理解，一般来说，可使用多种混合序列制备所述蚀刻溶液，但在许多实施例中，将经pH调整的络合剂溶液与氧化剂溶液混合为优选的。在一些实施例中，调整混合序列以便使用在蚀刻剂组份的混合期间产生的热来增加递送到衬底上的蚀刻剂的温度。可在蚀刻前不久执行或组合以下热产生混合事件中的一者或一者以上且可利用在混合期间产生的热：使络合剂溶解于水中，使pH调整剂溶解于水中，将pH调整剂添加到络合剂的溶液，及将络合剂的溶液与氧化剂的溶液混合。
表2提供图解说明在如本文中所述混合氧化剂溶液与络合剂溶液组份之后温度及所释放气体的量的改变的实例，并证实所述混合物的相对短的活性时间。将80mL的含有18.3％/wt乙二胺、17.4％/wt甘氨酸、0.8％乙酸、0.6％硫酸及63％/wt水的浓缩络合剂溶液与约1公升的过氧化氢在水中的4％溶液混合。表2展示在混合之后约头3到4分钟内温度上升且所释放气体的量快速增加，在此时间之后，所述溶液成为废液(分解)，气泡产生停止且所述溶液缓慢冷却。通过将0.2μm厚涂覆有铜的晶片样本暴露于在12分钟前混合的溶液达1分钟，未展示可观蚀刻迹象来获得对废溶液的形成的确认。这些结果及数据指示，在许多实施例中，所提供的蚀刻溶液应在制备(混合)后不久便用于蚀刻。
表2
用于移除经氧化的铜物质的湿蚀刻组合物
还发现，在不存在或存在氧化剂(例如，H2O2)的情形下，上述蚀刻组合物可用于从衬底有效地移除经氧化的铜物质(例如，氧化铜及氢氧化铜)。当不存在氧化剂时，在存在经暴露铜金属的情形下，这些溶液可用于选择性地溶解及移除经氧化的铜物质(例如)以便进行铜表面清洁。举例来说，在一个方面中，提供一种移除经氧化的铜物质的方法，其中所述方法涉及使其上驻存有经氧化的铜物质的衬底与水性清洁溶液接触，其中所述溶液包括二齿络合剂(例如，EDA及/或氨基酸)、三齿络合剂或四齿络合剂。在一些实施例中，使用多胺，例如聚乙烯亚胺。还可使用络合剂的混合物。所述溶液可进一步任选地包含氧化剂及pH调整剂。清洁溶液的pH通常介于约5与12之间，更通常介于约6与10之间。
在一些实施例中，优选地在用于移除经氧化的铜物质的清洁溶液中不包含氧化剂。
适合的溶液包含(而不限于)基本上由以下各项组成的水溶液：
(a)甘氨酸及任选地pH调整剂；
(b)EDA及任选地pH调整剂；
(c)聚乙烯亚胺及任选地pH调整剂；
(d)甘氨酸、EDA及任选地pH调整剂的混合物。
此外，在一些实施例中，所述清洁溶液用于从铜层移除多种表面污染物。举例来说，在一些实施例中，如上所述的溶液以及含有其它多胺(例如聚乙烯亚胺)的溶液用于移除表面接合的有机巯基化合物(其通常在铜电镀浴液中用作加速剂并保留于所沉积的铜层中)且在最小铜移除的情形下存在经暴露铜时用于移除各种电镀整平剂。
涉及湿蚀刻的工艺
上述湿蚀刻溶液可用于在多种背景下蚀刻(移除)含铜金属。含铜金属包含(而不限于)：纯铜金属、具有其它金属的铜合金及浸渍有非金属物质、例如浸渍有在电填充操作期间使用的有机化合物(例如，整平剂、加速剂、抑制剂、表面活性剂等)的铜金属。在本申请案中，含铜金属还将被简称为“铜”。
虽然将主要参考镶嵌特征(例如沟槽、通孔(尤其穿硅通孔或“TSV”)、线或垫)的处理图解说明铜的蚀刻，但应理解，所提供的蚀刻方法可用于其中期望移除铜的多种镶嵌及非镶嵌工艺流程中。进一步注意，所提供的组合物能够在存在经暴露扩散阻挡材料(例如W、TiW、Ta、TaNx、Ti、TiNx、TiTa等)的情形下选择性地蚀刻铜。
在一个实例中，使用所提供的蚀刻组合物以从填充有铜的镶嵌特征(例如，线或通孔)蚀刻铜。此移除可在存在或在不存在经暴露扩散阻挡材料或经暴露电介质的情形下执行。举例来说，凹入部的形成可在蚀刻及封盖应用中执行，例如在先前以引用方式并入本文中的在2009年5月12日发布的将丹尼尔·A.库斯等人提名为发明人的第7,531,463号美国专利且在目前以全文引用方式并入本文中的于2005年10月13提出申请的将里德(Reid)等人提名为发明人的第11/251,353号美国专利申请案中所述。在蚀刻及封盖应用中，提供含有填充有铜的镶嵌特征的半导体衬底。所述填充有铜的特征通常嵌入于电介质层中且加衬有扩散阻挡材料层。使所述衬底与本文中所述的各向同性湿蚀刻溶液接触，从而导致形成凹入部(相对于可含有经暴露扩散阻挡层或电介质层的衬底的上部平面)。举例来说，通常涂覆所述凹入特征的经暴露金属部分且(例如)使用电化学或无电镀沉积、PVD、ALD、CVD或另一沉积方法而在后续操作中用封盖材料(例如通过封盖金属)至少部分地填充所述凹入部。
在另一实例中，使用所提供的铜蚀刻组合物来蚀刻铜以便从驻存于衬底上的毯覆式铜层形成铜图案。在此实例中，首先提供含有驻存于电介质层或半导体材料上方的毯覆式铜层的衬底。接着在所述毯覆式铜层上沉积光致抗蚀剂膜(或可经图案化且当暴露于本文中所述的蚀刻组合物时并不容易溶解或蚀刻的任何膜)，且随后通过掩模显影以产生所要图案。使含有经显影光致抗蚀剂的衬底与所提供的各向同性蚀刻溶液接触，此移除所要图案中不想要的铜。接着从提供铜导电路径的所要图案的衬底移除光致抗蚀剂。此为蚀刻溶液在非镶嵌背景下的使用的一个说明性实例。
本文中所提供的蚀刻组合物还极适用于从全局涂覆有铜的区域移除铜，且特定来说，用于部分或完全移除覆盖物。覆盖物为驻存于由衬底的非金属表面的上部表面界定的平面上面(例如，电介质场区域上面)的金属层。术语“铜覆盖物”包含驻存于由电介质及/或半导体界定的平面上方且驻存于扩散阻挡层(当存在时)上方的所有铜。所述蚀刻组合物可用于减小覆盖物的厚度、平面化覆盖物及/或将其从衬底完全移除。在一些实施例中，所述蚀刻组合物及方法进一步能够跨越晶片衬底调制覆盖物的厚度以获得所要轮廓。举例来说，取决于所要轮廓，可在蚀刻覆盖物之后形成中心薄、中心厚或大致均匀的衬底。
所提供的湿蚀刻方法可单独或结合其它平面化技术使用。在一些实施例中，单独的湿蚀刻便足以进行平面化。在其它实施例中，在执行湿蚀刻之前或之后执行其它平面化技术，例如CMP或电平面化技术(例如电化学化学机械平面化(ECMP)、电抛光或电化学化学机械沉积(ECMD))。
现将参考图1A到1C图解说明将各向同性蚀刻集成到镶嵌特征处理中，所述图展示含有穿硅通孔(TSV)的衬底在各个处理阶段期间的横截面视图。
TSV为完全穿过硅晶片或裸片的垂直电连接。TSV技术可用于有时统称为3D堆叠的3D封装及3D集成电路中。举例来说，3D封装可含有两个或两个以上垂直堆叠的集成电路(IC)，使得其与在2D布局中相比占据更少空间且各种装置之间具有更短通信距离。传统上，若干经堆叠的IC沿其边缘布线在一起，但此布线设计仍可能导致显著的信号传输时间延迟，以及导致堆叠的尺寸的增加，且通常需要额外重新分布层来将信号路由到各个IC的外围。可通过在垂直堆叠的IC中的每一者之间直接穿过硅衬底对IC进行布线而形成显著较大数目个较短长度的密集互连。TSV经由IC衬底的主体提供连接，从而在大大增加的通信带宽的情形下导致较小紧凑堆叠。类似地，可通过堆叠数个硅晶片并经由所述衬底中的每一者垂直互连所述硅晶片来建构3D单IC。此些堆叠表现得像单个装置且可具有较短关键电路径，从而导致较快操作。在许多方面中，此方法在技术上优于传统的外围线接合互连方法。
可以数种方式接合使用TSV的电子电路。一种方法是“晶片到晶片”，其中将具有电路的两个或两个以上半导体晶片对准、接合并切分成3D IC。可在接合之前或之后对每一晶片进行薄化。薄化工艺包含移除晶片材料以暴露TSV的底部部分。TSV可在接合之前形成到晶片中或在接合之后形成于堆叠中，且可在有源层与外部接合垫之间穿过硅衬底。另一方法是“裸片到晶片”，其中仅切分一个晶片且接着将经单个化的裸片对准并接合到第二晶片的裸片位点上。第三方法是“裸片到裸片”，其中对准并接合多个裸片。类似于第一方法，可在后两种方法中的任一阶段处建构薄化及连接。将湿蚀刻过程集成到穿硅通孔处理中不受其中处理穿硅通孔的序列的显著影响。
图1A到1C图解说明在晶片薄化之前的TSV处理，即，在这些处理阶段处的TSV并不完全穿透硅晶片。TSV可与本文通常称为半导体衬底101的裸片及晶片两者一起使用。适合于半导体衬底101的材料的实例包含(但不限于)硅、绝缘体上硅、蓝宝石上硅及砷化镓。在一些实施例中，所述半导体衬底包含电介质层，例如基于氧化硅的电介质。在其它情况下，所述衬底可更类似于单层级或多层级电路板，且可由陶瓷或嵌入环氧树脂制成。此外，在一些实施例中，所述衬底可包含电路或有源晶体管装置。为保持清晰而未展示这些特征。
在图1A中所示的第一横截面视图中，孔(例如TSV孔103)形成于半导体衬底101中。TSV孔103的深度必须足以允许在后续薄化操作期间完全切穿层101。通常，TSV孔的深度可介于约5到400微米之间(深度通常介于约50到150微米之间)，然而，还可借助其它大小的TSV孔来实践本发明。TSV孔的直径可在约1到100微米之间(更通常地在约5到25微米之间)变化。TSV孔通常具有高的纵横比，所述纵横比被界定为TSV孔深度与TSV孔直径(通常在开口处)的比率。在某些实施例中，TSV孔纵横比可在约2∶1到12∶1之间(例如在约3∶1与10∶1之间)变化。TSV大小还取决于总体3D堆叠工艺中的哪一阶段包含TSV形成。TSV可在(“通孔最先”)堆叠之前或在(“通孔最后”)堆叠之后形成。在“通孔最先”配置中，TSV可在形成CMOS结构之前或之后形成。在“通孔最后”配置中，TSV可在接合之前或之后形成。此外，在两个配置中，可在接合之前或之后执行薄化。可借助本文中所述的任何TSV大小或形成配置来实践本发明。表3概述各种TSV配置的典型TSV尺寸(以微米计)。虽然图1A到1C及对应描述通常涉及其中TSV在堆叠及CMOS处理之前形成且薄化在接合之前执行的配置(“通孔最先”+在CMOS之前+在接合之前薄化)，但本发明还可容易地应用于其它配置。
表3.
可使用标准光刻及蚀刻方法形成TSV孔。返回到图1A，可穿过顶表面形成TSV孔103，所述顶表面可为晶片或裸片的有源表面且可包含电子装置。或者，可穿过晶片或裸片的其中不存在电路的后表面形成所述TSV孔。
图1A中的横截面展示扩散阻挡材料层105驻存于衬底101上方，且既在场中又在TSV 103内给所述衬底保形地加衬。扩散阻挡层105的适合材料包含钽、氮化钽、钨、钛、钌、氮化钛以及这些与其它材料的合金化及分层组合。在典型实施例中，通过PVD工艺形成扩散阻挡层105，但可采用其它技术，例如化学气相沉积(CVD)、无电镀沉积或原子层沉积(ALD)。接着沉积籽晶层107以在电镀操作期间针对电流通路提供均匀导电表面。与阻挡层沉积一样，可针对此操作采用PVD方法，但也可采用其它工艺，例如无电镀或电解沉积。适合的籽晶层材料包含金属，例如铜、铜合金、钴、镍、钌等等。在一些实施例中，籽晶层还可执行扩散阻挡的功能。在这些实施例中，可能无需采用单独扩散阻挡层105。再次参考图1A，可看出，籽晶层107既在场中又在TSV内保形地给所述衬底加衬并驻存于扩散阻挡层105的顶部上。
图1B中的下一横截面视图将铜层111描绘为沉积到TSV孔103中且沉积于场区域上方，其中其形成覆盖物109，所述覆盖物在大特征大小的3D封装(例如TSV)应用中通常具有介于从约4微米到25微米的范围内的厚度。对于甚小特征装置互连应用，此覆盖物较薄，通常0.5到1.5μm厚。所述铜层通常通过电镀沉积到籽晶层107上(为保持清晰而未在图1B中展示所述籽晶层)。在典型电镀工艺中，使所述衬底与含有铜离子的电镀溶液接触。接着经由籽晶层103产生电流，从而致使铜离子朝向所述籽晶层流动并沉积于所述籽晶层上。在于2008年8月18日提出申请的将J.里德等人提名为发明人的标题为“用于穿硅通孔填充的工艺(Process for Through Silicon Via Filling)”的第12/193,644号共同拥有的美国专利申请案中详细描述适合于TSV填充的说明性电镀设备及方法，所述申请案以全文引用方式并入本文中。在铜的电沉积之后，以电镀后工艺移除覆盖物109，其包含本文中所述的各向同性湿化学蚀刻，且在一些实施例中，另外包含其它金属移除工艺，例如CMP及电平面化工艺。将在后续章节中详细描述用于覆盖物移除的设备及湿蚀刻方法。
图1C中所示的下一横截面图解说明在完成用以移除铜覆盖物的电镀后过程之后的衬底101。如图所示，移除覆盖物109且在场区域上方暴露扩散阻挡层105。在后续操作(未展示)中，从场区域移除扩散阻挡材料且在TSV底部处对衬底进行薄化，以允许TSV完全穿透衬底。
在一些实施例中，通过湿化学蚀刻移除所有铜覆盖物并暴露下伏扩散阻挡。在一个实施例中，通过选择性化学蚀刻工艺移除扩散阻挡层，此包含使含有经暴露扩散阻挡材料(例如Ta、TaN、Ti、TiN、W等)及经暴露金属(例如，Cu、Co或Ni)的衬底与能够在存在这些金属的情形下选择性地移除扩散阻挡材料的湿蚀刻溶液接触。此选择性蚀刻使得所述特征中的经暴露铜(或其它金属)显著不变，除了在一些情况下，形成通常随后移除的铜钝化表面层。在一些实施例中，用于选择性地移除扩散阻挡材料(例如钽、氮化钽、钛、氮化钛、钨及氮化钨)的湿化学蚀刻溶液包含热碱性溶液，例如70℃到90℃下的25％KOH或四甲基氢氧化铵。优选地，热碱性溶液的温度为至少约70℃。在替代实施例中，使用例如借助SF6或BF4的反应性离子蚀刻(干式工艺)来移除阻挡层。此工艺序列允许在无需昂贵的CMP材料移除的情况下处理镶嵌特征。
在其它实施例中，通过借助本文中所述的各向同性湿化学蚀刻移除至少约50％(例如至少约75％或至少约90％)的铜覆盖物厚度、之后通过CMP移除剩余铜覆盖物且移除下伏扩散阻挡材料来不完全消除但最小化CMP的使用。在其它实施例中，通过湿化学蚀刻完全移除铜覆盖物，而通过CMP移除剩余扩散阻挡材料。
用于平面化的各向同性湿蚀刻
在一些实施例中，本文中所提供的湿蚀刻组合物能够平面化具有不期望凹入特征(例如凹坑及凹痕)的铜层。此外，在一些实施例中，本文中所提供的相同组合物能够平面化具有不期望经暴露特征(例如小丘或突出部)的铜层。由于各向同性蚀刻在所有方向上以大致类似的速率发生，因此暴露于各向同性蚀刻剂的凹入或突出特征将逐渐减小其纵横比，且在一些实施例中，可大致平面化含有此凹入特征或突出部的衬底，而不求助于昂贵的平面化技术，例如CMP。如上所提及，所述工艺通常称为各向同性或“几何”平面化工艺，因为在表面上的所有位置处金属移除的速率显著不变，且在此方案中，连续蚀刻随时间在几何上侵蚀非平面特征。此应与各向异性平面化技术(例如CMP、电化学化学机械抛光、电抛光或电化学机械沉积)形成对比，所述各向异性平面化技术中的每一者以不均匀的速率移除或沉积金属。虽然非各向同性平面化方法通常将比各向同性/几何工艺导致更快速的表面平滑化(关于所处理的金属的量)，但可迅速且经济地执行通过湿化学蚀刻进行的几何平面化，从而与更昂贵的工艺(例如CMP)相比导致显著的工艺优点。
在图2A到2D中图解说明湿蚀刻各向同性/几何平面化序列，所述图展示在铜覆盖物209中具有凹入部213的衬底在不同处理阶段处的横截面视图。所述平面化工艺参考形成于半导体衬底201中的部分制作的填充有铜的TSV 211图解说明，但其通常适用于其它不均匀铜表面的平面化。图2A中所示的部分制作的装置类似于在电镀后获得的图1B中所示的装置。然而，如图2A中所示，所述装置在填充有铜的TSV 211上方含有形成于铜覆盖物209中的小的凹入特征213。位于经填充镶嵌特征上面的此些不期望凹入部通常是在完成电镀之后无意获得的。在一些实施例中，尤其是在所述凹入部具有相对低的纵横比(例如，4比1或更小，取决于在电镀步骤中所添加的覆盖物金属的量及对不完美平面化的容忍度而定)时，可通过单独的各向同性蚀刻而不使用其它更复杂的平面化技术来大致平面化覆盖物。在其它实施例中，湿蚀刻平面化及其它平面化方法(例如，CMP及电平面化)彼此互补且被依序使用。如此，在一些情况下，序列可为：首先各向异性平面化过程，之后进行各向同性湿蚀刻过程(例如CMP，之后进行各向同性湿蚀刻)，且在其它情况下，各向同性湿蚀刻过程之后可进行各向异性平面化过程(例如电抛光或CMP)。最后，在一些实施例中，如果首先执行各向异性平面化，那么之后进行各向同性湿蚀刻平面化，且最后以第二各向异性平面化过程完成。此序列的特定实例为：电填充、之后进行ECMD、之后进行各向同性湿蚀刻、之后进行CMP过程(或者ECMP或电抛光)。
图2B展示在铜覆盖物已与各向同性湿蚀刻组合物接触之后的装置横截面。当各向同性蚀刻剂接触凹入部213时，蚀刻在垂直及水平上(如由箭头所示)以大致类似的速率发生。与凹入部的深度相比，此导致凹入部的宽度的较快生长。因此，在使所述衬底与湿蚀刻溶液接触并已允许蚀刻继续进行达一时间周期之后，所述凹入部的纵横比逐渐变得较小(在几何上整平或平面化)。在图2C中展示在执行各向同性蚀刻达一时间周期且已减小凹入部213的纵横比之后的装置结构的横截面描绘。接下来，允许蚀刻进一步继续进行且获得例如图2D中所示的经平面化的装置。经平面化的衬底含有经暴露扩散阻挡层205及填充有铜的TSV 211，而在所述TSV内无任何凹入部形成。如先前所提及，无需通过湿化学蚀刻完全地移除铜覆盖物，且在一些实施例中，仅通过各向同性蚀刻部分地移除并平面化铜覆盖物。
结合其它平面化技术的各向同性湿蚀刻
在一些实施例中，如上所提及，结合各向同性蚀刻使用其它平面化技术颇实际。举例来说，在一些实施例中，铜层可含有具有对于通过单独的各向同性蚀刻成功平面化来说太高的纵横比的凹入部。在这些情况下，可使用例如电平面化的额外平面化技术(例如，电化学移除不想要的金属或向不想要的凹入部中电化学沉积)及/或CMP。这些平面化技术可取决于工艺需要而在各向同性蚀刻之前或之后执行。参考图3A到3C中所示的部分制作的装置的横截面描绘且参考图4中所示的工艺流程图解说明涉及之后进行各向同性蚀刻的电沉积的一个实施例。
参考图4，所述工艺在401中通过接收其中形成有镶嵌特征的半导体衬底开始。在所述实例中，所述特征具有至少约5μm的深度，且在一些实施例中，其深度为其宽度的至少两倍大(至少2∶1纵横比)。当用铜填充此些相对大的特征时，通常直接在所述特征上面无意地形成小的凹入部(相对于覆盖物的平面)。此凹入部将被称为“覆盖物中的凹入部”，但当所述特征尚未完全填充时，由于所述凹入部延伸到所述经部分填充的特征中，因此所述凹入部的深度大于覆盖物的厚度。
随着电沉积在403中继续进行，在某一时刻，用铜完全填充所述镶嵌特征，且在场区域上方形成铜覆盖物。在电镀期间的此时刻，覆盖物中凹入部的深度与覆盖物的厚度大致相同。通常，在此时刻覆盖物的厚度小于镶嵌特征宽度的约50％。在图3A中图解说明所得结构，其中覆盖物309具有与驻存于经填充通孔311上方的凹入部313的深度相同的厚度。
接下来，在操作405中，继续电沉积以电镀额外铜覆盖物，同时大致减小经填充特征上方的凹入部的深度(及/或纵横比)。不同于在极大地依赖于各向异性金属移除技术(例如CMP)的常规工艺中，在此时刻添加的额外覆盖物材料的量通常大致较大以允许后续平面化通孔湿化学蚀刻。优选地，额外铜覆盖物具有沉积于场上的初始覆盖物厚度的至少约50％(例如，至少约100％)的厚度。在图3B中展示在电镀额外覆盖物之后获得的衬底，其中额外覆盖物315的厚度为初始覆盖物309的厚度的至少约100％。在额外电镀期间，驻存于经填充通孔311上方的凹入特征313的深度(及/或纵横比)大致减小，借此促进所述衬底的平面化。应理解，初始覆盖物305及额外覆盖物315通常具有类似或相同的组合物。
在电镀期间的某一时刻(例如，在初始覆盖物层309的电镀期间或在额外覆盖物层315的电镀期间)，可任选地改变(突然或逐步地改变)电镀条件以便配置所述条件从而减小驻存于覆盖物中的凹入特征的深度，如在操作407中所述。在一些实施例中，在所述镶嵌特征尚未完全填充且覆盖物中凹入部的深度仍大于覆盖物的厚度时(在形成图3A中所示的经完全填充结构之前)改变所述条件。在其它实施例中，可在覆盖物中凹入部的深度等于或小于覆盖物的厚度时(在已形成图3A中所示的经完全填充结构之后)改变所述条件。
初始电沉积条件通常适于填充所述镶嵌特征，且在一些实施例中，接着经改变以适于减小覆盖物中凹入部的深度。此改变可包含针对增加质量转移边界层的厚度(例如，减小衬底的旋转速率)、增加整平剂化合物并入到经电镀层中的速率(例如，通过增加电流密度)或(例如)针对通过改变电镀浴液化学品来降低电镀浴液中整平剂化合物的浓度的改变。
在电镀期间，通过使衬底(在许多情况下，在电镀浴液中旋转的衬底)与电镀浴液中所含有的电镀溶液接触来至少部分地填充镶嵌特征，其中所述衬底经电偏置且正充当电镀系统的阴极。向阴极提供适当的电流电平的电源电连接到阴极衬底且电连接到阳极。阳极电(经由电解液及电源)连接到衬底，且通常驻存于相同电镀器皿中，且在一些实施例中，通过离子可渗透隔膜与电镀溶液的阴极部分分开。接触衬底的电镀溶液通常包括铜盐、酸以及添加剂(例如消泡剂、整平剂、抑制剂、加速剂、润湿剂及表面活性剂等等)中的一者或一者以上。
在一个实施方案中，电镀条件的改变包括增加提供到衬底的电流密度。举例来说，电流密度可从介于约1到5mA/cm2之间(在第一电镀周期期间)增加到介于约5到50mA/cm2之间(在后续电镀周期期间)以便减小驻存于镶嵌特征上方的凹入部的深度。在另一实施方案中，电镀条件的改变包括降低衬底的旋转速率或改变对流条件以类似地影响质量转移边界层。举例来说，旋转速率可从介于约30到240rpm之间(例如，从介于约30到120rpm之间的速率)(在第一电镀周期期间)降低到介于约5到30rpm之间(在后续电镀周期期间)以便减小驻存于镶嵌特征上方的凹入部的深度。在又一实施方案中，改变电镀浴液的化学品以便实现覆盖物中凹入特征的优先填充。在一些实施例中，使用电流增加与晶片旋转速率降低的组合。在一些实施例中，将这些改变中的任一者与电镀浴液的改变组合。更一般来说，在一些实施例中，条件的改变是针对增加质量转移边界层的厚度，此可通过降低衬底的旋转速率实现。在一些实施例中，质量转移边界层的厚度增加到1.4倍，优选地增加到2倍。与较厚边界层厚度或衬底的较低旋转速度相关联的较低对流可导致(例如)表面过电位产生电镀整平化合物的减少的输送，且到表面的供应的减小可允许其它添加剂的经改善的自底向上填充交互作用(例如加速剂与抑制剂分子之间的交互作用)以形成或加速抗保形自底向上填充过程。输送条件的此修改导致凹入特征内的优先填充(例如自底向上填充)，且可类似地导致更大程度经平面化的衬底。
在一些情况下，在相同电镀浴液及池中执行整个电沉积。在另一实施例中，从其中填充主要在第一电镀浴液中发生的第一池移除衬底，并着任选地冲洗衬底，且接着将衬底转移到具有不同电镀浴液的第二电镀池。
在一个实施方案中，可在镶嵌特征的至少部分电填充完成之后使衬底与不同电镀溶液接触。在一个实例中，使衬底经受电镀，同时使其接触具有第一组合物的电镀浴液化学品，其中所述组合物经配置以用于凹入镶嵌特征(例如，TSV)的电填充。接下来，可将衬底转移到第二组合物的电镀浴液(或可将接触所述衬底的电镀浴液改变为不同化学品)，其中所述第二组合物经配置以用于覆盖物中凹入特征的优先填充。举例来说，所述第一浴液可包括以下各项中的一者或一者以上：a)相对高浓度的铜离子(例如大于约50gm Cu++/公升)，在b)相对较高温度(例如大于约30℃)下，及c)相对较高浓度的高度抑制及/或高度化学活性整平剂化合物(例如大于约10ppm的聚乙烯基吡咯)，具有d)相对较低浓度的一种或一种以上加速剂(例如小于约5ppm的二巯基丙磺酸)、抑制剂(例如小于约100ppm的2000MW聚乙二醇)及具体来说吸收卤化物(例如小于约35ppm氯化物)组份。相反地，所述第二浴液可包括以下各项中的一者或一者以上：a)相对较低浓度的铜离子(例如小于约40gm Cu++/公升)，在b)相对较低温度(小于约25℃)下操作，及c)相对较低浓度的相同或较不具抑制性及/或较不具化学活性整平剂(例如小于约10ppm的聚乙烯基吡咯)，具有d)相对较高浓度的加速剂(例如大于5ppm的二巯基丙磺酸)、抑制剂(大于100ppm的10000MW聚乙二醇)及具体来说吸收卤化物(例如大于30ppm氯离子)组份中的一者或一者以上。在一些实施例中，与在经配置以用于至少部分地填充凹入镶嵌特征的第一电镀浴液中相比，在经配置以用于减小覆盖物中凹入部的深度的第二电镀浴液中，使衬底以更低速度旋转及/或将更高电平的电流供应到衬底。
应理解，可以各种组合使用上文所提供的方法，且所述方法未必需要完全填充驻存于覆盖物中的凹入特征，以便获得经平面化的衬底。在许多实施例中，减小凹入特征的深度，但未完全平面化所述特征。在其它实施例中，完全填充所述凹入特征，且在一些情况下，可在所述凹入特征的位点处形成突出部或小丘。此外，在一些实施例中，无需改变电镀条件以便减小覆盖物中凹入特征的深度，因为可足以在用于填充镶嵌特征的相同条件下继续电镀。
返回参考图4中所示的工艺流程图，在操作409中，在已沉积额外覆盖物(在具有或不具有电镀条件的改变的情形下)之后，借助本文中所提供的各向同性湿蚀刻溶液蚀刻所述覆盖物。优选地，在此步骤中，蚀刻掉在操作405中沉积的所有额外覆盖物材料。在一些实施例中，移除总覆盖物厚度(在操作403及405中沉积)的至少约50％。举例来说，移除总覆盖物厚度的至少约75％，例如至少约90％。在一些实施例中，通过湿化学蚀刻大致完全移除铜覆盖物。由于所提供化学蚀刻的各向同性性质，凹入特征的深度及/或纵横比在蚀刻过程期间通常将进一步减小，借此促进总体平面化工艺。因此，所述工艺基本上提供一种通过平面化电沉积及平面化各向同性湿蚀刻的组合来平面化衬底的方法。
当通过湿化学蚀刻仅部分地移除铜覆盖物时，通过其它技术(例如CMP、ECMP、电抛光及类似技术)移除剩余覆盖物。在所论述工艺序列的特定说明中，通过电镀用铜完全填充具有约100μm的深度的TSV，以便在场区域上方形成5μm厚铜覆盖物，且在覆盖物中经填充通孔正上方无意地形成5μm深凹入部。在填充所述TSV前不久(当凹入部底部位于场平面的下时)，改变电沉积条件以增加提供到衬底的电流密度并减小衬底旋转速率，以便实现覆盖物中凹入特征的平面化。在凹入部的深度变得与覆盖物的厚度相同(或换句话说，凹入部的底部位于与场平面相同的水平处)之后，电沉积继续在场区域上电镀约5μm的额外覆盖物材料，同时减小覆盖物中凹入部的深度。接着将衬底转移到湿蚀刻设备中，并移除约6μm的铜覆盖物，从而在衬底上留下约4μm的铜覆盖物。接下来，将衬底转移到CMP设备，并通过CMP、之后通过扩散阻挡层进行的CMP移除来移除剩余铜覆盖物。
在其它实施例中，通过上述选择性湿蚀刻过程移除扩散阻挡层。
湿蚀刻过程的实施方案
一般来说，可以若干种方式完成借助本文中所提供的各向同性蚀刻溶液的湿蚀刻，所述方式包含通过从一个或一个以上喷洒喷嘴喷洒蚀刻剂、从喷射喷嘴递送蚀刻剂、从莲蓬头递送蚀刻剂、在薄膜反应器中进行蚀刻或通过旋涂接触方法。在一些实施例中，可优选地借助某一形式的溶液搅动简单地将衬底浸没到蚀刻剂中。
然而，在许多实施例中，优选地使用适于在冲击时间将各向同性湿蚀刻溶液递送到衬底的空间上不同区域以便实现局部化蚀刻控制的两个或两个以上喷洒源(例如，喷嘴)将蚀刻溶液喷洒到旋转衬底上。此外，在一些实施例中，可独立地控制个别喷嘴的若干个参数，以允许对蚀刻均匀性的精确控制。举例来说，可控制以下参数中的一者或一者以上：(i)相对于晶片的喷嘴位置(包含喷洒以其递送到衬底上的角度)；(ii)蚀刻剂递送的时间(包含每一喷嘴的蚀刻剂递送总时间，以及开始及终止从每一喷嘴的蚀刻剂递送的定时)；(iii)从喷嘴递送的蚀刻剂的组合物；(iv)从至少一个喷嘴递送的淬灭溶液的流动(例如，流率及定时)；(v)来自喷嘴的蚀刻剂的流率；(vi)从喷嘴递送的蚀刻剂中的至少一种组份的浓度；及(vii)从喷嘴递送的流动样式的形状。在一些实施例中，在蚀刻时间期间控制这些参数中的一者或一者以上(但所述参数可对于所有喷嘴为相同的)。在其它实施例中，可针对每一喷嘴个别地控制所述参数且所述参数可为非时变的。在其它实施例中，可针对每一喷嘴并且在蚀刻过程期间的时间中个别地控制一个或一个以上参数。举例来说，所有喷嘴可同时开始将相同组合物的蚀刻剂递送到晶片衬底上。随着蚀刻的进展，在一些喷嘴中，可稀释蚀刻剂，或可添加淬灭剂以减小局部蚀刻速率。此外，不同喷嘴可在不同时间周期内递送蚀刻剂。在其它实施例中，可在蚀刻过程期间针对每一喷嘴个别地调制从每一喷嘴递送的喷洒的入射角度。
在于2009年8月4日提出申请的将迈尔等人提名为发明人的标题为“使用局部化湿蚀刻进行经调制金属移除(Modulated Metal Removal Using Localized Wet Etching)”的代理人档案号为2960C1-125C1的共同拥有的申请案中详细描述允许参数调制的含有多个喷洒喷嘴的适合设备，所述申请案针对其关于湿蚀刻设备及方法的发明内容以全文引用方式并入本文中。
在图5中描述示范性湿化学蚀刻工艺的工艺流程图。所述工艺在操作501中开始，其中接收具有经暴露铜区域的半导体衬底。所述衬底可在接收时预润湿或可在湿蚀刻设备中润湿。将所述衬底放置于支座上，并以介于约100到500rpm之间(例如介于约150到300rpm之间)的旋转速度使所述衬底旋转。在一些实施例中，用于固持所述衬底的支座与所述衬底的背侧具有相对小的接触面积，以允许蚀刻剂在所述衬底的背侧的外围区域处的大致畅通无阻的流动。具体来说，在一些实施例中，晶片背侧的外围区域(例如，距边缘至少约0.5cm、优选距边缘至少约2.5cm，例如距晶片的边缘多达约5cm)并不与支座接触。举例来说，在先前以引用方式并入本文中的代理人档案号为2960C1-125C1的共同拥有的申请案中描述此支座，且此支座在图8中还被展示为晶片支撑支撑臂316的集合。
接下来，在衬底在操作503中正在旋转时，从多个喷洒源将湿蚀刻溶液喷洒到所述旋转衬底上，其中所述多个喷洒源中的至少两者经配置以在冲击时间将各向同性湿蚀刻溶液递送到所述衬底的空间上不同区域并实现受控局部化蚀刻。在一个实施例中，湿蚀刻包括：使半导体晶片在晶片固持器中旋转；在总蚀刻时间的至少一部分期间使用第一蚀刻喷嘴将第一流动样式的蚀刻液体施加到旋转半导体晶片的第一带状冲击区；及同时在总蚀刻时间的至少一部分期间使用第二蚀刻喷嘴将第二流动样式的蚀刻液体施加到第二带状冲击区。所述第一冲击区及所述第二冲击区在空间上彼此不同，此意指其并不重叠或至少并不显著重叠。
在一些实施例中，如在操作505中所示，通过调制喷洒源及/或蚀刻溶液的一个或一个以上参数来调制蚀刻均匀性。举例来说，在一个实施例中，通过调制蚀刻液体的第一流动样式来相对于半导体晶片的第二局部蚀刻区域中的第二累积蚀刻速率选择性地控制第一局部蚀刻区域中的第一累积蚀刻速率。应理解，两个或两个以上不同局部蚀刻区域中的不同累积蚀刻速率可受到由两个或两个以上蚀刻喷嘴产生的蚀刻液体的流动样式的影响。在一些实施例中，仅调制一个流动样式以影响并控制累积蚀刻速率。在一些实施例中，在总蚀刻时间期间同时或依序调制两个或两个以上流动样式以控制两个或两个以上局部蚀刻区域中的累积蚀刻速率。在一些实施例中，调制流动样式包含调制选自由以下各项组成的群组的至少一个参数：(i)相对于晶片的喷嘴位置；(ii)蚀刻剂递送的时间；(iii)从喷嘴递送的蚀刻剂的组合物；(iv)从至少一个喷嘴递送的淬灭溶液的流动；(v)来自喷嘴的蚀刻剂的流率；(vi)从喷嘴递送的蚀刻剂中的至少一种组份的浓度；及(vii)从喷嘴递送的流动样式的形状。在一些实施例中，第一蚀刻喷嘴经由以下技术中的一者或其组合调制蚀刻液体的第一流动样式：通过停止蚀刻液体流动；通过停止蚀刻液体的流动并接着将去离子水施加到第一冲击区；通过停止蚀刻液体的流动并接着将蚀刻淬灭剂施加到第一冲击区；通过改变蚀刻液体的流率；通过改变蚀刻液体的组合物；通过改变蚀刻液体的浓度；及通过改变所述第一流动样式的形状。
只要必要便实施各向同性湿蚀刻，如在操作507中所示。可通过若干种方法检测蚀刻的终点。在一些实施例中，测量经蚀刻金属层的薄层电阻，并在所述薄层电阻增加到某一阈值水平之后停止蚀刻。在其它实施例中，对于具有已知蚀刻速率的蚀刻组合物，可在已过去所需时间周期之后简单地终止蚀刻，其中所述时间可与经蚀刻层的厚度相关。在其它实施例中，可在蚀刻期间通过测量衬底表面的反射率来检测终点，使得可在已测量到某一阈值反射率值之后停止蚀刻。
在一些实施例中，在蚀刻期间的任何时间(在工艺开始、中间或结束时)，可使衬底以较低旋转速率旋转，以允许蚀刻溶液散布到衬底的边缘，且散布到晶片背侧的外围区域(例如，在距边缘至少约0.5cm内、优选地在距边缘至少约2.5cm内，例如在距边缘至少约5cm内)。如在操作509中所述，此将实现将铜从衬底的边缘区域且从衬底的外围背侧区域移除(在期望如此进行时)。通常，衬底在边缘及背侧材料移除期间的旋转速率比在体蚀刻期间显著更低，例如，在低于约150rpm之间。
接下来，在蚀刻操作完成之后，在操作511中冲洗衬底以从其表面移除蚀刻溶液。可在单独室中或在与蚀刻相同的室中执行冲洗，如在先前以引用方式并入本文中的代理人档案号为2960C1-125C1的共同拥有的申请案中详细描述。在一个实施例中，通过从位于湿蚀刻设备中的专用冲洗喷嘴递送冲洗流体(例如，DI水)来执行冲洗。
任选地，如在操作513中所示，在蚀刻完成之后，执行前侧清洁操作。通常执行前侧清洁以从衬底的前侧移除经氧化的铜物质及其它污染物。在一些实施例中，其是通过使衬底与稀释酸溶液接触来执行。在其它实施例中，可期望通过使衬底与本文中所提供的中性或碱性清洁溶液(例如，与处于介于约5到12之间的pH的甘氨酸水溶液及/或乙二胺水溶液)接触来执行前侧清洁。举例来说，在一些实施例中，所述前侧清洁溶液基本上由在水中的二齿、三齿或四齿络合剂与pH调整剂的任选添加组成。
最后，在任选前侧清洁完成之后，如在操作515中所示冲洗并干燥衬底，且接着引导所述衬底以用于进一步处理(例如，引导到CMP或电平面化设备或者引导到适于扩散阻挡的湿蚀刻的室)。
在装备有携载蚀刻喷嘴的可移动臂的设备中使用湿蚀刻的实施方案
在一个实施例中，湿蚀刻设备包含可移动臂，所述可移动臂携载与必需蚀刻化学品(及任选地，其它化学品或水)的供应连接的多个蚀刻喷嘴，及适于递送冲洗液体(通常为DI水或缓冲水溶液)的通常固定的冲洗喷嘴。
由于需要精确地控制蚀刻剂与衬底的接触以实现所期望的均匀性，因此应注意避免蚀刻剂到衬底上的无意喷洒，尤其是在蚀刻刚开始或刚结束时。在图6中图解说明其中大致保护衬底免受蚀刻剂的此些无意飞溅的影响的示范性工艺序列。
在所述工艺开始时，衬底驻存于蚀刻室中的支座上，而携载蚀刻喷嘴的臂并不处于蚀刻位置中。具体来说，将所述臂从晶片面上面移除(例如)到专用凹室，使得在此位置中，蚀刻剂从喷嘴的任何无意喷洒均将不冲击晶片。在所述工艺开始时，如在图617中所示，打开冲洗喷嘴以递送冲洗液体。虽然所述冲洗喷嘴仍打开，但在操作619中，使含有蚀刻喷嘴的所述臂成蚀刻位置(通常将所述喷嘴安置于晶片上面)。任选地，非蚀刻冲洗流体可在使所述臂于衬底上方移动之前流过所述蚀刻喷嘴。接下来，在操作621中，关闭所述冲洗喷嘴，且在操作623中，将各向同性湿蚀刻剂从蚀刻喷嘴递送到衬底上以实现蚀刻。在许多实施例中，在所述工艺开始时递送到每一喷嘴的蚀刻剂的组合物相同。接下来，在任选且用于调制蚀刻均匀性的操作625中，终止来自一个或一个以上蚀刻喷嘴的蚀刻剂流及/或改变一个或一个以上蚀刻喷嘴中蚀刻剂的组合物及/或将反应淬灭溶液递送到一个或一个以上喷嘴。此调制允许加速或减慢衬底的所期望位置中的蚀刻反应。在执行所期望量的蚀刻之后，如在操作627中所示，用冲洗流体(例如，水)冲刷蚀刻喷嘴并将其关闭。接下来，或与蚀刻喷嘴冲刷627同时，打开冲洗喷嘴，从而递送冲洗液体。虽然冲洗喷嘴为打开的，但在操作631中，将携载蚀刻喷嘴的臂从蚀刻位置移除。接下来，针对冲洗喷嘴且针对蚀刻喷嘴(如果适用的话)两者关闭冲洗液体，且蚀刻后的衬底准备好进行后续处理。
设备
如所提及，一般来说，可在多种类型的设备中执行含铜金属的湿蚀刻。将描述利用两个或两个以上喷洒喷嘴的示范性设备，在一些实施例中，所述两个或两个以上喷洒喷嘴为可单独控制的。此设备提供对晶片的不同位置处的蚀刻均匀性的经改善的控制，从而允许对晶片的不同位置处的蚀刻反应速率的控制。图7示意性地描绘用于执行从半导体晶片的表面局部化蚀刻金属的根据本发明的简化系统12的透视图10。系统12包含三个液体喷洒喷嘴：中心喷嘴20、中间喷嘴22及边缘喷嘴24。在此图中，所述喷嘴被展示为“广角扇形喷嘴”或“扁平喷洒喷嘴”，即，每一喷嘴以具有狭窄宽度的宽三角形的形状形成流动样式，喷洒从小的特殊形状的喷嘴孔口发出以形成所描绘的流动样式。适合示范性喷嘴可购自伊利诺斯州惠顿的喷洒系统有限公司(Spraying Systems Inc.ofWheaton，Illinois)(例如，系列喷嘴)及伊利诺斯州圣查尔斯的莱克勒公司(Lechler Corp.of St.Charles，Illinois)。喷嘴20、22及24支撑于大致水平喷嘴臂26上，所述大致水平喷嘴臂连接到垂直轴28。如图7中所描绘，喷洒喷嘴20、22、24在旋转半导体晶片30上面大致线性对准且大致平行于所述晶片的半径，所述晶片具有晶片中心31。喷嘴20、22、24中的每一者可操作以便以选定所期望液体流率将呈所期望喷洒样式或其它类型的流动样式的蚀刻液体施加到晶片30的选定冲击区，且在一些实施例中，以所期望可调整入射角度施加到所述晶片。在图7中所描绘的实施例中，喷嘴20产生扇形喷洒样式32的蚀刻液体。这些“广角扇形喷嘴”(有时称为“扁平喷洒喷嘴”或V形喷洒喷嘴)中的每一者形成呈具有狭窄宽度的宽三角形的形状的流动样式，喷洒从小的特殊形状的喷嘴孔口发出以形成如所描绘的流动样式。所述个别喷嘴中的每一者的典型流率介于从约50到500ml/分钟的范围内。在一些优选实施例中，扇形喷洒样式32(或其它流动样式)具有通常在约自5mm到20mm的范围内的有限宽度33。因此，在一些优选实施例中，喷洒样式32基本上为3维(3-D)的，且因此，当蚀刻液体冲击晶片30时形成蚀刻液体的带状图案(与可形成2维喷洒样式的基本上一维(例如，线性)冲击区形成对比)。喷洒32在平行于晶片直径大致笔直延伸跨越顶部晶片表面36的冲击区34中冲击晶片30，所述晶片直径对应于由晶片40的外围边缘形成的圆的宽(带状)弦。冲击区34具有对应于喷洒样式32的宽度33的有限宽度。因此，在一些优选实施例中，冲击区34具有带的形式，所述带具有对应于喷洒样式32的宽度33的宽度；冲击区34的示范性宽度在约从5mm到20mm的范围内。如图7中所描绘，冲击区34作为具有大致矩形形状的带延伸跨越晶片30，所述大致矩形形状具有对应于跨越晶片30的弦的长度的长度及对应于宽度33的宽度。如图7中所描绘，扇形3-D液体喷洒32的轨迹包含延伸超出半导体晶片30的外围边缘40的外围部分38。根据本发明的液体流动样式的外围部分38并非始终为必需的，但有时用于确保所期望流动样式的完全形成并且促进蚀刻工艺均匀性控制。所述液体流动样式的外围部分38有时还用于借助半导体晶片30的外围边缘40的蚀刻液体确保充分润湿(当期望时)。所述液体流动样式的外围部分38有时还用于通过外围边缘40附近的晶片30的背侧(未展示)上的外围区域的蚀刻液体确保充分润湿(当期望时)。当半导体晶片30根据本发明旋转时，扇形喷洒32导致晶片表面36的大致完全润湿。在示范性实施例中，半导体晶片30在蚀刻期间以在约从每分钟100转(rpm)到500rpm、更具体来说从约150到300rpm(例如250rpm)的范围内的适中速度旋转。通常应避免过高速度(例如，大于500rpm)，因为其导致过多流体飞溅及雾化、显著减小平均流体表面驻留时间且在其它方面对于真正的各向同性蚀刻工艺通常并非必要的。应理解，如图7中所描绘，当晶片30旋转时，晶片30上的冲击区34正不断改变。在一些实施例中，喷嘴20经设计及定位使得蚀刻液体喷洒32稍微偏离中心31地撞击旋转晶片30。在一些实施例中，喷嘴20经设计及定位使得蚀刻液体喷洒32以到晶片30小于90°的入射角度撞击旋转晶片30。举例来说，在一些实施例中，大致矩形冲击区34位于到中心31径向向外约从1mm到20mm的范围内，且液体喷洒32以约从60°到89°、优选地在约从75°到85°的范围内的角度撞击晶片30。因此，蚀刻液体撞击晶片30且充分分散，或借助适当的入射角度在水平方向上具有充分动量分量以致使蚀刻液体从冲击区34朝向中心31径向向内移动，即使通过旋转晶片30产生的向心力趋向于将蚀刻液体径向向外拉动。利用此技术来避免有时在直接于中心31处施加蚀刻液体时发生的紧邻中心31处的不期望的大范围金属蚀刻。
蚀刻液体通过喷嘴20在晶片30的直径弦(即，穿过中心31)上或附近的施加通常强有力地促进接近于晶片中心31的局部蚀刻区域42中的金属蚀刻。在不受限于任何特定理论的情况下，相信，如图7中所描绘，蚀刻液体在中心31处或接近于中心31延伸跨越晶片30以形成具有有限宽度的带状冲击区的流动样式32相对于在径向向外较远的位置处(例如，接近于外围边缘40)的金属蚀刻速率增强较靠近于中心31的金属蚀刻速率，此仅因为蚀刻液体正以比较靠近于外围边缘40的径向位置处大的百分比的时间冲击(例如，淋浴)中心31附近的晶片表面区。通过以下方程式估计带状喷洒样式34下方的晶片表面上的特定点的分数驻留时间TD(在此期间，所述特定点受到蚀刻液体冲击)：
TD＝2Arctan(W/r)/π       (1)
在方程式(1)中，W是所述带的径向宽度(例如，图7中冲击区34的宽度33，假定所述带的内侧边缘位于中心31处)，且r是所述特定点距中心31的径向距离。对于位于小于W的距离r处的点，分数驻留时间为50％；即，旋转晶片上的特定点正以50％的时间借助蚀刻液体50淋浴。在晶片中心31处，分数驻留时间为100％，假定喷洒样式32的边缘位于中心31上。在晶片边缘40处，当W＝5cm且r＝150cm时，分数驻留时间TD仅为当喷洒样式32的边缘位于中心31处或接近于中心31时的约20％的时间。在不受限于任何特定理论的情况下，相信，晶片的表面上的特定点在根据本发明的局部化蚀刻期间的驻留时间是影响所述特定点处的累积蚀刻速率的显著因子。当仅通过中心喷嘴(即通过在中心处或在中心附近施加跨越晶片切割的蚀刻液体的带状图案的喷嘴)施加蚀刻液体时，晶片中心附近的区域处的累积蚀刻速率(基于总蚀刻时间)显著大于外围边缘附近的区域处的累积蚀刻速率(基于总蚀刻时间)。相信，此现象发生至少部分地是因为在比位于边缘处的区域大的百分比的总蚀刻时间期间，晶片中心附近的区域受到新鲜蚀刻液体的冲击，并且表面流体被充分混合(即，在实质流动对流的条件下)。
系统12的喷嘴22产生具有有限宽度53的扇形3-D喷洒52，所述喷洒在平行于晶片直径大致笔直延伸跨越晶片表面36的带状冲击区54中冲击晶片30。扇形3-D喷洒52及带状冲击区54的示范性宽度53在约从5mm到20mm的范围内。如图7中所描绘，扇形液体喷洒52的轨迹包含延伸超出半导体晶片30的外围边缘40的外围部分58。类似地，系统12的喷嘴24产生具有宽度63的扇形3-D喷洒62，所述喷洒在平行于晶片直径大致笔直延伸跨越晶片表面36的带状冲击区64中冲击晶片30。如图7中所描绘，扇形液体喷洒62的轨迹包含延伸超出半导体晶片30的外围边缘40的外围部分68。扇形3-D喷洒62及带状冲击区64的示范性宽度63在约从5mm到20mm的范围内。在图7中所描绘的系统12的实施例中，通过喷嘴20最初沉积于冲击区34中的蚀刻液体中的一些液体大致促进从中心蚀刻区域径向向外的蚀刻区域中的累积蚀刻速率。将此流体中的一些流体输送到晶片上的较径向向外区域，且接着对其进行搅拌并将其与稍后从同一喷嘴及/或从一个或一个以上其它喷嘴到达的新鲜流体混合。然而，通过喷嘴22施加蚀刻液体促进晶片表面36的中间径向区中的局部蚀刻区域70中金属的经增强蚀刻，而不大致促进径向向内区(或蚀刻区域)中的蚀刻。类似地，通过喷嘴24施加蚀刻液体促进晶片表面36的外部径向区中的局部蚀刻区域72中金属的经增强蚀刻，而通常不大致促进位于从局部蚀刻区域72径向向内的蚀刻区域中的蚀刻。应理解，两个或两个以上不同局部蚀刻区域中的不同累积蚀刻速率可受到由两个或两个以上蚀刻喷嘴产生的流动样式的影响。在一些实施例中，仅调制一个流动样式以影响并控制累积蚀刻速率。在一些实施例中，在总蚀刻时间期间同时或依序调制两个或两个以上流动样式以控制两个或两个以上局部蚀刻区域中的累积蚀刻速率。
描述局部蚀刻区域42、70、72中的每一者且在本文中将其概念化为具有其中在总蚀刻时间结束时实现大致均匀累积局部蚀刻速率的大致明确区。实际上，并非始终清晰地界定根据本发明的局部蚀刻区域的边界，且在任何给定瞬间的瞬时蚀刻速率及局部蚀刻区域中的累积蚀刻速率跨越所述区域并非完美地均匀。然而，通过在蚀刻过程期间调制蚀刻液体穿过多个蚀刻喷嘴中的一者或一者以上的流动，修整来自具有给定初始厚度分布型的衬底的金属的蚀刻以实现所期望最终分布型。原则上，随着系统(例如系统12)中蚀刻喷嘴数目的增加，局部蚀刻区域之间的边界变得更离散，且每一局部蚀刻区域内的流动驻留时间、蚀刻剂浓度及累积蚀刻速率的均匀性增加。
已确定，使用蚀刻喷嘴施加到半导体晶片的表面处的冲击区的蚀刻液体(或其它液体)的流动样式通常在较大或较小程度上影响多个局部蚀刻区域中的瞬时蚀刻速率，且借此影响累积蚀刻速率。众多变量影响来自蚀刻喷嘴的液体的流动样式，包含：蚀刻液体组合物；离开喷嘴的液体喷洒样式；蚀刻喷嘴相对于晶片的位置；晶片表面上液体冲击区的位置；蚀刻液体在晶片表面处的入射角度；离开喷嘴的蚀刻液体的流率；及晶片的旋转速度。根据本发明的实施例的特征是控制多个局部蚀刻区域中金属的局部蚀刻以实现跨越半导体晶片的整个表面的金属蚀刻的细调。相信，除中心喷嘴之外，在晶片的中心与边缘之间将喷洒样式的蚀刻液体从晶片的中心径向向外施加到冲击区的一个或一个以上喷嘴增加远离中心的高冲击区下方的局部区域的总驻留时间，而不增加在中心区域中的驻留时间。还相信，从中心径向向外的高流体流动冲击区中蚀刻液体的一个或一个以上额外喷洒样式用于搅动外部区域中的蚀刻液体，且用于补充并更新晶片的外部区域中的蚀刻液体，借此增强流体处于高冲击流动下的时间周期以及此后某一时间的蚀刻速率。通过在蚀刻操作期间调制蚀刻液体穿过中心喷嘴20的流动样式(例如，通过在总蚀刻时间的一部分内停止蚀刻液体穿过中心喷嘴20的流动)，同时维持蚀刻液体穿过其它喷嘴22、24的流动样式，在一些实施例中，可相对于晶片的其它区域中的瞬时及累积蚀刻速率调制(例如，降低)中心局部蚀刻区域42中金属的瞬时及累积(即，时间积分平均)蚀刻速率。类似地，通过在蚀刻操作期间调制蚀刻液体穿过边缘喷嘴24的流动样式(例如，通过在总蚀刻时间的一部分内增加蚀刻液体穿过边缘喷嘴24的流率或浓度)，同时维持蚀刻液体穿过其它喷嘴20、22的流动样式，在一些实施例中，可相对于晶片的中心局部蚀刻区域42及中间局部蚀刻区域70中的累积蚀刻速率调制(例如，增加)边缘局部蚀刻区域72中金属的累积蚀刻速率。
如图7中所描绘，冲击区34、54、64是单独的非相交区。在一些实施例(未描绘)中，两个或两个以上不同冲击区可重叠；即，流动样式可相交及/或由冲击晶片的蚀刻液体所形成的冲击区可重叠，但大致不足以干扰调制一个或一个以上流动样式的能力，且借此控制不同局部蚀刻区域中的不同累积蚀刻速率。
在优选实施例中，喷嘴臂26可在垂直于半导体晶片30的表面的方向上(即，当半导体晶片30水平定向时在垂直方向上)移动。在优选实施例中，喷嘴20、22、24中的每一者经设计及选择以产生所期望液体流动样式，例如，所期望喷洒样式。如图7中所描绘，喷嘴20、22、24中的每一者产生冲击晶片30以产生跨越晶片表面的大致矩形带的3-D扇形流动样式的蚀刻液体。在一些实施例中，所述多个喷嘴中的一者或一者以上产生不同于图7中所描绘流动样式的流动样式；例如，冲击半导体晶片以形成弧形带状冲击区或类似于图7中所示但具有半广度的带(即，穿过晶片中心但不完全延伸跨越晶片)的弧形流动样式。在一些实施例中，喷嘴臂26可移动到其中喷嘴臂26及蚀刻喷嘴20、22、24并不位于半导体晶片30正上方的“完全缩回”位置。
图8描绘根据本发明的适合于从半导体晶片蚀刻金属且此后从所述晶片冲洗蚀刻液体并干燥所述晶片的设备302的视图300。设备302包含具有下部蚀刻室306及上部冲洗室308的处理容器304。设备302进一步包含位于下部蚀刻室306与上部冲洗室308之间的水平防溅挡板310。设备302包含晶片固持器组合件312，所述晶片固持器组合件包括可调整轴314、晶片支撑臂316及晶片支撑凸块(未展示)。晶片固持器组合件312可操作以固持具有外围晶片边缘321及顶部晶片表面322的半导体晶片320。在根据本发明的蚀刻操作期间，晶片固持器组合件312可操作以旋转半导体晶片320。设备302包含装配于喷嘴支撑臂328上的多个蚀刻喷嘴326。在如图8中所描绘的蚀刻操作期间，设备302可操作以将蚀刻喷嘴326安置于其中蚀刻喷嘴326大致位于晶片表面322正上方的蚀刻位置中。如图8中所描绘，在蚀刻操作期间，蚀刻喷嘴326中的每一者可操作以提供在带状局部冲击区中撞击晶片表面322的3-D喷洒样式330，如上文参考图7所解释。蚀刻喷嘴可操作以产生并将不同样式的蚀刻液体(或其它液体)施加到旋转的半导体晶片332上的不同带状冲击区以相对于至少第二局部蚀刻区域中的累积蚀刻速率控制第一局部蚀刻区域中的累积蚀刻速率(在总蚀刻时间内)。通常，通过调制所述多个蚀刻喷嘴中的至少一者中蚀刻液体的流动来实现对一个或一个以上局部蚀刻区域中累积蚀刻的控制。使用各种技术中的一者或其组合调制蚀刻液体穿过特定蚀刻喷嘴的流动；举例来说，所述技术包含(但不限于)：停止或开始蚀刻液体穿过所述喷嘴的流动；停止或开始另一液体(例如，去离子水或蚀刻淬灭剂)穿过所述喷嘴的流动；改变液体穿过所述喷嘴的流率；改变喷洒样式到晶片的入射角度；及改变液体喷洒样式及其对应冲击区的形状及/或尺寸。在根据本发明从半导体晶片320蚀刻金属期间，水平冲洗挡板310用于抑制下部蚀刻室306中的蚀刻液体飞溅到上部冲洗室308的内侧壁332上。喷嘴支撑臂328附接到垂直轴334。设备302进一步包含位于上部冲洗室308中的冲洗喷嘴336。
在某些实施例中，采用系统控制器330来控制湿蚀刻之前、期间或之后的工艺条件。所述控制器通常将包含一个或一个以上存储器装置及一个或一个以上处理器。所述处理器可包含CPU或计算机、模拟及/或数字输入/输出连接、步进电机控制器板等等。
在某些实施例中，所述控制器控制湿蚀刻设备的所有活动，包含(例如)通过管线内混合制备蚀刻溶液、在蚀刻期间调制蚀刻喷嘴的一个或一个以上参数以及在蚀刻及冲洗期间操作冲洗喷嘴、蚀刻喷嘴及防溅挡板。所述系统控制器执行包含用于控制以下各项中的一者或一者以上的指令集的系统控制软件：蚀刻剂递送的定时、每一喷嘴中蚀刻剂的组合物及浓度、相对于晶片的喷嘴位置、淬灭剂递送的定时及来自每一喷嘴的淬灭剂的流率、从每一喷嘴递送的流动样式的形状、来自每一喷嘴的蚀刻剂的流率及特定工艺的其它参数。在一些实施例中，所述控制器包含用于在蚀刻时间期间控制所提及喷嘴参数中的任一者的程序指令。在其它实施例中，所述控制器进一步关于个别喷嘴控制所述参数中的每一者。举例来说，所述控制器可包括用于以下各项的指令：每一蚀刻喷嘴应在特定过程期间“打开”的时间长度、稀释剂或淬灭剂添加到特定喷嘴的时间、蚀刻剂的喷洒应递送到晶片上的入射角度等等。在一些实施例中，可采用存储于与所述控制器相关联的存储器装置上的其它计算机程序。
通常，将存在与控制器611相关联的用户接口。所述用户接口可包含显示器屏幕、设备及/或工艺条件的图形软件显示器及用户输入装置，例如指向装置、键盘、触摸屏、麦克风等等。
可以任何常规计算机可读程序设计语言来写用于控制沉积及重新溅镀工艺的计算机程序代码：例如，汇编语言、C、C++、Pascal、Fortran或其它语言。由处理器执行经编译目标程序代码或脚本以执行在程序中所识别的任务。
控制器参数与工艺条件有关，例如，蚀刻剂组合物及蚀刻剂流率、蚀刻剂组份的浓度、淬灭剂的浓度以及蚀刻剂、淬灭剂或稀释剂的递送的定时。这些参数以配方的形式提供给用户，且可利用用户接口键入。
可由系统控制器的模拟及/或数字输入连接提供用于监视过程的信号。在沉积设备的模拟及数字输出连接上输出用于控制工艺的信号。
可以许多不同方式来设计或配置系统软件。举例来说，可写各种室组件子例程或控制目标以控制实施发明性工艺所必需的室组件的操作。用于此目的的程序或程序段的实例包含蚀刻剂混合控制代码、喷嘴位置控制代码、蚀刻剂递送控制代码及防溅挡板操作控制代码。举例来说，蚀刻剂混合控制代码可包含用于以下操作的指令：在蚀刻设备的管线内组合两种或两种以上溶液以便在将湿蚀刻剂递送到衬底上前不久(例如，在制备蚀刻剂后约10分钟内，例如在制备蚀刻剂后约1分钟内，且甚至在制备蚀刻剂后约15秒内)获得所述湿蚀刻剂。举例来说，所述控制器可包含用于组合包括络合剂(包含数种络合剂)且任选地包括pH调整剂的溶液与包括氧化剂(例如，过氧化氢)且任选地具有稀释剂(例如，水)的溶液的指令。蚀刻剂防溅挡板操作代码可包含用于以下操作的指令：将可缩回垂直防溅挡板定位于作用位置中同时将湿蚀刻溶液施加到半导体衬底上，使得所述垂直防溅挡板大致环绕衬底固持器中的半导体衬底且位于晶片固持器与衬底处理容器的内壁之间并且可操作以抑制来自蚀刻喷嘴及来自自旋半导体衬底晶片的蚀刻液体飞溅到内壁上。蚀刻剂防溅挡板操作代码的指令可进一步包含用于以下操作的指令：在半导体衬底的冲洗期间将垂直防溅挡板定位于非作用位置中，使得垂直冲洗挡板不接近于晶片固持器中的半导体晶片。另外，所述控制器可包含用于执行与本文中所述的湿蚀刻相关联的操作中的任一者(例如，湿蚀刻、降低旋转衬底旋转速率以从衬底背侧的外围部分移除铜、将前侧清洁液体递送到衬底上、冲洗及干燥)并且用于所述工艺(例如喷嘴调制过程、管线内混合过程及先前以引用方式并入本文中的代理人档案号为2960C1-125C1的美国申请案中所述的防溅挡板操作过程)的程序指令。
实验
甘氨酸/H 2 O 2 蚀刻
首先沉积毯覆式涂覆铜膜层并接着使用含有甘氨酸及H2O2的湿蚀刻组合物对其进行蚀刻。研究蚀刻速率对甘氨酸及H2O2的浓度的相依性。图9A是图解说明在各种H2O2浓度下对甘氨酸浓度的蚀刻速率相依性的曲线图。甘氨酸浓度从约0g/L到约20g/L变化。H2O2浓度从约0g/L到约320g/L变化。可看出，甚至在5g/L的甘氨酸浓度下，也实现大于的蚀刻速率。在约1∶2H2O2/甘氨酸摩尔比下实现约/分钟(曲线(g))及约/分钟(曲线(h))的峰值蚀刻速率。
图9A是图解说明在各种甘氨酸浓度下对H2O2浓度的蚀刻速率相依性的曲线图。在约1∶2 H2O2/甘氨酸摩尔比下实现峰值蚀刻速率。
图9C是针对含有H2O2及甘氨酸的三种不同蚀刻组合物图解说明铜蚀刻速率对溶液温度的相依性的曲线图。测量20℃下及45℃下的蚀刻速率。当溶液温度升高时，蚀刻速率增加。举例来说，在曲线(a)中，蚀刻速率从约/分钟增加到约/分钟；在曲线(b)中，蚀刻速率从约/分钟增加到约/分钟；且在曲线(c)中，蚀刻速率从约/分钟增加到约/分钟。针对(b)及(c)观察到最佳反射率值。
图9D是针对含有H2O2及甘氨酸的三种不同蚀刻组合物图解说明铜蚀刻速率对溶液pH的相依性的曲线图。当溶液的pH升高到高于甘氨酸的pKa(9.6)时，蚀刻速率降低。
针对数种蚀刻条件测量在蚀刻之后获得的铜表面粗糙度。针对含有5g/L甘氨酸及320g/L H2O2的蚀刻化学品观察到大于120％的反射率(在移除的铜之后，在480nm处测量)，其中蚀刻溶液温度为45℃。对于含有较低H2O2/甘氨酸比率的溶液，反射率通常较低。
氨基酸/H 2 O 2 蚀刻
测试若干种氨基酸作为含有氨基酸及过氧化氢的蚀刻组合物中的络合剂。除甘氨酸之外，通过DL-丙氨酸、β-丙氨酸、DL-缬氨酸、丝氨酸及DL-甲硫氨酸展现可观蚀刻速率。亮氨酸、谷氨酰胺、天门冬氨酸、酪氨酸、胱氨酸、邻胺苯甲酸、肌氨酸、3-胺苯甲酸及4-胺苯甲酸已展现显著较低蚀刻速率。
图10是针对若干种氨基酸图解说明铜蚀刻速率的pH相依性的曲线图。已测试甘氨酸、L-谷氨酰胺、亮氨酸、β-丙氨酸、DL-丙氨酸、丝氨酸、天门冬氨酸、DL-缬氨酸及甲硫氨酸。蚀刻溶液中各组份的浓度相同：1M H2O2及0.066M氨基酸。
铜蚀刻中配位体的比较
针对以下溶液的各向同性地蚀刻铜的能力测试所述溶液：
(a)乙二胺(0.066M)，H2O2(1.06M)，pH 8.9，20℃
此溶液展现/分钟的相对高的蚀刻速率(例如与上述氨基酸相比)，且还展现卓越的各向同性行为。每移除在蚀刻后铜表面的反射率为131％(在蚀刻前134％)。
(b)甘氨酸(0.066M)，H2O2(1.06M)，pH 8.9，20℃。
此溶液展现/分钟的蚀刻速率及各向同性行为。每移除在蚀刻后铜表面的反射率为140％(在蚀刻前134％)。在此实例中，注意，指示表面微观平滑性的反射率在蚀刻之后增加。
(c)过硫酸铵(0.066M)，无过氧化氢，pH 2.6，20℃。
此低pH(酸性)蚀刻溶液展现/分钟的蚀刻速率，然而在蚀刻后获得具有高粗糙度的铜表面。每移除在蚀刻后铜表面的反射率仅为61％(在蚀刻前134％)。观察到无泽面。
(d)乙酸铵(0.066M)，H2O2(1.06M)，pH 3.6，20℃。
此低pH蚀刻溶液展现/分钟的蚀刻速率，然而在蚀刻期间及之后获得红色/褐色氧化铜表面膜。每移除在蚀刻后铜表面的反射率仅为8.8％(在蚀刻前134％)。
(e)过硫酸铵(0.066M)，无过氧化氢，pH 8.9，20℃。
此蚀刻溶液展现仅/分钟的蚀刻速率，然而在蚀刻后获得具有红色/褐色氧化物的铜表面。每移除在蚀刻后铜表面的反射率为52％(在蚀刻前134％)。
(f)氢氧化铵(0.066M)，H2O2(1.06M)，pH 8.9，20℃。
此蚀刻溶液展现仅/分钟的蚀刻速率，然而在蚀刻后获得具有红色/褐色氧化物的铜表面。每移除在蚀刻后铜表面的反射率为68％(在蚀刻前134％)。
(g)EDTA(0.066M)，H2O2(1.06M)，pH 8.9，20℃。
此蚀刻溶液展现仅/分钟的蚀刻速率。每移除在蚀刻后铜表面的反射率为135％(在蚀刻前134％)，此指示与表面的甚少交互作用(即，甚少金属移除或膜形成)。
(h)柠檬酸(0.066M)，H2O2(1.06M)，pH 8.9，20℃。
此蚀刻溶液还展现根本无可观蚀刻。
(i)草酸(0.066M)，H2O2(1.06M)，pH 8.9，20℃。
此蚀刻溶液还展现根本无可观蚀刻。
(j)乙酸铵(0.066M)，H2O2(1.06M)，pH 9.6，20℃。
此蚀刻溶液展现/分钟的蚀刻速率，然而在蚀刻后获得具有红色/褐色氧化物的铜表面。每移除在蚀刻后铜表面的反射率为13％(在蚀刻前134％)。
在图11中展示图解说明蚀刻速率对蚀刻化学品的相依性的条形图。
可看出，在所给出的实例中，仅EDA及甘氨酸提供高蚀刻速率及各向同性行为两者。氢氧化铵及铵盐导致在铜表面上形成氧化物沉积物及/或导致高表面粗糙度。EDTA、柠檬酸及草酸并不展现可观蚀刻速率。
含有EDA及H 2 O 2 的蚀刻溶液
通过将含有EDA(4g/L，0.067M)及H2O2(120g/L的30％H2O2，或约1.9M)的蚀刻溶液喷洒到衬底上来蚀刻铜膜。溶液的pH为8.9；温度为20℃。观察到约 /分钟的蚀刻速率。在移除的铜之后，反射率为122％(与蚀刻前125％的反射率相比)。图12图解说明经蚀刻铜的量对喷洒蚀刻时间的相依性。可看出，在约120秒内移除约经蚀刻铜的量线性地取决于喷洒蚀刻时间。
在另一实验中，研究铜蚀刻速率的pH相依性。使用含有2g/L(0.033M)EDA及30g/L的30％ H2O2(9g/L或0.47M)的蚀刻溶液。取决于pH从未经修改的EDA/过氧化物混合物值降低的增加的需要来借助H2SO4或TMAH调整pH。观察到，在低于7的pH值处，铜表面变得粗糙且具有无泽表面反射，并且具有条纹或漩涡，且通常在外观上不均匀。在高pH(11以上)下，蚀刻速率下降，但表面看似相对不变(反射性/平滑)。发现，EDA蚀刻的优选pH为从约7到约10.5，更通常地从约8.5到10。
图14针对处于8.9的固定pH的含有EDA(0.067M)及H2O2(10到40g/L)的溶液图解说明对H2O2浓度的蚀刻速率相依性。当H2O2的量增加时，蚀刻速率适度增加。
图15针对处于pH 8.9的含有EDA(0到8g/L)及H2O2(1M)的溶液图解说明对EDA浓度的蚀刻速率相依性。可看出，蚀刻速率极强地取决于EDA的浓度。针对大于8g/L的浓度蚀刻速率以近线性方式增加，例如，在32g/L的浓度下以约2.2um/分钟的速率(数据未展示于图15中)。
表4针对含有EDA及过氧化氢的蚀刻溶液的不同组合物图解说明反射率的改变(每的经蚀刻铜)
表4.在借助包括EDA的不同溶液蚀刻后获得的铜表面粗糙度。
具有含有氨基的其它络合剂的蚀刻溶液
测试含有不同络合剂的若干种溶液。借助TMAH或H2SO4将pH调整到8.9或8.8。
(a)N-甲基乙二胺(0.066M)，H2O2(1.00M)，pH 8.9，20℃。
此溶液展现/分钟的可观蚀刻速率及各向同性行为。每移除在蚀刻后铜表面的反射率为127％(在蚀刻前134％)。
(b)肌氨酸(0.066M)，H2O2(1.00M)，pH 8.9，20℃。
此溶液展现/分钟的蚀刻速率。
(c)牛磺酸(0.066M)，H2O2(1.00M)，pH 8.9，20℃。
此溶液展现/分钟的蚀刻速率。
(d)乙醇胺(0.066M)，H2O2(1.00M)，pH 8.9，20℃。
此溶液并不展现可观蚀刻。
(e)二亚乙基三胺(0.067M)，H2O2(1.16M)，pH 8.8，20℃。
此溶液展现/分钟的高蚀刻速率及各向同性行为。观察到，每移除反射比增加4.0％。
观察到8.85％的不均匀性。
(f)三亚乙基四胺(0.067M)，H2O2(1.16M)，pH 8.8，20℃。
此溶液展现/分钟的高蚀刻速率及各向同性行为。观察到，每移除反射比增加8.9％。
观察到2.65％的不均匀性。
(g)三(2-氨基乙基)胺(0.067M)，H2O2(1.16M)，pH 8.8，20℃。
此溶液展现/分钟的可观蚀刻速率及各向同性行为。观察到，每移除反射比增加7.6％。
观察到3.10％的不均匀性。
(h)聚乙烯亚胺(4g/L)，H2O2(1.16M)，pH 8.8，20℃。
此溶液展现/分钟的蚀刻速率。观察到，每移除反射比增加4.1％。
观察到42％的不均匀性。

Claims (4)

1.一种用于制备用于铜蚀刻的湿蚀刻溶液的浓缩溶液，所述浓缩溶液基本上由以下各项组成：
(a)水；
(b)选自由二齿二胺、三齿三胺及四齿四胺组成的群组的一种或一种以上多胺，其中来源于这些多胺的氨基的浓度为至少约1.5M；及
(c)选自由硫酸、烷基磺酸、羧酸及氨基酸组成的群组的一种或一种以上pH调整剂，其中所述浓缩溶液在21℃下具有介于约8.5与11.5之间的pH。
2.根据权利要求1所述的浓缩溶液，其中来源于多胺的氨基的所述浓度为至少约3M，且其中所述浓缩溶液在21℃下具有介于约9.5与11.5之间的pH。
3.根据权利要求1所述的浓缩溶液，其中所述溶液基本上由水、乙二胺以及选自由甘氨酸、甲烷磺酸、硫酸及乙酸组成的群组的一种或一种以上pH调整剂组成。
4.根据权利要求3所述的浓缩溶液，其中所述浓缩溶液基本上由水、乙二胺、甘氨酸、硫酸及乙酸组成。
CN201510087713.0A 2009-08-04 2010-07-27 用于制备用于铜蚀刻的湿蚀刻溶液的浓缩溶液 Active CN104658904B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/535,594 2009-08-04
US12/535,594 US8372757B2 (en) 2003-10-20 2009-08-04 Wet etching methods for copper removal and planarization in semiconductor processing
CN201080034653.1A CN102473628B (zh) 2009-08-04 2010-07-27 用于半导体处理中的铜移除及平面化的湿蚀刻方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080034653.1A Division CN102473628B (zh) 2009-08-04 2010-07-27 用于半导体处理中的铜移除及平面化的湿蚀刻方法

Publications (2)

Publication Number Publication Date
CN104658904A true CN104658904A (zh) 2015-05-27
CN104658904B CN104658904B (zh) 2018-04-03

Family

ID=43544866

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080034653.1A Active CN102473628B (zh) 2009-08-04 2010-07-27 用于半导体处理中的铜移除及平面化的湿蚀刻方法
CN201510087713.0A Active CN104658904B (zh) 2009-08-04 2010-07-27 用于制备用于铜蚀刻的湿蚀刻溶液的浓缩溶液

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080034653.1A Active CN102473628B (zh) 2009-08-04 2010-07-27 用于半导体处理中的铜移除及平面化的湿蚀刻方法

Country Status (5)

Country Link
US (3) US8372757B2 (zh)
KR (2) KR101227830B1 (zh)
CN (2) CN102473628B (zh)
TW (2) TWI597388B (zh)
WO (1) WO2011017119A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110389129A (zh) * 2019-08-01 2019-10-29 四川轻化工大学 用于显示690镍基合金熔敷金属晶界的腐蚀剂及其浸蚀方法
CN113388837A (zh) * 2020-03-11 2021-09-14 株式会社斯库林集团 衬底处理液、衬底处理方法及衬底处理装置
TWI769416B (zh) * 2018-11-26 2022-07-01 日商斯庫林集團股份有限公司 基板處理方法及基板處理裝置
CN115678439A (zh) * 2022-10-31 2023-02-03 上海应用技术大学 一种抑制铜钴电偶腐蚀的碱性抛光液及其制备方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7972970B2 (en) * 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US8372757B2 (en) 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US8530359B2 (en) * 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US7605082B1 (en) 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
US7976723B2 (en) * 2007-05-17 2011-07-12 International Business Machines Corporation Method for kinetically controlled etching of copper
CN102484061B (zh) 2009-09-02 2015-08-19 诺发系统有限公司 降低的各向同性蚀刻剂材料消耗及废料产生
US8900478B2 (en) * 2009-12-15 2014-12-02 Mitsubishi Gas Chemical Company, Inc. Etchant and method for manufacturing semiconductor device using same
JP2012231096A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体装置及びその製造方法
KR20120124634A (ko) * 2011-05-04 2012-11-14 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 포함하는 반도체 패키지의 제조 방법
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
JP5933950B2 (ja) * 2011-09-30 2016-06-15 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 銅または銅合金用エッチング液
US9090854B2 (en) * 2011-10-25 2015-07-28 Lam Research Ag Method and apparatus for processing wafer-shaped articles
EP2594662B1 (en) * 2011-11-21 2014-04-09 Atotech Deutschland GmbH Aqueous composition for etching of copper and copper alloys
WO2013086217A1 (en) 2011-12-06 2013-06-13 Masco Corporation Of Indiana Ozone distribution in a faucet
US8791005B2 (en) * 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects
KR102002131B1 (ko) 2012-08-03 2019-07-22 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
US9053255B2 (en) 2012-10-12 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of generating masks for making integrated circuit
WO2014064050A1 (de) 2012-10-25 2014-05-01 Basf Se Behandlung von formkörpern enthaltend kupfer mit einer mischung enthaltend chlor- und carboxl -freie säuren und oxidationsmittel
US8962403B2 (en) * 2012-11-19 2015-02-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method for switch and array substrate using etching solution comprising amine
US20140138353A1 (en) * 2012-11-21 2014-05-22 Dynaloy, Llc Process for performing metal lift-off
KR101980668B1 (ko) 2012-11-21 2019-05-22 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 장치의 제조방법
CN103025070B (zh) * 2012-11-28 2015-07-01 深圳崇达多层线路板有限公司 一种带pth孔间夹线的pcb板外层线路蚀刻方法
US9287197B2 (en) * 2013-03-15 2016-03-15 Globalfoundries Singapore Pte. Ltd. Through silicon vias
WO2014204620A1 (en) 2013-06-17 2014-12-24 Applied Materials, Inc. Method for copper plating through silicon vias using wet wafer back contact
JP6353636B2 (ja) * 2013-06-21 2018-07-04 東京エレクトロン株式会社 酸化チタン膜の除去方法および除去装置
KR102063808B1 (ko) 2013-07-15 2020-01-08 삼성전자주식회사 정보 저장 소자의 제조 방법
US9079210B2 (en) * 2013-07-22 2015-07-14 Infineon Technologies Ag Methods for etching a workpiece, an apparatus configured to etch a workpiece, and a non-transitory computer readable medium
CN103456685B (zh) * 2013-09-13 2015-03-18 华进半导体封装先导技术研发中心有限公司 一种不需使用cmp的tsv与第一层再布线层的制造方法
US20150076624A1 (en) * 2013-09-19 2015-03-19 GlobalFoundries, Inc. Integrated circuits having smooth metal gates and methods for fabricating same
TWI569349B (zh) 2013-09-27 2017-02-01 斯克林集團公司 基板處理裝置及基板處理方法
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
US20150368557A1 (en) 2014-06-23 2015-12-24 Hyosan Lee Metal etchant compositions and methods of fabricating a semiconductor device using the same
WO2016123790A1 (en) 2015-02-06 2016-08-11 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for random access preamble detection
US20170018423A1 (en) * 2015-07-15 2017-01-19 Oem Group, Inc. Apparatus and Method for Processing the Surface of a Workpiece Comprised of Sensitive Materials with an Ozone and Carbon Dioxide Treating Fluid
TWI629720B (zh) * 2015-09-30 2018-07-11 東京威力科創股份有限公司 用於濕蝕刻製程之溫度的動態控制之方法及設備
CN115093008A (zh) 2015-12-21 2022-09-23 德尔塔阀门公司 包括消毒装置的流体输送系统
WO2017173613A1 (en) * 2016-04-07 2017-10-12 Acm Research (Shanghai) Inc. Tsv structure planarization process and apparatus
US10316414B2 (en) * 2016-06-08 2019-06-11 United Technologies Corporation Removing material with nitric acid and hydrogen peroxide solution
US9704919B1 (en) 2016-06-24 2017-07-11 Qualcomm Incorporated High aspect ratio vertical interconnect access (via) interconnections in magnetic random access memory (MRAM) bit cells
US10211153B2 (en) 2016-08-30 2019-02-19 International Business Machines Corporation Low aspect ratio interconnect
US9881833B1 (en) 2016-10-26 2018-01-30 International Business Machines Corporation Barrier planarization for interconnect metallization
CN106971933B (zh) * 2017-03-31 2018-10-19 深圳市华星光电技术有限公司 具有自动清洗功能的蚀刻腔室及其清洗组件、清洗方法
US10090247B1 (en) * 2017-05-03 2018-10-02 International Business Machines Corporation Semiconductor device formed by wet etch removal of Ru selective to other metals
EP3427719B1 (en) * 2017-07-14 2024-03-06 Kao Germany GmbH Aqueous bleaching and dyeing composition for keratin fibers, process, kit and use thereof
DE102017212887A1 (de) * 2017-07-26 2019-01-31 Gebr. Schmid Gmbh Verfahren, Vorrichtung und Anlage zur Leiterplattenherstellung
CN110770177A (zh) * 2017-08-16 2020-02-07 深圳市柔宇科技有限公司 废液存储装置和湿式蚀刻系统
TWI730352B (zh) 2018-08-06 2021-06-11 英商伊路米納劍橋有限公司 流體槽與定序系統及製備用於其之基板的方法
US10896824B2 (en) * 2018-12-14 2021-01-19 Tokyo Electron Limited Roughness reduction methods for materials using illuminated etch solutions
TW202106859A (zh) * 2019-06-03 2021-02-16 美商富士軟片電子材料美國股份有限公司 蝕刻組成物
CN110634773B (zh) * 2019-08-29 2022-04-01 武汉华星光电半导体显示技术有限公司 湿法刻蚀设备及其控制方法、存储介质
US11512406B2 (en) * 2019-10-17 2022-11-29 Rohm And Haas Electronic Materials Llc Method of enhancing copper electroplating
CN114846177A (zh) * 2019-12-20 2022-08-02 弗萨姆材料美国有限责任公司 Co/cu选择性湿蚀刻剂
CN113122267A (zh) * 2019-12-31 2021-07-16 安集微电子科技（上海）股份有限公司 一种促进剂组合物在去除铜大马士革工艺中氮化钛的应用
WO2021192210A1 (ja) * 2020-03-27 2021-09-30 株式会社日立ハイテク 半導体製造方法
WO2021211708A1 (en) * 2020-04-14 2021-10-21 Entegris, Inc. Method and composition for etching molybdenum
US11569442B2 (en) 2020-06-17 2023-01-31 International Business Machines Corporation Dielectric retention and method of forming memory pillar
CN111809182A (zh) * 2020-07-08 2020-10-23 江苏和达电子科技有限公司 一种用于铜/钼（铌）/igzo膜层的刻蚀液及其制备方法和应用
KR102562321B1 (ko) * 2020-11-13 2023-08-01 인하대학교 산학협력단 구리 박막의 건식 식각방법
JP2022184639A (ja) * 2021-06-01 2022-12-13 上村工業株式会社 銅エッチング液
US11804378B2 (en) 2021-12-31 2023-10-31 International Business Machines Corporation Surface conversion in chemical mechanical polishing
CN114990549B (zh) * 2022-05-30 2024-01-12 东莞海雅特汽车科技有限公司 一种汽车冲压模具铸件表面拉毛处理装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426012B1 (en) * 2000-08-24 2002-07-30 International Business Machines Corporation Wet chemical etch process for patterning MRAM magnetic layers
US20030083214A1 (en) * 2000-03-21 2003-05-01 Masahiko Kakizawa Semiconductor wafer cleaning agent and cleaning method
CN1854343A (zh) * 2005-04-26 2006-11-01 李德良 一种铜蚀刻液及其循环使用方法
CN101195917A (zh) * 2006-12-08 2008-06-11 中芯国际集成电路制造(上海)有限公司 蚀刻铜或者铜合金的方法

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981725A (en) 1972-07-11 1991-01-01 Amp-Akzo Corporation Process and composition for sensitizing articles for metallization
GB1400510A (en) 1972-07-26 1975-07-16 Southern California Chem Co Continuous redox process for dissolving copper
US4002778A (en) 1973-08-15 1977-01-11 E. I. Du Pont De Nemours And Company Chemical plating process
JPS5124537A (en) 1974-08-26 1976-02-27 Hitachi Ltd Etsuchinguyokuno saiseihoho
US4181760A (en) 1977-06-06 1980-01-01 Surface Technology, Inc. Method for rendering non-platable surfaces platable
US4311551A (en) 1979-04-12 1982-01-19 Philip A. Hunt Chemical Corp. Composition and method for etching copper substrates
US4378270A (en) 1981-10-29 1983-03-29 Learonal, Inc. Method of etching circuit boards and recovering copper from the spent etch solutions
US4737446A (en) 1986-12-30 1988-04-12 E. I. Du Pont De Nemours And Company Method for making multilayer circuits using embedded catalyst receptors
JPH02111883A (ja) 1988-10-20 1990-04-24 Toda Kogyo Corp 無電解金属めっき方法
JPH03122266A (ja) 1989-10-06 1991-05-24 Matsushita Electric Ind Co Ltd 窒化物薄膜の製造方法
US5151168A (en) 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
US5318803A (en) 1990-11-13 1994-06-07 International Business Machines Corporation Conditioning of a substrate for electroless plating thereon
US5380560A (en) 1992-07-28 1995-01-10 International Business Machines Corporation Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
US5486234A (en) 1993-07-16 1996-01-23 The United States Of America As Represented By The United States Department Of Energy Removal of field and embedded metal by spin spray etching
US5382447A (en) 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
JP3397501B2 (ja) 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
EP0747507B1 (en) 1994-12-27 2001-02-14 Ibiden Co., Ltd. Pretreatment solution for electroless plating, electroless plating bath and electroless plating method
US6197364B1 (en) 1995-08-22 2001-03-06 International Business Machines Corporation Production of electroless Co(P) with designed coercivity
JPH09115866A (ja) 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
WO1997022733A1 (en) 1995-12-19 1997-06-26 Fsi International Electroless deposition of metal films with spray processor
US5674787A (en) 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US5824599A (en) 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US5891513A (en) 1996-01-16 1999-04-06 Cornell Research Foundation Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications
JP3304754B2 (ja) 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US5576052A (en) 1996-04-22 1996-11-19 Motorola, Inc. Method of metallizing high aspect ratio apertures
US6921467B2 (en) 1996-07-15 2005-07-26 Semitool, Inc. Processing tools, components of processing tools, and method of making and using same for electrochemical processing of microelectronic workpieces
US5695810A (en) 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US5913147A (en) 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US8092707B2 (en) 1997-04-30 2012-01-10 3M Innovative Properties Company Compositions and methods for modifying a surface suited for semiconductor fabrication
US5969422A (en) 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5972192A (en) 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6241582B1 (en) 1997-09-01 2001-06-05 United Microelectronics Corp. Chemical mechanical polish machines and fabrication process using the same
US5897375A (en) 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
JP3371775B2 (ja) 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
TW444275B (en) 1998-01-13 2001-07-01 Toshiba Corp Processing device, laser annealing device, laser annealing method, manufacturing device and substrate manufacturing device for panel display
TW593731B (en) 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
US20040065540A1 (en) 2002-06-28 2004-04-08 Novellus Systems, Inc. Liquid treatment using thin liquid layer
US7686935B2 (en) 1998-10-26 2010-03-30 Novellus Systems, Inc. Pad-assisted electropolishing
US6946065B1 (en) 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
US7449098B1 (en) 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US7338908B1 (en) 2003-10-20 2008-03-04 Novellus Systems, Inc. Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
JP2000160139A (ja) * 1998-12-01 2000-06-13 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
EP1020543A1 (en) 1999-01-15 2000-07-19 Interuniversitair Micro-Elektronica Centrum Vzw Deposition of copper on an activated surface of a substrate
GB9907848D0 (en) 1999-04-07 1999-06-02 Shipley Co Llc Processes and apparatus for removal of copper from fluids
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6212769B1 (en) 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6692873B1 (en) 1999-08-05 2004-02-17 Skc Co., Ltd. Composition for forming electrode active material of lithium secondary battery, composition for forming separator and method of preparing lithium secondary battery using the compositions
KR100301067B1 (ko) 1999-08-23 2001-11-01 윤종용 마이크로 스크래치 검사방법 및 이를 적용한 장치
US6355153B1 (en) 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6309981B1 (en) 1999-10-01 2001-10-30 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
US6537416B1 (en) 1999-10-01 2003-03-25 Novellus Systems, Inc. Wafer chuck for use in edge bevel removal of copper from silicon wafers
US6136707A (en) 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers
JP3857474B2 (ja) 1999-10-08 2006-12-13 株式会社東芝 化学機械研磨用水系分散体
US6344129B1 (en) 1999-10-13 2002-02-05 International Business Machines Corporation Method for plating copper conductors and devices formed
US6394114B1 (en) 1999-11-22 2002-05-28 Chartered Semiconductor Manufacturing Ltd. Method for stripping copper in damascene interconnects
PE20010720A1 (es) 1999-12-11 2001-07-26 Glaxo Group Ltd Distribuidor de medicamento
JP3805588B2 (ja) * 1999-12-27 2006-08-02 株式会社日立製作所 半導体装置の製造方法
JP2001187876A (ja) 1999-12-28 2001-07-10 Nec Corp 化学的機械的研磨用スラリー
JP3907151B2 (ja) 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
US6451697B1 (en) 2000-04-06 2002-09-17 Applied Materials, Inc. Method for abrasive-free metal CMP in passivation domain
US6586342B1 (en) 2000-04-25 2003-07-01 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
US6709563B2 (en) * 2000-06-30 2004-03-23 Ebara Corporation Copper-plating liquid, plating method and plating apparatus
US6524167B1 (en) 2000-10-27 2003-02-25 Applied Materials, Inc. Method and composition for the selective removal of residual materials and barrier materials during substrate planarization
KR100396883B1 (ko) 2000-11-23 2003-09-02 삼성전자주식회사 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법
US6977224B2 (en) 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
US6736952B2 (en) 2001-02-12 2004-05-18 Speedfam-Ipec Corporation Method and apparatus for electrochemical planarization of a workpiece
US20040022940A1 (en) * 2001-02-23 2004-02-05 Mizuki Nagai Cooper-plating solution, plating method and plating apparatus
TWI222154B (en) 2001-02-27 2004-10-11 Asm Nutool Inc Integrated system for processing semiconductor wafers
KR100857972B1 (ko) * 2001-06-07 2008-09-10 도쿄엘렉트론가부시키가이샤 도포막 형성방법 및 도포막 형성장치
US6537913B2 (en) 2001-06-29 2003-03-25 Intel Corporation Method of making a semiconductor device with aluminum capped copper interconnect pads
US7001854B1 (en) * 2001-08-03 2006-02-21 Novellus Systems, Inc. Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures
EP1418619A4 (en) 2001-08-13 2010-09-08 Ebara Corp SEMICONDUCTOR COMPONENTS AND MANUFACTURING METHOD THEREFOR AND PLATING SOLUTION
US6692546B2 (en) 2001-08-14 2004-02-17 Advanced Technology Materials, Inc. Chemical mechanical polishing compositions for metal and associated materials and method of using same
US6699356B2 (en) 2001-08-17 2004-03-02 Applied Materials, Inc. Method and apparatus for chemical-mechanical jet etching of semiconductor structures
US6884724B2 (en) 2001-08-24 2005-04-26 Applied Materials, Inc. Method for dishing reduction and feature passivation in polishing processes
US20030059538A1 (en) 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030057526A1 (en) 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
JP2003115474A (ja) * 2001-10-03 2003-04-18 Ebara Corp 基板処理装置及び方法
US6579800B2 (en) * 2001-10-12 2003-06-17 Nutool, Inc. Chemical mechanical polishing endpoint detection
US6664122B1 (en) 2001-10-19 2003-12-16 Novellus Systems, Inc. Electroless copper deposition method for preparing copper seed layers
US6553809B1 (en) 2001-11-01 2003-04-29 Plastic Technologies, Inc. Method and apparatus for detecting holes in plastic containers
JP2003183874A (ja) 2001-12-18 2003-07-03 Morita Kagaku Kogyo Kk 銅薄膜の電解メッキ液
US6645567B2 (en) 2001-12-19 2003-11-11 Intel Corporation Electroless plating bath composition and method of using
JP2003215002A (ja) 2002-01-17 2003-07-30 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
US6722946B2 (en) 2002-01-17 2004-04-20 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
US6717226B2 (en) 2002-03-15 2004-04-06 Motorola, Inc. Transistor with layered high-K gate dielectric and method therefor
AU2003218389A1 (en) * 2002-03-25 2003-10-13 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Tantalum barrier removal solution
US20030190426A1 (en) 2002-04-03 2003-10-09 Deenesh Padhi Electroless deposition method
JP3874261B2 (ja) 2002-04-10 2007-01-31 大日本スクリーン製造株式会社 基板処理装置
US20030203616A1 (en) 2002-04-24 2003-10-30 Applied Materials, Inc. Atomic layer deposition of tungsten barrier layers using tungsten carbonyls and boranes for copper metallization
US20060234508A1 (en) 2002-05-17 2006-10-19 Mitsuhiko Shirakashi Substrate processing apparatus and substrate processing method
US7124386B2 (en) 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
US6716753B1 (en) 2002-07-29 2004-04-06 Taiwan Semiconductor Manufacturing Company Method for forming a self-passivated copper interconnect structure
US7405163B1 (en) 2003-12-17 2008-07-29 Novellus Systems, Inc. Selectively accelerated plating of metal features
KR100457053B1 (ko) 2002-07-30 2004-11-10 삼성전자주식회사 웨이퍼 세정 장치
US6783657B2 (en) 2002-08-29 2004-08-31 Micron Technology, Inc. Systems and methods for the electrolytic removal of metals from substrates
US7897198B1 (en) 2002-09-03 2011-03-01 Novellus Systems, Inc. Electroless layer plating process and apparatus
US6962873B1 (en) 2002-12-10 2005-11-08 Novellus Systems, Inc. Nitridation of electrolessly deposited cobalt
US7300601B2 (en) 2002-12-10 2007-11-27 Advanced Technology Materials, Inc. Passivative chemical mechanical polishing composition for copper film planarization
US6975032B2 (en) 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
KR100478498B1 (ko) 2003-01-30 2005-03-28 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
US7217649B2 (en) 2003-03-14 2007-05-15 Lam Research Corporation System and method for stress free conductor removal
US6887776B2 (en) 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
JP2004335923A (ja) 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
JP2004342750A (ja) 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
JP4434632B2 (ja) 2003-06-10 2010-03-17 三菱瓦斯化学株式会社 プリント配線板の製造方法
US6890758B2 (en) 2003-06-13 2005-05-10 Eci Technology, Inc. Measurement of complexing agent concentration in an electroless plating bath
DE10326767B4 (de) 2003-06-13 2006-02-02 Atotech Deutschland Gmbh Verfahren zur Regenerierung von eisenhaltigen Ätzlösungen zur Verwendung beim Ätzen oder Beizen von Kupfer oder Kupferlegierungen sowie eine Vorrichtung zur Durchführung desselben
US7008871B2 (en) 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US20050026625A1 (en) * 2003-07-29 2005-02-03 Gehlot Narayan L. Methods and devices for seamlessly changing protocols in a mobile unit
US6984166B2 (en) 2003-08-01 2006-01-10 Chartered Semiconductor Manufacturing Ltd. Zone polishing using variable slurry solid content
US7056648B2 (en) 2003-09-17 2006-06-06 International Business Machines Corporation Method for isotropic etching of copper
US8158532B2 (en) 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US8372757B2 (en) 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US7972970B2 (en) 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US7531463B2 (en) 2003-10-20 2009-05-12 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US8530359B2 (en) 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US7419911B2 (en) 2003-11-10 2008-09-02 Ekc Technology, Inc. Compositions and methods for rapidly removing overfilled substrates
WO2005059970A2 (en) 2003-12-17 2005-06-30 Acm Research, Inc. Controlling removal rate uniformity of an electropolishing process in integrated circuit fabrication
US7049234B2 (en) 2003-12-22 2006-05-23 Intel Corporation Multiple stage electroless deposition of a metal layer
JP2005187865A (ja) 2003-12-25 2005-07-14 Nittetsu Mining Co Ltd 銅エッチング廃液から電解により銅を回収する方法及び装置
JP4736445B2 (ja) 2004-02-09 2011-07-27 三菱化学株式会社 半導体デバイス用基板洗浄液及び洗浄方法
US7244682B2 (en) 2004-05-06 2007-07-17 Micron Technology, Inc. Methods of removing metal-containing materials
US7670643B2 (en) * 2004-07-01 2010-03-02 Tokyo Electron Limited Method and system for dispensing resist solution
US20060205204A1 (en) 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
JP2009503879A (ja) 2005-08-05 2009-01-29 フリースケール セミコンダクター インコーポレイテッド 多孔質低誘電率構造のポアシーリング及びクリーニング
US7605082B1 (en) 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
US7976723B2 (en) 2007-05-17 2011-07-12 International Business Machines Corporation Method for kinetically controlled etching of copper
US20090120457A1 (en) 2007-11-09 2009-05-14 Surface Chemistry Discoveries, Inc. Compositions and method for removing coatings and preparation of surfaces for use in metal finishing, and manufacturing of electronic and microelectronic devices
KR100939534B1 (ko) 2007-12-26 2010-02-03 (주)화백엔지니어링 에칭 폐액의 인라인 회수 시스템
JP4819032B2 (ja) 2007-12-28 2011-11-16 三菱瓦斯化学株式会社 過酸化水素を含有する銅エッチング廃液の処理装置
JP2010232486A (ja) 2009-03-27 2010-10-14 Nagase Chemtex Corp エッチング用組成物
CN102484061B (zh) 2009-09-02 2015-08-19 诺发系统有限公司 降低的各向同性蚀刻剂材料消耗及废料产生

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030083214A1 (en) * 2000-03-21 2003-05-01 Masahiko Kakizawa Semiconductor wafer cleaning agent and cleaning method
US6426012B1 (en) * 2000-08-24 2002-07-30 International Business Machines Corporation Wet chemical etch process for patterning MRAM magnetic layers
CN1854343A (zh) * 2005-04-26 2006-11-01 李德良 一种铜蚀刻液及其循环使用方法
CN101195917A (zh) * 2006-12-08 2008-06-11 中芯国际集成电路制造(上海)有限公司 蚀刻铜或者铜合金的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769416B (zh) * 2018-11-26 2022-07-01 日商斯庫林集團股份有限公司 基板處理方法及基板處理裝置
TWI809652B (zh) * 2018-11-26 2023-07-21 日商斯庫林集團股份有限公司 基板處理方法及基板處理裝置
CN110389129A (zh) * 2019-08-01 2019-10-29 四川轻化工大学 用于显示690镍基合金熔敷金属晶界的腐蚀剂及其浸蚀方法
CN110389129B (zh) * 2019-08-01 2022-04-22 四川轻化工大学 用于显示690镍基合金熔敷金属晶界的腐蚀剂及其浸蚀方法
CN113388837A (zh) * 2020-03-11 2021-09-14 株式会社斯库林集团 衬底处理液、衬底处理方法及衬底处理装置
CN115678439A (zh) * 2022-10-31 2023-02-03 上海应用技术大学 一种抑制铜钴电偶腐蚀的碱性抛光液及其制备方法
CN115678439B (zh) * 2022-10-31 2024-04-23 上海应用技术大学 一种抑制铜钴电偶腐蚀的碱性抛光液及其制备方法

Also Published As

Publication number Publication date
US9074286B2 (en) 2015-07-07
TW201546329A (zh) 2015-12-16
KR101622562B1 (ko) 2016-05-19
CN104658904B (zh) 2018-04-03
WO2011017119A3 (en) 2011-06-03
KR101227830B1 (ko) 2013-01-30
US9447505B2 (en) 2016-09-20
CN102473628A (zh) 2012-05-23
TWI597388B (zh) 2017-09-01
US20130207030A1 (en) 2013-08-15
TW201117322A (en) 2011-05-16
US8372757B2 (en) 2013-02-12
KR20120024844A (ko) 2012-03-14
TWI505404B (zh) 2015-10-21
US20150267306A1 (en) 2015-09-24
KR20110028446A (ko) 2011-03-18
WO2011017119A2 (en) 2011-02-10
CN102473628B (zh) 2015-03-25
US20100015805A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
CN102473628B (zh) 用于半导体处理中的铜移除及平面化的湿蚀刻方法
US8158532B2 (en) Topography reduction and control by selective accelerator removal
US8530359B2 (en) Modulated metal removal using localized wet etching
TW200421546A (en) Defect-free thin and planar film processing
TW487985B (en) Polishing method, wire forming method, method for manufacturing semiconductor device and semiconductor integrated circuit device
US6541384B1 (en) Method of initiating cooper CMP process
TW425665B (en) Method and apparatus for planarization of metallized semiconductor wafers using a bipolar electrode assembly
TW480661B (en) Planarized copper cleaning for reduced defects
KR100396883B1 (ko) 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법
TW200530381A (en) Method and composition for polishing a substrate
KR20030070127A (ko) 집적회로의 평탄화를 위한 점착 보호 오버레이어
CN101168847A (zh) 用于电解抛光的电解液以及电解抛光方法
US6555477B1 (en) Method for preventing Cu CMP corrosion
US7449099B1 (en) Selectively accelerated plating of metal features
US20040159557A1 (en) Electrolytic polishing liquid, electrolytic polishing method and method for fabricating semiconductor device
CN100546014C (zh) 沉积金属、形成金属化层和改善cmp过程的均匀性的方法
CN101988198A (zh) 供各向同性铜蚀刻的蚀刻调配物
US20050142857A1 (en) Method for forming metal line in semiconductor device
JP2004141990A (ja) 電解研磨組成物
US20070151859A1 (en) Method of forming copper interconnections in semiconductor devices
CN1373901A (zh) 无凹陷铜镶嵌结构的制造工艺
JP5605535B2 (ja) 等方性銅エッチングのためのエッチング調合物
JP2005044913A (ja) 半導体装置の製造方法及びその装置
Gorantla Role of slurry chemicals in chemical-mechanical planarization of copper interconnects
JP2012124258A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant