CN1052571C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1052571C
CN1052571C CN94108851A CN94108851A CN1052571C CN 1052571 C CN1052571 C CN 1052571C CN 94108851 A CN94108851 A CN 94108851A CN 94108851 A CN94108851 A CN 94108851A CN 1052571 C CN1052571 C CN 1052571C
Authority
CN
China
Prior art keywords
film
crystallization
crystal
nickel
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94108851A
Other languages
English (en)
Other versions
CN1102908A (zh
Inventor
张宏勇
寺本聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5180754A external-priority patent/JPH0786304A/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1102908A publication Critical patent/CN1102908A/zh
Application granted granted Critical
Publication of CN1052571C publication Critical patent/CN1052571C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/154—Solid phase epitaxy

Abstract

制造TFTs的方法从在形成于衬底上的底层上选择性地形成镍膜开始。在镍膜上再形成非晶硅膜而且加热使之晶化。用红外光辐照该晶化了的膜使之退火。从而获得结晶度优良的结晶硅膜。用这种结晶硅膜来构成TFTs。

Description

半导体器件及其制造方法
本发明涉及由玻璃或类似材料作成的绝缘衬底上形成薄膜晶体管(TETs)的半导体器件，还涉及这种半导体器件的制造方法。
已知由玻璃或类似材料作成的绝缘衬底上的TFTs半导体器件包括有源液晶显示器阵列和用这种TFTs激活象素的图象伟感器。
一般，用于这些器件的TFTs由薄膜型的硅半导体制作。薄膜型的硅半导体大致分为非晶硅半导体(α-si)和晶体硅半导体。非晶硅半导体在低温下制造。此外，它们也很容易用化学汽相淀积法制造。而且，还能很容易地批量生产。所以，非晶体硅半导体享有最广泛的承认。然而，其物理性能，诸如导电率之类不如结晶硅半导体的性能。为了能由非晶体硅半导体达到较高速的特性，必须建立并渴望获得一种制造包括结晶硅半导体TFTs的方法，大家都知道，结晶硅半导体包括多晶体硅、硅微晶、含有结晶元的非晶硅，以及半非晶硅，即性质上介于结晶态与非结晶态之间的硅。
获得这些结晶薄膜硅半导体的已知方法包括：
(1)制造时，直接产生结晶膜。
(2)形成非晶半导体膜以后，再使该膜受激光辐照，使激光能赋予该膜以结晶性。
(3)形成非晶半导体膜以后，将热能加于该膜，使其晶化。
利用上述方法(1)，该技术难以形成整个表面均匀，物理特性良好的半导体膜。还有，该膜要在600℃以上的高温下形成，因此，便宜的玻璃衬底不能用，于是，本方法存在有关成本问题。
至于方法(2)，目前最常用的是激元激光器。若采用激元激光器，因激光只能辐照小面积，于是生产率就低。而且，激光器的稳定性也不足以均匀地加工大面积衬底的整个表面。因此，我们感到，该方法是下一代的技术。
上述方法(3)能够加工比方法(1)和(2)为大的衬底面积。然而，超过600℃的高温仍然需要。要用廉价的玻璃衬底，就需降低加热的温度。特别是，目前力求制造较大面积的液晶显示器。随着此种动向，就要采用较大的玻璃衬底。按这种方法使用较大玻璃衬底的场合，在实际上是半导体制造的加热步骤中产生的收缩和应力会使掩模对准的精度与其它步骤恶化。这就出现严重的问题。特别是，在目前最常用的Corning 7059情况下，应变点是593℃，所以，如果需要施行已有的加热与晶化步骤，则会诱发较大衬底畸变。除温度问题之外，加热时间，即晶化所需的时间成为问题。尤其，为了晶化，目前的工艺加热所需时间长达数十小时或更长。因而，就需要缩短加热时间。
本发明的目的是提供解决上述问题的方法。
本发明更具体的目的是提供一种通过形成非晶硅薄膜并在低温下加热该膜，以比迄今为短的时间使之晶化的薄膜结晶硅半导体的制造方法。
当然，根据本发明制造工艺的结晶硅半导体的物理性能可比或优于已有技术制造的结晶硅半导体器件的物理性能，还能用于TFTs的有源区。
如上所述，我们用CVD工艺和溅射工艺形成了非晶硅半导体膜。这些膜受热使之结晶化。我们根据这种加热非晶硅半导体膜的方法进行试验，并且讨论该方法如下：
作为试验，将非晶硅膜制作在玻璃衬底上。加热使膜晶化。我们讨论将膜加热与晶化的机理。晶体在玻璃衬底和非晶硅界面处开始生长。可以观察到超过给定膜厚处，晶体象垂直于衬底表面的柱状生长。
上述现象可理解如下：晶核或籽晶存在于玻璃衬底与非晶硅膜之间的界面上，而晶体生长从这些核发出。可以认为，这些晶核是存在于衬底表面和玻璃表面的结晶元上的微量杂质金属元素。可以认为，氧化硅(看作晶化玻璃)的结晶元就出现在玻璃面的表面上。
因此，可以想到，通过更积极地引入晶核就可使晶化温度降低。为证明这种温度降低的作用，可进行一项试验。就是，将微量其他金属淀积在衬底上。再使非晶硅薄膜形成在金属膜上。然后，加热非晶硅并使之晶化。在衬底上淀积了一些金属的场所，证实可使晶化温度降低。可以设想为，晶体从外来物的晶核出发生长。我们还研究了能使温度降低的多种金属杂质的机理。
结晶过程可以分成两个阶段，亦即，最初阶段成核和晶体从核出发生长。最初阶段成核的速度可通过在恒定温度下测量直到出现点状晶体的时间来辨别。由于薄膜淀积了一点上述的杂质金属，使该时间缩短了。这就说明，引入晶核会使晶化温度下降。我们发现了料想不到的情况，特别是，研究了成核之后的晶核生长与改变加热时间的关系。将某种金属淀积成膜，而后将在金属膜上形成的非晶硅薄膜晶化，成核后，以令人吃惊的速率生长晶体。这个现象的机理下面将更详细地加以描述。
任何情况下，我们都发现，如果将某种微量金属淀积成膜，再在该金属膜上形成非晶硅薄膜，面后将非晶硅膜加热并晶化，由于上述两种作用在低于580℃温度下，时间约4小时，造成了充分地晶化，这是以前决想不到的。显示出量显著作用的材料，而我们由显示这种作用的杂质金属中选出的是镍。
我们现在给出结构的实施例，来说明镍的作用。首先对由Corning7059制造的衬底不加处理，就是不在衬底上形成由微量镍构成的薄膜。在衬底上用等离子CVD形成非晶硅薄膜。将该薄膜在氮气氛中加热使膜晶化。而加热温度为600℃，所需的加热时间为10小时或更长。对在衬底上形成含微量镍薄膜的场合，加热非晶硅薄膜约经4小时就诱发了同样的晶化。通过拉曼分光镜研究晶化，这就证明镍产生很大的作用。
正如从上描述可以理解的那样，这里，在含微量镍的薄膜上形成了非晶硅薄膜，所以能够降低晶化温度。还有，也能缩短晶化时间。设想将这个工艺应用到制造TFTs。我们现在再详述该工艺。
首先描述实现加微量镍的方法。关于第一种方法，用微量镍在衬底上形成薄膜，而后形成非晶硅膜。关于第二种方法，则先形成非晶硅膜，而后在丰晶硅膜上用微量镍形成薄膜。两种方法同样都能降低温度。我们发现，膜还可用溅射或蒸发法形成。这就是说，该工艺过程不取决于形成膜的方法，这里，于衬底上将微量镍淀积成薄膜，而在Corning 7059玻璃衬底上形成包括氧化硅薄膜并在氧化硅膜上用微量镍形成镍薄膜的方法，比在衬底上直接淀积微量镍的方法成膜所产生的作用大得多。我们认为，这个事实是硅和镍直接互相接触对降低温度是重要的，而在Corning 7059的情况下，不是硅的组分会妨碍硅和镍间的接触或之间的反应。
加微量镍的一种方法是形成一层与非晶硅层的顶面或底面接触的薄膜。我们已证实，离子注入加镍也能产生相同的作用，而注入的镍掺杂剂浓度为高于1×1015原子/cm3，也使温度下降。而掺杂剂浓度大于1×1021原子/cm3，则所得的拉曼谱尖峰形状就会明显不同于由单纯硅所得的拉曼谱的尖蜂形状。所以，我们认为，可用的掺杂剂浓度范围在1×1015和5×1019原子/cm3之间。这里，薄膜用作TFT的有源层，考虑到半导体的物理特性，就需要将掺杂剂浓度限定于1×1015～1×1019原子/cm3的范围。加微量镍对晶体生长的影响以及晶体结构的特征在下面说明。此外，还说明了从这些特征所预测的晶化机理。
如不加镍，核就无序地从与衬底界面处存在的晶核出发产生。还有，晶体从核出发无序地生长。据报导，根据制造方法，可以获得(110)或(111)取向很好的晶体。当然，全薄膜上都可观察到基本均匀的晶体生长。
为证实这种机理，我们用差动扫描热量计(DSC)进行分析。用等离子辅助化学汽相淀积(PCVD)法，将非晶硅薄膜形成于衬底上。再将该薄膜连同衬底一起装入容器中。以恒定速率升温。在700℃附近看到清楚的热产生蜂。当然，这个温度还随升温速率而漂移。当速率为10℃/min时，晶化始于700.9℃。于是，用三种不同的升温速率进行测量。用OZawa氏法找出初始成核后的晶体生长激活能。该能量约为3.04ev。将反应速率公式与理论曲线比较，确定哪个公式符合曲线。我们发现，不规则产生核及其生长模型最能说明激活能。这证明理论的正确性，籽晶不规则地从存在于衬底界面的晶核出发产生，而后晶体由核长出来。
除加微量镍外进行同样的测量，这时温度以10℃/min的速率升高，则晶化始于619.9℃。从一系列测量找出晶体生长的激活能为1.87ev。这个数值证明了晶体生长被促进了。通过与理论曲线的比较，得出反应速率公式接近一维界面反应速率规则模型。这意味着，晶体以一定方向生长。由上述的热分析所得的数据列于下面表1。通过测量加热样品时从每个样品释放出的热量就可以得出该表1给出的激活能，并用叫做OZawa氏法的分析装置测出的热量来算出能量。
               表1
晶化百分比   激活能(ev)
    加镍     不加镍
    10％     2.04     2.69
    30％     1.87     2.90
    50％     1.82     3.06
    70％     1.81     3.21
    90％     1.83     3.34
    平均     1.87     3.04
上述表1给出的激活能是一种指示晶化容易程度的参数。随激活能值增大，就更难于导致晶化。反之，因该值减小，则易于造成晶化。由表1可知，随晶化推进，每个含镍样品的激活能都下降。也就是说，随着晶化推进，更容易晶化。关于用现有方法不加镍形成的结晶硅的情况，随着晶化的推进，激活能增大，这表明，晶化处理较难诱发晶化。将加62％的镍的硅薄膜结晶度相关的平均激活能量与不加镍的硅薄膜结晶度相关的平均激活能比较，结果表明，加镍的非晶硅膜容易晶化。
还用透视电子显微镜观察了加镍晶体的形状。观察的结果表明，掺镍区在晶体生长方面不同于附近的区域。尤其是，观察了掺镍区剖面。看来是晶格图象的波纹或干涉条纹基本上垂直于衬底。我们认为，所加的镍或其化合物与硅形成诱发基本垂直于衬底的柱形晶体生长的晶核，按同样方法，在环绕掺镍区域的区域中对不加镍的情形，则观察到晶体生长成平行于衬底象针或柱状。
再观察邻接掺镍区的晶体形状。首先，不希望没有直接加微量镍的区域被晶化了。在加了微量镍的区域中的镍浓度，在邻接掺镍区的横向晶体生长区的镍浓度，以及在较远的非晶硅区的镍浓度都用二次离子质谱仪(SIMS)测过。在显然远离掺镍区的位置，没有发生低温晶化而保持非晶区。如图4所示，在横向晶体生长区的镍浓度要低于掺镍区的浓度。而非晶硅区的镍浓度还要低约1个数量级大小。这就是说，镍原子扩散到相当宽的区域。特别是，在曾经直接加了镍的区域中，镍的浓度是高的。横向生长部分(晶体平行于衬底生长的部分)比直接加了镍的区域镍浓度为低。
由邻接掺镍区的表面TEM图象可以看出，平行于衬底的最大横向晶体生长从掺镍区起只几百微米，而生长的总量随时间推移和温度的升高而增加。举个例，在550℃下进行加工24小时，可看到生长约20μm。据证明，晶体生长以针或柱形推进，而晶体生长的端部(前端)则含镍量浓集。用EDX测量有关以横向生长为特性的柱形晶体的Ni空间分布，并且检查分布与柱状晶体之间的对应关系。实施了对Si前端的EDX测量。结果示于图10(A)。图10(B)表示对不含Ni膜层测量的结果以资参考，而它还可认为图10(B)是指明检测的下限。这两者相比较表明前端含有大量的Ni。
由上述所得的试验结果，现在让我们考虑用机理来说明晶化的推进。首先，产生了晶核。通过加微量镍减少了激活能，因为加镍能在低温下晶化。我们认为，一个原因是镍起外来物的作用。另一个原因可能是镍-硅金属间化合物的晶格常数接近结晶硅的晶格常数。每个成核几乎同时出现在镍掺杂区的整个表面。结果，保持平面晶体生长。在这种情况下，由一维界面反应速率规则过程给出反应速率公式。于是，获得实际上垂直于衬底的柱状晶体。但是，由于膜厚的限制和由于应力之类的影响，就不可能取得完全对准的晶轴。
平行于衬底的晶元比垂直于衬底的晶元更均匀。因而，柱状或针形晶体能均匀地横向环绕掺镍区产生的晶核而生长。当然，可以预料，反应速率公式要由一维界面反应速率规则过程给出。因为用于晶体生长的激活能由于加如上述的镍而减少了，可以预料，横向生长速率很高，事实也如此。
下面描述镍掺杂区和附近的横向生长区的电特性。关于镍掺入区的电特性，其导电率大约与几乎没加镍的膜一样。使该膜在约600℃晶化数十小时。从温度与导电率的依存关系得出激活能。这里，镍浓度是1017～1018原子/cm3，没有发现任何看来对镍能级有贡献的效应。亦即，这些试验结果使我们认为，镍掺入区可用作TFTs的有源层，只要该区有上述的浓度。试验结果示于图9。试验中所用的样品制备如下。将Corning 7059玻璃用做衬底。在玻璃上溅射形成SiO2底膜2000。然后，用SiH4/H2混合气体，CVD法形成非晶硅膜，而后，利用Ni电极经等离子处理加小量Ni。处理条件如下。
反应气体    ：Ar/H2＝25/50sccm
反应压力    ：10Pa
衬底温度    ：300℃
8F-功率     ：20w
处理时间    ：5min
在430℃经过1小时下排出氢之后，在450℃至700℃之间进行加热晶化，进行晶化的气氛是氮气，氮气流入又流出。通过测量形成在硅膜上的共平面型Al电极上的电流和电压与温度的依赖关系，我们检查了结晶硅半导体的电特性(电导率)。由电导率得出图9的激活能。可以说，就我们的试验而言，激活能值大致与结晶硅半导体一样，至少在大约常用温度范围测量时，Ni能极对电特性(导电率)的影响仍很小。
相反，横向生长部分的电导率要比镍掺入区至少高一个数量级，也比结晶硅半导体高。由于电流的流动方向与横向晶体生长方向一致，我们认为妨碍电子移动的晶界在两极之间没有或难以存在。这很符合TEM图象的结果。就是说，载流子沿成针形或柱状生长的晶体的晶界移动，因而，此载流子容易移动。
我们已证明，针形成或柱状生长的晶体前端具有与镍掺入区同样的高镍浓度。由此可以估计到，用这种重掺杂区来制造如TFTs这样的器件，则器件的工作会受镍影响。所以，平行于衬底生长的结晶硅膜的晶体起点和晶体生长的终点都不能用。只用中间区域是有好处的。
所以，在本发明中，如图1(A)～(D)所示，将待晶化的非晶硅膜13和叠加的氧化硅膜14刻图成岛状。再在该岛上形成含有微量元素诸如硅化镍的膜层15。这时非晶硅膜13的侧面16上也形成了硅化镍。如箭头17所指，形成晶体从这些铡面出发生长。制造诸如TFTs这样的器件就不应用重掺镍的区域10和18。
这就是说，平行于衬底生长的结晶硅膜的晶体起点和晶体生长的终点或前端部都不能用。可使用中间部分并用载流子容易移动的结晶硅膜。同时，也就是用轻掺镍的区域。更具体地说，在晶化后，除去(例如腐蚀)促进晶化的掺金属元素区和最后平行于衬底生长的部分，就能用轻掺镍的区域。
在衬底上的新型结晶硅膜并不是单晶硅这很重要。本发明的特征在于，本膜层是一种以薄膜方式晶化了的结晶硅膜，而晶体生长的方向又平行于衬底。该膜实质上不同于单晶硅。所以，把本新式的结晶硅膜称为非单晶结晶硅膜。
按本发明，为促进晶化的元素可以从属于周期表VIII族元素，即Fe、Co、Ni、Ru、Rh、Pd、Os、Ir和Pt选用。还有，过渡元素Sc、Ti、V、Cr、Mn、Cu和Zn也可以用。试验表明，Au和Ag也能促进晶化。在上述各元素中，Ni产生特别明显的作用。我们又证实，利用Ni作用而晶化了的硅膜来制造TFTs，也证实这些TFTs工作是满意的。
促进晶化的金属原子都浓集在平行于衬底生长的晶体前端。器件要制作在位于加了金属元素的这些生长前端和起点之间的区域。因而，载流子能以高速度移动。同时，考虑到金属元素对载流子运动的相反影响，应减小金属元素的浓度。因此，就获得具有优良特性的器件。
本发明的另一个特点，形成于衬底上的非单晶半导体膜(例如，硅膜)是通过在600℃以下加热薄膜并且用强光辐照薄膜以提高结晶度而晶化的。同时，使薄膜做得更致密。
本发明的再一个特点，为促进晶化掺以金属元素，诸如镍之类的硅膜(例如，非单晶硅膜)被加热使膜晶化。然后，用强光，诸如红外光或激光(例如，波峰1.3μm的红外光)来辐照该膜，使该膜受热退火。就这样，来改善结晶度。
按照本发明的用于促进晶化的元素可以从属于周期表VIII族元素，亦即，Fe、CO、Ni、Ru、Rh、Pd、Os、Ir和Pt选出。还有，可用过渡元素Sc、Ti、V、Cr、Mn、Cu和Zn。试验表明Au和Ag也能促进晶化。上述元素中，Ni产生特别显著的作用。我们已证实，用通过Ni的作用晶化的硅膜来制造TFTs，而且这些TFTs工作良好。
在600℃以下加热晶化了的薄膜硅半导体受红外光或激光辐照，选择地使硅膜加热。另外，还可提高结晶度。此时，红外光不易被玻璃衬底吸取，因此能进行退火而不会大范围地加热玻璃衬底。
本发明的其它目的和特点，在描述的过程中将会清楚，这些描述如下：
图1(A)到1(D)是根据本发明的一个实施例，说明用于制造TFTs的连续各步骤的TFTs的剖面图；
图2(A)和2(B)是根据本发明另一个实施例，说明用于制造TFTs的连续各步骤的TFTs的剖面图；
图3(A)和3(B)是根据本发明再一个实施例，说明用于制造TFTs的连续各步骤的TFTs的剖面图；
图4是表示在硅膜中镍浓度的曲线图：
图5A到5(D)是根据本发明又一个实施例的说明制造TFTs的连续各步骤的TFTs剖面图：和
图6是按本发明的TFTs示意图；
图7(A)到7(D)是根据本发明的还有一个实施例的说明制造TFTs的连续各步骤的TFT剖面图；
图8(A)到8(E)是根据本发明的还有另一个实施例的说明制造TFTs的连续各步骤的TFTs剖面图；
图9表示激活能与退火温度之间的关系；和
图10(A)和10(B)表示EDX结果。
实施例1
在本实施例中，在玻璃衬底上均用结晶硅膜制成的一个P-沟道TFT(PTFT)和一个N-沟道TFT(NTFT)两者互补组合组成的互补电路。本实施例的结构可应用于有源阵列液晶显示器的象素电极的开关器件、其外围驱动电路、图象传感器以及集成电路。而且，应用本实施例的器件也不限于绝缘栅场效应晶体管。它们可以是其它晶体管和二极管。本发明可应用于包括半导体器件、电阻器和电容器的集成电路。
图1(A)～1(D)和2(A)～2(B)是按本实施例制造TFTs的剖面图，用来说明工艺步骤。首先，溅射氧化硅，在由Corning 7059制作的衬底11上作为2000厚的底膜12。然后，采取等离子辅助CVD(PCVD)法形成厚度为500～1500(例如，500)的所熟知的非晶硅膜13。此后，溅射形成厚度为200～2000(例如，1000)的氧化硅膜14。将非晶硅膜13和氧化硅膜14叠层光刻构图形成岛状。
上述步骤之后，溅射技术形成厚度为5～200(例如，100)的硅化镍膜15。该硅化镍膜15的组份由化学式为NiSix给出，其中0.4≤X≤2.5(例如，X＝2.0)。重要的是，要使硅化镍膜形成于非晶硅膜的侧面。该膜也可以蒸发、CVD或等离子工艺过程来形成。按此方法，得到图1(A)所见的形状。在这里，促进晶化的金属不是镍，采用不是镍的金属则可用溅射、蒸发、等离子加工或CVD法形成薄膜15。
随后，加热该叠层，在300～600℃(例如，450℃)下经1小时，以形成硅化镍区16，接着除去硅化镍膜15。使非晶硅膜13在550℃下，在还原氢气氛(较佳为氢分压0.1～1atm)或隋性气氛(大气压下)退火4小时。此时，晶体平行于衬底11生长，如箭头17所标示。
上述的步骤还可修改如下。在550℃对未形成硅化镍的区域进行热退火4小时。晶体直接从非晶硅膜13的侧面16出发生长。然后，除去硅化镍膜15。适合本修改步骤的场合，使晶化与硅化镍16的形成同时发生作用。但在这种情况下，热退火时，有可能使镍原子扩散。
上述步骤的结果，非晶硅膜被晶化了。于是，就可获得结晶硅膜13(图1(C))。此后，施行各向同性腐蚀，腐蚀去掉晶化了的硅膜13的侧面18，因为这部分是由硅化镍构成的且含镍浓度高于1021原子/cm3。用这种方法除去硅化镍区，这时制造诸如TFTs之类的器件很重要。这一步骤之后，例如，执行形成源/漏区的离子注入步骤，激活源/漏区的激活步骤，以及其它步骤。在上述步骤中，不可避免地加热硅膜13，因此会使镍原子从硅膜的镍富含区向外扩散。尤其是，硅化镍形成处，预计会有大量的镍从该硅化镍区向外扩散。这将影响TFTs的工作。所以，如上所述，在晶化之后除去硅化镍区是有益的。
接着，除去氧化硅膜14，于是得到图1(C)所示的形状。晶体生长从两侧面开始，而其前端在晶化硅膜13的中部彼此叠合。由于该中部也是重掺镍的，所以，也不要用这个重掺杂区做TFT的沟道形成区。
接着，如图2(A)所示，由溅射法形成厚度1000的氧化硅膜201 ，作为栅绝缘膜。在该溅射步骤中，用由氧化硅构成的靶，衬底温度为200～400℃，例如，350℃。溅射气氛由氧和氩组成。氩量与氧量之比为0到0.5，例如，小于0.1。
接着，溅射形成了厚度为6000～8000的铝膜。该膜含0.1～2％的硅。将该铝膜刻图，形成栅电极19和21。使铝电极的表面阳极氧化，在表面形成氧化层20和22。此阳极氧化在含1～5％酒石酸的乙二醇溶液中进行，获得氧化层20和22的厚度为2000。这些氧化层20和22的厚度在后面离子掺杂步骤中决定了栅区的偏移量。所以栅区偏移长度可由上述阳极氧化步骤决定。
接着，将杂质离子注入，把一种导电类型赋予形成源/漏和沟道的有源层区。本离子注入步骤中，用栅电极19及其周围的氧化层20、栅电极及其周围的氧化层22作掩膜注入杂质，即磷和硼。磷烷(PH3)和乙硼烷(B2H6)用作掺杂剂气体。使磷烷在60～90KV，例如，80KV下加速。而使乙硼烷在40～80KV，例如，65KV下加速。剂量为1×1015～8×1015离子/cm2。例如，磷的剂量为2×1015离子/cm2。硼的剂量则为5×1015离子/cm2。本掺杂步骤中，用光刻胶覆盖某一区域，选择性地注入元素。结果，形成了N-型掺杂区26.28和P-型掺杂区23、25。这样，就可以形成一个P-沟道TFT(PTFT)的区域和一个N-沟道TFT(NTFT)的区域。
此后，通过激光或其它强光辐照使叠层退火。可用KrF激元激光器(具有波长为248nm和脉冲宽度为20nsec)发射的激光。也可以用其它激光器。发射出激光的能量密度为200～400mj/cm2，例如，250mj/cm2。向每个位置发射2～10发，例如，2发激光。激光辐照时，将衬底加热到约200～450℃，这是有利的。由于镍原子已经扩散入先前的晶化区，所以在激光退火步骤中，激光辐射也促进了再结晶。还很容易激活赋予P型导电的杂质区23和25与赋予N型导电的杂质区26和28。
在本步骤中，用强光辐照而不用激光辐照的场所，采用波长为，如1.2μm的红外光是有利的。红外光很容易为硅吸收，且比之在1000℃以上进行热退火可更有效退火。况且，红外光不易被玻璃衬底吸收，因此能防止衬底过热。而且，加工过程能在短时间内完成。因而，用红外光辐照是最适合于有玻璃收缩间题的步骤。
其后，等离子CVD形成厚6100的氧化硅膜29作为中间绝缘层。在该氧化膜29中形成连接孔。由多层金属材料，例加，氮化钛和铝制成的膜制造TFTs的电极和导电互连线30、31、32。最后，将该叠层在350℃下，1大气压的氢中退火30分钟。由此，完成了包括互补TFTs的半导体电路(图2(B))。
本电路为包括互补PTFT和NTFT的CMOS结构。上述的工艺步骤可作如下修改。同时制造两个TFTs。两个TFTs也可分成两个独立的TFTs。
本结构中，载流子在源和漏之间运动的方向实质上与晶体在沟道形成区生长的方向一致。因此，可得到高迁移率的TFTs。这就是，该载子沿针状或柱形晶体的晶界移动。载流子受到阻力能够减小。这样就能制成高迁移率的TFTs。实施例2
本实施例涉及具有N-沟道TFTs的有源阵列液晶显示器，而TFTs就用作象素的开关器件。在以下的描述中，仅讨论一个象素。其他众多(往往成百成千个)象素构成相同。显然，N-沟道TFTs也可用P-沟道TFTs替换。该TFTs还能用于外围电路而不仅仅用于液晶显示器的象素部件，而且，该TFTs又能用于象素传感器或其它装置中。
本实施例的工艺步骤图示在图1(A)～1(D)和3(A)～3(B)中。按这个次序执行制造步骤。本实施例中，使用厚度1.1mm与尺寸300mm×400mm的Corning 7059做衬底201。图1(A)～1(D)所示各步骤与实施例1的各步骤相同，因此，下面不再描述这些步骤。
如图1(D)所示，得到晶化硅膜13之后，通过刻图使各个器件隔开。如果各个器件之间的硅膜13的中部被除去，则按所要求的结果，就可以除去重掺镍的硅膜13的中部。这样，如图3(A)所示，就决定了有源区(图3(A)中的33、34和35)。形成变为栅绝缘膜的氧化硅膜301。该氧化硅膜可溅射形成。在本实施例中，用等离子CVD法在氧环境中，由TEOS制成氧化硅膜。氧化硅膜的厚度为1000。
接着，通过CVD法形成主要由硅构成的熟知的膜，且再光刻成图形，以形成栅电极12。采用离子注入法，注入磷离子作为N-型杂质。由自对准工艺形成源区33、沟道形成区34，以及漏区35。用激光或其它强光辐照硅膜，以改善由于离子注入恶化了的硅膜的结晶度。这时，激光的能量密度为250～300mj/cm2。激光辐照的结果，TFT源/漏区的薄层电阻从300变为800Ω/cm2。用强光而不用激光时，用利用红外辐射的灯退火是有效的。
接着，用氧化硅形成中间绝缘层36。以ITO制成象素电极37。再形成连接孔。又用铬和铝的多层膜，在TFTs的源/漏区上制成电极38和39。一个电极39还与ITO电极37连接。最后，将该叠层在200～300℃下在氢内退火2小时，因而完成氢化作用。就这样，完成了TFTs。这个步骤也同时对其他许多象素区进行加工。
本实施例制造的TFTs利用结晶硅膜作为形成源区、沟道形成区，以及漏区的有源层。该晶体硅膜含有沿载流子流方向生长的晶体。所以，载流子不横穿晶体的晶界。也就是，载流子沿针形或柱状晶体的晶界移动。因此，能造成高迁移率的TFTs。
图1(C)图解的步骤中，已除去了硅化镍区。在图1(D)至图3(A)图解的各步骤中，制成不包括硅膜13中部10的有源层。这样一来，有源区就不会有重掺镍的区。这可以提高TFTs的可靠性。就是在侧面18形成硅化镍。最后，生长着的晶体彼此相遇且在中部10终止，因此，这个部分也是重掺镍区。在制成TFTs前腐蚀去这个部分是重要的。应认为，本发明不限于TFTs。例如，利用这种有源层，制造诸如薄膜二极管之类的半导体器件也是有益的。实施例3
本实施例中，利用在玻璃衬底上形成的结晶硅膜，互补地组合P-沟道TFT(PTFT)和N-沟道TFT(NTFT)构成电路。本实施例的结构能应用于有源阵列液晶显示器的象素电极用开关器件、应用于外围驱动电路、图象传感器，和集成电路。
本实施例的工艺步骤示意性地表示在图5(A)～5(D)中。首先，溅射氧化硅到Corning 7059制做的衬底401上，作为厚200的底膜402。接着形成由金属、氧化硅及其类似物制成的掩模403。该掩模403容许底膜402露出缝形区。这就是，当从上面看图5(A)表示的状态，露出了底膜402的缝形部分；而其他部分仍被掩蔽着。在形成掩模403后，用溅射法在区400上选择地形成厚度为5～200，例如，20的硅化镍膜。硅化镍的组份由化学式NiSix给出，其中0.4≤X≤2.5(例如，X＝2.0)。在这个条件下，选择地把镍原子注入区400。
接着，除去掩膜403。用等离子CVD法，形成厚500～1500，例如，1000的本征(I-型)非晶硅膜(非单晶硅膜)404。它经波长峰值为0.5-5μm(本实施例为1到1.5μm)的红外光照射几秒到几分钟，使400区上的非晶硅膜变成为硅化镍。这个步骤对镍原子扩散透过硅膜是有效的。不用红外光，则可用激光。
在550℃下，还原氢环境(较好，氢分压为0.1～1atm)或隋性气体环境(大气压下)中将该叠层退火4小时，使非晶膜晶化。此时，硅化镍膜选择地形成于400区上。而在该400区中，晶化成垂直于衬底40l的结晶硅膜404。在除400区以外的区域中，则从400区出发横向生长晶体，即平行于衬底生长晶体，如箭头405所标示。
此步骤后，通过前述的红外光照射使叠层退火。这就又促进了硅膜404的晶化。退火时，最好在表面上形成起保护膜作用的氮化硅膜，因为可改善硅膜404的表面态。在H2或HCl环境中进行此种退火也可有效地改善硅膜404的表面态。不用红外光退火也可用激光辐射。
由于此种退火能选择地加热硅膜，加于玻璃衬底的热量可被抑制到最小。还有，能很有效地减少硅膜中的缺陷和悬空键。
晶化步骤之后，使用红外光或激光实施退火是重要的。用红外光或激光，使还没有热晶化的膜中的非晶膜退火时，可以得到微米级大晶粒直径的结晶硅膜。但是，晶体有不适于器件应用的明确晶界。例如，某个明确晶界出现在沟道形成区内，这就会以不希望有的结果，妨碍载流子的移动。
相反，如上所述，要是热晶化使晶体平行于衬底生长，而且由这些晶体组成的硅膜又以红外光或激光退火，则可使由平行于衬底生长的针形或柱状晶体构成的结晶结构更致密。这样还促进按一个方向一维各向异性的生长晶体。载流子沿这个方向移动就几乎不受晶界的影响。
上述步骤的结果，使非晶硅膜晶化了，而且可获得结晶硅膜404。此后，使各个器件分开，构成TFTs的有源层区。此时，生长晶体的前端105不存在于成为沟道形成区405的部分中则是重要的，这样可防止在源和漏之间移动的载流子受沟道形成区中镍的影响。
接着，通过溅射技术，形成厚1000的氧化硅膜406作为栅绝缘膜，该溅射工艺中，使用氧化硅构成的靶。衬底温度200～400℃，例如，350℃。潭射环境由氧和氩构成。氩量与氧量之比为0～0.5，例如小于0.1。
形成变为栅绝缘膜的氧化硅膜之后，再用红外光或激光辐射进行退火。该退火主要是消除氧化硅膜406与硅膜404之间的界面能级和该界面附近部位的能级。这对绝缘栅场效应晶体管是十分有益的，在这种晶体管里，栅绝缘膜和沟道形成区之间的界面特性极重要。
此后，溅射形成厚6000～8000，例如，6000的铝膜，此膜含0.1～2％的硅。将铝膜刻成图形，形成栅电极407和409。使铝电极表面阳极化，在表面上形成氧化层408和410。该阳极氧化步骤在含有1～5％酒石酸的乙二醇溶液中进行。所获得的氧化层408和410的厚度为2000。这些氧化层408和410的厚度决定了后一步骤离子掺杂的偏移栅区。因此，上述的阳极氧化步骤决定了偏移栅区的长度。
接着，注入杂质离子，给形成源/漏与沟道的有源层区赋予一种导电类型。在本离子注入步骤中，用栅电极407及其周围的氧化层408与栅电极409及其周围氧化层410作为掩模而注入杂质，亦即，磷和硼。采用磷烷(PH3)和乙硼烷(B2H6)做掺杂剂气体。磷烷在60～90KV，例如，80KV下被加速，而乙硼烷则在40～80KV，例如，65KV下被加速。该剂量为1×1015～8×1015离子/cm2。例如，磷的剂量为2×1015离子/cm2，而硼剂量则为5×1015离子/cm2。在掺杂步骤中，某一区域盖以光刻胶，而选择性地注入元素。结果，形成了N-型掺杂区414、416和P-型掺杂区411、413。于是，就能形成一个P-沟道TFT(PTFT)的区域和一个N-沟道TFT(NTFT)的区域。
此后，通过激光辐照，使该叠层退火。采用由KrF激元激光器(具有波长为248nm及脉冲宽度为20nsec)发射的激光，但其他激光器也可以用。发射激光的能量密度为200～400mj/cm2，例如，250mj/cm2。每处发射2到10次，例如，2次。当激光辐照时，将衬底加热至约200～450℃是有利的。由于使镍原子扩散进先已晶化了的区域内，在这个激光退火的步骤中，激光辐照会促使再晶化。为赋予导电类型P掺以杂质的区域411和413，与为赋导电类型N而掺以杂质的区域414和416都容易被激活。
本步骤也能用采用红外光的灯来退火。红外光易为硅吸收，并且容许可与高于1000℃进行热退火相匹敌的有效退火。但是，红外光不易为玻璃衬底所吸收，因此又可防止衬底过热。而且，能在短时间内完成加工过程。所以，采用红外光辐照是最适合于有玻璃衬底收缩间题场合的一个步骤。
其次，通过等离子CVD形成厚6000的氧化硅膜418作为中间绝缘层。该中间绝缘层可由聚酰亚胺制成。连接孔就形成在该氧化硅膜418中。由金属材料，例如，氮化钛和铝的多层膜制作TFTs的电极和导电互连线417、420、419。最后，在1大气压的氢气氛中，350℃下，退火该叠层30分钟。就这样，完成了包含互补TFTs的半导体电路(图5(D))。
本电路是包含互补PTFT和NTFT的CMOS结构。上述步骤可作如下改进。同时制造两个TFTs，或将两个TFTs分开成两个独立的TFTs。
图6是图5(D)所示结构的示意性顶视图。应注意到，在图5(A)～5(D)和6中，同类的元件用相同的标号标出。如图6所示，晶化沿箭头标示的方向推进。晶体就是沿源区和漏区的连线生长。当这种结构的TFTs工作时，载流子沿针形或柱状生长的晶体，在源与漏间移动。特别是，载流子沿针形或柱状晶体的晶界移动。所以能降低载流子受到的阻力，这就可使制成的TFTs具有高迁移率。
本实施例中，通过位于非晶硅膜404之下的底层402上选择性地形成Ni薄膜而引入Ni原子，而且从该薄膜出发生长晶体。由于该Ni膜很薄，以致难以把它看作膜。在形成非晶硅膜404后，可以选择性地形成硅化镍膜。也就是，晶体生长既可从非晶膜的顶面开始生长，也可从底面开始生长。另一种可行的方法由淀积非晶硅膜，而后用离子掺杂法，把镍离子注入该非晶硅膜404选定的部位组成。本方法的特征在于，能够控制镍元素的浓度。而且，可以使用等离子加工过程或CVD法。实施例4
本实施例是针对具有排列成用作象素开关器件的N-沟道TFTs的有源阵列液晶显示器。在进行下述说明中，仅讨论一个象素，但其它众多(往往成百成千)象素都相同地构成，显然，P-沟道TFTs可替换N-沟道TFTs。这种TFTs可用于外围电路中而不是在液晶显示器的象素中。而且，还可将TFTs应用于图象传感器或其它装置。这就是说，意味着不强制性只限于TFTs方面的应用。
制造一种绝缘栅场效应晶体管的步骤如下。本实施例的工艺步骤示意性地表示于图7(A)～7(D)。本例中，用厚1.1mm，尺寸为300mm×400mm的Corning 7059制成的玻璃衬底201。首先，溅射氧化硅作为有厚度2000的底膜202。然后，用金属、氧化硅、光刻胶，或其它材料形成掩模203。溅射厚5～200，例如，20的硅化镍膜。硅化镍的组份由化学式NiSix给出，其中0.4≤X≤2.5(例如X＝2.0)。就这样，在区域204上选择地形成了硅化镍膜。
接着，用LPCVD或等离子CVD法形成厚1000的非晶硅膜205。此后，通过红外光辐照或激光辐照使该膜退火，以便在含在硅化镍的镍与非晶硅膜205之间形成硅化物。此步骤也是意在使镍原子有效地扩散到非晶硅膜内。该叠层在400℃下脱氢1小时。接着，加热退火使非晶硅膜晶化。此退火步骤在还原氢环境(以氢分压为0.1～1atm较好)中，550℃下进行4小时。该热退火也可在惰性气体的环境，例如氮气中进行。
在这个退火步骤，硅化镍膜形成位于在非晶硅膜205下的区域204上。所以，晶化从这个区域开始。在这种晶化过程中，如图7(B)中的一个箭头标示的，在淀积了硅化镍的区域204中，硅晶体垂直于衬底201生长。如另一箭头所指示，在其上没有淀积硅化镍的区域(即，非区域204)晶体平行于衬底生长。
这个加热步骤之后，除去掩膜103。该硅膜再通过红外光或激光辐照热退火。这样就能获得由结晶硅组成的半导体硅膜205。接着，将半导体硅膜205光刻成图形，形成半导体硅岛区，或TFTs的有源层。如箭头所标示的生长晶体的前端不应存在于有源层中，尤其不应在沟道形成区中。特别是，图7(B)中的箭头的前端标示生长晶体的端头，在水平箭头的末端(即图的左端)的镍掺入区204和结晶硅膜205都要腐蚀除去。使用平行于结晶硅膜205生长的中间晶体部分作为有源层是有益的。这样可防止TFTs特性受在生长晶体前端浓集的镍原子的有害影响。
接着，在氧环境中用等离子CVD法由TEOS形成厚70～120nm典型地为100nm的栅绝缘膜206。设定衬底温度低于400℃，较好为200～350℃，以防止使玻璃衬底收缩或变形。
其次，用红外光或激光辐照再加热该叠层，以改善硅膜205和氧化硅膜206之间的界面特性。然后，用CVD形成主要含硅的众所周知的膜，且光刻构成图形，形成电极207。随后，通过离子注入，注入磷离子作为N-型杂质。再用自对准工艺形成源区208、沟道形成区209和漏区210。由KrF激光发射的激光辐照硅膜，以便改善因离子法入受损伤了的硅膜结晶度。此时，激光的能量密度为250～300mj/cm2。激光辐照的结果，TFTs源/漏区的薄层电阻由300变为800Ω/cm2。本工艺步骤应用利用红外光的灯退火是有好处的。
在本实施例中，栅电极207主要由硅构成，而且，此栅电极的膜可因上述的离子注入和随后的退火变得更坚固。
接着，用氧化硅或聚酰亚胺形成中间绝缘层211。用ITO制造象素电极212。形成连接孔。用铬和铝的多层膜在TFTs的源/漏区制成电极213和214。一个电极214还与ITO电极212连接。最后，将该叠层在氢气中，在200～300℃下退火2小时，因而完成硅的氢化作用。就以这样的方法，完成TFTs。本步骤也同时制成其他众多象素区。
本实施例中用的TFT采用结晶硅膜起形成源区、沟道形成区和漏区的有源层作用。该结晶硅膜包括沿载流子流动方生长的晶体。所以，载流子不穿过晶体的晶界。载流子沿着针形或柱状晶体的晶界移动。这就能制成具有高迁移率的TFTs。本实施例制得的TFTs是N-沟道型，迁移率为90～130cm2/v.s，这个迁移率值远优于用600℃进行48小时热退火诱发晶化所获得的结晶硅膜的常规N-沟道TFT的迁移率80～100cm2/v.s。这里，在晶化步骤中用红外光或激光的辐射退火，且在用红外光或激光辐射退火之后，省去了形成栅绝缘膜的步骤，得到的TFTs通常具有低迁移率和低开/断电流比。实施例5
本实施例是实施例3结构的一种扩展。只使用促进晶化的金属轻掺杂区来制造TFTs。图8(A)～8(E)图解说明了本实施例的工艺步骤。要注意的是，在图5(A)～5(D)、图8(A)～8(E)中，以相同的标号来表示相同的构件。首先，使底膜402形成于玻璃衬底401上。用掩膜403，与实施例3同样的方法，将硅化镍膜形成于区域400上。使得镍原子注入区域400后，按此方式，再用红外光或激光进行退火，接着除去掩模403。随后，形成非晶膜404。将该非晶硅膜在550℃退火4小时，使硅膜404晶化。如箭头405所指，晶体平行于衬底生长。热退火后，再次用红外光或激光辐射实施退火，促使进一步晶化。
就这样，实现了图8(B)所示的形态。在此状态下，将镍原子直接导入区域442。就是，该区域442重掺镍。而晶体生长的端部是在区域443和441中。此区域441和443也都重掺了镍。我们发现，在这些区的镍浓度要高于中间晶化区镍浓度几乎一个数量级。
本实施例的特征在于，不使用这种重掺镍的区域。如图8(C)所示，用光刻胶在区444和445上制成掩模，然后腐蚀去掉区域441、442和443。该腐蚀工艺可用垂直各向异性的RIE法进行。
腐蚀之后，除去掩膜444和445。这样，就得到图8(D)所示的形状。在这种情况下，晶体平行于衬底401生长。另外，还可能获得相对轻掺镍的结晶硅膜446和447。这些结晶硅膜446和447就用作TFTs的有源区，或形成薄膜二极管之类的薄膜半导体。为些，这些结晶硅膜是定向的。在膜中的镍浓度约1017～1019原子/cm2。
本实施例中将硅膜446和447用作TFTs的有源层。互补TFT电路由这些TFTs构成。这种电路的结构示于图8(E)，而相似的结构则示于图5(D)。除图5(D)所示结构外，两个TFTs的有源层彼此相连，且中间区域的镍浓度也高。
这里，采取图8(E)所示的结构，而有源层为非重掺镍层。这就提高了TFT工作的稳定性。
本实施例，在形成栅绝缘膜之后，用红外光或激光的辐射实施退火，这对改善栅绝缘膜与有源层446和447间的界面特性是很有好处的。
把非晶硅膜光刻构图形成岛。再在非晶硅膜的侧面上淀积促进晶化作用的金属元素薄膜。这样，就可使整个非晶硅膜成为由平行于衬底生长的晶体构成的硅膜。除去此金属膜后，使用晶化硅膜来构制TFT。其结果是，能驱动具有高迁移率的TFTs。
通过加热使结晶膜晶化。随后，用红外光或激光辐射使硅膜退火。这样就促使晶化，并使膜层较致密。因此，能获得结晶度良好的硅膜。而且，在硅膜上形成绝缘膜之后，用红外光或激光辐射进行退火，可以降低界面能级。特别是，对这种制成的绝缘栅场效应晶体管，会有很大的好处。

Claims (15)

1.一种制造半导体器件的方法，包括下列各步骤：
在一个衬底上，形成一个非单晶半导体膜；
选择性地配置一个含有金属的膜，用以促进与所述半导体膜相接触的硅的晶化，其中所述金属是至少一种从下列金属所组成的物质组中所选出的金属：Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、Cu和Zn；以及
使所述半导体膜晶化，
所述方法的特征在于：使所述含有金属的膜配置成与所述半导体膜的一侧相接触，而且从该一侧开始晶化。
2.按权利要求1的方法，其特征在于：通过用绝缘膜覆盖所述半导体膜的上表面，使所述一侧裸露出来，而使所述含有金属的膜配置成与所述半导体膜的所述一侧相接触。
3.按权利要求2的方法，其特征在于还包括：
在所述衬底上淀积一个非单晶半导体层；
在所述非单晶半导体层上形成绝缘层；
对所述半导体层和所述绝缘层刻图，以形成所述非单晶半导体膜和所述绝缘膜。
4.按权利要求1的方法，其特征在于：晶化之后，除去所述含有金属的膜，以得到包括平行于所述衬底生长的晶体的结晶半导体膜。
5.按权利要求1的方法，其特征在于：利用晶化了的半导体膜来制造薄膜晶体管。
6.按权利要求1的方法，其特征在于：所述晶化从所述一侧近乎平行于所述衬底地进行。
7.按权利要求6的方法，其特征在于还包括在晶化的半导体膜中形成源区和漏区的步骤，其中所述源区和漏区沿着晶化进行的方向配置。
8.按权利要求1的方法，其特征在于还包括以下步骤：
除去晶体开始生长的部分和晶体停止生长的部分；以及
使用轻掺有促进晶化的金属元素区域来制造半导体器件。
9.按权利要求1的方法，其特征在于，所述非单晶半导体膜包括非晶硅。
10.按权利要求2的方法，其特征在于，所述绝缘膜包括氧化硅。
11.按权利要求1的方法，其特征在于，所述含有金属的膜包括硅化镍。
12.按权利要求1的方法，其特征在于，所述金属是镍。
13.按权利要求1的方法，其特征在于，所述含有金属的膜包括所述金属的硅化物。
14.按权利要求1的方法，其特征在于，通过加热，进行所述晶化。
15.按权利要求1的方法，其特征在于还包括使一部分所述晶化的半导体膜包括所述一侧的步骤。
CN94108851A 1993-06-22 1994-06-22 半导体器件及其制造方法 Expired - Fee Related CN1052571C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP17473693 1993-06-22
JP174736/93 1993-06-22
JP174736/1993 1993-06-22
JP5180754A JPH0786304A (ja) 1993-06-25 1993-06-25 半導体装置の作製方法
JP180754/1993 1993-06-25
JP180754/93 1993-06-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CNB991181115A Division CN1156887C (zh) 1993-06-22 1994-06-22 半导体器件及其制造方法
CNB991180569A Division CN1139104C (zh) 1993-06-22 1999-08-19 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1102908A CN1102908A (zh) 1995-05-24
CN1052571C true CN1052571C (zh) 2000-05-17

Family

ID=26496241

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB991181115A Expired - Lifetime CN1156887C (zh) 1993-06-22 1994-06-22 半导体器件及其制造方法
CN94108851A Expired - Fee Related CN1052571C (zh) 1993-06-22 1994-06-22 半导体器件及其制造方法
CNB991180569A Expired - Lifetime CN1139104C (zh) 1993-06-22 1999-08-19 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB991181115A Expired - Lifetime CN1156887C (zh) 1993-06-22 1994-06-22 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB991180569A Expired - Lifetime CN1139104C (zh) 1993-06-22 1999-08-19 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US5488000A (zh)
KR (2) KR100291970B1 (zh)
CN (3) CN1156887C (zh)
TW (1) TW253979B (zh)

Families Citing this family (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985741A (en) 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
CN1328761C (zh) * 1993-12-02 2007-07-25 株式会社半导体能源研究所 半导体器件的制造方法
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6974763B1 (en) 1994-04-13 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
KR100279217B1 (ko) * 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
US6326248B1 (en) 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1722403B1 (en) * 1994-06-15 2012-07-25 Seiko Epson Corporation Fabrication method for a thin film semiconductor device
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US6670640B1 (en) * 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW297950B (zh) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
TW383502B (en) 1995-06-01 2000-03-01 Seniconductor Energy Lab Kk Method of manufacturing semiconductor device
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
JPH09146108A (ja) * 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (zh) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW317643B (zh) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5602047A (en) * 1996-06-13 1997-02-11 Industrial Technology Research Institute Process for polysilicon thin film transistors using backside irradiation and plasma doping
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
US6764928B1 (en) * 1997-02-20 2004-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an El display device
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JP3754184B2 (ja) 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5950078A (en) * 1997-09-19 1999-09-07 Sharp Laboratories Of America, Inc. Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates
KR100269312B1 (ko) * 1997-10-14 2000-10-16 윤종용 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
KR100340124B1 (ko) 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
US6060392A (en) * 1998-02-11 2000-05-09 National Semiconductor Corporation Fabrication of silicides by excimer laser annealing of amorphous silicon
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US6228693B1 (en) * 1998-06-05 2001-05-08 Sharp Laboratories Of America, Inc. Selected site, metal-induced, continuous crystallization method
US6524662B2 (en) 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
US6558986B1 (en) 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US7339996B2 (en) 1999-06-24 2008-03-04 Intel Corporation Receiver codec super set constellation generator
JP3579316B2 (ja) * 1999-10-19 2004-10-20 三洋電機株式会社 半導体装置の製造方法
US7098084B2 (en) 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6432804B1 (en) * 2000-05-22 2002-08-13 Sharp Laboratories Of America, Inc. Sputtered silicon target for fabrication of polysilicon thin film transistors
KR100439345B1 (ko) 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100390522B1 (ko) 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US7015422B2 (en) 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG114530A1 (en) 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN100508140C (zh) * 2001-11-30 2009-07-01 株式会社半导体能源研究所 用于半导体器件的制造方法
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
JP3992976B2 (ja) 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP4059095B2 (ja) * 2003-02-07 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、電気光学装置、電子機器
KR100947525B1 (ko) * 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
EP1697993A2 (en) * 2003-12-15 2006-09-06 Koninklijke Philips Electronics N.V. Active matrix pixel device with photo sensor
US6897118B1 (en) 2004-02-11 2005-05-24 Chartered Semiconductor Manufacturing Ltd. Method of multiple pulse laser annealing to activate ultra-shallow junctions
CN1691277B (zh) * 2004-03-26 2010-05-26 株式会社半导体能源研究所 用于制造半导体器件的方法
KR20050106256A (ko) * 2004-05-04 2005-11-09 네오폴리((주)) 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법
EP1786843A4 (en) * 2004-08-20 2011-08-31 Chevron Oronite Co PROCESS FOR PREPARING POLYOLEFINES WITH EXO-OLEFIN CHAIN ENDS
US7705090B2 (en) * 2004-08-20 2010-04-27 Chevron Oronite Company Llc Method for preparing polyolefins containing a high percentage of exo-olefin chain ends
US7420019B2 (en) * 2004-08-20 2008-09-02 Chevron Oronite Company Llc Method for preparation of polyolefins containing exo-olefin chain ends
US7381600B2 (en) * 2004-12-02 2008-06-03 The Hong Kong University Of Science And Technology Method of annealing polycrystalline silicon using solid-state laser and devices built thereon
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
US7279426B2 (en) * 2005-09-22 2007-10-09 International Business Machines Corporation Like integrated circuit devices with different depth
CN1975989B (zh) * 2005-12-01 2010-09-29 香港科技大学 多晶硅薄膜的制备方法，用该方法制备的多晶硅和薄膜晶体管
US8013073B2 (en) * 2005-12-30 2011-09-06 Chevron Oronite Company Llc Method for preparing polyolefins containing vinylidine end groups using nonaromatic heterocyclic compounds
US7816459B2 (en) * 2005-12-30 2010-10-19 Chevron Oronite Company Llc Method for preparing polyolefins containing vinylidine end groups using polymeric nitrogen compounds
US7501476B2 (en) * 2005-12-30 2009-03-10 Chevron Oronite Company, Llc Method for preparing polyolefins containing vinylidene end groups using azole compounds
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
US7754600B2 (en) * 2007-03-01 2010-07-13 Hewlett-Packard Development Company, L.P. Methods of forming nanostructures on metal-silicide crystallites, and resulting structures and devices
TWI348770B (en) * 2007-09-28 2011-09-11 Au Optronics Corp Light sensor
US8394897B2 (en) * 2008-03-25 2013-03-12 Chevron Oronite Company Llc Production of vinylidene-terminated polyolefins via quenching with monosulfides
JP5096572B2 (ja) * 2008-05-29 2012-12-12 シャープ株式会社 半導体装置およびその製造方法
US8063154B2 (en) 2008-06-24 2011-11-22 The University Of Southern Mississippi Preparation of exo-olefin terminated polyolefins via quenching with alkoxysilanes or ethers
US8133954B2 (en) * 2008-10-22 2012-03-13 Chevron Oronite Company Llc Production of vinylidene-terminated and sulfide-terminated telechelic polyolefins via quenching with disulfides
US7888224B2 (en) * 2008-11-14 2011-02-15 Nanyang Technological University Method for forming a shallow junction region using defect engineering and laser annealing
US8344073B2 (en) 2009-01-16 2013-01-01 The University Of Southern Mississippi Functionalization of polyolefins with phenoxy derivatives
US8592527B2 (en) 2010-06-14 2013-11-26 University Of Southern Mississippi Vinyl ether end-functionalized polyolefins
CN102610519A (zh) * 2011-01-19 2012-07-25 广东中显科技有限公司 多晶硅薄膜晶体管的制造方法
TW201245829A (en) * 2011-05-05 2012-11-16 Au Optronics Corp Pixel structure and method for fabricating the same
WO2018111247A1 (en) * 2016-12-13 2018-06-21 Intel Corporation Passivation dielectrics for oxide semiconductor thin film transistors
KR101959754B1 (ko) * 2018-02-27 2019-03-19 한국과학기술원 비냉각형 적외선 센서용 감지막 형성방법과 그에 따라 형성된 비냉각형 적외선 센서용 감지막 및 비냉각형 적외선 센서 제조방법과 그에 따라 제조된 적외선 센서
CN109727875A (zh) * 2018-12-25 2019-05-07 惠科股份有限公司 一种薄膜晶体管的制作方法和显示面板
US11616057B2 (en) 2019-03-27 2023-03-28 Intel Corporation IC including back-end-of-line (BEOL) transistors with crystalline channel material
JP7341052B2 (ja) * 2019-12-26 2023-09-08 東京エレクトロン株式会社 膜形成方法及び膜形成装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28385E (en) 1968-03-20 1975-04-08 Method of treating semiconductor devices
US3556880A (en) 1968-04-11 1971-01-19 Rca Corp Method of treating semiconductor devices to improve lifetime
US4226898A (en) 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
US4309224A (en) 1978-10-06 1982-01-05 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
US4231809A (en) 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE2932569C2 (de) 1979-08-10 1983-04-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen
US4300989A (en) 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
JPS56108231A (en) 1980-02-01 1981-08-27 Ushio Inc Annealing method of semiconductor wafer
US4379020A (en) 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US5262350A (en) 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
JPS57194518A (en) 1981-05-27 1982-11-30 Toshiba Corp Manufacture of polycrystalline silicon
JPS5840820A (ja) 1981-09-03 1983-03-09 Nec Corp シリコン単結晶膜形成法
AT380974B (de) 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPS60105216A (ja) 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH0614540B2 (ja) 1984-09-04 1994-02-23 工業技術院長 半導体薄膜結晶層の製造方法
JPS6178120A (ja) 1984-09-25 1986-04-21 Sony Corp 薄膜単結晶の製造方法
JPS61116820A (ja) 1984-11-13 1986-06-04 Fujitsu Ltd 半導体のアニ−ル方法
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5296405A (en) 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5221423A (en) 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
JPS62298151A (ja) 1986-06-18 1987-12-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPS63211759A (ja) 1987-02-27 1988-09-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JP2623276B2 (ja) 1988-01-22 1997-06-25 株式会社日立製作所 薄膜半導体装置の製造方法
JPH01187875A (ja) 1988-01-22 1989-07-27 Seiko Epson Corp 半導体素子の製造方法
US5225355A (en) 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
US5043224A (en) 1988-05-12 1991-08-27 Lehigh University Chemically enhanced thermal oxidation and nitridation of silicon and products thereof
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
EP0390608B1 (en) 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
JPH0329316A (ja) * 1989-06-26 1991-02-07 Canon Inc 半導体薄膜の形成方法
US5200630A (en) 1989-04-13 1993-04-06 Sanyo Electric Co., Ltd. Semiconductor device
US5278093A (en) 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JPH03284831A (ja) 1990-03-30 1991-12-16 Kyocera Corp 半導体薄膜の形成方法
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH0491425A (ja) * 1990-08-02 1992-03-24 Fujitsu Ltd 半導体装置の製造方法
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
JP2973492B2 (ja) 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5545571A (en) * 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
JPH0582442A (ja) 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
US5424230A (en) 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US5254480A (en) 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
JP2779289B2 (ja) * 1992-05-11 1998-07-23 シャープ株式会社 薄膜トランジスタの製造方法
US5288662A (en) 1992-06-15 1994-02-22 Air Products And Chemicals, Inc. Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning
US5300187A (en) 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
JP3165304B2 (ja) 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR0171923B1 (ko) 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5366926A (en) 1993-06-07 1994-11-22 Xerox Corporation Low temperature process for laser dehydrogenation and crystallization of amorphous silicon
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5985704A (en) 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
TW279275B (zh) 1993-12-27 1996-06-21 Sharp Kk
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Also Published As

Publication number Publication date
KR100291970B1 (ko) 2001-09-17
CN1283868A (zh) 2001-02-14
KR100291974B1 (ko) 2001-11-22
US5488000A (en) 1996-01-30
CN1156887C (zh) 2004-07-07
CN1255731A (zh) 2000-06-07
CN1139104C (zh) 2004-02-18
US6319761B1 (en) 2001-11-20
TW253979B (zh) 1995-08-11
CN1102908A (zh) 1995-05-24

Similar Documents

Publication Publication Date Title
CN1052571C (zh) 半导体器件及其制造方法
CN1051877C (zh) 半导体器件及其制造方法
CN1057401C (zh) 半导体器件及其制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1197164C (zh) 具有薄膜晶体管的器件
CN1052115C (zh) 半导体器件
CN1039464C (zh) 半导体器件及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
CN1106694C (zh) 半导体器件
KR100310407B1 (ko) 반도체장치및그제조방법
CN1187791C (zh) 一种用于结晶硅层的方法
US5830784A (en) Method for producing a semiconductor device including doping with a group IV element
CN1194378C (zh) 有源矩阵型显示设备
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1357925A (zh) 薄膜晶体管及其制造方法
CN1051640C (zh) 半导体器件及其制造方法
US6713330B1 (en) Method of fabricating a thin film transistor
CN1055791C (zh) 结晶硅膜、半导体器件及其制造方法
CN1078068A (zh) 形成半导体器件的方法
CN1497675A (zh) 半导体膜及其制造方法及使用它的半导体器件与显示设备
CN1108809A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000517

Termination date: 20130622