CN106158027A - 用于对分离栅式非易失性存储器单元编程的系统和方法 - Google Patents

用于对分离栅式非易失性存储器单元编程的系统和方法 Download PDF

Info

Publication number
CN106158027A
CN106158027A CN201510166483.7A CN201510166483A CN106158027A CN 106158027 A CN106158027 A CN 106158027A CN 201510166483 A CN201510166483 A CN 201510166483A CN 106158027 A CN106158027 A CN 106158027A
Authority
CN
China
Prior art keywords
voltage
programmed
programming
control gate
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510166483.7A
Other languages
English (en)
Other versions
CN106158027B (zh
Inventor
钱晓州
V.马科夫
J-W.尤
X.Y.皮
A.科托夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201510166483.7A priority Critical patent/CN106158027B/zh
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Priority to PCT/US2016/025009 priority patent/WO2016164229A1/en
Priority to JP2017552908A priority patent/JP2018518002A/ja
Priority to KR1020177032370A priority patent/KR102134505B1/ko
Priority to EP16716125.6A priority patent/EP3281203B1/en
Priority to US15/084,955 priority patent/US10079061B2/en
Priority to TW105111063A priority patent/TWI600016B/zh
Publication of CN106158027A publication Critical patent/CN106158027A/zh
Application granted granted Critical
Publication of CN106158027B publication Critical patent/CN106158027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor

Abstract

本发明提供了一种闪存存储器装置，以及一种采用与现有技术的方法相比减轻装置劣化的方式对所述装置编程的方法。

Description

用于对分离栅式非易失性存储器单元编程的系统和方法
技术领域
本发明所公开的实施例涉及对分离栅式非易失性存储器单元的编程。
背景技术
非易失性存储器单元在本领域中是熟知的。一种现有技术的非易失性分离栅式存储器单元100在图1中示出。存储器单元100包括第一导电类型(诸如P型)的半导体衬底170。衬底170具有在其上形成第二导电类型(诸如N型)的第一区160(也称为源极线SL)的表面。也为N型的第二区110(也称为漏极线或位线)在衬底170的该表面上形成。在第一区160与第二区110之间为沟道区180。
字线120(WL)被定位在沟道区180的第一部分上方并与其绝缘。字线120几乎不与或完全不与第二区110重叠。
浮栅140(FG)在沟道区180的另一部分上方。浮栅140与该另一部分绝缘，并与字线120相邻。浮栅140还与第一区160相邻。浮栅140可与第一区160重叠以提供第一区160到浮栅140的耦合。
耦合栅130(CG，也称为控制栅)位于浮栅140上方并与其绝缘。
擦除栅150(EG)在第一区160上方并与浮栅140和耦合栅130相邻，且与该浮栅和该耦合栅绝缘。浮栅140的顶角可指向T形擦除栅150的内角以提高擦除效率。擦除栅150也与第一区160绝缘。
单元100在美国专利No.7,868,375中进行更为具体的描述，该美国专利的公开内容全文通过引用并入本文中。
用于现有技术的非易失性存储器单元100的擦除和编程的一个示例性操作如下所示。在其他端子等于零伏的情况下，通过在擦除栅150上施加高电压来通过Fowler-Nordheim隧穿机制擦除单元100。电子从浮栅140隧穿到擦除栅150中，使得浮栅140带正电，从而在读取条件下接通单元100。所得的单元擦除状态称为“1”状态。
通过在耦合栅130上施加高电压、在源极线160上施加中电压、在擦除栅150上施加中电压以及在位线110上施加编程电流来通过源极侧热电子编程机制对单元100编程。流过字线120与浮栅140之间的间隙的电子的一部分获得足够的能量以注入到浮栅140中，使得浮栅140带负电，从而在读取条件下断开单元100。所得的单元编程状态称为“0”状态。
编程操作使得在存储器单元100上产生相当大的应力。例如，随着时间的推移，电子将由于热电子编程机制而被捕获在浮栅140与衬底170之间的绝缘层中。这种电子捕获效应将导致需要较高的电压用于擦除和编程操作，这导致存储器单元100的擦除效率和编程效率较低。
现有技术包括缓解由编程操作造成的劣化的一些尝试。图2描绘了在编程操作期间施加于控制栅130的常规控制栅脉中210。控制栅脉中210的峰值电压的范围在10伏与11伏之间。图3描绘了现有技术的方法300，与图2的方法相比，方法300试图通过对在编程操作期间施加于控制栅130的控制栅电压330、施加于擦除栅150的擦除栅电压340、施加于字线120的字线电压350、施加于源极线160的电压差320以及施加于位线110的电压310的起始分级来缓解劣化。图3的方法在美国专利No.8,488,388中有所描述。
另一种现有技术的方法400在图4中描绘。在此，在编程操作期间向控制栅130施加斜坡电压410而非图2的控制栅脉冲210。现有技术的方法400在T.Yao，A.Lowe，T.Vermeulen，N.Bellafiore，J.V.Houdt，and D.Wellekens.“Method for endurance optimization of the HIMOSTMflashmemory cell，”IEEE 43rd Annual International Reliability Physics Symposium，2005，pp.662-663(T.Yao、A.Lowe、T.Vermeulen、N.Bellafior、J.V.Houdt和D.Wellekens，“用于HIMOSTM闪存存储器单元的耐受性优化的方法”，IEEE第43届年度国际可靠性物理研讨会，2005年，第662-663页)中有所描述。
这些现有技术的方法具有缺点。方法200并不缓解由峰值电压应力造成的劣化。方法300可以较长编程时间为代价缓解劣化。方法400需要额外的电路来调节控制栅电压斜坡。此外，与图2的方法200相比，图4的方法400需要更多的时间用于编程周期。例如，为了在数据需要通过方法400对很多字/字节编程时利用斜坡电压效应缓解劣化，必须在每一次对字/字节编程时使电压斜坡上升和下降。因此，总的数据编程时间增加。另外，每个编程周期对高电压栅充电和放电可增加功率消耗。
所需要的是一种减轻存储器单元劣化的改进设计。进一步所需要的是一种减轻劣化但与常规方法相比不需要更多的时间用于编程操作的改进设计。进一步所需要的是一种减轻劣化并且与常规方法相比实际上需要更少的时间用于编程操作的改进设计。
发明内容
本发明所公开的实施例包括闪存存储器装置，以及采用与现有技术的方法相比减轻装置劣化的方式对该装置编程的方法。在一些实施例中，与现有技术的方法相比，编程时间减少。
附图说明
图1是可应用本发明的方法的现有技术的非易失性存储器单元的横截面图。
图2是对在存储器单元的现有技术编程操作期间施加于控制栅的电压的描绘。
图3是对在存储器单元的现有技术编程操作期间施加于控制栅和存储器单元的其他部分的电压的描绘。
图4是对在存储器单元的另一个现有技术编程操作期间施加于控制栅的电压的描绘。
图5描绘了在本发明的实施例中施加于控制栅的信号。
图6描绘了在本发明的另一个实施例中施加于控制栅的信号。
图7描绘了将本发明的各种实施例的相对劣化与现有技术进行比较的数据。
图8描绘了将本发明的各种实施例的相对劣化进行比较的数据。
图9描绘了根据本发明实施例的闪存存储器系统。
具体实施方式
图5描绘了编程实施例500。编程实施例500包括如所描绘的控制栅信号510的使用。控制栅信号510包括预编程脉中511，之后是编程脉中512。为了进行比较，也示出常规的控制栅信号520(其与图2中的控制栅脉中210相同)。
预编程脉中511具有比常规控制栅信号520更低的峰值电压并且具有相对短的持续时间。预编程脉中511足以使得存储器单元100被部分编程。在这个例子中，编程脉中512的峰值电压与常规控制栅信号520的峰值电压相同。然而，由于预编程脉中511的使用以及预编程脉中511与编程脉冲512之间的短时间间隔，编程脉中512的结尾延伸超出常规控制栅信号520的结尾，并且控制栅信号510的编程周期比常规控制栅信号520的编程周期更长。典型值可能为13μs而非10μs。
编程实施例500的有益效果是劣化减轻，因为浮栅140的最大电势比另外使用常规控制栅信号520情况下的最大电势更低。例如，如果常规控制栅信号520在10.5伏下操作，则在编程最开始时，对于擦除单元来说，浮栅140的最大电势为约9伏。然而，当施加控制栅信号510时，由于使用预编程脉冲511的大约4V-7V的较低电压，浮栅140的最大电势比使用常规控制栅信号520的情况低约2V-3V。在这个步骤511期间发生单元部分编程，这导致下一个编程脉冲512期间的最大浮栅电势减小。因此，当与通过方法520进行的编程相比时，通过方法510进行的编程使得浮栅的最大电势变低，通常低2V-3V。因为劣化与浮栅140的最大电势相关，因此控制栅信号510而非常规控制栅信号520的使用使劣化随时间的推移变少。然而，实施例500的一个缺点在于，与常规控制栅信号520相比，控制栅信号510的编程周期的持续时间更长。
图6描绘了编程实施例600。编程实施例600包括如所描绘的控制栅信号610的使用。控制栅信号610包括预编程脉中611，之后是编程脉中612。为了进行比较，也示出常规的控制栅信号620(其与图2中的控制栅脉冲210相同)。预编程脉冲611具有比常规控制栅信号620更低的峰值电压并且具有相对短的持续时间。预编程脉中611的峰值电压足以使得存储器单元100被部分编程。在这个例子中，编程脉冲612具有比常规控制栅信号620更大的峰值电压。因此，编程脉中612具有比常规控制栅信号和图5的控制栅信号520更短的周期。
编程实施例600的有益效果是劣化减轻，因为浮栅140的最大电势比另外使用常规控制栅信号620情况下的最大电势更低。例如，如果常规控制栅信号620在10.5伏下操作，则浮栅140的最大电势为约9伏。然而，当施加控制栅信号610时，由于使用预编程脉中511的大约4V-7V的较低电压，浮栅140的最大电势比使用常规控制栅信号520的情况低约2V-3V。接下来，为了缩短控制栅信号610，可使用与520相比更高的控制栅电压但仍使最大浮栅电势保持低于常规编程方法520的最大浮栅电势，因为单元在预编程脉中611之后被部分编程。因为劣化与浮栅140的最大电势相关，因此控制栅信号610而非常规控制栅信号620的使用使劣化随时间的推移变少。此外，由于编程脉冲612的峰值电压大于常规控制栅信号620的峰值电压，因此控制栅信号610的一个周期的持续时间比常规控制栅信号620的一个周期的持续时间更短。
关于图5和图6两者，在施加了预编程脉中511或611之后以及在施加编程脉中512或612之前不需要执行读取验证步骤，因为预编程脉中511和611不足以对存储器单元100编程。
本领域技术人员将会知道，预编程脉冲511和611以及编程脉中512和612的持续时间可以变化，并且预编程脉冲511和611以及编程脉冲512和612的电压可以变化。这些变化将会影响系统的相对劣化、编程周期的持续时间以及编程周期期间所消耗的功率。
在可供选择的实施例中，同时向多个字(诸如一个页面的数据，所述数据通常包含512个字)而非仅一个字施加预编程脉冲诸如预编程脉中511或预编程脉冲611。这可进一步减少对多个字编程所需的时间长度，因为将需要针对所有字施加仅一个预编程脉冲，而不是以顺序的方式针对每个字施加一个预编程脉冲。
图7描绘了示例性图表700。图表700描绘了申请人通过测试各种实施例采集到的数据集710、720、730和740。数据集710描绘了对于将10.5V的控制栅脉冲使用10μs的常规系统来说，位错误(这在很大程度上是劣化引起的)对擦除编程周期数量的威布尔分布。数据集720描绘了将7.0伏的预编程脉冲使用2μs以及将10.5V的编程脉冲使用8μs的实施例的相同方面。数据集730描绘了将7.0V的预编程脉冲使用2μs以及将11.0V的编程脉中使用6μs的实施例的相同方面。数据集740描绘了将7.0V的预编程脉冲使用3μs以及将11.0V的编程脉中使用6μs的实施例的相同方面。针对每个数据集，向擦除栅150和源极线160施加4.5V的电压。如图表700所示，与发生相同数量的错误之前的常规系统相比，通过数据集720、730和740所描绘的实施例可耐受更大数量的编程周期(大一个数量级)。
图8描绘了示例性图表800。图表800描绘了需要被施加于擦除栅150以引起存储器单元100的有效擦除的电压增大的变化。随时间的推移，当存储器单元100劣化时，必须向擦除栅150施加较大的电压以引起发生有效编程。图表800示出基于预编程脉冲的峰值电压的擦除栅150所需的电压增大的量。第一竖条没有示出预编程脉冲，而随后的竖条示出当施加了4.0V、5.0V、6.0V、7.0V、8.0V和9.0V的预编程脉冲时所需电压的增大。
如图表800所示，施加过低或过高的预编程电压不会使耐受性改进到最佳电压电平的程度。如果预编程电压过低，则不会使得浮栅140的最大电势充分减小，这样就由于编程步骤而在显著程度上发生劣化。如果预编程电压过高，则由于预编程步骤而在显著程度上发生劣化。如图表800所示，在5.0V至6.0V之间的预编程脉冲是最佳的。
图9描绘了用于实施上述实施例的系统。闪存阵列910是本领域中已知的分离栅式闪存存储器单元的阵列。控制栅逻辑920用于生成这些实施例的控制栅信号，包括预编程脉中和编程脉中。逻辑930用于生成其他信号(诸如擦除栅信号)，并且电荷泵940生成这些实施例所需的各种电压(例如，6V用于预编程脉冲以及11V用于编程脉中)。
应理解，本发明并不限于上文所述和本文中示出的实施例，而是涵盖落在本公开的范围内的任何和所有变型。例如，本文中对本发明的引用并非旨在限制任何最终权利要求或权利要求条款的范围，而仅仅是对可由一项或多项最终权利要求涵盖的一个或多个特征的引用。上文描述的材料、工艺和数字例子仅仅是示例性的，并且不应被认为限制任何最终权利要求。

Claims (20)

1.一种对多个分离栅式存储器单元编程的方法，每个单元包括控制栅，所述方法包括：
向所述多个单元中的每一个的所述控制栅施加预编程电压，其中所述预编程电压不足以对所述多个单元编程；以及
向所述多个单元中的至少一些的所述控制栅施加编程电压，其中所述编程电压足以对所述多个单元中的所述至少一些编程。
2.根据权利要求1所述的方法，其中所述多个单元包括多个字。
3.根据权利要求2所述的方法，其中所述多个单元包括页面。
4.根据权利要求2所述的方法，其中所述多个单元中的所述至少一些包括一个并且仅一个字。
5.根据权利要求3所述的方法，其中所述多个单元中的所述至少一些包括一个并且仅一个字。
6.根据权利要求1所述的方法，其中在施加了所述预编程电压之后以及在施加所述编程电压之前不执行读取验证。
7.根据权利要求1所述的方法，其中所述预编程电压比所述编程电压低3伏到6伏之间。
8.根据权利要求7所述的方法，其中所述编程电压介于8伏与12伏之间。
9.根据权利要求1所述的方法，其中所述预编程电压的所述施加的所述持续时间为所述编程电压的所述施加的所述持续时间的1/10至1/3。
10.根据权利要求8所述的方法，其中所述预编程电压的所述施加的所述持续时间为所述编程电压的所述施加的所述持续时间的1/10至1/3。
11.一种对多个分离栅式存储器单元编程的方法，每个单元包括控制栅，所述方法包括：
向所述多个单元中的每一个的所述控制栅施加预编程电压，其中所述预编程电压不足以对所述多个单元编程；以及
向所述多个单元中的至少一些的所述控制栅施加编程电压，其中所述编程电压足以对所述多个单元中的所述至少一些编程；
其中所述编程电压大于常规编程电压并且施加预编程电压步骤和施加编程电压步骤的所述步骤的所述总持续时间比常规编程周期的所述持续时间更短。
12.根据权利要求11所述的方法，其中所述多个单元包括多个字。
13.根据权利要求12所述的方法，其中所述多个单元包括页面。
14.根据权利要求12所述的方法，其中所述多个单元中的所述至少一些包括一个并且仅一个字。
15.根据权利要求13所述的方法，其中所述多个单元中的所述至少一些包括一个并且仅一个字。
16.根据权利要求11所述的方法，其中在施加了所述预编程电压之后以及在施加所述编程电压之前不执行读取验证。
17.根据权利要求11所述的方法，其中所述预编程电压比所述编程电压低3伏到6伏之间。
18.根据权利要求17所述的方法，其中所述编程电压介于8伏与12伏之间。
19.根据权利要求11所述的方法，其中所述预编程电压的所述施加的所述持续时间为所述编程电压的所述施加的所述持续时间的1/10至1/3。
20.根据权利要求11所述的方法，其中施加预编程电压步骤和施加编程电压步骤的所述步骤的所述总持续时间小于10μs。
CN201510166483.7A 2015-04-09 2015-04-09 用于对分离栅式非易失性存储器单元编程的系统和方法 Active CN106158027B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201510166483.7A CN106158027B (zh) 2015-04-09 2015-04-09 用于对分离栅式非易失性存储器单元编程的系统和方法
JP2017552908A JP2018518002A (ja) 2015-04-09 2016-03-30 分割ゲート不揮発性メモリセルをプログラムするためのシステム及び方法
KR1020177032370A KR102134505B1 (ko) 2015-04-09 2016-03-30 분리형 게이트, 비휘발성 메모리 셀들을 프로그래밍하기 위한 시스템 및 방법
EP16716125.6A EP3281203B1 (en) 2015-04-09 2016-03-30 System and method for programming split-gate, non-volatile memory cells
PCT/US2016/025009 WO2016164229A1 (en) 2015-04-09 2016-03-30 System and method for programming split-gate, non-volatile memory cells
US15/084,955 US10079061B2 (en) 2015-04-09 2016-03-30 System and method for programming split-gate, non-volatile memory cells
TW105111063A TWI600016B (zh) 2015-04-09 2016-04-08 用於程式化分離閘非揮發性記憶體單元之系統及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510166483.7A CN106158027B (zh) 2015-04-09 2015-04-09 用于对分离栅式非易失性存储器单元编程的系统和方法

Publications (2)

Publication Number Publication Date
CN106158027A true CN106158027A (zh) 2016-11-23
CN106158027B CN106158027B (zh) 2020-02-07

Family

ID=57277749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510166483.7A Active CN106158027B (zh) 2015-04-09 2015-04-09 用于对分离栅式非易失性存储器单元编程的系统和方法

Country Status (6)

Country Link
US (1) US10079061B2 (zh)
EP (1) EP3281203B1 (zh)
JP (1) JP2018518002A (zh)
KR (1) KR102134505B1 (zh)
CN (1) CN106158027B (zh)
TW (1) TWI600016B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11755899B2 (en) * 2019-11-11 2023-09-12 Silicon Storage Technology, Inc. Precise programming method and apparatus for analog neural memory in an artificial neural network

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1166872A (ja) * 1997-08-22 1999-03-09 Nec Corp データ書き込み方法
US20050088879A1 (en) * 2003-10-22 2005-04-28 Kim Ki-Chul Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
US20050265080A1 (en) * 2004-05-27 2005-12-01 Renesas Technology Corp. Semiconductor nonvolatile memory device
CN101335048A (zh) * 2007-06-29 2008-12-31 旺宏电子股份有限公司 多阶存储单元非易失性存储器的双重编程方法
US20130107631A1 (en) * 2011-11-01 2013-05-02 Silicon Storage Technology, Inc. Method Of Programming A Split Gate Non-volatile Floating Gate Memory Cell Having A Separate Erase Gate
CN103106922A (zh) * 2012-12-26 2013-05-15 上海宏力半导体制造有限公司 分离栅存储阵列的编程方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187683A (en) 1990-08-31 1993-02-16 Texas Instruments Incorporated Method for programming EEPROM memory arrays
EP0890985B1 (en) 1997-07-08 2005-11-02 STMicroelectronics S.r.l. Array of electrically programmable non-volatile semiconductor memory cells comprising ROM memory cells
EP1074995B1 (en) * 1999-08-03 2005-10-26 STMicroelectronics S.r.l. Method for programming multi-level non-volatile memories by controlling the gate voltage
US7038947B2 (en) * 2002-12-19 2006-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor flash cell for large endurance application
US6834012B1 (en) 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells
KR100725171B1 (ko) 2006-01-06 2007-06-04 삼성전자주식회사 마스크 롬을 구비하는 반도체 장치 및 그 제조 방법
JP2008027522A (ja) * 2006-07-21 2008-02-07 Renesas Technology Corp 半導体装置
US7986553B2 (en) 2007-06-15 2011-07-26 Micron Technology, Inc. Programming of a solid state memory utilizing analog communication of bit patterns
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
JP2009271966A (ja) * 2008-05-01 2009-11-19 Renesas Technology Corp 不揮発性半導体記憶装置
KR101395152B1 (ko) 2008-07-18 2014-05-15 삼성전자주식회사 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 상기비휘발성 메모리 장치의 프로그래밍 방법
US8559232B2 (en) 2010-05-03 2013-10-15 Aplus Flash Technology, Inc. DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation
KR20130072519A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9123401B2 (en) * 2012-10-15 2015-09-01 Silicon Storage Technology, Inc. Non-volatile memory array and method of using same for fractional word programming
US9171628B2 (en) * 2014-03-13 2015-10-27 Macronix International Co., Ltd. Incremental step pulse programming (ISPP) scheme capable of determining a next starting pulse based on a current program-verify pulse for improving programming speed

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1166872A (ja) * 1997-08-22 1999-03-09 Nec Corp データ書き込み方法
US20050088879A1 (en) * 2003-10-22 2005-04-28 Kim Ki-Chul Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
US20050265080A1 (en) * 2004-05-27 2005-12-01 Renesas Technology Corp. Semiconductor nonvolatile memory device
JP2006012382A (ja) * 2004-05-27 2006-01-12 Renesas Technology Corp 半導体記憶装置
CN101335048A (zh) * 2007-06-29 2008-12-31 旺宏电子股份有限公司 多阶存储单元非易失性存储器的双重编程方法
US20130107631A1 (en) * 2011-11-01 2013-05-02 Silicon Storage Technology, Inc. Method Of Programming A Split Gate Non-volatile Floating Gate Memory Cell Having A Separate Erase Gate
CN103106922A (zh) * 2012-12-26 2013-05-15 上海宏力半导体制造有限公司 分离栅存储阵列的编程方法

Also Published As

Publication number Publication date
KR102134505B1 (ko) 2020-07-15
TWI600016B (zh) 2017-09-21
US20160336072A1 (en) 2016-11-17
KR20170134722A (ko) 2017-12-06
JP2018518002A (ja) 2018-07-05
EP3281203A1 (en) 2018-02-14
EP3281203B1 (en) 2019-06-26
CN106158027B (zh) 2020-02-07
TW201638954A (zh) 2016-11-01
US10079061B2 (en) 2018-09-18

Similar Documents

Publication Publication Date Title
US9947682B2 (en) Three dimensional non-volatile memory with separate source lines
CN101558450B (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
CN104285257B (zh) 非易失性存储器装置及其操作方法
CN105934795A (zh) 字节可擦除非易失性存储器架构及其擦除方法
WO1996011475A1 (en) Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash eeproms
KR20150106956A (ko) 비휘발성 메모리 프로그램 알고리즘 디바이스 및 방법
CN105976867A (zh) 一种存储单元的擦除方法
CN106415725A (zh) 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法
CN101388252B (zh) 编程非易失性存储装置的方法
CN109584914A (zh) 用于闪存存储器装置的混合电荷泵以及调节手段和方法
TWI463498B (zh) 規劃具有獨立抹除閘的分裂閘非依電性浮動閘記憶體胞元之方法
US6049484A (en) Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase
CN106158027A (zh) 用于对分离栅式非易失性存储器单元编程的系统和方法
US20040130942A1 (en) Data retention for a localized trapping non-volatile memory
US5949717A (en) Method to improve flash EEPROM cell write/erase threshold voltage closure
CN100552961C (zh) 多位准存储单元的操作方法
JP5166442B2 (ja) 不揮発性メモリセルの低電圧プログラミングの方法およびシステム
CN101501839A (zh) 驱动半导体器件的方法和半导体器件
EP2498258A1 (en) Non-volatile memory device with program current clamp and related method
JP5460748B2 (ja) フラッシュｅｅｐｒｏｍ（ｆｌａｓｈｅｅｐｒｏｍｍｅｍｏｒｙ）の消去方法
KR100546343B1 (ko) 플래시 메모리 장치의 프로그램 방법
WO2016164229A1 (en) System and method for programming split-gate, non-volatile memory cells
Meliolla et al. Study of tunneling gate oxide and floating gate thickness variation effects to the performance of Split Gate Flash Memory
CN100583442C (zh) 一种用于辅助电荷存储器阵列的结构
Lin et al. A highly reliable NAND structure flash memory capable for low voltage operation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant