CN1101090C - 使用高级数据链路协议的半双工通信传输设备和方法 - Google Patents
使用高级数据链路协议的半双工通信传输设备和方法 Download PDFInfo
- Publication number
- CN1101090C CN1101090C CN98115418A CN98115418A CN1101090C CN 1101090 C CN1101090 C CN 1101090C CN 98115418 A CN98115418 A CN 98115418A CN 98115418 A CN98115418 A CN 98115418A CN 1101090 C CN1101090 C CN 1101090C
- Authority
- CN
- China
- Prior art keywords
- signal
- transmission
- output
- logic
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Abstract
一种使用HDLC的半双工通信的传输设备,其中向一般的HDLC控制器加入简单的逻辑电路以传输帧,始终在该帧之前和之后加入标记,而即使改变传输速度也不改变程序,从而能够快速和可靠地通信。其包括时钟发生器(TxC)、HDLC控制器、标记延迟/检测装置、CPU、控制逻辑电路、和输出控制器。
Description
本发明涉及一种使用高级数据链路控制协议(HDLC)的半双工通信的传输设备,尤其涉及一种能够在作为智能传输系统中重要部分的电子道路收费系统(electronic toll collecting system-ETSC)中使用后向散射方法,在安装在车道的射频通信控制器(RFC)和车载控制器之间进行可靠通信的使用HDLC的半双工通信的传输设备。
采用5.8GHz频率的专用近程通信(DSRC)被广泛使用在电子道路收费系统中,并且特别是在欧洲国家被采用为标准。典型的电子道路收费系统是以如下方式构成的:为收费公路的每条车道安装射频通信控制器。用于与射频通信控制器通信的车载(on-board)单元安装在车辆上。该系统采用向后散射通信技术,以便简化车载单元的配置。因此,以半双工通信方式进行通信,并把HDLC协议作为数据链路层,以便在通过狭窄通信区的车载单元和射频通信控制器之间进行可靠的通信。
HDLC协议中的传输单元被称作“帧”,其包括地址字段、控制字段和信息字段。地址字段用来指示传输部分或接收部分的地址,控制字段用于各种监测和控制操作。信息字段是实际信息消息输入的部分,其长度可以任选。在帧之前和之后,插入标记,以便显示帧的开始和结束并保持同步的设置。标记被固定为8比特的专用模式,例如011111102(7EH)。由于仅有传输数据中的标记部分是固定的,因此,当发现标记比特模式时,射频通信控制器、或车载单元可识别帧的开始和结束。
在上面的系统中,射频通信控制器以这样一种方式在通信中起主要作用:即,如果车载单元响应从射频通信控制器发送的应答请求信息,则根据预定通信顺序完成一次交易,如果车载单元不响应,射频通信控制器则在专用周期中发送应答请求信号。由于该系统使用后向散射方法,在射频通信控制器不传输数据时的周期期间仅允许载波传输到该车载单元。在此,仅当射频通信控制器和车载单元之间传输/接收的数据量最小时才可实现有效的高速通信,以减少通信所需的时间。此外,为允许接收部分稳定地恢复数据,需要使用具有时钟信息的编码系统例如曼彻斯特码或调频0(FM0)码对数据编码,并以至少保证两个标记的标记-标记-帧-标记-标记的形式发送。
满足上面最低条件的一种方法是其中射频通信控制器中包括的中央处理单元在将要传输实际帧之前的预定时间上驱动HDLC控制器以传输标记,然后在经过经计算得到的时间后传输该帧的方法,在该技术中,还按相同的方式传输该帧之后的标记。还有另一种根据软件程序以标记-标记-帧-标记-标记的形式形成数据,然后通过HDLC控制器传输,而不使用HDLC控制器形成标记的方法。
前一种方法由于在CPU等待所需的时间和标记传输时间之间的非同步而在两个标记的精确传输中存在问题。此外,如果传输速度改变,正常的通信需要其修改程序。
此外,当采用一般的HDLC控制器时,由于不需要射频通信控制器在传输预定数据之后传输其它数据其输出端口的阻抗应根据是否传输数据而连续切换,而这阻碍快速通信。
同时,虽然后一种向帧中插入标记的技术在理论上容易执行,但由于一般的HDLC控制器具有在五个“1”或更多的“1”连续时强迫插入“0”的零插入功能,从而接收部分不能识别标记。因此,存在着不能执行正常通信的问题。
因此,为克服上述缺陷,本发明的目的是提供一种使用HDLC的半双工通信的传输设备,其中将简单的逻辑电路加到一般的HDLC控制器中来传输帧,始终在帧之前和之后加入标记,即使在传输速度改变时也不修改程序,从而能快速和可靠地通信。
为实现本发明的目的,提供一种使用HDLC的半双工通信的传输设备,包括:用于产生时钟(TxC),以便向该设备的每个部分提供时钟以作为同步时钟的装置;HDLC控制器,用于在其不传输帧信号时以预定比特模式连续输出标记信号;标记延迟/检测装置,用于将HDLC控制器的输出(TxD)延迟一个字节而输出,并当检测到标记信号时输出标记检测信号(/Flag_detect);CPU,用于在相对于需要数据传输时帧信号的幅度而确定的周期期间输出传输请求信号(/Tx_Req),并在接收到传输准备信号(/Tx_Ready)后向HDLC控制器发送帧信号;控制逻辑装置,用于使传输请求信号(/Tx_Req)与随后产生的标记检测信号(/Flag_detect)同步,以产生传输准备信号(/Tx_Ready),并同时输出确定传输启动时间的传输启动信号(/Tx_Enable),从而在帧信号之前和之后加入所希望数量的标记信号(Flag);和输出控制装置,用于以预定编码系统对从HDLC控制器输出的信号顺序编码,并在传输启动信号(/Tx_Enable)的有效时间期间输出经编码的信号。
在上面的配置中,标记延迟/检测装置包括8比特移位寄存器,用于对HDLC控制器的输出(Tx/D)移位,和8比特比较器,用于判断移位寄存器的内容是否与标记信号对应,并在移位寄存器的内容与标记信号对应时产生标记检测信号(/Flag_detect)。
控制逻辑装置包括:第一D触发器,用于使传输请求信号(/Tx_Req)与标记检测信号(/Flag_detect)同步,以输出传输准备信号(/Tx_Ready);第二D触发器,用于将传输准备信号(/Tx_Ready)延迟输入一个标记所需的时间而输出;和“与”门,用于对两个D触发器的输出进行“与”运算,以产生信号(/Tx_Enable)。
通过如下结合附图的如下的详细说明,本发明将得以更全面的理解,其许多伴随的优点也将是显而易见的,图中用相同的参考标号表示相同或类似的元件,附图中:
图1是用于说明典型电子道路收费系统操作原理的示意图;
图2是根据本发明优选实施例使用HDLC的半双工通信的传输设备的方框图;
图3是表明同步时钟信号(TxC)和HDLC输出信号(TxD)之间以比特为单位的关系的时序图;
图4是表明图2的标记延迟/检测部分配置的示意图;
图5是表明图2的控制逻辑电路部分配置的示意图;
图6是表明图2的输出控制部分配置的示意图;和
图7是表明图2每个部分输出信号的时序图。
图1是用于说明典型电子道路收费系统操作原理的示意图。如图1所示,电子道路收费系统是按下面的方式构成的:为收费门2的每条车道1安装射频通信控制器3,并在车辆4上装截用于与射频通信控制器3通信的车载单元(OBU)4a。该系统采用后向散射通信技术,以便简化车载单元4a的配置。因此,以半双工通信方式进行通信,并采用HDLC协议作为数据链路层,以便在通过狭窄的通信区的车载单元4a和射频通信控制器3之间执行可靠通信。
HDLC协议中的传输单元被称作“帧”,其包括地址字段、控制字段和信息字段。地址字段用来指示传输部分或接收部分的地址,控制字段用于各种监测和控制操作。信息字段是实际信息消息输入的部分,其长度可以任选。在帧之前和之后插入标记,以便显示帧的开始和结束并保持同步设置。标记被固定为8比特的专用模式,例如,011111102(7EH)。由于仅有传输数据中的标记部分是固定的,当发现标记比特模式时,射频通信控制器3、或车载单元4a可识别帧的开始和结束。
在上面的系统中,射频通信控制器3以这样一种方式在通信中起主要作用,即如果车载单元4a响应从射频通信控制器3发送的应答请求信号R,则根据预定通信顺序完成交易,如果车载单元不响应,射频通信控制器3则在专用周期中发送应答请求信号R。由于该系统使用后向散射方法,在射频通信控制器3不传输数据时的周期期间仅允许载波传输到车载单元4a。在此,仅当射频通信控制器3和车载单元4a之间传输/接收的数据量最小时可实现有效的高速通信,以减少通信所需的时间。此外,为允许接收部分稳定地恢复数据,要求使用具有时钟信息的编码系统例如曼彻斯特码或调频0(FM0)码对数据进行编码,并以至少保证两个标记的标记标记-帧-标记-标记的形式传输。
参考图2,根据本发明的半双工通信的传输设备包括:CPU 50,用于对该设备进行一般控制;同步时钟发生器20,用于产生时钟信号(TxC),并将其提供给该设备的每个部分作为同步信号;HDLC控制器10,用于在CPU50的控制下输出从CPU 50提供的帧信号,并在其不输出帧信号时以预定比特模式输出标记信号;标记延迟/检测部分30,用于把HDLC控制器10的输出信号(TxD)延迟标记信号的比特数量,即一个字节,并在检测到标记信号时输出标记检测信号(/Flag_detect);控制逻辑电路40,用于向CPU 50发送通过把传输请求信号(/Tx_Req)与标记检测信号(/Flag_detect)同步而获得的传输准备信号(/Tx_Ready),并在从CPU 50接收到传输请求信号(Tx_Req)时产生传输启动信号(/Tx_Enable);和输出控制部分60,用于使‘编码前的传输信号(TxMi)’与时钟信号(TxC)同步,以便按预定编码系统对其编码,并在从控制逻辑电路40输出的传输启动信号(/Tx_Enable)的有效时间期间输出经编码的信号作为最终传输信号。
在该配置中,HDLC控制器10可以是一般的HDLC控制器,而CPU 50可以用微处理器构成。由同步时钟发生器20产生的时钟信号(TxC)可以具有可由一般HDLC控制器10使用的频率的任何方波。CPU 50可将帧信号预先记录在HDLC控制器10内的寄存器中,以允许HDLC控制器10将其传输。因此,CPU 50可仅通过发送传输启动命令来开始传输。
参考图3,HDLC控制器10存储标记模式信号,然后在同步时钟信号(TxC)的每个上升沿将其传输一比特。此外,HDLC控制器10连续产生标记信号作为输出信号(TxD),直到传输实际数据,即帧信号,作为输出信号(TxD),以便减少切换其阻抗状态所需的时间,并且即使在标记信号和帧信号之间的空周期中同样产生标记信号。如图4所示,标记延迟/检测部分30包括:8比特移位寄存器32,用于对输入信号(TxD)移位并将其输出;和8比特比较器34,用于把移位寄存器32的内容与由标记模式发生器36提供的专用标记模式,例如,011111102比较,以确定该内容是否与标记信号对应,并当其确定移位寄存器32的内容与标记信号对应时输出标记检测信号(/Flag_detect)。在该配置中,当移位寄存器32的内容与标记信号对应时,将它们输出,与此同时,对移位寄存器32清零。因此,在信号(TxD)通过移位寄存器32时被延迟一个字节。
参考图5,控制逻辑电路40包括两个D触发器42和44以及用于对D触发器42和44的输出进行“与”运算的“与”门46。D触发器42对从CPU 50提供的传输请求信号(/Tx_Req)进行延迟,以使其与从标记延迟/检测部分30输出的标记检测信号(/Flag_detect)同步,输出与标记信号同步的传输准备信号(/Tx_Ready)。另一个D触发器44把从D触发器输出的传输准备信号(/Tx_Ready)延迟产生一个标记所需的时间,并将其输出。“与”门46对从D触发器42输出的传输准备信号(/Tx_Ready)和从D触发器44输出的信号进行“与”运算,以产生用于启动编码信号(TxM)的传输的传输启动信号(/Tx_Enable)。
如图6所示,输出控制器60包括:编码逻辑电路62,用于以所希望的编码系统,最好是曼彻斯特码或FM0码系统对传输信号(TxMi)编码;负逻辑3态缓冲器64,用于仅在传输启动信号(/Tx_Enable)处在低电平时使由编码逻辑电路62编码的传输信号(TxMo)通过;和正逻辑3态缓冲器66,用于仅在传输启动信号(/Tx_Enable)处在高电平时使高电平信号(HIGH)通过。结果是,由调制器(未示出)调制最终传输信号(TxM),以便传输到安装在车辆上的OBU。当不提供最终传输信号(TxM)时,由已通过正逻辑3态缓冲器66的高电平信号控制调制器,以便仅输出载波。
下面说明本发明使用HDLC的半双工通信的传输设备的操作。图7是表明图2的每个部分的输出的时序图,其中参考符号‘/’表示低电平有效操作。首先,在CPU 50不请求传输时,用标记信号填充HDLC输出信号(TxD)。该HDLC输出信号被提供给标记延迟/检测部分30并累积一个字节,以便作为‘编码前的传输信号(TxMi)’而输出。该过程期间,标记延迟/检测部分30的比较器34把‘编码前的传输信号(TxMi)’与由标记模式发生器36提供的标记模式比较,并在比较结果与标记信号对应的预定时间期间将标记检测信号(/Flag_detect)的状态从高电平转换成低电平。在该状态,当CPU 50请求传输时,传输请求信号(/Tx_Req)的状态从高电平转换成低电平。在此,控制逻辑电路40使传输请求信号(/Tx_Req)与标记检测信号(/Flag_detect)同步,以将其延迟,输出与标记信号同步的传输准备信号(/Tx_Ready),以使其状态转换成低电平。同时,传输启动信号(/Tx_Enable)的状态也被转换成低电平。当传输启动信号(/Tx_Enable)变成低电平时,输出控制器60对‘编码前的传输信号(TxMi)’编码,以将其作为最终传输信号(TxM)输出。这样便启动了第一编码标记信号(M_Flag)的传输。
同时,CPU 50确认传输准备信号(/Tx_Ready),然后向HDLC控制器10发送帧信号,由于在第一标记信号的输出和帧信号的输入之间存在时间间隙,HDLC控制器10在第二标记信号输出后输出该帧信号。同样根据上述过程对第二标记信号编码,以便以经编码的标记信号(M_Flag)的形式输出。此后,还对帧信号编码,以便以‘经编码的帧信号(M_Frame)’的形式输出。
通过如上执行,传输所有帧信号,然后HDLC控制器10再次开始输出标记信号,标记延迟/检测部分30把第一标记信号累积一个字节,然后开始输出该第一标记信号,同时,输出标记检测信号(/Flag_detect)。同时,经过一段时间(该时间是相对于帧信号的幅度而确定的)后,从CPU 50输出帧信号的时刻开始,CPU 50停止传输请求。换句话说,在完成帧信号的输出后,传输请求信号(/Tx_Req)返回高电平一预定周期(例如标记周期)。在这种情况下,控制逻辑电路40使传输请求信号(/Tx_Req)与标记检测信号(/Flag_detect)同步,将其延迟。因此,传输准备信号(/Tx_Ready)也与标记信号同步,以将其转换成高电平信号。结果是,对在帧信号之后首先出现的标记信号编码,以便以‘经编码的标记信号(M_Flag)’的形式输出。
控制逻辑电路40在D触发器44和“与”门46输出第二标记信号后将传输启动信号(/Tx_Enable)转换成高电平信号。当传输启动信号(/Tx_Enable)变成高电平信号时,输出控制器60的负逻辑3态缓冲器64被截止,但其正逻辑3态缓冲器66启动,输出高电平信号(HIGH)。因此,在以标记-标记-帧-标记-标记的形式传输数据后仅自动输出载波。通过上述操作,CPU 50可按所希望的形式传输数据,而与将要传输的标记的传输时序和数量无关。
本领域技术人员应该理解,在不脱离本发明精神或范围的情况下可对本发明使用HDLC的半双工通信的传输设备进行各种改进和变化。因此,本发明覆盖包括在所附权利要求和其等同物所提供的本发明的改进和变化。
Claims (14)
1.一种使用高级数据链路控制协议的半双工通信的传输设备,包括:
用于产生时钟信号,以便向该设备的每个部分提供时钟信号以作为同步时钟信号的装置;
高级数据链路控制协议控制器,用于通过输出端输出输出信号,所述输出信号包括标记信号和帧信号,除在输出所述帧信号时以外,所述标记信号被重复输出;
标记延迟/检测装置,用于把所述高级数据链路控制协议控制器的所述输出信号延迟一个字节而输出,并当检测到所述标记信号时输出标记检测信号;
中央处理单元,用于在需要数据传输时输出传输请求信号,和在接收到传输准备信号后向所述高级数据链路控制协议控制器发送所述帧信号;
控制逻辑装置,用于使所述传输请求信号与所述标记检测信号同步,以产生所述传输准备信号,并响应所述传输准备信号和所述延迟的传输准备信号,输出确定传输启动时间的传输启动信号,以便在所述帧信号之前和之后启动所希望数量的标记信号;和
输出控制装置,用于根据预定编码系统对通过所述标记延迟/检测装置从所述高级数据链路控制协议控制器输出的信号顺序编码,并在所述传输启动信号的有效时间期间输出经编码的信号。
2.根据权利要求1所述的传输设备,其中所述标记延迟/检测装置包括:
8比特移位寄存器,其响应于所述时钟信号而从所述高级数据链路控制协议控制器接收输出的信号,并输出延迟的输出信号;和
8比特比较器,用于把所述8比特移位寄存器的内容与预定标记模式比较,当所述8比特移位寄存器的所述内容与所述标记模式对应时,所述8比特比较器产生所述标记检测信号。
3.根据权利要求1所述的传输设备,其中所述控制逻辑装置包括:
第一D型触发器,具有连接到所述中央处理单元的用于接收所述传输请求信号的数据输入端、用于接收所述标记检测信号的时钟输入端、和用于输出所述传输准备信号的输出端;
第二D型触发器,具有用于接收从所述第一D型触发器输出的所述传输准备信号的数据输入端、用于接收所述标记检测信号的时钟输入端、和用于输出所述被延迟与一个标记周期对应的时间周期的传输准备信号的输出端;和
“与”门,用于接收所述传输准备信号和所述被延迟的传输准备信号,以产生所述传输启动信号。
4.根据权利要求2所述的传输设备,其中所述控制逻辑装置包括:
第一D型触发器,具有连接到所述中央处理单元的用于接收所述传输请求信号的数据输入端、用于接收由所述8比特比较器输出的所述标记检测信号的时钟输入端、和用于输出所述传输准备信号的输出端;
第二D型触发器,具有用于接收从所述第一D型触发器输出的所述传输准备信号的数据输入端、用于接收由所述8比特比较器输出的所述标记检测信号的时钟输入端、和用于输出所述被延迟与一个标记周期对应的时间周期的传输准备信号的输出端;和
“与”门,用于接收所述传输准备信号和所述被延迟的传输准备信号,以产生所述传输启动信号。
5.根据权利要求1所述的传输设备,其中所述输出控制装置在没有将要传输的帧信号时仅输出载波信号。
6.根据权利要求1所述的传输设备,其中所述输出控制装置包括:
编码逻辑电路,用于以曼彻斯特码或FM0码对通过所述标记延迟/检测装置从所述高级数据链路控制协议控制器输出的所述信号编码;
负逻辑3态缓冲器,用于仅在所述传输启动信号处在低逻辑电平时使由编码逻辑电路编码的传输信号通过;和
正逻辑3态缓冲器,用于在所述传输启动信号处在高逻辑电平时使高电平逻辑信号通过。
7.根据权利要求2所述的传输设备,其中所述输出控制装置包括:
编码逻辑电路,用于以曼彻斯特码或FM0码对通过所述标记延迟/检测装置从所述高级数据链路控制协议控制器输出的所述信号编码;
负逻辑3态缓冲器,用于仅在所述传输启动信号处在低逻辑电平时使由编码逻辑电路编码的传输信号通过;和
正逻辑3态缓冲器,用于在所述传输启动信号处在高逻辑电平时使高电平逻辑信号通过。
8.根据权利要求4所述的传输设备,其中所述输出控制装置包括:
编码逻辑电路,用于以曼彻斯特码或FM0码对通过所述标记延迟/检测装置从所述高级数据链路控制协议控制器输出的所述信号编码;
负逻辑3态缓冲器,用于仅在所述传输启动信号处在低逻辑电平时使由编码逻辑电路编码的传输信号通过;和
正逻辑3态缓冲器,用于在所述传输启动信号处在高逻辑电平时使高电平逻辑信号通过。
9.根据权利要求5所述的传输设备,其中所述输出控制装置包括:
编码逻辑电路,用于以曼彻斯特码或FM0码对通过所述标记延迟/检测装置从所述高级数据链路控制协议控制器输出的所述信号编码;
负逻辑3态缓冲器,用于仅在所述传输启动信号处在低逻辑电平时使由编码逻辑电路编码的传输信号通过;和
正逻辑3态缓冲器,用于在所述传输启动信号处在高逻辑电平时使高电平逻辑信号通过,所述输出控制装置响应于所述高电平逻辑信号而输出所述载波信号。
10.一种采用高级数据链路控制协议的半双工通信的数据传输方法,包括:
从高级数据链路控制协议控制器重复产生标记信号;
将所述标记信号延迟一个标记周期;
将所述延迟的标记信号与预定标记模式比较,并当所述延迟的标记信号与所述标记模式对应时产生标记检测信号;
当需要数据传输时产生传输请求信号;
通过使所述传输请求信号与所述标记检测信号同步而产生传输准备信号;
响应于所述传输准备信号而输出帧信号;
通过延迟所述传输准备信号而产生被延迟的传输准备信号;
将所述传输准备信号与所述延迟的传输准备信号逻辑组合,以产生具有预定周期的传输启动信号,用于使所希望数量的所述标记信号加到所述帧信号之前和之后;和
根据预定编码系统对所述帧信号和加在所述帧信号之前和之后的所述标记信号编码,以进行传输。
11.根据权利要求10所述的方法,其中所述编码步骤包括根据曼彻斯特码编码。
12.根据权利要求10所述的方法,其中所述编码步骤包括根据FM0码编码。
13.根据权利要求10所述的方法,其中所述产生传输请求信号的步骤包括产生所述传输请求信号,直到完成所述帧信号输出后的预定时间。
14.根据权利要求13所述的方法,其中所述预定时间对应于一个标记周期。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR23166/97 | 1997-06-04 | ||
KR1019970023166A KR100202385B1 (ko) | 1997-06-04 | 1997-06-04 | Hdlc를 이용한 반이중 통신용 송신 장치 |
KR23166/1997 | 1997-06-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1207613A CN1207613A (zh) | 1999-02-10 |
CN1101090C true CN1101090C (zh) | 2003-02-05 |
Family
ID=19508641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98115418A Expired - Fee Related CN1101090C (zh) | 1997-06-04 | 1998-06-03 | 使用高级数据链路协议的半双工通信传输设备和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6256325B1 (zh) |
JP (1) | JP2938033B2 (zh) |
KR (1) | KR100202385B1 (zh) |
CN (1) | CN1101090C (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6654388B1 (en) * | 1999-05-26 | 2003-11-25 | Larscom Incorporated | Method and apparatus for automatically determining allocation of voice and data channels on T1/E1 line |
CN100336372C (zh) * | 2001-12-21 | 2007-09-05 | 中兴通讯股份有限公司 | 多通道数据链路协议处理器及其处理方法 |
US6978392B2 (en) * | 2002-01-11 | 2005-12-20 | Freescale Semiconductor, Inc. | Enable propagation controller |
US20040151208A1 (en) * | 2003-01-31 | 2004-08-05 | Maupin Patrick E. | Parallel encoding/decoding for communications protocol |
US7136958B2 (en) | 2003-08-28 | 2006-11-14 | Micron Technology, Inc. | Multiple processor system and method including multiple memory hub modules |
US7120743B2 (en) * | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
US7412574B2 (en) * | 2004-02-05 | 2008-08-12 | Micron Technology, Inc. | System and method for arbitration of memory responses in a hub-based memory system |
US7788451B2 (en) | 2004-02-05 | 2010-08-31 | Micron Technology, Inc. | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system |
US7257683B2 (en) | 2004-03-24 | 2007-08-14 | Micron Technology, Inc. | Memory arbitration system and method having an arbitration packet protocol |
US7447240B2 (en) * | 2004-03-29 | 2008-11-04 | Micron Technology, Inc. | Method and system for synchronizing communications links in a hub-based memory system |
US7363419B2 (en) | 2004-05-28 | 2008-04-22 | Micron Technology, Inc. | Method and system for terminating write commands in a hub-based memory system |
US7469097B2 (en) * | 2005-12-15 | 2008-12-23 | Hewlett-Packard Development Company, L.P. | Method and apparatus for coping with condition in which subject is too close to digital imaging device for acceptable focus |
KR101027534B1 (ko) | 2010-11-30 | 2011-04-07 | 엘아이지넥스원 주식회사 | Hdlc프레임 처리 방법 및 그 장치 |
US11090545B2 (en) * | 2019-03-20 | 2021-08-17 | Samuel W. Rall | Wireless customizable referee paging system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS583372A (ja) * | 1981-06-29 | 1983-01-10 | Ricoh Co Ltd | フアクシミリ通信方式 |
US5805082A (en) * | 1990-05-17 | 1998-09-08 | At/Comm Incorporated | Electronic vehicle toll collection system and method |
JP2825961B2 (ja) * | 1990-10-18 | 1998-11-18 | 富士通株式会社 | Hdlc系データのatmセル処理装置 |
US5448242A (en) * | 1994-04-26 | 1995-09-05 | Texas Instruments Incorporated | Modulation field detection, method and structure |
-
1997
- 1997-06-04 KR KR1019970023166A patent/KR100202385B1/ko not_active IP Right Cessation
-
1998
- 1998-06-01 JP JP10151612A patent/JP2938033B2/ja not_active Expired - Lifetime
- 1998-06-03 US US09/089,763 patent/US6256325B1/en not_active Expired - Fee Related
- 1998-06-03 CN CN98115418A patent/CN1101090C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2938033B2 (ja) | 1999-08-23 |
US6256325B1 (en) | 2001-07-03 |
JPH1117771A (ja) | 1999-01-22 |
KR19990000328A (ko) | 1999-01-15 |
KR100202385B1 (ko) | 1999-06-15 |
CN1207613A (zh) | 1999-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1101090C (zh) | 使用高级数据链路协议的半双工通信传输设备和方法 | |
EP0183273B1 (en) | Serial interface system flexibly applicable to a one-to-plurality connection | |
US6144927A (en) | Data transmission device for a motor vehicle, comprising a pulse generator and a monitoring unit, as well as a pulse generator for the monitoring unit | |
EP0859495A2 (en) | High speed multimedia data network | |
WO1999021129A1 (en) | An electronic tag including rf modem for monitoring motor vehicle performance | |
EP1472607A1 (en) | Distributed control and monitoring system | |
EP0282992B1 (en) | Method of controlling communication in an ID system | |
CN1140086C (zh) | 数字数据串行传输的通信接口及其对应的数据传输方法 | |
CN103200127B (zh) | 一种板间串行通信系统及方法 | |
CN1133282C (zh) | 用于交换数据的方法与设备 | |
EP1006024A2 (en) | Communication system | |
JP3164402B2 (ja) | 多重伝送方式 | |
CN101700780A (zh) | 列车运行限速的提供方法、接收方法和限速牌 | |
CN1097930C (zh) | 数据通信系统及供其使用的设备 | |
US20050262363A1 (en) | Method for signaling during a transaction and receiving unit and system for use therewith | |
JP3442633B2 (ja) | 車両多重伝送装置 | |
CN202362839U (zh) | 一种具有识别功能的obu 装置 | |
CN111654840A (zh) | 基于多模通讯的车路协同通讯系统 | |
JP3241390B2 (ja) | 無線の電磁伝送区間を介して1つの端末とポータブルデータ担体との間でデータを伝送する方法 | |
US20060101274A1 (en) | Data transfer in an access system | |
JP3442632B2 (ja) | 車両多重伝送装置 | |
CN1333898A (zh) | 数字传输方法 | |
CN2680516Y (zh) | 机动车辆正点运营监控装置 | |
CN113706731A (zh) | 一种etc集成天线功率自适应调整方法和装置 | |
CN1162787A (zh) | 以串行编码方式进行芯片组间信号传输的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |