CN1107321C - 多值的、其信噪比有所改善的固定值存储单元 - Google Patents

多值的、其信噪比有所改善的固定值存储单元 Download PDF

Info

Publication number
CN1107321C
CN1107321C CN96191959A CN96191959A CN1107321C CN 1107321 C CN1107321 C CN 1107321C CN 96191959 A CN96191959 A CN 96191959A CN 96191959 A CN96191959 A CN 96191959A CN 1107321 C CN1107321 C CN 1107321C
Authority
CN
China
Prior art keywords
lead end
field effect
effect transistor
mos field
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96191959A
Other languages
English (en)
Other versions
CN1174628A (zh
Inventor
D·施密特－兰德思德尔
R·特维斯
M·波尔卢
P·W·巴瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1174628A publication Critical patent/CN1174628A/zh
Application granted granted Critical
Publication of CN1107321C publication Critical patent/CN1107321C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Abstract

本发明涉及一种多值的固定值存储单元。其中，尽量减少所需的电路费用并且与已公开的、多值的存储单元相比，其信噪比有显著改善。所述存储单元用于存储制成对称结构的一个第一和第二状态和制成非对称结构的一个第三状态，其特征在于，固定值存储单元包括一个MOS场效应晶体管，其中通过一个第一单元引线端、一个第二单元引线端与MOS场效应晶体管的源/漏极区与MOS场效应晶体管的各个电极区连接的不同连接方式，分别存储第一状态至第四状态。

Description

多值的、其信噪比有所改善的固定值存储单元
技术领域
本发明涉及一种多值的、其信噪比有所改变的固定值存储单元。
背景技术
普通的存储单元都可以存储一位(Bit)信息。存储单元的两个状态譬如可以是在一个单一晶体管存储单元内晶体管的一个高的或低的截止电压。在很多公开的存储单元中，位线在读出过程中首先被预充电到一个确定的电压。在经由字线控制存储单元时，连接到存储单元上的位线根据存储单元的具体状态被或多或少地再充电。据此，存储单元的信息可经由位线的一个高的或者低的电平被读出。为了得到高的扰干扰性，这两个电平必须具有尽可能高的电压差，例如具有正的馈电电压和零伏。
为了增加信息密度，特别是在固定值存储器中，有时也采用多值的存储单元。多值的存储单元是其存储能力分别多于一位的存储单元。
其公开号为WO82/02977的国际专利申请公开了一种可用掩膜程序化的固定值存储器(ROM)，在其存储单元中可存储多于仅只有两个逻辑状态。其中，为了得到同样尺寸的、且尺寸最小的存储单元，逻辑状态是这样编入存储单元的，即处在具体的存储单元中的晶体管的阈电压(截止电压)分别被单独调整。
其中，多个，例如四个不同的电压值或电流值须可靠地被区别。这意味着譬如为了建立稳定的基准电压须付出较高的电路费用，并首先意味着抗干扰性有所降低。这还会导致成品率降低。估计，这是多值的存储单元迄今没有达到实用阶段的原因所在。在现代的、其馈电电压有所降低的，譬如为3.3伏的存储器中，上述缺点更不可接受的。
实用新型GB-A-2157489公开了一种多值的固定值存储单元，该多值的存储单元用于存储一个第一或第二状态制成对称结构，用于存储一个第三或第四状态制成非对称结构。
发明内容
本发明的任务在于提供一种多值的存储单元，其中，尽量减少所需的电路费用并且与已公开的、多值的存储单元相比，其信噪比有显著改善。
按照本发明，提供了一种多值的固定值存储单元，该存储单元用于存储制成对称结构的一个第一和第二状态(M，M)并且用于存储制成非对称结构的一个第三状态(M，M”)，其特征在于，固定值存储单元包括一个MOS场效应晶体管(T)，该晶体管(T)具有一个处在半导体(H)中的源/漏极区(S/D)和一个在半导体(H)中的漏/源极区(D/S)，其中，为了存储第一状态(M)，一个第一单元引线端(1)与MOS场效应晶体管的源/漏极区(S/D)直接连接并且一个第二单元引线端(2)与MOS场效应晶体管的漏/源极区(D/S)直接连接，其中，为了存储第二状态(M)，第一单元引线端(1)经一个元件(D1、R1)与MOS场效应晶体管的源/漏极区(S/D)相连，并且第二单元引线端(2)经另一元件(S2、R2)与MOS场效应晶体管的漏/源极区(D/S)连接，其中，为存储第三状态(M’)，第一单元引线端(1)经元件(D1、R1)与MOS场效应晶体管的源/漏极区(S/D)相连并且第二单元引线端(2)与MOS场效应晶体管的漏/源极区(D/S)直接连接，其中，为了存储一个第四状态(M”)，第一单元引线端(1)与MOS场效应晶体管的源/漏极区(S/D)直接连接并且第二单元引线端(2)经另一元件(D2、R2)与MOS场效应晶体管的漏/源极区(D/S)连接，其中，一个第三单元引线端(3)与MOS场效应晶体管的一个栅极(G)相连，其中，该栅极通过一个绝缘层(ISO)与半导体电气绝缘，并且，上述的元件是一个第一二极管(D1)，并且上述的另一元件是一个第二二极管(D2)。
优选地，在上述多值的固定值存储单元中，为了形成第一二极管(D1)，第一单元引线端(1)经一个第一附加区(Z1)与MOS场效应晶体管的源/漏极区(S/D)相连并且为了形成第二二极管(D2)，第二单元引线端(2)经一个第二附加区(Z2)与MOS场效应晶体管的漏/源极区(D/S)连接，为了存储第一状态(M)，第一附加区和第二附加区(Z1、Z2)均是通过第一和第二引线端(1、2)的凹陷结构的、伸达源/漏极区(S/D)和漏/源极区(D/S)的金属接触(K、K’)被桥接的，其中，为了存储第二状态(M)，第一和第二附加区(Z1，Z2)均是只通过第一和第二引线端(1、2)的浅平结构的、仅伸达两个附加区的金属接触被桥接的，其中，为了存储第三状态(M’)，只有第一附加区(Z1)是通过第一引线端(1)的一个凹陷结构的、伸达源/漏极区(S/D)的金属接触被桥接的，并且，为了存储第四状态(M”)，只有第二附加区(Z2)是通过第一引线端(1)的一个凹陷结构的、伸达漏/源极区(D/S)的金属接触被桥接的。
根据本发明的另一个方面，提供了一种多值的固定值存储单元，该存储单元用于存储制成对称结构的一个第一和第二状态(M，M)并且用于存储制成非对称结构的一个第三状态(M，M”)，其特征在于，所述固定值存储单元包括一个MOS场效应晶体管(T)，该晶体管(T)具有一个处在半导体(H)中的源/漏极区(S/D)和一个处在半导体中的漏/源极区(D/S)，其中，为了存储第一状态(M)，一个第一单元引线端(1)与MOS场效应晶体管的源/漏极区(S/D)直接连接并且一个第二单元引线端(2)与MOS场效应晶体管的漏/源极区(D/S)直接连接，其中，为了存储第二状态(M)，第一单元引线端(1)经一个元件(D1、R1)与MOS场效应晶体管的源/漏极区(S/D)相连，并且一个第二单元引线端(2)经另一元件(D2、R2)与MOS场效应晶体管的漏/源极区(D/S)连接，其中，为存储第三状态(M’)，第一单元引线端(1)经元件(D1、R1)与MOS场效应晶体管的源/漏极区(S/D)连接并且第二单元引线端(2)与MOS场效应晶体管的漏/源极区(D/S)直接连接，其中，为了存储一个第四状态(M”)，第一单元引线端(1)与MOS场效应晶体管的源/漏极区(S/D)直接连接并且第二单元引线端(2)经另一元件(D2、R2)与MOS场效应晶体管的漏/源极区(D/S)连接，其中，一个第三单元引线端(3)与MOS场效应晶体管的一个栅极(G)相连，其中，该栅极通过一个绝缘层(ISO)与半导体电气绝缘，并且，上述的元件是一个第一电阻(R1)并且上述的另一元件是一个第二电阻(R2)。
下面借助附图详细说明本发明。
附图说明
图1在四个可能的状态下的存储单元的视图，
图2A至2D一个用于实施四个不同存储状态的存储单元用的MOS型晶体管的不同的实施形式，
图3图2D的另一种派生形式，
图4第一个本发明存储单元电路图，
图5用于说明制作图4所示存储单元的剖面图，
图6第二个改进的本发明存储单元电路图。
具体实施方式
在图1中示出了在四个不同状态M，M’、M”和M下编制程序的、本发明的存储单元及其具体的单元引线端1、2和3。其中，具有状态M的存储单元没有点形标记，具有状态M’的存储单元在单元引线端1上有一个点形标记，具有状态M”的存储单元在单元引线端2上有一个点形标记，并且具有状态M的存储单元在单元引线端1和2上均有一个点形标记。所以，具有存储的状态M和M的存储单元就单元引线端1和2而言是对称的，并且具有存储的状态M’和M”的存储单元就单元引线端1和2而言是非对称的。
图2A至2D举例性地示出了四个状态在一个譬如处在一个一次可编程序的存储单元(OTP存储单元)中的N沟道晶体管内的存储情况。
其中，图2A示出了未编程序的、对称的MOS晶体管。在图2B所示的MOS晶体管中，在单元引线端1附近的栅极氧化物的范围内置入了负电荷。据此，为了在该区域的下方建立一个反型沟道，栅电压VG须高于单元引线端2附近的栅极氧化物下方的电压。简言之，这意味着单元引线端1附近的截止电压VT局部有所升高。MOS晶体管在饱和区(漏源极间电压VDS＞VG-VT)工作时，实现导通近乎只取决于源极引线端附近的截止电压。按照规定，源极引线端是两个单元引线端1或2中的那个具有较低的电压的单元引线端。据此，在选择单元引线端1作为源极时，得到一个高的截止电压，在选择单元引线端2作为源极时，得到一个低的截止电压。在图2C中所示的单元引线端1和2的情况与图2B所示的情况实际上恰恰颠倒。而图2D则示出了两侧的截止电压均被升高的情况。
图3示出了在整条沟道中有所升高的截止电压的情况。在电气特性方面，图2D和图3所示的晶体管是相等的，但可采用不同程序设计方法，后面还要对此详加说明。
在下面的表中依次列出了用于图2A至2D或者图3所示的晶体管的截止电压(阈电压)VT与单元引线端1和2上的电压VDS的极性的关系以及所属的、作为2位数的单元信息。其中，须注意的是，与普通的1位存储单元一样，待读的信号具有同样高的信噪比。VDS＝V21＞0时的VT    VDS＝V12＞0时的VT    单元信息低                   低                   00M低                   高                   01M’高                   低                   10M”高                   高                   11M
对状态M”和M进行区别的措施譬如可在于，先在第一单元引线端1上置一个固定的电平，单元引线端2上的位线被预充到一个预充电平，其中，此预充电平与单元引线端1上的固定电平是不同的，并且随后在驱动存储单元之后对位线电位的变化加以评定。然后把该固定电平置于单元引线端2上，对单元引线端1上的位线进行预充电并再次评定位线的电位变化。
评定也可这样进行，即首先把一个第一固定电平置于单元引线端1上，并对单元引线端2上的位线的电平进行评定，并且随后把一个第二固定电平置于单元引线端1上，并再次对单元引线端2上的位线的电平进行评定。
本发明的存储单元譬如特别适用于一次可编程序的存储器(OTP)。其中，可通过把电子局部注入一个至少是MOS场效应晶体管的绝缘层ISO的一个构成部分的氧化物-氮化物-氧化物层(ONO)中，或通过把电子局部注入一个普通的氧化物层中来完成程序编制。其中，在漏源极间电压VDS高的情况下注入“热的”电荷时，这些电荷被注入漏极区附近的一个小的范围内。与普通的氧化物层相比，所谓的ONO层的优点在于，ONO层具有高的电子俘获概率，并且这些电荷实际上不进行侧向运动。通过均匀的注入可造成图3所示的状态。
本发明的另一实施形式在于，一个引线端附近的沟道范围的掺杂不同于MOS场效应晶体管的其余沟道的掺杂。这可譬如通过一个注入掩膜来完成，该注入掩膜的开孔只覆盖沟道范围的一部分。也可在对源/漏极进行注入前，在譬如覆盖住源极范围的情况下在漏极注入附加的掺杂，并把其从晶体管的漏极侧扩散到沟道中。为此所需的掩膜是自调准的并因此较不临界。此外，也可考虑选择以缓斜角或以锐角对源漏极进行注入。锐角注入，譬如由0至约7度角注入已在标准技术中公开。从LATID晶体管(大角度倾斜注入的漏极)的开发中提供了缓斜角，如30至60度角注入的经验。相对而言，用于以缓斜角注入的掩膜是不临界的，因为该掩膜只须在向栅极氧化物的过渡范围内与相关的源漏极区重叠并可与沟道范围任意重叠。
作为替代提高截止电压的方案，也可譬如通过注入正的电荷来降低截止电压。
此外，相应的存储单元当然不仅可用n沟道晶体管实现，而且也可用p沟道晶体管实现。
为了建立晶体管的非对称性，不仅可考虑截止电压的影响，而且也可考虑譬如改变氧化物的厚度或在漏极引线端和源极引线端附近选用不同的晶体管宽度。
此外，在对存储单元进行读出时，对三个不同的晶体管状态可如此进行区别，即晶体管或者在线性区工作，就是说在漏源极间电压VDS小于减少了阈电压VT的栅极电压(VDS＜VG-VT)的情况下工作，或者在饱和区工作。在该情况下，所有引线端不转换极性，而只是单元引线端1和单元引线端2的压差的大小有所改变。在不同的工作点所产生的阈电压列于下表：
图    V21＞V31时的VT    V21≈V31时的VT    单元信息
2A    低                低                0M
2B    高                低                1M’
2D.3  高                高                2M
除了在MOS场效应晶体管T内建立对称或者非对称之外，在另一实施形式中，通过加有的元件，如二极管或电阻形成对称或者非对称。
在图4中示出了一个MOS场效应晶体管，其源/漏极区经一个二极管D1与单元引线端1相连，其漏/源极区经一个二极管D2与单元引线端2相连，并且其栅极引线端与单元引线端3相连。其中，根据具体的程序设计，二极管D1可通过一条导电的连线K桥接，并且二极管D2可通过一条导电的连线K’桥接。可从下表中看出四个不同的状态据此是如何可存储在一个相应的存储单元中的。
设在如下单元
引线端上的二极管    V(2)-V(1)    单元状态    单元信息
-                   ＞0          导通        00M
                    ＜0          导通
1                   ＞0          阻塞        01M’
                    ＜0          导通
2                   ＞0          导通        10M”
                    ＜0          阻塞
1和2                ＞0          阻塞        11M
                    ＜0          阻塞
在图5中示出了图4所示存储单元的一个优选的实施形式的一个剖面图，其中，为了形成二极管D1，在本图中譬如n+掺杂的源/漏极区S/D内插入了一个p+区，并且为了形成二极管D2，在本图中譬如n+掺杂的漏/源极区D/S内同样插入了一个p+区。为了进行程序设计，在一个可用掩膜程序化的固定值存储器(ROM)中，二极管可通过腐蚀透p+区直至n+掺杂的源/漏极区或漏/源极区的、并包括接触连线K和K’的接触孔被桥接。因此，程序化可借助一个附加的接触孔掩膜来实现。
为了用电的方法来编程，二极管必须能单另地被桥接。这可譬如可通过加上一个高的电压来进行，该电压譬如通过烧通氧化物隔离层建立持久的导通连接。
替而代之，原有的导电接线也可通过熔化被单另断开。
图6和图4的区别仅在于，设置电阻R1和R2，用以替代二极管D1和D2。其中，建立非对称的措施可在于，源极馈线中的电阻导致的电流降大于漏极馈线中的电阻所导致的电流降。
单元引线端区的电阻可通过掺杂材料的密度和掺杂区的深度被改变。接触孔的电阻也可通过制作，譬如通过势垒的结构形式予以影响。与图4所描述的实施形式一样，程序化可借助一个附加的掩膜来进行，或者用电的方法来进行。

Claims (3)

1.多值的固定值存储单元，该存储单元用于存储制成对称结构的一个第一状态和一个第二状态(M，M)并且用于存储制成非对称结构的一个第三状态(M，M”)，
其特征在于，固定值存储单元包括一个MOS场效应晶体管(T)，该晶体管(T)具有一个处在半导体(H)中的源/漏极区(S/D)和一个在半导体(H)中的漏/源极区(D/S)，
其中，为了存储第一状态(M)，一个第一单元引线端(1)与MOS场效应晶体管的源/漏极区(S/D)直接连接并且一个第二单元引线端(2)与MOS场效应晶体管的漏漏/极区(D/S)直接连接，
其中，为了存储第二状态(M)，第一单元引线端(1)经一个元件(D1、R1)与MOS场效应晶体管的源/漏极区(S/D)相连，并且第二单元引线端(2)经另一元件(D2、R2)与MOS场效应晶体管的漏/源极区(D/S)连接，
其中，为存储第三状态(M’)，第一单元引线端(1)经元件(D1、R1)与MOS场效应晶体管的源/漏极区(S/D)相连并且第二单元引线端(2)与MOS场效应晶体管的漏/源极区(D/S)直接连接，
其中，为了存储一个第四状态(M”)，第一单元引线端(1)与MOS场效应晶体管的源/漏极区(S/D)直接连接并且第二单元引线端(2)经另一元件(D2、R2)与MOS场效应晶体管的漏/源极区(D/S)连接，
其中，一个第三单元引线端(3)与MOS场效应晶体管的一个栅极(G)相连，其中该栅极通过一个绝缘层(ISO)与半导体电气绝缘，并且其中，上述的元件是第一二极管(D1)，并且上述的另一元件是第二二极管(D2)。
2.按照权利要求1所述的多值的固定值存储单元，其特征在于，
为了形成第一二极管(D1)，第一单元引线端(1)经一个第一附加区(Z1)与MOS场效应晶体管的源/漏极区(S/D)相连并且为了形成第二二极管(D2)，第二单元引线端(2)经一个第二附加区(Z2)与MOS场效应晶体管的漏/源极区(D/S)连接，
其中，为了存储第一状态(M)，第一附加区和第二附加区(Z1、Z2)均是通过第一和第二引线端(1、2)的凹陷结构的伸达源/漏极区(S/D)和漏/源极区(D/S)的金属接触(K、K’)被桥接的，
其中，为了存储第二状态(M)，第一和第二附加区(Z1，Z2)均是只通过第一和第二引线端(1、2)的浅平结构的仅伸达两个附加区的金属接触被桥接的，
其中，为了存储第三状态(M’)，只有第一附加区(Z1)是通过第一引线端(1)的一个凹陷结构的伸达源/漏极区(S/D)的金属接触被桥接的，并且
其中，为了存储第四状态(M”)，只有第二附加区(Z2)是通过第一引线端(1)的一个凹陷结构的伸达漏/源极区(D/S)的金属接触被桥接的。
3、多值的固定值存储单元，该存储单元用于存储制成对称结构的一个第一状态和一个第二状态(M，M)并且用于存储制成非对称结构的一个第三状态(M，M”)，
其特征在于，所述固定值存储单元包括一个MOS场效应晶体管(T)，该晶体管(T)具有一个处在半导体(H)中的源/漏极区(S/D)和一个处在半导体中的漏/源极区(D/S)，
其中，为了存储第一状态(M)，一个第一单元引线端(1)与MOS场效应晶体管的源/漏极区(S/D)直接连接并且一个第二单元引线端(2)与MOS场效应晶体管的漏/源极区(D/S)直接连接，
其中，为了存储第二状态(M)，第一单元引线端(1)经一个元件(D1、R1)与MOS场效应晶体管的源/漏极区(S/D)相连，并且一个第二单元引线端(2)经另一元件(D2、R2)与MOS场效应晶体管的漏/源极区(D/S)连接，
其中，为存储第三状态(M’)，第一单元引线端(1)经元件(D1、R1)与MOS场效应晶体管的源/漏极区(S/D)连接并且第二单元引线端(2)与MOS场效应晶体管的漏/源极区(D/S)直接连接，
其中，为了存储一个第四状态(M”)，第一单元引线端(1)与MOS场效应晶体管的源/漏极区(S/D)直接连接并且第二单元引线端(2)经另一元件(D2、R2)与MOS场效应晶体管的漏/源极区(D/S)连接，
其中，一个第三单元引线端(3)与MOS场效应晶体管的一个栅极(G)相连，其中该栅极通过一个绝缘层(ISO)与半导体电气绝缘，并且其中，上述的元件是第一电阻(R1)，并且上述的另一元件是第二电阻(R2)。
CN96191959A 1995-02-16 1996-02-05 多值的、其信噪比有所改善的固定值存储单元 Expired - Fee Related CN1107321C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19505293.5 1995-02-16
DE19505293A DE19505293A1 (de) 1995-02-16 1995-02-16 Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand

Publications (2)

Publication Number Publication Date
CN1174628A CN1174628A (zh) 1998-02-25
CN1107321C true CN1107321C (zh) 2003-04-30

Family

ID=7754185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96191959A Expired - Fee Related CN1107321C (zh) 1995-02-16 1996-02-05 多值的、其信噪比有所改善的固定值存储单元

Country Status (9)

Country Link
US (1) US5825686A (zh)
EP (1) EP0809847B1 (zh)
JP (1) JPH11500559A (zh)
KR (1) KR19980702220A (zh)
CN (1) CN1107321C (zh)
AR (1) AR000974A1 (zh)
DE (2) DE19505293A1 (zh)
IN (1) IN185754B (zh)
WO (1) WO1996025741A2 (zh)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US5963465A (en) 1997-12-12 1999-10-05 Saifun Semiconductors, Ltd. Symmetric segmented memory array architecture
US6002607A (en) * 1998-02-24 1999-12-14 National Semiconductor Corporation Read-only-memory (ROM) having a memory cell that stores a plurality of bits of information
US6133101A (en) * 1998-04-09 2000-10-17 Texas Instruments - Acer Incorporated Low mask count process to fabricate mask read only memory devices
US6030871A (en) 1998-05-05 2000-02-29 Saifun Semiconductors Ltd. Process for producing two bit ROM cell utilizing angled implant
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
JP4623782B2 (ja) * 1999-10-15 2011-02-02 スパンション エルエルシー 半導体記憶装置及びその使用方法
US6175523B1 (en) 1999-10-25 2001-01-16 Advanced Micro Devices, Inc Precharging mechanism and method for NAND-based flash memory devices
US6240020B1 (en) 1999-10-25 2001-05-29 Advanced Micro Devices Method of bitline shielding in conjunction with a precharging scheme for nand-based flash memory devices
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
JP4697993B2 (ja) * 1999-11-25 2011-06-08 スパンション エルエルシー 不揮発性半導体メモリ装置の制御方法
US6201737B1 (en) 2000-01-28 2001-03-13 Advanced Micro Devices, Inc. Apparatus and method to characterize the threshold distribution in an NROM virtual ground array
US6222768B1 (en) 2000-01-28 2001-04-24 Advanced Micro Devices, Inc. Auto adjusting window placement scheme for an NROM virtual ground array
US6272043B1 (en) 2000-01-28 2001-08-07 Advanced Micro Devices, Inc. Apparatus and method of direct current sensing from source side in a virtual ground array
US6243300B1 (en) 2000-02-16 2001-06-05 Advanced Micro Devices, Inc. Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell
US6266281B1 (en) 2000-02-16 2001-07-24 Advanced Micro Devices, Inc. Method of erasing non-volatile memory cells
US6215702B1 (en) 2000-02-16 2001-04-10 Advanced Micro Devices, Inc. Method of maintaining constant erasing speeds for non-volatile memory cells
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6477083B1 (en) 2000-10-11 2002-11-05 Advanced Micro Devices, Inc. Select transistor architecture for a virtual ground non-volatile memory cell array
US6583479B1 (en) 2000-10-16 2003-06-24 Advanced Micro Devices, Inc. Sidewall NROM and method of manufacture thereof for non-volatile memory cells
JP2002208274A (ja) 2000-11-10 2002-07-26 Hitachi Ltd 半導体記憶装置
US6468865B1 (en) 2000-11-28 2002-10-22 Advanced Micro Devices, Inc. Method of simultaneous formation of bitline isolation and periphery oxide
US6465306B1 (en) 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
US6445030B1 (en) 2001-01-30 2002-09-03 Advanced Micro Devices, Inc. Flash memory erase speed by fluorine implant or fluorination
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6577514B2 (en) 2001-04-05 2003-06-10 Saifun Semiconductors Ltd. Charge pump with constant boosted output voltage
US6448750B1 (en) 2001-04-05 2002-09-10 Saifun Semiconductor Ltd. Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain
US6436768B1 (en) 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices
US6630384B1 (en) 2001-10-05 2003-10-07 Advanced Micro Devices, Inc. Method of fabricating double densed core gates in sonos flash memory
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US6791396B2 (en) 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6583007B1 (en) 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US6549457B1 (en) * 2002-02-15 2003-04-15 Intel Corporation Using multiple status bits per cell for handling power failures during write operations
US6914820B1 (en) 2002-05-06 2005-07-05 Multi Level Memory Technology Erasing storage nodes in a bi-directional nonvolatile memory cell
US7221591B1 (en) 2002-05-06 2007-05-22 Samsung Electronics Co., Ltd. Fabricating bi-directional nonvolatile memory cells
US6747896B2 (en) 2002-05-06 2004-06-08 Multi Level Memory Technology Bi-directional floating gate nonvolatile memory
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US6707078B1 (en) 2002-08-29 2004-03-16 Fasl, Llc Dummy wordline for erase and bitline leakage
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7078306B1 (en) 2003-03-24 2006-07-18 Integrated Device Technology, Inc. Method for forming a thin film resistor structure
WO2005015567A1 (de) 2003-07-29 2005-02-17 Infineon Technologies Ag Nichtflüchtiges speicherelement mit erhöhter datensicherheit
FR2871282B1 (fr) * 2004-06-04 2006-09-15 St Microelectronics Sa Dispositif memoire programmable une seule fois
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
JP2006252670A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ
US8053812B2 (en) * 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7821080B2 (en) * 2005-07-15 2010-10-26 Guobiao Zhang N-ary three-dimensional mask-programmable read-only memory
US7633128B2 (en) * 2005-07-15 2009-12-15 Guobiao Zhang N-ary mask-programmable memory
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7921400B1 (en) 2005-07-20 2011-04-05 Integrated Device Technology, Inc. Method for forming integrated circuit device using cell library with soft error resistant logic cells
US7206214B2 (en) * 2005-08-05 2007-04-17 Freescale Semiconductor, Inc. One time programmable memory and method of operation
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7221138B2 (en) * 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7638835B2 (en) * 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7678620B2 (en) * 2006-10-05 2010-03-16 Freescale Semiconductor, Inc. Antifuse one time programmable memory array and method of manufacture
US7590001B2 (en) 2007-12-18 2009-09-15 Saifun Semiconductors Ltd. Flash memory with optimized write sector spares
US8564070B2 (en) 2010-05-24 2013-10-22 Chengdu Haicun Ip Technology Llc Large bit-per-cell three-dimensional mask-programmable read-only memory
US9093129B2 (en) 2011-09-01 2015-07-28 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising dice with different BEOL structures
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US9117493B2 (en) 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US8921991B2 (en) 2011-09-01 2014-12-30 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory
US8699257B2 (en) 2011-09-01 2014-04-15 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional writable printed memory
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US8890300B2 (en) 2011-09-01 2014-11-18 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die read/write-voltage generator
US9190412B2 (en) 2011-09-01 2015-11-17 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional offset-printed memory
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US9559082B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory comprising dice with different interconnect levels
US9024425B2 (en) 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US9123393B2 (en) 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US8679929B2 (en) * 2011-12-06 2014-03-25 Texas Instruments Incorporated On current in one-time-programmable memory cells
US9001555B2 (en) 2012-03-30 2015-04-07 Chengdu Haicun Ip Technology Llc Small-grain three-dimensional memory
US9293509B2 (en) 2013-03-20 2016-03-22 HangZhou HaiCun Information Technology Co., Ltd. Small-grain three-dimensional memory
US10304495B2 (en) 2014-04-14 2019-05-28 Chengdu Haicun Ip Technology Llc Compact three-dimensional memory with semi-conductive address line portion
US10304553B2 (en) 2014-04-14 2019-05-28 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional memory with an above-substrate decoding stage
US10079239B2 (en) 2014-04-14 2018-09-18 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional mask-programmed read-only memory
US10446193B2 (en) 2014-04-14 2019-10-15 HangZhou HaiCun Information Technology Co., Ltd. Mixed three-dimensional memory
US10199432B2 (en) 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
CN104979352A (zh) 2014-04-14 2015-10-14 成都海存艾匹科技有限公司 混合型三维印录存储器
CN104978990B (zh) 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
US10211258B2 (en) 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
KR102323612B1 (ko) * 2015-11-23 2021-11-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US11170863B2 (en) 2016-04-14 2021-11-09 Southern University Of Science And Technology Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
US10102917B2 (en) 2016-04-14 2018-10-16 Chengdu Haicun Ip Technology Llc Multi-bit-per-cell three-dimensional one-time-programmable memory
US10002872B2 (en) 2016-04-16 2018-06-19 Chengdu Haicun Ip Technology Llc Three-dimensional vertical one-time-programmable memory
US10559574B2 (en) 2016-04-16 2020-02-11 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising Schottky diodes
US10490562B2 (en) 2016-04-16 2019-11-26 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers
CN110534519B (zh) 2018-05-27 2022-04-22 杭州海存信息技术有限公司 改进的三维纵向存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2157489A (en) * 1984-03-23 1985-10-23 Hitachi Ltd A semiconductor integrated circuit memory device
US5296726A (en) * 1993-03-31 1994-03-22 Northern Telecom Limited High value resistive load for an integrated circuit
EP0590319A2 (en) * 1992-10-02 1994-04-06 Matsushita Electric Industrial Co., Ltd. A non-volatile memory cell

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208780A (en) * 1978-08-03 1980-06-24 Rca Corporation Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer
JPH07120720B2 (ja) * 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
JP2650775B2 (ja) * 1990-08-11 1997-09-03 シャープ株式会社 半導体装置の製造方法
JPH05283654A (ja) * 1992-04-03 1993-10-29 Toshiba Corp マスクｒｏｍとその製造方法
JP2690242B2 (ja) * 1992-07-13 1997-12-10 松下電子工業株式会社 半導体固定記憶装置
JP3317459B2 (ja) * 1993-04-30 2002-08-26 ローム株式会社 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、この記憶装置の駆動方法、ならびにこの記憶素子の製造方法
US5469163A (en) * 1993-05-24 1995-11-21 Texas Instruments Incorporated Multiple resonant tunneling circuits for positive digit range-4 base-2 to binary conversion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2157489A (en) * 1984-03-23 1985-10-23 Hitachi Ltd A semiconductor integrated circuit memory device
EP0590319A2 (en) * 1992-10-02 1994-04-06 Matsushita Electric Industrial Co., Ltd. A non-volatile memory cell
US5296726A (en) * 1993-03-31 1994-03-22 Northern Telecom Limited High value resistive load for an integrated circuit

Also Published As

Publication number Publication date
EP0809847B1 (de) 1998-07-22
WO1996025741A3 (de) 1997-02-06
IN185754B (zh) 2001-04-24
AR000974A1 (es) 1997-08-27
US5825686A (en) 1998-10-20
CN1174628A (zh) 1998-02-25
DE59600366D1 (de) 1998-08-27
KR19980702220A (ko) 1998-07-15
JPH11500559A (ja) 1999-01-12
EP0809847A2 (de) 1997-12-03
WO1996025741A2 (de) 1996-08-22
DE19505293A1 (de) 1996-08-22

Similar Documents

Publication Publication Date Title
CN1107321C (zh) 多值的、其信噪比有所改善的固定值存储单元
US6643170B2 (en) Method for operating a multi-level memory cell
JP4674239B2 (ja) 閾値幅調節のためのマルチレベルｏｎｏフラッシュプログラムアルゴリズム
US5792670A (en) Method of manufacturing double polysilicon EEPROM cell and access transistor
CN1647215A (zh) 使用双动态参考的用于多位闪存读取的系统和方法
CN1897282A (zh) 包括具有隔离体的一个mos晶体管的存储单元
US6583479B1 (en) Sidewall NROM and method of manufacture thereof for non-volatile memory cells
KR20060120078A (ko) 게이트 유발 접합 누설 전류를 사용하는 플래시 메모리프로그래밍
KR100395769B1 (ko) 비휘발성 메모리 장치의 소거 방법
KR100244861B1 (ko) 불휘발성 반도체 기억장치
CN1310846A (zh) 电可擦除非易失性存储器
CN100454576C (zh) 半导体元件及其制造方法与记忆体元件及其操作方法
CN1713372A (zh) 识别程序化及抹除存储单元中的逻辑信息的方法
CN1722444B (zh) 电荷捕捉非易失性存储器及其逐个栅极擦除的方法
TWI362666B (en) Method of programming dual cell memory device to store multiple data states per cell
JP4801897B2 (ja) 不揮発性半導体メモリ及びこのメモリの動作方法
Kurata et al. Constant-charge-injection programming for 10-MB/s multilevel AG-AND flash memories
CN1208829C (zh) 非易失存储单元的读取方法
US6768673B1 (en) Method of programming and reading a dual cell memory device
US7907455B2 (en) High VT state used as erase condition in trap based nor flash cell design
CN101677017A (zh) 一种存储器阵列中的非挥发存储单元的运作方法
CN101013703A (zh) 一种用于辅助电荷存储器器件的阵列结构
CN1416174A (zh) 可擦写可编程只读存储器
CN101093840A (zh) 扩展第二位元操作裕度的存储器结构
CN102945850B (zh) 镜像闪存器件及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030430