CN1108808A - 从塑料封装组件中恢复半导体裸芯片的方法 - Google Patents

从塑料封装组件中恢复半导体裸芯片的方法 Download PDF

Info

Publication number
CN1108808A
CN1108808A CN94113437A CN94113437A CN1108808A CN 1108808 A CN1108808 A CN 1108808A CN 94113437 A CN94113437 A CN 94113437A CN 94113437 A CN94113437 A CN 94113437A CN 1108808 A CN1108808 A CN 1108808A
Authority
CN
China
Prior art keywords
chip
assembly
plastic
lead frame
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94113437A
Other languages
English (en)
Other versions
CN1039756C (zh
Inventor
P·达米奥特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1108808A publication Critical patent/CN1108808A/zh
Application granted granted Critical
Publication of CN1039756C publication Critical patent/CN1039756C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明的方法尤其较适用于这样一种类型的塑 料封装组件(10)，其中芯片(11)的接触区通过引线键 合连接到引线导体(12)以及该芯片被浇铸于一种抗 腐蚀的树脂中。所述方法包括以下步骤：a)从上面开 始对该组件(10)进行抛光；b)除去引线框；c)从背面 开始对该组件进行粗抛光；d)把经过上述处理的组 件沉浸在一个温度升到约120℃的热发烟硝酸浴锅 中并维持约8分钟；e)立即通过在环境温度下吹压缩 空气于其上来冷却经上述处理的组件。

Description

本发明涉及塑料密封的半导体芯片，更具体地说，本发明涉及一种在不对该芯片造成任何损伤的情况下从密封该芯片的塑料封装组件中恢复该半导体裸芯片的打开方法。结果，应用该方法可恢复具有充分的功能和可测试性的裸芯片，该芯片可用于任何目的，例如用于检验/观察、分析或重新利用（可能是在修复之后）。本发明的方法可用于任何塑料封装的组件。甚至当该半导体芯片被浇铸于一种抗已知的刻蚀技术的塑料密封树脂中时也是如此。
对于塑料封装元件（在典型情况下是半导体芯片）的结构和失效分析来说，除去塑料封装外壳的技术是绝对必要的。特别是在失效分析的情况下，对一种有缺陷芯片的起因的鉴别意味着该打开方法要保留集成于该芯片中的器件和金属性互连系统的充分的完整性。同样，为了产品的可靠性、物理设计的有效性和对器件结构图形的鉴别的目的从物理意义上来评价超大规模集成电路器件经常是必要的。最后一点是，由于一些供应商甚至不愿出售裸芯片，因此目前在商品市场上可检验的裸芯片的大量供应是不能保证的。以上所述的这种情况已迫使一些组件制造者购买封装好的芯片并在很高的成本下将芯片分解开来进行重新利用。裸芯片的质量是这些组件制造者考虑的主要问题，这是因为他们不想看到已恢复的裸芯片不具有为进行重新利用所需的全部功能。因为该打开方法不但必须使该芯片保留其全部功能，而且必须使该芯片处于可供测试的良好状态，故除了芯片的功能方面的考虑外，芯片的可测试性也是一个主要的考虑方面。因此，要解决的基本问题是发展一种可靠的打开塑料封装组件的方法，应用该方法可在不改变其物理和电的完整性的前提下恢复封于组件中的半导体（在典型情况下是硅）裸芯片。
应用热的发烟硝酸的湿化学方法广泛地用于用氮化硅（Si3N4）和/或氧化硅（SiO2）进行钝化的硅芯片。当硅芯片是用聚酰亚胺进行钝化时，因为硝酸对聚酰亚胺材料造成损伤从而不能保留芯片的原有功能（在聚酰亚胺钝化的情况下只用手工抛光），故上述湿化学方法不能应用。当很硬的、抗腐蚀的塑性树脂作为浇铸化合物用于密封芯片时，对于用SiO2/Si3N4进行钝化的硅芯片来说近来出现一个更具体的问题。举例来说，TOSHIBA KE 2000H塑性树脂属于这一类。该塑性树脂在密封性、可靠性和纯度（污染物含量极少）方面具有良好的性能。但遗憾的是因为这种塑性树脂能完全地耐包括热发烟硝酸在内的所有的酸的腐蚀，故在不损伤被密封的芯片的情况下将其完全去除显然是一个非常困难的任务。
图1示出一个常规的SOJ（小外形J状引线）型的塑料封装组件，在该组件内浇铸入一个半导体芯片。图1（A）示出该塑料封装组件的一个去除了部分塑料封装的剖面图，图1（B）示出该组件的截面图，以及图1（C）示出在该芯片的终端连接系统附近的局部放大示意图。现在回到图1，在图1中示出一个常规的、封入一个有源面朝上安装的硅芯片11的塑料封装组件10。该塑料封装组件10具有许多条延伸通过塑料密封树脂13的引线框导体12，该导体12最好通过一层复合聚合物14粘结到该硅芯片11上。在典型情况下，该复合层由一种分层结构组成，该分层结构由一个底部的聚酰亚胺聚合物层14a粘到一个第一阻挡层14b上而形成。该第一阻挡层是一个熔点大于175℃的、不含有离化物质的聚合物材料薄膜。一种可用作第一阻挡层的聚合物材料是KAPTON（Dupont公司的商标）。直径为30μm的金线15用热超声法键合在该引线框的每条导体与该芯片的接触区之间。此外，如该引线框导体散发出多余的、会对该芯片造成损伤的热量的话，可看出该复合聚合物层14显然是有用的。
在图1的放大视图（C）中示出金线15键合到芯片11上的终端连接系统附近的较详细的结构。现在转到图1（C）上来，在图1（C）中示出一个由硅衬底16（其中形成有源/无源器件）直至包含钨柱（未示出）的磷硅玻璃（PSG）组成的标准硅芯片11。第一金属化层（M1）由分型面17来表示。在该分型面17上形成一个钝化层18。在典型情况下，根据本发明的范围，正如本领域的一般技术人员所知道的，该钝化层18是由诸如氮化硅（Si3N4）和/或二氧化硅（SiO2）等的无机材料制成的。在该钝化层18中形成一个开口或通孔。在该通孔内形成第二金属化层（M2）并导致成为一个金线15键合在其上的接触区19。举例来说，按照一种用于制造16兆位DRAM芯片的先进的CMOS技术，该第一和第二金属化层分别由下述复合冶金化层组成：Ti-AlCuSi-TiN-Si和Ti-AlCuSi-TiN。金线15的另一端键合到引线框（未示出）的内引线或导体12之中的一条上。当金线15用热超声法键合到芯片接触区19上时，在该处形成一个球状的连接点20，这一点从图1的放大视图（C）中可清楚地看出。
在图1的最佳实施例中，芯片接触区19位于沿纵向的芯片11的中心区域内。如是这样的话，图1所示的塑料封装组件10在许多方面是很有吸引力的。该复合聚合物层14除了起到其作为第一阻挡层的作用处，它与导体12（它复盖该芯片表面的很大的部分）结合在一起有利于芯片产生的热量的发散。此外，短的连接线15有助于芯片的较快的响应。这种特殊的将芯片/封装结合起来的技术在共同转让的美国专利4  796  098和4  862  245中进行了描述。该技术广泛地用于1、4和16兆位DRAM芯片的封装（在后者的情况下，包含芯片接触区的中心区域是在横向上而不是如图1所示那样在纵向上），目前该技术被称为A-线（A代表区域-窗口）。
现在结合图2和图3来描述一种能除去诸如TOSHIBA  KE  2000H（它广泛地用于上述先进的半导体存储器产品的封装）那样的硬的浇铸树脂的常规打开方法的不同工艺步骤。
图2示出在该打开方法的不同阶段的图1的组件10的情况。图3（A）和图3（B）是示出等离子刻蚀前后在芯片终端连接系统附近的放大视图的微照片。值得注意的是在常规的打开方法中根本不用热发烟硝酸。
1）用一种金属磨盘（粒度为60μm，转速为300rpm）和一种诸如PRESI  Mecapol  P  250的常规手动抛光器对图1所示的组件10的顶部表面进行粗磨直到达到引线框为止。最好对本步骤进行监测以免对顶部表面进行过份的抛光，因为这样做会损坏终端连接系统。在本抛光步骤中调整组件顶部表面对于磨盘的平面度是可取的。本步骤完成后得到的组件示于图2（A）。
2）用一对镊子简单地从组件10处除去引线框。本步骤完成后得到的组件示于图2（B）。
3）继续进行抛光以除去复合聚合物层14。应用与步骤1）同样的金属磨盘来除去K  APTON顶部层14b。最好用具有较小粒度（如9μm）的金属磨盘来除去底部的聚酰亚胺层14a。必须对本抛光步骤进行仔细的监测，必须在侵蚀防护性的钝化层18之前停止抛光。本步骤完成后得到的组件示于图2（C）。因为密封塑性树脂13比聚合物材料层14硬得多，一旦后者已被全部除去，仍然留下少量的塑性树脂13复盖在芯片的中心区域，这种复盖层不利于芯片分析，尤其是因为它妨碍对芯片的直观观察。图3（A）的微照片示出埋于在抛光步骤之后遗留的塑性树脂复盖层内的球状连接点20的衬垫状部分。
4）除去这种遗留的塑性树脂复盖层通常需要两个子步骤，即第一个相对来说较粗的抛光步骤和第二个精细的氧等离子刻蚀步骤。因为已知无机材料对氧等离子体是敏感的，故后者的子步骤必须在尽可能最短的时间内进行。
在子步骤4-1中，用一种布盘（粒度为6μm）和一种抛光剂（Buehler  Diamond……）对组件顶部表面进行软性抛光以除去该遗留的塑性树脂复盖层的绝大部分。同样，必须注意避免对下面的钝化层18造成任何损伤，从而来保留芯片的全部功能。
在子步骤4-2中，在一种各向同性的RIE刻蚀机中对经过上述子步骤4-1的组件顶部表面进行在氧气氛中的等离子刻蚀。也必须对本步骤进行仔细的监测。该刻蚀时间必须足以除去所有遗留的塑性树脂复盖层，但不能太长以免损伤上述钝化层18。一种适合于完成该子步骤的RIE系统是PLASSYS  MDS  150。主要的操作参数：功率为850W，在30分的两个周期内的氧流量为20cc。最后，在去离子水中冲洗芯片。从图2（D）中可清楚地看出，在该工艺的这个阶段，该芯片仍然部分地被浇铸于该塑性树脂内，即该树脂密封芯片11的无源面和侧壁。图3（B）的微照片示出在该工艺的这个最后阶段仍保持键合到芯片接触区的状态的衬垫状部分（当成功地完成所有步骤时）。
这种常规的打开方法有一些不便之处。必须对目的在于除去聚合物层14和至少部分地除去遗留的塑性树脂复盖层的抛光步骤进行非常精确的控制，以避免破坏芯片终端连接系统（该系统的完整性对于可测试性来说是很需要的）以及损伤钝化层（为了保留芯片中的器件功能）。此外按照本方法，等离子刻蚀是必要的，因此就需要一台昂贵的等离子RIE刻蚀机。该等离子刻蚀子步骤的持续时间相对来说较长（1小时的工艺持续时间）以及因为氧等离子体易于损伤SiO2/Si3N4的芯片钝化层18，故需要对等离子刻蚀进行精确的控制。事实上，要除去在中心区域的所有遗留的塑性树脂复盖层是不可能的，因此芯片的可测试性经常小于10%。此外，已广泛地观察到有害的污染效应。污染是由于周围的塑料的存在而产生的，这种塑料引起RIE刻蚀机内壁的污染并在其后也污染扫描电镜（SEM）装置。作为最终的结果，上面描述的常规的打开方法引起很多顾虑：结果因操作者而异、成功率低、样品准备时间长以及终端连接系统经常被损坏。此外，当芯片的尺寸变大时该方法变得更困难，这一点意味着在较近的将来可预料本方法的效率是低的。因此，这种常规的打开方法在许多方面是不能令人满意的。
因此本发明的第一个目的是提供一种对芯片的功能性和可测试性不造成损害的从塑料封装组件中恢复半导体裸芯片的方法。
本发明的第二个目的是提供一种可以完全除去塑料密封树脂的从塑料封装组件中恢复半导体裸芯片的方法。
本发明的第三个目的是提供一种保留终端连接系统的完整性的从塑料封装组件中恢复半导体裸芯片的方法。
本发明的第四个目的是提供一种可应用于任何类型的塑料密封树脂的从塑料封装组件中恢复半导体裸芯片的方法。
本发明的第五个目的是提供一种很简单和廉价的从塑料封装组件中恢复半导体裸芯片的方法。
本发明的第六个目的是提供一种对芯片以及工艺/检验设备不会引起任何污染的从塑料封装组件中恢复半导体裸芯片的方法。
本发明的第七个目的是提供一种可实现完全自动化的从塑料封装组件中恢复半导体裸芯片的方法。
本发明的打开方法的目的在于从浇铸硅裸芯片的塑料封装组件中恢复无损伤的硅裸芯片。对于下述这样一种类型的塑料封装组件，其中芯片具有通过引线键合连接到引线框的导体的接触区以及芯片被浇铸于一种抗热发烟硝酸腐蚀的塑料密封树脂内，上述打开方法基本上包括以下步骤：
1）从上面开始对组件进行抛光直到露出引线框为止;
2）除去引线框;
3）从背面开始对组件进行粗抛直到露出硅芯片的无源面为止;
4）把经过上述步骤的组件沉浸在温度在约80℃至150℃之间的热发烟硝酸中维持一段约4分至10分之间的时间;
5）立即冷却经过上述步骤的组件以建立一个热冲击，这样一来所有的塑料密封树脂的遗留部分均被除去，只留下所要的硅裸芯片。
在可能是最后一个步骤的清洗步骤后，就可以对芯片进行分析。
如果要进行电测试的话，就轮到要除去球状的连接点，通过把芯片浸在一种汞浴中的方法来露出芯片接触区。这一步骤可根据需要选择进行。
在最佳实施例中，通过将组件沉浸在纯的温度为120℃的热发烟硝酸中维持8分，然后在环境温度下把压缩空气吹到芯片上来冷却组件的方法来建立热冲击。
本发明的方法可在不损伤芯片（特别是其钝化层）的情况下除去全部塑料密封树脂，由此来保留芯片的功能。因为不再有任何遗留的塑性树脂复盖在芯片的中心区域上，从而芯片的可测试性达到最大（100%）。
在以下的权利要求书中陈述了本发明的被认为是新颖的特征。通过参照以下的一个说明性的实施例的详细描述并结合附图可以很好地理解本发明本身及其另外的目的和优点。
图1示出一个常规的SOJ（小外形J状引线）型的塑料封装组件（一个半导体芯片被浇铸于其中）。图1（A）示出除去了一部分塑料封装的塑料封装组件的一个剖面图，（B）示出该组件的一个截面图，以及（C）示出在芯片终端连接系统附近的一个放大了的示意图。
图2示出按照从塑料封装组件中恢复裸芯片的先有技术的一个常规方法在不同的工艺阶段的图1所示的组件的情况。
图3（A）和（B）是示出按照该常规方法在等离子刻蚀步骤前后芯片终端连接系统的放大图的微照片。
图4示出按照本发明的方法的一个最佳实施例在不同的工艺阶段的图1所示的组件的情况。
图5（A）和（B）是示出在金的球状连结点已被除去的前后芯片终端连接系统的放大图的微照片。
现在结合说明不同工艺步骤的图4来描述本发明的方法的一个最佳实施例。
1）把标号为10的组件夹紧在一个手持的工件夹具中或固定到该抛光装置的一个臂上。把组件放到面朝下的抛光盘处。在具有粒度为从120至200μm（不是临界的）的一个旋转的金刚石金属磨盘上对组件10的顶部表面进行抛光以除去塑料密封树脂13的顶部。继续进行抛光直到露出引线框的金属导体12为止。操作条件与上面给出的关于常规方法的操作条件是相同的。图4（A）说明在该工艺的这个阶段的组件10。
2）从图4（B）中可清楚地看出，如标准方法那样用镊子除去引线框。现在可对组件顶部表面进行一个精细的附加抛光步骤以除去在引线框下面的胶粘物的痕迹。这一步骤可根据需要选择是否进行。
以上的步骤1和2与上述常规打开方法的相应步骤是完全相同的。但是步骤1不需要进行仔细的监测。对于引线框是否损坏是不关心的。事实上，甚至可以允许抛光到KAPTON薄层14b（见图1）。
3）然后，按照本发明的内容，用与步骤1）中所述的类似操作条件完成在组件10的背面的粗抛。一种粒度为120μm的磨盘足以除去塑料密封树脂13直到露出半导体芯片11的无源面为止。可通过测量遗留的树脂厚度或通过光探测来自动地进行监测。图4（C）中示出在步骤3）结束时的组件。
4）现在仍按照本发明的内容进行一个对该组件的热冲击的主要步骤。最好是在以下三个相继的加热、冷却和加热的子步骤中来完成该热冲击。
按照子步骤4-1，把该组件沉浸在一个含热发烟纯硝酸的容器内，该容器被放置于一个温度升至约120℃的热板上。该子步骤的持续时间约8分。虽然在有些情况下，常用加热可能就足够了，但应用发烟硝酸已证明是很有效的，原因是应用发烟硝酸与加热结合在一起在本步骤的终了时（正如将要解释的那样）可全部除去塑性树脂13。
在子步骤4-2中，迅速地使加热了的组件10受到一个快冷却过程。举例来说，将一种压缩气体（例如空气或一种中性气体）在较低的或环境温度下吹到组件上。在子步骤4-2的终了时，全部或几乎全部遗留的塑性树脂部分发生破裂，只保留无任何损伤的裸芯片。
在子步骤4-3中，再次将该芯片沉浸在热发烟硝酸中。实施本步骤是为了更彻底地除去可能在本方法的这个阶段遗留的任何塑料残余物。热板的温度仍约为120℃，持续时间约3-4分。
最后将裸芯片放在去离子水中冲洗，然后如标准方法那样用一种浸于丙酮中的复制薄膜进行清洗。至此就可以进行对于芯片的观察/分析。在本工艺的这个阶段，正如图4（D）示出的那样，在无损伤的情况下恢复了裸芯片。从图5（A）的微照片中可以清楚地看出，与上述常规方法的结果相反，在本发明的方法的结果中芯片终端连接系统没有损坏。
5）如现在需对芯片进行测试的话，则要除去金的球状连接点。为此目的，让芯片11以有源面朝下的方式浮在一个搅拌的汞浴上，在一段有限的时间周期内（例如约45分）维持该汞浴的搅拌，这样来使金线15和球状连接点20不被全部除去，而只是保留在该处露出的镀一层薄金的芯片部分，这一点从图5（B）的微照片上可看得很清楚。这一步骤对于改善芯片的可测试性来说是很需要的，这是因为否则的话用一个探针尖端来接触如图5（A）所示的终端连接系统的遗留部分将是很困难的。相反地，用上述探针尖端来接触露出的相对来说较平坦的和大的接触区是很容易的。最后，如标准方法那样用一种复制薄膜（乙酰纤维素）对芯片11进行清洗。
应用本发明的方法可除去在用SiO2或Si3N4钝化的集成电路芯片的范围内的任何类型的塑料密封树脂。本方法不适用于用聚酰亚胺钝化的芯片。从已用本发明的方法处理过的组件中可得到表现出100%的功能性和可测试性的芯片。特别是，芯片的接触区未被剥蚀，可用测试探针来进行良好的电接触。除此之外，在芯片的功能性方面来说，没有观察到物理的或电的退化现象。本发明的打开方法对于将已恢复的裸芯片用于检验/观察或失效分析的目的来说已证明是非常有用的。但当为了重新利用（可能在经过修复之后）的目的而恢复芯片时，本方法也是很有利的。相对于以往的工艺方法来说，本发明的方法保持了芯片终端连接系统的完整性。此外，芯片无任何污染（没有塑料残余物）。本发明的打开方法是比较简单的和廉价的（不需要RIE刻蚀机），并已显示出高达100%的成功率。
本发明的方法适用于诸如小外形J状引线（SOJ）外壳、塑封有引线芯片载体外壳（PLCC）、小外形外壳（SOP）等许多类型的塑料封装组件。上述的打开方法也可直接应用于许多别的类型的电子元件。

Claims (5)

1、一种从一种类型的塑料封装组件(10)恢复一个无损伤的半导体裸芯片(11)的方法，在该类型的塑料封装组件(10)中该芯片的接触区(19)通过键合的金属引线(15)连接到一个引线框的导体(12)上以及该芯片被浇铸于一种耐发烟硝酸腐蚀的塑性密封树脂(13)中，上述打开方法的特征包括以下步骤：
a)从上面开始对该组件进行抛光直到露出引线框的导体为止；
b)除去引线框；
c)从背面开始对该组件进行粗抛直到大致露出该硅片的无源面为止；
d)在不对该芯片的功能性产生有害影响的情况下加热经过上述处理的组件至高于约80℃的温度并维持一个确定的时间周期；
e)立即冷却上述组件以建立一个热冲击，由此除去所有该塑料密封树脂的遗留部分并保留所需要的硅裸芯片。
2、权利要求1的方法的特征还包括以下步骤：
f）除去在上述芯片接触区附近的引线。
3、权利要求1或2的方法的特征在于加热经上述处理的组件的上述步骤d）由以下子步骤组成：
d1）把该组件沉浸在一个温度升到约80℃至约150℃之间的热发烟硝酸的浴锅中维持一段约4分至约10分之间的时间。
4、权利要求1、2或3的方法的特征在于建立一个热冲击的上述步骤e）由以下子步骤组成：
e1）在环境温度下吹压缩空气。
5、上述任何一条权利要求的方法的特征在于步骤：
f）存在于将该芯片浸在一个搅拌的汞浴中维持约45分。
CN94113437A 1994-02-22 1994-12-31 从塑料封装组件中恢复半导体裸芯片的方法 Expired - Fee Related CN1039756C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94480015A EP0668611A1 (en) 1994-02-22 1994-02-22 Method for recovering bare semiconductor chips from plastic packaged modules
EP94480015.0 1994-02-22

Publications (2)

Publication Number Publication Date
CN1108808A true CN1108808A (zh) 1995-09-20
CN1039756C CN1039756C (zh) 1998-09-09

Family

ID=8218113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94113437A Expired - Fee Related CN1039756C (zh) 1994-02-22 1994-12-31 从塑料封装组件中恢复半导体裸芯片的方法

Country Status (7)

Country Link
US (1) US5424254A (zh)
EP (1) EP0668611A1 (zh)
JP (1) JP2688178B2 (zh)
KR (1) KR0143951B1 (zh)
CN (1) CN1039756C (zh)
MY (1) MY113986A (zh)
TW (1) TW282568B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023274A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 一种去除芯片陶瓷封装体的方法
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN102565680A (zh) * 2010-12-27 2012-07-11 无锡华润上华半导体有限公司 半导体器件的失效分析方法
CN103824756A (zh) * 2012-11-16 2014-05-28 中芯国际集成电路制造(上海)有限公司 去除封装结构的方法
CN105070649A (zh) * 2015-08-12 2015-11-18 上海华力微电子有限公司 一种引线键合去除的方法
CN105206546A (zh) * 2015-09-10 2015-12-30 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN105301475A (zh) * 2015-09-22 2016-02-03 上海华虹宏力半导体制造有限公司 封装芯片背面失效定点的方法
CN106920759A (zh) * 2015-12-28 2017-07-04 上海新微技术研发中心有限公司 一种芯片保护壳去除方法及装置
CN112969931A (zh) * 2018-10-31 2021-06-15 采埃孚股份公司 传感器组件

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700697A (en) * 1993-02-01 1997-12-23 Silicon Packaging Technology Method for packaging an integrated circuit using a reconstructed package
US6482013B2 (en) * 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5591649A (en) * 1995-01-19 1997-01-07 Texas Instruments Incorporated Process of removing a tape automated bonded semiconductor from bonded leads
US6551845B1 (en) * 1996-01-02 2003-04-22 Micron Technology, Inc. Method of temporarily securing a die to a burn-in carrier
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5698474A (en) * 1996-02-26 1997-12-16 Hypervision, Inc. High speed diamond-based machining of silicon semiconductor die in wafer and packaged form for backside emission microscope detection
US6043100A (en) * 1996-04-19 2000-03-28 Weaver; Kevin Chip on tape die reframe process
JP3417247B2 (ja) * 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法
US5923946A (en) * 1997-04-17 1999-07-13 Cree Research, Inc. Recovery of surface-ready silicon carbide substrates
US5976897A (en) * 1997-10-10 1999-11-02 Advanced Micro Devices, Inc. Method of protecting device leads of a packaged integrated circuit
US6342398B1 (en) 1998-12-17 2002-01-29 Taiwan Semiconductor Manufacturing Company Method of backside emission analysis for BGA packaged IC's
US6329212B1 (en) * 1999-01-08 2001-12-11 Advanced Micro Devices, Inc. Process for exposing for analysis the back side of a semiconductor die mounted in a package
US6294028B1 (en) 1999-04-23 2001-09-25 International Business Machines Corporation Mercury process gold ballbond removal apparatus
US6335208B1 (en) 1999-05-10 2002-01-01 Intersil Americas Inc. Laser decapsulation method
US6452176B1 (en) 1999-07-22 2002-09-17 Advanced Micro Devices, Inc. Arrangement and method for using electron channeling patterns to detect substrate damage
US6387206B1 (en) 1999-08-17 2002-05-14 Advanced Micro Devices, Inc. Method and system for plastic package decapsulation of electronic devices
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6429028B1 (en) 2000-08-29 2002-08-06 Dpa Labs, Incorporated Process to remove semiconductor chips from a plastic package
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
US6630369B2 (en) * 2001-07-17 2003-10-07 Ultra Tec Manufacturing, Inc. Sample preparation apparatus and method
EP1440608B1 (de) * 2001-11-02 2006-02-15 ATMEL Germany GmbH Verfahren zum offnen eines kunststoffgehauses einer elektronischen baugruppe
DE10154017A1 (de) * 2001-11-02 2003-05-15 Atmel Germany Gmbh Verfahren zum Schutz einer kunststoffgehäusten elektronischen Baugruppe
US6521479B1 (en) * 2001-12-28 2003-02-18 Texas Instruments Incorporated Repackaging semiconductor IC devices for failure analysis
US7067332B1 (en) * 2004-03-16 2006-06-27 Altera Corporation Method for die removal from plastic packages
WO2007040688A2 (en) * 2005-09-30 2007-04-12 Bae Systems Information And Electronic Systems Integration Inc. Cmos process for fabrication of ultra small or non standard size or shape semiconductor die
KR100744029B1 (ko) * 2006-04-07 2007-07-30 주식회사 하이닉스반도체 페키지된 반도체 칩의 디캡 방법
KR100806324B1 (ko) * 2007-01-05 2008-02-27 (주)엠아이반도체 반도체 불량분석을 위한 웨이퍼 에칭 시스템 및 방법
US7981698B2 (en) * 2007-03-09 2011-07-19 The Charles Stark Draper Laboratory, Inc. Removal of integrated circuits from packages
KR101149865B1 (ko) * 2010-02-04 2012-05-24 한국생산기술연구원 반도체 칩 패키지에서 반도체 칩 분리 방법
CN102163537B (zh) * 2010-02-24 2012-10-17 中芯国际集成电路制造(上海)有限公司 一种废弃芯片单元回收利用方法
US20120288966A1 (en) * 2011-05-12 2012-11-15 Ming-Teng Hsieh Method for decapsulating integrated circuit package
JP5846153B2 (ja) * 2013-04-26 2016-01-20 トヨタ自動車株式会社 半導体装置および半導体装置の研磨方法
CN109188212B (zh) * 2018-08-09 2020-09-11 安徽干城电子科技有限公司 一种塑封微电子器件绝缘性测试设备
RU199130U1 (ru) * 2020-03-16 2020-08-17 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Маска для декорпусирования устройств микроэлектроники в полимерном корпусе
RU2738466C1 (ru) * 2020-09-25 2020-12-14 Закрытое акционерное общество "СуперОкс" (ЗАО "СуперОкс") Способ изготовления высокотемпературных сверхпроводниковых лент второго поколения
CN117080066B (zh) * 2023-10-13 2024-01-26 深圳基本半导体有限公司 一种碳化硅芯片表层的去层的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5942976B2 (ja) * 1979-06-08 1984-10-18 富士通株式会社 エポキシ樹脂封止電子部品の開封方法
JPS58137736A (ja) * 1982-02-10 1983-08-16 Matsushita Electronics Corp 保護膜評価試験方法
JPS63184347A (ja) * 1987-01-27 1988-07-29 Matsushita Electric Works Ltd 半導体パツケ−ジの開封方法
JPH02301144A (ja) * 1989-05-15 1990-12-13 Nec Corp 外郭体樹脂剥離方法
JPH04184957A (ja) * 1990-11-20 1992-07-01 Nec Corp Ｉｃパッケージの開封方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023274A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 一种去除芯片陶瓷封装体的方法
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN102565680B (zh) * 2010-12-27 2016-09-14 无锡华润上华半导体有限公司 半导体器件的失效分析方法
CN102565680A (zh) * 2010-12-27 2012-07-11 无锡华润上华半导体有限公司 半导体器件的失效分析方法
CN103824756A (zh) * 2012-11-16 2014-05-28 中芯国际集成电路制造(上海)有限公司 去除封装结构的方法
CN105070649A (zh) * 2015-08-12 2015-11-18 上海华力微电子有限公司 一种引线键合去除的方法
CN105070649B (zh) * 2015-08-12 2018-08-14 上海华力微电子有限公司 一种引线键合去除的方法
CN105206546B (zh) * 2015-09-10 2017-11-21 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN105206546A (zh) * 2015-09-10 2015-12-30 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN105301475A (zh) * 2015-09-22 2016-02-03 上海华虹宏力半导体制造有限公司 封装芯片背面失效定点的方法
CN106920759A (zh) * 2015-12-28 2017-07-04 上海新微技术研发中心有限公司 一种芯片保护壳去除方法及装置
CN106920759B (zh) * 2015-12-28 2020-04-24 上海新微技术研发中心有限公司 一种芯片保护壳去除方法及装置
CN112969931A (zh) * 2018-10-31 2021-06-15 采埃孚股份公司 传感器组件

Also Published As

Publication number Publication date
JPH07240429A (ja) 1995-09-12
TW282568B (zh) 1996-08-01
JP2688178B2 (ja) 1997-12-08
MY113986A (en) 2002-07-31
US5424254A (en) 1995-06-13
EP0668611A1 (en) 1995-08-23
CN1039756C (zh) 1998-09-09
KR0143951B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
CN1039756C (zh) 从塑料封装组件中恢复半导体裸芯片的方法
US20060065290A1 (en) Working surface cleaning system and method
US20100055916A1 (en) Method for decapsulating package
Sethu Reducing non-stick on pad for wire bond: A review
JP2006245468A (ja) 半導体装置の製造方法
US6358852B1 (en) Decapsulation techniques for multi-chip (MCP) devices
CN102023274B (zh) 一种去除芯片陶瓷封装体的方法
US6342398B1 (en) Method of backside emission analysis for BGA packaged IC's
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2006196592A (ja) 樹脂封止型半導体装置の検査方法
US5990543A (en) Reframed chip-on-tape die
JP3107056B2 (ja) 樹脂封止型半導体装置の開封方法
JP2002141311A (ja) ウェーハの研磨方法及びウェーハの洗浄方法
JP3424649B2 (ja) 半導体装置の故障解析方法
Schafft Failure analysis of wire bonds
Ngo Die Exposure
Prejean et al. CMOS backside deprocessing with TMAH/IPA as a sample preparation procedure for failure analysis
Chew et al. Novel backside sample preparation processes for advanced CMOS integrated circuits failure analysis
JPH01164041A (ja) バンプ構造を有するｉｃ素子とその製造方法
Heusinger-Jonda et al. Enabling True Root Cause Failure Analysis Using an Atmospheric Oxygen-Only Plasma for Decapsulation of Advanced Packages
Flores Failure Analysis of Stacked-Chip Scale Package
JP2005265829A (ja) 半導体素子の故障解析方法
US20050196900A1 (en) Substrate protection system, device and method
KR0177274B1 (ko) 베어칩 테스트용 노운굿다이 구조
JPH02196446A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee