CN1109216A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1109216A
CN1109216A CN94115769A CN94115769A CN1109216A CN 1109216 A CN1109216 A CN 1109216A CN 94115769 A CN94115769 A CN 94115769A CN 94115769 A CN94115769 A CN 94115769A CN 1109216 A CN1109216 A CN 1109216A
Authority
CN
China
Prior art keywords
layer
mentioned
film
teos
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94115769A
Other languages
English (en)
Other versions
CN1050694C (zh
Inventor
矢野航作
杉山龙男
上田聪
野村登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1109216A publication Critical patent/CN1109216A/zh
Application granted granted Critical
Publication of CN1050694C publication Critical patent/CN1050694C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832Multiple layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在半导体基板的一主面上部分地形成第一层布 线层之后,在半导体基板的一主面和第一层布线层上 边,在整个面上形成第一层硅氧化膜。在第一层硅氧 化膜上边,在整个面上形成由环六甲基二硅氮烷构成 的分子层之后,在该分子层上,利用用臭氧和四乙氧 基硅烷进行反应的CVD法形成第二层硅氧化膜。 在第二层硅氧化膜上边部分地形成第二层布线层。

Description

本发明是关于半导体装置及其制造方法,特别是关于在超LSI的多层布线的制作工艺中,要实现其膜厚具有优良的均一性的层间绝缘膜的半导体装置及其制造方法的发明。
半导体装置的高密度化和高集成化取得了惊人的进步,与之相伴而来的是,在半导体装置中,就要求微细化的布线构造,或自如运用多层布线技术的布线构造。这样一来,在把下层布线与上层布线绝缘分隔开来的层间绝缘膜中,对均一地填平在半导体基板上形成的微细而且具有高纵横尺寸比的第一层布线的台阶的技术的要求,就变得越来越严了。近年来,作为对此课题的有力的解决办法,人们正积极地进行利用四乙氧基硅烷(tatraethoxysilane,以下,称之为TEOS)和臭氧(以下,称之为O3)进行反应的常压CVD法的研究。
以下,参照附图,对上述旧有半导体装置制造方法的一例进行说明。
图11(a)-(c)给出了旧有的半导体装置的制造方法的各个制作工艺。如图11(a)所示,在半导体基板10上边,分别形成绝缘隔离用LO  COS膜11,由多晶硅膜组成的栅极电极12,含有氧化硼和氧化磷的SiO2膜(以下,称之为BPSG膜)13,由杂质扩散区形成的源区和漏区14,由钨(以下,称之为W)形成的源电极或漏电极15,以及由含有硅(约1%左右)和铜(约0.5%左右)的铝合金膜形成的第2布线层16。此外,在图11(a)中,17表示栅极绝缘膜。
其次,如图11(b)所示,用以TEOS为原料气体的等离子体CVD法,在第一层布线层16上形成SiO2膜(以下,称之为P-TEOS膜)21。
接下来,如图11(C)所示,在用应用TEOS和O3进行反应的常正CVD法,在P-TEOS膜21的上边形成SiO2膜(以下,称之为TEOS-O3膜)22之后,在TEOS-O3膜22的上边,形成第2布线层23。
但是,在上述半导体装置的制造方法中所采用的应用TEOS和O3进行反应常压CVD法,具有强烈的依赖于基底表面的特性。就是说在基底膜,即在P-TEOS膜21上混合存在着亲水性部分和排水性部分的情况下,如以下所说明的那样,在P-TEPS膜21上的亲水性部分和排水性部分上,有着TEOS-O3膜22的形成速度及膜质不同的问题。
图12给出了在第2布线层16上形成的P-TEOS膜21的断面构造的原子级的状态。由于第2布线层16上边的P-TEOS膜21的表面具有凸状的断面构造,由于为了淀积P-TEOS膜21而进行等离子体CVD时,P-TEOS膜21多曝露于离子材料和电子中,故Si和O之间的原子间结合其成了良好的状态,即未结合键少的状态。通常,在大气层中,未结合键上连接有羟基(图中用-OH来表示)。另一方面,第一布线层16相互之间的沟部的表面,很少曝露于离子材料和电子之中,故形成了未结合键(由于曝露于大气之中,变成了连接有一OH的形状)多的状态。人们认为,由于P-TEOS膜21的表面状态不一样,就形成了在TEOS-O3膜22上的膜厚不均匀。
在旧有的半导体装置的制造方法中,由于混合存在着基底膜的材质的不同,或者在基底膜上混合存在着亲水性部分和排水性部分,故淀积于基底膜上的TEOS-O3膜22的形成速度和膜质就不相同,所以,就存在着在TEOS膜22的表面上生成凹凸,或者使TEOS-O3膜22的膜质变坏这样的问题。
在以下的文献中,给出了采用使P-TEOS膜21曝露于N2气体所形成的等离子体中的办法以稳定基底膜表面的方法,这些文献是:
1)K.Fujino,Y.Nishimoto,N.Tokunasu and K.Maeda:“Surface Modification of Base Materials for TEOS/O3Atomospheric Pressure Chemical Vapor Deposition”,J.Electrochem.Soc.,Vol.139,No.6(1992)P.1690
2)佐藤伸良,太器与洋,桥本毅,鼓谷明彦,石原干士:“TEOS-O3常压CVD SiO2膜对基底的依赖性”,1992年第39届应用物理学会春季讲演会予稿集,29a-ZG-4,P.646。
3).小谷秀夫,松进安次:“有机硅系VCD技术”,半导体研究36,P.18。
4)H.Kotani,M.Matsumura,A.fujii,H.Genjou  and  Nagao:“Low-Temperature  APCVD  Ozide  Using  TEOS-Ozone  Chemistry  for  Multilevel  Interconnections”,Tech.Dig,International  Electron  Devices  Meeting(1989)P.669。
5)西本右子,前田和夫:“用等离子体后处理来降低TEOS-O3CVD膜的吸湿性”,月刊Semiconductor World,1993.2,P.82。
6)细田幸男,原田秀树,清水敦男,渡部洁:“对TEOS-O3常压CVD NSG膜的吸湿性的低温退火的效果),Semiconductor World,93.2月号,P.77。
然而,当把P-TEOS膜21曝露于N2气体形成的等离子体中去的时候,人们认为,P-TEOS膜21的表面将会变成下述两种形状中的任一种。
一种形状,如图13所示,用由N2气体形成的等离子体切断Si-O-Si的结合或Si-OH的结合,使未结合键(在图13中表示为Si-或SiO-的形式)增加。另外一种形状,如图14所示,用由N2气体组成的等离子体,使Si和N连接成Si-N-Si的形式,减少了未结合键。
然而,不论在哪一种情况下,在用由N2气体形成的等离子体处理时,飞到P-TEOS膜21表面上来的N离子或者电子,如图13或者图14所示,在基底膜的凸部,从角度为θ1的方向飞来,在基底膜的凹部则从角度θ2的方向飞来。这种飞来角度的差异,招致了到达这些部位的离子或电子的量的不同。就如从图13和图14弄清楚的那样,在凸出部分的θ1约为180℃,而在凹进部分的θ2,其值却极其之小,而且,这个值因凹部的形状而异。这个现象表明,尽管人们想要控制P-TEOS膜21的表面状态,用由N2气体形成的等离子体处理,却依赖于基底(第1布线层16)的形状,这将是使对P-TEOS膜21的控制变难的主要因素。
这样一来,用由N2气体形成的等离子体进行等离子体处理的方法,就存在着这么一个问题:P-TEOS膜21将取决于有无第一布线层16而变成台阶形状,而由于P-TEOS膜21的台阶形状不一样,用由N2气体形成的等离子体处理的效果也不一样。
另外,用由N2气体形成的等离子体进行等离子体处理的方法,还存在着这样的问题:由于基底上必须要有P-TEOS膜21,同时,又必须具备进行由N2气体形成的等离子体处理的装置,故招致了处理条件和处理工艺的复杂化。
本发明的目的是:提供这样一种半导体装置,使得用应用TEOS和O3进行反应的常压CVD法淀积的硅氧化膜,例如TEOS-O3膜,其基底膜的表面是均一的。本发明同时提供这样一种半导体装置的制造方法。
本发明是基于这样一种从实际观察中得来的见解而产生的:TEOS-O3膜对基底膜的依赖性,起因于下述两种理由。一个理由是:由于基底膜材料种类不同,故TEOS-O3膜的膜厚因部位而异。另一个理由是:由于在基底膜上混合存在着亲水性部分和排水性部分,使得淀积速度和淀积延迟时间各不相同。基于这种见解,本发明采用在淀积TEOS-O3膜之前的基底膜上形成由具有排水基的分子组成的分子层的办法,或者采用应用涂敷液体或喷蒸汽而产生气相固相界面反应以形成分子层的办法,以排除上述原因。
本发明所涉及的半导体装置,具备有:半导体基板,在该半导体基板的一主面上的部分区域形成的第1布线层,在上述半导体基板的一主面和上述第1布线层上,在整个面上形成的第1硅氧化膜,在该第1硅氧化膜的整个面上形成的,由具有排水基的分子组成的分子层,由利用臭氧与有机系硅进行反应的CVD法在上述分子层的整个面上形成的第2硅氧化膜以及在上述第2硅氧化膜上部分区域形成的第2布线层。
本发明涉及的半导体装置的第一种制造方法具有下述工艺。在半导体基板的一主面上,部分性地形成第1布线层的工艺和,在上述半导体基板的一主面和上述第1布线层的整个面上形成第1硅氧化膜的工艺和,在上述第1硅氧化膜上整个面上形成由具有排水基的分子组成的分子层的工艺和,用利用了臭氧和有机系硅进行反应的CVD法,在上述分了层的整个面上形成第2硅氧化膜的工艺以及在上述第2硅氧化膜上部分性地形成第2布线层的工艺。
应用上述半导体装置或半导体装置的第1种制造方法,用利用了臭氧与有机系硅进行反应的CVD法形成的第2硅氧化膜的膜质将变得良好而均一。就是说,在多层布线构造中所用的下层布线层及其周边部分的膜表面,几乎在所有的情况下都是被氧化了的状态。由于氧化状态的材料表面将受水洗时的水或大气中的水的影响,所以,该材料表面将会被羟基:-OH(形成Si-OH,B-OH,P-OH,Ti-OH等形成)覆盖。在这样的材料的表面上,当形成由具有排水基的分子,例如,环六甲基二硅氮烷(化学式:(Si(CH332NH),以下,称之为HMDS)构成的分子层时,在材料表面上将发生甲硅烷化反应,材料表面,例如,将由三甲基甲硅烷基(frimethylsilyl基)所覆盖。下边,给出若干甲硅烷化反应。在以下的反应式中,箭头↑表示挥发性。
当时行了上述那样的甲硅烷化处理时,由下层布线层及其周边的摸构成的基底膜或者由下层硅氧化膜构成的基底膜的表面,在整个面上都具有由甲基形成的排水性质。因此,无需进行由N2气体形成的等离子体处理,就可以把基底膜的表面制作得质优而均一。
如前边说过的那样,如果应用本发明所涉及的半导体装置或半导体装置的第一种制造方法,则由于在第2硅氧化膜上整个面地形成了由具有排水基的分子构成的分子层,所以,用利用了臭氧与有机系硅进行的反应的CVD法所形成的第2硅氧化膜的基底膜,在其整个面上都具有排水性。因此,无需进行由N2气体构成的等离子体处理,就可使第2硅氧化膜的基度膜的排水性均一化,同时,使之质地优良,所以,消除了利用臭氧和有机系硅进行反应的CVD法对基底依赖性,就可以形成均一且质优的第2硅氧化膜。
在上述半导体装置或半导体装置的第一种制造方法中,理想的是上述分子层由界面活性剂组成,而上述界面活性剂最好含有硅或锗。这样的话,就可以在第1层硅氧化膜上确实地形成由具有排水基的分子形成的分子层。
本发明涉及的半导体装置的第二种制造方法具备有下述工艺:在半导体基板的一主面上部分性地形成第一层布线层的工艺和,在上述半导体基板的一主面以及第一层布线层上,整个面地形成第一层硅氧化膜的工艺和,用涂敷液体或喷蒸汽所产生的气相固相界面反应法,在上述半导体基板的一主面及第一层布线层上全面地形成分子层的工艺和,用利用于臭氧和有机系硅进行反应的CVD法,在上述分子层上,整个面地形成第2层硅氧化层的工艺以及在上述第2层硅氧化层上,部分地形成第2层布线层的工艺。
应用本发明所涉及的半导体装置的第2种制造方法,则用利用了臭氧和有机系硅进行反应的CVD法所形成第2层硅氧化膜的膜质将会变得均一。就是说,在半导体基板的一主面及第一层布线层上形成的第一层硅氧化膜上,在整个面上用涂敷液体或喷蒸汽所产生的气相固相反应法形成了分子层,所以,无需进行由N2气体形成的等离子体处理,就可以使基底膜的表面做得均一。因此消除利用臭氧和有机系硅进行反应的CVD法对基底的依相性,得以形成均一且质优的硅氧化膜。
图1是一个断面图,它给出了本发明的第1实施例所涉及的半导体装置制造方法的各个制造工艺。
图2是一个原子级的模式图,它给出了用上述第一实施例所提到的方法,在第一层布线层上形成的分子层的断面构造。
图3是一幅概略图,它给出了上述第一实施例所涉及的半导体装置的制造方法中形成分子层的工艺。
图4是给出导出淀积速度和淀积延迟时间的方法的附图,淀积速度和淀积延迟时间是观察对基底依赖性的基础。
图5给出了对各种基底材料的淀积速度及淀积延迟时间。
图6给出了改变从形成P-TEOS膜或者分子层之后到形成TEOS-O3膜的天数所观察到的淀积速度和淀积延迟时间。
图7给出了研究TEOS-O3膜的表面粗糙程度及细孔的结果,TEOS-O3膜是用旧有的方法及上述第一实施例所涉及的方法形成的。
图8是用于评价用旧有的方法及上述第一实施例所涉及的方法所形成的TEOS-O3膜的断面图。
图9是表示本发明的第二实施例所涉及的半导体装置制造方法的各个制造工艺的断面图。
图10是用于评价用旧有的方法及本发明的第2实施例所涉及的方法形成的TEOS-O3膜的断面图。
图11是表示旧有的半导体装置的制造方法的各个制造工艺的断面图。
图12是用旧有的方法在第一层线层上形成的P-TEOS膜的原子级的断面模式图。
图13是原子级的模式图,它表示出对用旧有的方法在第一层布线层上形成的P-TEOS膜进行了由N2气体形成的等离子体处理时的P-TEOS膜的断面构造。
图14是原子级的模式图,它表示出对用旧有的方法在第一层布线层上形成的P-TEOS膜进行了由N2气体形成原等离子体处理时的P-TEOS膜的断面构造。
以下,参照附图对本发明的实施例进行说明。
图1是一个断面图,它给出了本发明的第一实施例所涉及的半导体装置及其制造方法。
首先,如图1(a)所示,在由Si基板构成的半导体基板10上,分别形成源极区或漏极区14,栅极绝缘膜17,用于绝缘隔离的LOCOS膜11,由多晶硅构成的栅极电极12,BPSG膜13,由W构成的源板电极或漏板电极15及第一层布线层16。
接着,用把TEOS作为原料气体的等离子体CVD法,如图1(b)所示,在BPSG膜13及第一层布线层16上边形成P-TEOS膜21(第一层硅氧化膜)。
其次,通过在反应温度130℃,HMDS流量5sccm,压力为1个气压,反应时间5分钟的条件下供给HMDS,如图1(c)所示,在P-TEOS膜21上边形成分子层24。
其次,用利用TEOS和O3进行反应的常压CVD法,如图1(d)所示,在分子层24上边形成TEOS-O3膜22(第二层硅氧化膜),之后,在TEOS-O3膜22上边形成第二层布线层23。
用于第一层布线层16的材料为Si材料(单晶硅,多晶硅),SiO2系材料(包括BPSG),金属材料(铝合金,Ti系,W系)等材料。在Si材料的表面上,存在着自然氧化膜,就连难于氧化的TiN金属,实际上也偏离开了化学计算量,在表面上存在有Ti的氧化物。因此,第一层布线层16的表面被认为是由-OH基覆盖着的状态。因而,通过给第一层布线层16的表面上供给HMDS的方法,HMDS与第一层布线层16的表面的-OH基进行反应形成了排水性的分子层。
作为形成排水性分子层的一种方法,可以采用应用甲硅烷化反应的方法。这种甲硅烷化反应是使甲硅烷化剂,例如HMDS与第一层布线层16的表面的-OH基进行反应,-OH基的H被甲硅烷基置换,变成-O-Si(CH33的形式。由于甲硅烷化反应在常温下反应得很快,故甲硅烷化处理的方法可以极其简易地进行。
进行甲硅烷化处理时,如图2所示,由于所有的未结合键都由Si-(CH33所覆盖,故可以阻止淀积TEOS-O3膜22时示结合键的影响。
作为前边说过的甲硅烷化反应的基本方法,可以举出下边的2种三个方法。
HMDS蒸气涂层…中炉中曝露于蒸气中
…曝露在发泡蒸气中
HMDS旋转涂层…溶液的旋转涂敷
图3(a)-(c)具体地给出了上述处理方法,可采用如图3(a)所示,通过向身为封闭容器的干燥器中充满加过热的HMDS溶液的蒸气,使HMDS的蒸气吸附到半导体基板10上的第一层布线层16的表面上去的方法,可采用如图3(b)所示那样,应用HMDS发泡器26,通过用N2气体等气体载体使HMDS溶液发泡的办法,使HMDS蒸气吸附到半导体基板10上的第一布线层16的表面上的方法,也可以采用如图3(c)所示,通过向用旋转器27旋转着的半导体基板10上的第一层布线层16的表面上供给HMDS溶液的办法,把HMDS溶液旋转涂敷到第一层布线层16的表面上去的方法等方法。
以下,就在第一层布线层16的表面上形成了由HMDS构成的分子层24之后,在该分子层24的上边形成了TEOS-O3膜22时的评价问题进行说明。
首先,就TEOS-O3膜22的基底依赖性进行说明。图4示出了导出作为基底依赖性而被观察的淀积速度及淀积延迟时间的方法。先测定淀积时间变化时的,对各种基底材料(在图4中,作为基底材料的一个例子,给出了单晶硅和P-TEOS膜的情况)的淀积膜厚,并把测定点的外插线的淀积膜厚为0时的值作为淀积延迟时间。淀积速度由外插线的倾率来求。
图5给出了对各种基底材料的淀积速度和淀积延迟时间。进行了单晶硅、P-TEOS膜以及玻璃流的BPSG膜的各个样品,从样品准备到淀积TEOS-O3膜22,在超净室内保管于三天。TiN样品同样在超净室内保管了21天。淀积速度按单晶硅、TiN膜、P-TEOS膜及BPSG膜的顺序减少,而淀积延迟时间则依照上述顺序逐个增大。
为了弄清上述理由,把从形成P-TEOS膜21到淀积TEOS-O3膜22的时间改变为1天和3天进行了实验。另外,为了评价本发明,对把从在P-TEOS膜21的上边形成分子层24到淀积TEOS-O3膜22的时间改变为1天和3天的情况也作了实验。实验结果如图6所示。对淀积速度来说,旧有例予和本发明一样,即使改变到淀积TEOS-O3膜22的时间也不怎么变化。在现有例子的情况下,当把淀积TEOS-O3膜22之前的时间从1天变为3天时,淀积延迟时间变大了,但用本发明所涉及的,在P-TEOS膜21上边形成了分子层24的样品,则淀积延迟时间没发生变化。
如实验结果所表明的那样:仅仅把基底材料作成为应用P-TEOS形成的同一材料,不能消除淀积延迟时间的变化,但如果在P-TEOS膜21上边形成分子层24,则不产生淀积延迟时间的变化。
如实验结果所表明的那样,通过用分了层24把形成TEOS-O3膜22之前的基底层的表面覆盖起来的办法,可以使基底形成均一且具有排水性的表面,所以,用利用TEOS和O3进行反应的常压CVD法可以形成优质的TEOS-O3膜22。
下边,考察均一且具有排水性的基底膜表面与优质TEOS-O3膜22的关系。
首先就具有排水性的基底膜表面与TEOS-O3膜22的关系进行说明。图7是这么一个附图:形成了TEOS-O3膜22之后将膜划断,并用氧酸水溶液对TEOS-O3膜22的表面及内部进行轻微腐蚀,然后测膜表面的粗糙度和细孔(这是一种在膜内部产生的,因腐蚀量的强弱不同而形成的凹坑)。由采用在P-TEOS膜21上形成分子层24的办法使基底层变为优质基底层,故本发明所涉及的TEOS-O3膜22与用旧有方法形成的同类膜相比,其表面粗糙程度及细孔数都有了很大的改善。
其次,就均一的基底表面与TEOS-O3膜22的关系进行说明。我们用扫描式电子显微镜(以下,称之为SEM)观察过形成了TEOD-O3膜之后的断面形状。即测定了如图8所示的那种在宽度为40μm的宽布线上形成的TEOS-O3膜22的膜厚以及在没有布线的宽的平坦部位上形成的TEOS-O3膜22的膜厚,并求出了(宽布线上的TEOS-O3膜22的膜厚)/(无布线的宽平坦部位上的TEOS-O3膜22的膜厚)这一比值。其结果是:本发明的TEOS-O3的膜厚,其上述比值为0.99,而旧有例子的TEOS-O3膜厚的上述:比值为0.70。从这个结果可知,在现有示例中,存在着在宽布线上形成的TEOS-O3膜22的膜厚变薄的问题,而应用本发明,这个问题就会解决。
在现有技术示例中,尽管在整个面上形成P-TEOS膜以使基底膜均一,但宽布线上的TEOS-O3膜22的膜厚的变薄的现象,被认为其膜质变了的缘故。膜质变化或者是因为第一层布线层16上的P-TEOS膜21,由于第一层布线层16的原因而形成凸部,大多曝露于来自于等离子体的电荷或粒子中原故,或者是因为宽线布线部位上的P-TEOS膜21强烈地受到布线金属热膨胀的影响的原故。
另外,把P-TEOS膜21曝露于由N2气体所形成的等离子体中这种方法,虽然可以解决在宽布线部位上的P-TEOS膜21的膜厚度薄这个问题,但却存在着下边将要说明的问题。即由于器件的高集成化,栅极绝缘膜变薄,比仿说,当薄到10nm以下时,则尽管在一层布线层16为P-TEOS膜所覆盖(参看图11(b)),由于使P-TEOS膜21曝露于等离子体中,来自于等离子体的离子或电子就会流向连接到栅极电极12上的第一层线层16、在栅极电极12与半导体基板10之间产生电场,栅极绝缘膜17将因此而受到破坏。为此,把P-TEOS膜21曝露于由N2气体形成的等离子体中这种旧有的方法,对器件的微细化是有限度的,对此,本发明的方法,由于不使用等离子体,故对器件的微细化没有限度。
图9是一个断面图,它示出了本发明的第2实施例所涉及的半导体装置及其制造方法。
首先,如图9(a)所示,在半导体基板10上,分别形成源极或漏极区14,栅极绝缘膜17,用于进行绝缘隔离的LOCOS膜11,由多晶硅形成的栅极电极12,BPSG膜13,由W形成的源极或漏极电极15以及第一层布线层16。
接着,把HMDS溶液滴到半导体基板10上,用旋转涂敷的办法,如图9(b)所示,在第一层布线层16上形成由HMDS组成的分子层24。
接着,用利用TEOS与O3进行反应的常压CVD法,如图9(c)所示,先在分子层24上边形成TEOS-O3膜22,之后,在TEOS膜22的上边形成第2层布线层23。
以下,对无需在第一层布线层16上边形成P-TEOS膜21,在介以分子层而淀积TEOS-O3膜22的情况下,研究甲硅烷化处理对TEOS-O3膜22的淀积将产生什么样的影响这一研究结果进行说明。
用SEM观察TEOS-O3膜22形成后的断面形状,并测定如图10所示那种在宽度为40μm的宽布线上形成的TEOS-O3膜22的膜厚和在无布线的宽平坦部位上形成的TEOS-O2膜22的膜厚,然后求出比值:(宽布线上TEOS-O3膜22的膜厚)/(无布线的宽平坦部位上的TEOS-O3膜22的膜厚)。结果是这样的,本发明方法的上述比值为0.96,而旧有方法的上述比值为0.40。结果表明,在宽度为40μm这种宽度非常宽的布线上,TEOS-O3膜22的膜厚表现出显著的差别。在旧有例子的情况下,如图10所示,在布线中央部位附近的TEOS-O3膜22的膜厚减小了。同时,布线上的TEOS-O3膜22,与其周围的平坦部位的膜厚相比,变成约40%左右。这个结果表明,TEOS-O3膜22的膜,将因布线图形的形状而导,同时,产生了这么一个问题:介以层间绝缘层的布线间的电容不均一性和过渡孔深度不相同。对比如果应用本发明,在宽布线上的TEOS-O2膜22的膜厚与无布线的宽平坦部位上的TEOD-O3膜22的膜厚之比为96%,可以实现保形的膜淀积。
还有,在上述第1和第2实施例中,谈的是用常压CVD法进行的TEOS-O3膜22的淀积,但TEOS-O3膜22的淀积方法,却不限于此,例如,在单纯减压状态下淀积TEOS-O3膜22也可以得到与上述实施例相同的效果。此外,作为CVD法,也可以应用把等离了体或者紫外光照射到氧上以生成O3这种等离子体CVD法或光CVD法。
另外,在上述第一和第二实施例中,布线金属用了铝合金,但布线金属不仅限于铝合金,也可以应用纯铝和铜等其他布线材料,本发明对所有的布线材料都有效。
此外,在上述第一和第二实施例中,分子层24的材料用了HMDS,但也可代之而用硅烷化合物,硅氧烷化合物,二硅氮烷化合物,三硅氮烷化合物,哌嗪化合物,氨基锗化合物,卤化锗化合物之类的其他界面活性剂。
再有,在上述第一第二实施例中,P-TEOS膜21和TEOS-O3膜22的材料采用了TEOS,但也可以代之采用四甲氧基硅烷、四丙氧基硅烷,环六甲基二硅氮烷,四甲基硅烷,四甲基硅烷,四乙基硅烷等有机系硅材料。
如果像这样地应用上述各发明,由于可以用分子层均一地制作基底膜,故可以省去用等离子体CVD法形成硅氧化膜的工艺,同时,为了使用该工艺所形成的硅氧化膜的材质稳定而进行的N2等离子体处理工艺也变得不再需要,所以处理条件和处理工艺都变得简单了,同时,由于可以消除栅极绝缘膜因进行等离子体处理而受到的损伤,伴随着器件的高集成化带来的对器件的微细化的制约不存在了。

Claims (10)

1、一种半导体装置,它具有
半导体基板和,
在上述半导体基板的一主面上部分地形成的第一层布线层和,
在上述半导体基板的一主面和上述第一层布线层上,在整个面上形成的第一层硅氧化膜和。
在上述第一层硅氧化膜上,整个面上形成的由具有排水基的分子构成的分子层和、
用利用了臭氧与有机系硅进行反应的CVD法,在上述分子层上,在整个面上形成的第二层硅氧化膜和、
在上述第二层硅氧化膜上,部分地形成的第二层布线层。
2、如权利要求1的半导体装置,上述分子层由界面活性剂形成。
3、如权利要求2的半导体装置,上述界面活性剂含有硅或锗。
4、如权利要求1的半导体装置,上述有机系硅是四乙氧基硅烷。
5、半导体装置的制造方法,它具有
在半导体基板的一主面上部分地形成和第一层布线层的工艺和、
在上述半导体基板的一主面和上述第一层布线层上,在整个面上形成第一层硅氧化膜的工艺和、
在上述第一层硅氧化膜上,在整个面上形成由具有排水基的分子构成的分子层的工艺和、
用利用臭氧和有机系硅进行反应的CVD法在上述分子层上边,在整个面上形成第二层硅氧化膜的工艺和、
在上述第二层硅氧化膜上边,部分地形成第二层硅氧化的工艺。
6、如权利要求5的半导体装置制造方法,上述分子层由界面活性剂构成。
7、如权利要求6的半导体装置的制造方法
上述界面活性剂含有硅或锗。
8、如权利要求5的半导体装置的制造方法,
上述有机系硅为四乙氧基硅烷。
9、半导体装置的制造方法,它具有
在半导体基板的一主面上,部分地形成第一层布线层的工艺和、
在上述半导体基板的一主面和上述第一层布线层上,在整个面上形成第一层硅氧化膜的工艺和、
用利用液体涂敷或喷蒸而产生的气相固相界面反应,在上述半导体基板的一主面和第一层布线层上,在整个面上形成分子层的工艺和、
用利用臭氧和有机系硅进行反应的CVD法在上述分子层上边,在整个面上形成第二层硅氧化膜的工艺和、
在上述第二层硅氧化膜上,部分地形成第二层布线层的工艺。
10、如权利要求9的半导体装置的制造方法,
上述有机系硅为四乙氧基硅烷。
CN94115769A 1993-08-23 1994-08-22 半导体器件及其制造方法 Expired - Fee Related CN1050694C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP207950/93 1993-08-23
JP5207950A JPH0766287A (ja) 1993-08-23 1993-08-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1109216A true CN1109216A (zh) 1995-09-27
CN1050694C CN1050694C (zh) 2000-03-22

Family

ID=16548228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94115769A Expired - Fee Related CN1050694C (zh) 1993-08-23 1994-08-22 半导体器件及其制造方法

Country Status (6)

Country Link
US (2) US5723909A (zh)
EP (1) EP0643421B1 (zh)
JP (1) JPH0766287A (zh)
KR (1) KR0136685B1 (zh)
CN (1) CN1050694C (zh)
DE (1) DE69424728T2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689377B (zh) * 2002-10-07 2010-10-13 统宝光电股份有限公司 用于制造发光显示器的方法
CN1836017B (zh) * 2003-08-12 2011-11-02 Az电子材料(日本)株式会社 涂料组合物和通过使用该涂料组合物制得的低介电硅质材料
CN102487004A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 利用化学气相淀积填充隔离槽的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576247A (en) * 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture
EP0678913A1 (en) * 1994-04-15 1995-10-25 Matsushita Electric Industrial Co., Ltd. Multilevel metallization forming method
KR0159016B1 (ko) * 1995-06-28 1999-02-01 김주용 반도체소자의 금속배선간 절연막의 제조방법
US5942802A (en) * 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
JP2975917B2 (ja) * 1998-02-06 1999-11-10 株式会社半導体プロセス研究所 半導体装置の製造方法及び半導体装置の製造装置
JP3426494B2 (ja) 1998-04-02 2003-07-14 沖電気工業株式会社 半導体装置の製造方法
US6294473B1 (en) * 1998-06-03 2001-09-25 Rodel Holdings Inc. Method of polishing substrates comprising silicon dioxide and composition relating thereto
US6395651B1 (en) * 1998-07-07 2002-05-28 Alliedsignal Simplified process for producing nanoporous silica
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
US6245690B1 (en) * 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
US6090707A (en) * 1999-09-02 2000-07-18 Micron Technology, Inc. Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
US6449132B1 (en) 1999-10-05 2002-09-10 Seagate Technology Llc Dielectric gap material for magnetoresistive heads with conformal step coverage
US6576980B1 (en) 1999-11-30 2003-06-10 Agere Systems, Inc. Surface treatment anneal of hydrogenated silicon-oxy-carbide dielectric layer
JP4593049B2 (ja) * 2000-02-01 2010-12-08 アナログ デバイシーズ インコーポレイテッド 静止摩擦を低減し微細加工デバイス表面を不動態化するウェハレベル処理のための方法およびそれに使用するチップ
JP3944487B2 (ja) * 2000-04-11 2007-07-11 松下電器産業株式会社 半導体装置の製造装置
KR100797202B1 (ko) 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
CN1742363B (zh) 2003-01-25 2010-10-13 霍尼韦尔国际公司 受损电介质材料和电介质膜的修复和恢复
US7709371B2 (en) 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US20040145030A1 (en) * 2003-01-28 2004-07-29 Meagley Robert P. Forming semiconductor structures
US8475666B2 (en) 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7678712B2 (en) 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
US7500397B2 (en) 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
JPWO2010064306A1 (ja) * 2008-12-03 2012-05-10 富士通株式会社 半導体装置の製造方法
CN103871961B (zh) 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US10461406B2 (en) 2017-01-23 2019-10-29 Microsoft Technology Licensing, Llc Loop antenna with integrated proximity sensing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
DE3933908A1 (de) * 1989-10-11 1991-04-25 Telefunken Electronic Gmbh Verfahren zur herstellung einer integrierten mos-halbleiteranordnung
JPH03152957A (ja) * 1989-11-09 1991-06-28 Sony Corp 半導体装置の製造方法
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
DE4135810C2 (de) * 1990-10-30 2000-04-13 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung
US5219791A (en) * 1991-06-07 1993-06-15 Intel Corporation TEOS intermetal dielectric preclean for VIA formation
EP0560617A3 (en) * 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
US5576247A (en) * 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689377B (zh) * 2002-10-07 2010-10-13 统宝光电股份有限公司 用于制造发光显示器的方法
CN1836017B (zh) * 2003-08-12 2011-11-02 Az电子材料(日本)株式会社 涂料组合物和通过使用该涂料组合物制得的低介电硅质材料
CN102487004A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 利用化学气相淀积填充隔离槽的方法

Also Published As

Publication number Publication date
US5950101A (en) 1999-09-07
US5723909A (en) 1998-03-03
DE69424728D1 (de) 2000-07-06
JPH0766287A (ja) 1995-03-10
CN1050694C (zh) 2000-03-22
KR0136685B1 (en) 1998-04-29
EP0643421A3 (en) 1995-05-24
DE69424728T2 (de) 2000-09-28
KR950007023A (ko) 1995-03-21
EP0643421A2 (en) 1995-03-15
EP0643421B1 (en) 2000-05-31

Similar Documents

Publication Publication Date Title
CN1050694C (zh) 半导体器件及其制造方法
US6318124B1 (en) Nanoporous silica treated with siloxane polymers for ULSI applications
US6410149B1 (en) Silane-based nanoporous silica thin films and precursors for making same
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
US8158536B2 (en) Low dielectric constant films and manufacturing method thereof, as well as electronic parts using the same
US8765573B2 (en) Air gap formation
CN1139977C (zh) 具有低介电常数绝缘膜的半导体器件及其制造方法
EP2573802A2 (en) Sealed porous materials, methods for making them, and semiconductor devices comprising them
CN101366103B (zh) 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
CN101641767B (zh) 硅系绝缘膜的蚀刻后处理剂、半导体装置的制造方法以及半导体装置
JP2002217293A (ja) 導電線間に空隙を有する導電線構造体の製造方法
CN1204143A (zh) 半导体器件及其制造方法
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
CN1495868A (zh) 一种多孔氧化硅膜的制备方法
EP1867687B9 (en) Precursor composition for porous membrane and process for preparation thereof, porous membrane and process for production thereof, and semiconductor device
JPH0627354B2 (ja) 窒化アルミニウム含有層及びこれを含む多層の形成方法
CN1261985C (zh) 半导体器件及其制造方法
CN1118520A (zh) 多层金属布线的形成方法
US20060217487A1 (en) Phosphorus-containing silazane composition, phosphorus-containing siliceous film, phosphorus-containing siliceous filler, method for producing phosphorus-containing siliceous film, and semiconductor device
JP2001035843A (ja) 層間絶縁膜の形成方法
JPH0697163A (ja) 薄膜形成方法及び半導体装置の製造方法
JPH06283507A (ja) 半導体装置の製造方法
JP2856307B2 (ja) 薄膜形成方法
JP3070894B2 (ja) 薄膜形成方法
JPH06283516A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee