CN1111469A - 含有收缩卷积编译码的发送接收装置和方法 - Google Patents

含有收缩卷积编译码的发送接收装置和方法 Download PDF

Info

Publication number
CN1111469A
CN1111469A CN94190433A CN94190433A CN1111469A CN 1111469 A CN1111469 A CN 1111469A CN 94190433 A CN94190433 A CN 94190433A CN 94190433 A CN94190433 A CN 94190433A CN 1111469 A CN1111469 A CN 1111469A
Authority
CN
China
Prior art keywords
bit stream
channel
bit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN94190433A
Other languages
English (en)
Inventor
希蒙·楚科曼
詹姆斯·尼尔·埃塞曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Comstream Corp
Original Assignee
Comstream Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Comstream Corp filed Critical Comstream Corp
Publication of CN1111469A publication Critical patent/CN1111469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/22—Time-division multiplex systems in which the sources have different rates or codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • H04M11/068—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using time division multiplex techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/0806—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division the signals being two or more video signals

Abstract

本发明公开了一种含有收缩卷积编译码的方法 和采用这种方法的发送接收装置。所述方法和装置 在发送机处，将第一和第二并行位流组合并收缩成一 具有时隙1，2，…k，…N的串行收缩位流；响应于此 串行位流，产生含有串行位流的位的多个并行收缩位 流；对一载波进行调制；将已调载波发送至接收机，在 接收机处，接收已调载波；将接收的已调载波转换成 类似于并行位流的第三和第四并行位流；将第三和第 四位流译码成类似于情报信号的信号。

Description

技术领域
总的来说，本发明涉及采用收缩卷积编译码的前馈纠错发送机、接收机系统和方法，尤其涉及满足下列条件的发送机、接收机系统和方法：（a）发送机和（或）接收机处的串行位流被划分成一对位流，（b）在各不相干的时间内，分别以第一电平和第二电平从某一地球同步卫星，将具有2/3和6/7收缩码的前馈纠错数据信号发送到含有直径约小于一米的抛物面天线的地面天线的地面接收站。
背景技术
在卷积编码的前馈纠错发送机中，一串二进制位流被分成分别包括有顺序位P1（0），P1（1），P1（2），P1（3），P1（4）等和P2（0），P2（1），P2（2），P2（3），P2（4）等的第一位流和第二位流。在编码率为1/2的卷积编码中，第一位流和第二位流是采用按模2函数将原始位流中的相邻位组合在一起（即，采用响应于相邻位的半加器）而制成的。
由于第一位流和第二位流中存在冗余，所以可以从这两个位流中去掉某些位，而不会使信息丢失;在本技术领域中，这种从第一位流和第二位流中去掉某些位通常称为收缩。安田（Yasuda）等人于1983年9月在美国亚利桑那Phoenix召开的“第六届数字卫星通信国际会议”上发表的题为“可变比率维特比译码器的发展及特性（Development  of  Variable-Rate  Viterbi  Decoder  and  its  Performance  Characteristics）”的论文中公开了用可于此二位流的最佳收缩码。安田等人公开了从2/3至16/17的最佳收缩率。2/3收缩码或收缩率用表Ⅰ表示：
表    Ⅰ
10
11
表Ⅰ中第一行和第二行分别表示对第一位流和第二位流中的位进行的收缩操作（puncturing Operations）。第一行中的第一个位置代表要对第一位流中的位P1（0），P1（2），P1（4）等等进行收缩操作;第一行中第二个位置表示要对第一位流中的位P1（1），P1（3），P1（5）等等进行收缩操作;表Ⅰ中第二行中的第一个位置表示要对第二位流中的位P2（0），P2（2），P2（4）等进行收缩操作;第二行中的第二个位置表示对位P2（1），P2（3），P2（5）等进行操作。表Ⅰ中的1值和0值分别代表不进行收缩和进行收缩。表Ⅰ中的收缩码作用到第一位流和第二位流上，给出经收缩的位流：
表    Ⅱ
P1=P1(0),P1(2),P1(4),P1(6),P1(8)等
P2=P2(0),P2(1),P2(2),P2(3),P2(4)等.
从而位P1（1），P1（3），P1（5），P1（7）等从第一位流中去除，即被收缩。安田等人指出，表Ⅱ中的位流可以用一个先进先出（FIFO）寄存器合并成一个单一的串行位流，从而此先进先出寄存器的输出是：
表    Ⅲ
P1(0),P2(0),P2(1),P1(2),P2(2),P2(3),P1(4),
P2(4),P2(5),P1(6),P2(6),P2(7),P1(8)等.
将这样形成的串行位流施加到一调制器上。假设施加到此调制器上的这一串行位流与FIFO寄存器的输出相同，使该调制器发送双频频移键控信号或二相相移键控信号。然而，大多数用于二进制数据的卫星通信系统使用一对通常在本技术领域中称为I信道和Q信道的正交信道。安田等人完全没有提到FIFO寄存器产生的串行信号如何划分为I信道和Q信道。另外，安田等人没有公开收缩卷积编码信号的接收装置。
我们知道，现有技术中的二信道（I和Q）系统采用收缩卷积前馈纠错技术只处理两种特定的收缩码，其收缩率分别为3/4和7/8。正如安田等人所揭示的那样，在这种现有技术的系统中，卷积编码信号被直接收缩，即，不形成串行位流。因此，正如安田等人所揭示的那样，这种现有技术中的二信道发送机和接收机系统仅仅专用于两种收缩码，并不适用于所有最佳收缩率或收缩码。
因此，本发明的一个目的在于提供一种能够处理所有最佳收缩码的、全新且完善的二信道收缩卷积编码发送机、接收机和传输方法。
不久，将采用一种系统，这种系统中，数字编码情报信号（特别是电视节目）通过一地球同步卫星从某一地面站传送到接收站（该站的抛物面天线直径近似不超过一米），馈送给家庭电视接收机。目前，拟建两个系统，分别采用直径近似为60厘米和90厘米的地面接收抛物面天线。
在采用60厘米无线盘的系统开始使用及其后的一段时间，具有2/3收缩码的1/2编码率卷积编码信号以10瓦电平从地球同步卫星幅射至接收机天线。在初始逐步采用阶段以后，辐射功率增加3dB，至20瓦。起先，曾设想7/8的收缩码可以用于更高的功率电平。但我们的误码率分析表明，7/8的收缩码不合适，为了在高功率电率时获得合格的结果，必须使用6/7收缩码。
因此，本发明的另一个目的是提供一种全新且完善的前馈纠错传输方法以及采用多个收缩码和多个电平的装置。
本发明的又一个目的在于提供一种全新且完善的收缩编码方法和装置，这种方法和装置特别适合通过地球同步卫星将情报信号（特别是编码电视节目信号）传送到地面站，地面站的抛物面天线反射器直径不超过近似一米。
发明内容
本发明的一个发明点在于前向纠错方法，其中，代表一情报信号的输入位在发送机被编码成第一和第二两串不同顺序的并行位流，从而（a）多个输入位被转换成第一并行位流和第二并行位流的多个位，（b）第一并行位流和第二并行位流具有相应的顺序时隙1，2，…j…M，使每一时隙中有各位流的一个位。第一并行位流和第二平行位流组合在一起，并被收缩成一个具有时隙1，2，…k…N的串行收缩位流，从而（a）对于不含有非删除位的时隙j1，（ⅰ）时隙k1和（k1+1）分别具有第一位流和第二位流的时隙j1中的位，（ⅱ）如果第一位流和第二位流的时隙（j1-1）具有至少一个非删除位，则时隙（k1-1）具有一个由第一位流和第二位流的时隙（j2-1）中的位产生的位，（ⅲ）如果第一位流和第二位流的时隙（j1+1）具有至少一个非删除位，则时隙（k1+2）具有一个由时隙（j1+1）中的位产生的位;（b）对于具有一个非删除位和一个删除位的第一位流和第二位流的时隙j2，（ⅰ）时隙k2具有非删除位，（ⅱ）如果第一位流和第二位流的时隙（j2-1）具有至少一个非删除位，则时隙（k2-1）具有一个由第一位流和第二位流的时隙（j2-1）中的位产生的位，如果第一位流和第二位流的时隙（j2+1）具有至少一个非删除位，则时隙（k2+1）具有一个由第一位流和第二位流的时隙（j2+1）中的一个位产生的位，（c）对于只具有删除位的第一位流和第二位流的时隙j3，串行删除流中不存在的时隙。响应于此串行位流，产生含有该串行位流的位的多个并行收缩位流。响应于这些多个并行收缩位流的位，对载波进行调制，使此载波同时由多个并行位流调制。在接收机处，所发射的已调制载波转换成与多个并行位流相似的第五并行位流和第六并行位流，并且此第五位流和第六位流解码成与情报信号相似的信号。
按照本发明的另一个发明点，用于具有收缩卷积编码位流前向纠错传输系统接收机中的装置含有响应于接收机所收信号的装置，用来产生具有某一第一位速率的第一串行收缩位流。第一串行流与接收机所响应的发送机串行收缩位流类似。先进先出寄存器有时钟输入端、时钟输出端、数据输入端和数据输出端。数据输入端响应于第一串行收缩位流。在数据输出端产生具有第二数据位速率的第二卷积编码串行位流。时钟装置产生一信道位波列和一收缩时钟波列。时钟输入端响应于信道位时钟波列。一响应于收缩时钟波列的电路产生一施加到时钟输出端的波列。这一装置可以采用安田等人公开的所有最佳收缩码和收缩率，因而其应用带有普遍性。
在一种最佳实施例中，含有上述普遍可用装置的接收机响应于含有第一信道和第二信道的已调波。产生第一串行收缩位流的装置响应于此已调波，产生一对含有第一信道和第二信道的信道位的并行位流。这一对含有已调波信道位的并行位流组合在一起，产生第一位流。
本发明另一个发明点在于响应于含有I信道和Q信道的信号的前向纠错接收机，I信道和Q信道中包括表示数据速率、收缩码和收缩方式的收缩卷积编码位。此接收机含有响应于I信道和Q信道的装置，用来将信道中的编码位组合成单一的串行信号，使时隙tk中的I、Q信道编码位分别为此单一串行信号的相邻位bj和bj+1，这里tk为多个连续时隙t1，t2…tN中的每一个时隙。数据时钟产生的时钟脉冲具有与I信道和Q信道的收缩方式对应的收缩方式。响应于串行信号和数据时钟所生成时钟脉冲的装置产生第一并行输出位流和第二并行输出位流，每一位流包括含有I信道和Q信道的编码位的顺序时隙。响应于数据时钟所生成时钟脉冲的装置产生分别包括I信道和Q信道中存在空白位的指示位的第三并行位流和第四并行位流。相应时隙内的第一并行输出位流中的位和第三并行输出位流中的位安排成第三输出位流的位指示空白位位于来自Q信道的第一输出位流中。第一输出位流中剩余的位只有来自I信道的编码位。相应时隙中的第二并行输出位流的位和第四并行输出位流的位安排成第四位流的位指示空白位位于来自I信道的第二输出位流中。第二输出位流中剩余的位只有来自Q信道的编码位。如上所述的接收机可以处理所有最佳收缩码。产生第三输出位流和第四输出位流的装置最好包括存储器，用来存储与收缩方式对应的二进制位。此存储器的地址根据数据时钟的时钟脉冲确定。
本发明的又一个发明点在于，通过仅仅收缩第一位流中每隔一位的码位，发送具有顺序位P1（0），P1（1），P1（2），P1（3），P1（4）第一卷积编码位流和顺序位P2（0），P2（1），P2（2），P2（3），P2（4）的第二卷积编码位流的前向纠错卷积编码信号，来产生一收缩第一位流，并响应于此收缩第一位流和第二位流，产生并行的I信道和Q信道。I信道的四个顺序时隙tk+1，tk+2，tk+3分别由位P1（0），P2（1），P2（2），P1（4）组成，Q信道的相应时隙tk，tk+1，tk+2，tk+3分别由位P2（0），P1（2），P2（3），P2（4）组成。在时隙tk，tk+1，tk+2，tk+3中，同时以I信道和Q信道的两个位对载波进行调制。
本发明的发明点还在于响应于以预定比率进行收缩的多个信通（I和Q）卷积编码数据信号的接收机。接收机包含响应于多个信道的信号的装置，用来产生具有顺序位的串行信号，从而信道I的时隙tk，tk+1，tk+2中的顺序位I（0），I（1），I（2）等和相同时隙tk，tk+1，tk+2内的信道Q和的顺序位Q（0），Q（1），Q（2）等顺序地产生串行信号I（0），Q（0），I（1），Q（1），I（2），Q（2）等。产生与上述串行信号顺序位同步的收缩时钟。产生一对输出波列G1和G2，波列G1和G2中包括有I信道和Q信道的顺序位和插入到串行信号中去的空白位。位串G1和G2包括I信道和Q信道的位。配备有指示位串G1和G2中哪些位是空白位的装置。
本发明的另一个发明点在于响应于以预定比率进行收缩的所接收第一和第二信道（I和Q）前向纠错卷积编码数据信号的接收机。数据信号是从发送机中接收的，此发送机产生第一和第二1/2编码率卷积编码数据波列，并且将此1/2编码率卷积编码数据波列转换到大致与所接收前向纠错卷积编码数据信号相同的收缩I信道和Q信道内。发送机处的I信道包括不同时隙内的第一和第二信号的顺序位;发送机处的Q信道包括其他不同时隙内的第一和第二信号的其他顺序位。接收机包含响应于接收机处多个信道的信号的装置，用来产生具有顺序位的串行信号，从而由接收的信道I的时隙tk，tk+1，tk+2中的顺序位I（0），I（1），I（2）等和相同的时隙tk，tk+1，tk+2内的接收信道Q的顺序位Q（0），Q（1），Q（2）等产生串行信号I（0），Q（0），I（1），Q（1），I（2），Q（2）等。产生与上述串行信号的顺序位同步的收缩时钟，并与串行信号的顺序位组合在一起。产生的一对输出波列G1和G2中包括所接收I信道和Q信号的顺序位和插入到此串行信号中去的空白位。位串G1仅包括第一波形的位和空白位，而位串G2仅包括第二波列的位和空白位。指示位列G1和G2内的空白位。
在一种实施例中，接收机包括一复接器，该复接器具有分别响应于所接收I信道和Q信道的第一和第二输入端和产生串行信号的输出端。一时钟源对此复接器进行激励，从而在所接收I信道和Q信道的单一码元时间内，在不同的时刻将I信道和Q信道耦合到输出端一次。最好是产生对输出波列的装置包括由收缩时钟进行时钟控制的电路，并且该电路响应于串行信号，在第一和第二1/2编码率卷积编码数据波列的频率下产生位串G1和G2。在一种实施例中，此时钟控制电路包括一先进先出寄存器，该寄存器具有信号输入端和信号输出端，以及时钟输入端和时钟输出端，且该时钟输出端响应于收缩时钟。信号输入端响应于复接器的输出，而时钟输入端响应于一种时钟，按该时钟的频率将复接器输出端每一位信号的时间记录到寄存器内。输入端响应于寄存器输出端的串行至并行转换器包括一对输出端，在这一对输出端上产生G1和G2位串。
本发明的上述及进一步的发明目的、特征及优点，在下述几个特定实施例的详细描述，特别是在结合附图所作的详细描述之后，将变得清楚起来。
附图概述
图1是本发明一种较佳实施例的前馈纠错数据发送和接收方法及装置的整体系统方框图;
图2是图1所示发送机中，通用收缩编码器的第一种较佳实施例方框图;
图3是图1所示接收机中，通用收缩译码器的第一种较佳实施例方框图;
图4是特别适用于处理2/3和6/7收缩码的收缩编码器第二种实施例方框图;
图5是特别适用于处理2/3和6/7收缩码的收缩译码器的第二种实施例方框图。
附图说明
参见图1，这一整体系统的方框图包括了本发明的某些特征，其中，电视节目源10.1，10.2和10.3分别将基带音频信号和视频信号提供给数据压缩器12.1，12.2和12.3。压缩器12.1，12.2和12.3产生分别表示源10.1，10.2，10.3所生成音频信息和视频信息的频率压缩方式的顺序二进制位波列。从压缩器12.1，12.2和12.3产生的二进制波列在时分复接器14中合并，形成提供给里德-所罗门（Reed-Solomon）编码器16的单一二进制信号。该编码器16产生的串行二进制位波列被提供到常规的交错器18，交错器18的输出馈送到1/2编码率卷积编码器20。卷积编码器20在时隙0，1，2等内产生一对分别具有顺序位P1（0），P1（1），P1（2）等和P2（0），P2（1），P2（2）的并行二进制位流P1和P2。编码器20的P1输出和P2输出由收缩编码器22收缩。复接器14、编码器16、交错器18和编码器22均响应于时钟源24产生的脉冲。收缩编码器22响应于编码器20和时钟源24产生的信号以及操作员控制源25产生的收缩码指令信号，产生一对施加到正交相移键控制器26I输入端和Q输入端的并行收缩串行二进制位流。
调制器26响应于提供给它的二进制位流，产生提供给发送机28的正交相移键控波列，发送机的一个输出由天线32幅射至地球同步卫星30上的转发器或中继器。地球同步卫星上的电路响应于来自发送机28和天线32的信号，将波束宽度极大的微波信号发射至许多地面接收站，其中一个地面接收站如图1中所示。从卫星30传送至地面接收站的信号通常位于C或Ku波段。
一典型的地面接收站包括盘状反射天线36，其直径不超过约一米，并且最好呈抛物面形状;在第一种和第二种特定实施例中，天线36的直径分别为60厘米和90厘米。由与天线36耦合的有源元件传感的信号经放大，并由射频（RF）级和中频（IF）级，响应于来自源39的操作员控制信道选择信号，下变频至IF频率。级38具有并行施加到混频器40和42的IF模拟输出，混频器40和42通过±45°移相器46和48由固定频率本机振荡器44的输出驱动。混频器的输出提供给匹配低通滤波器50和52，低通滤波器50和52具有通过可变增益放大器58和60分别施加到模数转换器54和56的I和Q基带输出，用来使施加到该转换器上的输入信号幅波归一化，从而施加到转换器的最大模拟输入信号与转换器设计处理的最大电压电平相等。转换器54和56响应于提供给它们的I和Q基带信号，产生数值与提供给转换器的I和Q基带信号幅波和极性相当的多位数字信号，因而转换器产生的大多数有效位代表极性，其余的位代表幅度。
模数转换器54和56响应于放大器58和60的模拟输出和取样脉冲，产生提供给解调器62的多位数字信号，解调器62的结构最好如共同待批的、Itzhak  Gurantz、Yoav  Goldenberg和Sree  Gaghavan的、申请号为07/998，300、标题为“Demodulator  for  Consumer  Uses”（“民用解调器”）（申请日为1992年12月30日）的专利文献中所揭示的那样。解调器62产生（1）提供给模数转换器54和56的取样脉冲，（2）用于可变增益放大器58和60的增益控制信号，（3）解调器中的载波跟踪差错信号，用来参照级38IF输出的频率和相位，纠正本机振荡器44的频率和相位差错，（4）I和Q信道输出信号。对于转换器54和56所取的每一个样值，解调器62在I和Q输出信道的每一个信道产生三个并行二进制输出位。各三位组的最高有效位代表由载波跟踪电路纠正的取样极性，另两个二进制位提供由载波跟踪电路所纠第一位的品质量度。因此，解调器62的输出中，每一三位组的最高有效位代表由转换器54和56取样的二进制值，两个最低有效位代表最高有效位二进制值的置信度。
解调器62的I和Q信道输出信号提供给为发送机处收缩编码器22所生成收缩码（即2/3或6/7的收缩码）设置的收缩译码器64。译码器64是由操作人员设定的，以便能自动控制正确的收缩码或收缩率。收缩译码器64响应于解调器62的I输出和Q输出，产生转换器54和56所作每一取样的二进制指示;与解调器62产生的I信道和Q信道相关联的译码器64二进制输出为分别表示成G1和G2的数据序列。译码器64还在引线65和67上产生指示同时产生的G1输出和G2输出是否应为空白位的信号。收缩译码器64还在发送机收缩编码器22收缩（即删除）的时隙所对应的位置插入空白位，并产生具有与G1和G2数据序列对应和同步的速率的收缩数据时钟。
收缩译码器64的所有上述输出提供给维特比译码器66，维特比译码器66产生与施加到编码器20上的二进制波列相似的单个串行二进制信号串。维特比译码器66产生的上述二进制串行信号串提供给去交错器68，去交错器68的输出提供给里德-所罗门译码器70，该译码器具有几乎与提供给发送机处里德-所罗门编码器16的信号相同的多位串行输出。
里德-所罗门译码器70的二进制输出信号响应于来自接收站电视接收机的信道选择信号，施加到信道选择器72。信道选择器72在与电视节目源10.1，10.2和10.3相关的里德-所罗门译码器70的输出中，选择二进制位，电视节目源10.1，10.2或10.3则由接收站的电视接收机用户进行选择。除了发送站与其他节目源相关的二进制位以外，与所述节目源相关的二进制位被耦合至视频脱压缩器（decompressor）74。视频脱压缩器74响应于提供给它的二进制信号值，产生模拟信号，此模拟信号大致与所述的节目源10.1-10.3中的一个的音频信号和视频信息相同。
脱压缩器74的模拟输出信号提供给再解调器76，该解调器以任意一种常用的制式（如NTSC、PAL或SECAN）将提供给它的信号转换成常规电视信号。再调制器76产生的信号根据接收站的开关进行选择，调制在标准广播电视载波频率（如与频道3或4相关的载波频率）上。再调制器76产生的标准电视信号提供给普通的家用电视接收机78。另外，也可选择将与组成部分相似的组件合并在家用电视接机内。
图1所示系统以前曾由其他人建议采用过，所不同的是以前建议采用的用作收缩编码器22和收缩译码器64的收缩码为2/3和7/8。以前规定以10瓦电平从卫星30上的电路发射2/3收缩码，以20瓦电平从卫星上发射其他收缩码。进行误码率分析以后发现，7/8收缩码在以20瓦电平从地球同步卫星30上发射的情况下，对系统的成功运行是过分的，以20瓦电平发射6/7收缩码是可以接受的。
当编码器22设置成以2/3比率进行收缩时，时隙t0，t1，t2，t3，t4中位流P1中的位P1（0），P1（1），P1（2），P1（3），P1（4）以及相应时隙中位流P2中的位P2（0），P2（1），P2（2），P2（3），P2（4）按照表Ⅳ由收缩编码器22转换成提供给调制器26的I信号和Q信号。
Figure 941904334_IMG2
表中，tk，tk+1，tk+2，tk+3为编码器22输出的顺序时隙。
编码器22以与上面描述位P1（0）P1（4）和位P2（0）P2（4）类似的方式，响应于位流P1和P2中的后续位，产生编码器的后续I和Q输出。末了，编码器22按照表Ⅴ含有位P1（0），P1（1），P2（0），P2（1）的收缩码。
Figure 941904334_IMG3
其中，ER1是位P1（0），P1（1），…，P1（tj），P1（tj+1）的收缩码，ER2是位P2（0），P2（1），…P2（tj），P2（tj+1）的收缩码，tj是偶时隙，
1表示不进行收缩的位，
0表示进行收缩的位。
表Ⅴ的收缩码用于位流P1和P2中，如表Ⅵ所示：
Figure 941904334_IMG4
表中，X表示进行收缩的位。
在本发明的一种实施例中，表Ⅵ中未经收缩的位按下面的顺序形成一串行信号。
P1（0），P2（0），P2（1），P1（2），P2（2），P2（3），P1（4），P2（4） （1）
表达式（1）中的奇号位（即P1（0），P2（1），P2（2），P1（4））由编码器22耦合至该编码器的I输出端，表达式（1）中的偶号位（即位P2（0），P1（2），P2（3），P2（4））则耦合至该编码器的Q输出端，从而形成表Ⅳ的I和Q位序列。
当收缩编码器22设置成以6/7比率进行收缩时，编码器20输出P1和P2的时隙t0-t11中的顺序位按照表Ⅶ由编码器22转换成I和Q信道输出信号。
Figure 941904334_IMG5
编码器22以与上面描述位P1（0）P1（11）和P2（0）P2（11）相类似的方法，响应于位流P1和P2中的位流，产生编码器的后续I和Q输出位。末了，编码器22按照表Ⅷ含有位P1（0）P1（5）和P2（0）P2（5）的收缩码。
Figure 941904334_IMG6
在一种实施例中，表Ⅷ中的收缩码用于位流P1和P2中，如表Ⅸ所示。
Figure 941904334_IMG7
表Ⅸ的未经收缩位按照表达式（2）形成一串行信号。
P1（0），P2（0），P2（1），P2（2），P1（3），P2（4），P1（5），P1（6），P2（6），P2（7），P2（8），P1（9），P2（10），P1（11） （2）
表达式（2）中的奇号位（即位P1（0），P2（1），P1（3），P1（5），P2（6），P2（8），P2（10））耦合至编码器22的I输出端，而表达式（2）中的偶号位（即位P2（0），P2（2），P2（4），P1（6），P2（7），P1（9），P1（11））耦合至编码器的Q输出端，从而形成表Ⅶ的位序列。
与此类似，但以相反的方式，将译码器64设置成解2/3或6/7收缩码。译码器64响应于解调器62的I和Q输出信号，将这些信号分离成与收缩编码器22的P1和P2输入类似的信号G1和G2，并指定译码器产生的哪些位与已经由编码器22收缩的位相关联。译码器64包括与表Ⅴ和Ⅷ中相同的2/3和6/7比率收缩码。
当收缩译码器64设置成解2/3收缩码时，它响应于解调器62产生的I和Q位流的顺序位和表Ⅴ的编码，产生与提供给收缩编码器22的P1和P2信号极其相同的G1输出信号和G2输出信号，从而按照表Ⅹ在时隙t0-t11中，产生信道I和Q的顺序位I（0）I（8）和Q（0）Q（8）。
表中，X表示“空白位”，即其值与I（0）I（8）或Q（0）Q（8）中的位值无关的位。为了在一种实施例中形成表X的位序列，位序列I（0）I（8）和Q（0）Q（8）和表Ⅴ的删除方式组合在一起，形成一含有空白X的串行序列，如下述（3）所示：
I（0），Q（0），X，I（1），Q（1），I（2），X，Q（2），
I（3），Q（3），X，I（4），Q（4），I（5），X，Q（5），
I（6），Q（6），X，I（7），Q（7），I（8），X，Q（8）    （3）
译码器64将表达式（3）的位序列与G1输出和G2输出相耦合，从而按照表X，在G1输出和G2输出处分别产生序列的奇号位和偶号位。当收缩译码器64设置为6/7收缩率时，它响应于解调器62处的I位流和Q位流中的顺序位和表Ⅷ的收缩码，按照表Ⅺ产生G1和T2位序列。
Figure 941904334_IMG9
为了在一种实施例中形成表Ⅺ的位序列，将位序列I（0）I（6）和Q（0）Q（6）和表Ⅷ的删除方式组合在一起，形成如下所述含有空白位X的串行序列：
I（0），Q（0），X，I（1），X，Q（1），I（2），X，X，Q（2），I（3），X，Q（3），I（4），X，Q（4），X，I（5），Q（5），X，X，I（6），Q（6），X    （4）
译码器64将表达式（4）的位序列耦合到G1和G2输出，从而按照表Ⅺ，表G1输出和G2输出处分别产生序列的奇号位和偶号位。
观察表X和Ⅺ得知，在这些表中存在重复的空白位符号;表X中，空白位符号每隔两个时隙重复一次;表Ⅺ中，前六个时隙的空白位符号在第二组时隙中重复。通过使位流I和Q串行化而形成表达式（3）的串行流，从而I（k）直接位于Q（k）之前，Q（k）直接位于I（k+1）之前;然后，将空白位插入到最终串行化位流中各4位序列的第三时隙内;例如，第一空白位跟在位I（0），Q（0）后，而直接位于I（1）之前，从而形成最终串行化位流中的前四个位。通过使位流I和Q串行化，并在最终串行化位流中各12位序列的第三、第五、第八、第九和第十二个时隙内插入空白位，从而形成表达式（4）的串行流。将空白位插入到最终序列化位流中去是受表Ⅴ和表Ⅷ中的“0”值位置控制的。
下面参见图2，图2是将卷积编码器20产生的引线200和202上的数据位流P1和P2转换成一对收缩I和Q信道位流的方框图。对于安田等人公开的最佳收缩码（即，1/2，2/3，3/4，4/5，5/6，6/7，7/8，8/9，9/10，10/11，11/12，12/13，13/14，14/15，15/16，16/17），图2所示的装置可以用于位流P1和P2。引线200和202上的数据位提供给电子复接器204，该复接器响应于端子206处的方波数据时钟，以二倍于引线200和202上的数据速率的频率运行。端子206上的数据时钟与引线200和202上的数据具有相同的频率和相位，这是用常规同步化电路（未示出）所得的结果。复接器204响应于端子206处的“1”电平，将引线200上的信号切换至输出引线208;响应于端子206处的“0”电平，将引线202上的信号耦合至输出引线208。
引线208上所得的串行位序列P1（0），P2（0），P1（1），P2（1），P1（2），P2（2）等提供给含有时钟输入端214的先进先出寄存器（FI-FO）212的数据输入端210。时钟输入端214响应于与门216产生的收缩数据时钟，与门216的一个输入响应于时钟源218产生的脉冲串，时钟源218产生的时钟脉冲具有二倍于端子206处的时钟脉冲频率的频率并与之同步。时钟源218产生的时钟脉冲直接被耦合至与门216的一个输入，而复接器204的输入端206响应于由二分频分频器220修正的时钟源218产生的脉冲。
与门216的另一输入是通过将分频器220的数据时钟输出提供至计数器222的计数输入而产生的，计数器222的多位输出施加到存储器226的地址输入224。计数器222和存储器226响应于控制源227产生的控制信号，该信号表示将要使用的由安田等人论文中指定的删除码。计数器222响应于控制源227产生的控制信号而设置成一最大计数值，并由分频器220产生的数据时钟脉冲，连续地从零顺序排列至其最大计数值。计数器222中的计数值控制存储器224的地址输入。
存储器226中装载有一对用于安田等人论文中所规定删除码的删除码型。删除码的选择受控制源227的控制。存储器226响应于提供至其输入端224的顺序地址，将所选删除码的两个删除码型顺序位提供至引线228和230。例如，如果所选删除码为比率2/3的，计数器222就响应于分频器220产生的前三个数据时钟脉冲，把地址0000，0001，0000按顺序提供至地址输入端224，存储器226响应于这些地址信号，把相邻二进制位10和11分别提供至引线228和230;引线228和230上的序列分别与表Ⅴ中的第1行和第2行中的序列对应。响应于顺序数据时钟脉冲的各连续三位组，在引线228和230上产生一相似序列。如果控制源227设置成用于6/7收缩码，则计数器222响应于分频器220产生的前六个数据时钟脉冲，产生地址0000，0001，0010，0011，0100，0101，使存储器226分别向引线228和230提供二进制序列100101和111010;这些序列对应于表Ⅷ中第1行和第2行上的序列，并且每六个顺序数据时钟脉冲重复一次。
对于前述2/3的情况，引线234上以及与门216输出端的位序列分别为1101和10100010的重复序列;对于6/7的情况，引线234和与门216输出端的位序列分别为110101100110和101000100010100000101000的重复序列。FIFO 212响应于与门216所输出每个“1”的前沿，将端子210处同时出现的二进制值同步记录入此FIFO内。与门216的输出为“0”时同时在端子210处出现的二进制值则不耦合进FIFO212内，因而被删除掉，即被收缩。对于2/3的情况，FIFO 212响应于端子210处P1信号和P2信号的串行组合以及在端子208处要与收缩序列P1（0），P2（1），P2（1），P1（2），P2（2），P2（3），P1（4）等一起装载的收缩时钟。对于6/7的情况，FIFO 212装载有收缩序列P1（0），P2（0），P2（1），P2（2），P1（3），P2（4），P1（5），P1（6），P2（6），P2（7），P2（8）等。
FIFO  212包括数据输入端236的时钟端238，后者用于控制FIFO将二进制位提供至端子236的速率。端子238响应于码元时钟源240，该时钟源的频率等于将码元提供至I和Q输出端243和244的频率的两倍。时钟源240产生的时钟脉冲通过二分频分频器239提供给串行至并行旋转器（即分接器242），分接器242有一数据输入端响应于FIFO  212输出端236的脉冲。转换器242响应于码元时钟源240产生的时钟脉冲，从而当时钟脉冲为0值和1值时，端子236处的信号分别耦合至引线243和244。因为进行了收缩，所以码元速率低于数据速率;在一种实施例中，对于2/3收缩码，引线200和202上的数据速度为每秒20兆位，而引线243和244上的码元速率为每秒15兆位。
FIFO 212响应于装载在其内的序列和端子238处的时钟，在端子236处产生与端子210处装载进FIFO的序列相同的串行序列。在施加到端子238的时钟频率下（码元时钟频率的两倍）下，从端子236读取此序列。对于2/3比率，分接器242响应于分频器239的码元时钟频率输出的反相电平，在二倍于码元时钟频率下进行切换，并响应于端子236处的序列，从而引线243的序列I（0），I（1），I（2），I（3），I（4）和Q（0），Q（1），Q（2），Q（3），Q（4）分别为P1（0），P2（1），P2（2），P1（4）等和P2（0），P1（2），P2（3），P2（4）等;对于6/7比率，引线243和244上的序列分别为P1（0），P2（1），P1（3），P1（5），P2（6），P2（8），P2（10）等和P2（0），P2（2），P2（4），P1（6），P2（7），P1（9），P1（11）等。
下面参见图3，图3为收缩译码器64较佳实施例的方框图。图3所描述的收缩译码器具有与图2所描述的收缩编码器很相似的结构，从而使收缩编码器和收缩译码器可以用同一印刷电路板制作，只需作很小的连线变更。图3所描述的收缩译码器可适用于安田等人所揭示的所有最佳收缩码。
图3中所描述的收缩译码器包括复接器304、FIFO  312、分接器342、与门316、计数器322存储器326和复接器332，与图2中的相应组成部分204、212、242、216、222、226和232相对应。复接器304响应于解调器62的I和Q输出，并且其输出以复接器204的输出耦合至FIFO  212的数据输入端相同的方式连接至FIFO  312的数据输入端。FIFO  312的数据输出提供给分接器242的输入端，其方式与FIFO  212的数据输出接至分接器342的输入的方式相同。分接器342产生G1和G2位序列，该位序列包含提供给维特比译码器66的空白位。计数器322存储器326、复接器332和与门316相互连接在一起，其方式与计数器222、存储器326、复接器332和与门216相互连接在一起相同。
图3所示的收缩译码器还包含方波时钟源318和340，其频率分别等于由分接器342提供至引线343和344的数据序列G1和G2的频率的两倍和通过引线300和302提供至复接器304的I码元和Q码元频率的两倍。时钟源318和340由图中未示出的装置，以本领域技术人员所熟知的方式，与所接收的码元同步。码元时钟318的输出，以二倍于数据序列G1和G2的速率，施加到与门316，从而与门316用同与门216产生收缩时钟序列完全一样的方式产生一收缩时钟序列。与门316的输出提供给FIFO 312的输出数据时钟端338;与此相反，FIFO 212的输出数据时钟端响应于时钟源240产生的码元频率两倍的频率。FIFO 312响应于338端的正前沿，从而FIFO在端子336处产生与提供至FIFO的位序列相同的二进制位序列。分接器342包含一控制输入端，该端的频率与序列G1和G2中的数据频率相等，且由响应于数据时钟源318的输出的二分频分频器320产生。从而当分频器320的输出为二进制1值时，引线343响应于端子336处的二进制电平，而当分频器输出为二进制0值时，端子336处的输出提供给引线344。因此，分接器342以二倍于数据时钟源318的频率进行切换。
二倍于引线300和302上I码元和Q码元的频率的时钟源340之输出提供给FIFO    312的数据时钟输入端314。分接器304的控制输入端306响应于时钟源340的二分频输出，此二分频输出是由二分频分频器339产生的，因此，引线300和302上的I位和Q位以二倍于引线300和302上I码元和Q码元的频率，通过引线308，交替地耦合到FIFO    312的数据输入端310。计数器322和存储器326响应于来自控制源327的信号，并显示正在传送至接收机的那些最佳编码。控制源327可以在传输序列开始时由发送机产生的信号或以其他方法加以控制。
对于2/3收缩码，提供给引线300和302的顺序I码元和Q码元分别表示为：
I（0），I（1），I（2），I（3），I（4），I（5）等    （5）
Q（0），Q（1），Q（2），Q（3），Q（4），Q（5）等    （6）
复接器304响应于引线300和302上的I序列和Q序列，按照下述（7）在引线308上产生一信号。
I（0），Q（0），I（1），Q（1），I（2），Q（2），I（3），Q（3），I（4），Q（4），I（5），Q（5）等    （7）
将上述二进制位序列装载进FIFO  312内，FIFO  312响应于与门316产生的收缩时钟，在引线336上产生下述序列：
I（0），Q（0），X，I（1），Q（1），I（2），X，Q（2），I（3），Q（3），X，I（4），Q（4），I（5），X，Q（5）等    （8）
其中，X为输出336处的“空白”位。分接器342响应于端子336处的上述序列，按照下述（9）和（10）分别向引线343和344提供序列G1和G2：
G1＝I（0），X，Q（1），X，I（3），X，Q（4），X，等 （9）
G2＝Q（0），I（1），I（2），Q（2），Q（3），I（4），I（5），Q（5）等 （10）
用提供至收缩编码器22的P1值和P2值来代替下述值：
I（0），I（1），I（2），I（3），I（4），I（5），等，和
Q（0），Q（1），Q（2），Q（3），Q（4），Q（5），等。
这表示除了插入空白位以外，收缩译码器64的输入与收缩编码器22的输入以同样的方式排列。由复接器332在其输出端以0值的信号向维特比译码器66表示空白位的存在。
对于6/7收缩码，复接器304的输入和输出以及FIFO  312的数据输入310与前面描述的2/3收缩码的情况相同。然而，对于6/7的情况，与门216和316的输出和2/3比率时钟的输出不同;与门216和316的输出对6/7收缩码来说是相同的。FIFO  312响应于与门316的收缩数据时钟输出和提供给它的信号，在端子336处，按下述（11）产生一序列。
I（0），Q（0），X，I（1），X，Q（1），
I（2），X，X，Q（2），I（3），X    （11）
分接器342响应于FIFO  312输出336处的序列，按照下述（12）和（13），在引线343和344上，产生数据序列。
I（0），X，X，I（2），X，I（3），等    （12）
Q（0），I（1），Q（1），X，Q（2），X，等    （13）
图3所描述的装置是用于解调器62针对每一I和Q码元产生单一位的情况的。但是，在许多情况下，解调器62产生一个表示I和Q值的最高有效位，和一个或多个表示固有I值和Q值最高有效位的置信度的附加位。这些附加位与最高有效I位和Q位并行产生，并具有相应的时隙。附加位由类似于图3描述的装置进行处理，从而对于每一附加位，配备一个复接器、FIFO和分接器。用于附加位的复接器、FIFO和分接器，由驱动复接器304、FIFO    312和分接器342的同一数据时钟脉冲串、收缩数据时钟脉冲串和码元时钟脉冲串以并行方式加以驱动。附加位施加到维特比译码器66上，并由本领域的普通技术人员所熟知的方式，由维特比译码器、交错器68和里德-所罗门译码器70进行处理。
下面参见图4，图4是仅为响应于1/2比率卷积编码器20的P1输出信号和P2输出信号产生2/3和6/7收缩信号而设计的收缩编码器第二种实施例方框图。编码器20产生的信号P1和P4分别施加到D（数据）触发器422和424的D输入端，D触发器422和424的时钟（CK）输入端响应于方波数据时钟源400，数据时钟源400也与编码器20相耦合，用来控制速率，即从编码器读取P1和P2信号的频率。触发器422和424的Q输出端信号分别施加到2输入信号复接器418和3输入信号复接器420的“0”信号输入端。复接器418包含一响应于触发器424Q输出信号的“1”输入信号端，而复接器420包含一响应于编码器20P1输出信号的“1”输入信号端。编码器20的P2输出耦合到复接器420的输入信号端“2”。复接器418只包括一个二电平（0和1）控制输入端，而复接器420包括两个二电平控制输入端。
启动复接器418和420，使得总是同时一个输出信号从复接器418和420中产生。复接器418和420的输出信号施加到FIFO  430的并行信号输入端，FIFO  430产生I和Q码元表示信号。FIFO  430输出信号的产生速率等于通过二分频分频器438驱动FIFO输出时钟端的码元时钟源436的频率之半。将二进制位耦合至FIFO  430信号输入端的速率受与门432的控制，与门432对应于数据时钟400的输出和复接器413产生的收缩控制信号的逻辑与。门432的输出作用到FIFO的输入时钟端。FIFO  430产生的I和Q码元表示信号仅分别响应于复接器418和420的输出。
复接器418和420由逻辑网络406控制，逻辑网络406包括复接器412、416和413。与门432响应于由复接器413施加给它的信号和时钟400的方波输出，产生具有一预定“频率”的收缩输出时钟。门432的收缩输出为二进制“1”电平和“0”电平序列，其排列形式是，从时钟源400的方波输出中删除掉某些二进制“1”电平。对于比率2/3，门432响应于由复接器413施加给它的信号和时钟源400产生的10101010序列，产生序列10101000。对于比率6/7，门432响应于由复接器413提供给它的信号和时钟源400产生的
101010101010101010101010序列，产生序列
101000100010100010001000。随后，重复上述从门432产生的每一个序列。因此，就具有“频率”为CKout的门432的输出而言，时钟源400产生的方波对于2/3收缩速率，其频率CKin＝1.333CKout;对于6/7收缩速率，时钟400产生的方波频率CKin是1.71429  CKout。为了达到以上目的，复接器416包括两条输出引线，其上产生四个用来控制复接器420的二进制位值;只使用四个值中的三个。复接器412只包括一条输出引线，此输出引线上产生两个用来控制复接器418的状态的二进制电平。复接器416的输出组合控制复接器420的0、1或2信号输入端的信号是否传到该复用器的输出端，或者复接器420的输出是否与其信号输入端处的信号隔离。
复接器412，416和413控制响应于收缩率控制源408产生的二进制电平。当分别选择2/3收缩速率和6/7收缩速率时，控制源408产生二进制0电平和1电平。收缩率控制源408的二进制输出以并行方式施加到复接器412，416和413的控制输入端。响应于控制源408的二进制0电平和1电平，复接器412，416和413的“0”信号输入端和“1”信号输入端处的输入分别耦合至每一复接器的信号输出端。
施加到复接器412、416和413的“0”信号输入端和“1”信号输入端的信号是通过将数据时钟400的输出施加到具有计数范围0至11和-4位输出总线的12状态计数器402来产生的。计数器402的两个最低有效输出位提供给逻辑网络440，此逻辑网络440响应于具有表示数字0，1或2的值（二进值00，01，10）的二进制位，产生一个二进制“1”电平，并且响应于具有数字值3（二进制值11）的两个最低有效位，产生一个二进制“0”电平。逻辑网络440的输出施加到复接器413的“0”信号输入端。计数器402的所有四个二进制输出位提供给逻辑网络442，逻辑网络442响应于代表数字0，1，3，5，6，8或10中任意一个数字的计数器输出，产生一个二进制“1”值;逻辑网络442响应于计数器402产生的代表2，4，7，9或11中任意一个数字的四个二进制位，产生一个二进制“0”值。逻辑网络442产生的二进制电平施加到复接器413的“1”输入信号端。复接器413产生的输出施加到与门432，以控制复接器418和420产生的数据位耦合进入FIFO  430。
复接器412的“0”信号输入端和“1”信号输入端分别响应于逻辑网络444和446的输出，而逻辑网络444和446均响应于计数器402的四位输出。网络444响应于代表数字1-3，5-7或9-11中任何一个数字的计数器402的输出位，产生一个二进制“1”输出;逻辑网络444响应于代表数字0，4和8中任何一个数字的计数器402的四位输出，产生一个二进制“0”输出。逻辑网络446响应于代表数字1，2，4或6-11中任何一个数字的计数器输出，产生一个二进制“1”电平。响应于代表数字0，3或5中任何一个数字的计数器402的计数值，从逻辑网络446中产生一个二进制“0”电平。
复接器416包括一个控制输入端、第一输出端和第二输出端以及四个信号输出端，表示为第1和第二“0”信号输入端以及第一和第二“1”信号输入端。响应于正施加到控制输入端的二进制“0”，第一和第二“0”信号输入端处的二进制电平分别耦合至复接器第一和第二输出端;响应于控制输入端处的二进制“1”，第一和第二“1”信号端处的电平分别耦合至复接器第一和第二输出端。
响应于施加到复接器416控制输入端处的控制源408所生成二进制“0”输出，代表数字0-3的计数器402最低和次最低有效输出位分别施加到复接器416的第一和第二“0”信号输入端后，耦合至复接器第一和第二输出端，并进一步耦合至复接器420的控制输入端。复接器416的第一和第二“1”输入信号端分别响应于逻辑网络448的第一和第二输出位，而逻辑网络448响应于计数器402的所有四个输出位。响应于代表数字0的计数器402的计数值，逻辑网络448将二进制“0”电平提供给复接器416的第一“1”信号输入端和第二“1”信号输入端。响应于产生代表数字5、8和10的计数器402，二进制“1”信号由网络448施加到复接器416的第一“1”信号输入端，同时将“0”电平施加到复接器的第二“1”信号输入端。对于计数器402输出的所有其他数字值，逻辑网络448提供二进制“0”电平给复接器416的第一“1”输入端;同时提供二进制“1”电平给复接器416的第二“1”输入端。因此，响应于产生二进制“1”电平的控制源，在计数器402产生二进制序列0000的同时，复接器416提供信号位00给复接器420的控制输入端，以便将触发器424的Q输出端处的信号耦合至复接器420的输入端。当控制源408产生二进制“1”电平，并且计数器402产生与数字5，8和10相关联的二进制信号时，复接器416提供信号电平“1”和“0”给复接器420的控制输入端，使编码器20的P1输出耦合至复接器420的输入端。响应于控制源408产生二进制“1”电平，在计数器402产生与数字1，2，3，4，6，7，9，和11相关联的二进制信号的同时，复接器416提供信号位“0”和“1”给复接器420，使复接器420把编码器20的P2输出提供给FIFO 430的信号输入端。
对于2/3和6/7收缩率，FIFO 430产生的I信道信号和Q信道信号具有与分接器242产生的序列相同的序列。图4所示的电路在并行的基础上处理编码器20产生的P1和P2序列。这些并行序列由产生并行I信道和Q信道的FIFO 430进行收缩。图4所示电路并不包括图2所示电路所需要的那种ROM及其相关的控制电路。但是，图4所示电路并不具有普遍适用于安田等人所揭示的各种最佳收缩率的优点。
下面请参见图5，该图是收缩译码器64的第2实施例方框图，此实施例特别用于2/3和6/7收缩码。图5所描述的装置响应于解调器62的I输出和Q输出，并且包括频率等于二倍于解调器62产生的码元频率的方波码元时钟源502和矩形波数据时钟源504。普通的同步装置（未示出）使码元及数据时钟源502和504与解调器62产生的I码元和Q码元同步。图5所描述的装置还包括控制源506，选择性地产生分别表示2/3收缩码和6/7收缩码的0值和1值。控制源506的输出控制上述源502和504的位序列。因为码元时钟源502是方波源，所以由此产生的序列对这两种收缩码都是101010101010等;对于2/3收缩码，数据时钟源504的输出为重复收缩序列100010100010等;对于6/7收缩码，数据时钟的重复收缩序列10101010101000等。前述序列中各二进制0和1值的时间间隔是相同的，即12.5毫微秒。
图5所描述的装置产生提供给维特比译码器66的G1序列和G2序列，以及当G1和G2的位具有完全与序列P1和P2的值对应的值时、具有二进制1值的信号ER1和ER2;当位值G1和G2之间以及P1和P2之间不存在可预计的对应关系时，也即当G1和G2为空白位时，信号ER1和ER2具有二进制0电平。对于每一个接收码元，位序列当G1、G2、ER1和ER2的长度不相等。对于2/3收缩码，序列G1、G2、ER1和ER2中每一个第三位的长度是其余位长度的两倍，并占据时钟源502输出的两个时间间隔。对于6/7收缩码，序列G1，G2，ER1和ER2中每一个第七位的长度是这些序列中其余位长度的两倍，并占据时钟源502两个时间间隔。
为此，解调器62的顺序I输出位和Q输出位，即I（0），I（1），I（2）等和Q（0），Q（1），Q（2）等，提供给复接器508，复接器508响应于二分频分频器509产生的顺序二进制1电平和0电平，在二倍于I码元和Q码元的频率下进行切换，二分频分频器响应于码元时钟源502的输出。复接器508响应于分频器509的输出，其方式与复接器304响应于解调器62的I输出和Q输出相同，从而使复接器508的输出为位序列I（0），Q（0），I（1），Q（1），I（2），Q（2），等。
复接器508产生的位序列施加到D触发器510的D输入端，D触发器的时钟输入响应于时钟源502的方波输出并且其Q输出端与复接器514相耦合，D触发器512的时钟输入端响应于数据时钟504的矩形波输出。触发器512包括响应于施加到D端的二进制序列和该触发器时钟输入的Q输出端，并在此输出端产生序列G1。因为从源504得到的触发器512的数据时钟输入是经收缩处理的，所以施加到复接器508上的I位和Q位的各种变化不会产生触发器输出的任何变化。因此，对于2/3收缩码，触发器512的输出是序列I（0），Q（0），Q（0），Q（1），I（2），I（2），I（3），Q（3），Q（3）等;对于6/7收缩码，触发器512的输出是序列I（0），Q（0），I（1），I（2），Q（2），I（3），Q（3）。对于2/3收缩码，空白位指示电路给出如下信号，即，触发器G1序列输出处的位值Q（0），I（2），Q（3）为空白位，将被译码器66忽略。对于6/7收缩码，空白位指示电路给出信号：Q（0），I（1），Q（3）位将因空白位而被忽略。
为了产生序列G2，复接器508的输出和触发器510的Q输出提供给具有响应与门516输出的控制输入端的复接器514。与门516的一个输入响应于控制源506的输出，在控制源506产生与2/3收缩码相关联的二进制0电平的情况下使与门516关闭。所以当选择2/3收缩码时，二进制0电平总是施加到复接器514的控制输入端，使复接器508的输出与D触发器518的D输入端耦合，D触发器518的时钟输入端与数据时钟源504的输出端耦合，Q输出端产生的位序列G2。对于2/3收缩码，触发器518的输出用序列Q（0），I（1），I（1），I（2），Q（2），Q（2），Q（3），I（4）等表述。这一序列中不存在空白位。I（1），Q（2）的第二个值由译码器66及其驱动的电路读取并翻译为数字位。
对于6/7收缩码，与门516的一个输入响应于控制源506的二进制1输出，并且响应于数据时钟源504的每六个二进制1输出，将二进制1信号提供给与门516的其他输入端。最后，数据时钟源504的输出施加到具有依次为000，001，010，011，100，101六种状态的计数器520。计数器520产生的三位输出施加到逻辑电路522，逻辑电路522响应于具有011值的计数器520的输出，产生二进制1电平。除了复接器508的输出以外，复接器514响应于与门516的二进制1输出，将触发器510的Q输出处的二进制电平耦合到触发器518的D输入。对于所有其他情况，复接器508的输出通过复接器514耦合至触发器518的D输入。因此触发器518Q输出处产生的G2序列为Q（0），I（1），Q（1），Q（1），Q（2），Q（2），Q（3），I（4）。空白位指示电路发出信号，指出此序列中第一次出现的Q（2）和Q（3）为空白位。
指示位序列G1和G2中空白位用的电路包括只读存储器524。存储器524包括一响应于控制源506的输出的控制输入端，从而与2/3和6/7收缩码相关的收缩码将响应于具有二进制0电平和1电平的控制源506的输出，而被分别选择出来。
只读存储器524还包括响应于计数器520的三位输出的多位地址输入端526。存储器524包括一对单一位输出ER1和ER2，ER1和ER2上产生二进制1电平和0电平，此1电平和0电平分别表示触发器512的Q输出产生的序列G1和G2中的二进制电平是真实的还是空白位。存储器524受程序控制，从而响应于控制源506输出处的二进制0，存储器ER1输出和ER2输出处的位序列响应于计数器520的六个顺序输出计数值而分别为101010和111111。响应于控制源506的二进制1输出，存储器受计数器520的六个顺序输出计数值控制，分别按照100101和111010，产生ER1和ER2值。存储器524产生的二进制0电平耦合至维特比译码器66，以发出信号，指示位序列G1和G2中哪些位为空白位。
图5所描述的装置还可以用于解调器62的每一个I输出和Q输出为多位并行信号的情况。在这种情况下，每一附加的I位和Q位耦合至复接器508、触发器510、512和518以及复接器514相同的电路系统。用于相应于复接器508和514的附加位的复接器控制输入端与图5所描述的相应部分相同。用于相应于触发器510、512和518附加位的触发器的时钟输入端与图5所描述的相应部分相同。
在对本发明的多个特定实施例进行了描述以后，我们可以清楚地理解到，在不偏离本发明的权利要求中所限定的精神和范围的情况下，可以对所描述的实施例的细节作各种变异。
权利要求书按照条约第19条的修改
1.一种前向纠错方法，其中，发送机响应于一情报信号，接收机产生由其所收情极表述所确定的输出，其特征在于，所述方法包含：
在发送机处：
将代表情极信号的输入位编码成第一和第二两串不同的并行顺序位流，从而多个输入位被转换成各第一和第二并行位流的多个位，第一和第二并行位流具有相应顺序的时隙1，2，…j…M，从而每一时隙中有每一位流的一个位;
将第一和第二并行位流组合并收缩成一具有时隙1，2…k…N的串行收缩位流，从而：
（a）对于不含有非删除位的第一、第二位流中的时隙j1，（ⅰ）时隙k1和（k1+1）分别具有第一和第二位流的时隙j1中的位，（ⅱ）如果第一位流和第二位流的时隙（j1-1）中具有至少一个非删除位，则时隙（k1-1）具有一个从第一和第二位流的时隙（j1-1）中的一个位产生的位，（ⅲ）如果第一位流和第二位流的时隙（j1+1）中具有至少一个非删除位，则时隙（k1+2）具有一个由第一位流和第二位流的时隙（j1+1）中的一个位产生的位;（b）位于具有一个非删除位和一个删除位的第一位流和第二位流的时隙j2，（ⅰ）时隙k2中具有非删除位，（ⅱ）如果第一位流和第二位流的时隙（j2-1）中具有至少一个非删除位，则时隙（k2-1）中具有一个由第一位流和第二位流的时隙（j2-1）中的一个位产生的位，如果第一位流和第二位流的时隙（j2+1）中具有至少一个非删除位，则时隙（k2+2）具有一个由第一位流和第二位流的时隙（j2+1）中的一个位产生的位;（c）对于仅具有删除位的第一位流和第二位流的时隙j3，串行删除位流中不存在时隙;
响应于串行位流，产生含有串行位流的位的多串并行收缩位流;
响应于多串并行收缩位流，对一载波进行调制，从而此载波同时被多串并行位流调制;
把经调制的载波发送至接收机;
在接收机处：
接收此经调制的载波;
将接收的已调载波转换成类似于多串并行位流的第三并行位流和第四并行位流;
将第三位流和第四位流译码成与所述情报信号类似的信号。
2.一种前向纠错接收机，其特征在于，它响应于含有I信道和Q信道的信号，所述I信道和Q信道含有具有一数据速率的收缩卷积编译位、收缩码和收缩码型，所述接收机含有响应于I信道和Q信道，用来将该信道中二进制位组合成单一串行信号的装置，从而时隙tk中的I信道位和Q信道位分别为单一串行信号的连续位bj和bj+1，上述tk为多个连续时隙t1、t2…tN中的每一时隙，产生时钟脉冲的数据时钟具有对应于I信道和Q信道收缩率的收缩率;所述接收机还含有响应于串行信号和数据时钟的时钟脉冲的装置，用来产生第一和第二并行输出位流，每一所述输出位流包含有顺序时隙，所述顺序时隙含有来自I信道和Q信道的位;所述接收机还含有响应于数据时钟的时钟脉冲，用来产生第三并行位流和第四并行位流，所述第三和第四并行位流分别包含有指示第一并行位流和第二并行位流中存在空白位的位，相应时隙中的第一并行输出位流和第三并行输出位流中的位使第三输出位流的位表示空白位位于第一输出位流中，第一输出位流中其余的位仅为来自I信道的位，相应时隙中第二和第四并行输出位流的位使第四输出位流中的位表示空白位位于第二输出位流中，第二输出位流中其余的位仅为来自Q信道的位。
3.如权利要求2所述的接收机，其特征在于，所述产生第三输出位流和第四输出位流的装置包括用来存储相应于收缩码型二进制位的存储器，所述存储器的地址根据数据时钟的时钟脉冲而确定。
4.一种发送前向纠错卷积编码信号的方法，所述前向纠错卷积编码信号具有顺序位P1（0），P1（1），P1（2），P1（3），P1（4）的第一卷积编码位流和顺序位P2（0），P2（1），P2（2），P2（3），P2（4）的第二卷积编码位流，其特征在于，所述方法包含下述步骤：在第一位流中每隔一位进行收缩，从而产生一经收缩的第一位流以及响应于经收缩的第一位流和第二位流，产生并行I信道和Q信道，其中，I信道的四个顺序时隙tk，tk+1，tk+2，tk+3分别由位P1（0），P2（1），P2（2），P1（4）组成，Q信道相应时隙tk，tk+1，tk+2，tk+3分别由位P2（0），P1（2），P2（3），P2（4）组成，并且同时用时隙tk，tk+1，tk+2，tk+3中I信道和Q信道的两个位对一载波进行调制。
5.如权利要求4所述的方法，其特征在于，它还包括将第一位流和第二位流组合成具有顺序为P1（0），P2（0），P2（1），P1（2），P2（2），P2（3），P1（4），P2（4）的顺序位的串行位流，从而产生I信道和Q信道。
6.一种响应于以一预定比率进行收缩的多个I信道和Q信道卷积编码信号的接收机，其特征在于，所述接收机含有这样一个装置，所述装置响应于多个信道的信号，产生具有顺序位的串行信号，从而信道I的时隙tk，tk+1，tk+2的顺序位I（0），I（1），I（2）等以及相同时隙tk，tk+1，tk+2内信道Q的顺序位Q（0），Q（1），Q（2）等依次产生串行信号I（0），Q（0），I（1），Q（1），I（2），Q（2）等;所述接收机还含有这样一个装置，用来（a）将与串行信号的顺序位同步的收缩时钟和串行信号的顺序位组合在一起，（b）产生一对输出波列G1和G2，所述输出波列G1和G2包含I信道和Q信道的顺序位以及由所述组合装置插入到串行信号内的空白位，所述位串G1包含I信道和Q信道的位，所述位串G2包含I信道和Q信道的位;所述接收机还包含指示位串G1和G2中的那些位为空白位的装置。
7.一种响应于以一预定比率进行收缩的所接收多个I和Q信道前向纠错卷积编码数据信号的接收机，其特征在于，所述接收机从产生第一和第二1/2比率卷积编码数据波列的发送机接收数据信号，所述1/2比率卷积编码数据波列被转换成收缩I信道和Q信道，所述收缩I信道和Q信道大致于接收的前向纠错卷积编码数据信号相同，所述发送机处的I信道在不同时隙内包含第一信号和第二信号的顺序位，所述发送机处的Q信道在其他不同时隙内包含所述第一信号和第二信号的其他顺序位;所述接收机包含响应于接收机处多个信道信号的装置，用来产生一具有顺序位的串行信号，从而接收信道I的时隙tk，tk+1，tk+2内的顺序位I（0），I（1），I（2）等以及相同时隙tk，tk+1，tk+2内接收信道Q的顺序位Q（0），Q（1），Q（2）等依次产生串行信号I（0），Q（0），I（1），Q（1），I（2），Q（2）等;所述接收机还含有产生与串行信号的顺序位同步的收缩时钟;所述接收机还含有用于下述目的的装置：（a）将与串行信号顺序位同步的收缩时钟与串行信号顺序位组合在一起，（b）产生一对输出波列G1和G2，所述输出波列包括接收的I信道和Q信道的顺序位以及由所述组合装置插入到串行信号中去的空白位，所述位串G1仅包括第一波列的位和空白位，所述位串G2仅包括第二波列的位和空白位;所述接收机还包含用来指示位串G1和G2中哪些位为空白位的装置。
8.如权利要求7所述的接收机，其特征在于，所述接收机还包含一响应于位串G1和G2的译码器，用来产生一类似于编码成第一和第二1/2比率卷积编码数据波列的顺序数据位的数据位序列。
9.如权利要求7所述的接收机，其特征在于，所述接收机以一码元速率接收I信道和Q信道的位，所述产生串行信号的装置包括一具有分别响应于所接收I信道和Q信道的第一和第二输入端以及一输出端的复接器，所述产生串行信号的装置还包括一启动该复接器的时钟源，从而在所接收I信道和Q信道一码元时间内的不同时刻，将I信道和Q信道耦合至输出端。
10.如权利要求9所述的接收机，其特征在于，所述产生一对输出波列的装置包括由收缩时钟进行时钟控制的电路，所述装置响应于串行信号，以第一和第二1/2比率卷积编码数据波列的频率产生位串G1和G2。
11.如权利要求10所述的接收机，其特征在于，所述时钟控制电路包括一先进先出寄存器，所述寄存器具有信号输入端和信号输出端以及时钟输入端和时钟输出端，所述信号输入端响应于复接器输出，所述时钟输入端响应于一时钟，所述时钟具有将复接器输出端处每一位的时间记录至所述寄存器的频率;所述时钟控制电路还包括一串行至并行转换器，所述串行至并行转换器具有一对产生G1位串和G2位串的输出端，所述寄存器时钟输出端响应于所述收缩时钟。
12.一种在各自互不相干的发送时间间隔内将一数字数据信号从一个发送机传送至一接收机的方法，其特征在于，所述方法包含在每一所述时间间隔内，将数字数据信号编码成1/2比率卷积编码信号;在第一发送时间间隔内，（1）将卷积编码信号编码成具有2/3收缩码的第一前向纠错卷积编码信号，（2）通过一地球同步卫星，将经编码的第一前向纠错信号发送至所述接收机;在第二发送时间间隔内，（1）将所述卷积编码信号编码成具有6/7收缩码的第二前向纠错卷积编码信号，（2）通过所述地球同步卫星，将经编码的第二前和向纠错信号发送至所述接收机;控制从卫星发射的功率，从而从卫星发射第一时间间隔内具有2/3收缩码的已编码前向纠错信号的功率大大低于从卫星发射第二时间间隔内具有6/7收缩码的已编码前向纠错信号的功率;在所述第一时间间隔和第二时间间隔内，在所述接收机处接收所述卫星发射的已编码前向纠错信号，所使用的抛物面天线具有不超过约为1米的直径，并将接收的已编码前向纠错信号译码成近似为数字数据信号的另一个信号。
13.一种将数字数据信号编码成一对1/2比率卷积编码信号的接收机，其特征在于，所述1/2比率卷积编码信号在各自互不相干的时间内被编译成分别具有2/3和6/7收缩码的第一和第二前向纠错卷积编码的数据信号，仅一个所述编码信号中的数据被一次耦合至所述接收机，所述接收机包含一天线，所述天线包含直径不超过约一米的抛物面反射器;所述接收机还包含响应于天线传感信号的第一电路装置，产生第一接收信号，该接收信号含有大体上与下列信号相同的数据  ：（1）所述接收机接收所述第一信号中的数据时具有2/3收缩码的前向纠错卷积编码信号，（2）所述接收机接收所述第二信号中的数据时具有6/7收缩码的前向纠错卷积编码信号具有6/7收缩码;所述接收机还包含响应于由电路装置产生的信号的装置，用来产生大致与所述数字数据信号相同的第三信号。
14.如权利要求13所述的接收机，其特征在于，所述数字数据信号是从电视节目信号中产生的，并且所述接收机还进一步包括用来将第三信号转换成用于家用电视接收机的信号的装置。
15.如权利要求13所述的接收机，其特征在于，所述具有2/3收缩码的前向纠错卷积编码信号包括在相应时隙tk，tk+1，tk+2，tk+3中分别具有顺序位P1（0），P2（1），P2（2），P1（4）和P2（0），P1（2），P2（3），P2（4）的I和Q并行信道，所述电路装置响应于所述I信道和Q信道中的位，（a）形成第一和第二并行顺序位流，使时隙tk，tk+1，tk+2，tk+3中第一位流的顺序位分别为P1（0），X1，P1（2），X2，其中X1和X2为空白位，并且相应时隙tk，tk+1，tk+2，tk+3中第二位流中的顺序位分别为P2（0），P2（1），P2（2），P2（3），（b）发出信号，说明第一位流中的位X1和X2为空白位。
16.如权利要求15所述的接收机，其特征在于，所述形成第一和第二并行顺序位流的电路装置包括将I信道和Q信道中的顺序位耦合成具有顺序位P1（0），P2（0），P2（1），P1（2），P2（2），P2（3），P1（4），P2（4）的串行位流。
17.如权利要求13所述的接收机，其特征在于，所述以6/7比率进行收缩的前向纠错卷积编码信号包括在相应时隙tk，tk+1tk+2，tk+3，tk+4tk+5，tk+6中分别具有顺序位P1（0），P2（1），P1（3），P1（5），P2（6），P2（8），P2（10）和P2（0），P2（2），P2（4），P1（6），P2（7），P1（9），P1（11）的I并行信道和Q并行信道，所述电路装置响应于I信道和Q信道中的位，（a）形成第一和第二并行顺序位流，使时隙tk+1tk+2，tk+3，tk+4tk+5，tk+6，tk+7tk+8，tk+9，tk+10，tk+11，tk+12中的第一位流的顺序位分别为P1（0），X3，X4，P1（3），X5，P1（5），P1（6），X6，X7，P1（9），X8，P1（11），并且相应时时隙tk+1，tk+2，tk+3，tk+4，tk+5，tk+6，tk+7，tk+8，tk+9，tk+10，tk+11，tk+12中的第二位流的顺序位分别为P2（0），P2（2），X9，P2（4），X10，P2（6），P2（7），P2（8），X11，P12，X12，其中X3-X12为空白位，（b）发出信号，说明第一位流的时隙tk+2，tk+3，tk+5，tk+8，tk+9，tk+11中的位以及第二位流的tk+4，tk+6，tk+10，tk+12中的位为空白位。
18.如权利要求17中的接收机，其特征在于，形成第一和第二并行顺序位流的电路装置包括将I信道和Q信道的顺序位耦合成具有顺序位P1（0），P2（0），P2（1），P2（2），P1（3），P2（4），P1（5），P1（6），P2（6），P2（7），P2（8），P1（9），P2（10），P1（11），的串行位流。
19.如权利要求18所述的接收机，其特征在于，所述以2/3比率收缩的前向纠错卷积编码信号分别在相应时隙tj，tj+1，tj+2，tj+3中具有顺序位R1（0），R2（1），R2（2），R1（4）和R2（0），R1（2），R2（3），R2（4）的I并行信道和Q并行信道，所述电路装置响应于I信道和Q信道中的位，（a）形成第三和第四并行顺序位流，使时隙tj，tj+1，tj+2，tj+3中的第三位流的顺序位分别为R1（0），X1，R1（2），X2，其中X1和X2为空白位，并且相应时隙tj，tj+1，tj+2，tj+3中第四位流的顺序位分别为R2（0），R2（1），R2（2），R2（3），（b）发出信号，说明第三位流中的位X1和X2为空白位。
20.如权利要求19所述的接收机，其特征在于，所述形成第三和第四并行顺序位流的电路装置包括将I信道和Q信道的顺序位耦合成具有顺序位R1（0），R2（0），R2（1），R2（1），R2（2），R2（3），R1（4），R2（4）的串行位流。
21.如权利要求17所述的接收机，其特征在于，所述以2/3比率收缩的前向纠错卷积编码信道分别在相应时隙tj，tj+1，tj+2，tj+3中具有顺序位R1（0），R2（1），R2（2），R1（4）和R2（0），R1（2），R2（3），R2（4）的I并行信道和Q并行信道，所述电路装置响应于I信道和Q信道的位，（a）产生第三和第四并行顺序位流，使时隙tj，tj+1，tj+2，tj+3中的第三位流的顺序位分别为R1（0），X1，R1（2），X2，其中X1和X2为空白位，相应时隙tj，tj+1，tj+2，tj+3中第四位流的顺序位分别为R2（0），R2（1），R2（2），R2（3），（b）发出信号，说明第三位流的位X1和X2为空白位。

Claims (11)

1、一种前向纠错方法，其中，发送机响应于一情报信号，接收机产生由其所收情极表述所确定的输出，其特征在于，所述方法包含：
在发送机处：
将代表情极信号的输入位编码成第一和第二两串不同的并行顺序位流，从而多个输入位被转换成各第一和第二并行位流的多个位，第一和第二并行位流具有相应顺序的时隙1，2，…j…M，从而每一时隙中有每一位流的一个位；
将第一和第二并行位流组合并收缩成一具有时隙1，2…k…N的串行收缩位流，从而：
(a)对于不含有非删除位的第一、第二位流中的时隙j1，(i)时隙k1和(k1+1)分别具有第一和第二位流的时隙j1中的位，(ii)如果第一位流和第二位流的时隙(j1-1)中具有至少一个非删除位，则时隙(k1-1)具有一个从第一和第二位流的时隙(j1-1)中的一个位产生的位，(iii)如果第一位流和第二位流的时隙(j1+1)中具有至少一个非删除位，则时隙(k1+2)具有一个由第一位流和第二位流的时隙(j1+1)中的一个位产生的位；(b)对于具有一个非删除位和一个删除位的第一位流和第二位流的时隙j2，(i)时隙k2中具有非删除位，(ii)如果第一位流和第二位流的时隙(j2-1)中具有至少一个非删除位，则时隙(k2-1)中具有一个由第一位流和第二位流的时隙(j2-1)中的一个位产生的位，如果第一位流和第二位流的时隙(j2+1)中具有至少一个非删除位，则时隙(k2+2)具有一个由第一位流和第二位流的时隙(j2+1)中的一个位产生的位；(c)对于仅具有删除位的第一位流和第二位流的时隙j3，串行删除位流中不存在时隙；
响应于串行位流，产生含有串行位流的位的多串并行收缩位流；
响应于多串并行收缩位流，对一载波进行调制，从而此载波同时被多串并行位流调制；
把经调制的载波发送至接收机；
在接收机处：
接收此经调制的载波；
将接收的已调载波转换成类似于多串并行位流的第三并行位流和第四并行位流；
将第三位流和第四位流译码成与所述情报信号类似的信号。
2、一种前向纠错接收机，其特征在于，它响应于含有I信道和Q信道的信号，所述I信道和Q信道含有具有一数据速率的收缩卷积编译位、收缩码和收缩码型，所述接收机含有响应于I信道和Q信道，用来将该信道中二进制位组合成单一串行信号的装置，从而时隙tk中的I信道位和Q信道位分别为单一串行信号的连续位bj和bj+1，上述tk为多个连续时隙t1、t2…tN中的每一时隙，产生时钟脉冲的数据时钟具有对应于I信道和Q信道收缩率的收缩率;所述接收机还含有响应于串行信号和数据时钟的时钟脉冲的装置，用来产生第一和第二并行输出位流，每一所述输出位流包含有顺序时隙，所述顺序时隙含有来自I信道和Q信道的位;所述接收机还含有响应于数据时钟的时钟脉冲，用来产生第三并行位流和第四并行位流，所述第三和第四并行位流分别包含有指示第一并行位流和第二并行位流中存在空白位的位，相应时隙中的第一并行输出位流和第三并行输出位流中的位使第三输出位流的位表示空白位位于第一输出位流中，第一输出位流中其余的位仅为来自I信道的位，相应时隙中第二和第四并行输出位流的位使第四输出位流中的位表示空白位位于第二输出位流中，第二输出位流中其余的位仅为来自Q信道的位。
3、如权利要求2所述的接收机，其特征在于，所述产生第三输出位流和第四输出位流的装置包括用来存储相应于收缩码型二进制位的存储器，所述存储器的地址根据数据时钟的时钟脉冲而确定。
4、一种发送前向纠错卷积编码信号的方法，所述前向纠错卷积编码信号具有顺序位P1（0），P1（1），P1（2），P1（3），P1（4）的第一卷积编码位流和顺序位P2（0），P2（1），P2（2），P2（3），P2（4）的第二卷积编码位流，其特征在于，所述方法包含下述步骤：在第一位流中每隔一位进行收缩，从而产生一经收缩的第一位流以及响应于经收缩的第一位流和第二位流，产生并行I信道和Q信道，其中，I信道的四个顺序时隙tk，tk+1，tk+2，tk+3分别由位P1（0），P2（1），P2（2），P1（4）组成，Q信道相应时隙tk，tk+1，tk+2，tk+3分别由位P2（0），P1（2），P2（3），P2（4）组成，并且同时时隙tk，tk+1，tk+2，tk+3中I信道和Q信道的两个位对一载波进行调制。
5、如权利要求4所述的方法，其特征在于，它还包括将第一位流和第二位流组合成具有顺序为P1（0），P2（0），P2（1），P1（2），P2（2），P2（3），P1（4），P2（4）的顺序位的串行位流，从而产生I信道和Q信道。
6、一种响应于以一预定比率进行收缩的多个I信道和Q信道卷积编码信号的接收机，其特征在于，所述接收机含有这样一个装置，所述装置响应于多个信道的信号，产生具有顺序位的串行信号，从而信道I的时隙tk，tk+1，tk+2的顺序位I（0），I（1），I（2）等以及相同时隙tk，tk+1，tk+2内信道Q的顺序位Q（0），Q（1），Q（2）等依次产生串行信号I（0），Q（0），I（1），Q（1），I（2），Q（2）等;所述接收机还含有这样一个装置，用来（a）将与串行信号的顺序位同步的收缩时钟和串行信号的顺序位组合在一起，（b）产生一对输出波列G1和G2，所述输出波列G1和G2包含I信道和Q信道的顺序位以及由所述组合装置插入到串行信号内的空白位，所述位串G1包含I信道和Q信道的位，所述位串G2包含I信道和Q信道的位;所述接收机还包含指示位串G1和G2中的那些位为空白位的装置。
7、一种响应于以一预定比率进行收缩的所接收多个I和Q信道前向纠错卷积编码数据信号的接收机，其特征在于，所述接收机从产生第一和第二1/2比率卷积编码数据波列的发送机接收数据信号，所述1/2比率卷积编码数据波列被转换成收缩I信道和Q信道，所述收缩I信道和Q信道大致于接收的前向纠错卷积编码数据信号相同，所述发送机处的I信道在不同时隙内包含第一信号和第二信号的顺序位，所述发送机处的Q信道在其他不同时隙内包含所述第一信号和第二信号的其他顺序位;所述接收机包含响应于接收机处多个信道信号的装置，用来产生一具有顺序位的串行信号，从而接收信道I的时隙tk，tk+1，tk+2内的顺序位I（0），I（1），I（2）等以及相同时隙tk，tk+1，tk+2内接收信道Q的顺序位Q（0），Q（1），Q（2）等依次产生串行信号I（0），Q（0），I（1），Q（1），I（2），Q（2）等;所述接收机还含有产生与串行信号的顺序位同步的收缩时钟;所述接收机还含有用于下述目的的装置：（a）将与串行信号顺序位同步的收缩时钟与串行信号顺序位组合在一起，（b）产生一对输出波列G1和G2，所述输出波列包括接收的I信道和Q信道的顺序位以及由所述组合装置插入到串行信号中去的空白位，所述位串G1仅包括第一波列的位和空白位，所述位串G2仅包括第二波列的位和空白位;所述接收机还包含用来指示位串G1和G2中哪些位为空白位的装置。
8、如权利要求7所述的接收机，其特征在于，所述接收机还包含一响应于位串G1和G2的译码器，用来产生一类似于编码成第一和第二1/2比率卷积编码数据波列的顺序数据位的数据位序列。
9、如权利要求7所述的接收机，其特征在于，所述接收机以一码元速率接收I信道和Q信道的位，所述产生串行信号的装置包括一具有分别响应于所接收I信道和Q信道的第一和第二输入端以及一输出端的复接器，所述产生串行信号的装置还包括一启动该复接器的时钟源，从而在所接收I信道和Q信道一码元时间内的不同时刻，将I信道和Q信道耦合至输出端。
10、如权利要求9所述的接收机，其特征在于，所述产生一对输出波列的装置包括由收缩时钟进行时钟控制的电路，所述装置响应于串行信号，以第一和第二1/2比率卷积编码数据波列的频率产生位串G1和G2。
11、如权利要求10所述的接收机，其特征在于，所述时钟控制电路包括一先进先出寄存器，所述寄存器具有信号输入端和信号输出端以及时钟输入端和时钟输出端，所述信号输入端响应于复接器输出，所述时钟输入端响应于一时钟，所述时钟具有将复接器输出端处每一位的时间记录至所述寄存器的频率;所述时钟控制电路还包括一串行至并行转换器，所述串行至并行转换器具有一对产生G1位串和G2位串的输出端，所述寄存器时钟输出端响应于所述收缩时钟。
CN94190433A 1993-05-24 1994-05-24 含有收缩卷积编译码的发送接收装置和方法 Pending CN1111469A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/065,292 1993-05-24
US08/065,292 US5438590A (en) 1993-05-24 1993-05-24 Transmitting and receiving apparatus and method including punctured convolutional encoding and decoding

Publications (1)

Publication Number Publication Date
CN1111469A true CN1111469A (zh) 1995-11-08

Family

ID=22061687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94190433A Pending CN1111469A (zh) 1993-05-24 1994-05-24 含有收缩卷积编译码的发送接收装置和方法

Country Status (12)

Country Link
US (1) US5438590A (zh)
EP (1) EP0651926B1 (zh)
JP (1) JPH07506477A (zh)
KR (1) KR0148055B1 (zh)
CN (1) CN1111469A (zh)
AU (1) AU7044294A (zh)
BR (1) BR9405376A (zh)
CA (1) CA2140851C (zh)
DE (1) DE69424119T2 (zh)
ES (1) ES2148333T3 (zh)
RU (1) RU2117390C1 (zh)
WO (1) WO1994028656A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320794C (zh) * 2002-11-13 2007-06-06 上海芯华微电子有限公司 收缩卷积编码的单步方法和装置
CN101237239B (zh) * 2008-03-03 2011-11-30 黄知涛 一种(n-1)/n码率的删除卷积码的盲识别方法
CN107017949A (zh) * 2015-12-21 2017-08-04 颖飞公司 光模块、处理数据的方法以及发送装置
CN109983720A (zh) * 2016-10-04 2019-07-05 At&T知识产权一部有限合伙公司 无线系统中的前向纠错码选择

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912907A (en) * 1993-11-22 1999-06-15 Thomson Consumer Electronics, Inc. Satellite receiver code rate switching apparatus
US5673291A (en) * 1994-09-14 1997-09-30 Ericsson Inc. Simultaneous demodulation and decoding of a digitally modulated radio signal using known symbols
JPH07283740A (ja) * 1994-04-05 1995-10-27 Sony Corp 送信装置、受信装置、および伝送システム
US5649318A (en) * 1995-03-24 1997-07-15 Terrastar, Inc. Apparatus for converting an analog c-band broadcast receiver into a system for simultaneously receiving analog and digital c-band broadcast television signals
US5745084A (en) * 1994-06-17 1998-04-28 Lusignan; Bruce B. Very small aperture terminal & antenna for use therein
TW274170B (en) * 1994-06-17 1996-04-11 Terrastar Inc Satellite communication system, receiving antenna & components for use therein
US5497401A (en) * 1994-11-18 1996-03-05 Thomson Consumer Electronics, Inc. Branch metric computer for a Viterbi decoder of a punctured and pragmatic trellis code convolutional decoder suitable for use in a multi-channel receiver of satellite, terrestrial and cable transmitted FEC compressed-digital television data
KR960028395A (ko) * 1994-12-08 1996-07-22 구자홍 펑쳐드 부호화 회로
US5668820A (en) * 1995-01-23 1997-09-16 Ericsson Inc. Digital communication system having a punctured convolutional coding system and method
KR100265674B1 (ko) * 1995-06-07 2000-09-15 데니스 피셸 인코드된 데이타 스트림에 대한 에러 검출 및 정정시스템
US5666170A (en) * 1995-07-12 1997-09-09 Thomson Consumer Electronics, Inc. Apparatus for decoding video signals encoded in different formats
GB2308044B (en) * 1995-10-02 2000-03-15 Motorola Ltd Method of decoding punctured codes and apparatus therefor
FI955206A (fi) * 1995-10-31 1997-05-01 Nokia Telecommunications Oy Tiedonsiirtomenetelmä
US5999570A (en) * 1995-11-21 1999-12-07 Sony Corporation Transmission apparatus, sending apparatus, and receiving apparatus, and transmission method
FR2742947B1 (fr) * 1995-12-22 1998-03-13 Sgs Thomson Microelectronics Dispositif de reception de signaux numeriques
KR970060721A (ko) * 1996-01-29 1997-08-12 이데이 노부유끼 지향성패턴의 인터리브 및 변경을 위한 송신장치,수신장치,송신방법 및 수신방법
FI113320B (fi) * 1996-02-19 2004-03-31 Nokia Corp Menetelmä tiedonsiirron tehostamiseksi
US5742622A (en) * 1996-03-12 1998-04-21 Discovision Associates Error detection and correction system for a stream of encoded data
KR100212833B1 (ko) * 1996-03-22 1999-08-02 전주범 가변레이트 비터비 복호기
US5689531A (en) * 1996-05-31 1997-11-18 Unisys Corporation Receiver for a digital communication system which eliminates cumulative jitter
US5680416A (en) * 1996-05-31 1997-10-21 Unisys Corporation Digital communication system which eliminates cumulative jitter
US5680415A (en) * 1996-05-31 1997-10-21 Unisys Corporation Repeater for a digital communication system which eliminates cumulative jitter
US5909434A (en) * 1996-05-31 1999-06-01 Qualcomm Incorporated Bright and burst mode signaling data transmission in an adjustable rate wireless communication system
US5694432A (en) * 1996-05-31 1997-12-02 Unisys Corporation Transmitter for a digital communication system which eliminates cumulative jitter
KR100223762B1 (ko) * 1996-06-25 1999-10-15 김영환 가변 부호화율 펀츄러
US5996103A (en) * 1996-07-31 1999-11-30 Samsung Information Systems America Apparatus and method for correcting errors in a communication system
US6366326B1 (en) 1996-08-01 2002-04-02 Thomson Consumer Electronics Inc. System for acquiring, processing, and storing video data and program guides transmitted in different coding formats
KR100498752B1 (ko) * 1996-09-02 2005-11-08 소니 가부시끼 가이샤 비트메트릭스를 사용한 데이터 수신장치 및 방법
JP3654392B2 (ja) * 1996-09-02 2005-06-02 ソニー株式会社 データ受信装置および方法
JP3684560B2 (ja) 1996-09-03 2005-08-17 ソニー株式会社 データ受信装置および方法
KR100233291B1 (ko) * 1996-10-16 1999-12-01 김영환 부호화율에 따른 복원클럭 발생장치 및 그 방법
US6496543B1 (en) * 1996-10-29 2002-12-17 Qualcomm Incorporated Method and apparatus for providing high speed data communications in a cellular environment
GB9622540D0 (en) * 1996-10-30 1997-01-08 Discovision Ass Trackback for viterbi decoder
US5784010A (en) * 1997-02-03 1998-07-21 International Business Machines Corporation Method and apparatus for implementing a set rate code for data channels with alternate 9-bit code words and 8-bit code words
KR19990003242A (ko) 1997-06-25 1999-01-15 윤종용 구조적 펀처드 길쌈부호 부호와 및 복호기
US6510147B1 (en) 1997-07-15 2003-01-21 Hughes Electronics Corporation Method and apparatus for orthogonally overlaying variable chip rate spread spectrum signals
KR100387078B1 (ko) * 1997-07-30 2003-10-22 삼성전자주식회사 대역확산통신시스템의심볼천공및복구장치및방법
US5907582A (en) * 1997-08-11 1999-05-25 Orbital Sciences Corporation System for turbo-coded satellite digital audio broadcasting
EP0963631A2 (en) * 1997-10-09 1999-12-15 Hughes Electronics Corporation Adaptable overlays for forward error correction schemes based on trellis codes
US6005897A (en) * 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
US6195398B1 (en) * 1997-12-19 2001-02-27 Stmicroelectronics, Inc. Method and apparatus for coding and communicating data in noisy environment
DE69837077T2 (de) * 1997-12-30 2007-06-21 Canon K.K. Verschachteler für Turbo-Kodierer
US7536624B2 (en) * 2002-01-03 2009-05-19 The Directv Group, Inc. Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
DE69942684D1 (de) * 1998-04-18 2010-09-30 Samsung Electronics Co Ltd Turbocodierung mit Einfügung bekannter Bits
US6134696A (en) * 1998-05-28 2000-10-17 Lsi Logic Corporation Encoding and decoding rate-1/n convolutional codes and their punctured versions
JP2000013337A (ja) * 1998-06-26 2000-01-14 Nippon Columbia Co Ltd データ多重放送方法、データ多重化放送システム、受信装置、録音装置
JP3413759B2 (ja) * 1998-07-17 2003-06-09 株式会社ケンウッド Ｂｓディジタル放送受信機
EP0999669A1 (en) * 1998-11-06 2000-05-10 Nortel Matra Cellular Method and apparatus for diversity reception of user messages with different forward error correction
US6282250B1 (en) * 1999-05-05 2001-08-28 Qualcomm Incorporated Low delay decoding
US6385752B1 (en) 1999-06-01 2002-05-07 Nortel Networks Limited Method and apparatus for puncturing a convolutionally encoded bit stream
FI107676B (fi) * 1999-06-21 2001-09-14 Nokia Mobile Phones Ltd Menetelmä ja järjestely tietyn signaalinkäsittelymetodin käyttämiseksi informaation välittämiseen
US6625241B2 (en) * 1999-07-13 2003-09-23 Hewlett-Packard Development Company, L.P. Data communications bit stream combiner/decombiner
DE19935785A1 (de) 1999-07-29 2001-02-08 Siemens Ag Verfahren und Einrichtung zur Erzeugung eines ratenkompatiblen Codes
DE19957093A1 (de) * 1999-11-26 2001-05-31 Rohde & Schwarz Anordnung zum Erzeugen eines digital modulierten Prüfsignals
US6697441B1 (en) 2000-06-06 2004-02-24 Ericsson Inc. Baseband processors and methods and systems for decoding a received signal having a transmitter or channel induced coupling between bits
US6798852B2 (en) 2000-06-06 2004-09-28 Ericsson Inc. Methods and systems for extracting a joint probability from a map decision device and processing a signal using the joint probability information
KR100396827B1 (ko) * 2000-06-15 2003-09-02 쎄트리마이크로시스템(주) 데이터 전송 시스템에서 병렬 길쌈 부호화 장치
EP2293452B1 (en) * 2000-07-05 2012-06-06 LG ELectronics INC. Method of puncturing a turbo coded data block
US6408340B1 (en) * 2000-08-07 2002-06-18 Motorola, Inc. Method and apparatus for transferring data between electrical components
KR100375823B1 (ko) 2000-12-27 2003-03-15 한국전자통신연구원 고속 비터비 복호기에서 라딕스-4 가지 메트릭 연산을위한 디펑처 구조 및 방법
EP1317070A1 (en) * 2001-12-03 2003-06-04 Mitsubishi Electric Information Technology Centre Europe B.V. Method for obtaining from a block turbo-code an error correcting code of desired parameters
DE10161602A1 (de) * 2001-12-14 2003-06-18 Rohde & Schwarz Verfahren und Anordnung zum graphischen Darstellen der l- und/oder Q-Komponenten von digital modulierten Hochfrequenzsignalen
DE10202090B4 (de) * 2002-01-21 2010-08-12 Infineon Technologies Ag Elektronische Sender-Empfänger-Vorrichtung
US6980255B2 (en) * 2002-02-13 2005-12-27 Zenith Electronics Corporation VSB modulator symbol clock processing to reduce jitter/phase noise and sampling artifacts
DE10207146A1 (de) * 2002-02-20 2003-08-28 Infineon Technologies Ag Hardware-Schaltung zur Punktierung und Wiederholungscodierung von Datenströmen und Verfahren zum Betrieb der Hardware-Schaltung
US6973579B2 (en) 2002-05-07 2005-12-06 Interdigital Technology Corporation Generation of user equipment identification specific scrambling code for the high speed shared control channel
US7111226B1 (en) * 2002-05-31 2006-09-19 Broadcom Corporation Communication decoder employing single trellis to support multiple code rates and/or multiple modulations
KR20030097358A (ko) * 2002-06-20 2003-12-31 삼성전자주식회사 성상도에 따라 설정된 펑처링 패턴을 기초로 컨볼루셔널엔코더 및 터보 코더를 이용한 신호의 부호화 방법
GB0229320D0 (en) * 2002-12-17 2003-01-22 Koninkl Philips Electronics Nv Signal processing method and apparatus
US20050204258A1 (en) * 2004-02-13 2005-09-15 Broadcom Corporation Encoding system and method for a transmitter in wireless communications
KR100689490B1 (ko) 2004-03-18 2007-03-02 삼성전자주식회사 이동통신 시스템에서 외부 부호를 사용하는 방송 데이터송수신 방법 및 그 장치
US7266756B2 (en) * 2004-06-25 2007-09-04 Via Telecom Co., Ltd. Read enable generator for a turbo decoder deinterleaved symbol memory
KR101134064B1 (ko) * 2007-05-14 2012-04-13 삼성전자주식회사 오류 제어 코드의 펑쳐링 장치 및 방법
CN101843019A (zh) * 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法
US8275209B2 (en) * 2008-10-10 2012-09-25 Microsoft Corporation Reduced DC gain mismatch and DC leakage in overlap transform processing
DE102010031411B4 (de) * 2010-07-15 2012-04-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Konzept zur Kombination codierter Datenpakete
IL277711B (en) * 2020-09-30 2022-01-01 Elbit Systems C4I And Cyber Ltd A transmission device and a method for transmitting punctuated information messages having an input containing shared bits and a reception device and method for reassembling coded information messages based on the punctuated messages
RU2759216C1 (ru) * 2021-01-14 2021-11-11 Альберт Семенович Усанов Способ телекоммуникаций для достижения потенциальных производительности, помехоустойчивости и скорости соединения

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824270B2 (ja) * 1985-12-25 1996-03-06 日本電信電話株式会社 たたみ込み符号器および最尤復号器
DE3724729A1 (de) * 1987-07-25 1989-02-02 Ant Nachrichtentech Verfahren zur aufbereitung eines faltungscodes zur uebertragung sowie dessen empfangsseitige rueckwandlung sowie anordnung hierzu
US4908827A (en) * 1987-07-27 1990-03-13 Tiw Systems, Inc. Forward error correction system
US5117427A (en) * 1988-03-03 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Communication system with concatenated coding error correction
US5295142A (en) * 1989-07-18 1994-03-15 Sony Corporation Viterbi decoder
US5233630A (en) * 1991-05-03 1993-08-03 Qualcomm Incorporated Method and apparatus for resolving phase ambiguities in trellis coded modulated data

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320794C (zh) * 2002-11-13 2007-06-06 上海芯华微电子有限公司 收缩卷积编码的单步方法和装置
CN101237239B (zh) * 2008-03-03 2011-11-30 黄知涛 一种(n-1)/n码率的删除卷积码的盲识别方法
CN107017949A (zh) * 2015-12-21 2017-08-04 颖飞公司 光模块、处理数据的方法以及发送装置
CN107017949B (zh) * 2015-12-21 2021-03-23 颖飞公司 光模块、处理数据的方法以及发送装置
CN109983720A (zh) * 2016-10-04 2019-07-05 At&T知识产权一部有限合伙公司 无线系统中的前向纠错码选择
CN109983720B (zh) * 2016-10-04 2021-12-07 At&T知识产权一部有限合伙公司 无线系统中的前向纠错码选择

Also Published As

Publication number Publication date
AU7044294A (en) 1994-12-20
DE69424119T2 (de) 2000-09-21
EP0651926B1 (en) 2000-04-26
EP0651926A1 (en) 1995-05-10
ES2148333T3 (es) 2000-10-16
US5438590A (en) 1995-08-01
BR9405376A (pt) 1999-09-08
DE69424119D1 (de) 2000-05-31
JPH07506477A (ja) 1995-07-13
KR0148055B1 (en) 1998-08-17
RU2117390C1 (ru) 1998-08-10
WO1994028656A1 (en) 1994-12-08
CA2140851C (en) 1999-05-25
CA2140851A1 (en) 1994-12-08

Similar Documents

Publication Publication Date Title
CN1111469A (zh) 含有收缩卷积编译码的发送接收装置和方法
CN1179348C (zh) 比特流信号的数据处理
CN1079620C (zh) 信号处理系统
CN100340105C (zh) 具有部分响应格构解码器的数字电视系统
CN100544341C (zh) 解调方案选择方法以及采用该方法的数字广播接收机
CN1260932C (zh) 具有处理补充数据的增强信号检测的残留边带接收系统
CN1244226C (zh) Atsc－hdtv栅格译码器中ntsc干扰抑制的递归度量
CN1957611A (zh) 使用e－8vsb、e－4vsb和p－2vsb的混合的双流结构数字电视传送和接收方法
CN1783963A (zh) E8－vsb接收系统、产生数据属性及信道编码的设备及方法
CN1500349A (zh) 使用广播数字电视信号的健壮的数据传输
CN1151813A (zh) 数字电视信号的同步系统和数据帧结构
CN1081036A (zh) 用于在相关数字通信系统中减小传输差错的方法和装置
CN1081044A (zh) 用于部分响应解调的方法和设备
CN1155241C (zh) 接收机和收发信机
CN101444101A (zh) 使用多个并行编码器的用于数字通信的系统和方法
MX2010005399A (es) Modelado alternado mejorado de codigo.
CN1957610A (zh) 使用16态格编码的数字电视发射器和接收器
CN1294743C (zh) 8MHz频道数字电视系统的接收器
CN1288578A (zh) 多载波通信装置及多载波通信方法
CN1400738A (zh) 适应多状态的调制的发送机、接收机、方法、程序和信号
CN1491023A (zh) 集成调制器和解调器
CN1126907A (zh) 信息编码方法和装置，信息译码方法和装置及记录载体
WO2005064934A2 (en) Method and apparatus for changing channels in a system operating in a recording mode
CN1774914A (zh) 接收机单元与设置该接收机单元的方法
US6591391B1 (en) Method of generating an 8-VSB modulated signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Applicant after: Lockver Semiconductor System Co., Ltd.

Applicant before: Comstream Corporation

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: COMSTREAM CORPORATION TO: ROCKWELL SEMICONDUCTOR SYSTEMS CO., LTD.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication