CN1116361A - 直接圆片结合结构和方法 - Google Patents

直接圆片结合结构和方法 Download PDF

Info

Publication number
CN1116361A
CN1116361A CN95101412A CN95101412A CN1116361A CN 1116361 A CN1116361 A CN 1116361A CN 95101412 A CN95101412 A CN 95101412A CN 95101412 A CN95101412 A CN 95101412A CN 1116361 A CN1116361 A CN 1116361A
Authority
CN
China
Prior art keywords
layer
metal nitride
high temperature
temperature metal
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN95101412A
Other languages
English (en)
Inventor
艾琳尼·佩奇斯
弗朗西斯克·塞科·达拉戈纳
詹姆斯·A·塞勒斯
雷蒙德·C·韦尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1116361A publication Critical patent/CN1116361A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Abstract

一种形成有高温金属氮化物隐埋层(16)并且有改善的热传导率的直接圆片结合结构的方法。通过用非氧化光致抗蚀剂剥离剂形成高温金属氮化层(16)图案，且不用光致抗蚀剂硬化步骤，可显著地改善在高温金属化物层(16)和随后在高温金属氮化物层上形成的介电层(17，27)之间的粘结。在高温环境中，介电层(17，27)粘接到高温金属氮化物层(16)上。此外，还提供了一种有高温金属氮化物隐埋层(16)和改善了热传导率的直接圆片结合结构。

Description

直接圆片结合结构和方法
一般来说，本发明涉及一种半导体结构的制造，而更具体地说，涉及一种直接圆片(wafer)结合(bonded)结构的制造。
在过去曾经报告了将一个半导体衬底直接圆片结合到绝缘衬底上，或结合到在半导体衬底上形成的绝缘层上。这样的结构通常称为在绝缘体上的半导体(SOI)，或者介电绝缘直接圆片结合结构。典型地，这些直接圆片结合结构使用包括扩散杂质或掺杂多晶硅的隐埋层。然而，这些隐埋层具有薄层电阻值为20Ω/□量级的缺点。高的薄层电阻值引起大的RC时间常数，从而产生不希望有的长时间延迟。因此，包括高温金属氮化物，例如氮化钛、氮化钒和氮化钨的隐埋层是所希望的，因为它们的表面电阻值为10Ω/□量级，而且在超过1100℃时还是稳定的。
然而，当将一个图案高温金属氮化物层用于隐埋层时，在高温金属氮化物层和该高温金属氮化物层上形成的介电层之间，发生显著的粘接问题。当该层随后处于高温下时，这些问题更加明显。不良的粘结消极地影响结合圆片的产量和器件的可靠性。在介电层形成在高温金属氮化层上之后，该直接圆片结合处理需要在高温下进行处理。所以，需要一种在高温金属氮化物层上形成介电层的处理，使得该两层在经受高温时在其间具有良好的粘结。
此外，直接圆片结构常常将有低热传导率的厚介电层引入结合的衬底之间。具有低的热传导率的厚介电层造成不良的散热，从而使逻辑器件和功率器件的大规模集成复杂化。所以，也需要具有良好热传导率的直接圆片结合结构。
简而言之，本发明提供了一种形成直接圆片结合结构的方法。一个图案高温金属氮化物层形成在有源衬底(active substrate)的一个第一表面上。使用非氧化的光致抗蚀剥离剂，把用来形成高温金属氮化层图案的光致抗蚀剂层去除。一个中间层形成在高温金属氮化物层上和该第一表面的一部分上，其中在随后的高温环境下该中间层粘接到高温金属氮化物层上。将中间层退火以减小在中间层中的应力，将它平整化，并结合到处理(handle)衬底上。中间层将高温金属氮化物层与处理衬底电绝缘。
还提供了一种结构。该结构有一个第一传导率型的有源衬底。一个高温金属氮化物隐埋层位于该有源衬底的一个第一表面的一部分上。一个中间层覆盖该高温金属氮化物层和该第一表面的一部分。将该中间层平整化、并且在高温条件下粘接到高温金属氮化物层上。一个处理衬底连接到中间层上，其中该中间层将高温金属氮化物层与处理衬底电绝缘。
图1图示本发明第一实施例的一个放大的截面视图；
图2—10图示各个制造步骤的图1实施例的放大截面视图；
图11—14图示各个制造步骤的本发明第二实施例的放大截面视图；
图15图示本发明第二实施例的一个放大的截面视图；和
图16图示本发明第三实施的一个放大的截面视图。
一般来说，本发明提供一种制造具有一个高温金属氮化物隐埋层的直接圆片结合结构的方法。参照图1—14，可以更充分地描述本发明。图1是按照本发明直接圆片结构结构的一个实施例的放大截面视图。该直接圆片结合结构，包括有源衬底11，在有源衬底11的一个第1表面上形成的高温金属氮化物隐埋层16，中间层26，以及处理衬底24，在第一实施例中，中间层包括介电层17和多晶半导体层18和19。最好，在圆片结合之前，在处理衬底24上形成介电层29。在一个最佳实施例中，有源衬底11包括：高掺杂区12和14，其形成绝缘区；和高掺杂区13，其形成接触区。
为了制造图1中所示的直接圆片结合衬底，实验工作表明，要在高温金属氮化物层16和介电层17之间提供良好的粘结，就需要在沉积介电层17之前，在非氧化环境中处理高温金属氮化物层16。曾发现，在诸多情况中的、在沉积介电层17之前高温金属氮化层16的表面氧化，大大地降低了两层之间的粘结；特别是在该两层后来暴露在高温下的时侯，例如在高温直接圆片结合处理的情况下，更是如此。
在一个沉积介电层17之前在非氧化环境中处理高温金属氮化物层16的最佳实施例中，图2表示前期制造步骤中的有源衬底11的放大截面视图。衬底11包括一个第一传导率型半导体材料和一个第一与第二表面。最好，衬底11有局部的由第一表面延伸的高掺杂区12、13和14。最好，衬底11由硅组成，并且掺杂以n—型杂质，例如磷，其杂质浓度为1.0×1015到3.0×1016原子/厘米3量级。最好，衬底11是(100)晶体取向的。
使用标准掺杂技术，制成高掺杂区12、13和14。最好，掺杂区13和衬底11有同样的传导率类型，并且掺杂区12和14有与掺杂区13和衬底11传导率类型不同的第二传导率类型。在该最佳实施例中，掺杂区13掺杂以磷并且在第一表面具有的表面浓度至少为6.5×1019原子/厘米3，并且具有一个5到10微米量级的结深度。掺杂区12和14掺杂以P型杂质例如硼，并具有至少3.0×1019原子/厘米3的表面浓度，和具有5到10微米量级的结深度。最好，在有源衬底11的第一表面上，构成一个增强层，以便在有源衬底11和高温金属氮化物层16之间，提供一个低欧姆电阻接触。该增强层最好以相应于高温金属氮化物层16的图案来构成。该增强层最好具有大于1.0×1019原子/厘米3的表面浓度。尽管也可以使用其它掺杂技术，还是使用离子注入工艺来构成增强层。
如图1所示，在最后处理之后，掺杂区13将构成一个隐埋的高温金属氮化物层16的接触区，并且掺杂区12和14构成有源衬底11的绝缘区。为了提供衬底11的绝缘区，掺杂绝缘(例如掺杂区12和14)是绝缘的优选方法，然而，也可以使用其它形式的绝缘。
图3表示制造过程中后一步骤的衬底11。在衬底11的第一表面上，构成高温金属氮化物层16。最好，高温金属氮化物层16包括氮化钛、氮化钒、或氮化钨。在最佳实施例中，高温金属氮化层16包括氮化钛。构成高温金属氮化物层16的方法是众所周知的，在现有技术领域中，使用的技术有，在存在氮气的条件下溅射一种高温金属，反应蒸发(evaporation)，热氮化纯高温金属，以及化学汽相沉积等。最好，在高温金属氮化层16由氮化钛构成时，它具有1000到3000埃量级的厚度，和4到7Ω/□(Ohms/Square)量级的薄层电阻。在经受到提高的温度后，例如圆片结合温度以后，具有1000到3000埃量级厚度的氮化钛，有1到2Ω/□量级的薄层电阻。
图4表示制造过程中更后一步骤的衬底11。使用标准的光致抗蚀剂配料技术在高温金属氮化物层16上沉积光致抗蚀剂层21。最好，光致抗蚀剂层21是一种正性光致抗蚀剂，例如，可从日本人造橡胶公司(Synthetic Rubber Company)买到的JSR500。在沉积上光致抗蚀剂层21后，以低温适度烘烤光致抗蚀剂层21，以便烘干并除去过多的溶剂。接着，使用光掩膜把光致抗蚀剂层21局部地暴光。
如图5所示，在暴光后，将光致抗蚀剂层21显影，以选择性地除去光致抗蚀剂层21而形成所需要的图案。使用包含显影剂例如四甲基氢氧化铵的PH碱性非金属离子来显影正性光致抗蚀剂。可以从Shipley公司买到这种显影剂。显影后，光致抗蚀剂层21最好不进行硬化处理(例如深度UV辐射处理或低能量惰性气体等离子体处理)，以便阻止光致抗蚀剂的过度硬化。实验工作表明，在除去剩下的光致抗蚀剂层21后，光致抗蚀剂的硬化处理会导致在高温金属氧化物层16上，特别是在衬底11的周边上，留有剩余的光致抗蚀剂。当使用与干光致抗蚀剂剥离剂相反的湿光致抗蚀剂剥离剂时，上述状况更加明显。曾发现，剩余的光致抗蚀剂会导致高温金属氧化物层16和介电层17之间出现粘接问题，特别是当这两层随后经受高温时则更是如此。如果高温金属氮化物层16的光致抗蚀剂的再加工(reworking)是必需的，就使用非氧化光致抗蚀剂剥离剂来防止随后出现的粘接问题。
接下来，如图6所示，将高温金属氮化物层16刻蚀成与剩余的光致抗蚀剂层21所提供的相一致的图案。例如，用含有氯基化学组成物的活性离子(reactive ion)刻蚀系统刻蚀高温金属氮化层物16。然而，为了防止不需要的掺杂，最好不用BCl3刻蚀高温金属氧化物层16。曾发现，用BCl3刻蚀高温金属氮化物层16时，在未用光致抗蚀剂层21保护的刻蚀表面上留有剩余的BCl3。在随后的高温处理中，该剩余的BCl3是硼扩散衬底11的潜在杂质源，因而生成不需要的P—型区。
如图7所示，在刻蚀高温金属氮化物层16后，用非氧化光致抗蚀剂剥离剂除去剩下的光致抗蚀剂层21，以避免高温金属氮化物层16的表面氧化。例如，当光致抗蚀剂层21含有正性光致抗蚀剂时，使用有碱性PH值的含有n—甲基吡咯烷酮(pyrrolidone)(NMP)的非氧化光致抗蚀剥离剂。这种剥离剂的例子是PosistripTM，可从加里佛尼亚州海沃德的EKC技术公司买到。
为了防止高温金属氮化物层16的表面氧化和随后出现的粘接问题，使用那种基于干氧化的光致抗蚀剂去除方法，例如氧等离子体方法，不去除剩余的光致抗蚀剂层21。实验表明：如用任何基于干氧化的光致抗蚀剂去除方法，来除去在高温金属氮化物层16上所形成的光致抗蚀剂层21，会导致在高温金属氮化物层16和随后在高温金属氮化层16上形成的介电层之间出现粘接问题。曾发现，基于干氧化的光致抗蚀剂去除方法导致的高温金属氮化物层16的过度表面氧化，是出现粘接问题的主要原因。
最好以串联的方式使两个含有NMP的浴槽来去除光致抗蚀剂层21。最好再循环和过滤第一个浴槽并把它保持在75到85℃。含光致抗蚀剂层21的衬底11在第一个浴槽的NMP中大约放置15分钟。第二个浴槽最好保持在大约45到55℃，它起除去任何剩余的光致抗蚀剂层21的作用。衬底11在第二个浴槽NMP中大约放置5分钟。在第二个NMP浴槽之后，采用常规的清洗器/烘干器技术用去离子水洗涤并烘干衬底11。
在处理过程中的这一步骤，要根据图1所示的有中间层26的第一实施例，图15所示的有中间层36的第二个实施例，或图16所示的有中间层46的第三个实施例来进一步处理衬底11。在第一个实施例中，中间层26包括介电层17和多晶半导体层18和19。在第二个实施例中，中间层36包括第一和第二介电层27和28。在第三个实施例中，中间层46包括一个单层介电材料。
在第一个实施例中，并如图8所示，介电层17形成在高温金属氮化物层16和有源衬基底11的第一表面的一部分上。介电层17对高温金属氮化物层16起电绝缘装置作用。介电层17包括氧化硅、氮化硅、氮氧化硅、磷硅酸盐(Phosphosilicate)玻璃(PSG)，或硼磷硅酸盐玻璃(BPSG)。在需要良好散热的应用中，介电层17可包含碳化硅，类似金刚石的碳，氮化硼、氧化铍，或类似物。在最佳实施例中，介电层17包含用增强等离子体(PE)化学汽相沉积方法从四乙基原硅酸盐(TEOS)，通常称为增强等离子体四乙基原硅酸盐(PETEOS)，沉积的氧化硅。最好，在大约400℃下，以近似125到145埃/秒的生长率来沉积介电层17。在随后的高温处理中，发现PETEOS氧化硅对高温金属氮化物层16提供最好的粘接。最好，介电层17厚度为4000到6000埃量级。
在沉积之后，最好将介电层17退火以去除在介电层17中的应力，特别是去除位于高温金属氮化物层16的边缘22和23处的应力。此外，当介电层17含有PETEOS时，退火的步骤起致密和稳定的作用以便进一步的高温处理。在介电层17含有PETEOS时，最好在大约1000℃下在诸如N2的惰性气体中，退火大约60分钟。在退火处理中，氧的浓度最好约小于3000ppm，以防止由高温金属氮化层16的扩散引起的氧化。
接着，如图9所示，将第一多晶半导体层18沉积在介电层17上。第一多晶体半导体层18作为一个平整化介质，用来补偿底层的介电层17和高温金属氮化物层16的外形。第一多晶半导体层18最好是使用外延的一多晶硅生长方法来沉积的无掺杂的多晶硅，并且厚度在15到25微米量级。最好，使用三氯硅烷在1150℃左右以近似1.0微米/分的生长率来沉积第一多晶半导体18。
在一个最佳实施例中，如图10所示，在第一多晶半导体层18沉积之前，将一个第二多晶半导体层19沉积的介电层17上。第二多晶半导体层19提供一个种层，其促进了第一多晶半导体层18的更均匀沉积。第二多晶半导体层19最好是用低压化学汽相沉积方法(LPCVP)沉积的无掺杂的多晶硅，并且厚度是在500到1,000埃量级。最好用硅烷在630℃左右以100埃/分左右的生长率来沉积多晶半导体层19。
接着，如图11所示，将第一多晶半导体层18平整化。使用包括研磨步骤和抛光步骤的两步方法，将第一多晶半导体层18平整化。首先，使用传统的研磨处理以60微米/分左右的去除速率，将近似5到10微米的多晶半导体材料从第一多晶半导体层18上除去。其次，使用传统的抛光处理以1.0微米/分左右的去除速率，再将近似5微米的第一多晶半导体层18除去。经过平整化之后，5到10微米量级厚度的多晶半导体材料留在介电层17上。
此外，在第一研磨步骤之前通过边缘研磨方法将第一多晶体半导体层18进行了处理，以便将围绕着第一多晶半导体层18的外边缘的过剩的多晶半导体材料去除。在进行抛光之后，使用例如比拉鱼(Piranha)蚀刻，随后使用氢氟酸蚀刻，热硝酸蚀刻，和擦洗等方法来清洗衬底1l，以便从第一多晶半导体层18的表面上去除沾污。介电层17和多晶半导体层18与19构成在第一实施例中的中间层26。第一实施例现在已准备好用于直接圆片结合，以形成在图1中所示的结构。下面将讨论直接圆片结合处理。
在如图12所示的第二实施例中，将介电层27沉积到具有近似10,000到20,000埃的厚度，以便提供电绝缘和能平面化的介质，从而对高温金属氮化物层16的外形予以补偿。介电层27包括氧化硅、氮化硅、氮氧化硅、PSG，或BPSG。在需要良好散热的应用中，介电层27可以包括碳化硅，类似金刚石的碳，氮化硼、氧化铍、或类似物。最好，介电层27包含PETEOS氧化硅，并且在近似400℃以近似125到145埃/秒的生长率进行沉积。在随后的高温处理过程中，特别是当高温金属氮化物层16包括氮化钛时，发现PETEOS氧化硅对高温金属氮化物层16提供最好的粘接。
在沉积之后，最好将介电层27退火以去除在介电层27中的应力。此外，在介电层27含有PETEOS时，退火步骤起到致密和稳定作用以便进一步骤进行高温处理。最好，在介电层27含有PETEOS时，在近似1000℃、在惰性气体中例如N2中，退火60分钟左右。在退火处理时氧的浓度最好是小于近似3000ppm，以防止由高温金属氮化物层16扩散引起的氧化。
接着，如图13所示，使用例如化学—机械抛光(CMP)处理方法使介电层27平整化，依据底层外形的厚度将介电层去除指标取为近似2,000到12,000埃，从而留下近似8,000埃厚度的介电层。举例来说，采用3,000埃/分的介电层去除率。在CMP平整化以后，最好用没有抛光浆液(Slurry)的第二抛光垫将介电层27的曝露表面进行机械清洗，以便除去在介电层27表面上的任何剩下的氧化铈浆液。
曾发现，当氧化铈磨料与氢氧化钠或氢氧化铵水溶液以浆液形式用于介电层27的平整化时，在用去离子水进行清洗之后的介电层27曝露的表面上残留有聚集的氧化铈剩余物。在曝露的介电层27表面上，氧化铈剩余物构成不想要的微小掩膜，在接着的例如使用氢氟酸的湿法清洗步骤中，其引起曝露表面的不均匀蚀刻或变粗糙。介电层27曝露表面不均匀的蚀刻造成对处理衬底24的不良结合。还发现剩余的氧化铈残留物在圆片结合时放气，导致大的孔隙形成。在附加清洗之前，通过使用不含氧化铈浆液的第二抛光垫来完全清除介电层27曝露表面上的任何剩余的氧化铈，解决了上述的这些问题。
接着，如图14所示，在介电层27上，以近似5,000到15000埃的厚度沉积第二介电层28，使整个介电层的厚度恢复到近似10,000到20,000埃，以便提供良好的电绝缘以及为圆片结合处理提供清洁的表面。介电层28可以包含氧化硅、氮化硅、氮氧化硅，PSG，或者BPSG。在需要良好散热的应用中，介电层28可以包含碳化硅，类似金钢石的碳，氮化硼、氧化铍，或类似物。
介电层28最好是在类似于介电层27条件下沉积的PETEOS氧化硅。在沉积之后，将介电层28退火以致密PETEOS。此外，曾发现，在直接圆片结合处理期间，上述退火步骤提供了介电层28和处理衬底24之间更坚固的结合。最好，在惰性气体中例如N2中，在近似1000℃以近似60分钟将介电层28退火。在退火处理中氧的浓度小于近似3000ppm，以防止由高温金属氮化物层16扩散引起的氧化。介电层27和28构成在第二实施例中的中间层36。第二实施例到现在已准备好用于直接圆片结合以构成如图15所示结构。下面将讨论直接圆片结合处理。
在图16所示的第三实施例中，中间层46沉积在高温金属氮化物层16和有源衬底11的第一表面的一部分上。中间层46具有例如15,000到35,000埃量级的厚度，并且提供电绝缘和能平整的介质，以补偿高温金属氮化物层16的外形。中间层46包含氧化硅、氮化硅、氮氧化硅、PSG，或者BPSG。在需要良好散热的应用中，中间层可以包含碳化硅、类似金钢石的碳、氮化硼、氧化铍，或者类似物。
中间层46最好是在近似400℃以近似125到145埃/秒的生长率沉积的PETEOS氧化硅。当接着进行高温处理时，尤其是当高温金属氮化物层16由氮化钛组成时，发现PETEOS对高温金属氮化物层16提供最好的粘接。
在中间层46沉积之后，将中间层46进行平整化。使用例如化学—机械抛光(CMP)处理来把中间层46平整化，依据底层外形的厚度将去除指标定为近似5,000到15,000埃。例如，使用的去除率为3,000埃/分。在CMP平整化之后，最好用没有抛光浆液的第二抛光垫将中间层46的曝露表面进行机械清洗，以便除去在中间层表面上任何剩下的氧化铈浆液。
接着，将中间层46退火，以致密介电材料并减小在中间层46中的应力。此外，曾发现，当进行直接圆片结合处理时，上述退火步骤提供了中间层46和处理衬底24之间更坚固的结合。最好，当中间层46包含PETEOS氧化硅时，在惰性气体中例如N2中、在近似1000℃下进行约60分钟退火。在退火处理时氧的浓度近似地小于3000ppm，以防止由高温金属氮化物层16扩散引起的氧化。此外，在平整化之前和之后，将中间层46退火。第三实施例到现在已准备好用于进行直接圆片结合，以构成如图16所示结构。
为了进行三个实施例的直接晶片结合，在第一实施例中，将处理衬底24实际上连接到第一多晶半导体层18上，在第二实施例中，实际上连接到介电层28上，或者在第三实施例中，实际上连接到中间层46上，并且进行加热，使得它们之间形成牢固的结合。处理衬底24可以包含单晶或者多晶半导体材料。最好如图1、15和16所示，在进行圆片结合步骤之前，在处理衬底24的表面上形成介电层29。例如，介电层29包括氧化硅或某种高热传导率介电材料。
最好，以1050到1250℃在蒸汽环境中用近似50到70分钟进行圆片结合处理。当进行上述结合处理时，掺杂区12，13和14进一步扩散进衬底11中。在进行圆片结合后，最好把衬底11的一部分，从衬底11的第二表面上除去，以提供如图1、15和16所示的直接圆片结合结构。一种供选择的方法是，不将有源衬底11变薄，并且利用有源衬底11的原始厚度，在有源衬底11上制造器件。当有源衬底不变薄时，需要附加处理步骤，以便为有源衬底11提供绝缘，并提供与高温金属氮化物层16的接触。
最好，将衬底11弄薄直到留有近似5到15微米厚。通过将衬底11的第二表面首先进行研磨，然后进行抛光把它减薄到所希望的厚度，实现上述的减薄。在进行抛光之后，使用例如比拉鱼(Piranha)蚀刻，再加上氢氟酸蚀刻、热硝酸蚀刻，和擦洗方法来清洗衬底11的第二表面，以便去除任何沾污。图1、15和16中所示的直接圆片结合结构，现在已准备好用于随后的外理。例如，在直接圆片结合结构上，可以单独或者一起制造功率器件、逻辑器件、和/或高频器件。
在功率器件应用中，考虑散热问题变成非常重要。功率器件产生大量的热，并且这样的热量必须有效地从功率器件的有源区排除，才能使功率器件可靠地工作。传导是一种用来从功率器件移走热量的方法。在功率器件应用中或者在需要良好的散热时，最好在第一实施例中的介电层17，在第二实施例中介电层27和28，以及在第三实施例中中间层46，包含碳化硅、类似金钢石的碳、氮化硼、氧化铍或类似物。这些材料比其它介电材料例如氧化硅具有更高的热传导性。
在介电层17、介电层27与28，以及中间层46包含PETEOS氧化硅时，对于提供良好的散热来说，图1所示的第一实施例是最佳的，因为介电层17薄于在第二实施例中的介电层27和28和在第三实施例中的中间层46。这个较薄的介电层与多晶半导体材料层18和19(在层18和19包括多晶硅时)一起，没有损害介电绝缘而提供良好的散热特性。良好的散热才可用于对热灵敏的大规模集成逻辑器件以及产热的大规模集成功率器件。
至此，应该了解，已提供一种形成具有高温金属氮化物隐埋层的直接圆片结构结构的方法。通过不用光致抗蚀剂硬化步骤去处理用于形成高温金属氮化物层图案的光致抗蚀剂层，并且通过使用非氧化光致抗蚀剂剥离剂来除去用于形成高温金属氮化物层图案的光致抗蚀剂层，可显著地改善在高温金属氮化物层和随后形成在高温金属氮化物层上的中间层之间的粘接。即使曝露于随后的高温环境中，中间层还是粘接到高温金属氮化物层上。
也提供了一种直接圆片结合结构。该直接圆片结合结构提供一个低薄层电阻隐埋层，并且适合于功率、逻辑和高频器件。此外，当中间层包含一个薄的介电层和一个多晶硅层或一个高热传导率的介电层时，可增大热传导率，便于大规模集成逻辑和功率器件应用。

Claims (10)

1.一种用于制作直接圆片结合结构的方法，其特征在于以下步骤：
提供具有一个第一和第二表面的、第一传导率型的有源衬底(11)，
在有源衬底(11)的第一表面上，形成一个高温金属氮化物层(16)，
在高温金属氮化物层上(16)，沉积一层光致抗蚀剂层(21)，
选择地将光致抗蚀剂层(21)曝光，
将光致抗蚀剂层(21)显影，以便选择地去除光致抗蚀剂形成一种图案，
把高温金属氮化物层(16)蚀刻，使高温金属氮化物层(16)和光致抗蚀剂层(21)的图案一致，
使用非氧化光致抗蚀剂剥离剂除去剩下的光致抗蚀剂层，
在所述高温金属氮化物层(16)和所述第一表面的一部分上形成一个中间层(26，36，46)，其中中间层(26，36，46)在随后的高温环境中粘接到高温金属氮化物层(16)上，
将中间层(26，36，46)退火，
将中间层(26，36，46)平整化；以及
将一个处理衬底(24)结合到中间层(26，36，46)上，其中该中间层(26，36，46)将有源衬底(11)和高温金属氮化物层(16)同处理衬底(24)电绝缘。
2.按照权利要求1所述的方法，其中在第一表面上形成高温金属氮化物层(16)的步骤，包括在第一表面上形成金属氮化层(16)，其中金属氮化物层(16)在由氮化钛、氮化钒，和氮化钨组成的组中挑选；并且其中在高温金属氮化物层(16)和第一表面的一部分上形成中间层(26，36，46)的步骤，包括在高温金属氮化层(16)和第一表面一部分上形成一个介电层(17)，和在介电层(17)上形成一个第一多晶半导体层(18)，并且其中将中间层(26,36，46)退火的步骤，包括在形成第一多晶半导体层(18)的步骤之前，将介电层(17)退火以减小在介电层(17)中的应力，以及其中将中间层(26，36，46)平整化的步骤，包括将第一多晶半导体层(18)平整化。
3.按照权利要求2所述的方法，其中在高温金属氮化物层(16)和第一表面的一部分上形成中间层(26，36，46)的步骤，进一步包括在形成第一多晶半导体层(18)的步骤之前，在介电层上形成一个第二多晶体半导体层(19)，其中第二多晶半导体(19)的厚度实质上比第一多晶半导体层(18)的厚度更薄。
4.按照权利要求1所述的方法，其中在第一表面上形成高温金属氮化物层(16)的步骤，包括在第一表面上形成金属氮化层(16)，其中金属氮化物层(16)在由氮化钛、氮化钒和氮化钨组成的组中挑选，并且其中在高温金属氮化物层(16)和第一表面的一部分上形成中间层(26，36，46)的步骤，包括在高温金属氮化物层(16)和有源衬底(11)的第一表面的一部分上形成一个第一介电层(27)。
5.按照权利要求4所述的方法，其中在高温金属氮化物层(16)和第一表面的一部分上形成中间层(26，36，46)的步骤，进一步包括在第一介电层(27)上形成一个第二介电层(28)。
6.按照权利要求1所述的方法，其中将光致抗蚀剂层(21)进行显影的步骤，包括在蚀刻高温金属氮化物层(16)的步骤之前，将光致抗蚀剂层(21)显影而不用光致抗蚀剂硬化的步骤，并且其中蚀刻高温金属氮化物层(16)的步骤，包括在基本上由氯组成的活性离子蚀刻剂中，进行高温金属氮化物层(16)蚀刻。
7.按照权利要求1所述的方法，其中沉积光致抗蚀剂层(21)的步骤，包括沉积正性光致抗蚀剂，并且使用非氧化光致抗蚀剂剥离剂去除光致抗蚀剂层(21)的步骤，包括用含有碱性PH值的n—甲基吡咯烷酮的剥离剂去除光致抗蚀剂层(21)。
8.一种具有高温金属氮化物隐埋层(16)的直接圆片结合结构，其特征在于：
一个第一传导率型有源衬底(11)，其具有一个第一和第二表面，
一个在有源衬底(11)中形成的第二传导率型的第一和第二掺杂绝缘区(12，14)，
一个在有源衬底(11)中在第一和第二掺杂绝缘区(12，14)之间形成的第一传导率型的掺杂接触区(13)，
一个在有源衬底(11)的第一表面的一部分和掺杂接触区(13)上形成的图案高温金属氮化物隐埋层(16)，
一个在高温金属氮化物层(16)和第一表面的一部分上形成的中间层(26，36，46)，其中中间层(26，36，46)是平整化的、并且在高温条件下粘结到该图案高温金属氮化物层(16)上，以及
一个处理衬底(24)，其结合到中间层(26，36，46)上，其中该中间层(26，36，46)将有源衬底(11)和高温金属氮化物层(16)同处理衬底(24)电绝缘。
9.按照权利要求8所述的直接圃片结合结构，其中高温金属氮化物层(16)包含在由氮化钛、氮化钒和氮化钨组成的组中挑选的一种金属氮化层(16)，并且其中该中间层(26，36，46)包含一个在高温金属氮化物层(16)和有源衬底(11)的一部分上形成的第一介电层(17，27，46)，其中第一介电层(17，27，46)是平整化的。
10.按照权利要求8所述的直接圃片结合结构，其中高温金属氮化物层(16)包含在由氮化钛、氮化钒和氮化钨组成的组中挑选的一种金属氮化物层(16)；并且其中的中间层(17，27，46)包含一个在高温金属氮化物层(16)和第一表面的一部分上形成的介电层(17)，一个在介电层(17)和处理衬底(24)之间形成的第一多晶半导体层(18)，以及一个在介电层(17)和第一多晶半导体层(18)之间形成的第二多晶半导体层(19)，其中第二多晶半导体层(19)的厚度实质上小于第一多晶半导体层(18)的厚度，并且在此第一多晶半导体层(18)是平整化的。
CN95101412A 1994-02-02 1995-01-20 直接圆片结合结构和方法 Pending CN1116361A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US190,393 1994-02-02
US08/190,393 US5413952A (en) 1994-02-02 1994-02-02 Direct wafer bonded structure method of making

Publications (1)

Publication Number Publication Date
CN1116361A true CN1116361A (zh) 1996-02-07

Family

ID=22701156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95101412A Pending CN1116361A (zh) 1994-02-02 1995-01-20 直接圆片结合结构和方法

Country Status (5)

Country Link
US (1) US5413952A (zh)
EP (1) EP0666591A3 (zh)
JP (1) JPH07230940A (zh)
KR (1) KR950034492A (zh)
CN (1) CN1116361A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081508A (zh) * 2012-02-08 2014-10-01 索尼公司 高频半导体装置及其制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369304A (en) * 1992-08-14 1994-11-29 Motorola, Inc. Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
US6171931B1 (en) 1994-12-15 2001-01-09 Sgs-Thomson Microelectronics S.R.L. Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication
EP0720223B1 (en) * 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Process for the production of a semiconductor device having better interface adhesion between dielectric layers
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
US5578841A (en) * 1995-12-18 1996-11-26 Motorola, Inc. Vertical MOSFET device having frontside and backside contacts
US6492705B1 (en) * 1996-06-04 2002-12-10 Intersil Corporation Integrated circuit air bridge structures and methods of fabricating same
US6045625A (en) * 1996-12-06 2000-04-04 Texas Instruments Incorporated Buried oxide with a thermal expansion matching layer for SOI
JP3085231B2 (ja) * 1997-02-20 2000-09-04 日本電気株式会社 半導体装置の製造方法
US5851927A (en) * 1997-08-29 1998-12-22 Motorola, Inc. Method of forming a semiconductor device by DUV resist patterning
US6445032B1 (en) 1998-05-04 2002-09-03 International Business Machines Corporation Floating back gate electrically erasable programmable read-only memory(EEPROM)
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
WO2001048806A1 (fr) * 1999-12-28 2001-07-05 Catalysts & Chemicals Industries Co., Ltd. Procede de production d'un film a faible constante dielectrique et substrat semi-conducteur pourvu de ce film a faible constante dielectrique
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6949411B1 (en) * 2001-12-27 2005-09-27 Lam Research Corporation Method for post-etch and strip residue removal on coral films
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
US6897125B2 (en) * 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
TW200710471A (en) * 2005-07-20 2007-03-16 Samsung Electronics Co Ltd Array substrate for display device
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
DE102005042317B3 (de) * 2005-09-06 2007-04-12 Infineon Technologies Ag Verfahren zum Herstellen einer Schichtanordnung und Schichtanordnung
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
JP2011071215A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 研磨方法および半導体装置の製造方法
US8877603B2 (en) 2012-03-30 2014-11-04 International Business Machines Corporation Semiconductor-on-oxide structure and method of forming
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9640514B1 (en) 2016-03-29 2017-05-02 Globalfoundries Inc. Wafer bonding using boron and nitrogen based bonding stack
US10053261B2 (en) 2016-11-21 2018-08-21 Chep Technology Pty Limited Plastic pallet with support blocks having upper and lower towers and associated methods
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
WO2019241417A1 (en) 2018-06-13 2019-12-19 Invensas Bonding Technologies, Inc. Tsv as pad
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
NL8801981A (nl) * 1988-08-09 1990-03-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5168078A (en) * 1988-11-29 1992-12-01 Mcnc Method of making high density semiconductor structure
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
GB2237929A (en) * 1989-10-23 1991-05-15 Philips Electronic Associated A method of manufacturing a semiconductor device
DD297734A5 (de) * 1990-09-21 1992-01-16 Institut Fuer Halbleiterphysik Der Adw Der Ddr,De Verfahren zur herstellung von verbundsubstraten
JPH04162630A (ja) * 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp 半導体基板
US5102821A (en) * 1990-12-20 1992-04-07 Texas Instruments Incorporated SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium
US5369304A (en) * 1992-08-14 1994-11-29 Motorola, Inc. Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor
US5268326A (en) * 1992-09-28 1993-12-07 Motorola, Inc. Method of making dielectric and conductive isolated island
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081508A (zh) * 2012-02-08 2014-10-01 索尼公司 高频半导体装置及其制造方法
CN104081508B (zh) * 2012-02-08 2017-03-15 索尼公司 高频半导体装置及其制造方法

Also Published As

Publication number Publication date
KR950034492A (ko) 1995-12-28
JPH07230940A (ja) 1995-08-29
EP0666591A3 (en) 1998-03-04
US5413952A (en) 1995-05-09
EP0666591A2 (en) 1995-08-09

Similar Documents

Publication Publication Date Title
CN1116361A (zh) 直接圆片结合结构和方法
KR101298859B1 (ko) 저온 결합 방법 및 결합된 구조
US6165694A (en) Method for preventing the formation of recesses in borophosphosilicate glass
US20070125750A1 (en) Method for removing post-etch residue from wafer surface
US4732865A (en) Self-aligned internal mobile ion getter for multi-layer metallization on integrated circuits
US5877541A (en) Contact structure for improving photoresist adhesion on a dielectric layer
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
JPS61182230A (ja) 半導体ウエーハの反応性スパツタクリーニング
US6670283B2 (en) Backside protection films
US5897362A (en) Bonding silicon wafers
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
JPH0648686B2 (ja) ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
US7033930B2 (en) Interconnect structures in a semiconductor device and processes of formation
CN1992203A (zh) Cmos图像传感器的制造方法
US6955995B2 (en) Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates
US6569784B1 (en) Material of photoresist protect oxide
US6544891B1 (en) Method to eliminate post-CMP copper flake defect
JPH01304725A (ja) ボーダのないコンタクトの窓を形成する方法
KR0165433B1 (ko) 고집적 반도체장치의 배선형성방법
JP3535539B2 (ja) 半導体装置の製造方法
Abe et al. Bonded SOI technologies for high voltage applications
US20060172526A1 (en) Method for preventing edge peeling defect
KR930007095B1 (ko) 반도체장치의 제조방법
JPH05206145A (ja) 半導体装置の製造方法
JPH11274152A (ja) 半導体装置のｓｏｇ層形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication