CN1116454A - 用于液晶显示器的数据驱动器电路 - Google Patents

Abstract

数据驱动器电路(25)和系统驱动线路可直接集成在显示器基片(14)上。多路分离电路(102)沉积在显示器(14)上，用以将视频数据输入信号的Y列的一组多路分离至也沉积在基片上的在Z行中的Y像素电容器(94，96，…100)的X组。此外，数据驱动器电路(12)提供电压信号使像素电容在第一时间内预充电至第一电平，致使视频数据输入信号在第二时间区内导致像素电容成第二电平，当像素的行被时序地扫描时去供给视频显示器。

Description

用于液晶显示器的数据驱动器电路

本发明涉及视频显示器和相关的驱动电路，尤其是对液晶显示的视频显示器的列驱动电路，该驱动电路使用了对数据线和像素电容器简化了的多路分离装置，数据线和像素电容器在视频信号作用之前被预充电至一个选定的电平，使得数据线和像素电容那些被选择的，由即时的视频数据信号附加地充电或放电至一个适当的电平，这样增强了显示器的工作。

矩阵显示装置一般均利用许多的显示元件，排列成矩阵的行和列，并且被支持在电光材料构成的薄层的相对一面上。开关装置与显示元件相联，用以控制向那里的数据信号的施加。显示元件包括像素电容，被做为开关装置的晶体管来驱动的。像素电极之一位于矩阵显示屏的一面上，而每个像素的公共电极形成于矩阵显示屏的相对一面上。晶体管通常为薄膜型晶体管(TFT)，被沉积在诸如玻璃之类的透明基片上。开关晶体管的源极联接至像素电极，而像素电极被沉积在显示矩阵的与开关晶体管同一面的玻璃上。在给定的列中的所有的开关晶体管的漏极被联接至数据信号施加的同一列导体(线)。在给定的行中的所有的开关晶体管的栅极被联接至行选择信号施加的公共行导体，以将所选定行中的所有晶体管转换成“导通”工作状态。通过以行选择信号扫描行导体，在给定行中的所有的开关晶体管被接通并且所有的行被以相继方式选定。同时，视频数据信号与每行选择同步施加到列导体。当在给定行中开关晶体管被行选择信号选定时，施加在开关晶体管电极上的视频数据信号使像素电容充电至对应于列导体上数据信号的值。这样，每个像素及其在显示屏相对面上的电极就充当一个电容器。当选定行的信号撤去时，像素电容中的电荷被储存直到下一重复，当该行被行选择信号再次选定时，新的电压又被储存在其中。这样，由于电荷储存于像素电容中，在矩阵显示屏上形成了画面。

这种先于视频数据信号施加至列导体，将现选定行的像素电容预充电至预定电平的方法已在1992年11月3日提交的共同转让的未审决的美国专利申请No.971,721提出，这已为众所周知了。由于这样做，像素电容就可在短的时间内，比仅有视频数据信号对像素电容充电的情况短，充电或放电至后继视频数据的电平。为了完成预充电功能，预充电的薄膜晶体管沉积在玻璃基片上，每个漏极联接至一个列导体，每个栅极联接在一起至一个预充电电路，以及每个源极联接至一个预定电压源。

于是，在视频数据信号施加之前，预充电电路接通每个预充电的薄膜晶体管，从而使电压源将像素电容充电至预定的电平。

必须了解在本文中“视频Video”一词的使用，虽然它已被通常应用于电视信号的使用，但它在本文中还用来包含除了电视图象或显示器之外的显示装置。这类显示装置可以是一个在其上有活动图像的液晶显示器的手持式游戏机和其它类似的东西。

本发明旨在提供一个扫描的液晶显示的视频图像显示器所使用的新型数据驱动电路。在本发明中使用一个380×240象素的彩色手持电视机做为举例，多路分离元件以薄膜晶体管(TFTS)的方式被制做在显示屏本身上用以从一个非玻璃的源传送预充电电压和视频数据到显示器的在玻璃上的象素电容。多路分离元件被分成若干预定的组并且由一个多路分离电路来控制这些组的启动。多路分离电路连续地和时序地启动多路分离元件的每个组以便提供视频数据使象素电容充电至相应的电平。先于视频数据的提供，控制电路提供了预充电电压并且多路分离电路启动多路分离元件的每个组同时地让选定行的所有象素电容充电至预定的电平。

因此，本发明的目的是提供一个供象素电容预充电用的简化装置。

进一步的目的是通过减少需要沉积于显示器上的薄膜器件的数量来缩减液晶显示器的制造费用。

本发明的更进一步的目的是通过减少玻璃基片上的元器件的数量来提供一种更可靠的列数据驱动电路。

本发明的这些以及其他的特点将在后面结合附图的详细描述中更充分地揭示，在图中同样的数字代表同样的单元，在这些图中：

图1是新型的系统和一个自身扫描的TFT液晶显示屏视频显示器的数据驱动电路的基本方块图；

图2是根据本发明的在玻璃上的矩阵排列以及与此联系的数据扫描电路的详图；

图3是揭示了共同转让的专利申请中的矩阵排列和数据扫描电路的详图；

图4为本发明的波形和时间关系的举例说明；

图5是一个电容器的充电波形图，它说明电容器的放电比它的充电要快；以及

图6是一个波形图表明向象素电容施加低于整个预充电压V+或V-的电压所体现的时间节约的好处。

图3的电路是详细披露于公共转让的美国专利申请No.971,721提交于1992年11月3日题为用于液晶显示器的“数据驱动电路”中的电路，在此处它被引用为参考。

图1是新型的显示器系统10的基本方块图，它包括显示装置14和“不在玻璃上”的控制电路12，二者是分离的两块，但12联接至14用以驱动14上的元件。一种如图1所例举的有源的矩阵液晶显示器(AMLCD)的类型可以典型的包括200,000或更多的显示元件。很清楚的是，对于显示电视图象来说，显示元素的数量越大，图象的解析度就越好。对一个手持电视，例如，阵列可包括384列和240行。在如此的情况下，超过92,000显示元件或象素是需要的。当然，对于较大的装置，数量要更多。用来驱动象素的晶体管通常是薄膜晶体管(TFTS)沉积在诸如玻璃之类的基片上。显示元件包括置于玻璃上的电极和在相对的基片上公共电极元件，相对的基片被电光材料分隔开。在可以是玻璃的基片14上，列数据驱动电路16用视频数据信号和预充电电压驱动列线24。行选择驱动器25可以是现有技术中的已熟知的任何一种形式，最好是在共同转让的、未审决的美国专利申请No.996,979，1992年12月24日提交的，题为“用于液晶显示的显示器的选择驱动电路”之中的，顺序地启动在每个选定行中的象素，并且是从1到240行顺序地驱动。

在与显示装置14分隔开的外部控制电路12中，取样电容50从输入电路64经过移位寄存器49接收数据。红、绿、蓝视频信号从电路58耦合至取样电容与移位寄存器49中的数据取得一致。时钟信号和水平同步信号以及垂直同步信号由控制逻辑60供给。高压发生器62提供所需要的高压电源。取样电容50的输出被耦接至64输出放大器52。依次，放大器52被耦接至门53，用以控制视频数据的输出。门55被耦接至电源63和65并控制在线57和59上的电压以使预充电电压供给至基片14。门控制61控制门53和55，如此致使在某一时间只有一个门被启动。线57被耦接至每个奇数输出线D₁、D₃…D₆₃，线59被耦接至每个耦数输入行D₂、D₄…D₆₄。

这样，如果象素的一行包括384个显示元素，64个数据输入线13以多路传输方式，一次64比特，在预充电电压施加之后被耦接至基片14上的384个显示元素。64个视频输出被耦接在线13上经过列数据驱动器16到列导体24，如后面将示出的。

如在图2中所见，从多路分配电路102来的线104，106，…130和132形成6对驱动信号线施加至Y(64)多路分离元件的标为66，…68和70的X(6)组。这些元件标为108，110…112和114被安置于玻璃14上去多路分离64个输出信号并且按顺序地将它们耦接至在玻璃14上的Z(240)行中被选定的一行中的Y(64)列线24的X(6)不同的各组(66，…68，70)。同样，在视频数据施加至基片14之前某一时间，线104，106，…130和132同时驱动全部的384个多路分离元件(在每个组中的108，110…112和114)，使显示元件预充电至预定的电平。行选择驱动信号，时钟和电源线从线21上的控制电路12耦接至行选择驱动电路25，如图1所示。行选择驱动电路25可以是已熟知的现有技术中的任一种型式，但最好是共同转让的未审决的美国专利申请No.996979提交于1992年12月24日的型式。

如图3中所示，如果第一行被行选择驱动电路225所选定，那么行1中的晶体管278，280，282和284将全部被启动。然后，预充电电路316和X列数据驱动器电路266，…268，和270将提供信号使在行驱动器225的第一行中的每个列线和每个象素电容294，296，…，298和300预充电至预选的电压。然后，当数据信号施加至列线224时，电容将以一个总量进一步充电或放电，这一总量取决于加到列线224的数据信号的电平。采用电容的预充电是因为电容294，296，…298和300能够使放电比他们的充电更快些，如图5中所表明的那样。我们在图5中还能看到，电容从0充电至标示数字为23的一个值，需用总量为X的时间。不过，电容从它的最大值放电至那个同样的电平(23)，仅需总量为Y的时间，这比X时间要短的多。进一步讲，它需要时间t去充满其总量而只用较少的时间Z去完全放电。这样，放电时间较充电时间要快得多，由此可使数据线电容在数据信号输入时间间隔期间放电至它们原有的电平。这就可以缩短数据输入时间间隔所需的时间。

这样，在图3的电路中，一个预充电电路316在线318上产生一个输出信号，线318耦接至全部384个预充电晶体管320，322，324和326的门，它们中的一个被耦接至基片214上的384个列线的每一个。预充电晶体管的取样如第一组中所示，以数266的方块标示。预充电晶体管320的漏极接至电源电压V+，它的源极耦接至内部的数据线列D₁。所有的奇数的列线都有这样一个晶体管耦接到那里。例如在图3中，晶体管320和324的漏极耦接至V+电源328。晶体管322和326在偶数的列线上，他们的漏极接至V-电源327。

本发明除去了图3中所需的预充电电路316和晶体管320，322，…324和326而仍能保持如上所概述的预充电的功能和优点，比较图3和图2可看出这一点。如图1所示，在一个规定的时间区间，通过以门控制61交替地断开门53和接通门55使电源63和65将线57和59充电至一个预定的电平就可以完成上述的功能。于是，因门55在同一时间被接通，图2中的多路分离电路102同时地启动Y多路分离单元(108，110，…112，和114)的X组。这就使电容94，96，98和100充电至预定的电压。

这样，按时序地给每行通以电流，在选定行中的所有组中的全部电容同时地充电至它们的预定值，并且在X组中当视频信号被接收时，时序地进行放电。这样，在Z行中的Y开关晶体管(78，80，82和84)的X组被安置在基片14上。如果显示器仅举例为一384×240象素的显示器，这里可以是安置在基片上的240行中的64个开关单元的6个组。这样的例子将在本文的下面讨论。

图2是基片14的更详细的图例。又是，一个控制电路12从外部接至基片，它在线13上提供预充电电压和视频信号至基片14。同样，行驱动电路25可以是如前述的型式，包括从图1中的线21上的控制信号控制的TFTS薄膜晶体管，如已在现有技术中所熟知地那样时序地选择行。行已如图2中所表示的1—Z行那样仅示出第1和最后的行。剩余的行都是相同的。在图2中我们也将注意到有许多Y开关单元的X组。一个开关单元包括一个晶体管和它的联合的象素电容。在标示数72的第一组中，为了简化的目的这里仅示出四个开关单元86，88，90和92。实际上，这里应是64个这种开关单元，如果这是在X组为六个组和列的总数是384列的情况下。晶体管78，80，82和84的门是经过行导体1耦合至行驱动电路25的，这些晶体管可以是薄膜晶体管，被安置在玻璃基片14上。象素电容或显示元素(94，96，98，和100)分别联接至晶体管78，80，82，和84的源电极。电极28是象素电容的第二片，它们是地或者是位于显示屏14的相对基片上的公共电极段。

对比于图3的电路，本发明如图1和图2中所见，当门控制61关断门53和接通门55时，在线D₁和D₆₄中产生一个预充电电压。门控制61交替地启动和断开门53和55以使在某一时间只有一个门被启动。这就使电源63和65分别去充电从D₁到D₆₄的奇数线和偶数线。当门55开通时，多路分离电路102产生时钟信号去接通在所有组中的晶体管108，110，…112，和114，这样就使在选定行中的所有的电容94，96，98，和100都被充电。

从上述讨论中可见，本发明可使图3中的显示基片上的384个薄膜晶体管消除。依次，这就使制造费用减低而且增加了产量和可靠性。预充电电路316的功能由现发明中的控制电路12和多路分离电路102来实现。在预充电功能实现以后，图3的电路的工作和本发明的电路的工作正巧是一样的。

现在参照图2与图4中的时间关系图连接起来看，在(a)行中可看到扫描线时间区间在对与NTSC电视系统对接的384×240象素的显示器来说接近于63微秒。为早先的线释放的预先安排线的时间是8微秒，扫描数据线预充电是6微秒，视频数据以多路分离方式从一个外部的视频源传输到显示屏的数据线的X组是42微秒以及7微秒用以复原象素。这个可见于(c)行。这样，参看图4中的(d)行，可看到在第一个8微秒的释放时间内，早先的扫描线N—1从一个诸如20V的选择电平放电至负5V的释放电平，如图4中的(e)行所示。这就隔离了在线N—1中的所有象素电容，因而使他们保持了他们的视频数据充电。紧跟着8微秒的释放时间，在图中(i)行和(j)行中所示的行n的预充电信号以6微秒时间调整至一个诸如15V的预选电平。如图4的(g)，(h)，(i)和(j)行中所示的第一个脉冲在这个预充电6微秒时间内，所有的多路分离信号被脉动升高。这使所有的组中的晶体管108，110…112和114接通，致使奇数的数据线D₁，D₃…D₃₈₃充电至V+电平和偶数的数据线D₂，D₄…D₃₈₄充电V电平。对比一下，在图3的电路中，从预充电电路316来的Φx将被脉动升高至接通晶体管320，322，…324和326，致使在6微秒时间内，奇数的内部数据线D₁，D₃…D₃₈₃预充电至V+电平和偶数的内部数据线D₂，D₄…D₃₈₄预充电至V-电平。因此可看出图4的(f)，(g)，(h)，(i)和(j)行的第一个预充电脉冲代替了图3电路中Φx的功能。本领域一般技术人员可知，在图4的(f)行中，一个接近于13微秒的单个脉冲将能够取代两个连续的预充电和视频控制脉冲。这就是第二个脉冲如此紧密地跟随第一个脉冲以致一个单脉冲就可起到同样效果的原因。

比如，V⁺电压电平接近于5V和V^-电压电平接近于0V。不过，应懂得这些电压电平可以变化以提高装置的工作速度。如图6中可看到的，在6微秒的充电时间区间内，内部的数据线和象素电容可以充电至低于5V最大电压的V⁺值。然后，在7微秒的使数据线去充电象素电容至数据输入电压电平的时间区间内，对△V₂从V⁺到最大数据电压和对△V₁放电至最小数据电压需要进行相同的时间。在此两种情况下，△V₂的充电时间和△V₁的放电时间都可被缩短或最佳化。数据线和象素电容充电时间已被缩减至如需进一步充电时获得△V₂所需的总时间，并且，如果需要的数据线预定电压低于5V时，放电至所需电平的时间以相等于△V₁放电的总时间被减少。照这个样子，V⁺电压电平可被最佳化，由此致使在把一个内部数据线和与之相关的象素电容充电至最大输入视频数据信号电平(仅以5V为例)和把一个内部数据线和它的联合的象素电容放电至最小输入视频数据信号电平(以0V为例)这两者之间的时间差是最小的。这样，由于在预充电时间区间内，象素电容并未充电至5V的满值而只需较少的充电时间。同样的分析，像对V⁺电压电平一样适用于V^-电压电平。

在一个选定行中诸如94，96，…98和100的所有的内部数据线和象素电容预充电至或为V⁺或为V^-电平以后，输入的视频数据信号(红、绿、蓝)以及他们的互补信号被送至输入数据线D₁—D₆₄。在这种情况下，D₁，D₃，…D₆₃是正极性视频信号，D₂，D₄，…D₆₄是他们的互补的极性视频信号。这些视频信号电压如图4中的(i)和(j)行中紧随预充电时间的波折线所示。从多路分离驱动器电路102(在线104和106上)来的控制信号分别地升至25V和30V如(f)行中7微秒所说明的那样。输入线的每一个另外的X组，在X＝6的情况下，都具有7微秒时间的耦合到那里的线13上的视频数据，如图4中(f)，(g)，和(h)行中所示。将数据线分成偶数的和奇数的两个组的理由是因为在这个系统中采用了数据电压极性转换方式。数据电压极性在一个电视帧的两场之间进行转换。63微秒时间区间的最后7微秒被用来使最后的组X中的象素较好的稳定。

多路分离晶体管108，110，…112和114在本例中都被规格化，如此致使内部的数据线D₁—D₆₄能在7微秒的分配时间区间的范围内被充电至输入视频数据彩色信号电平的15微伏范围内。对每个多路分离电路自数66至68和70或者六个组的全部来说，一种连续的工作情况在重复着。

在第n(n^th)行线扫描工作的开始时间，在行n中的象素开关晶体管已经全部被接通。所以，在扫描行n—1被释放之后，在行n中的象素于是被预充电。如果剩余的49微秒数据输入传送时间被分配在每个8微秒的基本上相等的时间区间内，在n行中列D₁—D₆₄上的象素晶体管的第一个方块拥有全部的49微秒的象素放电时间，在联接至列D₆₅—D₁₂₈的n行中的象素晶体管的第二个方块具有接近于41微秒放电时间。第三个方块将有接近于33微秒等等。在n行中的象素晶体管的最后的方块将大体上只剩有9微秒象素的放电时间。

由于分配给象素晶体管的六个组的每个组7微秒的时间并以最后的7微秒用于象素的复原如图4(d)中所示，使所有的象素晶体管有充分的时间去放电。短的放电时间可能对象素的第六个方块产生一个误差电压△V。为了减小△V并有一个256个灰色电平的解析度，分配给象素复原时间以附加的7微秒是所需求的。在这种情况下，14微秒对象素电容的第六组回复到他们的视频信号电平将是有效的。当线n—1如图4中(e)行所示被释放时，线n被选定并以20V的最大值电压施加至该线如图4中(K)所示。

应预理解的是多路分解的比率影响视频导线和信号输入导线的数量，根据产品的应用，它可被最佳化或折中化。例如，对高解析度的或高质量画面的，一种可使用较小的多路分解比以致可使每组更多的视频信号导线耦接入基片14以替代64个。一种也可减少大量的输入导线计数，这是对较少要求灰色电平等级或较慢速度的视频产品而言的。

进一步讲，在现今的应用中，数据线和象素由于下述事实而被预充电至所需的最高电压电平，即当输入视频信号时，N—通道晶体管被用做信号传输和数据线或象素被放电，这是因为，为了取得一个准确的信号电压，使它们放电要比使它们充电容易得多和快得多。

更进一步讲，Φ1，e和Φ1，o(线104和106)可组合成一个控制线信号内馈送给第1组中的多路分解晶体管108，110…112和114的所有的门。Φ1，e和Φ1，o信号的组合在当门电压忽略时完成的，并且多路分解的晶体管108，110，112和114的器件特性足以使内部的数据线和象素电容均匀地放电的条件下可被实现。在类似的方式中，其他的多路分解线对于，诸如130和132至另外的五个组(包括图2中的68和70)，对每一对可被组合成一条控制线。在此种情况下，多路分解器门控制线的数量可减少一半。

在这里给出的例子，一个384×240象素彩色手持电视机被采用。水平的象素计数是384。多路分解器晶体管108，110…112，和114是用薄膜晶体管制造在显示器本身之上并且使显示器直接对接至一个视频源。预充电电压同时被加至所有的列。从一个外部的视频源到显示器的视频信号被安排在一个使用指定线时间区间的一到第六的时刻来到显示器64个数据线上。12个控制信号，六个组的每个组2个，可使在六个不同的方块中的多路分离晶体管去时序地传送输入的视频信号到64个内部数据线的显示器的六个组。在完成视频数据传送至第一个64个内部数据线D₁—D₆₄之后，下一个64个视频信号将被传送至内部数据线D₆₅—D₁₂₈。这一任务是通过启动多路分离电路的控制信号的第二组来完成的。如所述的，在指定线的时间区间的一至第六的期间，每个视频数据信号传输发生。这一工作情况对全部六个多路分离电路时序地连续进行。视频信号的整个一行在分配给的数据输入时间的42微秒内被传送至内部的数据线。

Claims (8)

1.一种给显示器提供视频数据的电路，其中显示器具有第一(14)和第二基片，至少其中的第一基片是玻璃基片，被电光材料构成的层分隔开，此电路包括：

Y输入线(13)，沉积在基片之一(14)上；

沉积在所说的基片之一上的Y多路分离元件(108，110，112，114)的X组，其中每个多路分离元件被联接至Y输入线中的一个；

外接至第一基片的多路分离电路(102)，具有X启动信号装置分别联接至Y多路分离元件的X组，用以启动Y多路分离元件的每个X组；以及

外接至第一基片的控制电路(12)，具有联接至Y输入线的Y输出线，用以耦接视频数据和预充电压至Y输入线，使得预充电电压的供给先于视频数据耦接至Y输入线，并且其中，当预充电电压被供给时，多路分离电路启动Y多路分离元件的每个X组，以及当视频数据被供给时连续地启动X组。

2.根据权利要求1的电路进一步包括：

联接至对应的Y电容性象素单元(94，96，…100)的X组的Y开关晶体管(86，88…92)的X组，去形成在每个对应于并联接至Y多路分离元件(108，110，…112)的X组的每个Z行中的Y开关单元的X组；以及

每个电容性象素单元具有一个安置于第一基片(14)上的第一电极和在第二基片上的公共电极，每个第一电极被耦接至Y开关晶体管的相对应的一个，其中，每一个电容性象素单元被预先充电电压预充电至预定的电平(V+，V-)。

3.根据权利要求2的电路，进一步包括：

薄膜晶体管，构成每个多路分离单元(108，110，…112)和每个开关晶体管(86，88，…92)，

构成沉积在第一基片上的每个X启动信号装置的对启动线(104，106)，其中，第一个启动线对被耦接至各个组的多路分离单元的每个奇数个以及第二个启动线对被耦接至各个组的多路分离单元的每个偶数个，用以分别地将奇数和偶数的输入线启动至开关晶体管的奇数和偶数个，在开关元件的每个组中的Z行的选定行中像每行一样被时序地启动以便从视频数据去产生视频显示图象；以及

其中，多路分离电路(102)，当控制电路供给预充电电压至输入线时，提供启动信号，去同时地启动Y多路分离元件的所有的X组。

4.根据权利要求3的电路，在其中：

X＝6个组；

Y＝64；以及

Z＝240。

5.根据权利要求3的电路，其中视频图象是电视图象。

6.根据权利要求1的电路，其中控制电路(12)包括：

预定值(V+，V-)的第一电压源，耦接至控制电路的奇数输出线D₁，D₃…D_n－1，用以从那里供给预充电电压；

预定值(V+，V-)的第二电压源，耦接至控制电路的偶数输出线D₂，D₄…D_n，用以从那里供给预充电电压；

第一门装置，用以选择地耦接视频数据至输出线D₁直至D_n；

第二门装置，用以选择地耦接第一和第二电压源至输出线D₁直到D_n；以及

门控制装置，用以交替地启动和截止第一和第二门装置，以使在一时间仅有一个门装置被启动。

7.根据权利要求1的电路，其中：

控制电路(12)对第一时间区提供预充电电压至Y输入线(13)以及对X个接序的第二时间区提供视频数据至Y输入线；以及

多路分离电路(102)在第一时间区内同时地启动所有的Y输入线至X组和在接序的第二时间区内顺序地启动Y输入线至Y多路分离元件(108，110，…112)X组的相对应的一个。

8.根据权利要求1的电路，其中，显示器为液晶显示器。

Images