CN1123280C - 填充通孔的组合物和方法 - Google Patents

填充通孔的组合物和方法 Download PDF

Info

Publication number
CN1123280C
CN1123280C CN97114736A CN97114736A CN1123280C CN 1123280 C CN1123280 C CN 1123280C CN 97114736 A CN97114736 A CN 97114736A CN 97114736 A CN97114736 A CN 97114736A CN 1123280 C CN1123280 C CN 1123280C
Authority
CN
China
Prior art keywords
silver
hole
composition
weight
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97114736A
Other languages
English (en)
Other versions
CN1171602A (zh
Inventor
J·J·费尔坦
S·帕特拉斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN1171602A publication Critical patent/CN1171602A/zh
Application granted granted Critical
Publication of CN1123280C publication Critical patent/CN1123280C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Abstract

本发明涉及用聚合物厚膜组合物的固体插塞填充通孔的电解电镀和无电镀方法及所述的组合物。该组合物包含分散在有机载体中的三模态导电混合物，其中该三模态导电混合物由球形银粒、片状银粉和镀银铜粒组成。

Description

填充通孔的组合物和方法
本发明涉及一种厚膜糊膏并涉及填充印制线路板(PWB)上通孔(vias)的方法。
多层印制线路板行业正在不断地寻找连接一个电路层与另一个电路层的更好的方法。在最常见的方法中，首先要在PWB即叠层板上钻通孔。然后激活通孔表面以便于接受电镀，形成电镀通孔。最近，部分企业使用聚合物厚膜糊膏来覆盖通孔的表面，然后干燥，形成通过通孔的电路。印制通孔具有更简单和更便宜的优点，其缺点是电阻率较高和可靠性较差。
随着PWB电路密度的增加，人们日益关注用双面通孔和内层通孔来代替现有的互联技术。通孔本身孔隙的存在是钻孔/电镀方法的一项缺点，该方法使用“遮盖性”光致抗蚀剂防止在后续的腐蚀步骤中除去通孔中的镀铜。含空隙的通孔可引起电路中的热点，它必定耗散大量的热。截留的空气也是在高温处理过程例如焊接中气孔的可能来源。通常用来覆盖通孔面的聚合物厚膜糊膏的高电阻率和差可靠性是寻求低成本的替代物的原因。
所以，关注的焦点是落在用印制/固化的聚合物厚膜糊膏的固体导电通孔插塞填充的通孔上。该加入材料可能提供比现有覆盖通孔的聚合物厚膜糊膏更好的电阻率。该固体导电通孔插塞也提供在厚膜糊膏与电镀PWB的线条间的比印制通也更可靠的界面。本发明包括可提供可作为现有行业操作方法的低成本替换物的材料和方法。
已做了大量探索工作来寻找使用聚合物厚膜糊膏的固体插塞填充通孔的可靠方法和组合物。下文中介绍与本发明最类似的有关文献。
Kawakita、Tsukamoto、Horio、Nakatani和Hatakeyama的日本专利6-104545公开了将直径大于印制线路板厚度的颗粒插入通孔中和通过加热和压力使其与铜箔结合的方法。J.Kojima的日本专利4-196290号说明了用于多层PWB板中的固体通孔插塞。但是，该技术使用厚(20-30微米)的覆盖通孔的镀铜面板，以便可靠地衔合接点；在干燥/固化时，厚膜糊膏收缩到低于该印制线路板表面。该方法可能使用激活工序，然后使用无电镀工序，最后在整个面板上使用电镀工序。本发明提供具高可靠性的更迅速、更便宜的、固体插塞的方法。此外，本发明提供用作固体插塞的新的糊膏，它提供高的电导率、容易涂敷，在干燥和固化中收缩率低和具有良好的机械强度。
本发明涉及含分散在有机载体中的三模态导电混合物的通孔填充组合物，其中，所述三模态导电混合物由球形银粒、片状银粉和镀银铜粒组成。
本发明也涉及在由绝缘层隔开的电功能层之间形成导电通孔的电解方法，该法含下列连续的步骤：
A.在隔开电功能层的包铜基片中形成通孔；
B.使用上述的通孔填充组合物填充该通孔；
C.干燥该组合物，使溶剂挥发；
D.除去所述基片表面上的残留物；
E.加热填充基片；
F.做填充基片表面的电镀前处理；
G.通过电解薄镀的方法电镀填充基片；
H.处理电镀基片的表面；
I.把光致抗蚀剂涂到处理好的基片上；
J.使所述光致抗蚀剂曝光，产生模板；
K.显影并除去曝光后的光致抗蚀剂；
L.腐蚀暴露出的铜；
M.从所述铜上除去剩余的光致抗蚀剂。
本发明还涉及在由绝缘层隔开的电功能层之间形成导电通孔的无电镀方法，该方法包括下列连续的步骤：
A.在隔开电功能层的包铜基片中形成通孔；
B.使用上述的通孔填充组合物填充该通孔；
C.干燥该组合物，使溶剂挥发；
D.除去所述基片表面上的残留物；
E.加热填充基片；
F.做待镀基片表面的前处理；
G.把光致抗蚀剂涂到处理好的基片上；
H.使所述光致抗蚀剂曝光，产生模板；
I.显影并除去曝光后的光致抗蚀剂；
J.腐蚀暴露出的铜；
K.除去剩余的光致抗蚀剂，裸露出剩余的铜；
L.采用无电镀的方法镀所述裸露铜的表面。
图1为描述在电解面板电镀过程中使用导电通孔插塞的方法的简图。
图2为描述在无电型镀过程中使用导电通孔插塞的方法简图。不是采用图1所示的面板电镀，而代之以印制和腐蚀该线路板，然后选择性地无电镀沿着插塞的电路(205)。
本发明首先涉及一种材料，它具有在干燥/固化当中非常低的收缩性、高电导率和在钻孔和加工当中的高强度。通过对颗粒填料最佳化的考虑来选择该组合物的导电颗粒。所以，需要用大粒度粒子作为导电相的一个组分，以便防止可引起通孔中高电阻率和断路的小的裂缝。已发现通孔越大，大粒度成分越重要。尽管本发明可包括片状银粉和大的镀银铜粒的二模态导电混合物，但在优选的方法中，其组合物为含球形和片状银粉及大的镀银铜粒的三形态导电混合物。此外，“三模态”指的是导电颗粒的三种状态。也可以用大的纯银颗粒来代替大的镀银铜粒，但这将显著增加成本。镀银铜粒镀有约2-3微米厚的银，平均直径为约15-50微米(在优选的模式中平均直径为45微米)。片状粉末银粉的直径为约3-10微米(在优选实例中约为5微米)，优选的球形银粒直径为约2-5微米(在优选实例中约为3微米)。固体含量约占总组合物的85-93％(重量)，另含约7-15％(重量)的有机载体。优选的固体含量约占总组合物的89-92％(重量)，另含约8-11％(重量)的有机载体。已发现，导电相中的固体含量越高，电导率越高，直到固体含量达到约92％(重量)为止。该三模态混合物也可防止该糊膏中金属颗粒的沉淀。通过机械搅拌(例如，在辊式磨碎机上)，将导电颗粒与有机载体混合，形成具有适合丝网印刷的稠度和流变性的糊膏状的组合物。使用载体的主要目的是作为分散导电颗粒的介质。所以，首先该载体必须保证所述固体能十分稳定地在其中分散。其次，载体的流变学性质必须为组合物提供良好的可涂敷性。
在优选的实施例中，镀银铜粒的含量约占导电相的15-25％(重量)，其更优选含量为约20％(重量)，导电相的剩余部分在球形和薄片状银粉间大约平均分配。据信在低于30密耳深的通孔中可以不需要大的镀银铜粒来防止裂缝，而能保证电导率。各种聚合物材料可用作载体的主要组分。可能的树脂系统应该具有高的玻璃化温度(Tg)、低的杨氏模量(这有助于在固化中压缩金属颗粒)和固化中低的收缩性。该聚合物应该能耐受在焊接操作中短时间暴露于高温环境中。优选的聚合物在固化当中将交联，以致未固化的载体可具有低的粘度，即未固化形式具有低分子量。这将允许导电相具有高载荷。同时维持具有适合印制的相对低的粘度。该聚合物应该能阻止银粒的流动，它应该容易调稀而可以调节粘度，同时允许有高的金属载荷；也可以使用可混溶的增塑剂，以增加脆性交联结构的柔韧性。尽管优选的实施例含双酚A或双酚F以及粒状的二氰胺交联剂和固化加速剂，但在本发明中使用环氧树脂和丙烯酸酯。为了达到在固化导体中有合适的树脂载荷，优选用二甘醇二丁基醚稀释该载体。
因为通孔填充组合物中的溶剂是挥发性的，所以，随着溶剂的挥发，该体系的体积减小。这就容易造成在填充通孔主体中和在通孔的边缘出现空隙和裂缝。所以，必须尽量减少使用溶剂。这与采用标准丝网印刷导体的情况差异很大。一种代替使用所述溶剂的方法是加增塑剂、单体或低聚物到该组成当中，代替部分树脂和溶剂。因为该截体中的部分高粘度组分被相对低粘度的物质代替，当热固化该载体时，这种低粘物质形成交联结构的一部分，因而降低了粘度。
本发明使用另外的方法来减小当溶剂从糊膏中蒸发时出现的体积下降。在该组成当中的薄片状银粉是定向排列的，在切变下时，体系的体积最小。由于该材料在高温下干燥，所以，片状银粉的分布有些不规则，实际上增加了其体积。这就部分抵消了由于溶剂蒸发而引起的收缩。
本发明还涉及利用导电糊膏的新方法。本法可生产出高导电性、可靠的双面或多层印制线路板(PWB)。在此处导电糊膏即指“导电通孔插塞”。导电通孔插塞作为标准构件使用，用来连接电功能内层(埋没的通孔)、多层PWB板和双面PWB板内层相反两面上的线路。该法既可用于硬性基片，也可用于软性基片。
在聚合物厚膜(PTF)导体中本组合物使用比习用糊膏更高的固体颗粒载荷，它增加了颗粒与颗粒间接触的密度。该组合物在能增加每个颗粒载流的距离的地方也使用大的颗粒，因而减少了颗粒与颗粒接触的数目。这些大的导电颗粒也允许导电相在相对低的有机固体相中有更高的载荷。这些方法，以及在电路层之间形成互连所需要的短距离和通孔的大的固体粒子横切面已经产生具有适合通孔互连应用的低电阻的耦合电路。所以，本发明是导出一生产印制线路板耦合线路的PWB和PTF材料与加工技术的结合物。它综合了厚膜陶瓷和与新方法相联的PWB互联技术的优点。
本方法可使用电解电镀或无电镀步骤。首先，将参照图12讨论电解过程。
(图1a)该原始基片可包括在FR-4(聚酰亚胺和氰酸酯)上的包层铜，以及更普通的在分隔电功能层的强化或未强化绝缘层(101)上的包层铜。
(图1b)然后在该基片上按要求的图样钻孔(102)。
(图1c)可按习用的方法使用导电通孔插塞，例如选择丝网印刷、模板印刷、刮涂法、喷射印刷、软外壳印刷(bladder printing)或直接施加于通孔和铜表面或任何其它使用方法(103)。在除去挥发性组分后接着干燥，以使得未固化的通孔填充组合物更硬。这就使该组合物能长期停留在通孔内。需要电的连续性以保证电流流过该插塞和保证电镀完成。在干燥以后，经洗涤除去插塞表面的残留物。该洗涤过程除去了在插塞的导电颗粒表面上的载体，以保证良好的电接触。该研磨或洗涤过程除了除去其表面上多余的插塞残留物外，还有另一个目的，即通过涂抹半流动状态的银粒来激活插塞表面。该涂抹过程产生的可镀性令人满意。可以使用另一个去涂抹过程以进一步增强可镀性。这就可以在插塞上电镀。然后需要一个固化过程以便交联有机载体和进一步去除残留溶剂。固化后的收缩很小，因而导电插塞保持与薄铜箔的接触。
(图1d)然后通过约200至500微英寸的瞬间电解电镀(104)增强了与导电铜层的所述电接触。该法省略了本行业现有操作中需要钯活化的过程和另一无电镀铜过程。
(图1e)然后要求习用的印制和腐蚀加工过程以便完成形成扩展电路的工作。该印制和腐蚀过程是常用的表面预处理工作，即接受光致抗蚀剂，涂抹它，采用正性或负性光致抗蚀剂曝光形式，使该光致抗蚀剂显影以便除去多余的光致抗蚀剂，在基片上只留下所需要的图形，腐蚀基片上裸露出的铜的区域，只留下用光致抗蚀剂保护的那部分区域的铜，除去剩余铜上残余的光致抗蚀剂，因而留下所需要的铜的电路图。
参照图2a-e，讨论无电镀过程。
(图2a)该原始基片可包括在FR-4(聚酰亚胺和氰酸酯)上的包层铜，以及更普通的在强化或未强化的绝缘层上的包层铜(201)。
(图2b)然后在该基片上按要求的图样钻孔(202)。
(图2c)可按习用的方法使用导电通孔插塞，例如选择丝网印刷、模板印刷、刮涂法、喷射印刷、软外壳印刷或直接施加于通孔和铜表面或任何其它使用方法(203)。在除去挥发性组分后接着干燥预固化，以使得未固化的通孔填充组合物更硬。这就使该组合物能长期停留在通孔内。需要电的连续性以保证电流流过该插塞和保证电镀完成。在干燥/预固化以后，经洗涤除去插塞表面的残留物。该洗涤过程除去了在插塞的导电颗粒表面上的载体，以保证良好的电接触。研磨或洗涤过程除了除去其表面上多余的插塞残留物外，还有另一个目的，即通过涂抹半流动状态的银粒来激活插塞表面。然后需要一个固化过程，以便交联有机载体和基本上去除溶剂。固化后的收缩很小，因而导电插塞保持与薄铜箔的接触。
(图2d)然后按上文方法中介绍的习用方法进行印制和腐蚀加工过程(204)。
(图2e)接着进行无电镀铜过程(205)。
现用本发明的一些有代表性的实施方案中的实例来说明本发明，其中所有的百分比除另加注明外，都是重量比。
             表1.环氧载体组合物
                   A         B         C         DShell Epon862        80.0      80.0      78.0      89.2Heloxy62             20.0      5.0       --        --Heloxy505            --        15.0      17.0      --SKW DyhardRU-100     7.0       7.0       7.0       6.3SKW DyhardRU-300     3.0       3.0       3.0       --SKW DyhardRU-500     --        --        --        2.7二丁基卡必醇           --        --        2.0       1.8
厂商资料和化学名称见术语汇编。
         表2.环氧含银通孔填充糊膏组合物
                     1        2        3        4          5        6P-3032(已洗)             9.2      9.0      --       --         --       --K-003L                   --       --       3.6      10.1       40.9     36.8P-3011                   78.6     79.0     32.0     35.4       40.9     36.8Conduct-O-Fil            --       --       53.0     45.5       9.2      18.9载体A                        7.1      8.0      --       --         --       --B                        --       --       9.1      --         --       --C                        --       --       --       8.0        --       --D                        --       --       --       --         5.9      5.6邻苯二甲酸二甲酯         5.1      4.0      --       --         --       --二甘醇二丁基醚           --       --       2.3      1.0        3.1      2.8
                     低速固化 低速固化 低导电性 低导电性   导电性好 导电极好
                     裂缝     裂缝     砂粒质的 少砂粒质的 快速固化 快速固化
                     导电性差 导电性差 低速固化 低速固化   印刷良好 印刷极好
                                       无裂缝   无裂缝     无裂缝   无裂缝
                 实施例1(比较例)
使用87.8％的银来制备导电通孔填充插塞组合物，包括恰好足够量的片状粉末银粉以防止球形银粒在贮存当中沉出。载体量为7.1％，带5％的溶剂。它使用相对低速的固化促进剂。它也使用稍微挥发性链终止剂。该链终止剂的挥发性使得其气体逸散，尤其在高温固化阶段。这不合要求，因为已知这些物质对皮肤有刺激性。其导电相含量相对较低，粘度相对较高。
所述材料被用作带30和35密耳通孔的47和62密耳厚的PWB板中的导电通孔插塞材料试验。该测试电路是一块带有含排列121个(11×11)30或35密耳通孔的2平方英寸网格栅的线路板。通过“菊花链”形式的10密耳宽的导体线条将通孔连接起来。总的导体长度为26英寸或2600平方。通过4密耳厚的黄铜模板印制该糊膏，控制涂刷器速度和压力以使通孔的90-100％被糊膏填充。然后经100℃，15分钟干燥，以使通孔中的糊膏不至于在对其另一面进行第二次印制时被压出来。部件在200℃固化5分钟。使用Fluke欧姆计测量通孔的电阻。一般其电阻超过1000欧。使用该固化过程，可达到良好的硬度。使用磨成12密耳直径的针尖来测试硬度。把针尖放到固化后的环氧含银组合物的表面上，同时在针上施加1公斤重量。如果没有刻痕出现，可认为硬度“良好”。该材料的固化非常慢。
              实施例2(比较例)
除了在载体固体含量上稍高于实施例1外，该实施例使施用与实施例1组成相同的组分。有机物含量为8％，银含量为88％。其部件的印制和测定同实施例1。固化慢、裂缝和电导率差的问题依然存在。所以，裂缝的问题与固化膜中有机物的含量并没有太大关系。
                   实施例3
使用91％的导电相来制备导电通孔填充插塞组合物，包括恰好足够量的片状银粉以防止球形银粒在贮存中沉淀出来。PotterIndustries生产的Cu/Ag(包银的铜粒)是有效平均直径为45微米的粉末；其实际形状是十分不规则的，但与片状银粉不同，不沿着一个轴线伸展。它占该组合物的53.5％。载体为9.1％，含2.3％的溶剂。它使用相对低速的固化促进剂。它使用稍微有挥发性的链终止剂，但很易挥发的品种只占该载体的5％，高分子量物质(Heloxy# 505，来自SKW，Inc.)占15％。所以，在高温固化过程中，气体逸出的可能性很小。导电相和载体相在溶剂含量的损耗方面都较高，且粘度较高。固化后该高含量的载体固体的高含量降低了其电导率。
将该材料作为带30或35密耳通孔的47和62密耳厚的PWB中的通孔插塞材料测试。该测试电路为一块带有2英寸含排列121(11×11)个30或35密耳通孔的网格栅的线路板。通过“菊花链”形式的10密耳宽的导体线条将通孔连接起来。总的导体长度为24英寸或2400平方。通过4密耳厚的黄铜模板印制该糊膏，以使通孔的90-100％被糊膏填充。然后经100℃，15分钟干燥，以使通孔中的糊膏不至于在对其另一面进行第二次印制时被挤压出来。其部件在200℃固化5分钟。使用Fluke欧姆计测量通孔的电阻。一般其电阻超过1000欧。
该材料固化得非常慢。Potter Industries生产的45微米粉末状的大颗粒消除了通孔插塞主体中的裂缝。但是，高含量的有机固体含量妨碍了颗粒与颗粒间满足电导率要求的充分接触。
                    实施例4
本实施例含91％的导电相，它包括足够量的片状银粉(10.1％)以防止球形银粒(35.4％)在贮存当中沉淀出来。该糊膏也含45.5％的Potter Industries生产的Cu/Ag(镀银的铜粒)有效平均直径45微米的粉末。实际形状是十分不规则的，但与薄片状银粒不同，不沿着一个轴线伸展。有机固体粒子占9.1％，含2.3％的溶剂。它仍然使用相对低速的来自SKW的固体促进剂UR-300。它使用挥发性极小的链终止剂，相对高分子量的物质(Heloxy# 505，来自SKW，Inc.)占有机不挥发性物质的17％。所以，在高温固体过程中，几乎没有气体逸出。导电相和载体相在溶剂含量损耗方面都较高，且粘度较高。固化后高的载体固体含量降低了其电导率。
将该材料作为带30或35密耳通孔的47和62密耳厚的PWB中的通孔插塞材料测试。该测试电路为一块带有2英寸含排列121(11×11)个30或35密耳通孔的网格栅的线路板。通过“菊花链”形式的10密耳宽的导体线条将通孔连接起来。总的导体长度为24英寸或2400平方。通过4密耳厚的黄铜模板印制该糊膏，以使通孔的90-100％被糊膏填充。然后经100℃，15分钟干燥，以使通孔中的糊膏不至于在对其另一面进行第二次印制时被挤压出来。其部件在200℃固化5分钟。使用Fluke欧姆计测量通孔的电阻。一般其电阻超过1000欧。
该材料固化得非常慢(见上段)。Potter Industries生产的45微米粉末状的大颗粒消除了通孔插塞体中的裂缝。但是，高含量的有机固体颗粒不允许颗粒间的充分接触而形成满足要求的电导率。
                  实施例5
本实施例含91％的导电相，它包括等量的片状银粉(40.9％)和球形银粒(40.9％)。该糊膏也含有9.2％ Potter Industries生产的Cu/Ag(镀银的铜粒，见实施例3介绍)。载体为5.9％，含3.1％溶剂。它使用来自SKW的相对快速的固化促进剂UR-500。在前面实施例中所使施用的链终止剂被省去。不挥发的载体相已被显著降低，粘度显著降低。固化后较低的载体固体含量极大地提高了电导率。下面的通孔样本的电导率可低到20欧，而在以前的材料中则高达几百或几千欧。在通孔体上未观察到裂缝。较低含量的45微米的颗粒消除了该糊膏的砂粒质外表。
将该材料作为带30或35密耳通孔的47或62密耳厚的PWB中的通孔插塞材料测试。该测试电路为一块带有2英寸含排列121(11×11)个30或35密耳通孔的网格栅的线路板。通过“菊花链”形式的10密耳宽的导体线条将通孔连接起来。总的导体长度为24英寸或2400平方。通过4密耳厚的黄铜模板印制该糊膏，以使通孔的90-100％被糊膏填充。然后经100℃，15分钟干燥，以使通孔中的糊膏不至于在对其另一面进行第二次印制时被挤压出来。
组件可在135℃的低温下固化30分钟。这是个重要的优点，因为PWB本身在高温下品质下降。一般的固化过程在150℃下15分钟和175℃下10分钟。事实证明，在135℃ 30分钟条件下，固化后硬度良好。通过向其针尖被磨成直径12密耳的针上施加力来测试硬度。把针尖放到固化后的环氧含银组合物的表面上，同时施加1公斤重量。如果没有刻痕出现，可以为硬度“良好”，对于本组合物情况就是这样。常用的固化条件为175℃ 10分钟或150℃ 15分钟。PotterIndustries生产的45微米粉末状的大颗粒消除了通孔插塞体中的裂缝，较低的有机固体含量可增加颗粒间的接触而呈现出极好的电导率。较低的有机固体含量也允许具有适合通孔填充的粘度的较高的固体载荷。
使用Fluke欧姆计测量通孔的电阻。一般其电阻约为20欧。PotterIndustries生产的45微米粉末状的大颗粒消除了通孔插塞体中的裂缝，较低的有机固体含量可增加颗粒间的接触，而显示出极大提高的电导率。
                  实施例6
本实施例含92.6％的导电相，包括等量的片状银粉(36.8％)和球形银粒(36.8％)。该糊膏也含18.9％ Potter Industries生产的Gu/Ag(镀银的铜粒，其说明见实施例3)。有机固体为5.6％，含2.8％溶剂。它使用来自SKW的快速促进剂UR-500。同实施例5，除去了在实施例1至4中使施用的链终止剂。所以，载体不挥发相已被显著减小。溶剂代替了链终止剂。这使粘度显著下降。本实施例包括更高含量的45微米的由Potter Industries生产的粉末。这改善了电导率，比实施例5的性能略好。
将该材料作为带30或35密耳通孔的47或62密耳厚的PWB中的通孔插塞材料测试。该测试电路为一块带有2英寸含排列121(11×11)个30或35密耳通孔的网格栅的线路板。通过“菊花链”形式的10密耳宽的导体线条将通孔连接起来。总的导体长度为24英寸或2400平方。通过4密耳厚的黄铜模板印制该糊膏，以使通孔的90-100％被糊膏填充。然后经100℃，15分钟干燥，以使通孔中的糊膏不至于在对其另一面进行第二次印制时被挤压出来。使用Fluke欧姆计测量通孔的电阻。
固化后，较低含量的载体固体极大地提高了电导率。下面的通孔样本的电阻率可低到6欧，好于任何以前的材料。在通孔体上未观察到裂缝。与实施例4相比更低的45微米的颗粒含量消除了该糊膏的“砂粒质”外观。
在适当低于200℃的温度下，该材料容易固化，在低至135℃的温度下固化30分钟也可达到较好的硬度。通过用针尖被磨成直径12密耳的针施加力来测试硬度。把针尖放到固化后的环氧含银组合物的表面上，同时施加压力。如果没有刻痕出现，可以为硬度“良好”。常用的固化条件为175℃ 10分钟，也可以是150℃，15分钟。PotterIndustries生产的45微米粉末状的大颗粒消除了通孔插塞体中的裂缝，较低的有机固体含量可增加颗粒间的接触，而显示出极好的电导率。较低的有机固体粒体含量也允许具有适合通孔填充的粘度的较高的固体载荷。
                   实施例7
本实施例使用8密耳厚的每面需要1盎司铜的包铜的FR-4。在该12×18英寸的基片上钻直径为10密耳的孔。采用的图形为由10密耳宽导体线条连接的具121(11×11排列)个孔的“菊花链”。总的导体长度为约为2400平方英寸。使用实施例5的试验导电通孔插塞组合物。将该方法概括如下：
使用橡皮涂刷器(80硬度测定器)直接将该糊膏涂在该基片表面，
在130℃固化5-10分钟，
借助带尼龙刷的机械擦洗器清洁和激活待印制部分，
最终在175℃固化10分钟。
对该线路板进行面板电镀，以便用200-300微英寸的薄镀铜焊封该通孔插塞，同时也最大限度地增加与信号层的电接触。包括下列步骤：
浸入Versa CleanTM425(磷酸)，
多级淋洗(去离子水)，
约15微英寸的微腐蚀过程(Sure EtchTM550，
单过氧硫酸钾加硫酸)，
多级淋洗(去离子水)，
采用来自Lea Ronal的电镀槽(Copper Gleam PCM Plus bath)电解电镀，设置在10-15安/平方英尺，产生200-300微英寸的镀铜。
印制和腐蚀该线路板，形成电路：
微腐蚀面板，
层压光致抗蚀剂(RistonTM9015)，
暴露因图案(连接通孔的菊花链)
将光致抗蚀剂显影，
腐蚀暴露出的铜，
除去光致抗蚀剂。
整个菊花链产生3.2±0.2欧的电阻(测定6个样本)。为推论出插塞的实际电阻率，将该导体即1.5密耳厚和2400平方英寸长(总共约2欧)的铜线条考虑在内。121个通孔插塞的总电阻约为1欧，即每个插塞分别产生低于10毫欧的电阻。
已证明该薄镀铜焊封层是牢固的足以经受在288℃下的10次焊接浮杯试验(solder float test)和从-65℃到125℃ 100周的热循环试验，其电导率变化小于10％。
                    实施例8
在本实施例中，使用实施例5的导电糊膏除了在涂刷器与面板间使施用4密耳厚的模板(不锈钢)以使糊膏残留降低到最低限度外，所用的方法基本上与实施例7的相同。该模板上的孔要比基片上的孔宽8密耳。将糊膏在150℃干燥4分钟(载体处于b阶段，所以它仍相对柔软)，只通过一次机械清洗器，除去残留物。将线路板在150℃下固化20分钟。其后的电镀和印制及腐蚀过程与实施例7中已介绍的过程一致。
所得结果与实施例7中所得结果基本一致。
                 实施例9
使用18×24英寸需要1/2盎司铜的10密耳厚的包铜的FR-4。在该线路板上钻直径为10密耳的通孔(10000个通孔)，其长度与直径比为1∶1。通过将实施例6的糊膏直接涂在其表面上，使该糊膏插入通孔中。然后将糊膏在100℃下(低于实施例2中的温度)干燥10分钟。这样做的目的是避免裂缝和起泡。在较低的温度(＜135℃)下，在未使载体固化的情况下除去溶剂，因而，在更低的粘度下，有机会充分准确地控制该糊膏的体积。用镶嵌在机械清洗器中的压缩板清除残留物。将该糊膏在150℃固化15分钟，并按照实施例7中所述方法对该线路板进行面板电镀。为了印和腐蚀的方便，在50密耳宽的线条上使用“菊花”链线路图。对于加工出的5块面板而言，可测到穿过整个“菊花”链的约170欧±20欧的稳定的电阻，在扣除镀铜线条的电阻后，每个插塞产生低于10毫欧的电阻。
                  实施例10
使用与实施例7和8中同样的试验载体和实施例5的糊膏。使用基本上与实施例8相同的方法，即相同的钻孔、插塞、干燥、清洗和热固化。按照与实施例7中同样的所述同样的要求，对该试验面板进行与实施例7和8相同的印制和腐蚀。为了增强电接触，使用来自Shipley的无电镀槽(full build electroless CP-71 bath)，包括标准碱清洁器(shipley 3320)、多级去离子水淋洗、微量腐蚀(Sure Etch550)和支离子水淋洗预清洁步骤。该面板在镀槽内的放置时间为2小时(100微英寸镀速)，然后取出淋洗。
关于热冲击和焊接浮杯试验所得的结果与实施例7和8的结果类似。
                      术语汇编
Shell Epon862，由Shell Oil Company提供，地址：
1 Shell Plaza，P.O.Box 4320，Houston，TX(双酚F/表氯醇环氧树脂)。
Heloxy62由Shell Oil Company提供(邻-甲苯基缩水甘油醚)
Heloxy505由Shell Oil Company提供(蓖麻油缩水甘油醚/表氯醇)
SKW DyhardRU-100由SKW Chemical，Ine提供，地址：4651 Old Town Parkway，Suite 200，Marietta，GA 30068(双氰胺)。
SKW DyhardRU-300由SKW Chemical，Inc提供(非草隆)。
SKW DyhardRU-300由SKW Chemical，Inc提供(UreaN’，N’-(4-Methyl-M-Phenyline)bis[N’，*]。
二丁基卡比醇由Union Carbide提供。
P-3032由E.I.du Pont de Nemours and Company提供，经洗银片粉。
P-3011由E.I.du Pont de Nemours and Company提供，具有均匀粒度的球形银粒。
K-003L由E.I.du Pont de Nemours and Company提供，片状银粉。
镀银铜粒由Potter Industries Inc提供，地址：20 Waterview Blvd，Parsippany NJ(Cu/Ag(45微米))。
Conduct-o-Fil SC 32517由Potter Industries提供，包17％银的不规则铜粒。
Epon 828 resin由Shell Oil Company提供，表氯醇树脂。
Versa Clean45由E.I.du Pont de Nemours and Company提供。
Copper Gleam由Ronal提供。
Riston9015由E.I.du Pont de Nemours and Company提供。

Claims (6)

1.含分散在有机载体中的三模态导电混合物的填充通孔组合物，其中所述三模态导电混合物由直径为2-5微米的球形银粒、直径为3-10微米的片状银粒和直径为15-50微米的镀银铜粒组成，以100％重量的所述三模态导电混合物为基础，所述镀银铜粒的含量为15-25％重量，所述球形银粒的含量为37.5-42.5％重量和片状银粒的含量为37.5-42.5％重量。
2.权利要求1的组合物，其中所述镀银铜粒用银粒来代替。
3.权利要求1的组合物，包含占总组合物的85-93％重量的三模态导电混合物。
4.权利要求1的组合物，包含占总组合物的89-92％重量的导电混合物。
5.在由绝缘层隔开的电功能层之间形成导电通孔的方法，它包括如下连续步骤：
A.在隔开电功能层的包铜基片中形成通孔；
B.使用一种含分散在有机载体中的三模态导电混合物的填充通孔组合物填充该通孔，其中所述三模态导电混合物由直径为2-5微米的球形银粒、直径为3-10微米的片状银粒和直径为15-50微米的镀银铜粒组成，以100％重量的所述三模态导电混合物为基础，所述镀银铜粒的含量为15-25％重量，所述球形银粒的含量为37.5-42.5％重量和片状银粒的含量为37.5-42.5％重量。
6.权利要求5的方法，其中用于填充通孔的方法包括丝网印刷、模板印刷、刮涂法、喷射印刷或软外壳印刷。
CN97114736A 1996-07-18 1997-07-18 填充通孔的组合物和方法 Expired - Fee Related CN1123280C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/683,351 US5744285A (en) 1996-07-18 1996-07-18 Composition and process for filling vias
US683351 1996-07-18

Publications (2)

Publication Number Publication Date
CN1171602A CN1171602A (zh) 1998-01-28
CN1123280C true CN1123280C (zh) 2003-10-01

Family

ID=24743659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97114736A Expired - Fee Related CN1123280C (zh) 1996-07-18 1997-07-18 填充通孔的组合物和方法

Country Status (7)

Country Link
US (1) US5744285A (zh)
EP (1) EP0820217B1 (zh)
JP (1) JP3338336B2 (zh)
KR (1) KR100266891B1 (zh)
CN (1) CN1123280C (zh)
DE (1) DE69718567T2 (zh)
TW (1) TW373419B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255039B1 (en) * 1997-04-16 2001-07-03 Isola Laminate Systems Corp. Fabrication of high density multilayer interconnect printed circuit boards
US6276055B1 (en) * 1998-09-02 2001-08-21 Hadco Santa Clara, Inc. Method and apparatus for forming plugs in vias of a circuit board layer
US6592943B2 (en) 1998-12-01 2003-07-15 Fujitsu Limited Stencil and method for depositing solder
US6054761A (en) 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
TW409490B (en) * 1998-12-31 2000-10-21 World Wiser Electronics Inc The equipment for plug hole process and the method thereof
US6169125B1 (en) * 1999-01-11 2001-01-02 Dymax Corporation Electrically conductive resinous material and radiation curable formulation for producing the same
US6218446B1 (en) * 1999-01-11 2001-04-17 Dymax Corporation Radiation curable formulation for producing electrically conductive resinous material, method of use, and article produced
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
US6290881B1 (en) 1999-04-14 2001-09-18 Allied Photochemical, Inc. Ultraviolet curable silver composition and related method
JP4345153B2 (ja) 1999-09-27 2009-10-14 ソニー株式会社 映像表示装置の製造方法
US6767577B1 (en) 1999-10-06 2004-07-27 Allied Photochemical, Inc. Uv curable compositions for producing electroluminescent coatings
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6509389B1 (en) 1999-11-05 2003-01-21 Uv Specialties, Inc. UV curable compositions for producing mar resistant coatings and method for depositing same
US6500877B1 (en) 1999-11-05 2002-12-31 Krohn Industries, Inc. UV curable paint compositions and method of making and applying same
US6805917B1 (en) 1999-12-06 2004-10-19 Roy C. Krohn UV curable compositions for producing decorative metallic coatings
CA2396978C (en) 2000-01-13 2009-04-07 Uv Specialties, Inc. Uv curable transparent conductive compositions
WO2001051568A1 (en) 2000-01-13 2001-07-19 Uv Specialties, Inc. Uv curable ferromagnetic compositions
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
CN1444839A (zh) * 2000-05-31 2003-09-24 Ttm先进电路公司 填充方法
WO2001093648A2 (en) * 2000-05-31 2001-12-06 Honeywell International Inc. Filling device
US6589594B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method for filling a wafer through-via with a conductive material
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US6800223B2 (en) 2001-08-24 2004-10-05 E. I. Du Pont De Nemours And Company Thermosetting electroconductive paste for electroconductive bump use
WO2003098984A1 (fr) * 2002-05-21 2003-11-27 Daiwa Co., Ltd. Structure d'interconnexion entre couches et procede de fabrication associe
US6600645B1 (en) 2002-09-27 2003-07-29 Ut-Battelle, Llc Dielectric composite materials and method for preparing
US20050056365A1 (en) * 2003-09-15 2005-03-17 Albert Chan Thermal interface adhesive
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
US7452568B2 (en) * 2005-02-04 2008-11-18 International Business Machines Corporation Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US20070212865A1 (en) * 2006-03-08 2007-09-13 Craig Amrine Method for planarizing vias formed in a substrate
US20080057233A1 (en) * 2006-08-29 2008-03-06 Harrison Daniel J Conductive thermal transfer ribbon
EP2191482B1 (en) 2007-09-13 2017-03-08 Henkel AG & Co. KGaA Electrically conductive composition
US8205971B2 (en) * 2010-01-19 2012-06-26 Xerox Corporation Electrically grounded inkjet ejector and method for making an electrically grounded inkjet ejector
ES2649662T3 (es) * 2013-07-09 2018-01-15 Heraeus Deutschland GmbH & Co. KG Una pasta electroconductora que comprende partículas de Ag con una distribución multimodal del diámetro en la preparación de electrodos en células solares MWT
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
JP6406598B2 (ja) * 2014-07-24 2018-10-17 学校法人福岡大学 プリント配線板及びその製造方法
US9820386B2 (en) * 2016-03-18 2017-11-14 Intel Corporation Plasma etching of solder resist openings
CN112714552B (zh) * 2020-11-30 2022-07-29 惠州市特创电子科技股份有限公司 线路板及其棕化方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971610A (en) * 1974-05-10 1976-07-27 Technical Wire Products, Inc. Conductive elastomeric contacts and connectors
US3989644A (en) * 1974-09-27 1976-11-02 General Electric Company Radiation curable inks
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
FR2593346B1 (fr) * 1986-01-17 1990-05-25 Nec Corp Substrat de cablage utilisant une ceramique comme isolant
JPS6431874A (en) * 1987-07-29 1989-02-02 Sumitomo Bakelite Co Electroconductive resin paste for semiconductor
JPH0198674A (ja) * 1987-10-09 1989-04-17 Daido Steel Co Ltd 導電性組成物
JPH01143292A (ja) * 1987-11-27 1989-06-05 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
US5156772A (en) * 1988-05-11 1992-10-20 Ariel Electronics, Inc. Circuit writer materials
JPH04196290A (ja) * 1990-11-27 1992-07-16 Matsushita Electric Works Ltd 多層積層板の製造方法
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
DE69417684T2 (de) * 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
JPH08138437A (ja) * 1994-11-04 1996-05-31 Hitachi Chem Co Ltd 導電性材料及びそれを用いた導電性ペースト

Also Published As

Publication number Publication date
TW373419B (en) 1999-11-01
KR100266891B1 (ko) 2000-09-15
DE69718567T2 (de) 2003-11-27
DE69718567D1 (de) 2003-02-27
EP0820217B1 (en) 2003-01-22
CN1171602A (zh) 1998-01-28
KR980013551A (ko) 1998-04-30
US5744285A (en) 1998-04-28
JPH10107431A (ja) 1998-04-24
EP0820217A1 (en) 1998-01-21
JP3338336B2 (ja) 2002-10-28

Similar Documents

Publication Publication Date Title
CN1123280C (zh) 填充通孔的组合物和方法
CN1075338C (zh) 电路基板连接件及用其制造多层电路基板的方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1150614C (zh) 半导体封装及其制造方法
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1110079C (zh) 电子元件装置
CN1812696A (zh) 制造印刷电路板的方法
CN1195394C (zh) 线路板用基板
CN1264388C (zh) 树脂板及其应用
CN1096686C (zh) 各向异性导电组合物
CN101031982A (zh) 导电性糊剂和使用它的多层印刷布线板
CN1211450C (zh) 连接材料
CN1444269A (zh) 多层半导体器件及其制造方法
CN1535101A (zh) 转移板和使用它的布线板及其制造方法
CN1543291A (zh) 电子部件内置模块及其制造方法
CN1106188A (zh) 印刷电路板及其制造方法
CN1176567C (zh) 制造多层布线板的方法
CN1520704A (zh) 芯板及利用芯板的多层电路板
CN1532926A (zh) 布线部件及其制造方法
CN1414822A (zh) 预浸料坯和电路基板以及它们的制造方法
CN1424756A (zh) 金属布线基板和半导体装置及其制造方法
CN101031981A (zh) 导电性糊剂和使用其制造多层印刷布线板的方法
CN1592538A (zh) 电路装置
CN1252206C (zh) 粘接剂和粘接膜
CN1638073A (zh) 形成倒装芯片的凸块焊盘的方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031001

Termination date: 20130718