CN1127120C - 半导体衬底及其制造方法 - Google Patents

半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1127120C
CN1127120C CN99122409A CN99122409A CN1127120C CN 1127120 C CN1127120 C CN 1127120C CN 99122409 A CN99122409 A CN 99122409A CN 99122409 A CN99122409 A CN 99122409A CN 1127120 C CN1127120 C CN 1127120C
Authority
CN
China
Prior art keywords
porous
silicon
layer
manufacturing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99122409A
Other languages
English (en)
Other versions
CN1250944A (zh
Inventor
佐藤信彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1250944A publication Critical patent/CN1250944A/zh
Application granted granted Critical
Publication of CN1127120C publication Critical patent/CN1127120C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Abstract

本发明提供一种半导体衬底，该衬底包括在多孔层上形成的晶体缺陷较少的非多孔单晶层，并且提供制造该衬底的方法。该制造半导体衬底的方法包括：提供包含多孔硅层的衬底的步骤，热处理多孔硅层的热处理步骤，以及在多孔硅层上生长非多孔单晶层的生长步骤，其中，在包含氢气的还原气氛或惰性气体的气氛或超高真空气氛中进行热处理的步骤，使得因热处理而腐蚀的硅厚度不大于2nm，且使由热处理后的雾值与热处理前的雾值的比值所定义的热处理前后多孔硅层表面的雾值变化率r满足1≤r≤3.5的关系。

Description

半导体衬底及其制造方法
技术领域
本发明通常涉及半导体衬底及其制造方法，特别涉及形成在多孔半导体层上的非多孔孔半导体层及其制造方法。并且，本发明涉及评价半导体衬底表面的形状和状态的方法，特别涉及评价它的多孔层的方法。
本发明也涉及作为集成电路基本部件的半导体衬底及其制造方法，该集成电路主要利用MOSFETs和双极型晶体管。
背景技术
关于集成电路(IC)工艺已经进行了各种研究，对以硅为基础的半导体器件提出了在绝缘体上生长硅(SOI)的结构，其中把单晶膜形成在绝缘体上，因为该结构减少寄生电容和容易对元件进行隔离，于是改善晶体管的工作速度，降低功耗，提高集成度，并减少整个成本。
为了形成SOI结构，在70年代到80年代早期由Imai(K.Imai，Solid StateElectronics 24(1981)，p 159)提出的多孔硅(FIPOS)方法能有效地完全隔离。FIPOS方法利用加速的多孔硅氧化现象，形成SOI结构，但是存在一个问题，只能以岛状固有地形成表面硅层。
近年来引起世界注意的一种SOI形成方法是晶片键合工艺，关于该工艺以经提出了各种方法，因为SOI结构任意提供表面硅层的厚度，掩埋氧化硅层以及表面硅层的良好的结晶性。
虽然最初由Nakamura et al.提出的键合方法，键合晶片没有粘接剂和中间层，当J.B.Lasky et al.报道了减薄两个键合晶片之一的方法和在其上运作的MOS晶体管(J.B.Lasky，S，R，Stiffler，F，R，White，J，R，Abernathey，Technical Digest of the International Electron Devices Meeting(IEEE，NewYork，1985)，p.684)时，从1984年开始它的研究已经达到很好的制造阶段。
采用Lasky et al.提出的方法，提供第1晶片及第2晶片，第1晶片是掺杂高浓度硼和在其上形成低浓度的或n-型外延硅层的单晶硅晶片，第2晶片具有在其上形成的氧化膜，如果需要，冲洗干净，并使两个晶片相互接触，从而利用Van der Waals力把两个晶片相互键合在一起。经过加热的两个晶片在它们之间形成共价键，由此增加键合强度到如此程度，使其不妨碍生产器件。然后，利用氢氟酸，硝酸，乙酸的混合液在其背面腐蚀第1晶片，选择地除掉p+硅片，只有外延硅层保留在第2晶片上，这也称为单腐蚀停止方法。但是，p+硅腐蚀速率对外延硅(p-或n型)腐蚀速率的比率低至几十，于是需要进一步提高以便在整个晶片表面留下均匀厚度的外延硅层。
这样，提出进行两次选择腐蚀的方法。即提供低杂质浓度硅晶片衬底作为第1衬底。在该衬底表面上叠置p++型硅层和低杂质浓度层；然后把第1晶片键合到上述的第2晶片上。然后利用研磨，抛光，或其它机械方法在它的背面减薄第1衬底。接着，选择腐蚀第1衬底，直到暴露掩埋在第1衬底的p++型硅层的整个表面。在这种情况，利用例如邻苯二酚乙二胺，KOH等碱性溶液影响，因衬底杂质浓度不同而不同的选择腐蚀。再利用上述的Lasky方法，通过氢氟酸，硝酸和乙酸的混合液进行选择腐蚀，选择地除掉暴露的p++硅层结果只有上述的低杂质浓度的单晶硅层转变成第2衬底。这称为双腐蚀停止方法。进行多次选择腐蚀的这种方法，证明改善了总的腐蚀选择性，SOI的表面硅层厚度获得了较好的均匀性。
但是，可以预见，利用上述衬底杂质浓度或组成差别通过选择腐蚀减薄各层，将受到杂质浓度的深度截面分布影响。也就是，为了增强键合强度，如果在键合后高温处理晶片，则掩埋层杂质扩散，选择腐蚀性降低结果降低膜厚的均匀性。因此，在键合后热处理的温度必须在800℃或以下。并且，因为多次腐蚀的每一次腐蚀将提供低的腐蚀选择性，所以担心大量生产时的可控性。
和所述其中腐蚀选择率取决于杂质浓度或组分的差别的方法相反，日本专利申请公开NO.5-21338利用结构差别提供腐蚀选择率。也就是，因为例如200m2/cm3每单位体积表面积的多孔硅和非多孔硅之间的结构差别，这种方法实现了高到100000的腐蚀选择率，称此为利用多孔硅结构差别的选择腐蚀方法。用这种方法，阳极氧化第1衬底的单晶硅晶片的表面使其多孔，其后，在它上面外延生长非多孔单晶硅层，以便提供第1衬底然后，把它键合到第2衬底上，按要求进行热处理，增强键合强度，接着进行研磨，抛光等除掉第1衬底的背面，于是露出整个表面的多孔层。接着，通过腐蚀选择除掉多孔硅，结果上述的非多孔单晶硅转变成第2衬底。因为获得了高达100000的高腐蚀选择率，所以腐蚀对SOI层厚度均匀性损害很少，同样在外延期间对单晶硅层均匀性的不良影响也很少。也就是，在利用市场购买CVD外延生长装置情况下，这种方法对于SOI-Si层获得例如1.5％到3％以下的晶片均匀率。这种方法，作为选择腐蚀材料，利用FIPOS方法中用作选择氧化材料的多孔硅。因此，这种方法不限制大约56％的孔隙率，但是最好为大约20％较低的数值。应该注意在上述的日本专利申请公开NO.5-21338中披露的制造SOI结构的方法，在Yonehara et al.(T-Yonehara，K.Sakaguchi，N.Sato.Appl. phys.Lett.64(1994)p.2106)的报告中被称为ELTRAN。
并且因为多孔硅不变成最后产品的结构部件，所以只要它们不损害腐蚀选择率就允许多孔硅结构变化和粗化。
本发明人Sato et al.利用化学汽相淀积(CVD)方法，在多孔硅衬底上外延生长时利用SiH2Cl2气体作为源气体，外延生长前在1040℃热处理，外延生长期间的温度为900到950℃(N.Sato，K.Sakaguchi，K.Yamagata，Y，Y.Fujiyama，and T.Yonehara，Proc.of the Seventh Int.Symp.on Silicon Mater.Sci.and Tech，Semiconductor Silicon(Pennington，TheElectrochem，Soc.Inc.1994)p.443)。
为了避免高温热处理时显著的多孔硅结构粗化，Sato et al.提出在外延生长步骤之前，在多孔硅小孔侧壁上形成保护膜的预氧化步骤，几乎完全抑制热处理过程中多孔硅层的结构粗化。例如在氧化气氛中以400℃进行预氧化。
这种方法的关键是如何减少在多孔硅上外延生长非多孔单晶硅时形成的缺陷。这样，SOI晶片的堆垛层错作为主要缺陷，据报道多孔硅上外延层的堆垛层错密度为103到104/cm2。
通常指出堆垛层错可以降低氧化膜的电介质强度。这是因为当金属杂质淀积在围绕叠层的位错部分时，p-n结的漏电流将增加，因此降低少数载流子的寿命。关于在多孔硅衬底上外延生长的其它报报，利用较低限制的腐蚀方法显示缺陷后，通过光学显微镜观察，没有涉及小于103/cm3的晶体缺陷密度。虽然1μm2栅区具有103到104/cm2的堆垛层错概率，它象0.0001到0.00001那样低。和体硅片比较。缺陷密度是很高，由此显示集成电路的生产率预计减少。利用上述方法获得的SOI晶片的实际应用，必须减少堆垛层错密度达到至少为1000/cm2。
此外，在多孔硅层上外延生长非多孔单晶硅时，因外延生长支撑基底的多孔结构引起许多堆垛层错。
作为评估或观察多孔结构，特别是它的表面形状和表面状态的常规方法，采用利用SEM直接观察它们的方法，但是这种方法比较复杂。因此需要简单和容易评估它们的一种方法。
发明内容
本发明的第1个目的是提供具有位于多孔硅层上晶体缺陷较少的非多孔单晶层的半导体衬底及其制造衬底的方法。
本发明的第2个目的是提供具有位于绝缘体上晶体缺陷密度较低的非多孔单晶层的半导体衬底及其制造衬底的方法。
本发明的第3个目的是提供简单和容易评估多孔层表面状态的方法，利用该评估方法减少形成在多孔层上的薄膜的堆垛层错密度。
按照本发明的第1方案，提供制造半导体衬底的方法，其包括提供包括多孔硅层的衬底的步骤，热处理多孔硅层的热处理步骤，在多孔硅层上生长非多孔单晶层的生长步骤，其中在包含氢气的还原气氛或惰性气体的气氛或超高真空气氛中进行热处理步骤，使得由热处理腐蚀掉的硅的那一部分的厚度(下文称为“腐蚀厚度”)不大于2nm，由(热处理后多孔硅层表面的雾值)/(热处理前多孔硅层表面的雾值)定义的多孔硅层表面的雾值变化率r是在1≤r≤3.5的范围。
附图说明
图1是表示在多孔硅层上形成非多孔单晶层方法的流程图；
图2是表示装有装载室的装置一个例子的简图；
图3是表示外延生长装置中腐蚀的硅厚度的曲线图；
图4是表示当利用不同外延生长装置时热处理温度和堆垛层错密度之间关系的曲线图；
图5是表示相应于多孔硅热处理雾值变化的曲线图；
图6是表示雾值变化率和堆垛层错密度之间关系的曲线图；
图7A，7B，7C是表示相应于热处理多孔层表面孔隙变化的SEM照相图片；
图8A，8B，8C是表示因热处理多孔层表面孔隙变化的简图；
图9是表示添加微量硅源材料的时间和堆垛层错密度之间关系的曲线图；
图10是表示相应于添加微量硅雾值变化的曲线图；
图11是表示在不同气压进行热处理时的热处理温度和叠层密度之间不同关系的曲线图；
图12是表示热处理时间和叠层密度之间关系的曲线图；
图13A和13B是分别表示确定预烘条件的系统和在预定条件下制造半导体衬底工艺的流程图；
图14A，14B，14C，14D，14E表示本发明各步骤的简图；
图15A，15B，15C，15D，15E是表示本发明制造SOI衬底各步骤的简图；
图16是表示微粒观察装置的简图。
具体实施方式
首先参考附图1的流程图说明在多孔硅层上形成非多孔单晶层(外延生长层)的方法。
首先提供具有多孔硅层的衬底(S1)。接着，在生长非多孔单晶层之前，在不含非多孔单晶层源气体的气氛中热处理多孔硅层。
把该热处理称为预烘步骤(S2)，并且用热处理除掉例如在多孔硅层表面上形成的自然氧化层。
这里要注意，上述的热处理方法所在的“不含非多孔单晶层源气体的气氛”特指包含氢气的还原气氛，诸如He，Ar，Ne等惰性气体气氛或超高真空气氛。
在上述的预烘步骤后，输入源气体生长非多孔单晶层(S3)。这样，非多孔单晶层生长在多孔硅层上。
在叙述本发明实施例之前，叙述为实现本发明所发现的技术。
(例1：在外延膜生长之前随着升高腐蚀厚度Si不同)
图3表示在两个外延生长系统A和B中腐蚀非多孔单晶硅表面时非多孔单晶硅腐蚀厚度和时间的关系。系统A是具有提供装载室装置的系统，系统B是具有敞开型反应室而没有装载室的系统。
特别是，如下面详述那样，提供装载室的系统A的装置，允许装入和取出晶片而没有把反应室直接暴露到大气中。
从反应室泄露的数量最好是20毫乇/min或较少，特别是10毫乇/min或较少。
并且从气体提供源的气体控制板泄露的数量优选为O.5psi/24h，最好是0.2psi/24h。
还有，作为提供的气体，高纯气体是最好的。特别是，例如当利用H2进行预烘步骤时，优选H2气体，通过位于约20米内的洁净器，优选离装置大约10米。作为洁净器，优选利用使气体通过加热钯扩散单元的一种类型净化器，或具有吸附剂过滤器型净化器。
图2表示处埋装置的简图，其中各标号表示如下：21表示反应室(处理室)，22表示装载室，32表示载体室(传送室)，23表示位于反应室21和装载室32之间的阀门，24表示位于载体室32和装载室22之间的阀门。25表示用于加热衬底的诸如灯的加热器，26表示在其上支持衬底W的支座，27，28，33分别表示对反应室21，装载室22，载体室32排气的排气系统，29表示气体源系统，用于把处理气体输入反应室21，标号30和34表示源系统，用于把气体分别输入载体室32和装载室22，以便净化和增压它的内部。31表示运载支架，用于把衬底W输入或输出反应室21。35表示晶片盒。还有，能进行这样的修改，把装载室22和装置运载支架的载体室32合成在一起，代替装载室32和具有气体阀门24的载体室32的相互分离。
这里要注意，利用上述的装有装载室的处理装置进行的热处理，为了方便被称为“系统A中的热处理”。
在系统A中，在接通反应室中的加热器之前，预热基座等到600-1000℃。
利用这种方法，可能使放入反应室的晶片在大约10秒增加温度到600-1000℃，并且抑制由于该热处理使多孔硅表面的孔状态的变化。
在系统A，在1100℃和600乇的条件下进行热处理，在系统B在1050℃和760乇条件下进行热处理，两个系统的热处理气氛是氢。利用SOI衬底和测量SOI层减少的厚度即非单晶硅层来确定腐蚀厚度。
在系统B，即使热处理时间为零，腐蚀厚度是7nm或更厚。当把被处理衬底加热到设定温度然后立刻冷却，称其为腐蚀厚度。这是指只有温度升高，硅膜厚度才减少大约7nm。
另一方面，在系统A，即使加热10分钟，腐蚀厚度是2nm或更少。顺便说，人们已知系统A在1100℃热处理时间之后的腐蚀厚度大于在设定温度1050℃热处理时间之后的腐蚀厚度。
这样，通过减少量可以知道反应室氧和水含量的差别，因为腐蚀硅氧化形成的氧化硅膜厚。
当在其中运载衬底时，由提供气体的纯度，供给管道的吸水量，最小泄露量，反应室本身密封度和反应室污染物来确定反应室中的氧和水的含量。是否把衬底通过装载室送入到反应室(系统A)或是送入到暴露大气的反应室，在其中运载衬底时严重地影响氧和水对反应室的污染度。但是，在系统B的情况，只要不升高温度而充分的置换反应室的气体，就能减少剩余的氧气和水，但是大量生产的效率不高。并且达到设定温度所需的升温时间影响腐蚀厚度。当在小热容量的衬底支座上支撑衬底时，能够增加升温的速率。
根据F.W.Smith et al在J.Electrochem.Soc.129，1300(1982)和G.Ghidiniet al.在J.Electrochem.131，2924(1984)的报道，当系统中存在微量氧或水时和当它们的含量低时腐蚀硅。
另一方面，当水等浓度高时使硅氧化形成氧化硅。这样形成的氧化硅，当温度升高时和邻近的硅反应，因此产生腐蚀。也就是发生下列反应。
最后，保持在系统中的氧和水在升温时腐蚀硅，所以通过检测腐蚀硅的数量可知道反应室中残留氧和水的数量。
(例2：预烘温度和堆垛层错密度的关系)
图4表示关于在系统A和B中在多孔硅层上形成的非多孔单晶硅生长的堆垛层错密度和热处理温度(预烘温度)的关系。系统A的压强是600乇，系统B-1和系统B-2的压强是760乇。
图4所示系统B-1和系统B-2表示的数据是由N.Sato，et el.(N.Sato，et el.Jpn.J.Appl.phys.35(1996)973)报道的。相应于预热温度增加，系统B-1和系统B-2的堆垛层错密度减少。通过在晶体生长初始阶段减少硅源气体的供应量，显著地抑制晶体生长速率获得了系统B-2表示的数量。在利用系统B-2情况时堆垛层错密度是利用系统B-1情况时的大约1/3倍，和温度没有关系。但是，只有使热处理温度较高，才减少系统B-1和系统B-2各情况下的堆垛层错密度。
下面叙述增加预热温度使堆垛层错密度降低的原因。在系统B-1和系统B-2的情况，腐蚀硅厚度为大约7nm，在升温步骤时由残留的氧和水在硅表面上形成氧化硅。在较低温度范围没有完全除掉形成的氧化硅，因此堆垛层错密度大。但是，认为充分增加热处理温度和时间，则除掉形成的氧化硅，因此堆垛层错密度开始减少。
另一方面，在系统A的情况，在超过1000℃的较高温度范围中，堆垛层错密度是104/cm2数量级，和系统B-1和系统B-2的情况比较，增加热处理温度而没有显著的减少堆垛层错密度，但是，当降低温度时在靠近950℃处有最低的堆垛层错数值，在950℃堆垛层错密度减少到102/cm2。
也就是发现，在系统A的情况，腐蚀硅的厚度是2nm或较薄，堆垛层错密度可能减少并且没有使多孔结构变化和粗糙，这不同于大量腐蚀硅厚度的系统B-1和系统B-2的情况。
由上述的情况可知，获得了技术发现，关于对非多孔单晶硅层引入缺陷的重大摆动是，在把其上形成多孔硅层的衬底放入外延生长装置中后直到通过把硅源气体引入反应容器开始形成非多孔单晶层的期间，通过腐蚀从多孔硅层表面除掉的硅量，也就是多孔硅层的厚度减少量。
(例3：雾值和堆垛层错密度之间的关系)
为了阐明堆垛层错密度在950℃附近具有最小值的原因，使在其上形成多孔硅层的衬底在反应器皿中只进行预烘处理。然后从反应器皿中取出来，利用市场上购买的微粒观察装置测量形成多孔硅表面的雾值。
因为许多装置制造厂在市场上销售微粒观察装置，从它们中选择一个装置在制成镜面的硅片表面检测微粒位置和尺寸等以便测量雾值。在这些装置中用激光照射硅片，不是监测有规律的反射光而是监测散射光，以便检微粒。移动激光或硅片，以移动激光入射品质的位置，在相应的坐标位置监测每个位置的散射光强度。当移动激光到有微粒的位置时，由微粒散射激光增加了散射光强度。
图16是用Tencor公司制造的Surfscan 6420观察的简图。以前利用诸如乳胶微粒的标准微粒校正散射光强度，然后转化成微粒尺寸。目前，在许多市场上销售的微粒观察装置中利用这种方法。在图16中，标号50表示入射光，51表示反射光，52表示散射光，53表示硅片，54表观察区。
用化学抛光把硅片表面制造成镜面表面。但阳，用诸如原子力显微镜或光干涉显微镜观察的微观察证实，表面不完全平，具有诸如微粗糙和长周期波动的不同周期和振幅的不均匀部分。当用在微粒观察装置中利用的激光照射不均匀表面时，在不均匀表面上产生限小的散射光成分。虽然在局部观察微粒，但是在宽大区域观察那样的散射光。当移动激光照射位置时，在不均匀的连续表面产生的散射光，给出不变的光强，在微粒位置没有信号强度的突然变化。
换句话说，那样的不变的光强是直流(DC)成分，或是背景成分。由于微粒除掉突然信号变化，和观察到连续的散射光成分，能够监测表面不均匀度，称此为“雾(haze)”。
通常把雾表示为散射光强度和规则的反射光强度或入射光强度的比率(ppm)。因为各装置中的入射光的检测位置不同于散射光的位置，所以难于比较两个光强度的绝对值。
散射光强度通常至多几十ppm数量级，因此相对于规则反射光的比率几乎和相对于入射光的比率相同。
市场上销售的微粒观察装置在激光的入射角和波长，散射光的监测位置等方面。
众所周知，用作入射光的激光，不完全反射在表面上，而且要穿进硅片。穿透深度取决于激光的波长。
多孔硅具有包含通过腐蚀硅片表面形成许多超细孔隙的结构。由空隙的侧壁散射穿入的激光。
因此，利用激光照射多孔硅的表面和观察散射光，可获得反映多孔层表面和靠近表面的多孔结构的信息。
本发明获得下列技术发现，在多孔硅上形成非多孔单晶硅层，在刚刚形成非多孔单晶硅层之前，也就是刚刚在予烘步骤后，雾值和引入非多孔单晶硅层的叠层密度有关。
本发明还获得另一种技术发现，在刚刚形成非多孔单晶硅层之前进行下列步骤，升高装置的温度，把硅源气体输入装置中，进行热处理，在外延生长装置中生长多孔硅，控制由该装置获得的多孔硅的雾值在预定范围内，由此抑制非多孔单晶硅层的堆垛层错密度。
在HF，C2H5CH，H2O的混合液中阳极氧化形成多孔硅，然后，在氧气氛中在400℃热处理1小时(该处理称为“预氧化”)。接着，把硅片浸入1.25％HF的水溶液大约25秒钟，然后用水漂洗,干燥后，放入外延生长装置中。
在该装置中只在950℃和600乇条件下热处理多孔硅。利用微粒观测装置测量它的雾值，结果如图5所示。
预氧化后雾值是大约6，在HF溶液处理后雾值增加到大约9。
在上述的外延生长装置中热处理多孔硅过程中，当热处理时间变长时，雾值开始增加，在2，30，60，120秒后，雾值分别是11，9，12，7，16.3，25.7。在市场上购买的硅片表面的雾值是0.18。
图6表示在生长非多孔单晶层之前，改变热处理温度和时间获得的堆垛层错密度和雾值之间的相互关系。
如图6所示，当增加的雾值是相对于热处理之前的雾值的4倍时，特别是是2倍时，堆垛层错密度保持在低水平状态。认为通过改变孔隙结构，引起雾值的增加。
图7A，图7B，图7C分别是把它放入外延生长装置之前，在950℃加热2秒后，在1110℃加热2秒后，观察多孔单晶硅层表面的高分辨率扫描电子显微镜照片。它们的雾值是9，11.9和45。图8A，图8B，图8C分别表示图7A，图7B，图7C图象的简图。
图7A是刚刚把它放入外延生长装置之前多孔硅表面的SEM照片。以1011/cm2的密度在其上形成直径大约为10nm的孔隙。图7B是只把它在600乇950℃条件下热处理2秒后的多孔硅表面的SEM照片。这种情况的孔隙密度降低，但仍是1010/cm2数量级。
另一方面，观察在1110℃热处理2秒的孔隙表面，孔隙密度显著地减少到大约106/cm2。如图7C所示，残留孔隙的空隙尺寸变大有最大直径为大约40nm的孔隙。由于残留氧和水的氧化，由于表面扩散和邻近孔隙组合等而扩大，引起孔隙尺寸增加。由这些图可以清楚地看出，当热处理温度变成较高时，孔隙密度在孔隙表面整体地减少，形成光滑表面。但是，残留孔隙的孔隙尺寸增加，这表示在表面上及其附近产生严重硅原子迁移。根据剖面观察发现当热处理湿度变高时，紧靠表面之下的多孔结构首先变化，同时孔隙扩大。即图7A→图7B→图7C顺序的雾值增加是指雾值受多孔层表面和多孔层内部的这些结构变化的影响。图7B和图7C所示的堆垛层错密度分别是1×102/cm2和2×104/cm2。
在把具有多孔硅的衬底放入外延生长装置中以后进行热处理，直到输入硅源气体，其中能够控制硅的腐蚀厚度在2nm或更少，特别是在1nm或更少，能够控制多孔层的雾值变化，相对于热处理之前的雾值在4倍内，最好是2倍。发现这种控制能够把通常的堆垛层错密度103到104/cm2数量级减少到约1×102/cm2。但是，如上所述，难于在低温减少堆垛层错密度，因为要大的氧化量。这是因为这样的氧化量要求在大量腐蚀非单晶硅厚度的生长系统花费长时间进行升温。
并且，在初始生长阶段提供微量的硅原子或硅源气体，如日本专利申请公开NO.9-100197所述，能够更有效地按照本发明减少晶体缺陷。
作为本发明的一个例子，把预先形成多孔层的衬底送入装载室放在涂有碳CVD-SiC的基座上，在600乇的氢气氛中(43升/min.)保持在750℃。以大约100℃/min的速率增加热处理温度到950℃并且保持该温度2秒钟。然后，以大约28ppm浓度添加微量的SiH4。接着，增加硅源气体的流速，形成所要求厚度的非多孔单晶硅层。图9表示堆垛层错密度和添加SiH4处理时间的关系曲线图。由图清楚可见，由于添加微量的SiH4处理减少了诸如堆垛层错的晶体缺陷的密度。
利用微量的硅源进行初始生长后，从外延生长装置取出衬底测量雾值。测量结果如图10所示。由图10清楚可见，提供微量硅的处理，雾值曾经增加，后来开始减少。如图10所示，有效的是添加微量的硅直到能够至少获得雾值的减少趋势。
在HF，C2H5OH，H2O的混合液中阳极氧化形成多孔硅，然后，在氧气氛中在400℃热处理1小时。接着，把硅片浸入1.25％HF的水溶液大约25秒钟，然后用水漂洗，干燥后，放入外延生长装置中。
再提供微量的成膜原子或源气体，也具有加速去除氧化物和抑制由于氧化物产生晶体缺陷的效果。
也就是，按照本发明发现下述情况。在本发明中，在控制多孔硅表面的雾值相对于热处理之前的雾值在4倍内，最好是2倍的条件下进行外延生长之前的热处理，在该热处理中腐蚀单晶硅的厚度很小，从而在多孔层上形成的非多孔单晶硅层的堆垛层错密度能够减少到小于1000/cm2，进一步减小到100/cm2。而且在非多孔单晶硅的初始生长阶段提供微量的硅原材料到生长表面，能够进一步提高减少晶体缺陷的本发明的效果。还有，本发明提供一种方法，控制用市场上购买的微粒观测装置的激光照射衬底表面获得的雾值。利用散射光强度测量装置检测散射光的直流成分，由此能够简化控制利用非破坏方法的工艺条件，抑制晶体缺陷密度到1000/cm2以下，最好到100/cm2以下。
如图4所示，和在多孔层上外延生长的常规步骤相比，特别在密封表面孔隙之前，本发明能够降低热处理温度，因此能够抑制多孔层中的孔隙积聚、扩大和分割，由此在ELTRAN(商标)方法的后续步骤不降低选择腐蚀多孔层的选择性。也就是，按照本发明在除掉多孔层的过程中，能够提高非多孔单晶硅层的结晶性而没有产生残渣。并且，按照本发明，利用FIPOS方法，没有降低多孔层选择氧化的氧化速率。
本发明人作了下列实验，以便研究预烘期间堆垛层错密度和压力之间的关系。
以电阻率为0.013-0.017Ωcm的掺硼(100)硅片作为样品。在下列阳极氧化条件下，即在49％HF和乙醇的混合比率为1∶1的混合溶液中，施加8mA/cm2的电流，时间为11分钟，形成多孔层。形成的多孔层具有20％的孔隙率。
把多孔层浸入1.25％HF的水溶液25秒钟，然后用水漂洗和干燥。然后，在氧气氛中在400℃热处理1小时。接着，把硅片浸入1.25％HF溶液中，时间为在氧化硅的情况腐蚀大约5nm厚度的时间，然后用水漂洗，干燥。
接着，在作为外延生长装置的配备装载室的反应容器中在多孔层上进行外延生长。首先在800或600乇的氢气氛中把样品热处理120秒。然后把SiH4气体添加到氢运载气体中，使SiH4气体浓度是28ppm，并且在这种混合气体中热处理样品120秒。在完成SiH4气体处理后，分别降低气压和温度到80乇和900℃，形成2μm厚的外延层。测量各加热温度下的堆垛层错密度。测量结果如图11所示。由图11可见，人们发现，气压严重影响孔隙结构的变化和在多孔硅表面上的硅原子的表面扩散，当气压变低时在较低温度时产生堆垛层错密度的降低。
图12表示在600乇下氢气氛中在950℃生长前热处理样品的热处理时间与类似于图11所示情况制造样品的堆垛层错密度的关系曲线图。由图12可见，在热处理时间超过120秒情况的堆垛层错密度变成为在热处理时间为60秒以下堆垛层错密度的2倍。
(实施例1)
图13表示用于确定合适地进行预烘处理多孔层条件的系统的一个例子。从上述的实验3可以清楚的看出，这是根据预烘前后堆垛层错密度和雾值变化之间关系确定的。
在形成多孔层后，在刚刚预烘之前测量多孔层的雾值(把这种测量雾值表示为d0)。然后进行预烘处理，再测量雾值(把这种测量雾值表示d1)。接着，评价雾值变化比率r。具体地说，获得r(＝d1/d0)，如果获得的r是在1≤r≤3.5范围，则进行外延生长步骤和随后的步骤而不改变预烘处理的条件。但是，如果获得的r在r＞3.5的范围内，则变化预烘处理的条件，然后，确定满足1≤r≤3.5关系的条件。具体地说，改变温度和时间或进行预烘处理以便减少装置中的水和氧。
不必对所有的装入硅片进行上述的评价，对于几个到几百个片子评价一个或几个就足够了。特别是，在新的装置中进行用来确定工艺条件，设备的变更和修理，清洁处理反应器皿等的测试后进行上述的评价是有效的。当获得的半导体衬底有异常情况时，本发明的评价方法能够迅速研究它的原因。
在预烘处理它本身后，当用雾值d1能够评价预烘条件时，可以省略数值d0的测量。
图13B表示系统的流程图，根据确定的条件进行预烘处理来生产预定的半导体衬底。当然，在外延生长步骤之前最好测量雾值和证实预烘是否能够合适地进行。
(实施例2)
图14A-14E表示按照本发明形成半导体衬底的方法。如图14A所示，提供衬底1，至少在它的自由表面侧具有多孔层90。
接着，如果必要，如图14B所示，在多孔单晶硅层(预氧化步骤)的孔隙壁3上形成薄的保护膜4(预氧化步骤)。
因为预氧化步骤产生诸如在多孔硅层表面上形成的氧化硅的保护膜5，把该衬底浸入低浓度的HF水溶液，除掉在多孔硅表面上的保护膜(下文称为：“HF浸入步骤”)。图14C用图解方法表示除掉状态的横截面图。
接着，把其中形成多孔单晶硅的衬底放入外延生长装置中进行热处理(预烘)，如图14D所示，然后在其上形成非多孔单晶层6，如图14E所示。
预烘条件是如此确定，要满足条件1和条件2，在条件1，多孔硅层的腐蚀厚度te，也就是多孔硅层的减少厚度(t)，是2nm以下，最好是1nm以下，在条件2，多孔硅层雾值变化速率(r)是r≤3.5，最好是r≤2。
腐蚀厚度te能够表示为te＝t0-t1，其中t0是开始热处理前的多孔硅层的厚度，t1是完成热处理后多孔硅层的厚度。雾值变化率(r)能够表示为下列等式：
r＝d1/d0
其中d0是热处理前的雾值，d1是热处理后的雾值。
但是，该热处理利用的气氛优选为不包括硅基的气体，最好是不包括含有氢气的还原气氛。该气氛可以是惰性气体或是超高真空。
下面将叙述这种热处理。(1)放入装置中
把在其表面形成多孔硅层的衬底放入反应室(没有表示)，其中残留的氧含量和水含量抑制。本发明利用的热处理按照功能分成两步，升温步骤和除掉自然氧化膜步骤。要注意这里涉及的自然氧化膜是指，在浸入HF步骤和在浸入HF步骤中没有除掉氧化膜之后的各步骤期间，在多孔硅层表面上无意形成的氧化硅膜。
通过在升温步骤和除掉自然氧化膜步骤，控制反应室中残留的氧和水含量，来抑制腐蚀厚度。通过抑制供气系统中包括的氧和水含量，并通过装载室把衬底送入送出反应室，防止反应室内部和大气直接接触，能够有效地抑制反应室中的残留的氧和水。
并且如果有必要，在装置附近放一个用于携带气体氢的清洁器也是有效的。并且希望提高供给管道和该室的气密性。通过这些控制，如上所述，在升温步骤和除掉自然氧化膜两个步骤，可控制多孔硅层腐蚀厚度到2nm以下，最好到1nm以下。但是，抑制腐蚀厚度的方法不限制在上述的方法。(2)升温步骤
在其表面形成多孔硅层的衬底，在把它放入反应室中后进行加热处理。当反应室由诸如石英的透光材料构成时，在反应室外用红外灯照射来加热衬底。除了利用红外灯加热外，还可以利用高频感应加热，电阻加热等。除了利用石英外还可以用不锈钢等构成反应室。升温速率越大，氧化/腐蚀越有效，因为能够抑制残留的氧和水。升温速率优选为1℃/秒以上，最好为5℃/秒以上。
当没有通过装载室把衬底放入反应室中时，装片后要充分地清洁处理反应室，在除掉污染和进入反应室的氧和水后再进行升温。总之，希望在超高真空或非氧化气氛中进行浸处理。
(3)除掉自然氧化膜的步骤
在升温步骤后进行除掉自然氧化膜的步骤。也就是，通过在氢气氛中，含氢还原气氛中，或超高真空中热处理，除掉自然氧化膜。在这种情况，多孔硅层雾值变化比率r是3.5以下，最好是2以下。这里要注意，r值是1以上。
为了实现所述的条件，热处理的温度不小于850℃和不大于1000℃，最好不小于870℃和不大于970℃。
虽然不特别限制气压，但是气压要限制在大气压以下，优选为700乇以下，最好为100乇以下。
除了升温步骤以外，热处理时间是100秒以下，优选为60秒以下，最好是10秒以下，最好在热处理完后立刻降低温度。总之，预烘时间最好尽可能短，只要能够除掉自然氧化膜就可以。
因为通过 消除了自然氧化膜使它变成气相，如果自然氧化膜的厚度太厚，则多孔硅层表面中和附近的硅被腐蚀。
在浸入HF步骤后漂洗期间，在漂洗和干燥后停留在空气中直到放入外延设备中，在放入外延生长设备期间，在升温步骤期间，形成自然氧化膜。特别是，如果在升温步骤期间包含水和氧的含量，则由于升温而氧化硅，形成氧化硅膜。结果，这样形成的氧化硅和邻近的硅反应腐蚀硅
并且在升温期间形成的氧化硅膜越厚，需要完全除掉形成的氧化硅膜的热处理时间越长。如果这样地延长热处理时间，多孔硅表面的结构变化将继续下去，这是不希望的。
按照本发明，腐蚀厚度至少应当在2nm以下，最好在1nm以下。较小的硅腐蚀厚度是指在该装置中的硅氧化程度小。
如果继续该热处理，则发生表面原子迁移，以便平滑多孔硅表面微小不均匀表面，由此减少表面能量，于是消除了大部分表面空隙。
把在其上形成多孔层的硅片，通过装载室放入配有装载室的CVD外延生长设备中的用CVD-SiC涂镀碳构成的基座上，该基座预先在反应容器中加热750℃。在反应室内部以43升/分氢流保持600乇的氢气氛。以100℃/分速率增加内部温度，达到1100℃，保持在1100℃时间为2分钟，再以100℃/分速率降低到750℃，通过装载室从装置中取出晶片。热处理后，和具有平均直径大约为10nm和1011/cm2空隙密度的热处理前的晶片比较，多孔层表面具有减少的孔隙密度106/cm2和增加的20-40nm的孔隙尺寸。按照所述的条件热处理后，通过添加硅源气体到氢气中，外延生长单晶硅层，由此它的叠层密度变成104/cm2。在该热处理情况，温度是1110℃，代替950℃，保持时间2秒，热处理后，至多减少孔隙密度一个数量级，孔隙尺寸完全没有增加。该热处理后，利用添加硅源气体的氢气外延生长单晶硅层，由此叠层密度显著地减少到102/cm2，这是1100℃情况的1/100。
由于多孔硅和非多孔单晶硅衬底之间的应力作用，变形多孔硅表面的晶格。但是认为在孔隙密度增加的情况下，在残留的孔隙周围集中形变，因此可能把晶体缺陷引入到残留的孔隙部分。
按照本发明，在通过用于除掉自然氧化膜的热处理减少残留孔隙之前，开始提供硅源气体到多孔硅表面，由于减少孔隙密度，防止形变集中到残留孔隙部分，从而抑制晶体缺陷的引入。利用增加温度和除掉自然氧化膜的步骤，能够使本发明腐蚀硅厚度显著地减小。
本发明提供一种控制雾值的方法，这是利用市场上购买的微粒观察装置由散射光的直流成分获得的，在该装置中利用激光照射衬底表面和测量散射光强度。按照本发明的方法，可能利用非破坏方法简易地控制处理条件，并且控制晶体缺陷密度在1000/cm2以下，最好在100/cm2以下。
如果控制硅的腐蚀厚度在所述的范围内，可以利用HF气体或利用其他的方法除掉自然氧化膜。
本发明的升温步骤和除掉自然氧化膜的步骤，要求控制硅的腐蚀和利用热处理不在多孔表面形成涂镀膜。虽然在其他方面不特别限制这些步骤，但是最好在超高真空或氢气氛中进行这些步聚
(4)测量雾值
当利用诸如激光等平行光照射衬底表面时，通过测量产生的散射光强度测量雾值。利用市场上购买的微粒观察装置，利用激光能够简易地继续测量。作为激光的波长，最好利用Ar激光的诸如488nm的短波长。当波长变短时，进入多孔层的通路较短，因此可迅速地检测靠近多孔层表面的结构变化，这种结构变化直接影响外延生长层的结晶性。通过使入射光角度较大，即相对于衬底表面的光角较小，能够迅速地测量靠近表面的结构变化，因此缩短进入多孔层的通路。
(5)外延生长
热处理步骤(预烘步骤)后，提供源气体密封多孔部件的孔隙，形成所要求厚度的非多孔单晶硅层。于是，可在非多孔单晶硅上形成减少叠层密度的非多孔硅。
非多孔单晶硅层可以为同质外延生长硅，异质外延生长SiGe，SiC，GaAs，InP，Al GaAs等。(多孔硅层)
本发明利用的多孔硅基本上和由Uhlir et al.在1964公开的和利用阳极氧化发生产的直到现在所进行研究的情况相同，但是在衬底杂质，表面取向，生产方法，等方面不受限制，只要它是多孔硅。
当利用阳极氧化法形成多孔硅层时，阳极氧化溶液是包括作为主要成分的氢氟酸的水溶液。因为在阳极氧化时，气体通常趋向于粘附到电极或硅的表面，使多孔层不均匀，通常添加诸如乙醇之类的酒精，以便扩大接触角，因此促进粘附气泡的去除，于是使阳极氧化均匀地进行。当然，即使没有乙醇，也能够形成多孔衬底。当按FIPOS法使用本发明的多孔硅时，大约56％的孔隙率是合适的，如果把它用于键合方法中时，大约50％以下的较低的孔隙率，最好30％以下的孔隙率是合适的，尽管不限于此。
因为通过如上所述的腐蚀，形成多孔硅层，除了孔隙穿透深度进入到多孔衬底以外，相关表面具有如此的浅孔，能够表示成利用场发射型扫描电子显微镜(FESEM)观察的浅的不均匀表面。多孔硅的较小孔隙率(％)导致多孔衬底的较小的堆垛层错密度。例如，通过增加HF的浓度，减少电流密度或增加阳极氧化时的温度，能够形成低孔隙率的多孔硅。
还有，通过只在硅衬底的主表面或整个硅衬底上制造孔隙可以制造多孔单晶硅层。(预氧化)
本发明在必要时在多孔硅层的孔隙壁上形成保护膜，因为多孔硅的相邻孔隙之间的孔壁非常薄，只有几nm到几十nm，多孔层的邻近孔隙，通过外延生长时热处理，或热氧化外延生长层或键合后可以集聚，变得粗糟，甚至不连续。使多孔层的孔隙集聚和粗糟的现象可以导致减少腐蚀速率和降低腐蚀选择性。在FIPOS情况，增加孔壁厚度和中断孔隙，则阻止多孔层氧化的进行，于是使它难于完成氧化多孔层。为了防止这种情况，在形成多孔层后，利用热氧化等方法预先在孔壁形成薄的保护膜，这样抑制孔隙的集聚和粗糟。当形成保护层时，特别在利用氧化层的情况，主要是在孔壁内部留下单晶硅区。因此足够提供几nm厚的膜，
这里要注意，如果当利用键合方法制造SOI衬底时，则利用非常低的温度进行热处理的后续步骤，抑制多孔衬底的结构变化，就能够省略该步骤。(浸入HF)
把经过上述热处理的多孔硅层浸入HF进行处理。
关于浸入HF处理，Sato et al.(N.Sato，K.Sakaguchi，K.Yamagata，Y.Fujiyama，and T.Yonehara，Proc.of the Seventh Int.Symp.on Silicon Mater.Sci.and Tech，Smiconductor Silicon，(Pennington，The Electrochem.Soc.Inc.，1994)，p.443)报道,通过延长浸入HF处理时间，能够减少堆垛层错密度到大约103/cm2。
还有，当如上所述长时间浸入HF处理时，在键合后利用某种退火温度处理可以引起多孔层的结构变成粗糟，于是腐蚀多孔硅后留下某些不被腐蚀的部分(腐蚀残留物)，这样，希望控制HF浸入处理时间在合适的范围。
在浸入HF处理后，进行漂洗和干燥以便减少多孔衬底孔隙中残留的HF浓度。(提供微量源气体密封孔隙)
按照本发明希望在密封多孔衬底孔隙的初始生长阶段利用硅基气体，例如，SiH2Cl2，SiH4，SiHCl3，SiCl4等，这样设定源气体流速，使生长速率为20nm/分以下，优选为10nm/分以下，最好为2nm/分以下。这样进一步减少晶体缺陷。在MBE方法等情况，从固态源添加硅，衬底温度是800℃以下，生长速率优选为0.1nm/分以下。在利用微量源气体密封孔隙后，这也称为“预注入步骤”，不特别限制生长速率。
可以在和初始体硅上的生长相同的条件下进行密封处理，此外，可以改变微量源气体或气体种类，以和上述步骤相同的速率继续生长，只要不脱离本发明的范围。还有，接续提供微量源气体的步骤是一旦停止提供微量源气体，接着就提供所希望的源气体继续生长。由N.Sato et al.在Jpn.J.Appl.Phys.35(1996)973报道，和常规方法比较，通过在生长的初始阶段减少提供微量SiH2Cl2的速率，能够减少堆垛层错密度。但是，所述的方法和常规的方法相同，因为在外延生长前增加预烘温度减少堆垛层错密度，并且由于如上所述的多孔层结构变粗糟，有时产生腐蚀残留物。本发明能放在生长前在低于常规温度的950℃进行热处理，于是抑制多孔结构变粗糟。
按照本发明，可避免在常规方法所利用的高温热处理，在一个装置中利用具有多孔硅层的衬底，其中在生长前有微量的腐蚀硅，控制热处理时间。利用这种方法，能够减少晶体缺陷密度，于是能够抑制多孔结构变粗糟和孔隙的断裂。
还有，可控制生长温度、气压、气体流速等，和所述的初始生长步骤没有关系，可降低处理温度，以便抑制多孔硅结构变粗糟，可以增加从多孔硅进行的自由掺杂，例如掺杂硼、磷等，或固相扩散，或生长温度和硅源气体的流速，以便加速生长速率，于是在短时间内形成厚多孔单晶硅层。
但是，如上所述生长非多孔单晶层，不限于硅，可以利用IV族类型的异质材料，例如Si，SiC等或由GaAs表示的化合物半导体。还有，在上述的提供微量源气体的步骤中可利用硅基气体，然后利用另一种气体进行异质生长，这属于本发明的范围。
还有，最好在密封多孔层表面(即预烘/预注入步骤)后和在生长所要求膜之前，在不包括任何半导体膜源气体的气氛中(例如包括氢的还原气氛)，以高于预烘/预注入的温度，热处理衬底。(实施例3)
下面参考图10叙述制造半导体衬底的例子，该衬底具有在多孔单晶硅层上形成的低堆垛层错密度的非多孔单晶硅层。
通过在单晶硅基底部件的至少一个表面上全部地或部分地制造多孔隙来生产具有多孔硅层11的衬底10(图15A)。
几乎进行和实施例2相同的热处理(预烘)，即这样的处理，腐蚀硅2nm以下，最好1nm以下，多孔硅层的雾值变化率是3.5以下，最好是2以下(图15B)。然后在多孔单晶硅层上形成非多孔单晶硅层12。
在这种情况，可能在热处理前进行上述的预氧化或浸入HF。并且，热处理后希望提供微量源气体(预注入)，进行孔隙密封步骤。
接着，利用键合方法制造SOI衬底，利用这样方法，在非多孔单晶硅和第2衬底中至少之一的主表面上，首先形成绝缘层，然后，相互键合它们，使非多孔单晶层位于里面，于是形成多层结构部件(图15D)。然后，如果有必要，进行热处理，以便增强键合强度，然后，通过多孔硅的选择腐蚀等进行除掉步骤(图15E)，把在多孔硅上形成的外延生长层转移到第2衬底上，于是获得了SOI结构。
如果这样获得的键合强度足够大，能够经受后续步骤则进行后续步骤处理。利用诸如研磨的机械方法或诸如腐蚀的化学方法，除掉其上形成多孔层的衬底背面，露出多孔层。此外，多孔层处可分离具有多层结构的衬底10的没有形成多孔隙的部分15在，露出多孔层。通过把楔形物等插入衬底从边缘表面进行机械分离，或通过诸如喷水的喷射液体或利用超声波或利用热应力进行分离。希望在多孔层中部分地形成低机械强度的多孔隙的子层之前，容易分离该部分。例如，由第1多孔层和第2多孔层构成多孔层11，第1多孔层位于非多孔单晶层12的下面，具有10％到30％的孔隙率，第2多孔层位于在第1多孔层的下面，具有30到70％的孔隙率。(选择腐蚀多孔衬底)
通过选择腐蚀除掉保留在非多孔单晶层12上的多孔层。选择腐蚀剂是HF、H2O2、H2O的混合液。为了除掉反应期间产生的鼓泡，可以把乙醇，异丙醇或表面活化剂加入混合液中。
该方法抑制结构变化，多孔层变粗糙，孔隙断裂，于是减弱选择腐蚀的选择性。这里要注意，对第2衬底没有特别限制，把在多孔硅上形成的非多孔单晶硅层键合到第2衬底上，只要它如此光滑，它就能和在其上形成非多孔单晶硅的表面紧密接触。例如，能够利用硅片，在其上形成热氧化膜的硅片，诸如石英的透明衬底。蓝宝石等。当把它键合到绝缘衬底上时，能够省略绝缘层14
还有，能够这样的把非多孔单晶硅层键合到第2衬底上，或相反，可以首先在其上形成膜，然后把它键合到第2衬底上。形成的可以是氧化硅膜，氮化硅膜，SiGe、SiC或III-V族化合物，或II-VI族化合物的单晶膜，或它们的叠层。
最好在键合前清洗键合表面。清洗步骤可以是常规半导体工艺中利用的现有技术。还有，在键合前用氮离子体等照射它们能够提高键合强度。
键合后，最好进行热处理以便增加键合强度。(氢退火)
除掉多孔硅后，非多孔单晶层12具有不均匀表面，反应出孔隙之间的周期和位于表面上的多孔硅侧壁。该表面相应于非多孔单晶硅和多孔硅之间的界面，它们两个具有单晶硅，唯一的差别是它们具有孔隙或不具有孔隙。通过抛光等能够除掉不均匀表面，当在氢气氛中热处理(称为“氢退火”)时它们能够基本上被除掉，而不会减少非多孔单晶硅层的厚度。能够在大气压，高气压，低气压或稍微低的气压中进行氢退火。还有，温度是800℃到硅熔点的温度，最好在900℃至1350℃。(硼浓度控制)
虽然，另一方面，在p+Si(-0.01Ω-cm掺硼)多孔硅层上的外延层晶体生长比在阳极氧化p-Si(-0.01Ω-cm掺硼)多孔硅层上的外延层晶体生长更好，因为在外延生长成外延硅层期间，具有自动高浓度掺杂硼或固相扩散的情况。在除掉多孔硅后可以保留扩散进外延硅层的硼，在控制SIO中有源层杂质时产生困难。为了解决上述的问题，Sato et.el.报道了这样的方法(N.Sato andT.Yonehara，Appl.Phys.Lett.65(1994)，P.1924)，在氢气中退火SOI结构的衬底，除掉具有低硼扩散速度的位于SOI层上的自然氧化膜，外扩散SOI层中的硼，获得低硼浓度。但是，过多的把硼扩散到外延层可能引起硼进入掩埋氧化层和延长氢退火时间，这样导致增加工艺成本，或降低掩埋氧化层中硼浓度的可控性。为了解决这样的问题，在较低温度形成外延硅层抑制硼扩散是有效的。按照本发明，可设定适当条件形成外延硅层，因为它们能够单独的密封孔隙。(FIPOS方法)
还有，代替键合方法，可利用FIPOS方法部分地除掉外延生长层，然后通过氧化处理选择地氧化多孔硅，由此形成SOI结构。该方法抑制多孔硅层的结构变化和变粗糟以及孔隙断裂，于是减弱选择氧化时选择性的降低。(异质结外延)
在多孔硅层上，除了硅以外，可以异质外延生长GaAs或其他化合物半导体或诸如SiC，SiGe等IV族材料的非多孔单晶层。在异质结外延生长中，多孔硅作为应力减缓材料，由于晶格失配而减缓应力，并且，减少非多孔单晶硅层的晶格缺陷密度，也减少异质外延生长层的缺陷密度。该方法抑制多孔层的结构变化和变粗糟以及孔隙断裂，于是减弱应力缓和作用的降低。(其他应用)
因为多孔硅具有吸气作用，它能够制造在加工处理期间耐金属污染等的高杂质衬底。在按照本发明制造的非多孔单晶硅层中直接形成MOS晶体管和双极晶体管，代替形成如上所述的SOI衬底。
因为该方法和常规方法比较，能够降低热处理温度，特别是在密封孔隙之前，可以抑制多孔层中孔隙的集聚，扩展，断裂，防止在键合步骤之后的步骤中，选择腐蚀多孔层过程中选择性均降低。也就是，能够在除掉多孔层过程中提高非多孔单晶硅层的结晶性而不产生腐蚀残渣。还有，FIPOS方法不降低选择氧化多孔层的速率。
下面将叙述本发明特别实施例。
(例1：950℃，600乇，预烘(2秒，120秒)，预注入，外延-2μm)
(1)掺杂P型杂质硼，提供CZ6-英寸(100)p+硅片，电阻率为0.015Ωcm+/-0.005Ωcm。
(2)在以2∶1比例的49％HF和乙醇混合溶液中，把上述的硅片作为阳极，把直径6-英寸的铂片作为阴极，位于硅片的对面。使硅片背面位于另一个p+硅片表面的对面，在它们之间具有相同的溶液，于是允许最远的晶片面对6-英寸直径的铂片。晶片之间的各溶液相互分离，于是防止它们之间导电。在上述的硅片和铂片之间流动电流密度为10mA/cm2的电流时间为12分，以便阳极氧化硅片，于是在各表面上形成厚度为12μm的多孔硅层。
(3)随后，在其上这样形成多孔硅的每个晶片，在400℃氧气氛下氧化1小时。因为该氧化处理仅仅形成大约50以下的氧化膜，所以只在多孔硅表面和孔隙侧壁形成氧化硅膜，在晶片内部留下单晶硅区。
(4)把上述的晶片浸入稀释到1.2％HF水溶液30秒，然后在纯水中漂洗10分，除掉在多孔层表面上形成的超薄氧化硅膜。
(5)作为预烘步骤，在1100℃加热120秒。在刚刚预烘之前的雾值是9.1ppm，在预烘后的雾值是34.5ppm，获得的r是3.8(＞3.5)。并且在各种条件下进行热处理，这样雾值的变化率r满足于关系式1≤r≤3.5。结果发现，当在950℃热处理120秒时变化率r是2.8(＜3.5)。在r＝2.8条件下预烘后，在600乇的反应室中，输入SiH4到氢运载气体中，这样，提供28ppm的浓度，由此处理晶片200秒，停止输入SiH4。然后，减压到80乇,降低温度到900℃，输入SiH2Cl2，如此以致于提供0.5mol％浓度，由此形成2μm厚的非多孔单晶硅膜。为了显示引入非多孔单晶硅层的晶体缺陷，腐蚀处理晶片，然后利用Nomarski差分干涉显微镜进行观察。于是观察具有99％以上的堆垛层错百分比。堆垛层错密度是160/cm2。另一方面，发现在r＝3.8的情况，以同样条件形成的外延层，堆垛层错密度是1.5×104/cm2。由上可见，如此进行预烘，使雾值在预定的范围，可形成很低堆垛层错密度的单晶硅层。
(例2：950℃，600乇，预烘(2秒，120秒)，预注入，外延-2μm)
(1)掺杂P型杂质硼，提供CZ6-英寸(100)p+硅片，电阻率为0.015Ωcm+/-0.005Ωcm。
(2)在以2∶1比例的49％HF和乙醇的混合水溶液中，把上述的硅片作为阳极，把直径为6-英寸的铂片作为阴极，位于硅片的对面。使硅片背面位于另一个p+硅片表面的对面，在它们之间具有相同的溶液，于是允许最远的晶片面对6-英寸直径的铂片。晶片之间的各溶液相互分离，于是防止它们之间导电。在上述的硅片和铂片之间流动电流密度为10mA/cm2的电流，时间为12分，以便阳极氧化硅片，于是在每个表面上形成厚度为12μm的多孔硅层。
(3)随后，其上这样形成的多孔硅的每个晶片，在400℃氧气氛下氧化1小时。
因为该氧化处理仅仅形成大约50以下的氧化膜，所以只在多孔硅表面和孔隙侧壁形成氧化硅膜，在晶片内部留下单晶硅区。
(4)把上述的晶片浸入稀释成1.25％HF水溶液30秒，然后在纯水中漂洗10分，除掉在多孔层表面上形成的超薄氧化硅膜。
(5)把位于晶片载体上的上述的晶片装进外延CVD生长装置的装载室中，其中用于把晶片装载在晶片载体上的装载室，具有晶片传送自动机械的传送室和处理室相互连接。
利用干泵抽出装载室的气体，从大气压抽到1乇以下，然后输入氮气到80乇。预先保持传送室的氮气N2在80乇。在处理室中放置由用CVD-SiC涂附的碳制基座，用于支持晶片。预先用IR灯加热基座到750℃。利用加热钯合金的氢净化器通过大约10米长的内部抛光的不锈钢管，把净化氢气输入到处理室。
利用传送自动装置，载运晶片从装载室通过传送室输送到处理室，并且放置在基座上。
(6)利用IR灯以100℃/分加热放置在基座上的晶片到950℃预烘2秒。然后冷却到750℃，利用传送自动装置取出，通过传送室送到装载室。别的晶片保持在950℃120秒，如上所述同样处理其它晶片，然后再送到装载室。
(7)打开装载室使其处在大气中，然后取出晶片。利用微粒观察装置观察多孔层表面，观察到处理2秒的晶片多孔层表面的雾值具有11.9ppm，处理120秒的晶片雾值具有25.7ppm。因为样品在放入外延生长装置之前具有9.1ppm的雾值，处理后的雾值分别是处理前的大约1.3倍和大约2.8倍。也就是，它们的变化率r分别是1.3和2.8。
(8)还有，预先把SOI衬底浸入HF溶液中，然后用水清洗，接着干燥处理，利用光学干涉型膜厚测量仪测量SOI层的膜厚，接着进行上述的处理(5)和(6)，并且从装载室中取出。再测量SOI层的厚度，发现在两样品中膜厚只减少1nm。
(9)把经过上述处理(4)的晶片，用和上述(5)相同的方法传送到外延生长装置的处理室。
(10)在把处理室的气压设置在600乇以后，利用IR灯以100℃/分的速率加热位于基座上的晶片，并且保持950℃热处理(预热)2秒，输入SiH4到氢载运气体中，提供28ppm的浓度，由此处理晶片200秒和停止输入SiH4。然后降低气压到80乇，降低温度到900℃，输入SiH2Cl2，以提供0.5mol％，因此形成2μm厚的非多孔单晶硅膜，然后，在氢气氛中减少温度到750℃，再利用传送自动装置取出晶片，通过传送室装入到装载室。别的晶片在氢气氛中950℃预热处理120秒，其它晶片经受如上所述的同样处理，然后再送入装载室。这里要注意，当输入SiH4时，提供28ppm的浓度，生长速率是3.3nm/分。
(11)为了显示引入非多孔单晶硅层的晶体缺陷，腐蚀处理完成上述处理(10)的晶片，然后利用Nomarski差分干涉显微镜进行观察。于是观察缺陷具有99％以上的堆垛层错百分比。预烘2秒的堆垛层错密度是84/cm2，预烘60秒的是160/cm2，于是和在1100℃预烘120秒的1.5×104/cm2比较，急剧地减少。特别是在950℃预烘2秒，堆垛层错密度小于100/cm2。
(例3：950℃，600乇，预烘(2秒)，预注入，外延-0.32μm)
(1)提供掺杂P型杂质硼的CZ8-英寸(100)p+硅片，电阻率为0.015Ωcm+/-0.01Ωcm。
(2)在以2∶1比例的49％HF和乙醇的混合水溶液中，把上述的硅片作为阳极，把直径为6-英寸的铂片作为阴极，位于硅片的对面。使硅片背面位于另一个p+硅片表面的对面，在它们之间具有相同的溶液，于是允许最远的晶片面对6-英寸直径的铂片。晶片之间的各溶液相互分离，于是它们之间不导电。在上述的硅片和铂片之间流动电流密度为10mA/cm2的电流，时间为12分，以便阳极氧化硅片，于是形成各表面上具有厚度12μm多孔硅层的许多晶片。
(3)随后，其上这样形成的多孔硅的每个晶片，在400℃氧气氛下氧化1小时。因为该氧化处理仅仅形成大约50以下的氧化膜，所以只在多孔硅表面和孔隙侧壁形成氧化硅膜，在晶片内部留下单晶硅区。
(4)把上述的晶片浸入稀释成1.25％HF水溶液30秒，然后在纯水中漂洗10分，除掉在多孔层表面上形成的超薄氧化硅膜。
(5)把晶片放在载体上，和装进外延CVD生长装置的装载室中，其中用于把晶片装载在晶片载体上的装载室，具有晶片传送自动机械的传送室和处理室相互连接。利用干泵抽出装载室的气体，从大气压抽到1乇以下，然后输入氮气到80乇。预先保持传送室的氮气N2在80乇。在处理室中放置由用CVD-SiC涂附的碳制基座，用于支持晶片。预先用IR灯加热基座到大约750℃。利用加热钯合金的氢净化器通过大约10米长的内部抛光的不锈钢管，把净化氢气输入到处理室。
利用传送自动装置，从装载室通过传送室输送载运晶片到处理室，并且放置在基座上。
(6)利用IR灯以100℃/分的速率加热放置在基座上的晶片到950℃预烘2秒。这时的条件是这样，使腐蚀硅的厚度小于1nm和使雾变化率r是1.3。
还有，输入SiH2Cl2到氢载运体，提供28ppm的浓度，处理晶片200秒和停止输入SiH4，然后降低温度到900℃，输入SiH2Cl2，以提供0.5mol％，形成0.32μm厚的非多孔单晶硅膜；然后，在氢气氛中减少温度到750℃，再利用传送自动装置取出晶片通过传送室送到装载室。这样形成的非多孔单晶硅层有0.32μm的平均厚度，和最大值-最小值＝8nm。
(7)把其上外延生长非多孔单晶硅层的各晶片放入垂直型炉中，在通过燃烧氢和氧形成的水蒸汽和残留氧的混合气体中，在1000℃加热处理，氧化非多孔单晶硅层的表面，于是形成208nm厚的氧化硅膜。
(8)在处理硅半导体的清洁作业线清洁处理上述的各硅片和第二硅晶片，然后使它们的初始主表面相对，轻轻地相互重叠，压挤它们的中部使它们集成在一起。
(9)接着，把集成在一起的晶片放在垂直型炉中在氧气氛中1100℃热处理1小时。
(10)利用研磨机研磨其上形成多孔硅的各晶片的背面，露出整个晶片表面上的多孔硅。
(11)把露出的多孔硅层浸入HF和过氧化氢水溶液的混合液大约2小时，除掉全部多孔硅，由于非多孔单晶硅层和热氧化硅膜在整个表面显示出干涉彩色。
(12)把经过上述处理(11)的晶片，在通常利用的半导体器件工艺清洁处理作业线进行清洁处理，然后放入垂直型氢气退火炉中，在100％氢气氛中在1100℃热处理4小时。利用市场买到的氢净化器净化所用的氢气，该净化器采用通过大约7米长的内部抛光的不锈钢管道和装置连接的钯合金。
(13)制造其中在第2硅片上叠置200nm厚氧化硅层和200nm厚单晶硅层的SOI结构晶片。
单晶硅层具有201nm的平均厚度，最大值-最小值＝8nm。
把经过上述处理(13)的晶片进行显示缺陷腐蚀，，除掉130nm厚的单晶硅层，然后浸入49％HF溶液3分。结果，利用HF腐蚀掉掩埋氧化膜，通过显示缺陷腐蚀，腐蚀掉保留在单晶硅层中的晶体缺陷部分，利用Nomarski差分干涉显微镜能够容易地确定缺陷密度。这样观察的缺陷密度是64/cm2。发现引入到非多孔单晶硅层堆垛层错由于氢退火而减少。于是，获得有均匀膜厚和小于100/cm2晶体缺陷密度的薄膜SOI层。(例4：950℃，600乇，预烘(2秒，120秒)，没有预注入，外延-2μm)
(1)掺杂P型杂质硼，提供6-英寸(100)p+硅片(CZ晶片)，电阻率为0.015Ωcm+/-0.005Ωcm。
(2)在以2∶1比例的49％HF和乙醇的混合溶液中，放置上述的硅片作为阳极，放置直径为6-英寸的铂片作为阴极，位于硅片的对面。使硅片背面位于另一个p+硅片表面的对面，在它们之间具有相同的溶液，于是允许最远的晶片面对6-英寸直径的铂片。晶片之间的各溶液相互分离，于是防止它们之间导电。在上述的硅片和铂片之间流动电流密度为10mA/cm2的电流,时间为12分，以便阳极氧化硅片，于是在每个表面上形成厚度为12μm的多孔硅。
(3)随后，其上这样形成多孔硅的每个晶片，在400℃氧气氛下氧化1小时。因为该氧化处理仅仅形成大约50以下的氧化膜，所以只在多孔硅表面和孔隙侧壁形成氧化硅膜，在晶片内部留下单晶硅区。
(4)把上述的晶片浸入稀释成1.25％HF水溶液30秒，然后在纯水中漂洗10分，除掉在多孔层表面上形成的超薄氧化硅膜。
(5)把位于晶片载体上的上述的晶片装进外延CVD生长装置的装载室中，其中用于把晶片装载在晶片载体上的装载室，具有晶片传送自动机械的传送室和处理室相互连接。利用干泵抽出装载室的气体，从大气压抽到1乇以下，然后输入氮气到80乇。
预先保持传送室的氮气N2在80乇。在处理室中放置由用CVD-SiC涂附的碳制基座，用于支持晶片。预先用IR灯加热基座到大约750℃。利用加热钯合金的氢净化器通过大约10米长的内部抛光的不锈钢管，把净化氢气输入到处理室。
利用传送自动装置，载运晶片从装载室通过传送室输送到处理室，并且放置在基座上。
(6)设置处理室的气压为600乇后，利用IR灯以100℃/分的速率加热放置在基座上的晶片到950℃，保持该温度2秒，然后冷却到750℃，利用传送自动装置取出，通过传送室送到装载室。别的晶片保持在950℃60秒，如上所述同样处理其它晶片，然后再送到装载室。
(7)打开装载室使其处在大气中，然后取出晶片。利用微粒观察装置测量多孔层表面，结果表示如下，处理2秒的晶片多孔层表面的雾值具有11.9，处理60秒的晶片雾值具有16.3。因为样品在放入外延生长装置之前具有9.1的雾值，处理后的雾值分别是处理前的大约 1.3倍和大约2.8倍。
(8)还有，预先把SOI衬底浸入HF溶液中，然后用水清洗。接着干燥处理，利用光学干涉型膜厚测量权测量SOI层的膜厚，接着进行上述的处理(5)和(6)，并且从装载室中取出。再测量SOI层的厚度，发现在两个样品中膜厚只减少1nm。
(9)把经过上述处理(4)的晶片，用和上述(5)相同的方法传送到外延生长装置的处理室。
(10)在把处理室的气压设置在600乇以后，利用IR灯以100℃/分的速率加热位于基座上的晶片，并且保持950℃热处理2秒。然后降低气压到80乇，降低温度到900℃，输入SiH2Cl2，以提供0.5mol％浓度，因此形成2μ的非多孔单晶硅层。然后，在氢气氛中减少温度到750℃，再利用传送自动装置取出晶片，通过传送室装入到装载室。别的晶片在氢气氛中950℃预热处理120秒，其它晶片经受如上所述的同样处理，然后再送入装载室。
(11)为了显示引入非多孔单晶硅层的晶体缺陷，腐蚀处理完成上述处理(10)的晶片，然后利用Nomarski差分干涉显微镜进行观察。于是观察缺陷具有99％以上的堆垛层错百分比。预烘2秒的堆垛层错密度是170/cm2，预烘60秒的是270/cm2，于是和在1100℃预烘120秒的1.5×104/cm2比较，急剧地减少。(例5：950℃，450乇，预烘(2秒，120秒)，预注入，外延-2μm)
(1)掺杂P型杂质硼，提供6-英寸(100)p+硅片(CZ晶片)，电阻率为0.015Ωcm+/-0.005Ωcm。
(2)在以2∶1比例的49％HF和乙醇混合的溶液中，放置上述的硅片作为阳极，放置直径为6-英寸的铂片作为阴极，位于硅片的对面。使硅片背面位于另一个p+片表面的对面，在它们之间具有相同的溶液，于是允许最远的晶片面对6-英寸直径的铂片。晶片之间的各溶液相互分离，于是防止它们之间导电。在上述的硅片和铂片之间流动电流密度为10mA/cm2的电流时间为12分，以便阳极氧化硅片，于是在每个表面上形成厚度为12μm的多孔硅。
(3)随后，其上这样形成多孔硅的每个晶片，在400℃氧气氛下氧化1小时。因为该氧化处理仅仅形成大约50以下的氧化膜，所以只在多孔硅表面和孔隙侧壁形成氧化硅膜，在晶片内部留下单晶硅区。
(4)把上述的晶片浸入稀释成1.25％HF水溶液30秒，然后在纯水中漂洗10分钟，除掉在多孔层表面上形成的超薄氧化硅膜。
(5)把位于晶片载体上的上述的晶片装进外延CVD生长装置的装载室中，其中用于把晶片装载在晶片载体上的装载室，具有晶片传送自动机械的传送室和处理室相互连接。利用干泵抽出装载室的气体，从大气压抽到1乇以下，然后输入氮气到80乇。预先保持传送室的氮气N2在80乇。在处理室中放置利用CVD-SiC涂附的碳制基座，用于支持晶片。预先用IR灯加热基座到大约750℃。利用加热钯合金的氢净化器，通过大约10米长的内部抛光的不锈钢管，把净化氢气输入到处理室。
利用传送自动装置，从装载室通过传送室载运晶片到处理室，并且放置在基座上。
(6)设置处理室的气压为450乇后，利用IR灯以100℃/分的速率加热放置在基座上的晶片到900℃，保持该温度2秒，然后冷却到750℃，利用传送自动装置取出，通过传送室送到装载室。别的晶片保持在900℃120秒，如上所述同样处理其它晶片，然后再送到装载室。
(7)打开装载室使其处在大气中，然后取出晶片。利用微粒观察装置测量多孔层表面，结果表示如下，处理2秒的晶片的多孔层表面平均雾值为12.1，处理60秒的晶片的多孔层表面平均雾值为14.3。因为样品在放入外延生长装置之前具有9.2的雾值，它们的雾值分别是处理前的大约1.3倍和1.6倍。
(8)还有，预先把SOI衬底浸入HF溶液中，然后用水清洗，接着干燥处理，利用光学干涉型膜厚测量仪测量SOI层的膜厚，接着进行上述的处理(5)和(6)，并且从装载室中取出。再测量SOI层的厚度，发现在两个样品中膜厚只减少1nm。
(9)把经过上述处理(4)的晶片，用和上述(5)相同的方法传送到外延生长装置的处理室。
(10)在把处理室的气压设置在450乇以后，利用IR灯以100℃/分的速率加热位于基座上的晶片，并且保持900℃热处理(预烘)2秒，输入SiH4到氢载运气体，提供28ppm的浓度，由此处理晶片200秒和停止输入SiH4。然后降低气压到80乇，降低温度到900℃，输入SiH2Cl2，以提供0.7mol％浓度，因此形成2μm厚的非多孔单晶硅膜。然后，在氢气氛中减少温度到750℃，再利用传送自动装置取出晶片，通过传送室装入到装载室。别的晶片在氢气氛中900℃预热处理60秒，其它晶片经受如上所述的同样处理，然后再送装载室。
(11)为了显示引入非多孔单晶硅层的晶体缺陷，腐蚀处理完成上述处理(10)的晶片，然后利用Nomarski差分干涉显微镜进行观察。于是观察缺具有99％以上的堆垛层错百分比。预烘2秒的堆垛层错密度是350/cm2，预烘60秒的是400/cm2，于是和在1100℃预烘120秒的1.5×104/cm2比较，急剧地减少。这样获得小于1000/cm2的缺陷密度。(例6：870℃，80乇，预烘(5秒，60秒)，预注入，外延-2μm)
(1)提供掺杂P型杂质硼的6-英寸(100)p+硅片(CZ晶片)，电阻率为0.015Ωcm+/-0.005Ωcm。
(2)在以2∶1比例的49％HF和乙醇混合的溶液中，把上述的硅片作为阳极，把直径6-英寸的铂片作为阴极，位于硅片的对面。使硅片背面位于另一个p+硅片表面的对面，在它们之间具有相同的溶液，于是允许最远的晶片面对6-英寸直径的铂片。晶片之间的各溶液相互分离，于是它们之间不导电。在上述的硅片和铂片之间流动电流密度为10mA/cm2的电流时间为12分钟，以便阳极氧化硅片，于是形成每个表面上具有厚度为12μm的多孔硅层。
(3)随后，其上这样形成的多孔硅的每个晶片，在400℃氧气氛下氧化1小时。因为该氧化处理仅仅形成大约50以下的氧化膜，所以只在多孔硅表面和孔隙侧壁形成氧化硅膜，在晶片内部留下单晶硅区。
(4)把上述的晶片浸入稀释成1.3％HF水溶液30秒，然后在纯水中漂洗10分，除掉在多孔层表面上形成的超薄氧化硅膜。
(5)把位于晶片载体上的上述的晶片装进外延CVD生长装置的装载室中，其中用于把晶片装载在晶片载体上的装载室，具有晶片传送自动机械的传送室和处理室相互连接。利用干泵抽出装载室的气体，从大气压抽到1乇以下，然后输入氮气到80乇。预先保持传送室的氮气N2在80乇。在处理室中放置由用CVD-SiC涂附的碳制基座，用于支持晶片。预先用IR灯加热基座到大约750℃。利用加热钯合金的氢净化器，通过大约10米长的内部抛光的不锈钢管，把净化氢气输入到处理室。
利用传送自动装置，从装载室通过传送室载运晶片到处理室，并且放置在基座上。
(6)设置处理室的气压为80乇后，利用IR灯以100℃/分的速率加热放置在基座上的晶片到870℃，保持该温度5秒，然后冷却到750℃，利用传送自动装置取出，通过传送室送到装载室。别的晶片保持在870℃60秒，如上所述同样处理其它晶片，然后再送到装载室。
(7)打开装载室使其处在大气中，然后取出晶片。利用Surfscan6420测量雾值，Surfscan6420作为微粒观察装置，照射波长为488nm的倾斜入射Ar激光。结果发现，处理5秒的晶片，具有10.2的多孔层表面的平均雾值，处理30秒的晶片具有19.5的多孔层表面的平均雾值。因为样品在放入外延生长装置前，具有8.5的平均雾值，放入后它们的雾值分别是大约1.2倍和大约2.3倍。
(8)还有，预先把SOI衬底浸入HF溶液中，然后用水清洗，接着干燥处理，利用光学干涉型膜厚测量仪测量SOI层的膜厚，接着进行上述的处理(5)和(6)，并且从装载室中取出。再测量SOI层的厚度，发现在两个样品中膜厚只减少1nm。
(9)把经过上述处理(4)的晶片，用和上述(5)相同的方法传送到外延生长装置的处理室。
(10)在把处理室的气压设置在80乇以后，利用IR灯以100℃/分的速率加热位于基座上的晶片，并且保持900℃热处理(预烘处理)2秒，输入SiH4到氢载运气体，提供35ppm的浓度，由此处理晶片150秒和停止输入SiH4。然后，输入SiH2Cl2，以提供1mol％浓度，因此形成2μm厚的非多孔单晶硅膜。然后，在氢气氛中减少温度到750℃，再利用传送自动装置取出晶片，通过传送室装入到装载室。别的晶片预烘处理60秒，其它晶片经受如上所述的同样处理，然后再送入装载室。
(11)为了显示引入非多孔单晶硅层的晶体缺陷，腐蚀处理完成上述处理(10)的晶片，然后利用Nomarski差分干涉显微镜进行观察。于是观察缺具有99％以上的堆垛层错百分比。预烘5秒的堆垛层错密度是120/cm2，预烘30秒的是430/cm2，于是和在1100℃预烘120秒的1.5×104/cm2比较，急剧地减少。这样获得堆垛层错密度小于1000/cm2。
(例7：950℃，预烘(2秒)，预注入，外延-0.32μm，Recycle-ELTRAN)
(1)作为第1衬底。提供掺杂P型杂质硼的8-英寸(100)p+硅片(CZ晶片)，电阻率为0.015Ωcm+/-0.01Ωcm。
(2)在HF溶液中，把第1单晶硅衬底表面层阳极氧化。第1阳极氧化条件如下：
电流密度：7mA/cm2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：5(分)
多孔硅层厚度：5(μm)
其它条件如下：
电流密度：5mA/cm2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：10(秒)
多孔硅层厚度：~0.2μm
增加以50mA/cm2电流密度阳极氧化多孔硅层的孔隙率，于是形成结构上容易碎的高孔隙率薄膜。也就是，从硅片表面侧面依次形成低孔隙率的多孔层和高孔隙率的多孔层。
(3)随后，其上这样形成的多孔硅的每个晶片，在400℃氧气氛下氧化1小时(预氧化)。因为该氧化处理仅仅形成大约50以下的氧化膜，所以只在多孔硅表面和孔隙侧壁形成氧化硅膜，在晶片内部留下单晶硅区。
(4)把上述的晶片浸入稀释成1.2％HF水溶液30秒，然后在纯水中漂洗10分钟，除掉在多孔层表面上形成的超薄氧化硅膜。
(5)把晶片放在载体上，和装进外延CVD生长装置的装载室中，其中用于把晶片装载在晶片载体上的装载室，具有晶片传送自动机械的传送室和处理室相互连接。
利用干泵抽出装载室的气体，从大气压抽到1乇以下，然后输入氮气到80乇。
预先保持传送室的氮气N2在80乇。在处理室中放置由用CVD-SiC涂附的碳制基座，用于支持晶片。预先用IR灯加热基座到大约750℃。利用加热钯合金的氢净化器通过大约10米长的内部抛光的不锈钢管，把净化氢气输入到处理室。
利用传送自动装置，从装载室通过传送室输送载运晶片到处理室，并且放置在基座上。
(6)利用IR灯以100℃/分加热放置在基座上的晶片到950℃预烘2秒作为热处理(预烘处理)；然后，输入SiH4到氢载运气体，提供28ppm的浓度，由此处理晶片200秒和停止输入SiH4。然后降低温度到900℃，输入SiH2Cl2，以提供0.5mol％浓度，形成0.32μm厚的非多孔单晶硅膜。然后，在氢气氛中减少温度到750℃，再利用传送自动装置取出晶片通过传送室送到装载室。这样形成的非多孔单晶硅层具有0.32μm的平均厚度，和最大值-最小值＝8nm。和热处理前的9.5雾值比较，热处理后的雾值是11.4。也就是，r值是1.2。
还有，把预先提供的SOI衬底浸入HF溶液中，然后用水清洗，接着干燥处理，利用光学干涉型膜厚测量仪测量SOI层的膜厚，接着进行上述的处理(5)和(6)，并且从装载室中取出。再测量SOI层的厚度，发现在两个样品中膜厚只减少1nm。
(7)把其上外延生长非多孔单晶硅层的各晶片放入垂直型炉中，在通过燃烧氢和氧形成的水蒸汽和残留氧的混合气体中，在1000℃加热处理，氧化非多孔单晶硅层的表面，于是形成208nm厚的氧化硅膜。
(8)在处理硅半导体的清洁作业线清洁处理上述的各硅片和第二硅片，然后使它们的初始主表面相对，轻轻地相互重叠，压挤它们的中部使它们集成在一起。
(9)接着，把集成在一起的晶片放在垂直型炉中在氧气氛中1100℃热处理1小时。
(10)通过在它的侧表面喷水来喷射这样键合的晶片，在侧表面产生裂缝，由此在高孔隙率的多孔层处分割键合的晶片。分割方法除了喷水方法外还包括加压，加拉力，加剪切力，加楔和其它外压方法，利用超声波，加热氧化从周围膨胀多孔里面加内压，以脉冲方式加热产生热应力，以及软化方法。任何一种这样的方法都能进行分割。
(11)把其上露出的多孔硅层的第2硅片浸入HF和过氧化氢水溶液的混合液大约2小时，除掉全部多孔硅，由于非多孔单晶硅层和热氧化硅膜，在整个表面显示出干涉彩色。
(12)把经过上述处理(11)的晶片，在通常利用的半导体器件工艺清洁处理作业线进行清洁处理，然后放入垂直型氢气退火炉中，在100％氢气氛中在1100℃热处理4小时。利用市场买到的氢净化器净化利用的氢气。该净化器利用通过大约7米长的内部抛光的不锈钢管道和装置连接的钯合金。
(13)制造其中在第2硅片上叠置200nm厚氧化硅层和200nm厚单晶硅层的SOI结构晶片。
单晶硅层具有201nm的平均厚度，最大值和最小值的差是8nm。
(14)把经过上述处理(13)的晶片进行显示缺陷腐蚀，，除掉130nm厚的单晶硅层，然后浸入49％HF溶液3分钟。结果利用HF腐蚀掉掩埋氧化膜，通过显示缺陷腐蚀腐蚀掉保留在单晶硅层中的晶体缺陷部分，利用Nomarski差分干涉显微镜能够容易的确定缺陷密度。这样观察的缺陷密度是64/cm2。发现引入到非多孔单晶硅层堆垛层错由于氢退火而减少。于是，获得均匀膜厚的薄膜SOI层和小于100/cm2晶体缺陷密度。(例8：950℃，80乇，预烘(2秒)，预注入，外延-0.01μm，异质结外延)
(1)在用酒精稀释的HF溶液中阳极氧化厚度为615μm和电阻率为0.01Ωcm的4个p-型或n-型直径6-英寸(100)单晶硅衬底。于是在作为每个衬底镜面表面的一个主表面上形成多孔硅层。
(2)阳极氧化条件如下：
电流密度：7mA/cm2
阳极氧化容液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12(分)
多孔硅层厚度：l0μm
孔隙率：20％
(3)随后，其上这样形成多孔硅层的每个晶片，在400℃氧气氛下氧化1小时。因为该氧化处理仅仅形成大约50以下的氧化膜，所以只在多孔硅表面和孔隙侧壁形成氧化硅膜，在晶片内部留下单晶硅区。
(4)把上述的晶片浸入稀释成1.25％HF水溶液30秒，然后在纯水中漂洗10分钟，除掉在多孔层表面上形成的超薄氧化硅膜。
(5)把晶片放在载体上，和装进外延CVD生长装置的装载室中，其中用于把晶片装载在晶片载体上的装载室，具有晶片传送自动机械的传送室和处理室相互连接。利用干泵抽出装载室的气体，从大气压抽到1乇以下，然后输入氮气到80乇。预先保持传送室的氮气N2在80乇。在处理室中放置用CVD-SiC涂附的碳制基座，用于支持晶片。预先用IR灯加热基座到大约750℃。利用加热钯合金的氢净化器通过大约10米长的内部抛光的不锈钢管，把净化氢气输入到处理室。
利用传送自动装置，从装载室通过传送室输送载运晶片到处理室，并且放置在基座上。
(6)利用IR灯以100℃/分的速率加热放置在基座上的晶片到950℃预烘2秒，然后，输入SiH4到氢载运气体，提供28ppm的浓度，由此处理晶片200秒和停止输入SiH4。然后，在氢气氛中减少温度到750℃，再利用传送自动装置取出晶片通过传送室送到装载室。这样形成的非多孔单晶硅层具有0.03μm的厚度。和热处理前的8.5雾值比较，热处理后的雾值是11.2。
利用MOCVD(金属有机化学气相淀积)方法，在该多孔硅上外延生长厚度为1μm的GaAs单晶。生长条件如下：
源气体：TMG/AsH3/H2
气压：80乇
温度：700℃
结果利用透射型电子显微镜观察横截面证实，没有把晶体缺陷引入GaAs层，和形成良好结晶性GaAs层。同时，也证实在GaAs层和其表面由硅密封的多孔硅层之间形成非常陡峭的界面。
还有，进行显示缺陷腐蚀，然后用光学显微镜计算显示的晶体缺陷，确定晶体缺陷密度是大约1×104/cm2。
如上所述，按照本发明，利用简易测量的雾值变化率r能够确定，在多孔硅层上生长非多孔单晶层之前进行热处理(预烘)的条件。
如上所述，按照本发明，按照下列条件进行热处理，即控制热处理前后多孔硅表面雾值变化率r是在热处理前的3.5倍内，最好是2倍，控制腐蚀硅的厚度在2nm以下，最好在1nm以下，则在多孔层上形成的非多孔单晶硅层的堆垛层错密度可小于1000/cm2，进一步小于大约100/cm2。通过在非多孔单晶硅初始阶段提供微量原始硅材料到生长表面，能够进一步提高本发明减少晶体缺陷的效果。从上述的结果可见，利用本发明键合方法，可获得具有均匀厚度和显著减少晶体缺陷的SOI层。
换句话说，按照本发明，控制在外延生长装置中在多孔表面上形成的微量自然氧化膜，可减少除掉自然氧化膜的加热时间和降低除掉自然氧化膜的热处理温度。同时，按照本发明，能够控制多孔层表面上和附近的结构变化，在明显产生多孔层表面结构改变之前，形成小于1000//cm2晶体缺陷密度的外延层。

Claims (29)

1.一种制造半导体衬底的方法，包括：提供包含多孔硅层的衬底的步骤，热处理多孔硅层的热处理步骤，以及在多孔硅层上生长非多孔单晶层的生长步骤，其中，在包含氢气的还原气氛或惰性气体的气氛或超高真空气氛中进行热处理的步骤，使得因热处理而腐蚀的硅厚度不大于2nm，且使由热处理后的雾值与热处理前的雾值的比值所定义的热处理前后多孔硅层表面的雾值变化率r满足1≤r≤3.5的关系。
2.如权利要求1制造半导体衬底的方法，还包括：把在第1衬底上生长的非多孔单晶层转移到第2衬底上的步骤。
3.如权利要求1或2的制造半导体衬底的方法，其中，以20nm/分以下的生长速率生长非多孔单晶层。
4.如权利要求1或2的制造半导体衬底的方法，其中，以10nm/分以下的生长速率生长非多孔单晶层。
5.如权利要求1或2的制造半导体衬底的方法，其中，以2nm/分以下的生长速率生长非多孔单晶层。
6.如权利要求1或2的制造半导体衬底的方法，其中，变化率r是1≤r≤2。
7.如权利要求1或2的制造半导体衬底的方法，其中，腐蚀厚度是1nm以下。
8.如权利要求1或2的制造半导体衬底的方法，其中，非多孔单晶层是非多孔单晶硅层。
9.如权利要求1或2的制造半导体衬底的方法，其中，非多孔单晶层是SiGe，SiC，或化合物半导体。
10.如权利要求2的制造半导体衬底的方法，其中，把非多孔单晶层转移到第2衬底的步骤包括下列步骤：
相互键合第1衬底和第2衬底，并使非多孔单晶层位于里面；以及除掉多孔硅层。
11.如权利要求2的制造半导体衬底的方法，其中，把非多孔单晶层转移到第2衬底的步骤包括下列步骤：
相互键合第1衬底和第2衬底，并使非多孔单晶层位于里面；以及在多孔硅层处分割键合部件。
12.如权利要求2的制造半导体衬底的方法，其中，把非多孔单晶层转移到第2衬底的步骤包括在它们之间利用绝缘层相互键合第1衬底和第2衬底的步骤。
13.如权利要求12的制造半导体衬底的方法，其中，至少在非多孔单晶层和第2衬底之一上形成绝缘层。
14.如权利要求2的制造半导体衬底的方法，其中，第2衬底是单晶硅衬底。
15.如权利要求2的制造半导体衬底的方法，其中，第2衬底是石英晶片。
16.如权利要求1或2的制造半导体衬底的方法，其中，热处理步骤包括：加热步骤和除掉自然氧化膜的步骤，且是在不低于850℃和不高于1000℃的温度下进行除掉自然氧化膜的步骤。
17.如权利要求1或2的制造半导体衬底的方法，其中，热处理步骤包括加热步骤和除掉自然氧化膜的步骤，且是在200秒以下的处理时间内进行除掉自然氧化膜的步骤。
18.如权利要求1或2的制造半导体衬底的方法，其中，在热处理步骤之前还包括在多孔硅层的孔壁上形成保护膜的步骤。
19.如权利要求1或2的制造半导体衬底的方法，其中，在热处理步骤之前，还包括除掉形成在多孔硅层表面上的氧化膜的步骤。
20.如权利要求1或2的制造半导体衬底的方法，其中，先以第1生长速率进行生长步骤，然后以大于第1生长速率的第2生长速率进行生长步骤。
21.如权利要求1或2的制造半导体衬底的方法，其中，在具有装载室的反应容器中，进行热处理步骤和生长步骤。
22.如权利要求1或2的制造半导体衬底的方法，其中，在此进行生长步骤的气压高的气压下进行热处理步骤。
23.如权利要求1或2的制造半导体衬底的方法，其中，通过阳极氧化至少一部分非多孔单晶硅获得多孔硅层。
24.如权利要求23的制造半导体衬底的方法，其中，利用包括氢氟酸、水、和乙醇的溶液，进行阳极氧化。
25.如权利要求1或2的制造半导体衬底的方法，其中，以简并能级的杂质掺杂包括多孔硅层的衬底。
26.如权利要求1或2的制造半导体衬底的方法，其中，在不低于870℃和不高于970℃的温度下进行热处理步骤。
27.如权利要求1或2的制造半导体衬底的方法，其中，热处理步骤包括除掉多孔硅层表面上的氧化物。
28.如权利要求20的制造半导体衬底的方法，其中，继续以第1生长速率进行生长步骤，直到完成第1生长步骤后雾值开始降低。
29.如权利要求1或2的制造半导体衬底的方法，其中，利用激光照射多孔硅层表面并测量散射光强度的方法，测量雾值，该激光波长为5000nm以下。
CN99122409A 1998-09-04 1999-09-03 半导体衬底及其制造方法 Expired - Fee Related CN1127120C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25127198 1998-09-04
JP251271/1998 1998-09-04

Publications (2)

Publication Number Publication Date
CN1250944A CN1250944A (zh) 2000-04-19
CN1127120C true CN1127120C (zh) 2003-11-05

Family

ID=17220319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99122409A Expired - Fee Related CN1127120C (zh) 1998-09-04 1999-09-03 半导体衬底及其制造方法

Country Status (6)

Country Link
US (1) US6335269B1 (zh)
EP (1) EP0984483B1 (zh)
KR (1) KR100376658B1 (zh)
CN (1) CN1127120C (zh)
DE (1) DE69930700T2 (zh)
TW (1) TW459390B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6660606B2 (en) * 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6524170B2 (en) * 2001-03-19 2003-02-25 Brookhaven Science Associates, Llc Method of surface preparation of niobium
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6743722B2 (en) 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
US7332417B2 (en) * 2003-01-27 2008-02-19 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
KR100993979B1 (ko) * 2003-12-02 2010-11-11 주식회사 실트론 반도체 웨이퍼의 제조방법
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
US8124916B2 (en) * 2007-04-16 2012-02-28 Maxim Integrated Products, Inc. Thermal processing of silicon wafers
DE102008030679B4 (de) * 2008-04-17 2016-01-28 Von Ardenne Gmbh Vorrichtung zur Diffusionsbehandlung von Werkstücken
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
JP6299668B2 (ja) * 2015-05-13 2018-03-28 信越半導体株式会社 ヘイズの評価方法
US20180068886A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Porous semiconductor layer transfer for an integrated circuit structure
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
CA2048339C (en) 1990-08-03 1997-11-25 Takao Yonehara Semiconductor member and process for preparing semiconductor member
US5750000A (en) 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
DE69333619T2 (de) 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP3214631B2 (ja) 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JPH06295945A (ja) * 1993-04-08 1994-10-21 Shin Etsu Handotai Co Ltd 半導体製造プロセスの評価方法および装置
JP3260516B2 (ja) * 1993-09-09 2002-02-25 コマツ電子金属株式会社 貼合せｓｏｉとその製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3216078B2 (ja) 1995-07-21 2001-10-09 キヤノン株式会社 半導体基材及び半導体基材の製造方法
CN1076861C (zh) 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
JPH1032234A (ja) * 1996-07-17 1998-02-03 Toshiba Corp Ｓｏｉ基板の評価方法
CN1249531A (zh) 1998-09-04 2000-04-05 佳能株式会社 半导体衬底的制造工艺

Also Published As

Publication number Publication date
DE69930700T2 (de) 2006-11-09
EP0984483A2 (en) 2000-03-08
CN1250944A (zh) 2000-04-19
KR20000022995A (ko) 2000-04-25
EP0984483A3 (en) 2000-11-15
DE69930700D1 (de) 2006-05-18
US6335269B1 (en) 2002-01-01
TW459390B (en) 2001-10-11
EP0984483B1 (en) 2006-04-05
KR100376658B1 (ko) 2003-03-19

Similar Documents

Publication Publication Date Title
CN1127120C (zh) 半导体衬底及其制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1118085C (zh) 半导体衬底及其制备方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1079989C (zh) 制造半导体产品的工艺
CN1123915C (zh) 半导体制品的制造方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1152187A (zh) 半导体基片及其制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1225500A (zh) 半导体产品及其制造方法
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1245971A (zh) 半导体衬底及其制备方法
CN1200560A (zh) 半导体衬底及其制作方法
CN1993806A (zh) 引入杂质的方法
CN100341115C (zh) Ⅲ族氮化物半导体晶体的制造方法、基于氮化镓的化合物半导体的制造方法、基于氮化镓的化合物半导体、基于氮化镓的化合物半导体发光器件、以及使用半导体发光器件的光源

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031105

Termination date: 20150903

EXPY Termination of patent right or utility model