CN1127122C - 衬底的处理方法 - Google Patents

衬底的处理方法 Download PDF

Info

Publication number
CN1127122C
CN1127122C CN98126345A CN98126345A CN1127122C CN 1127122 C CN1127122 C CN 1127122C CN 98126345 A CN98126345 A CN 98126345A CN 98126345 A CN98126345 A CN 98126345A CN 1127122 C CN1127122 C CN 1127122C
Authority
CN
China
Prior art keywords
substrate
layer
porous
crystal silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98126345A
Other languages
English (en)
Other versions
CN1221207A (zh
Inventor
山方宪二
坂口清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1221207A publication Critical patent/CN1221207A/zh
Application granted granted Critical
Publication of CN1127122C publication Critical patent/CN1127122C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

衬底处理方法，能够在除去多孔硅时得到满意的腐蚀。包括在电解溶液中阳极氧化单晶硅衬底在单晶硅衬底的主表面上形成多孔硅层，在多孔硅层上生长单晶硅膜，将氧化单晶硅膜表面得到的第一衬底粘接到第二衬底上作为支撑衬底，从第一衬底的下表面侧除去单晶硅部分露出多孔硅层，除去多孔硅层，在氧化步骤之后进行清洗，从电解溶液中除去第一衬底并暴露到空气直到进行清洗的时间限制在防止在腐蚀步骤中多孔硅层留在单晶硅膜上的范围内。

Description

衬底的处理方法
技术领域
本发明涉及主要用于批量生产具有均匀质量的SOI衬底的衬底处理方法和装置，具体地涉及制造SOI衬底的多孔硅以及SOI衬底。
背景技术
多孔硅是A.Uhlir和D.R.Turner在研究氢氟酸(下文简称“氟酸”)的水溶液中正电位偏置的单晶硅的电解抛光时发现的。
此后，为了探索多孔硅的优良反应性，考查硅集成电路制造时形成厚绝缘结构以用于元件隔离，开发了使用多孔硅氧化膜的完全隔离技术(多孔氧化硅完全隔离)(K.Imai，Solid State Electron24，159，1981)。这是将多孔硅应用到SOI(绝缘体基外延硅)技术的第一个例子。
近来，已经开发了生长在多孔硅上的硅外延层通过氧化膜粘接到非晶衬底或单晶硅衬底的直接粘接的应用技术(日本专利特许公开No.5-21338)。
下面介绍该技术的具体内容。首先，在由HF溶液代表的电解溶液中腐蚀第一衬底在衬底的表面上形成多孔硅层。单晶硅膜外延地生长在多孔硅层上。既然下层为多孔，生长该层作为无孔单晶薄层。随后，氧化外延层的表面。清洗之后，通过热处理将氧化膜表面和第二衬底粘接并成一体。从第一衬底的下表面侧研磨所得结构露出多孔层。最后，通过腐蚀除去暴露到表面的多孔硅层，由此得到具有SOI结构的衬底。
然而，通常当通过腐蚀除去多孔硅层时，多孔硅层会部分地留在单晶硅膜上。
发明内容
本发明要解决以上问题，目的是提供一种衬底处理方法和装置，能够在通过腐蚀除去多孔硅层的工艺中得到满意的腐蚀。
本发明的另一目的是提供一种由以上处理方法和装置制造的SOI衬底。
为了解决以上问题并获得以上目的，根据本发明的一种衬底处理方法，包括：在电解溶液中阳极氧化单晶硅衬底在单晶硅衬底的主表面上形成多孔硅层的阳极氧化步骤；在多孔硅层上生长单晶硅膜的硅膜形成步骤；将具有单晶硅膜的第一衬底粘接到第二衬底作为支撑衬底以便单晶硅膜夹在第一衬底和第二衬底之间的粘接步骤；从第一衬底的下表面侧除去单晶硅部分露出多孔硅层的除去步骤；以及腐蚀露出的多孔硅层除去单晶硅膜上的多孔硅层的腐蚀步骤，其中在阳极氧化步骤之后进行清洗时，从第一衬底离开电解溶液暴露到空气中开始直到进行清洗的时间间隔小于等于3分钟。
使用本发明，可以得到均匀质量没有任何多孔层残留物的SOI衬底。
附图说明
从下面对本发明优选实施例的说明中，以上讨论之外的其它目的和优点对本领域的技术人员来说很显然。在说明书中，参考了为说明书一部分并示出本发明一个例子的附图。然而，该例不是本发明不同实施例的穷举，因此应参考说明书后面的权利要求书确定本发明范围。
图1A到1F示出了半导体衬底的制造步骤；
图2为介绍阳极氧化装置的支撑部分和单个衬底的传送机械手的示意性剖面图；
图3为介绍阳极氧化槽的一个例子的图；
图4为介绍阳极氧化装置的系统的一个例子的图；
图5为介绍阳极氧化装置的系统的另一个例子的图；
图6为介绍图5所示的系统中部分衬底的传送机械手的图；
图7为介绍图5所示的系统中部分衬底的传送机械手的图；
图8A到8D示出了阳极氧化之后所得的结构留在空气中一段时间然后进行清洗和干燥时多孔层中的状态；以及
图9A到9C示出了当阳极氧化之后立即进行清洗和干燥时多孔层中的状态；以及
图10示出了阳极氧化之后，所得的结构留在空气中一段时间然后进行清洗和干燥时整个衬底表面的多孔腐蚀特性。
具体实施方式
下面介绍根据本发明的衬底处理装置(主要为阳极氧化装置)的实施例。在说明之前，将介绍在某些步骤中使用阳极氧化装置制造半导体衬底方法的实施例。
图1A到1F示出了半导体衬底制造方法的图。下面将简要介绍。在该制造方法中，通过在单晶硅衬底上形成多孔硅层、在多孔硅层上形成无孔层制备第一衬底，优选将无孔层上的绝缘膜通过绝缘膜粘接到单独制备的第二衬底上。此后，从第一衬底的下表面上除去单晶硅衬底，腐蚀多孔硅层，由此制备半导体衬底。
下面参考图1A到1F更详细地介绍半导体衬底的制备方法。
首先，制备用于形成第一衬底的单晶硅衬底51，多孔硅层52形成在主表面上(图1A)。通过以后要介绍的阳极氧化装置的实施例处理单晶硅衬底51的主表面形成多孔Si层52。
至少一个无孔层53形成在多孔Si层52上(图1B)。对于无孔层53，单晶硅层、多晶硅层、非晶硅层、金属层、半导体化合物层、超导层都适合。如MOSFET等的器件结构可以形成在无孔层53内。
SiO2层54形成在无孔层53上，所得结构优选用做第一衬底(图1C)。应用所述SiO2层54是由于在随后的步骤中第一衬底粘接到第二衬底55时，粘接界面的界面级(level)可以与有源层分离。
随后，在室温下第一衬底通过SiO2层54与第二衬底55接触(图1D)。此后，进行阳极粘接、按压、根据需要进行热处理、或它们的组合来牢固地粘接衬底。
当形成单晶硅层作为无孔层53时，通过例如热氧化SiO2层54形成在单晶硅层的表面上之后，第一衬底优选粘接到第二衬底55。
对于第二衬底55，硅衬底、通过SiO2层形成在硅衬底上得到的衬底、包括二氧化硅玻璃的透明衬底、或蓝宝石衬底都适合。只要第二衬底55要粘接的表面足够平坦，可以使用任何其它的衬底。
图1D示出了第一衬底与第二衬底通过SiO2层54粘接的状态。如果无孔层53或第二衬底不由硅构成，那么不需要形成SiO2层54。
在粘接中，绝缘薄板可以插在第一衬底和第二衬底之间。
在多孔硅层52处从第二衬底上除去第一衬底(图1E)。要除去第一衬底，可以使用研磨、抛光、或腐蚀(抛弃第一衬底)的第一个方法或在多孔层52处将第一衬底与第二衬底分离的第二个方法。在第二个方法中，当除去留在分离的第一衬底上的多孔硅层时，根据需要对表面进行平面化，衬底可以重新使用。
随后，仅腐蚀并除去多孔硅层52，同时留下无孔层53(图1F)。
图1F示意性地示出了通过以上制造方法得到的半导体衬底。根据制造方法，在第二衬底55的表面上的整个区域内形成平整和均匀的无孔层53(例如单晶硅层)。
当绝缘衬底用做第二衬底55时，通过以上制造方法得到的半导体衬底非常适合于形成绝缘的电子器件。
例如在HF溶液中进行通过阳极氧化形成多孔的硅衬底或形成孔。现已公知孔的存在对于所述处理很重要，反应机理估计如下。
首先，在HF溶液中施加有电场的硅衬底的空穴诱发到负电极侧的表面上。因此，表面上补偿未键合元素的Si-H键的密度变高。此时，在负电极侧在HF溶液中F离子亲核地破坏Si-H键形成Si-F键。通过该反应，产生H2分子，同时一个电子发射到正电极侧。由于Si-F键的极化特性，靠近表面的Si-Si键变弱是由于所述弱Si-Si键受HF或H2O破坏，所以表面上的Si原子变为SiF4，并从晶体表面消失。由此，在晶体表面内形成凹陷部分。优选吸引空穴的电场分布(电场浓度)在该部分产生。该表面非均匀性地延伸，所以沿电场硅原子的腐蚀连续地进行。用于阳极氧化的溶液并不局限于HF溶液，可以使用任何其它电解溶液。
显示在图1A到1E中的工艺的一个技术点是通过腐蚀除去多孔硅层同时留下单晶硅膜的最后步骤。由于要留下的外延硅层(单晶硅膜)和要除去的多孔硅层都由单晶硅制成，所以假设化学腐蚀速率基本上相等。然而，在该工艺中，需要形成很薄的SOI膜(约0.1μm)并具有满意膜厚度分布的腐蚀选择比为约100,000倍。在以上的工艺中，可以实现所述选择比。多孔硅的腐蚀速率高于无孔硅的腐蚀速率100,000倍的原因在于在多孔层中填充孔的腐蚀剂腐蚀了孔壁，物理地使整个多孔层断裂。
对于在以上的工艺中形成多孔硅的装置，即阳极氧化装置，可以使用在它的侧表面(磨角区)区支撑硅衬底的装置(日本专利特许公开No.5-198556)。在所述阳极氧化装置中，硅衬底支撑在它的磨角部分并设置在阳极氧化槽中。铂或类似物的金属电极放置在阳极氧化槽的两端。阳极氧化槽由例如氟酸等的电解液填充。要有效地从衬底表面除去阳极氧化反应产生的气体(气泡)，经常将乙醇加入到电解液中。通过衬底到衬底的上和下表面侧隔离电解液。在该状态中，负电位施加到衬底上表面侧上的电极，由此阳极氧化衬底的上表面侧。
通过下面的方程介绍阳极氧化中硅的腐蚀。
当氟酸产生硅化合物H2SiF6时，硅被腐蚀。从以上的方程可以看出，随着HF(氟酸)浓度的增加，产生的H2SiF6的量也增加。H2SiF6很难与由氟酸代表的酸或碱溶液反应。即，H2SiF6很难溶解。
随着阳极氧化反应过程的继续，在衬底表面内形成几十到几百埃的孔并沿电场的方向延伸。即，电解液(HF溶液)进入每个孔并在孔的远心端发生反应。即使当电场消失时，HF溶液继续限制在每个孔中。由此，限制在每个孔中的HF溶液继续反应并连续地产生H2SiF6，即使在电场消失之后。当产生的H2SiF6粘贴到孔的内表面时，在最后工艺中不能通过腐蚀除去多孔硅层。
为了容易腐蚀，必须抑制在孔中H2SiF6的产生。为此，必须防止孔中HF浓度的增加。
图8A到8D示出了当阳极氧化完成时、经过短时间(例如7分钟)清洗和干燥后孔中的状态。图8A示出了阳极氧化结束之后立即将所得结构放入空气中时多孔层中状态的示意图。孔602通过阳极氧化在衬底601中形成，HF溶液603继续留在每个孔中。如上所述，HF溶液通常为氟酸和乙醇的混合溶液。
图8B示出了所得结构留在空气中几分钟后的状态。HF溶液中的水或乙醇容易蒸发，通过蒸发作用溶液变浓。
图8C示出了清洗所得结构的状态。通常通过清洗除去氟酸之后，用氟酸处理的衬底进行下一工艺。此时，由于毛细作用溶液(清洁水，更具体地纯水)进入每个孔与变浓的HF溶液混合。当氟酸扩散到孔外时，孔中的氟酸被纯水替换，孔被清洁。由于毛细作用孔中溶液的注入深度H由下式给出：
H＝2γcosθ/aρg
其中γ是表面张力，θ是相对于衬底溶液的润湿角，a为孔尺寸，ρ为溶液的密度，g为重力加速度。由于用氟酸处理的衬底601的表面疏水，水的润湿角θ很大，所以水的注入深度H几乎为零。即，清洁的水不能深入孔。由于这个原因，在每个孔内靠近表面处形成空气层604。此时，即使完成清洗，使用旋转式脱水机或类似物除去水，每个孔中的氟酸不能替换并且变浓。最后，每个孔中的溶液完全蒸发，产物606粘贴到孔壁，如图8D所示。该产物606为以上介绍的H2SiF6。
图9A到9C示出了阳极氧化完成之后直接进行清洗的状态。
图9A为阳极氧化结束之后立即将所得结构放入空气中时多孔层的状态。图9B示出了衬底701立即放入纯水705内的状态。
由于每个孔中HF溶液703的液体表面几乎与衬底701的表面齐平，所以纯水705与溶液703混合没有形成空气层。当充分进行清洗时，HF溶液703被稀释，所以大多数的HF溶液703被水替换。当使用旋转式脱水机或类似物干燥所得结构时，得到孔中没有产物的多孔硅层，如图9C所示。
图10示出了基于阳极氧化的衬底留在空气中的时间和最后的工艺中多孔腐蚀残留物之间关系的实验的观察结果。实验条件如下。
衬底        …      6英寸p型(0.01到0.02Ωcm)
                    厚度：625μm
电解溶液    …     HF∶C2H5OH＝2∶1
阳极氧化电流…      1mA/cm2
阳极氧化时间…      11分钟
阳极氧化之后，进行0.3μm的外延生长和0.2μm的外延生长层的氧化。清洁衬底并粘接到硅衬底作为第二衬底。粘接之后，在1,100℃下进行2小时的热处理。通过称做背研磨器(backgrinder)的研磨装置研磨约615μm的衬底多孔层侧，露出多孔硅层。使用HF∶H2O2＝1∶100的溶液腐蚀衬底。
由此，可以观察到图10所示的差异。阳极氧化之后将衬底留在空气中的时间从图的上侧开始为10、7、5和3分钟。细线部分表示没有被腐蚀的多孔层残留物。从该结果可以看出，阳极氧化之后将衬底留在空气中的时间和多孔层的腐蚀特性之间存在关系。衬底停留的时间优选尽可能地短。然而，在实际的工艺中，需要考虑某些时间。例如，自动阳极氧化装置的设计必须考虑排水和提供水的时间、机械手的动作时间等。
该实验暴露出阳极氧化之后将从电解液中移出衬底并暴露到空气中的允许时间为3分钟以下。然而，使用高浓度的氟酸溶液时，即使3分钟的空气暴露时间也可以产生腐蚀残留物。因此，衬底停留在空气中的时间优选2分钟以下。
根据本发明优选实施例的阳极氧化装置是具有衬底传送机械手等的自动装置，并能够一次阳极氧化多个衬底以便获得本发明的目的，即，批量生产均匀质量的SOI衬底，如上所述。阳极氧化装置也具有从阳极氧化结束到用纯水清洗开始将所有衬底均匀地暴露到空气中3分钟以下的装置。
在设计装置时，一次要处理的衬底数量最重要。如果使用单个衬底传送机械手作为衬底传送机械手，装置要处理的衬底数量取决于将一个衬底从阳极氧化槽移到纯水洗涤槽需要的时间。假设衬底移动时间为每个衬底20秒。如果所有的衬底的传送在3分钟内完成，那么装置一次可以处理九个衬底。
实际上，当阳极氧化和电解液排放完成之后移走衬底时，需要考虑排放时间。如果垂直地保持衬底并在阳极氧化槽中处理，那么在排放期间每个衬底的上部分首先暴露到空气，然后下部分暴露到空气。排放时间产生问题的原因是由于参考点必须设置在首先暴露到空气的部分。假设具有机械手的装置排放时间为40秒。如果移动时间为20秒，那么在3分钟内只能移走七个衬底。装置一次仅能处理七个衬底。
然而，也可以使用不需要排放的装置。由于不排放时，仅需要考虑机械手的传送时间。仅需要在3分钟之内传送一个衬底，基本上，一次要处理的衬底数量没有限制。然而，此时由于传送机械手需要浸在电解液中，所以需要考虑机械手的手臂或衬底支撑部件的抗化学腐蚀性。此外，当机械手浸在化学液中时产生的颗粒或杂质也需要充分注意。
在另一种形式中，阳极氧化之后的衬底传送可以省略。即，阳极氧化之后电解液被排放，纯水提供到相同的槽中清洗衬底。此时，仅需要考虑排放时间和提供时间。例如，当电解液在40秒内排空时，每个衬底的上端部分暴露到空气的时间为3分钟以下。一旦充分进行用纯水的冲洗，那么衬底将在较长的时间内传送到干燥阶段或另一清洗阶段。在该例中同样，基本上不限制要处理的衬底的数量。
在又一种形式中，具有全部晶片传送机械手的阳极氧化装置作为衬底传送机械手。在该装置，由于所有的衬底一次传送与衬底的数量无关，所以要考虑一个周期的排放时间和传送时间。全部传送的较短处理时间的优点对将水提供到排放后相同槽的阳极氧化的装置中也很有效。然而，很难实现全部传送，除非充分考虑在阳极氧化装置中的衬底支撑方法。原因如下。由于进行阳极氧化同时在周边部分完全密封衬底并防止电流泄露，密封影响了机械手一次将衬底放置在支架上或将衬底放置在支架中。
(第一实施例)
下面参考附图介绍本发明的第一实施例。
图2到4示出了第一实施例的支架、衬底传送机械手、阳极氧化装置的阳极氧化槽和该装置使用的阳极氧化系统。
在该实施例中，将介绍一次处理三个衬底的阳极氧化装置。图2为衬底支撑部分(下文称做“支架”)和阳极氧化装置中衬底传送机械手的示意图。
支架102在基本上矩形盘的中心处有一个圆形开口部分103，环形衬底吸盘垫(下文称做“衬垫”)104沿开口部分嵌入。在衬垫表面内形成槽，槽内的压力可以从衬垫的下表面通过排气管105减少。参考数字106a和106b代表成对驱动的衬底传送机械手。
首先，机械手106a通过真空吸盘保持衬底101的下表面101并平行地移动并靠近支架102的表面。随后，机械手106b将它的L型部分插入到支架102的开口部分103内，并等待衬底101。机械手106b也具有和机械手106a类似的真空吸盘功能。
当衬底101的下表面与机械手106b的远心端接触，机械手106b吸住衬底101。机械手106a取消吸力并向上移去。
当机械手106b移到图的右侧时，衬底101的下表面与衬垫104接触。由于衬垫104内的压力通过排气管105减少，所以衬底101吸在衬垫104上。机械手106b穿过开口部分103向上移去。衬底以上面的方式由支架102保持。要释放衬底101，进行与以上步骤相反的操作。
图3为具有三个图2所示的阳极氧化装置的示意性剖面图。
负电极206a和正电极206b设置在阳极氧化槽210的两个端部。三个支架102串联地夹在电极之间。图3示出了衬底101已被支架102保持的状态。电极和支架之间或支架之间的空间填充有电解液209(具体地氟酸)，所以含有电解液的室由衬底101相互隔离。在该状态中通过将DC电压施加在电极206a和206b上进行阳极氧化。阳极氧化之后，电解液209从排放口208被排掉。
图4为引入阳极氧化装置的阳极氧化系统的平面图。组成系统的装置从左侧开始为装料机301、阳极氧化槽302、清洗槽303、机械手干燥器309、旋转式脱水机304、和卸料机305。单个传送机械手106和托架传送机械手307在对准的方向内有移动轴。单个传送机械手包括两个部分106a和106b，如图2所示。该系统也具有在阳极氧化槽中循环和过滤电解液的系统308。承载传送机械手307用托架将衬底由清洗槽303移动到干燥器304，然后通过机械手干燥器309在返回到清洗槽303的途中干燥。
使用上述系统阳极氧化硅。
对于阳极氧化的条件，使用2∶1的氟酸和乙醇的混合溶液作为电解液。阳极氧化中的电流密度为1mA/cm2，进行处理11分钟。阳极氧化之后，使用排泄泵(未显示)排放电解液30秒。在排放结束的同时，单个衬底传送机械手106随后将阳极氧化的衬底由靠近负电极侧传送到已预先在清洗槽303中设置的晶片托架。一个衬底的传送需要25秒，第二和第三个衬底的传送分别需要23秒和21秒。阳极氧化和开始排放之后需要1分39秒的时间将所有三个衬底都传送到清洗槽303。
使用市场上可买到的CVD装置将0.3μm厚的单晶硅层外延地生长在由以上的工艺形成的多孔硅层上。外延生长层的表面阳极氧化到0.2μm。使用酸和碱的化学溶液清洗该衬底和预先制备的硅衬底并在清洁的气氛中粘接。在1,100℃氮气氛中对粘接的衬底进行2个小时的热处理并成一体。
使用背研磨器研磨成一体的衬底的阳极氧化侧除去硅衬底部分直到露出多孔层。露出多孔层之后，将结构浸在1∶100的氟酸和过氧化氢的混合溶液中，停留2小时除去多孔部分，直到留下外延的生长层。完全地除去多孔部分，外延的硅层从表面露出。
采用以上的工艺，可以得到具有0.2μm厚的有源层和0.2μm厚的掩埋氧化层的SOI衬底。
(第二实施例)
下面参考图2到4介绍第二实施例。
在第二实施例中，使用和第一实施例相同的支架和衬底传送机械手。支架的数量由图3中的三个增加到25个。
由于衬底传送机械手的操作和速度与第一实施例一样，所以使用单个衬底的传送，传送25个衬底需要很长时间。
为此，在该实施例中，阳极氧化之后电解液的排放可以省略。更具体地，单个衬底传送机械手106的臂浸在基于氟酸和乙醇的电解液中直接从溶液移动衬底。每个衬底暴露到空气的时间对应于机械手106从电解液溶液移出衬底到将衬底浸在清洗槽303的纯水中的传递时间。机械手106的臂和衬底吸盘部分的材料限制为耐HF腐蚀的材料。机械手106b的吸盘部分(图2)由氟橡胶胶粘剂组成。
最后一个衬底传送到清洗槽303之后，使用纯水清洗传送到清洗槽303的25个衬底。和第一实施例一样进行随后的工序，和第一实施例一样，得到均匀质量没有任何多孔层残留物的25个SOI衬底。
(第三实施例)
下面参考图2到4介绍第三实施例。
在第三实施例中，使用和第二实施例相同的支架和衬底传送机械手。即，使用25个支架。在第三实施例中，阳极氧化之后排放电解液。此后立即将纯水提供到阳极氧化槽302，没有将衬底传送到清洗槽303，在阳极氧化槽302中进行充分的清洗。排放电解液25个衬底暴露到空气的时间为约30秒提供纯水的时间约40秒，即，总共1分钟10秒钟。
在阳极氧化槽302中纯水清洗时间为约40分钟。此后，排放阳极氧化槽302中的纯水，通过单衬底传送机械手106将衬底传送到清洗槽303。虽然将所有25个衬底从阳极氧化槽传送到清洗槽303的时间需要约12分钟的时间，由于在多孔层中孔内的大多数电解液被纯水代替，所以不会产生问题。最后一个衬底传送到清洗槽303之后，使用纯水清洗传送到清洗槽303的25个衬底10分钟。和第一实施例一样进行随后的工序，和第一实施例一样，得到均匀质量没有任何多孔层残留物的25个SOI衬底。
(第四实施例)
下面参考图2到4介绍第四实施例。
第四实施例使用和第三实施例相同的装置分布，包括支架的形状、支架的数量和衬底传送机械手。第四实施例与第三实施例的不同之处在于阳极氧化之后没有排放电解液。此外，虽然衬底保持在阳极氧化槽302中，纯水可以提供到阳极氧化槽302内，同时不排放电解液，由此在阳极氧化槽302中用纯水代替电解液。
25个衬底暴露到空气的时间为零。然而此时，电解液被稀释和排放，即，仅阳极氧化了一批。此外，由于电解液被纯水逐渐稀释，需要较长的时间，直到电解液完全被纯水代替。在该例中，在阳极氧化槽302中纯水清洗时间约1小时20分钟。此后，排放阳极氧化槽302中的纯水，通过单衬底传送机械手106将衬底传送到清洗槽303。最后一个衬底传送到清洗槽303之后，使用纯水清洗传送到清洗槽303的25个衬底10分钟。和第一实施例一样进行随后的工序，和第一实施例一样，得到均匀质量没有任何多孔层残留物的25个SOI衬底。
(第五实施例)
下面参考图2和图5到7介绍第五实施例。
第五实施例使用和第四实施例相同的装置分布，包括支架的形状和支架的数量。然而，包括衬底传送系统的整个系统是不同的。
图5为第五实施例的阳极氧化系统的示意性平面图。
衬底放置在装料机401上，同时存放在托架上。装料机401也起卸料机的功能。通过装料机401设置在预定位置的托架，通过单衬底传送机械手408衬底被一个挨一个地传送到舟402中。舟402有间距为25mm的25个凹槽。25个衬底放置在舟402中，然后一次被传送整个衬底的机械手409a保持。图6示出了机械手409a的具体形状。除了一个臂具有吸住25个衬底的功能之外，机械手409a具有和图2所示的单衬底传送机械手106a相同的功能。
25个衬底被传送到阳极氧化槽403，同时被机械手409a保持。衬底放置在图2中相同机制的支架中。然而，代替图2中的衬底传送机械手106b，使用具有25个机械手106b的图7所示的机械手409b。25个衬底被一次传送到传送整个衬底的机械手409a，并一次放置在支架中。
阳极氧化之后，排放电解液约30秒。再次使用传送整个衬底的机械手409a和409b将衬底由阳极氧化槽403传送到清洗槽404。具有和阳极氧化装置的前一阶段相同结构的舟405沉入清洗槽404。衬底放置在该舟405上。阳极氧化之后增加排放时间时，传送时间为约40秒或约1分10秒。在清洗槽404中清洗30分钟之后，再次通过传送整个衬底的机械手409a将衬底传送到舟402。
通过单个衬底传送机械手408衬底返回到第一托架。存放在托架的衬底通过托架传送机械手407传送到旋转式脱水机406干燥并放置在卸料机401。
通过以上操作得到的具有多孔层的每个衬底通过和第一实施例相同的工序变为SOI衬底。
本发明适用于以上实施例的修改和变形，并且不脱离本发明的精神和范围。
对于除去单晶硅的方法，例如出于重复利用的目的，优选使用喷水电源旋转Si将单晶硅与水分离的方法。如上所述，在半导体衬底表面的阳极氧化中，阳极氧化之后从电解液中移走的衬底暴露到空气的时间限制在规定的时间内。随后，用纯水清洗衬底马上稀释留在多孔层中孔内的电解液，并用水代替。该方法可以适用于腐蚀多孔层的工艺，同时防止在多孔层中形成任何难以腐蚀的产物。
本发明不限于以上的实施例，在本发明的精神和范围内可以做出不同的改变和修改。因此，为公开本发明的范围，提出了以下的权利要求书。

Claims (4)

1.一种衬底处理方法，包括：
在电解溶液中阳极氧化单晶硅衬底在单晶硅衬底的主表面上形成多孔硅层的阳极氧化步骤；
在多孔硅层上生长单晶硅膜的硅膜形成步骤；
将具有单晶硅膜的第一衬底粘接到第二衬底作为支撑衬底以便单晶硅膜夹在第一衬底和第二衬底之间的粘接步骤；从第一衬底的下表面侧除去单晶硅部分露出多孔硅层的除去步骤；以及
腐蚀露出的多孔硅层除去单晶硅膜上的多孔硅层的腐蚀步骤，
其中在阳极氧化步骤之后进行清洗时，从第一衬底离开电解溶液暴露到空气中开始直到进行清洗的时间间隔小于等于3分钟。
2.根据权利要求1的方法，还包括粘接第一和第二衬底之后进行热处理。
3.根据权利要求1的方法，其中除去步骤包括分离单晶硅部分来除去单晶硅部分。
4.根据权利要求1的方法，还包括在粘接步骤之前通过热氧化方法氧化单晶硅膜表面的氧化步骤。
CN98126345A 1997-12-26 1998-12-25 衬底的处理方法 Expired - Fee Related CN1127122C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36101797A JP3501642B2 (ja) 1997-12-26 1997-12-26 基板処理方法
JP361017/1997 1997-12-26
JP361017/97 1997-12-26

Publications (2)

Publication Number Publication Date
CN1221207A CN1221207A (zh) 1999-06-30
CN1127122C true CN1127122C (zh) 2003-11-05

Family

ID=18471844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98126345A Expired - Fee Related CN1127122C (zh) 1997-12-26 1998-12-25 衬底的处理方法

Country Status (8)

Country Link
US (2) US6200878B1 (zh)
EP (1) EP0926712A3 (zh)
JP (1) JP3501642B2 (zh)
KR (1) KR100363124B1 (zh)
CN (1) CN1127122C (zh)
AU (1) AU721781B2 (zh)
SG (1) SG70663A1 (zh)
TW (1) TW425628B (zh)

Families Citing this family (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6417069B1 (en) * 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP4108941B2 (ja) * 2000-10-31 2008-06-25 株式会社荏原製作所 基板の把持装置、処理装置、及び把持方法
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
KR100453454B1 (ko) * 2001-01-09 2004-10-15 텔레포스 주식회사 양극화 반응 장치 및 단위 양극화 반응기
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
US20040077140A1 (en) * 2002-10-16 2004-04-22 Andricacos Panayotis C. Apparatus and method for forming uniformly thick anodized films on large substrates
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7256077B2 (en) * 2004-05-21 2007-08-14 Freescale Semiconductor, Inc. Method for removing a semiconductor layer
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
KR101128725B1 (ko) * 2005-06-30 2012-03-23 매그나칩 반도체 유한회사 반도체 장치의 제조방법
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
CN100365454C (zh) * 2005-11-14 2008-01-30 浙江大学 用于纳米光子技术的聚合物上硅纳米膜制备方法
US20080264477A1 (en) * 2006-10-09 2008-10-30 Soltaix, Inc. Methods for manufacturing three-dimensional thin-film solar cells
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
US8084684B2 (en) 2006-10-09 2011-12-27 Solexel, Inc. Three-dimensional thin-film solar cells
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US7999174B2 (en) * 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8030119B2 (en) * 2008-03-08 2011-10-04 Crystal Solar, Inc. Integrated method and system for manufacturing monolithic panels of crystalline solar cells
WO2010057060A2 (en) 2008-11-13 2010-05-20 Solexel, Inc. Methods and systems for manufacturing thin-film solar cells
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
MY165969A (en) * 2009-05-05 2018-05-18 Solexel Inc High-productivity porous semiconductor manufacturing equipment
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US20130167915A1 (en) 2009-12-09 2013-07-04 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using three-dimensional semiconductor absorbers
US8241940B2 (en) 2010-02-12 2012-08-14 Solexel, Inc. Double-sided reusable template for fabrication of semiconductor substrates for photovoltaic cell and microelectronics device manufacturing
US9870937B2 (en) 2010-06-09 2018-01-16 Ob Realty, Llc High productivity deposition reactor comprising a gas flow chamber having a tapered gas flow space
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
KR20140015247A (ko) 2010-08-05 2014-02-06 솔렉셀, 인크. 태양전지용 백플레인 보강 및 상호연결부
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US9748414B2 (en) 2011-05-20 2017-08-29 Arthur R. Zingher Self-activated front surface bias for a solar cell
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
FR3002219B1 (fr) 2013-02-19 2015-04-10 Commissariat Energie Atomique Procede de fabrication d'une structure micromecanique et/ou nanomecanique comportant une surface poreuse
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
FR3011835B1 (fr) 2013-10-16 2015-12-25 Commissariat Energie Atomique Procede de realisation par voie electrochimique d'au moins une zone poreuse d'une structure micro et/ou nanoelectronique
RU2554298C1 (ru) * 2013-12-05 2015-06-27 Федеральное государственное бюджетное учреждение науки Омский научный центр Сибирского отделения Российской академии наук (ОНЦ СО РАН) Способ получения многослойной структуры пористый кремний на изоляторе
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US20180068886A1 (en) * 2016-09-02 2018-03-08 Qualcomm Incorporated Porous semiconductor layer transfer for an integrated circuit structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
JP6911812B2 (ja) * 2018-06-06 2021-07-28 信越半導体株式会社 陽極酸化装置、陽極酸化方法及び陽極酸化装置の陰極の製造方法
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553859A2 (en) * 1992-01-31 1993-08-04 Canon Kabushiki Kaisha Semiconductor substrate and process for producing the same
JPH05198556A (ja) * 1992-01-23 1993-08-06 Canon Inc 陽極化成装置
EP0603849A2 (en) * 1992-12-25 1994-06-29 Canon Kabushiki Kaisha Method for producing a semiconducteur substrate by using a bonding process, and semiconductor stubstrate produced by the same
EP0755068A2 (en) * 1995-07-21 1997-01-22 Canon Kabushiki Kaisha Semiconductor substrate and process for production thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133004T2 (de) * 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
SU1829751A1 (ru) * 1991-06-17 1996-08-27 Институт микроэлектроники АН СССР Способ изготовления чувствительного элемента полупроводникового газового сенсора
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
DE69233314T2 (de) * 1991-10-11 2005-03-24 Canon K.K. Verfahren zur Herstellung von Halbleiter-Produkten
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
KR0171067B1 (ko) * 1994-12-05 1999-03-30 문정환 단결정 soi웨이퍼 제조방법
JP3376258B2 (ja) 1996-11-28 2003-02-10 キヤノン株式会社 陽極化成装置及びそれに関連する装置及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198556A (ja) * 1992-01-23 1993-08-06 Canon Inc 陽極化成装置
EP0553859A2 (en) * 1992-01-31 1993-08-04 Canon Kabushiki Kaisha Semiconductor substrate and process for producing the same
EP0603849A2 (en) * 1992-12-25 1994-06-29 Canon Kabushiki Kaisha Method for producing a semiconducteur substrate by using a bonding process, and semiconductor stubstrate produced by the same
EP0755068A2 (en) * 1995-07-21 1997-01-22 Canon Kabushiki Kaisha Semiconductor substrate and process for production thereof

Also Published As

Publication number Publication date
EP0926712A3 (en) 1999-09-08
US6200878B1 (en) 2001-03-13
AU721781B2 (en) 2000-07-13
KR19990063515A (ko) 1999-07-26
TW425628B (en) 2001-03-11
KR100363124B1 (ko) 2003-01-24
EP0926712A2 (en) 1999-06-30
US6428620B1 (en) 2002-08-06
JPH11195773A (ja) 1999-07-21
AU9817998A (en) 1999-07-15
CN1221207A (zh) 1999-06-30
SG70663A1 (en) 2000-02-22
JP3501642B2 (ja) 2004-03-02

Similar Documents

Publication Publication Date Title
CN1127122C (zh) 衬底的处理方法
KR100385255B1 (ko) 다공질체의 세정방법 및 다공질체, 비다공질막 및 접합기판의 제작방법
CN1058354C (zh) 半导体部件的制造方法
CN1099699C (zh) 用粘贴法制造soi基片的方法及soi基片
JPH10275798A (ja) 陽極化成装置及びそれに関連する装置及び方法
KR100370312B1 (ko) 다공질표면및반도체표면의세정방법
JP2000277478A (ja) 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法
CA2228552C (en) Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
JP3192610B2 (ja) 多孔質表面の洗浄方法、半導体表面の洗浄方法および半導体基体の製造方法
US6258240B1 (en) Anodizing apparatus and method
JP2005244089A (ja) 陽極化成装置及び処理方法並びに半導体基板の製造方法
JP3245127B2 (ja) 多孔質体の洗浄方法
JP3320379B2 (ja) 貼り合わせ基板の作製方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP2012094562A (ja) 半導体装置の製造方法
JP2007194346A (ja) 半導体作製方法およびその製造装置
JP2004214237A (ja) 処理装置
JP2004266072A (ja) 基板搬送装置
JP2004214238A (ja) 処理装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031105

Termination date: 20141225

EXPY Termination of patent right or utility model