CN1132244C - 树脂封装型半导体装置及其制造方法 - Google Patents

树脂封装型半导体装置及其制造方法 Download PDF

Info

Publication number
CN1132244C
CN1132244C CN97190838A CN97190838A CN1132244C CN 1132244 C CN1132244 C CN 1132244C CN 97190838 A CN97190838 A CN 97190838A CN 97190838 A CN97190838 A CN 97190838A CN 1132244 C CN1132244 C CN 1132244C
Authority
CN
China
Prior art keywords
lead
mentioned
resin
mounting portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97190838A
Other languages
English (en)
Other versions
CN1197546A (zh
Inventor
木槻哲也
吉森健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1197546A publication Critical patent/CN1197546A/zh
Application granted granted Critical
Publication of CN1132244C publication Critical patent/CN1132244C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

树脂封装型半导体装置(100)，包含：元件安装部分(10)，具有元件设置面；半导体元件(20)，接合在上述元件设置面(12)上；多条引线(30)，相对于该半导体元件(20)分开地设置；引线框(36)，被设置在这些引线(30)以及半导体元件(20)之间的位置上；封装各种导线(40)、密封元件安装部分(10)、半导体元件(20)、引线(30)的一部分以及上述引线框(36)的树脂封装部分。上述引线(30)具有和引线框(36)不连续的第1内部引线(32a)，和与引线框(36)一体的连续的第2内部引线(32b)。该树脂封装半导体装置，不仅具有高散热特性、可靠性高，并且由于谋求引线的共有化，因此可以进行布线设计的自由度高的导线键合。

Description

树脂封装型半导体装置及其制造方法
本发明涉及在引线框方面具有特征的树脂封装型半导体装置及其制造方法。
在逻辑VLSI等集成度高的半导体装置中，在半导体芯片中的输入输出用的电极(pad)以及电源用电极的数目很多。因而，为了与各自的电极连接，就需要与电极同样多的引线。
另外，当要在一个半导体芯片的多处接电源时，如果各自连接用的导线的长度不同，则其电阻值不同。于是，由于各自的电压降不同，所以，很难在各电极上加相同的电压。进而，为了使连接各电极和电源的导线的长度完全相等，就需要其它长度的导线与最长的导线的长度相等，因而导线长度加大，使其电压降增大。
因此，作为解决该问题的方法，有在特开平4-174551号公报上已公开的半导体装置。该半导体装置的特征是，在半导体芯片的电路形成面上通过绝缘性粘接材料层叠共用内部引线，并且，在半导体芯片的外侧设置与该半导体芯片电连接的多个信号用内部引线，在保持共用内部引线的形态下用模塑树脂密封半导体芯片。
如果采用此半导体装置，则因为没有设置安装半导体芯片的薄片(tab)，所以可以防止键合导线和薄片的短路，和将共用内部引线例如作为电源用引线使用，具有很容易实现引线管脚的共用化等的优点。
特别是设置了共用内部引线的芯片，在减少引线数的同时，通过缩短导线的长度使电压降减少。
但是，在该半导体装置中，由于在半导体芯片表面层叠共用内部引线，因此存在制约半导体芯片表面的电极焊区的排列设计，以及有可能因连接共用内部引线和半导体芯片的绝缘性粘接材料引起芯片污染和因粘接材料软化引起的键合不良等的问题。
另外，在特公平6-66351号公报上，公开了在半导体芯片的周围设置了共用内部引线的半导体装置。如果采用该结构，则由于不在半导体芯片表面设置共用内部引线，因此不制约电极焊区的排列设计，可以避免键合不良。
但是，这种结构，由于安装半导体芯片的薄片与一条引线设置成一体，在该薄片外周设置共用引线，所以很难做到薄片和共用内部引线之间的可靠绝缘。另外，虽然设置共用内部引线，但是其形状必须避开与薄片一体设置的引线而形成一部分被切断的形状，对其形状有限制。如果在形状上受到限制，则存在进行键合的位置受限制的问题。
进而，近年，随着VLSI等的消耗功率的增大，对于低成本散热性良好的塑料封装的要求提高。为了适应这一要求，在材料方面研究提高引线框和封装用树脂的热传导性，在结构方面研究由引线框·设计的变更和附加热沉即附加散热体而提高散热性。特别是采用附加散热体对封装进行散热性的改善，在消耗功率为每个芯片2W左右的LSI中，被认为是最正统的对策。
因此，从上述散热的观点看，本发明的发明者，已经创造出了有关特开平6-53390号的发明。在本发明中，使用热传导性高的散热体，采用了在该散热体上具有取代管心底座(die pad)的元件安装功能的结构、此时，从支承内部引线的观点看，采用在散热体上配置绝缘部件，由该绝缘部件支承引线的结构。
因而，如果采用这样的结构，则可以得到在散热性方面优异的半导体装置。
本发明的目的在于：提供通过谋求引线的共用化，使引线数目减少，使导线的长度缩短降低电压降，并且布线设计的自由度高的树脂封装型半导体装置及其制造方法。
本发明的另一目的在于：提供具有高散热性的树脂封装型半导体装置及其制造方法。
本发明的树脂封装半导体装置包含以下部分：
元件安装部分，具有用于设置半导体元件的元件设置面；
半导体元件，粘接在该元件安装部分的上述设置面上；
引线框，以非接触的状态连续地包围上述半导体元件的周围，并且以和上述元件设置面分开的状态设置；
多条引线，被设置在离开上述半导体元件的位置上并与上述元件安装部分绝缘；
导线组，至少包含与上述引线和上述半导体元件的电极部分电连接的导线以及与上述引线框和上述半导体元件的电极部分电连接的导线；和
树脂封装部分，密封上述元件安装部分、上述半导体元件、上述引线的一部分以及上述引线框；
上述多条引线包含：
第1引线，以与上述引线框不连续的状态配置；和
第2引线，以与上述引线框一体的连续的状态配置。
在该半导体装置中，通过在半导体元件和引线之间设置引线框，将该引线框以及和该引线框连续的第2引线例如作为电源用引线使用，就可以用数量少的引线向半导体元件的电极部分稳定地提供规定的电压，在可以使电源噪声下降的同时，可以实现工作速度的高速化。
因为与由引线框进行共用化的引线相当条数的引线可以作为例如信号线用引线使用，所以布线设计的自由度提高。
在上述半导体装置中，上述引线除了以和上述引线框不连续的状态配置的第1引线外，包含与上述引线框一体地连续形成的第2引线。上述引线框由于在多个位置上由第2引线支承，因此可以在规定位置上保持充分的机械强度。因而，即使引线框因自重多少向下方弯曲，也可以充分确保与上述元件设置部分的距离。另外，由于上述第2引线和上述引线框一体地形成，因而可以减少该部分的导线键合工序数，有利于制造加工。进而，由于上述引线与导线相比截面积很大，电阻小，所以可以减少此部分的电压降。
在上述半导体装置中，上述元件安装部分的元件设置面，最好将构成上述第1引线的内部引线的前端延伸至在平面上观察时是重叠的位置上。如果采用这样的结构，则在内部引线的导线键合时，可以将上述元件设置面兼作为支承内部引线的前端部分的台使用。
在上述半导体装置中，构成上述第1引线的内部引线，在确保对于上述元件安装部分的元件设置面在弹性变形的范围内可以接触的自由端的状态下由绝缘性的引线支承部分支承，并且最好通过该引线支承部分与上述元件安装部分和上述引线接合。如果采用该结构，则在导线键合工序中，上述内部引线以引线支承部分为支承点，通过其自由端向下方变形与上述元件设置面接触，就可以在可靠并稳定地进行导线的连接的同时，可以由引线支承部分可靠地固定内部引线。
另外，上述元件安装部分，希望用热传导性高的材料构成以提高散热性。
进而，上述元件安装部分，不只具有优异的热传导性，而且通过用具有导电性的材料，例如，铜、铝、金或银等的金属，或以这些金属为主要成分的合金形成，就可以将该元件安装部分作为接地部分使用。
例如，在对元件安装部分加上负的电位，对引线框加上正的电位时，因为以从元件安装面浮起的状态配置引线框，所以如果进行树脂封装，则成为与在两者之间连接电容器一样的状态，可以谋求降低噪声。
另外，在上述半导体装置中，希望上述半导体元件的电极部分可以接地的第1导电层以及上述第1引线可以接地的第2导电层的至少一方形成在上述元件设置面上。如果采用该构成，则可以在任意区域进行半导体元件的电极部分的接地以及第1引线的接地，其结果，可以减少接地用的引线，这样还可以提高引线布线设计的自由度。
作为可以如此接地的导电层，例如可以通过电镀例如银、金、钯、铝等的金属来形成。
上述第1导电层以及第2导电层，也可以相互分开形成，或连续地形成。
进而，在上述半导体装置中，希望在形成上述第1导电层以及第2导电层的区域以外的元件安装部分的表面上形成绝缘层。这样的绝缘层，例如希望由对构成元件安装部分的金属进行氧化处理得到的金属氧化膜构成。通过形成该绝缘膜，就可以防止引线以及引线框和具有导电性的元件安装部分的短路。进而，在上述绝缘层由金属氧化膜形成时，通常因为该氧化膜呈黑色等的暗色，所以不仅在导线键合中的图形识别中的引线识别变得容易，而且该金属氧化膜与金属相比和构成树脂封装部分的树脂的密合性好，具有提高封装的机械强度的优点。
在上述半导体装置中，上述元件安装部分可以是埋设在树脂封装部分内部的类型，或一部分露出的类型的任何一种，但是从散热效率这一点看，最好是露出的类型。
例如，上述元件安装部分，最好是由包含上述元件设置面的大直径部分和从该大直径部分突出的小直径部分构成，其断面形状大体呈凸状。如果采用此结构，则因为可以使元件安装部分的表面积增大，所以，在半导体元件上产生的热，可以通过元件安装部分高效率地散出，进而，通过从树脂封装部分露出的面向外部发散，可以进行高效率的散热。如果采用该元件安装部分，则因为可以使安装半导体元件的元件设置面和从树脂封装部分露出的面的距离增大，所以可以抑制对半导体元件和布线产生恶劣影响的气体或水分等的侵入。另外，为了提高元件安装部分和树脂封装部分的接合力，例如，希望在上述元件安装部分的小直径部分上形成底切(undercut)，或在除小直径部分的区域外的大直径部分中在厚度的方向上形成连通的树脂连通孔。
在上述半导体装置中，上述引线框，最好在导线键合的图形识别中具有作为标记功能的识别用的突起或切槽。由于形成这样的识别用突起或切槽，因而具有在导线键合时正确并且容易识别在图形识别中的键合位置的优点。
上述引线框，其平面形状大致由矩形的环构成，最好该环的4角由支承杆支承。用该支承杆可以确保支承引线框。
上述引线框，在其平面上看的外径，相对于在上述树脂封装部分的平面上看的外径，希望在15～80％，最好在20～70％的范围内。上述数值范围的下限，主要依赖设置在元件安装部分上的半导体元件的尺寸。即，引线框的内径至少被设定为可以确保不与半导体元件接触的充分的空间。另外，上述数值范围的上限主要被设定为可以确保引线框和不连续的上述第1引线的配置区域。再有，如果上述引线框比上述上限值大，则引线框容易因自身重量变形，引线框和元件设置面容易短路。
引线框在实用上，其宽度希望设置为0.1～2mm，最好设置为0.2～1mm。引线框的宽度由半导体元件的设计事项、机械强度、导线键合、蚀刻加工等的因素决定。
本发明的树脂封装型半导体装置的制造方法，最好包含以下工序(a)至(d)。
(a)在元件安装部分的元件设置面的规定位置上用粘接剂，最好是导电性的粘接剂粘接半导体元件；
(b)在上述元件安装部分的元件设置面上配置绝缘性的引线支承部分，在该引线支承部分上配置至少将引线框、处于与上述引线框不连续的状态的第1引线，以及处于与上述引线框连续的状态的第2引线一体地形成的引线框，通过上述引线支承部分粘接固定上述元件安装部分和上述引线框；
(c)用导线键合方法至少形成包含电连接上述第1引线和上述半导体元件的电极部分的导线，以及电连接上述引线框和上述半导体元件的电极部分的导线的导线组；以及，
(d)在金属模中固定在上述工序(a)～(c)中形成的部件，由模塑形成树脂封装部分。
另外，在上述工序(c)中，最好以这样的状态形成与上述引线和上述半导体元件的电极部分连接的导线，即，用引线压脚压住上述引线，使其前端部分接触上述元件安装部分的元件设置面。
如果采用这些制造方法，则可以高效率地制造本发明的半导体装置。
图1是示意性地展示本发明的第1实施例的主要部分的平面图。
图2是示意性地展示沿图1中的II-II线切断的状态下的断面图。
图3是放大展示图1所示的主要部分的断面图。
图4是展示内部引线的导线键合工序的说明图。
图5是展示图4中的导线键合结束的状态的说明图。
图6是示意性地展示在第1实施例的半导体装置的制造中使用的引线框的平面图。
图7是用于说明在第1实施例的半导体装置的制造加工中的模塑的图。
图8是示意性地展示本发明的第2实施例中的半导体装置的主要部分的平面图。
图9是示意性地展示沿图8中的IX-IX线切断的状态的断面图。
图10A是示意性地展示接地面的变形例的纵断面图，图10B是其平面图。
图11是示意性地展示本发明的第3实施例的半导体装置的主要部分的平面图。
图12是示意性地展示本发明的第4实施例的半导体装置的主要部分的平面图。
图13是示意性地展示本发明的第5实施例的半导体装置的主要部分的平面图。
图14A是示意性地展示本发明的第6实施例的半导体装置的纵断面图，图14B是放大展示图14A所示的元件安装部分的图。
图15A～图15D，是展示图14A、14B所示的元件安装部分的制造加工的说明图。
图16是示意性地展示本发明的第7实施例的半导体装置的纵断面图。
图17是示意性地展示本发明的第8实施例的半导体装置的纵断面图。
图18是说明在半导体元件的电极焊区上进行导线键合的顺序的图。
图19A～图19D是展示与树脂封装有关的优选的实施例。
(第1实施例)
图1是在除去树脂封装部分的状态下示意性地展示本发明的第1实施例的半导体装置的平面图，图2是示意性地展示沿图1的II-II线切断的状态下的断面图。
本实施例的半导体100具有：元件安装部分10；接合在该元件安装部分10的元件设置面12上的半导体元件20；通过引线支承部分50固定在上述元件安装部分10上的多条引线(引线组)30；和设置在上述半导体元件20的外侧上的引线框36。
上述元件安装部分10，如图2清楚显示的那样，由大直径部分10a和从该大直径部分10a突出的小直径部分10b构成，断面形状大致呈凸形。大直径部分10a的下面构成元件设置面12，小直径部分10b的上面构成露出面14。
在上述元件设置面12上，如图1所示，形成了包含设置半导体元件20的区域并具有比该区域大的表面积的第1导电层18a、和在离开该第1导电层18a的位置上的多个点状的第2导电层18b。在除了这些导电层18a、18b的元件安装部分10的表面上形成绝缘层16。
上述元件安装部分10，也可以由环氧树脂和陶瓷构成，但是最好由热传导率高且具有导电性的材料，例如由铜、铝、银或金等的金属或以这些金属为主要成分的合金构成。尤其是在考虑经济性的情况下，最理想的是铜。
作为上述导电层18a、18b的材料并不特意限制，例如可以列举银、金、钯、铝等，如果考虑导电性以及与半导体元件20的粘接性，则最好是银。这些导电层18a、18b，例如可以由电镀、粘接等的方法形成。这些电镀层18a、18b在以后详细叙述，作为接地面使用。
另外，上述绝缘层16，在具有良好绝缘性的范围内并不特意限制其材料，例如最好是例如氧化处理构成元件安装部分10的金属得到的金属氧化膜。例如，当用铜构成元件安装部分10时，通过用强碱性处理液氧化处理表面就可以得到绝缘层。另外，当用铝构成元件安装部分10时，也可以是由阳极氧化而得到的氧化膜(Alumite(商标))构成的绝缘层。通过设置该绝缘层16，就可以防止引线30以及引线框36和元件安装部分10的短路。进而，例如由氧化铜构成的绝缘层16，通常呈黑色或茶色等的暗色，因此，在导线键合中的图像识别中，不仅确认引线30变得容易，而且，由于和构成树脂封装60的树脂的密合性好，所以封装的机械强度提高。
在形成于上述元件安装部分10的元件设置面12上的第1导电层18a上，例如用银膏(paste)粘接固定上述半导体元件20。而且，在半导体元件20的表面上，以规定的排列形成多个电极焊区22。
另外，在上述元件设置面12上，靠粘接沿着其周边连续地固定引线支承部分50。该引线支承部分50，由具有绝缘性的树脂，例如聚酰亚胺树脂、环氧树脂等的热硬化性树脂等的条状部件构成。
构成上述引线30的内部引线32由以和上述引线框36不连续的状态配置的第1内部引线32a、以和上述引线框36一体地连续的状态配置的第2内部引线32b构成。
上述内部引线32(32a、32b)，如图3放大所示，在距离第1内部引线32a的前端的规定距离L的位置上，靠粘接固定在引线支承部分50上，因而，内部引线32通过引线支承部分50固定在元件安装部分10上。
换句话说，将引线支承部分50以比较窄的幅宽W设置在元件安装部分10的外周部分，使其只支承内部引线32的一部分。引线支承部分50由树脂构成，在其性质方面具有吸水性，但由于如上所述以窄的宽度来构成，所以能尽可能减少吸收的水分。进而，引线支承部分50，被设置成避开第1内部引线32a的导线键合区域。
第1内部引线32a和半导体元件20的电极焊区22，靠金、银等的导线40(例如信号用导线42)进行电连接。
第1内部引线32a和电极焊区22的导线键合的形态如图4以及图5所示。进而，如果使导线键合从导线短到长的顺序进行，则可以避免夹着导线的夹具挂住已完成键合的导线并将其切断的现象。
首先，如图4所示，如果用引线压脚1A、1B从上方向下压各第1内部引线32a的自由端，则各内部引线32a由于前端处于自由状态，因此将引线支承部分50作为支点而自由端向下方变形，端部与元件设置面12接触。在该状态下，通过进行导线键合，就可以可靠并且稳定地进行导线40(42)的连接。
总之，由于引线支承部分50由树脂构成，因此容易因导线键合时的热而变软，但如上所述，因为引线支承部分50，被设置在避开导线键合的区域，所以难于受到热的影响。而且，由于引线支承部分50成为缓冲垫，因而可以消除难于进行导线键合的问题。
在导线键合结束后，通过使引线压脚1A、1B脱离开，如图5所示，各第1内部引线32a就可以靠其弹性恢复支承在原来的水平状态。而且，各内部引线32和元件安装部分10靠绝缘性的引线支承部分50电绝缘。
如果考虑这样的键合加工以及内部引线的机械的稳定性，则要求第1内部引线32a：其自由端在弹性变形范围内具有其端部与元件设置面12接触的充分的长度，以及在键合结束后具有可以完全恢复到原来水平状态的机械强度等。可将第1内部引线32a的自由端的长度和机械强度设定为可以满足这些条件，这些条件根据器件的尺寸、半导体元件的设计事项以及引线的强度等可以取得各种形态。另外，要求引线支承部分50：可以稳定地支承内部引线32、具有可以使内部引线32和元件安装部分10电绝缘的充分的厚度，以及在热加工时变形、变质少等。
如果考虑以上各点，则如图3所示，在将引线支承部分50的宽度设置为W、将引线支承部分50的厚度设置为T、将第1内部引线32a的自由端的长度设置为L、将内部引线32的厚度设置为t时，作为设计规则的一例，可以列举以下的数值。
W：0.5～2mm
T：0.025～0.125mm
t：0.10～0.30mm
L：2.0mm以上
下面，参照图1以及图3叙述接地用导线的连接。
上述元件安装部分10的导电层18a以及18b具有作为接地面的功能。即，通过用接地用的导线44a连接第1导电层18a的露出面和多个接地用电源焊区22，就可以将第1导电层18a的露出面作为接地用而共用化。另外，通过用接地用导线44b连接第2导电层18b和第1内部引线32a，就可以将第2导电层18b作为引线的接地面使用。这样，导电层18a以及18b，就分别具有作为接地用电极焊区22以及第1内部引线32a的各自或共用化的接地面的功能。其结果，可以将与作为接地而被共用化的引线相当的条数的引线例如作为信号用引线使用，布线设计的自由度增加。
作为用导电层18a以及18b接地的形态有多种，例如可以列举以下的情况。
a.在半导体元件20旁边不接地，而1个或多个第1内部引线32a接地的情况下，可以将半导体元件20的背面电位定为接地电位。
b.在半导体元件20的多个电极焊区22接地，而1个乃至少数的第1内部引线32a接地的情况下，用1个或少数的引线可以得到很多半导体元件的接地点，并且可以得到稳定的接地电位。
c.在半导体元件20的一个电极焊区和1个第1内部引线32a接地的情况下，因为半导体元件的背面、半导体元件的接地用电极焊区以及引线的接地相通，可以将它们设置为相同电位，所以半导体元件的电位稳定，工作稳定化。
进而，接地用导线的连接也和导线键合一样，最好从导线短到长的顺序进行。
上述引线框36，被设置在半导体元件20和第1内部引线32a之间，处于和两者不接触的状态，为了防止短路，最好设置在相对于导电层18a、18b在平面上看处于偏移的位置上。该引线框36的平面形状大致呈矩形环，在其4角分别由支承杆38稳定地支承、而支承杆38分别由上述引线支承部分50固定其一部分。在该实施例中，上述支承杆38没有作为引线的功能。
另外，在引线框36上，如图1所示，在规定的位置上形成有多个识别用的突起36a。该识别突起36a，使识别导线键合时的键合位置变得容易。即，事先存储半导体元件20上的电极焊区22的基准坐标和引线框的键合位置的基准坐标，进而，通过图像识别检测出在实际键合中的电极焊区以及引线框的各位置坐标的差，在以其为基础计算修正坐标后，自动并连续的进行导线键合，但是上述识别用突起36a具有作为在图像识别中的键合位置检测时的标记的功能。另外，虽然未图示，但也可以由形成在引线框36上的切口部分构成同样的识别部分代替识别用突起36a。
上述引线框36以及和该引线框36连续的第2内部引线32b，例如可以作为电源电压(Vcc)引线或基准电压(Vss)引线使用。在将该引线框36例如作为Vcc引线使用时，通过由电源用导线46分别连接多个电源用电极焊区22和引线框36，就可以大幅度减少电源用的引线的数目。因而，可以相对增加能作为信号用引线使用的引线，可以提高半导体元件的电极焊区和引线的导线布线的自由度，有利于设计。
另外，由于具有引线框36，因此对于半导体元件20表面的哪个位置都可以提供规定的电源电压或基准电压，可以在降低电源噪声的状态下谋求使工作高速度化。
进而，因为引线框36位于半导体元件20的外侧，空间的限制少，所以可以使引线框36的宽度充分的大。因而，在将引线框36作为电源用引线使用时，可以减小其电阻，并可以在任何位置提供稳定的电压。
再有，在将引线框36作为电源用引线使用时，由于导电层18a以及导电层18b面对引线框36，所以成为和电容相同的状态，在使电源噪声减少的同时，可以达到高速工作。
进而，作为特征的是，引线框36在支承杆38以外，是处于由多个第2内部引线32b吊起的状态，因此，可以确保充分的支承强度。因而，即使引线框36因自重向下方弯曲，也可以以规定值，例如在3.0μm以上保持与上述元件安装部分10的间隙。另外，第2内部引线32b由于具有比键合导线大的截面积，因此可以使其电阻减小，可以在电压降小的状态下向上述引线框36提供稳定的电压。进而，由于第2内部引线32b与上述引线框36形成一体，因此不需要用于连接两者的导线键合工序，有利于制造加工。
如上所述，主要考虑半导体元件的设计事项以及引线框36的支承强度设定第2内部引线32b的条数和配置。如果从支承引线框36这一点看，则希望第2内部引线32b配置成相对引线框36的各边对称，但并不限于此，只要确保和元件设置面12的间隙，可以根据器件的尺寸、形状等得到各种形态。即，在引线框36的各边上第2内部引线32b的条数和配置可以不同，另外，也可以存在没有第2内部引线32b的引线框36的边。
以下，说明本实施例的半导体装置100的制造方法。
首先，参照图6说明引线框1000。引线框1000如下所述地形成，例如，在基板框架70上，以规定的配置一体地支承由第1内部引线32a以及第2内部引线32b构成的内部引线32和由外引线34构成的引线30、引线框36以及支承杆38。而外引线34由闭合杆(dam bar)72相互连结，增强引线框。内部引线32从外引线34延伸设置以便保留中央的规定区域(器件孔(hole))。而且在此区域内配置引线框36，该引线框36的4角由支承杆38支承，进而，在各边的多个位置上由第2内部引线32b支承。将各支承杆38连接在闭合杆部分72上。
另一方面，元件安装部分10如图1以及图2所示，在由大直径部分10a和小直径部分12b构成的元件安装部分主体的规定区域上，例如由镀银形成导电层18a、18b。而后，通过在遮挡这些导电层18a、18b的状态下将元件安装部分主体在例如Meltex株式会社产的「Ebonol(商标)」中浸泡数秒，氧化处理其表面，形成绝缘层16。这样形成的绝缘层，例如具有2～3μm的膜厚，其电阻率在1013Ωcm以上，可以认为具有良好的绝缘性。
另外，不用说，和上述的方法相反，也可以在形成绝缘层16后形成导电层18a、18b。
在这样得到的元件安装部分10的元件设置面12的规定位置上用银膏等的导电性粘接剂粘接半导体元件20。此后，使元件安装部分10、引线支承部分50以及引线框架1000的位置对齐重合，用例如环氧树脂等的粘接剂热压粘接3者，使其相互固定。接着，用通常的方法，用导线键合装置以规定的配置键合信号用导线42、接地用导线44a、44b以及电源用导线46。
在该导线键合中，例如，以接地用导线的键合、电源用导线的键合、接着是信号用导线的键合的顺序，从键合距离短的地方开始进行键合，由此就可以在键合工序中防止例如和相邻的导线的接触，其结果，可以进行可靠的导线键合。
进而，使用通常使用的模塑工艺用环氧树脂等形成树脂封装部分60。这时，以元件安装部分10的露出面14从树脂封装部分60露出的状态进行模塑。
图7是展示模塑工艺中的金属模80和元件安装部分10以及引线支承部分50的关系的一例的示意图。如图所示，元件安装部分10的高度h1和引线支承部分50的高度(厚度)h2的和h1+h2，最好与下金属模82的内腔84的深度H大致相等。具体地说，例如当引线支承部分50的厚度h2是0.05～0.5mm时，内腔84的深度H和元件安装部分10的高度h1的差H-h1最好是0～0.5mm。这样，通过设定元件安装部分10的高度h1、引线支承部分50的厚度h2以及内腔84的深度H，就可以在正确确定半导体元件20以及引线框1000的位置的状态下，进行树脂的模塑，并且，可以在元件安装部分10的露出面14可靠从树脂封装部分60露出的状态下形成。
接着，切断如图6所示的基板框架70以及闭合杆72，进而根据需要形成外引线34。
如果归纳本实施例的半导体装置100的主要的功能或作用，则如下。
(1)在该半导体装置100中，半导体元件20发出的热通过热传导性高的元件安装面10高效地散出，而且是通过从树脂封装部分60露出的露出面14向外部发散。通过将元件安装部分10的形状设置成断面大致呈凸状的形状，就可以增大元件安装部分10的表面积，可以提高散热效率。
另外，通过将安装半导体元件20的元件设置面12和相反的面设置为阶梯结构，就可以增大从露出面14至元件设置面12的距离，可以抑制因来自外部的气体或水分等的侵入造成的元件特性的劣化。
进而，由于在元件安装部分10的表面具有绝缘层16，因此可以防止引线30以及引线框36和元件安装部分10的短路。另外，由于绝缘层16呈暗色，因此不仅使导线键合中的引线识别变得容易，而且，绝缘膜16还具有提高和树脂封装部分60的密合性的效果。
(2)通过在半导体元件20和引线30之间设置引线框36，将该引线框36例如作为电源用引线(Vcc或Vss引线)使用，就可以用少量的引线30向形成在半导体元件20的任意位置上的电源用电极焊区22稳定地提供规定的电压，可以使电源噪声下降，实现工作的高速化。
另外，由于可以用引线框36使电源用引线共有化，将该共有化部分的引线例如作为信号用引线使用，因此布线设计的自由度提高。
(3)由于在支承杆38以外引线框36处于由多个第2内部引线32b吊起的状态，因此可以确保充分的支承强度。因而，引线框36即使因自重而向下方弯曲，也可以和上述元件安装部分10保持规定的间隙。另外，第2内部引线32b，与键合导线相比，其电阻小，可以在电压降小的状态下向上述引线框36提供稳定的电压。进而，第2内部引线32b由于与上述引线框36形成一体，因此不需要导线键合的工序，有利于制造加工。
(4)通过在元件安装部分10的元件设置面12上设置与具有导电性的元件安装部分主体电连接的导电层18a或18b，并且经接地用导线44a、44b分别使半导体元件20的接地用电极焊区22或引线30与上述导电层18a或18b连接，就可以在任意区域进行接地。其结果，由于可以减少接地用的引线，因此，可以利用该部分的引线作为例如信号用引线，从这一点看也使引线配置设计的自由度提高。
(第2实施例)
参照图8以及图9说明本实施例的半导体装置200。进而，在这些图中，与上述第1实施例的半导体装置100实质上具有同样功能的部件赋予同一符号，并省略其详细说明。
本实施例的半导体装置200，与上述第1实施例的半导体装置100不同的第1点是，元件安装部分10的平面形状是由长边和短边构成的长方形状，引线支承部分由短边一侧、即沿长边相对的一对引线支承部分52、54构成。
如此部分地设置支承引线部分52、54的理由是，为了确保用于设置半导体元件20以及引线框36的区域，必须使短边方向的内部引线32的长度比长边方向的内部引线32短。即，如果对于短边方向的内部引线32设置引线支承部分，则不能确保在导线键合中需要的第1内部引线32a的自由端的长度L(参照图3)，因而担心不能进行可靠的导线键合。但是，如图9明确展示的那样，短边方向的内部引线32由于与长边方向的内部引线32相比其长度短，因此靠引线框以及引线自身所具有的机械强度即使不能构成与引线支承部分相当的部分，也可以充分保证导线键合时的稳定性。
本实施例的半导体装置200与上述第1实施例的不同的第2点在于，构成第1内部引线32a的接地面的第2导电层18b并不是点状，而是具有沿着引线框36的边连续地延伸的带状。如果采用具有这样细长形状的第2导电层18b，则具有接地用导线44b的形成区域扩大，布线设计更容易的优点。
本实施例的半导体装置200与上述第1实施例不同的第3点在于，在除去小直径部分10b的区域的大直径部分10a中，形成了连通厚度方向的树脂连通孔62。由于形成该树脂连通孔62，构成树脂封装部分60的树脂流入该树脂连通孔62，因此，元件安装部分10和树脂封装部分60的粘接强度增强，进一步增加封装的机械强度。
采用本实施例，也可以实现与上述第1实施例基本相同的功能。即，具有以下的作用效果，第1，由于设置元件安装部分10，而具有良好的散热效果，由于在元件安装部分10的表面设置绝缘层16，从而防止引线30以及引线框36和元件安装部分10的短路；第2，由于设置引线框36，因而可以使例如电源引线共有化，可以向半导体元件20的电源用电极焊区22稳定地提供规定的电压；第3，由于使引线框36和第2内部引线32b一体地连续，因而稳定地保持引线框36，并且向引线框36高效率地提供规定的电压；第4，由于在元件安装部分10上设置导电层18a、18b，因而可以形成共有化的接地面，可以用数量少的引线确保很多的接地点。
(接地面的变形例)
构成接地面的元件安装部分10的导电层的配置并不限于上述实施例，可以得到各种形态。例如，如同10A以及10B所示，也可以由连续地形成半导体元件20的接地区域和内部引线32的接地区域的导电层18c构成接地面。在该实施例的情况下，由于引线框36形成在导电层18c上，所以最好考虑例如加强框36的支承等，以防止两者短路。
(第3实施例)
图11是示意性地展示本发明的第3实施例的半导体装置300的主要部分的平面图。该半导体装置300，在引线框的形状方面与图1所示的第1实施例的半导体装置100不同。而且，由于除引线框以外的构成由于与图1所示的半导体装置100相同，因此赋予同一符号加以说明。
在图11中，引线框336没有图1中的引线框36的识别用突起36a。如上所述，该识别用突起36a，是为了使键合位置的确认变得容易，但是即使将其省略，引线框自身的功能也不会有什么劣化。
但是，因为难于识别键合位置，所以希望用其它的方法弥补。例如有下述方法，首先，作为容易识别键合位置的部位，先连接半导体元件10的电极焊区22和第1内部引线32a，以该导线为基准，识别引线框336中的键合位置等。
(第4实施例)
图12是示意性地展示本发明的第4实施例的半导体装置400的主要部分的平面图。该半导体装置400，在第2导电层的形状方面与图1所示的第3实施例的半导体装置300不同。然而，由于除第2导电层以外的构成与图11所示的半导体装置300相同，因此赋予相同的符号加以说明。
与在图11中，以点状形成多个第2导电层18b，与此相反，在图12中，在第1内部引线32a和引线框336之间的区域中以矩形环状形成第2导电层418b。
这样一来，与其在多个地方形成第2导电层，不如可以简单地形成包围引线框336的形状的导电层。
(第5实施例)
图13是示意性地展示本发明第5实施例的半导体装置500的主要部分的断面图。该半导体装置500，在第1导电层的形状方面与图2所示的半导体装置100不同。然而，由于除第1导电层以外的结构与图2所示的半导体装置100相同，因此赋予同一符号加以说明。
在图2中，第1导电层18a具有比设置半导体元件20的区域大的表面积，与此相反，在图13中，第1导电层518a具有比设置半导体元件20的区域小的表面积。
这样设置的理由如下。即，如上所述，第1导电层18a由镀银等形成，但该镀银等使得和构成树脂封装部分60的树脂的粘接性差。而相反，绝缘层16由氧化处理形成，与树脂的粘接性良好。因而，如图2所示，第1导电层18a如果被设置成露出在半导体元件20的外侧，则在该部分上，和树脂封装部分60的粘接性稍差。
因此，如图13所示，将第1导电层518a设置成比设置半导体元件20的区域小的表面积，使得第1导电层518a不从半导体元件20露出。这样一来，由于树脂封装部分60不与第1导电层518a接触，因此可以进行更完全的树脂封装。
而如果这样构成第1导电层518a，则由于不能连接接地用导线44a，所以最好形成与该第1导电层518a分开的导电层518b(参照图13)。该导电层518b，被形成在从半导体元件20的背面隔开的区域，使得与树脂封装部分60的粘接不良的影响不传给半导体元件20。
(第6实施例)
图14A以及14B是示意性地展示本发明的第6实施例的半导体装置600的断面图。在该半导体装置600中，在与上述第1实施例的半导体装置100实质上具有相同功能的部件上赋予相同的符号，并省略其详细说明。
在本实施例中，与半导体装置100不同的特征的部分是元件安装部分10的形状不同。具体地说其不同点的特征是，小直径部分10b，形成的露出面14的宽度X比在其下方位置的与上述露出面14平行的面的宽度Y大，形成所谓的底切状。由于形成这样的底切状，所以该小直径部分10b具有防止树脂封装部分60脱出的功能，封装的机械强度进一步提高。
另外，由于形成了底切状，因此从露出面14到大直径部分10a的距离增大，可以在一定程度上防止水分的侵入。
再有，在本实施例中，在元件安装部分10的表面不形成导电层以及绝缘层。
以下，参照图15A～15D说明本实施例的元件安装部分10的制造方法的一例。
首先，如图15A所示，在具有与要形成的元件安装部分10同样厚度的铜等的金属板80的一面上，在与元件安装部分10的露出面14相当的部分上以规定的间隔配置第1保护膜82，进而在金属板80的下面形成第2保护膜84。
接着，如图15B所示，将上述保护膜作82、84作为掩模，由使用例如以氯化铁为主要成分的腐蚀液的湿式蚀刻，将金属板80蚀刻成与元件安装部分10的小直径部分10b的厚度相当的深度。
进一步，如图15C所示，在除去上述保护膜82以及84后，如图15D所示，以与元件安装部分10的大直径部分10a相当的规定的间隔，用冲压加工或切削加工等的机械加工分割金属板80，形成元件安装部分10。
在如上所述的工序中，由于在湿式蚀刻中进行各向同性的蚀刻，因此蚀刻侧面构成曲面形状被除去的底切状。
另外，通过进行上述那样的湿式蚀刻，在蚀刻成的表面上形成氧化膜，在成为绝缘膜的同时，成为与构成树脂封装部分60的树脂的粘接性高的膜。
(第7实施例)
参照图16说明本发明的第7实施例的半导体装置700。在图16中，与上述第6实施例实质上相同的部分赋予相同的符号，并省略其详细说明。
在本实施例中，其特征是，在元件安装部分10的表面形成了由例如软钎料构成的导电层64。该导电层64，在例如形成于外引线34的表面上的软钎料镀层34a的形成时在同一工序中形成。通过形成这样的导电层64，就可以提高元件安装部分10的露出面14的防腐蚀作用。另外，由于具有导电层64，因而具有在向元件安装部分10提供包含接地电位的规定的电位的情况下容易进行布线连接和未图示的散热片的安装容易的优点。
如果详细叙述有关散热片的安装，则当用粘接剂安装散热片时，容易因热而脱落，如果用夹子安装散热片，则由于元件安装部分10和散热片的接触面积变小，因而形成由软钎料构成的导电层64来安装散热片是有效的安装方法。
具体地说，预先在散热片上也加上软钎料，将导电层64加热到180℃左右，将散热片一侧加热到300℃，如在约180℃下使两者接触，则软钎料熔化两者的安装结束。而且，由于只在散热片的一侧加高温，将半导体装置700一侧设置为较低的温度，因此可以防止半导体元件20受热。
(第8实施例)
参照图17说明本发明的第8实施例的半导体装置800。
在图17中，在与上述第1实施例实质上相同的部分赋予相同的符号，并省略其详细说明。进而，在图17中，省略说明接地用导线。
在本实施例中，其特征在于：元件安装部分10不从树脂封装部分60露出，设置成封装在树脂封装部分60内的状态。在如此内置元件安装部分10的类型的半导体装置中，散热效率比露出类型的差，但用树脂封装部分60几乎将半导体元件以及其周边的布线部分完全封入，具有可以更有效地防止对这些半导体元件和布线等产生不利影响的物质的侵入。
进而，在本实施例中，由于具有一体地形成在引线30上的支承杆30a，因此，可以可靠地支承引线30，防止其变形。由于上述支承杆30a具有导电性，因此在其前端接触的元件安装部分10的区域上至少需要形成绝缘层16。
在内置元件安装部分10的类型的半导体装置中，最好具有上述支承杆30a，但通过提高引线框的强度等，就不一定需要支承杆。
(导线键合)
接着，图18是说明在半导体元件的电极焊区上进行导线键合的顺序的图。
如图1等所示，在半导体元件20的表面的外周边沿部分上设置有多个电极焊区22，连接在该电极焊区22上的导线40，从半导体元件20的中心以放射状配置。
即，在平面为正方形的半导体元件20的一边上，连接到中央附近的电极焊区22的导线40对于边配置成大致直角方向，与此相反，连接角部附近的电极焊区22上的导线40，对于边倾斜地设置。而且，从一边的中央越接近角部，其倾斜度越大。
如果反过来说，则导线40在角附近以大的倾斜度配置，随着沿电极焊区的排列向着中央方向，倾斜度减小，在中央附近对于上述排列大致呈直角地配置导线。
因此，图18是多少有些夸张的图。
在此，要提出的导线键合的顺序，是从接近角的地方依次向中央方向进行的。换言之，就是按照从相对于电极焊区的排列呈大的倾斜排列设置的导线(在角附近的导线)，向相对于上述排列呈接近直角的角度排列的导线(在中央附近的导线)的顺序，并且，在从倾斜向直角方向变化的方向上进行导线键合。具体地说，在图18中，按照电极焊区22a、22b、22c、…的顺序，连接导线40a、40b、40c…。
这样进行的理由是，如果在反方向上进行导线键合，则夹着导线40的夹具，有时会碰到已经连接的导线40而将其切断。
例如，考虑使电极焊区22从中央向角方向按照22c、22b、22a的顺序连接导线40c、40b、40a的情况。如这样做的话，首先，在连接导线40c后连接导线40b时，夹着导线的夹具(在同一图中用虚线的圆表示)接触导线40c。同样，在连接导线40b后连接导线40a时，夹着导线的夹具与导线40b接触。
这样，如果在半导体元件20的一边从中央向角方向进行导线键合，则夹具碰到已设置的导线。
与此相反，在半导体元件20的一边，当从角向中央方向进行导线键合时，不产生这样的问题。即，首先，在连接导线40a后连接导线40b时，夹着该导线40b的夹具(在同一图中用虚线的圆表示)并不接触已经设置的导线40a。同样，在连接导线40b后连接导线40c时，夹着该导线40c的夹具并不接触已经设置的导线40b。这样，就可以进行良好的导线键合。
(树脂封装工艺)
接着，图19A～19D是展示有关树脂封装的优选实施例的图。
(a)首先，如图19A所示，以规定的配置接合元件安装部分10、半导体元件20、引线支承部分50以及引线30，进而用导线40连接半导体元件20和引线30。
(b)以下，如图19B所示，只在覆盖半导体元件20、引线30，以及导线40的区域，浇注封装熔化或溶液状态的树脂形成树脂封装部分90。如果采用这样的浇注封装，则不会因注入树脂时的压力切断导线40。
(c)以下，如图19C所示，在夹着引线30的状态下，在金属模92、94内配置具有上述部件的元件安装部分10，并注入树脂。在此，由于导线40已经被密封在浇注成的树脂封装部分90内，所以即使进行通常的树脂浇注，也可以保护导线40免受浇注时的压力，防止切断。
这样，如图19D所示，形成树脂封装部分96，制成半导体装置100。

Claims (27)

1.一种树脂封装型半导体装置，包含：
元件安装部分，具有用于设置半导体元件的元件设置面；
半导体元件，被接合在该元件安装部分的上述元件设置面上；
引线框，其以非接触状态连续地包围在上述半导体元件的周围，并且以和上述元件安装面分开的状态配置；
多条引线，在离开上述半导体元件的位置上，配置成通过绝缘引线支承部分与上述元件安装部分绝缘；
导线组，包含与上述引线和上述半导体元件的电极部分电连接的导线以及与引线框和上述半导体元件的电极部分电连接的导线；和
在上述引线框的角部支承上述引线框的多个支承杆；
树脂封装部分，密封上述元件安装部分、上述半导体元件、上述引线的一部分以及上述引线框，
上述多条引线包含：
第1引线，以和上述引线框不连续的状态配置；和
第2引线，以和上述引线框一体的连续的状态配置于相邻的支承杆之间；
上述引线框被上述支承杆和上述第2引线所支承，使得不接触上述元件安装部分和上述半导体元件。
2.如权利要求1所述的树脂封装型半导体装置，其中上述引线框以及上述第2引线作为电源用的引线。
3.如权利要求1或2所述的树脂封装型半导体装置，其中在上述元件安装部分的元件设置面上，构成上述第1引线的内部引线的前端延伸设置到在平面上观察时是重叠的位置上。
4.如权利要求3所述的树脂封装型半导体装置，其中构成上述第1引线的内部引线，相对于上述元件设置部分的元件设置面，在弹性变形范围内以确保可以接触的自由端的状态由绝缘性的引线支承部分支承，并且经由该引线支承部分接合上述元件安装部分和上述引线。
5.如权利要求4所述的树脂封装型半导体装置，其中上述引线支承部分，沿着上述元件设置面的整个边连续地形成。
6.如权利要求4所述的树脂封装型半导体装置，其中在上述元件安装面的外周上部分地形成上述引线支承部分。
7.如权利要求1所述的树脂封装型半导体装置，其中上述元件安装部分由热传导性高的材料构成。
8.如权利要求1所述的树脂封装型半导体装置，其中上述元件安装部分由导电性的材料构成。
9.如权利要求8所述的树脂封装型半导体装置，其中上述元件安装部分单独由铜、铝、银或金，或由这些金属为主要成分的合金构成。
10.如权利要求1所述的树脂封装型半导体装置，其中可使上述半导体元件的电极部分接地的第1导电层，以及可使上述第2引线接地的第2导电层的至少一个形成在上述元件设置面上。
11.如权利要求10所述的树脂封装型半导体装置，其中上述第1导电层以及第2导电层，由从银、金、钯以及铝中选出的至少1种金属构成。
12.如权利要求10或11所述的树脂封装型半导体装置，其中分离地形成上述第1导电层和上述第2导电层。
13.如权利要求10或11所述的树脂封装型半导体装置，其中连续地形成上述第1导电层和上述第2导电层。
14.如权利要求10或11所述的树脂封装型半导体装置，其中在形成了上述第1导电层以及上述第2导电层的区域以外的元件安装部分的表面上形成绝缘层。
15.如权利要求14所述的树脂封装型半导体装置，其中上述绝缘层由对构成上述元件安装部分的金属进行氧化处理得到的金属氧化膜构成。
16.如权利要求1所述的树脂封装型半导体装置，其中上述元件安装部分，由包含上述元件安装部分的大直径部分和从该大直径部分突出的小直径部分构成，其断面形状大致呈凸状。
17.如权利要求16所述的树脂封装型半导体装置，其中上述元件安装部分被设置成其小直径部分从树脂封装部分露出。
18.如权利要求16或17所述的树脂封装型半导体装置，其中上述元件安装部分的小直径部分在其厚度方向上具有底切形状。
19、如权利要求16或17所述的树脂封装型半导体装置，其中上述元件安装部分在除去上述小直径部分的区域的大直径部分中具有在厚度方向连通的树脂连通孔。
20.如权利要求17所述的树脂封装型半导体装置，其中上述元件安装部分在其露出面上具有软钎层。
21.如权利要求1所述的树脂封装型半导体装置，其中上述元件安装部分被埋在树脂密封部分内。
22.如权利要求1所述的树脂封装型半导体装置，其中上述引线框具有在导线键合的图形识别中作为标记功能的识别用的突起或切口部分。
23.如权利要求1所述的树脂封装型半导体装置，其中上述引线框，由平面形状大致为正方形的环构成，在该环的4角由支承杆支承。
24.如权利要求1所述的树脂封装型半导体装置，其中上述引线框的在其平面上看的外径，相对于在上述树脂封装部分的平面看的外径，在15～80％的范围内。
25.一种树脂封装型半导体装置的制造方法，包含以下的工序(a)至(d)：
(a)在元件安装部分的元件设置面的规定的位置上用粘接剂粘接半导体元件；
(b)在上述元件安装部分的元件设置面上配置绝缘性的引线支承部分，在该引线支承部分上，至少配置将引线框、与上述引线框处于不连续的状态下的第1引线、以及和上述引线框处于连续的状态下的第2引线和支承杆一体地形成的引线框，经由上述引线支承部分粘接固定上述元件安装部分和上述引线框；
上述第2引线位于相邻的支承杆之间；
上述引线框被上述支承杆和上述第2引线所支承，使得不接触上述元件安装部分和上述半导体元件；
(c)用导线键合方法形成至少包含电连接上述第1引线和上述半导体元件的电极部分的导线以及电连接上述引线框和上述半导体元件的电极部分的导线的导线组；以及
(d)将在上述工序(a)～(c)中形成的部件固定在金属模中，由模塑形成树脂封装部分。
26.如权利要求25所述的树脂封装型半导体装置的制造方法，其中，在上述工序(a)中使用的粘接剂具有导电性。
27.如权利要求25或26所述的树脂封装型半导体装置的制造方法，其中在上述工序(c)中，连接上述第1引线和上述半导体元件的电极部分的导线，以由引线压脚压下上述第1引线使其前端部分与上述元件安装部分的元件设置面接触的状态下被形成。
CN97190838A 1996-07-03 1997-06-27 树脂封装型半导体装置及其制造方法 Expired - Fee Related CN1132244C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19278096 1996-07-03
JP192780/96 1996-07-03
JP192780/1996 1996-07-03

Publications (2)

Publication Number Publication Date
CN1197546A CN1197546A (zh) 1998-10-28
CN1132244C true CN1132244C (zh) 2003-12-24

Family

ID=16296891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97190838A Expired - Fee Related CN1132244C (zh) 1996-07-03 1997-06-27 树脂封装型半导体装置及其制造方法

Country Status (8)

Country Link
US (1) US6133623A (zh)
EP (1) EP0848423B1 (zh)
JP (1) JP3944913B2 (zh)
KR (1) KR19990044365A (zh)
CN (1) CN1132244C (zh)
DE (1) DE69735361T2 (zh)
TW (1) TW379850U (zh)
WO (1) WO1998001907A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
CN100370612C (zh) * 1998-12-02 2008-02-20 株式会社日立制作所 半导体装置
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2001358276A (ja) * 2000-06-12 2001-12-26 Mitsui High Tec Inc 半導体装置およびリードフレーム
US6509642B1 (en) * 2000-07-28 2003-01-21 Agere Systems Inc. Integrated circuit package
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) * 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
DE10245452A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Verfahren zum Bestimmen der Anordnung von Kontaktflächen auf der aktiven Oberseite eines Halbleiterchips
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
KR100635386B1 (ko) * 2004-11-12 2006-10-18 삼성전자주식회사 고속 신호 처리가 가능한 반도체 칩 패키지
KR100639948B1 (ko) * 2005-08-22 2006-11-01 삼성전자주식회사 이원 리드 배치 형태를 가지는 리드프레임 패키지
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7863761B2 (en) * 2006-08-03 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with molding vents
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8754513B1 (en) * 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
US8304865B2 (en) 2009-09-16 2012-11-06 Advanced Semiconductor Engineering, Inc. Leadframe and chip package
TWI405316B (zh) * 2009-09-16 2013-08-11 Advanced Semiconductor Eng 導線架及晶片封裝體
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
JP5761280B2 (ja) * 2013-09-12 2015-08-12 株式会社デンソー 半導体パッケージおよびその製造方法
CN112151510B (zh) * 2020-09-11 2022-08-02 安徽龙芯微科技有限公司 一种具有接地环的堆叠封装件及其加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH04174551A (ja) * 1990-07-20 1992-06-22 Hitachi Ltd 半導体装置及びその製造方法
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH05221694A (ja) * 1992-02-12 1993-08-31 Fujikura Ltd 光ファイバテープ心線の製造方法
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2848151B2 (ja) * 1992-08-20 1999-01-20 トヨタ自動車株式会社 ディファレンシャル装置のバックラッシシム選択方法
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
US5723899A (en) * 1994-08-30 1998-03-03 Amkor Electronics, Inc. Semiconductor lead frame having connection bar and guide rings

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193156A (ja) * 1987-10-05 1989-04-12 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH04174551A (ja) * 1990-07-20 1992-06-22 Hitachi Ltd 半導体装置及びその製造方法
JPH0521694A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH05221694A (ja) * 1992-02-12 1993-08-31 Fujikura Ltd 光ファイバテープ心線の製造方法
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR19990044365A (ko) 1999-06-25
DE69735361T2 (de) 2006-10-19
EP0848423A1 (en) 1998-06-17
EP0848423A4 (en) 1999-08-25
TW379850U (en) 2000-01-11
US6133623A (en) 2000-10-17
DE69735361D1 (de) 2006-04-27
WO1998001907A1 (en) 1998-01-15
CN1197546A (zh) 1998-10-28
EP0848423B1 (en) 2006-03-01
JP3944913B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
CN1132244C (zh) 树脂封装型半导体装置及其制造方法
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
CN1188019C (zh) 管芯引线框组合和将引线框安装到半导体管芯上的方法
CN100347857C (zh) 功率半导体装置
CN1882224A (zh) 配线基板及其制造方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1297253A (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1344014A (zh) 半导体器件和半导体组件
CN1649098A (zh) 半导体器件
CN1424757A (zh) 半导体器件及其制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1581474A (zh) 无引线型半导体封装及其制造方法
CN1992259A (zh) 具有半导体元件、绝缘基板和金属电极的半导体器件
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1691327A (zh) 半导体器件
CN1123469A (zh) 半导体器件
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1440063A (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1138303C (zh) 树脂密封型半导体装置及其制造方法
CN1109217A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1027971

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031224

Termination date: 20140627

EXPY Termination of patent right or utility model