CN1135601C - 半导体衬底的制造方法 - Google Patents

半导体衬底的制造方法 Download PDF

Info

Publication number
CN1135601C
CN1135601C CNB971095361A CN97109536A CN1135601C CN 1135601 C CN1135601 C CN 1135601C CN B971095361 A CNB971095361 A CN B971095361A CN 97109536 A CN97109536 A CN 97109536A CN 1135601 C CN1135601 C CN 1135601C
Authority
CN
China
Prior art keywords
porous
substrate
layer
single crystal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971095361A
Other languages
English (en)
Other versions
CN1169025A (zh
Inventor
坂口清文
夫
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1169025A publication Critical patent/CN1169025A/zh
Application granted granted Critical
Publication of CN1135601C publication Critical patent/CN1135601C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

制造质量好重复性好的SOI衬底的方法。同时，重复使用晶片实现节约资源降低成本。该方法包括以下步骤：粘接第1和第2衬底的主表面，第1衬底是Si衬底，其中通过多孔Si层形成至少一层无孔薄膜；露出由第1和第2衬底构成的粘接衬底侧表面中的多孔硅层；氧化粘接衬底分割多孔Si层；除去由分割多孔Si层而分开的第2衬底上的多孔Si和氧化多孔Si层。

Description

半导体衬底的制造方法
本发明涉及半导体衬底的制造方法，特别涉及在介质隔离或绝缘体上的单晶半导体和Si衬底上的单晶化合物半导体的制造方法，还涉及电子器件和在单晶半导体层中制成的集成电路适用的半导体衬底的制造方法。
绝缘体上的单晶硅半导体层的形成已广泛地成为已知的绝缘体上的硅(SOI)技术，对此已进行了大量研究。因为，用SOI技术获得的器件有许多优点，这些优点是用于制作硅集成电路的普通体硅衬底无法获得的。即，用SOI技术能获得以下优点，例如：
1、容易介质隔离，可实现高集成度。
2、耐辐射性好。
3、寄生电容减小，能提高工作速度。
4、可省去阱工艺。
5、能防止闩锁。
6、用薄膜结构能制成全耗尽型场效应晶体管。
以下的文章中对这些优点有更详细的描述。如[Special Issue：″Single-Crystal Silicon on non-Single-Crystal insulators″；edited byG.W.Cullen，Journal of Crystal Growth，volume 63，No3，pp.429-590(1983)]。
近年来，为实现提高MOSFET的速度和减少功耗有很多关于用SOI作衬底的报道(IEEE SOI Conference 1994)。由于SOI结构在器件下有绝缘层，与用体硅晶片构成器件相比，用它可以简化器件的隔离工艺，因而能减少器件的制造工艺步骤。即，与在体硅上制造MOSFET和IC相比，除了提高性能还会使包括晶片价格和工艺费用在内的总成本下降。
而且，由于驱动力提高，可增加全耗尽型MOSFET的速度和减少其功耗。通常，用沟道区的杂质浓度来确定MOSFET的阈值电压(Vth)，用SOI制造的全耗尽型(FD)MOSFET其耗尽层厚度不受SOI的膜厚影响。因此，为了制造成品率高的大规模集成电路，非常希望SOI的膜厚均匀。
另一方面，化合物半导体上制成的器件有用Si无法达到的高性能，例如，高速运行，和光辐射等等。目前，大多数这些器件是在GaAs等化合物半导体衬底上生长的外延层中制造的。但是，化合物半导体衬底的缺陷是价格昂贵，机械强度低，不能制成大面积晶片等等。
由于存在这些缺陷，企图在Si晶片上异质外延生长化合物半导体，它价廉，机械强度大，能制成大面积晶片。
关于制作SOI衬底，从70年代就很活跃。最近的许多研究集中在兰宝石衬底上异质外延生长单晶硅作为绝缘体(SOS：兰宝石上的硅)的方法，在多孔硅氧化基础上的介质隔离形成SOI结构的方法(FIPOS：多孔氧化硅完全隔离)，和氧离子注入法。
FIPOS是在P型Si单晶衬底表面上用质子注入(Imai et a1.J.Crystal Growth.Vol 63，547(1983))或外延生长并刻图，在HF溶液中阳极氧化只使P型Si衬底表面多孔化，以环绕Si岛，然后，再增强氧化使n型Si岛介质隔离，而在岛状图形中形成n-型Si层的方法。这种方法的缺点是，对器件设计的自由度受到限制，因为，在器件制造之前就确定了隔离的Si区。
氧离子注入法又称作SIMOX法，它是由K.Izumi首先报道的。首先，按1017-1018/cm2的浓度将氧离子注入Si晶片中，之后，在1320℃的高温下在氩-氧气氛中对晶片退火。结果，在深度相当于离子注入射程(RP)附近注入的氧离子与Si键合形成氧化硅层。那时，氧化硅层上面的因注入氧离子而非晶化的硅层再结晶，形成单晶硅层。以前表面Si层中高达105/cm2的结晶缺陷因氧的注入量调节到约4×1017/cm2而下降到102/cm2。但是，因为注入能量范围窄，为了保持氧化硅层的膜质量所需的注入剂量以及表面Si层的结晶度等因素，所以，表面Si层的膜厚和埋入的氧化硅层(BOX：埋入的氧化物)的膜厚限定在特定值。为使表面硅层达到规定厚度，必须进行牺牲氧化或外延生长。这时会有膜厚均匀度受损的缺点，造成膜厚均匀度变坏的原因是，该工艺影响膜厚分布。
还报道了在BOX中存在称作管子(pipes)的氧化硅的畸形区。其原因之一是可以想像到的污染，如灰尘注入。在包括管子的那些部分，器件特性会由于有源层与支承衬底之间出现漏电流而变坏。
由于SIMOS的离子注入剂量大于上述的正常半导体工艺用的离子注入剂量，尽管所用设备已改进，但离子注入的时间仍很长。由于用预定电流量的离子束的光栅扫描或扩展离子束进行离子注入，因而，注入时间会随晶片面积的增大而增长。大面积晶片的高温退火中，会出现因晶片温度分布产生的滑移等缺陷变得更严重的问题。高温退火，如高达1320℃，通常在Si半导体工艺中不用，而在SIMOS中却是不可缺少的。因此上述缺陷变得更明显，包括要改进设备。
除上述的常规SOI形成方法之外，近年来重点研究了Si单晶衬底粘接到另一Si单晶衬底用的热氧化方法，用退火或用粘接法，形成SOI结构。该方法要求均匀减薄器件的有源层。换言之，必须将均匀的几百微米厚的硅单晶衬底减薄到微米以下的数量级。可以用下列三种方法进行该减薄处理。
(1)抛光减薄；
(2)局部等离子刻蚀减薄；
(3)选择刻蚀减薄。
用上述(1)的抛光减薄很难均匀减薄。特别是，减薄度为亚微米数量级时误差为几十％，这样大的误差，其均匀度是大问题。而且随着晶片直径增大困难程度越来越大。
用上述第(2)减薄方法，对整个晶片表面的多点膜厚分布测试表明，其粗糙度比用(1)的抛光减薄的粗糙度下降1至3μm。之后，根据该膜厚分布用直径为几毫米的SF6或类似的等离子扫描刻蚀膜层，使膜层厚度减薄到规定厚度。还报道该方法可使膜的厚度分布在±10nm。但是，等离子刻蚀若对衬底造成污染(颗粒)，污染将成为刻蚀掩模从而在衬底上形成突起。
由于刻蚀后表面立即变粗，在完成等离子刻蚀后必须进行抛光，用时间长短来控制抛光量，因此，抛光会使膜的最后厚度和厚度分布的控制性变坏。而且，由于抛光中，诸如胶体二氧化硅的碎料直接粘到表面上使其变成有源层，抛光会产生碎层并导致工作应变。随着晶片面积再增大，等离子刻蚀的时间也随晶片面积的增大而相应增长，因而会产生生产量大量下降的其它问题。
上述的方法(3)，在待刻蚀的衬底中预先形成所选择刻蚀的薄膜结构。例如，在P型衬底上用外延生长等方法形成层叠的含1019/cm3硼以上的P_+Si薄膜层和P-型Si薄膜层，获得第1衬底。它通过氧化膜等绝缘层粘到第2衬底上，之后，用研磨抛光使第1衬底的背面减薄预定厚度。之后，选择刻蚀P型衬底而露出P+层，选择刻蚀P+层露出P型薄层，制成SOI结构。该方法已由Maszara(J.Electrochem.Soc.138，341(1991))详细报道了。
尽管选择刻蚀能有效地均匀减薄，但它存在以下缺陷：
·刻蚀选择性不足，最大为102。
·要求在刻蚀后接触抛光，因为刻蚀后的表面平整度差。但是，这会导致膜厚减小，使膜厚均匀性变坏。尤其是，抛光中用抛光时间控制抛光量，但抛光速度变化很大，很难控制抛光量。而且，在形成极薄的SOI层，例如，厚度为100nm时特别容易出问题。
·由于用离子注入并在高浓度B掺杂的Si层上外延生长或异质外延生长使SOI层的结晶度差。粘接表面的表面平整度比正常Si晶片的表面平整度差。
因此，上述的方法(3)存在上述问题(C.Harendt，et al.，J.Elect.Mater.Vol.20，267(1991)，H.Baumgart，et.al.，Extended Abstract of ECS.1st International Symposium of Wafer Bonding，pp-733(1991)；C.E.Hunt，Extended Abstract of ECS lst InternationalSymposium of WaferBonding，pp-696(1991))。而且，选择刻蚀的选择性与硼等的杂质浓度差和其深度形状的斜率密切相关。因此要提高粘结强度则应进行高温粘接退火，或要改善结晶度要进行高温外延生长，这使杂质浓度分布深度扩大，使刻蚀选择性变坏。这意味着，既要提高刻蚀选择性又要提高粘接强度是很困难的。
近来，Yonehara et al.解决了这些问题，报道了薄膜厚度均匀，结晶度好并能刻蚀处理的优异的粘接SOI(T.Yonehara，K.Sakaguchi，andN.Sato.Appl.Phys.Lett.64，2108(1994))。该方法用Si衬底41上的多孔层42作选择刻蚀材料。在多孔层上外延生长无孔单晶Si层43，然后，通过氧化Si层45粘接到第2衬底44上(图14)。用研磨等方法从第1衬底的背面使其减薄，露出在衬底整个表面上的多孔Si42(图15)。用诸如KOH或HF+H2O2选择刻蚀、除去露出的多孔Si42(图16)。此时，选择刻蚀多孔Si到体Si(无孔单晶硅)的选择性很高，高达100000。因此，使其膜厚减少很小一点，使多孔层上预先生长的无孔单晶硅层能留在第2衬底上，形成SOI衬底。因而，根据外延生长几乎确定了SOI的厚度均匀性。由于能用正常半导体工艺中用的CVD设备进行外延生长，因此，可达到厚度均匀度，例如100nm±2％，根据Sato etal.(SSDM95)的报道。而且，还报道了外延Si层的结晶度可达到3.5×102/cm2。
常规方法中，刻蚀选择性与杂质浓度差，注入深度形状，热处理温度(粘接，外延生长，氧化等)有关，因此，浓度分布限制在约800℃以下。另一方面，本方法刻蚀中，由多孔硅与体硅之间的结构差别确定刻蚀速度，因此，对热处理温度限制很小。据报道，热处理温度可以是1180℃。例如，已知在粘接后退火可提高晶片间的粘接强度，减少粘接界面中出现气孔的数量和大小。在基于结构差别的这种刻蚀中，刻蚀时有颗粒淀积在多孔硅上，若有颗粒存在，也不会影响膜厚均匀性。
但是，总是需用两张晶片粘在一起构成的半导体衬底。用抛光、刻蚀等方法使衬底的部分被除去和扔掉，造成很大地球资源浪费。
按现有方法经粘接而成的SOI在可控制性，均匀性和经济效益等方面均存在很多问题。
近来，Sakaguchi et al.报道了一种上述粘接方法中被消耗掉的第1衬底的重新使用方法(Japanese Patent Application No.07-045441(1995))。
它们用以下方法取代用研磨、刻蚀法从背面减薄第1衬底的步骤，露出上述的用多孔Si的粘接和深刻蚀的工艺中的多孔硅。
多孔化第1硅衬底51的表面，获得多孔层52，并在其上形成单晶硅层53，该单晶硅层53和第1硅衬底通过绝缘层55与另一第2硅衬底54的主表面粘接(图17)。之后，在多孔层处将粘接晶片分割(图18)。并选择除去第2硅衬底一侧表面中露出的多孔Si层，形成SOI结构(图19)。
用使多孔硅层破坏的方法能有效分割粘接晶片，例如，在粘接晶片的表面上均匀而垂直地加足够大的张力或压力，加超声波能，使晶片侧面上的多孔层露出刻蚀多孔层的方法，和将刀片边缘插入多孔层，使晶片侧边上的多孔层露出的方法，使水之类的液体渗进多孔硅层，然后加热或冷却整个粘接晶片使液体膨胀的方法，在第2(或第1)衬底上加相对于第1(或第2)衬底的水平力的方法等。
这些方法的基础是多孔硅的机械强度比体硅的机械强度小得多，虽然与多孔硅具有的多孔率有关。例如，多孔率为50％，可认为多孔硅的机械强度是体硅的机械强度的一半。即，加压时，粘接晶片上有张力或剪切力，多孔硅层首先破碎。随着多孔硅层的多孔率增大，较小的力就能使多孔层破碎。
但是当力是垂直或水平地存在于晶片表面上时，有时晶片弹性变形，而使力脱开，而使力未加到多孔层上，这与晶片的支承方法有关，因为半导体衬底不是刚体而是弹性体。
同样，将刀片边缘插入或插过晶体侧面，如果刀片的厚度不是极薄，或如果刀片不是有足够高的强度，成品率会极低。而且，刀片不能从粘接晶片的外围均匀插入或力从粘接晶片的外侧施加，如果粘接面的粘接强度小于多孔硅层的强度，或局部较弱，使两张晶片在粘接面滑移，就不能达到最初的目的。
而且，要求SOI衬底的制造方法既有好的质量还要有好的重复性，并同时要节约资源和减少成本，使晶片能再利用。
日本特许公开No.5-211128(1993)披露了一处用离子注入形成发泡层的方法，对其退火使晶体重新排列和产生泡沫的连接力，用泡沫层分离晶片，其中退火不容易最佳化、可在400-600℃的低温下退火。如上所述，这种低温退火不能抑制空位发生，一旦产生了空位，即使在减薄后再次高温退火也不能除去。也就是说，当两张粘接状态的晶片在高温下退火会出现空位数量和大小减少的现象，减薄后进行高温退火会使粘接部分的强度增大，但不会使空位减少。
上述的有关用粘接技术制造SOI的问题同样存在于透光衬底上形成单晶层和衬底上形成化合物半导体层等的SOI技术中，其原因如下。
详细地说，透光衬底主要用于构成光接收件的接触传感器和伸出型液晶图像显示装置中。而且，高性能驱动元件是实现传感器中和显示装置中的更高宽度，更高清晰度和像素图形元件的更高分辨率所必需的元件。结果，透光衬底上的器件必须用结晶度极好的单晶层制造。用单晶层可在同一衬底上形成驱动像素的外围电路和图像处理电路与像素，使芯片尺寸减小，速度提高。
但是，玻璃类的透光衬底，通常其结晶结构无序，在其上淀积的薄硅层是非晶层，最好也不过是多晶层，晶片晶体结构无序的结果是不能制成高性能的器件。即，由于有许多晶体结构缺陷，非晶硅和多晶硅不容易制成能满足要求或满足未来要求的有良好特性的驱动元件。由于衬底的晶体结构是非晶体，是简单的硅淀积层，因而不能制成质量优良的单晶层。
另一方面，为了制造化合物半导体器件需要用化合物半导体衬底，但化合物半导体衬底价格昂贵很难制成大面积。为此，企图在Si晶片上制造异质外延生长的GaAs之类的化合物半导体，它能制成大面积晶片。
但是，这种生长膜由于晶格常数不同和热膨胀系数不同，因而结晶度差，很难用于制造器件。
因此，本发明的目的是提供制造具有良好结晶度的膜的制造方法和半导体衬底的制造方法，能有效地用作半导体衬底材料，能节省资源减少成本。
为实现上目的，本发明人经过艰苦努力做出了以下发明。也就是说，按本发明的半导体衬底的第1种制造方法包括以下工艺步骤：第1衬底主表面粘接第2衬底主表面上的步骤，第1衬底是硅衬底，其中，通过多孔硅层形成至少一层无孔薄膜；使第1和第2衬底粘接成的衬底的侧表面中的多孔层露出的步骤；氧化粘接衬底使粘接衬底在多孔硅层中分割的步骤；在多孔硅层中分割粘接衬底，除去分割后的第2衬底上的多孔硅和氧化的多孔硅的步骤。
而且，按本发明的半导体衬底的第2制造方法包括以下工艺步骤：第1衬底的主表面粘接到第2衬底的主表面上的步骤；第1衬底是Si衬底，其中，通过多孔硅层形成至少一层无孔薄膜，其中，其侧表面中的多孔硅层露出；氧化由第1和第2衬底粘接成的衬底，在多孔Si层中分割粘接衬底；用在多孔硅层中分割粘接衬底，除去分开的第2衬底上多孔Si和氧化的多孔Si层的步骤。
按本发明的半导体衬底的第3制造方法是上述第1或第2半导体衬底制造方法，其中，用在多孔硅层中分割粘接衬底，除去第1衬底上的多孔硅和氧化的多孔硅层后，第1衬底再用作粘接前的第1衬底的原材料。
此外，按本发明的半导体衬底的第4制造方法是上述第1或第2半导体衬底的制造方法，其中，用在多孔硅层中分割粘接的衬底除去分开的第1衬底上的多孔硅和氧化的多孔硅层后，第1衬底再用作粘接前的第2衬底的原材料。
而且，按本发明半导体衬底的第5制造方法是上述第1至第4半导体衬底制造方法中的一种方法，其中，在相互粘在一起的第1和第2衬底的两个主表面的每个表面上通过多孔Si层形成至少一层无孔薄膜。
本发明用增强氧化多孔硅以从晶片周围氧化多孔硅层，使多孔硅的体积由中心向四周变大。若将多孔硅看成是从周围均匀楔入，则只在多孔层上有内部压力，在多孔硅层4使晶片滑移过整个晶片表面。因此提供的半导体衬底制造方法克服了上述的各种缺陷。
即，粘接衬底有多层结构时，用加外部压力在多孔硅处断裂的方法，若衬底有强度低或局部弱区的界面，衬底会在弱区断裂。相反，本发明用氧化，在多孔硅层上只有极均匀的内压力，正常的Si-IC方法的一个步骤，结合多孔Si的高速氧化率，多孔Si的体积膨胀和多孔Si的易碎性，使在多孔Si层中或通过它的能良好控制的状态下断裂晶片。
而且，用按本发明的方法，在除去多孔衬底部分之后，能重复使用第1硅衬底。该第1硅衬底能重复使用多次，直至其机械强度变成不能再用为止。
本发明允许通过大面积上的多孔层分离除去第1硅衬底。因此，除去了多孔层的第1硅衬底可以再用作第1硅衬底，或在除去剩余的多孔层后作为下一个第2衬底，或者，若表面粗糙到不能允许的程度，则在对表面平整后，作为下一个第2衬底。可用正常半导体工艺中用的抛光，刻蚀等方法对表面进行平整处理，但也可在含氢的气氛中进行退火处理。该退火处理要选择合适的条件，使表面平整，以呈现出局部的原子阶梯。重复用作第1硅衬底时，该第1硅衬底可以重复使用多次，直至其机械强度变成无法再用为止。
由于本发明允许通过多孔层使大面积衬底分割开，可避免用研磨，抛光和刻蚀等常规步骤来除去第1衬底而露出多孔硅层，使工艺步骤减少。此外，用从稀有气体，氢气和氮中选出的至少一种气体在多孔硅层中的射程进行离子预掺杂，使分割位置确定，在第2衬底侧边上保留厚度均匀的多孔层。之后，均匀除去多孔层，甚至用刻蚀选择性不是那么高的刻蚀法除去多孔层。而且，用研磨和刻蚀逐渐从一个衬底表面除去第1硅层制造粘接衬底的常规方法，不可能将第1硅层的两个表面分别与各支承衬底粘接，充分利用两个表面。相反，按本发明的方法，第1硅衬底除了保留其表面层外，还作为经过粘接，分割，减薄，并通过一个第1硅衬底使其两个表面作为主表面并分别与支承衬底粘接而同时制成两个衬底，以提高生产率。当然，分割后第1硅衬底还能重复使用。
此外，本发明允许在通过除去第1Si衬底中的多孔层将大面积整体分割，以减少工艺步骤而具有经济上的优势，并能将大面积的均匀而平滑的并有极好结晶度的Si单晶层或化合物半导体单晶层的无孔薄膜以优良成品率转换成第2衬底。即，在绝缘层上形成Si单晶层的SOI结构以高成品率获得膜厚的良好均匀性。
换言之，本发明用经济性优异的，大面积均匀平整和有极优异结晶度的硅单晶衬底，以它的一个表面去掉部分距离，在表面中形成作为剩余的硅的有源层或化合物半导体有源层，提供在绝缘体上缺陷明显减少了的Si单晶层或化合物半导体硅单晶层。
本发明还提供在透光衬底(透光衬底)上，制造半导体衬底的方法，它以高生产率高均匀性，高可控性和低成本制成其结晶度等于单晶晶片的结晶度的高结晶度Si或化合物半导体单晶层。
按本发明的半导体衬底的制造方法包括：按极好刻蚀选择性进行选择刻蚀，能获得大面积均匀平整的有极优异结晶度的硅单晶或化合物半导体单晶。
而且，本发明也能用单晶层作抛光阻挡层进行选择抛光，除去多孔硅层，因为多孔硅的机械强度低且有巨大的表面积。
而且，本发明能提供半导体衬底的制造方法，它能代替和SOI结构制造大规模集成电路用的价格昂贵SOS或SIMOX。
本发明能在多孔硅上形成结晶度好的单晶体化合物半导体层，并能使半导体转换成经济性优异的大面积绝缘衬底，能在绝缘衬底上形成结晶度好的化合物半导体层，以抑制所述的晶格常数之差和热膨胀系数等缺陷。
本发明中，在将衬底氧化断开(或可能是粘接)之前，至少在粘接衬底外表面的侧边上形成其热膨胀系数小于Si的热膨胀系数的小热膨胀系数的材料层，因此，在加温的Si氧化中，Si变得更类似于膨胀体，因此应力在粘接晶片的周围区中按晶片的剥离方向起作用，由氧化促进产生楔入作用。
而且，在离子注入表面存在污物而形成其中无注入层形成的区域时，由于多孔层自身的机械强度小于体硅的机械强度，在多孔层中会出现剥离，因此，两张粘接衬底能无如破碎等的延展损坏地分割成无孔单晶硅层。
由于离子注入区有消气作用，若有金属杂质存在，就能用离子掺杂区对其消气，之后，分开两张粘接衬底，能除去有杂质的离子掺杂区。因此有效地消除杂质污染。
本发明结合阳极氧化与离子注入，使侧表面的多孔率小，而中心部分的多孔率大，从而，使侧表面的体积膨胀较大，中心部分强度低，使易于剥离。
图1是说明本发明原理的剖面示意图；
图2是说明本发明原理的剖面示意图；
图3是说明本发明原理的剖面示意图；
图4是说明本发明步骤的剖面示意图；
图5是说明本发明步骤的剖面示意图；
图6是说明本发明步骤的剖面示意图；
图7是说明本发明步骤的剖面示意图；
图8是说明本发明步骤的剖面示意图；
图9是说明本发明步骤的剖面示意图；
图10是说明本发明步骤的剖面示意图；
图11是说明本发明步骤的剖面示意图；
图12是说明本发明步骤的割面示意图；
图13是说明本发明步骤的剖面示意图；
图14是说明常规例的步骤的剖面示意图；
图15是说明常规例的步骤的剖面示意图；
图16是说明常规例的步骤的剖面示意图；
图17是说明另一常规例的步骤的剖面示意图；
图18是说明另一常规例的步骤的剖面示意图；
图19是说明另一常规例的步骤的剖面示意图。
本发明中，利用多孔Si的增强氧化从晶片周围氧化多孔硅层。多孔硅的体积膨胀从中心朝周围增大，因此，本发明与多孔Si仿佛从周围开始均匀楔进有相同的作用。只有多孔硅层上存在内部压力，在多孔硅层中晶片贯穿整个表面而被分割。所提供的该半导体衬底制造方法克服了上述的各种缺陷。
以下将参见图1至图3说明本发明的以氧化为基础的分割原理。图1至3中，数字11表示第1硅单晶衬底；12是多孔Si层；13是无孔薄膜；14是绝缘层；15是第2衬底；16是氧化的多孔硅层。尽管图1至3所示实施例中，已在第2衬底上形成绝缘层，但也可在第1衬底或在第1和第2两张衬底上形成绝缘层。p-n结上有GaAs时，衬底上均不形成绝缘层。图1展示出在氧化之前立即粘接衬底。多孔Si的侧表面露出。多孔Si的侧表面也正常覆盖无孔覆膜，粘接前后必须使侧表面露出。氧化该粘接衬底时，由于多孔Si有巨大的表面积，从多孔硅的侧表面开始增大氧化。当Si变成SiO2时，体积膨胀2.27倍。因此，若多孔率不大于56％，那么，氧化后的体积，多孔Si层会膨胀。接近晶片中心的位置氧化程度较小。因此，如图2所示，晶片侧表面附近的氧化后的多孔硅层的体积膨胀变得较大。在从晶片侧表面向多孔Si层楔进恰好相同的条件下只在多孔硅层上有内压力，因此，力作用使衬底在多孔硅层中分割。此外，在晶片周围均匀氧化，粘接晶片从晶片周边均匀劈开。结果，晶片被分割，如图3所示。该氧化步骤是正常Si-IC方法中用的步骤，因此它既不需要特别设备也不需要特别技术，如用带有边缘的工具仔细插入等。
粘接衬底是多层结构，因此，假若它有低强度界面或局部薄弱部分；用外部压力在多孔Si断开的方法会在薄弱部分出现断裂。本发明使内压力只存在于多孔硅层上。利用正常Si-IC工艺中均匀氧化的一个步骤并结合多孔Si的高氧化率，多孔Si的体积膨胀，多孔Si的易碎性，从而，在多孔Si层中具有良好控制性地将晶片分割。
在用本发明的上述方法分开的第1硅衬底除去剩余的多孔Si和氧化的多孔Si层后，若其表面平整度差，相对第1衬底表面进行平整处理。之后，第1硅衬底可再用作第1硅层或作为下一个第2衬底。
可用抛光，刻蚀等正常半导体工艺中用的方法进行表面平整处理，但可在含氢的环境中退火。适当选择该退火条件，能使衬底平整，以局部露出原子台阶。可在含氢环境中退火，例如，在含H2 100％、1100℃、2小时；H2/Ar＝20/80、1150℃、1小时，或H2 100％、1050℃、2小时等条件下退火。
由于本发明可使大面积衬底通过多孔层整体分割，可省去研磨，抛光和刻蚀这些除去第一衬底以露出多孔Si整个表面所用的常规的主要工艺步骤，使工艺步骤减少。
分开的衬底分别用作第1硅衬底时，该第1硅衬底可重复使用多次直到它的机械强度变成不能用为止。
而且，由于粘接衬底的常规制造方法采用研磨和刻蚀从其一个侧边逐渐除去第1硅衬底的方法，因此，不可能将第1硅衬底的两个表面分别与支承衬底粘接，而有效地利用两个表面。与此相反，按本发明，第1硅衬底除了使表面层保持原状外，以第1硅衬底的两个表面作主表面，并将两个主表面分别粘到支承衬底上，用粘接，分割和减薄能同时由一个第1硅衬底制成两个衬底。从而减少工艺步骤，提高生产率。当然，分开的硅衬底可重复使用。
换言之，本发明用经济性好，大面积均匀平整并具有极好结晶度的Si单晶衬底，从其一个表面除去一部分，剩下的硅作有源层，或在表面中形成化合物半导体有源层，提供在绝缘体上使缺陷数明显减少的硅单晶层或化合物半导体单晶层。
本发明提供半导体衬底的制造方法，用该方法在透光衬底(透光衬底)上获得有等效于单晶硅晶片的极优结晶度的硅或化合物半导体单晶硅层，其生产率、均匀性、可控性和成本等方面较优越。
而且，本发明提供半导体衬底的制造方法，它能代替SOI结构的制造大规模集成电路用的价格昂贵的SOS或SIMOX。
本发明能在多孔硅上形成有良好结晶度的单晶化合物半导体层，能使半导体转换成经济性好的大面积绝缘衬底，能在绝缘衬底上形成结晶度好的化合物半导体层，并克服了上述的晶格常数和热膨胀系数的差等问题。
而且，也可用单晶层作抛光阻挡层进行选择抛光，由于多孔硅的机械强度低和表面积区大，因而能除去本发明的多孔硅层。
本发明可结合阳极氧化与离子注入，使侧表面的多孔率小，而中心部分的多孔率大，由此，使侧表面的体积膨胀更大，中心部分的强度低，使易于剥离。
本发明中，氧化断开前(或在粘接之前)，粘接衬底外表面的至少一边上形成其热膨胀系数比Si的热膨胀系数小的材料层。由此，在加热使Si氧化变得更类似于膨胀，因此，在粘接晶片的周围区中应力按晶片剥离方向作用，由氧化促使楔入作用产生。
用上述的增强氧化和从晶片周围多孔层均匀体膨胀，本发明同时克服了上述各种问题。
Uhlir et al.于1956年在半导体的电解抛光方法研究中发现了多孔硅(A.Uhlir，Bell Syst.Tech.J.Vol 35.333(1956))。可在HF溶液中阳极氧化Si衬底形成多孔区。Unagami et al.研究了阳极氧化中Si的溶解，并报道Si在HF溶液中阳极反应需要空穴，反应如下(T.Unagami，J.Electrochem.Soc.Vol.127.476(1980))。
            
            
            
            或
            
            
式中e+和e-分别表示空穴和电子。而且，每个n和λ是溶解一个Si原子所需的空穴数，并报道当满足n＞2或λ＞4的条件时，形成多孔Si。
由上述内容得知，包括空穴的P型Si能变成多孔Si，但n型Si不能。Nagano et al.和Imai证实了该多孔Si形成的选择性(Nagano.Nakajima.Anno.Onaka，and Kajiwara，technical research report，theInstitute of Electronics，Information and CommunicationEngineers(IEICE)，Vol.79.SSD.79-9549(1979))and(K.Imai，Solid-StateElectronics.Vol.24，159(1981))。
但是，其它报道说重掺杂的n型Si能变成多孔Si(R.P.Holmstromand J.Y.Chi.Appl.phys.Lett.vol.42.386(1983))。因此，要形成多孔Si重要的是选择衬底而与p型和n型之间的差别无关。
在HF溶液中阳极氧化Si衬底能形成多孔Si。多孔层有海绵状结构。其中孔的直径范围是从10-1至10nm，按间隔10-1至10nm排列。HF溶液的浓度在50至20％之间变化或电流密度变化可使其密度在2.1至0.6g/cm3范围内变化，而单晶硅的密度为2.33g/cm3。即，多孔率可以变化。如上所述，尽管多孔硅的密度是单晶硅密度的一半以下，它能保持单晶特性也可在多孔层上外延生长单晶硅层。但是，温度超过1000℃会使内部孔重新排列，也有损增强刻蚀。因此，Si层外延生长最好选择低温生长，如分子束外延生长，等离子束增强CVD，低压CVD。若用低温氧化等方法在多孔层的孔壁上预先形成保护膜，也可进行高温生长。
由于多孔层内形成了大量的孔，多孔层的密度减至一半以下。结果，与体积相比，表面积显著增大，因此，与正常单晶层的刻蚀速率相比，它的化学刻蚀速度显著提高。
认为多孔Si的机械强度低于体Si的机械强度，但与多孔率有关。例如，若多孔率是50％，机械强度可以认为是体Si的机械强度的一半。即，在粘接晶片上存在压力，张力或剪切力时，多孔Si层首先破碎。随着多孔率的增大，较弱的力就能使多孔层破碎。
据报道，氦或氢离子注入体Si后，经退火在掺杂区中形成平均密度为1016-17/cm3的孔径为几nm至几十nm的微腔(例如，A.Van.Veen，C.C.Griffioen，and J.H.Evans，Mat，Res.Soc.Symp.Proc.107(1988，Material Res.Soc.Pittsburgh，Pennsylvania)p.449)。近来对用微腔作金属杂质的消气剂进行了研究。
V.Raineri and S.U.Campisano将氦离子注入体Si中，然后退火，形成空腔。之后，在衬底内形成槽，露出腔体的侧表面，并使其氧化。结果，选择氧化腔体形成掩埋的氧化硅层。即，他们报道了SOI结构形成(U.RaineRi，and，S.U.Canpisano，Appl，phys，Lett，66(1995).p.3654)。但是，它们的方法没能在衬底整个表面上形成SOI结构，因为，表面硅层和掩埋的氧化Si层的厚度限制到能影响腔体的形成和消除氧化时体积膨胀而引入的应力，因为要选择氧化必须形成槽。据报道，这种空腔形成是光子注入金属产生的现象，结合这些腔体的膨胀和剥离现象，对熔化反应体的第1壁进行了部分研究。
可选择第2衬底，例如，从Si衬底，其上形成有氧化硅膜的Si衬底，透光衬底如石英衬底(硅化玻璃)或玻璃衬底，金属衬底中选择，但实际上不限于这些衬底。
可选择第1衬底上的多孔硅层上形成的薄膜，如从金属薄膜，碳薄膜，以及无孔单晶硅和诸如GaAs或InP的化合物半导体中选择，但不限于这些膜。而且，在整个表面上形成这些薄膜不是主要的，它可用刻图工艺局部刻蚀。
硅粘接晶片的优点是在高温氧化并同时在高温退火，以减少空位。
以下说明本发明的实施例。
实施例1
如图4所示，首先制备第1硅单晶衬底21，在其主表面的最外表面层上立即形成无孔薄膜23和多孔Si层22中的至少一层膜。选取下述工艺中的任一工艺制造无孔薄膜23和多孔Si层22。
(a)阳极氧化形成多孔Si层并形成无孔薄膜23；
(b)选择稀有气体，氢、氮中的至少一种杂质离子注入衬底中，同时形成多孔硅层22和无孔薄膜23；
(c)除(a)之外，还选择稀有气体，氢、氮中的至少一种杂质离子注入衬底中，形成有不同多孔率的另一区域。
无孔薄膜23是任意选自单晶Si，多硅Si，非晶Si，或金属膜，化合物半导体薄膜，超导薄膜等。甚至可形成MOSFET器件类结构。而且，最好形成SiO2作最外层，其原因是，粘接界面的界面态能从有源层分开(尽管不总是设置SiO2)。用透射电子显微镜观察掺杂层证实，形成有无数微腔。对杂质离子的电荷态无特别限定。形成的微腔的大小和密度随杂质量变化，但密度约在1×1014/cm2以上，在1×1015/cm2更好。若要求射程深，可加沟道离子注入。若需要离子注入后进行退火。如图5所示，制成的第2衬底24在室温下与第1衬底的表面紧密接触。之后，可通过阳极粘接，加压或必要的退火。或将这些工艺组合使用，来增强粘接力。
若淀积单晶Si，最好在单晶Si表面进行热氧化形成氧化Si，之后，将其粘接到第2衬底。第2衬底可选用Si，在Si衬底石英类的透光衬底和兰宝石上形成氧化硅膜获得衬底。但不限于这些材料，重点是衬底的待粘接表面要足够平整。
可在两个衬底的中间放入绝缘薄板将其粘接构成三层叠层结构。
粘接衬底在氧化断开(或粘接)前在其外表面的至少一个侧面上形成其热膨胀系数小于Si的热膨胀系数的材料层。在加热氧化Si中，Si很容易变成膨胀体，应力在粘接晶片周围的晶片剥离方向起作用，由此增强了氧化楔入作用。
用粘接无孔薄膜23前或后进行刻蚀的方法，或防止侧表面上形成无孔薄膜23的方法，使形成的多孔Si层的侧表面露出。氧化粘接衬底，以增强氧化侧表面的多孔Si(附图中25所指的氧化多孔Si)。之后，如图6所示，侧表面多孔Si的体积膨胀引起应力作用，使多孔Si层剥离，最后，在多孔硅层22中分割衬底(图7)。第2衬底一侧的结构是多孔Si22+氧化多孔Si25/无孔薄膜(例如单晶Si层)23/第2衬底24。
而且，选择除去多孔Si22和氧化的多孔Si25。用氢氟酸溶液刻蚀多孔Si25。无孔薄膜是单晶Si时，只有多孔Si22由无电湿式化学刻蚀进行刻蚀，所用刻蚀液是选自下列刻蚀液中的至少一种，这些刻蚀液是，普通的Si刻蚀剂，选择刻蚀多孔硅用的氢氟酸，在氢氟酸中加醇(乙醇、异丙醇等)和过氧化氢溶液中的至少一种而构成的混合溶液，缓冲的氢氟酸，缓冲的氢氟酸中加醇和过氧化氢的至少一种构成的混合溶液。由此，在第1衬底的多孔层上，和在第2衬底上，留下预先形成的膜。如上所述，由于多孔Si有巨大的表面积。所以，只有多孔Si可由普通Si刻蚀剂均匀地选择刻蚀。也可用无孔薄膜层23作抛光阻挡层用选择抛光除去多孔Si22。
多孔层上形成化合物半导体层时，只有多孔Si22由刻蚀剂化学刻蚀，其对Si的刻蚀速度快于对化合物半导体的刻蚀速度。由此，在第2衬底24上留下并形成减薄了的单晶化合物半导体层23。而且，可用单晶化合物半导体层23作抛光阻挡层用选择刻蚀除去多孔Si22。
图8是按本发明方法获得的半导体衬底。例如，无孔薄膜是平坦而均匀减薄的并穿过第2衬底24上晶片的整个区域而形成的大面积单晶硅薄膜23。若用绝缘衬底作第2衬底24，这样获得的半导体衬底也适用于制造介电隔离的电子器件。
除去剩余的多孔Si和氧化的多孔Si层后，若其表面粗糙到平整度不能允许的程度，对其表面进行平整处理后，第1Si单晶衬底21可再用作第1Si单晶衬底21或作为下一个第2衬底24。
实施例2
如图9至13所示，上述例1所述步骤用于第1衬底与第2衬底的表面，由此同时制成两个半导体衬底。
图9至13中，参考数字31是指第1Si单晶衬底；32是第1Si单晶衬底31的两个主表面上设置的多孔Si层；33是多孔Si层32上设置的无孔薄膜；34和35是第2衬底；36是氧化多孔Si层。
除去剩余的多孔Si后，若其表面粗糙到表面平整度不能允许的程度，对表面进行平整处理后，第1Si单晶衬底31可再重复用作第1Si单晶衬底31或用作第2衬底34(或35)。
支承衬底34、35用不同的材料和不同的厚度构成。
在两个表面上有材料和厚度不同的无孔薄膜33。
例：
以下将说明多个例子。
例1
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率为0.01Ω·cm，并在HF溶液中阳极氧化。阳极氧化的条件如下：
电流密度：7(mA·cm-2)
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12μm
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化产生热氧化膜，以覆盖系统Si的孔内壁。在多孔Si上用CVD(化学汽相淀积)工艺外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气体压力：80乇
温度：950℃
生长速度：0.3μm/分钟
而且用热氧化在该外延Si层的表面上形成100nm厚的SiO2层。
该SiO2层形成在Si衬底(第2衬底)上，其表面与Si衬底的表面接触，SiO2层的厚度为500nm。表面接触后，刻蚀除去粘接晶片侧表面上的100nm厚的SiO2层和外延Si层，露出多孔Si的边缘。
在1000℃热氧化粘接晶片，1小时后粘接衬底在多孔Si层中完好地分割成两张衬底。观察分开的表面，发现其中心部分几乎保持其原始状态，而晶片侧表面的多孔Si变成SiO2。
之后，用49％氢氟酸和30％的过氧化氢溶液制成的混合液，在该混合液中搅动进行选择刻蚀留在第2衬底上的多孔Si和氧化的多孔Si层。单晶硅留下没被刻蚀，用单晶硅作刻蚀阻挡材料，选择刻蚀以完全除去多孔Si和氧化的多孔Si层。
刻蚀剂对无孔Si单晶的刻蚀速度极低，多孔层刻蚀速度的选择性高达105以上。因此，无孔层膜厚减少极小，实际上，刻蚀量小到可以忽略不计(约几十埃)。
即，在氧化Si膜上形成0.1μm的单晶Si层。在整个表面上测试100点，所测得的单晶Si层厚度的均匀范围是101nm±3nm。
而且，它在1100℃在氢气中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方范围内的粗糙度均方根值约为0.2nm，它等于Si晶片商业允许的粗糙度。
用透射电子显微镜对截面观察证实Si层中无新晶格缺陷引入并保持好的结晶度。
本例是在外延Si层表面中形成氧化膜，而且，在第2衬底表面也形成氧化膜(即，两个衬底中均形成氧化膜)，但是，在一个衬底中有氧化膜和在各衬底中均无氧化膜的情况下，也得到了相同的结果。但是，如上所述，外延Si层的最外层上形成氧化膜最好从粘接界面的界面位置开始，使其能与有源层分开。
实际上，在以下的实施例中也得到了同样的结果，任何情况下均在两个衬底中形成氧化膜，在其中任一个衬底中形成氧化膜，和各个衬底中均不形成氧化膜的情况下，均有同样的结果。之后，在无孔薄膜(外延Si层)的最外层上形成氧化膜时，也最好从粘接界面的界面位置开始形成，使其能与有源层分开。
例2
制备直径为6英寸的p型或n型第(100)单晶Si衬底，其厚度为625nm和电阻率为10Ω·cm，用热氧化在其表面形成厚100nm的SiO2层。用50kev加速电压将1×1017/cm2的氢离子注入主表面。这样制成的多孔结构中，在表面下约0.5μm深的表面有多孔结构。
分开制备，在Si衬底(第2衬底)表面上形成SiO2层，其表面并与衬底表面接触，SiO2层的厚度为500nm。表面接触后，刻蚀除去粘接晶片侧表面上的100nm的SiO2层和外延Si层，使多孔Si边缘露出。
粘接晶片在1000℃热氧化，经1小时后，在多孔Si层中将粘接衬底很好地分割成两个衬底。观察分开的表面，发现中心部分几乎保持原状，而晶片侧边的多孔Si变成SiO2。
之后，留在第2衬底侧边上的多孔Si和氧化的多孔Si层在由49％的氢氟酸和30％的过氧化氢构成的混合液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，以完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，多孔Si层的刻蚀速率是选择性高达105以上。因此，无孔Si层的膜厚减少很小，其刻蚀量可以忽略不计(只几十埃)。
即，Si氧化膜上形成厚0.5μm的单晶Si层。测试整个表面上的100个点，测得的这样形成的单晶Si层膜厚的均匀度是±3％。
而且，在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，50μm见方范围内的粗糙度均方根值约为0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引进新的晶格缺陷，保持好的结晶度。
例3
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率为0.01Ω·cm，它在HF溶液中阳极氧化。阳极氧化条件如下：
电流密度：7(mA.cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。多孔Si上用CVD工艺外延生长0.15μm厚的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速率：0.3μm/分钟
而且，在该外延Si层表面上热氧化形成厚100nm的SiO2层。
之后，加180kev的加速电压给主表面注入1×1016/cm2的氢离子。
分开制备，在Si衬底(第2衬底)的表面上形成SiO2层，该SiO2层的表面与Si衬底表面接触，SiO2层的厚度为500nm。表面接触后，选择刻蚀除去粘接晶片侧表面上的100nm厚SiO2层和外延Si层，露出多孔Si边缘。
在1000℃热氧化粘接晶片，经1小时后，在多孔Si层中相应于氢离子注入的射程的位置，晶片完好的分成两个衬底。观察分开的表面，发现中心部分几乎保持其原状，而晶片侧边的多孔Si变成SiO2。
之后，留在第2衬底一侧上的多孔Si和氧化的多孔Si层在由49％的氢氟酸和30％的过氧化氢溶液构成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶硅作刻蚀阻挡材料，选择刻蚀多孔硅和氧化的多孔Si层以完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极低，多孔层的刻蚀速率选择性高达105以上。因此，无孔层减去的膜厚很小，刻蚀量可以忽略不计(只有几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。然后在整个表面上测100个点来测试这样形成的单晶硅层的膜厚，测得的膜厚均匀度是101nm±3nm。
而且，它在1100℃在氢气中退火1小时。用原子力显微镜评估表面粗糙度，50μm见方范围内的粗糙度均匀方根值等于0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保持好的结晶度。
例4
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率为0.01Ω·cm。它在HF溶液中阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：3分钟
多孔Si厚度：3(μm)
多孔率：15％
而且，
电流密度：30(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：3分钟
多孔Si厚度：10(μm)
多孔率：45％
而且，
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：3分钟
多孔Si厚度：3(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成氧化膜覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长0.15μm厚的单晶Si。生长条件如下：
气源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，在该外延Si层表面上热氧化形成厚100nm的SiO2层。
分开制备，在Si衬底(第2衬底)表面上形成SiO2层，该SiO2层的表面与Si衬底表面接触，SiO2层厚500nm。表面接触后，刻蚀除去粘接晶片侧表面上100nm的SiO2层和外延Si层，露出多孔Si边缘。
在1000℃热氧化粘接晶片，经1小时后，在多孔Si层中晶片完好地分割成两个衬底。有较高多孔率的部分是易碎结构。因此，从易碎部分开始分割。观察分开的表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si层在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动使其被选择刻蚀。留下单晶硅没刻蚀，用单晶硅作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，以完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极低，而多孔层的刻蚀选择性高达105以上。因此，无孔层的膜厚减小很少，其刻蚀量可以忽略不计(为几十埃)。
即，Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测试这样形成的单晶Si层的膜厚，膜厚的均匀度是101nm±3nm。
而且，在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm2范围内的粗糙度均方根值约为0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中无新晶格缺陷引入，它保持好的结晶度。
例5
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率为0.01Ω·cm，它在HF溶液中阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚0.15μm的单晶Si层。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，在该外延Si层的表面上氧化形成厚100nm的SiO2层。
分开制备，在Si衬底(第2衬底)表面上形成SiO2层，该SiO2层的表面与硅衬底表面接触，SiO2膜厚度是500nm。表面接触后，刻蚀除去粘接晶片侧表面上的100nm厚的SiO2层和外延Si层，使多孔Si边缘露出。
在1000℃热氧化粘接的晶片，经1小时后，在多孔Si层中晶片完好地分割两个衬底。观察分开的表面，发现其中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。单晶Si留下没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀选择性高达105以上。因此，无孔层厚度的减小很少，其刻蚀量可忽略不计(约几十埃)。
即，Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测试这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101nm±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方范围内的粗糙度均方根值约为0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保持好的结晶度。
同时，留在第1衬底一侧的多孔Si和氧化的多孔Si层也在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。因此，单晶Si第1衬底能再次进行多孔层形成步骤。
例6
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
加150kev加速电压给晶片除10mm周边外的主表面区注入1×1016/cm2的氢离子。该氢离子注入可使周边部分具有低多孔率，而中心部分具有高多孔率，由此，在氧化工艺中使周边部分的体积膨胀更大。因此，中心部分强度较弱使其容易剥离。
分别制备，在Si衬底(第2衬底)表面上形成SiO2层，使SiO2层表面与Si衬底表面接触，该SiO2层厚度为500nm。表面接触后，刻蚀除去粘接晶片侧表面上的100nm厚的的SiO2层和外延Si层，露出多孔Si边缘。
在1000℃热氧化粘接晶片。经0.7小时后，在多孔Si层中相当于氢离子注入的射程的位置晶片完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测试这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保持好的结晶度。
例7
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
分别制备，Si衬底放在氧等离子体中后，在Si衬底(第2衬底)表面上形成SiO2层，SiO2表面与Si衬底表面接触，该SiO2厚度为500nm。表面接触后，刻蚀除去粘接晶片侧面上的厚100nm的SiO2层和外延Si层，露出多孔Si边缘。氧等离子体工艺能提高粘接强度，若它露在氧等离子中后，再在300℃热处理1小时，相互叠加和相互接触，粘接强度变得很大。
粘接晶片在1100℃热氧化0.7小时后，在多孔Si层中完好地分割成两个衬底，观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测试这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保留好的结晶度。
同时，留在第1衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。单晶Si留下没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。因此，单晶硅第1衬底再放到多孔层形成步骤中。
例8
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，用热氧化在其整个表面上形成100nm厚的SiO2层。加25keV的加速电压给主表面掺入1×1017/cm2的氢离子。下表面下0.3μm深处形成有氢气泡的多孔结构。
当衬底放到氮等离子体中后，分开制备，在Si衬底(第2衬底)表面上形成SiO2层表面与Si衬底表面接触，该SiO2层厚度为500nm。表面接触后，刻蚀除去粘接晶片侧表面上的100nm厚的SiO2层和外延Si层，露出多孔Si边缘。它们放在氮等离子体中后再加热到300℃经1小时，氮等离子工艺能提高粘接强度，相互叠加并接触，粘接强度变很更大。
粘接晶片在1100℃干氧化2小时，在多孔Si层中，晶片完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测这样形成的单晶Si层的膜厚，测得的膜厚均匀度是在±3％内。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保留好的结晶度。
同时，留在第1衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。因此，单晶硅第1衬底可再次用于多孔层形成步骤。
例9
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
加180kev的加速电压，给主表面注入5×1016cm-2的氧离子。
除去侧表面中的100nm厚的SiO2层和外延Si层，露出多孔Si层。
衬底放到氮等离子体之后，分开制备，在Si衬底(第2衬底)表面上形成SiO2层，SiO2层与Si衬底表面接触，该SiO2层厚度为500nm。氮等离子体工艺能提高粘接强度，若衬底放在氮等离子体中再在300℃加热1小时，它们相互叠加并接触，使粘接强度变得更高。
在900℃热氧化粘接晶片。经2小时后，在多孔Si层中相当于氢离子注入射程的位置晶片完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测试这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保留好的结晶度。
同时，留在第1衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。因此，单晶硅第1衬底可再次用于多孔层形成步骤。
例10
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：一面接一面的进行双面阳极氧化，每面阳极氧化10分钟：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11×2分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
分别制备，Si衬底放在氧等离子体中后，在Si衬底(第2衬底)表面上形成SiO2层，SiO2表面与Si衬底表面接触，该SiO2厚度为500nm。表面接触后，刻蚀除去粘接晶片侧面上的厚100nm的SiO2层和外延Si层，露出多孔Si边缘。
在1000℃热氧化粘接的晶片，经0.7小时后，在多孔Si层中完好地分割成两个衬底，观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测试这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保留好的结晶度。
同时，留在第1衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。因此，单晶硅第1衬底可再次用于多孔层形成步骤中。
例11
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
加180keV加速电压，给主表面注入1×1016cm-2的氢离子。
分别制备的石英衬底的每个表面露在氮等离子中之后，每个表面上形成SiO2层并与石英衬底表面接触，当表面接触后，刻蚀除去粘接衬底侧表面上的100nm厚的SiO2层和外延Si层，露出多孔Si边缘。氮等离子工艺能提高粘接强度，若放在氮等离子体中后再在300℃加热1小时，能使相互层叠和接触，使粘接强度变得更高。
粘接晶片在700℃低温热氧化10小时后，在多孔Si层中相当于氢离子注入射程的位置晶片完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保持好的结晶度。
不在外延Si层上形成氧化膜获得了同样的结果。
用低熔点玻璃获得了同样的结果。
同时，留在第1衬底一侧的多孔Si和氧化的多孔Si层也在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。因此，单晶Si第1衬底能再次进行多孔层形成步骤。
例12
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为1.05μm的单晶Si。生长条件如下：
气体源：SiH2C12/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
分别制备，在Si衬底(第2衬底)表面上形成SiO2层，使SiO2表面与Si衬底表面接触，该SiO2厚度为500nm。表面接触后，刻蚀除去粘接晶片侧面上的厚100nm的SiO2层和外延Si层，露出多孔Si边缘。
在1000℃热氧化粘接的晶片，经1小时后，在多孔Si层中完好地分割成两个衬底，观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si层用单晶硅作抛光阻挡材料进行选择抛光。单晶Si留下没被抛光，用单晶Si作抛光阻挡材料，选择抛光并除去多孔Si和氧化多孔Si层。
即，在Si氧化膜上形成厚1μm的单晶Si层。在整个表面上测100个点来测这样形成的单晶Si层的膜厚，测得的膜厚均匀度是：±3％。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新的晶格缺陷，并保持良好结晶度。
例13
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用MOCVD(金属有机物化学汽相淀积)外延生长厚1μm的GaAs单晶。生长条件如下：
气体源：TMG/AsH3/H2
气压：80乇
温度：700℃
分别制备在Si衬底(第2衬底)上的GaAs层并使GaAs层表面与Si衬底表面接触，之后，选择刻蚀除去粘接晶片侧表面上的外延层，露出多孔Si边缘。
在1000℃热氧化粘接的晶片，经1小时后，在多孔Si层中相当于氢离子注入射程的位置晶片完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化多孔Si层用1，2-乙二胺+邻苯二酚+水，按比例为：17ml∶3g∶8ml配成的刻蚀液，在110℃刻蚀，之后，用HF除去氧化硅。单晶GaAs留下没刻蚀，用单晶GaAs作为刻蚀阻挡材料，选择刻蚀并完全除去多孔Si和氧化多孔Si。
刻蚀剂对无孔GaAs单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si上形成厚1μm的单晶GaAs层。
用透射电子显微镜观察截面证实，GaAs层中没引入新晶体缺陷，并保持良好结晶度。
用有氧化膜的Si衬底作支承衬底，按相同方式也能在绝缘膜上制成GaAs。
同时，留在第1衬底一边的多孔Si和氧化多孔Si层也在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶Si作为刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。因此，单晶Si第1衬底可再次用于多孔层形成步骤。
例14
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。用MBE(分子束外延)在多孔Si上外延长厚0.5μm的单晶AlGaAs。
分别制备的AlGaAs层在玻璃衬底(第2衬底)上，使其表面与玻璃衬底表面接触，之后，刻蚀除去粘接晶片侧表面上的外延层，露出多孔Si边缘。
粘接晶片在700℃低温氧化1小时后，在多孔Si层中相当于氢离子注入射程的位置晶片完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化多孔Si层用由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。单晶AlGaAs留下没刻蚀，用单晶AlGaAs作为刻蚀阻挡材料，选择刻蚀并完全除去多孔Si和氧化多孔Si层。
刻蚀剂对无孔AlGaAs单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在玻璃衬底上形成0.5μm厚的AlGaAs单晶层。
用透射电子显微镜观察截面证实，AlGaAs层中没引入新晶体缺陷，并保持良好结晶度。
除去剩余的多孔Si和氧化多孔Si后，第1Si单晶衬底的表面抛光成镜面，之后，第1衬底再用作第1Si单晶衬底。
例15
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
分别制备，在Si衬底(第2衬底)表面上形成SiO2层，使SiO2层表面与Si衬底表面接触，该SiO2层厚度为500nm。
在低温，在粘接晶片的两个外表面上淀积厚0.5μm的Si3 N4，之后，刻蚀除去粘接晶片侧表面上的0.5μm厚的Si3N4和100nm厚的SiO2层和外延Si层，使多孔Si边缘露出。按相同方式形成Si3N4时，因Si比Si3N4更容易膨胀，晶片周围区域中应力在晶片剥离方向起作用，使其用氧化很方便地进行楔入。
粘接晶片在1000℃热氧化0.8小时后，在多孔Si层中完好地分割成两个衬底，观察分开表面发现中心部分保持原状，而晶片侧表面的多孔Si变成SiO2。背面上的Si3N4层可去掉可不去掉。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶格缺陷，并保留好的结晶度。
同时，留在第1衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。单晶Si留下没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。因此，单晶硅第1衬底能再次进行多孔层形成步骤。
例16
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
分别制备，在Si衬底(第2衬底)表面上形成的SiO2层，使SiO2层表面与Si衬底表面接触，该SiO2层厚度为500nm。表面接触后，刻蚀除去粘接晶片侧表面上的100nm厚的SiO2层和外延Si层，露出多孔Si边缘。
粘接晶片在1000℃热氧化1小时后，在多孔Si层中晶片完好地分割成两个衬底，观察分开表面发现中心部分保持原状，而晶片侧表面的多孔Si变成了SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si层在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶体缺陷，并保持好的结晶度。
同时留在第1衬底一侧上的多孔Si和氧化多孔Si层，在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si，使其完全除去。抛光后，此时，第1衬底能再次作为第2衬底处理。
例17
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：一边接一面地对两面进行阳极氧化，每面进行11分钟阳极氧化。
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11×2分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
分别制备，在Si衬底(第2衬底)表面上形成的SiO2层，使SiO2层表面与Si衬底表面接触，该SiO2层厚度为500nm。表面接触后，刻蚀除去粘接晶片侧表面上的100nm厚的SiO2层和外延Si层，露出多孔Si边缘。
在1000℃热氧化粘接晶片，经1小时后，在多孔Si层处完好地分割成三个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在两个第2衬底一侧的多孔Si和氧化的多孔Si层在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测试这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶体缺陷，并保持好的结晶度。
同时留在第1衬底一侧上的多孔Si和氧化多孔Si层，在由49％的氢氟酸和30％的过氧化氢溶液制成的混合液中搅动而被选择刻蚀。留下单晶Si没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。抛光后，此时，第1衬底能作为一个第2衬底处理。
例18
制备直径为6英寸的p型或n型第1(100)单晶硅衬底，其厚度为625μm，电阻率为10Ω·cm，在其表面上热氧化形成100nm厚的SiO2层。加100kev的加速电压，给主表面注入1×1017/cm2的氦离子。在表面下0.5μm深的附近形成有氦气泡的多孔结构。
分别制备，在Si衬底(第2衬底)表面上形成的SiO2层，使SiO2层表面与Si衬底表面接触，该SiO2层厚度为500nm。表面接触后，刻蚀除去粘接晶片侧表面上的100nm厚的SiO2层和外延Si层，露出多孔Si边缘。
在1000℃热氧化粘接的晶片。经1小时后，在多孔Si层处完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.5μm的单晶Si层。在整个表面上测100个点来测试这样形成的单晶Si层的膜厚，测得的膜厚均匀度是±3％。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新的晶体缺陷，并保持好的结晶度。
例19
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
分别制备，在Si衬底(第2衬底)表面上形成的SiO2层，使SiO2层表面与Si衬底表面接触，该SiO2层厚度为500nm。之后，加±500伏周期为100msec的脉冲电压，使粘接强度更高，之后刻蚀除去粘接晶片侧表面上的100nm厚的SiO2层和外延Si层，露出多孔Si边缘。
粘接晶片在1000℃热氧化1小时后，在多孔Si层中处完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si层在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶体缺陷，并保留好的结晶度。
例20
制备直径为6英寸的p型或n型第1(100)单晶Si衬底，其厚度为625μm，电阻率是0.01Ω·cm，它在HF溶液中进行阳极氧化。阳极氧化条件如下：
电流密度：7(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si厚度：12(μm)
多孔率：15％
该衬底在400℃在氧气氛中氧化1小时。该氧化生成热氧化膜，覆盖多孔Si的孔内壁。在多孔Si上用CVD法外延生长厚度为0.15μm的单晶Si。生长条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(升/分钟)
气压：80乇
温度：950℃
生长速度：0.3μm/分钟
而且，用热氧化在该外延Si层表面形成厚100nm的SiO2层。
分别制备，在Si衬底(第2衬底)上形成的SiO2层，使该SiO2层表面与Si衬底表面接触，SiO2层厚度为500nm。之后，在室温，垂直于粘接衬底加1000kg/cm2压力，进一步增大粘接强度。之后，刻蚀除去粘接晶片侧表面上的100nm厚的SiO2层和外延Si层，露出多孔Si边缘。
在1000℃热氧化粘接晶片。经1小时后，在多孔Si层处完好地分割成两个衬底。观察分割表面，发现中心部分几乎保持其原状，而晶片侧表面的多孔Si变成SiO2。
之后，留在第2衬底一侧的多孔Si和氧化的多孔Si在由49％的氢氟酸和30％的过氧化氢溶液制成的混合溶液中搅动而被选择刻蚀。留下单晶硅没被刻蚀，用单晶Si作刻蚀阻挡材料，选择刻蚀多孔Si和氧化的多孔Si层，使其完全除去。
刻蚀剂对无孔Si单晶的刻蚀速度极小，而多孔层的刻蚀速率选择性高达105以上。因而，无孔层的膜厚度减小很少，其刻蚀量可忽略不计(约为几十埃)。
即，在Si氧化膜上形成厚0.1μm的单晶Si层。在整个表面上测100个点来测这样形成的单晶Si层的膜厚，测得的膜厚均匀度是101±3nm。
而且，它在1100℃在氢中退火1小时。用原子力显微镜评估表面粗糙度，在50μm见方的范围内的粗糙度均方根值是0.2nm，它等于Si晶片商业上允许的粗糙度。
用透射电子显微镜观察截面证实，Si层中没引入新晶体缺陷，并保持好的结晶度。
上述的每个实例中，可用各种方法在多孔Si进行外延生长，这些方法包括：MBE法，溅射法，液相生长法等，以及CVD法，而不限于CVD法。而且，多孔Si的选择刻蚀液也不限于49％的氢氟酸和30％的过氧化氢制成的混合液，也可用氢氟酸加醇类(乙醇，异丙醇等)制成的混合溶液，缓冲氢氟酸和过氧化氢的混合液，或缓冲氢氟酸和醇制成的混合液。而且，可用氢氟酸、硝酸、和醋酸混合液选择刻蚀多孔Si，因多孔硅的面积巨大。混合液的混合比可任意而适当地选择。
可在各种条件下，并不限于上述条件，进行其它工艺步骤。

Claims (24)

1、半导体衬底的制造方法，包括以下工艺步骤：
第1衬底的主表面与第2衬底主表面粘接的步骤，所述第1衬底是Si衬底，其中至少有一层通过多孔Si层形成的无孔薄膜；
露出由所述第1和第2衬底构成的粘接衬底的侧表面中的所述多孔Si层的步骤；
氧化所述粘接衬底，在所述多孔Si层中分割所述粘接衬底的步骤；以及
除去在所述多孔Si层中分割所述粘接衬底而分开的所述第2衬底上的多孔Si和氧化多孔Si层的步骤。
2、半导体衬底的制造方法，包括以下工艺步骤：
第1衬底的主表面与第2衬底的主表面粘接的步骤，所述第1衬底是Si衬底，其中通过多孔Si层形成至少一层无孔薄膜，和其中所述多孔Si层在其侧表面中露出；
氧化由所述第1和第2衬底构成的粘接衬底，在所述多孔Si层中分割所述粘接衬底的步骤；和
除去在所述多孔Si层中分割所述粘接衬底而分开的所述第2衬底上的多孔Si和氧化多孔Si层的步骤。
3、按权利要求1或2的半导体衬底的制造方法，其特征是，除去所述分割多孔Si层而分开的第1衬底上的多孔Si和氧化多孔Si层后，第1衬底再用作粘接前的所述第1衬底的原材料。
4、按权利要求1或2的半导体衬底的制造方法，其特征是，通过多孔Si层在所述第1衬底的两个主表面的每一个上形成至少一层无孔薄膜，所述第2衬底与所述两个主表面的每个表面粘接。
5、按权利要求1或2的半导体衬底的制造方法，其特征是，所述无孔薄膜是单晶Si层。
6、按权利要求1或2的半导体衬底的制造方法，其特征是，所述无孔薄膜包括氧化硅层和单晶硅层。
7、按权利要求1或2的半导体衬底的制造方法，其特征是，所述无孔薄膜是单晶化合物半导体层。
8、按权利要求1或2的半导体衬底的制造方法，其特征是，所述第2衬底是Si衬底。
9、按权利要求1或2的半导体衬底的制造方法，其特征是，所述第2衬底是Si衬底，其中至少在要粘接的主表面上形成氧化Si膜。
10、按权利要求1或2的半导体衬底的制造方法，其特征是，所述第2衬底是透光衬底。
11、按权利要求4的半导体衬底的制造方法，其特征是，分别粘到所述第1衬底的两个主表面上的所述第2衬底，选自Si衬底，至少在待粘接的主表面上形成有氧化硅膜的硅衬底，和透光衬底。
12、按权利要求11的半导体衬底的制造方法，其特征是，所述第1衬底的两个主表面上粘接的第2衬底分别由不同材料制成。
13、按权利要求1或2的半导体衬底的制造方法，其特征是，除去所述多孔Si和氧化多孔Si层后，对第2衬底的分开主表面进行表面平整处理。
14、按权利要求13的半导体衬底的制造方法，其特征是，所述平整处理是在含氢气氛中的退火处理。
15、按权利要求1或2的半导体衬底的制造方法，其特征是，通过浸泡选择刻蚀除去所述多孔Si和氧化多孔Si，所用刻蚀剂是选自下列刻蚀剂中的一种，这些刻蚀剂是，氢氟酸，醇和过氧化氢溶液中的至少一种加到氢氟酸中制成的混合溶液，缓冲氢氟酸，和醇和过氧化氢溶液中的至少一种加到缓冲氢氟酸中制成的混合溶液。
16、按权利要求7的半导体衬底的制造方法，其特征是，用对多孔Si的刻蚀速度比对化合物半导体刻蚀速度快的刻蚀剂对多孔Si选择化学刻蚀，来除去所述多孔Si和氧化多孔Si层。
17、按权利要求1或2的半导体衬底的制造方法，其特征是，用所述无孔薄膜作阻挡层，进行膜层抛光，以除去所述多孔Si和氧化多孔Si层。
18、按权利要求1或2的半导体衬底的制造方法，其特征是，所述第1衬底粘接到所述第2衬底是使衬底紧密接触。
19、按权利要求1或2的半导体衬底的制造方法，其特征是，选择阳极氧化粘接法，加压法，退火及其组合使用这些方法进行所述第1和第2衬底的粘接。
20、按权利要求1或2的半导体衬底的制造方法，其特征是，对Si衬底阳极氧化形成多孔Si，之后，在所述多孔Si上形成无孔薄膜来进行多孔Si层上的无孔薄膜形成。
21、按权利要求1或2的半导体衬底的制造方法，其特征是，在Si衬底中离子注入稀有气体、氢、氮中的至少一种离子在其表面下的一定深度处形成多孔层，以此进行在多孔Si层上无孔薄膜的形成。
22、按权利要求1或2的半导体衬底的制造方法，其特征是，用阳极氧化Si衬底形成多孔Si层，此后在多孔Si层上形成无孔薄膜，之后，通过无孔薄膜给所述多孔Si层离子注入稀有气体，氢和氮的至少一种元素离子，以此进行在多孔Si层上的无孔薄膜的形成。
23、按权利要求20的半导体衬底的制造方法，其特征是，所述阳极氧化是在HF溶液中进行。
24、按权利要求1或2的半导体衬底的制造方法，其特征是，所述粘接衬底氧化之前，在所述粘接衬底的至少一个外表面上形成其热膨胀系数比Si的热膨胀系数小的材料层。
CNB971095361A 1996-02-28 1997-02-28 半导体衬底的制造方法 Expired - Fee Related CN1135601C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP41709/1996 1996-02-28
JP04170996A JP3293736B2 (ja) 1996-02-28 1996-02-28 半導体基板の作製方法および貼り合わせ基体
JP41709/96 1996-02-28

Publications (2)

Publication Number Publication Date
CN1169025A CN1169025A (zh) 1997-12-31
CN1135601C true CN1135601C (zh) 2004-01-21

Family

ID=12615961

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971095361A Expired - Fee Related CN1135601C (zh) 1996-02-28 1997-02-28 半导体衬底的制造方法

Country Status (8)

Country Link
US (3) US6294478B1 (zh)
EP (1) EP0793263A3 (zh)
JP (1) JP3293736B2 (zh)
KR (1) KR100238571B1 (zh)
CN (1) CN1135601C (zh)
CA (1) CA2198552C (zh)
SG (1) SG55280A1 (zh)
TW (1) TW333711B (zh)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6326280B1 (en) 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
SG54593A1 (en) * 1996-11-15 1998-11-16 Canon Kk Method of manufacturing semiconductor article
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
SG68035A1 (en) * 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US8835282B2 (en) * 1997-05-12 2014-09-16 Silicon Genesis Corporation Controlled process and resulting device
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG87916A1 (en) 1997-12-26 2002-04-16 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
SG71182A1 (en) 1997-12-26 2000-03-21 Canon Kk Substrate processing apparatus substrate support apparatus substrate processing method and substrate manufacturing method
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6391743B1 (en) 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
EP1039513A3 (en) * 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
FR2794893B1 (fr) * 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
AU781761B2 (en) * 2000-03-09 2005-06-09 Interuniversitair Micro-Elektronica Centrum (Imec) Method for the formation and lift-off of porous silicon layers
US6964732B2 (en) * 2000-03-09 2005-11-15 Interuniversitair Microelektronica Centrum (Imec) Method and apparatus for continuous formation and lift-off of porous silicon layers
US6519543B1 (en) * 2000-05-09 2003-02-11 Agere Systems Inc. Calibration method for quantitative elemental analysis
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
CN100446196C (zh) * 2001-06-22 2008-12-24 Memc电子材料有限公司 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
JP2003017668A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
WO2004073043A2 (en) * 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Semiconductor-on-insulator article and method of making same
JP4153325B2 (ja) * 2003-02-13 2008-09-24 株式会社ディスコ 半導体ウエーハの加工方法
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857155B1 (fr) 2003-07-01 2005-10-21 St Microelectronics Sa Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
KR20060033809A (ko) * 2003-08-04 2006-04-19 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 층 분리방법
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
JP2005064188A (ja) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
US8475693B2 (en) * 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20060003145A1 (en) * 2004-02-04 2006-01-05 Hansen Carl L Ultra-smooth microfabricated pores on a planar substrate for integrated patch-clamping
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP2006032785A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｏｉ基板の製造方法及びｓｏｉ基板
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
CA2685544C (en) * 2007-04-27 2016-08-09 Board Of Regents Of The University Of Texas System Porous particles and methods of making thereof
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
KR101656843B1 (ko) 2008-07-10 2016-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010153488A (ja) * 2008-12-24 2010-07-08 Rohm Co Ltd Ｓｏｉウエハの製造方法およびｓｏｉウエハ
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
TWI589042B (zh) * 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
US9000442B2 (en) * 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
TW201210058A (en) * 2010-05-12 2012-03-01 Applied Materials Inc Method of manufacturing crystalline silicon solar cells using epitaxial deposition
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
CN103904125A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN104143496B (zh) * 2013-05-08 2016-12-28 中国科学院上海高等研究院 一种基于层转移的晶硅薄膜的制备方法
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
DE102016107557A1 (de) * 2016-04-22 2017-10-26 Nexwafe Gmbh Siliziumwafer für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
US10461021B2 (en) 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
FR3093715B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Dispositif de maintien pour un ensemble à fracturer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121112A (en) * 1905-08-29 2000-09-19 Canon Kabushiki Kaisha Fabrication method for semiconductor substrate
DE69133359T2 (de) 1990-08-03 2004-12-16 Canon K.K. Verfahren zur Herstellung eines SOI-Substrats
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1251556B1 (en) 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate

Also Published As

Publication number Publication date
KR100238571B1 (ko) 2000-01-15
JPH09237884A (ja) 1997-09-09
JP3293736B2 (ja) 2002-06-17
CA2198552C (en) 2002-03-26
EP0793263A2 (en) 1997-09-03
US20010024876A1 (en) 2001-09-27
US6350702B2 (en) 2002-02-26
EP0793263A3 (en) 1998-07-08
US6294478B1 (en) 2001-09-25
TW333711B (en) 1998-06-11
KR970063766A (ko) 1997-09-12
CA2198552A1 (en) 1997-08-28
US20010053607A1 (en) 2001-12-20
SG55280A1 (en) 1998-12-21
CN1169025A (zh) 1997-12-31

Similar Documents

Publication Publication Date Title
CN1135601C (zh) 半导体衬底的制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1123915C (zh) 半导体制品的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1118085C (zh) 半导体衬底及其制备方法
CN1150594C (zh) 半导体产品的制造方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1272684A (zh) 衬底及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1056940C (zh) 半导体部件及其制造方法
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1225500A (zh) 半导体产品及其制造方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1269599A (zh) 制造半导体部件的方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1127120C (zh) 半导体衬底及其制造方法
CN1259758A (zh) 半导体晶片的制造方法及其使用和利用方法
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1250945A (zh) 半导体基片及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040121

Termination date: 20150228

EXPY Termination of patent right or utility model