CN1137688A - 具有减小电阻的化合物半导体器件 - Google Patents

具有减小电阻的化合物半导体器件 Download PDF

Info

Publication number
CN1137688A
CN1137688A CN96105106.XA CN96105106A CN1137688A CN 1137688 A CN1137688 A CN 1137688A CN 96105106 A CN96105106 A CN 96105106A CN 1137688 A CN1137688 A CN 1137688A
Authority
CN
China
Prior art keywords
mentioned
layer
compound semiconductor
group element
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96105106.XA
Other languages
English (en)
Other versions
CN1086514C (zh
Inventor
今西健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1137688A publication Critical patent/CN1137688A/zh
Application granted granted Critical
Publication of CN1086514C publication Critical patent/CN1086514C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Abstract

一种制作半导体器件的方法包括用MOVPE工艺沉积具有第一导电类型的第一化合物半导体层(14，25)的步骤、采用由于气体掺杂剂的分解实施的平面掺杂工艺使第一化合物半导体层(15，16)的表面掺杂成同样的第一导电类型，这样在平面掺杂工艺期间不出现第一化合物半导体层的明显生长以及在第一化合物半导体晶层的掺杂表面上用MOVPE工艺沉积第一导电类型的第二化合物半导体层(16，27)。

Description

具有减小电阻的化合物半导体器件
本发明广泛地涉及半导体器件，特别是涉及在顶层界面上的电阻被减小的化合物半导体器件。
在必须由高速器件运行的高频应用中广泛地采用诸如HEMT(高电子迁移率晶体管)和HBT(高频晶体管)这样的化合物半导体器件。在化合物半导体器件中实质上是化合物半导体材料的高电子迁移率促使器件高速运行。
通常，化合物半导体器件在器件的主要部分中包含AlGaAs和GaAs异质结界面。例如HEMT采用这样的在由未掺杂的GaAs组成的通道层和由n型ALGaAs组成的电子提供层之间的异质结界面以在通道晶层中沿前述的异质结界面形成二维电子云层。另一方面，典型的HBT采用在P型GaAs的基极层上形成的n型AlGaAs的发射极层。由于采用宽禁带材料例如AlGaAs作发射极层，这样能够增大器件的电流增益。进一步，由于采用有很高电子迁移率的GaAs，使器件达到最高的运行速度是可能的。
为了避免形成各种与在AlGaAs层中存在的深杂质能级有关联的非辐射复合中心，近来的化合物半导体器件逐渐用InGaP代替AlGaAs层。应该指出，这样的非辐射复合中心容易破坏器件。
在通常的化合物半导体器件中包含一个GaAs/AlGaAs异质结界面，为了保护AlGaAs晶层以防氧化并且在该处为了形成欧姆接触，实际做法是在AlGaAs层上形成掺杂成n+型的GaAs顶层。
图1表示用InGaP作发射极层的HBT的实例。
参阅图1，在半绝缘的GaAs衬底上形成n型GaAs的辅助集电极层11，继之在辅助集电极层上沉积由GaAs组成的集电极层12。进一步，在集电极层12上生长P型GaAs层13而在其上面进一步沉积用Si掺杂成n型InGaP的发射极层14。这样形成的发射极层14其本身又用Si掺杂成n型GaAs的顶层16覆盖。从而获得在衬底10上包含半导体层11-16的叠层式的半导体实体。应该指出，是采用气相沉积工艺例如MOVPE工艺连续地一层接一层地实现层11-16的沉积。
在形成顶层16后，为了局部地去除顶层16、发射极层14和基极层13，使这样形成的叠层式的半导体实体经刻蚀处理，以致使一部分辅助集电极层11和一部分基极层13暴露。经由在顶层16、基极层13的暴露表面和辅助集电极层11的暴露表面上分别形成欧姆电极17、18和19，完成HBT的制作。与通常的双极晶体管一样，具有这样结构的HBT实现电子从发射极层14注入到基极层13，并进一步从基极层13注入到集电极层12，其中由于用GaAs作基极层13，结果大大地改进了器件的运行速度。进一步，由于用宽禁带材料InGaP作发射极层14，结果获得大的增益。如前面提到，这样用InGaP代替惯用的AlGaAs作发射极层的HBT使由于非辐射复合中心引起的器件损伤方面的难题减小到最低程度。
图2表示用InGaP作电子提供层的常规HEMT的实例。
参阅图2，在半绝缘GaAs衬底21上沉积未掺杂GaAs的缓冲层22，继之未掺杂GaAs通道层23沉积在缓冲层22上。进一步，在通道层23上沉积未掺杂InGap的隔离层24，继之由n型InGaP组成的电子提供层25沉积在隔离层24上。最后在电子提供层25上沉积n型GaAs顶层27。从而，获得类似于图1中的HBT在衬底21上包含层22-27的叠层式的半导体实体，其中，用MOVPE工艺连续地逐层地实现层22-27的沉积。
在形成这样的叠层式的半导体实体后，采用刻蚀工艺去除相当于器件的通道区域的部分顶层27，并在电子提供层25的暴露部分上形成作栅电极的肖特基(Schottky)电极28。进一步，在肖特基电极28的二边的顶层27上形成一对欧姆电极291和292分别作源电极和漏电极。
在这样的一种结构中，在通道层23内沿着通道层23和隔离层24之间的异质结界面形成二维电子云，关于这一点已为精通技术的人们所熟知。用施加于栅电极28的控制电压通过二维电子云控制在源电极291，和漏电极292之间流动的源—漏电流。
在这样结构的HEMT中，由于用InGaP代替惯用的AlGaAs作隔离晶层24并进一步作电子提供层25，能成功地避免由施主—有关的深能极(DX—中心)引起器件损伤的问题。
然而，无论在图1的HBT和图2的HEMT的情况中，为了形成GaAs/InGaP结构而在InGaP层上生长GaAs层的异质结界面上出现电阻增大的问题。例如在图1的结构中，在发射极层14上生长GaAs顶层16的界面上出现高阻层20。同样，在图2的结构中，在InGaP电子提供层25上生长GaAs顶层27的界面上出现高阻层30。当像层20或层30的这样高阻层组成时，器件的运行速度严重下降。例如发现具有2×5μm2电极的HBT在集电极开路状态时发射极电阻为35-40Ω。在这样的情况中发现双极晶体管的特性频率fT和fwax分别变为20GHz和50GHz，这对于所希望的器件高频运行是很不够的。
形成这种不希望有的高阻层的原因归于在异质结界面上V族元素的互相扩散。更准确地说，由于半导体材料InGaP具有比较高的部分压，因而P原子容易从InGaP层中逸出而在InGAP晶体结构中留下空位。在这样的情况中进行GaAs的MOVPE沉积时As原子容易渗入InGaP晶体结构并依据P空位，导致在相对于GaAs层界面上的InGaP晶层内P原子和As原子的混合。在异质结界面上发生这样的P和As互相扩散时，由于P原子和As原子在原子半径上的很大差别而引起晶格畸变。应该指出，这样的晶格畸变扰乱了晶格中原子的周期排列而促使深杂质能级或载流子陷阱的形成，同样也导致异质结界面上载流子的损耗。可以认为层20或30上电阻的增大是由于载流子损耗造成的。
因此，本发明的总体目的是提供一种新型而实用的其中排除了上述问题的化合物半导体器件及其制作工艺。
本发明的另一个更具体的目的是为成功地补偿在器件中的异质界面上的载流子损耗而提供一种化合物半导体器件及其制作工艺。
本发明的另一个目的是提供一种半导体器件，包括：
含有第一V族元素的第一层化合物半导体层；
含有第二不同的V族元素的第二层化合物半导体晶层；
在所述的第一层和第二层化合物半导体晶层间的界面上形成异质结界面；
所述的异质结界面含有掺杂剂，其面密度使得在所述的异质结界面上的载流子损耗被基本补偿。
本发明的另一个目的是提供高电子迁移率晶体管，包括：
衬底；
在上述的衬底上形成的通道层；
在上述的通道层上形成掺杂成第一导电类型的载流子提供层，上述的载流子提供层包括含有第一V族元素的第一化合物半导体材料；
在上述的载流子提供层上形成与上述的载流子提供层的上部主表面直接接触的项层，上述的顶层包含掺杂成第一导电类型并含有第二种不同的V族元素的第二化合物半导体材料；
在上述的载流子提供层和上述的顶层之间形成的异质结界面，上述的异质结界面含有上述的第一导电类型掺杂剂，其面密度使得在上述的异质结界面上载流于损耗被基本补偿；
在上述的电子提供层上形成栅电极，以此建立肖特基接触；
在上述的栅电极的第一侧的上述的顶层上形成第一欧姆电极，以此建立欧姆接触；和
在上述的栅电极侧边相对的第二侧的上述的顶层上形成第二欧姆电极，以此建立欧姆接触。
本发明的另一个目的是提供异质结双极晶体管，包括：
衬底；
在上述的衬底上形成由第一化合物半导体材料组成的集电极层；
在上述的集电极层上形成由第二化合物半导体材料组成的基极层，上述的基极层被掺杂成第一导电类型；
在上述的基极层上形成由第三种化合物半导体材料组成的发射极层，上述的发射极层被掺杂成第二种相反的导电类型，上述的第三化合物半导体材料含有第一V族元素；
在上述的发射极层的上部主表面上形成同时与之直接接触由第四化合物半导体材料组成的顶层，上述的顶层被掺杂成上述的第二导电类型，上述的第四种化合物半导体材料含有第二种不同的V族元素；
在上述的发射极层和上述的顶层间形成异质结界面，上述的异质结界面含有上述的第二导电类型掺杂剂，其面密度使得上述的异质结界面上载流子的损耗基本得到补偿。
集电极与上述的集电极层电连接；
基电极在上述的基极层上形成，同时与之电连接；和
在与上述的发射极层电连接的上述的顶层上形成发射电极。
本发明的另一个目的是提供制作半导体器件的方法，包含的步骤为：
(a)形成第一导电类型和含有第一V族元素的第一化合物半导体层，上述的步骤(a)包括上述第一V族元素的金属有机物源的分解；
(b)在上述的步骤(a)之后实际上在中止上述的第一化合物半导体晶层生长的同时，用上述的第一导电类型的掺杂剂掺入上述的第一化合物半导体晶体的表面；和
(c)在上述的步骤(b)之后，在上述的第一化合物半导体层的上述的表面上形成上述的第一导电类型并含有第二种不同的V族元素的第二化合物半导体晶层，上述的步骤(c)包括上述的第二V族元素的金属有机物源的分解。
根据本发明，成功地消除在异质结界面上载流子的损耗问题，实际上是减小器件的电阻例如源—漏电阻或半导体器件的发射极电阻。由于电阻减小，本发明的半导体器件达到极好的高频性能。
由结合附图阅读下面的详细描述，将使本发明的其他目的和进一步的特点更明显。
图1图示了通常的HBT结构；
图2图示了通常的HEMT结构；
图3图示了与本发明的第一实施例的HBT结构；
图4图示了图3中的器件制作工艺中气体源使用的排列程序；
图5图示了图3中的结构中获得的补偿载流子损耗的效果；
图6图示了与本发明的第二实施例的HEMT结构；
图3说明与本发明的第一实施例相应的HBT的结构。由于图3中的HBT具有的结构与图1所描述的有关结构类似，所以用同样的标号表示与以前描述过的部分对应的这些部分，并且省略对其描述。
在图3的器件制作中应该指出，将保持压力为0.1atm的减压MOVPE装置的反应容器内沉积由GaAs组成的半绝缘衬底10，并且在衬底温度为650℃的同时输送流速分别为26sccm和70sccm的TMGa(三甲基镓)和AsH3(砷化三氢)在其上进行由n型GaAs组成的辅助集电极层11的沉积，直到层11的厚度达到500nm为止。在层11生长期间，Si2H6(乙硅烷)以150sccm的流速输入，用作在层11中起n型掺杂剂作用的Si源。结果，使层11掺杂到杂质浓度为4×1018cm-3。
在形成集电极层11以后，例如中断Si2H6的输送并在辅助集电极层11上生长厚度为500nm的呈未掺杂GaAs层状态的集电极层12。进一步，采用除了把掺杂气体Si2H6换成CBr4外继续输送TM-Ga和AsH3的方法在集电极层12上生长厚度为100nm的基极层13，其中CBr4起使GaAs层13掺杂到P型的C源的作用。应该指出，CBr4以80sccm的流速输入并使层13掺杂到杂质浓度为4×1019cm-3。
在使反应容器内的压力维持在0.1atm时进行由n型InGaP组成的发射极层14的沉积，直到发射极层14的厚度达到50nm为止。更准确地说，用作In源的TMIn(三甲基铟)与起镓源作用TEGa(三乙基镓)和起P源作用的PH3(磷化三氢)一起分别以200sccm、80sc-cm和200sccm的流速输送到反应容器。进一步，作Si源的Si2H6以2sccm的流速输入。从而，使发射极层14掺成n型并具有4×1017cm-3杂质浓度。
进一步，通过中断TMIn、TEGa和PH3的输送并重新开始输送TMGa和AsH3在发射极层14上进行顶层16的沉积。由此，设定Si2H6的流速到16.7sccm，并形成具有厚度为300nm和具有杂质浓度为4×1017cm-3的顶层16。其中1在顶层16的最外表面上杂质浓度增至4×1018cm-3。
在图3中的叠层状结构的形成过程中可以用TEGa作镓源。进一步，在形成基极层13中除了前述的(TMGa、AsH3、CBr4)组合外可以使用各种诸如(TMGa、TMAs、CBr4)、(TEGa、AsH3、CBr4)、(TEGa、TMAs、CBr4)(TMGa、TMAs)之类的源材料组合。
进一步，为了暴露辅助集电极层11和基极层13的表面，以在对应的发射极层16、基极层13和辅助集电极层11的暴露表面上形成发射极17、基极18和集电极19，这样获得的叠层式结构须经刻蚀工艺。
在本实施例中，在沉积由InGaP组成的发射极层14的步骤和沉积由GaAs组成的顶层16的步骤之间的插入平面掺杂工艺步骤，其中，如图4所示，在这种平面掺杂工艺中采用中止III族和V族元素气体源的输送的方法完成平面掺杂Si。
参阅表示关于生长晶层14和16的金属有机物气体输送程序的图4，会注意到，如已经说明那样，通过同时输送作P源的PH3、作和铟源的TMIn、作镓源的TEGa以及作n型掺杂剂的Si2H6在由P型的GaAs组成的基极层13上生长由n型InGaP组成的层14。
在层14生长到50nm的预定厚度后在约1分钟间隔内中断输送TMGa和TEGa，同时在设定反应容器内的压力为0.1atm条件下继续以200sccm的流速输送PH3。进一步，在上述的时间间隔内以5sccm的流速输送Si2H6。因此，使层14的表面掺杂成n型具有杂质浓度约为10×1012cm-2，如由图3中的层15所示，在层14内没有引起物质的生长。
在前述的层15的平面掺杂工艺之后，正如上面所指出的那样，重新开始输送AsH3和TMGa，而也能如图4中所见的那样在发射极层14的平面掺杂的表面上生长由n型GaAs组成的顶层16。
图5表示异质外延结构中载流子密度分布的测量结果，在这种结构中在异质外延界面上进行平面掺杂Si的情况下，n型InGaP层上形成n型GaAs层，其中分布是以所形成的异质外延结的深度取向作图。进一步，图5还表示有关通常的异质外延结构的类似分布，在这种结构中在n型InGaP层上形成n型GaAs层，但没有这种平面掺杂。在图5中纵向轴表示载流子密度而水平轴表示从GaAs晶层的表面起测量的深度，并且标有“1”的曲线表示在平面掺Si条件形成的结构的载流子密度分布。另一方向，标有“2”的曲线表示没有这种平面掺杂的结构的载流子密度分布。
正如从图5中明显地看到那样，由深度约为0.3μm处曲线“1”的骤降清楚地表示在GaAs层和InGaP层间的异质结界面上通常的HBT有显著的载流子损耗，然而如曲线“2”所示，本发明的器件由于进行平面掺杂成功地补偿在该异质结界面上载流子的损耗。相应于图3或图4中的层15的平面掺杂层的位置用箭头指明。应该指出，根据曲线“1”中出现的降低范围来确定这种平面掺杂的掺杂剂量。
由于如图4中用层15所表示的这种平面掺杂，结果成功地消除在图1的器件中产生高阻层20的问题。例如，在集电极开路的测量中图3中BHT的发射极电阻此时减小到9-11Ω，其中这个数值约为对应的图1中器件的发射极电阻的1/4-1/5。关于叠层方向上的电阻率，图1中通常的器件由于载流子密度减少为4×1017cm-3，结果具有电阻率约为4×10-6Ω·cm2，然而图3中的器件在叠层方向上有9×10-7Ωcm2的电阻率，约为图1中器件的电阻率的1/5。在减小发射级电阻的同时，本实施例的HBT具有的特性频率fT和fwax分别为50GHz和90GHz，特性频率得到显著改进，优于通常的特性。
在本实施例的HBT中，当然可以用其他的组成作发射极层14。例如，用含有Al的InGaP混合晶体作发射极层14。在这种情况中，发射极层14的组成表示为AlXInyGa1-X-YP，其中包括组分系数X＝0的组成在内的这种组成的晶体的特点在于大的带隙。进一步，用组成为AlGaAs的混合晶体作顶层16是可能的。在这种情况中，在由AlGaAs组成顶层16和由AlInGaP组成的发射极层之间容易达到晶格匹配。换句话说，顶层16可以把重叠在一起的AlGaAs层和GaAs层包括在内。
在图4的工艺中，应该指出，在平面掺杂工艺中继续输送PH3。例如在平面掺杂中采用继续输送P没有发现发射极层14的明显生长，而能够抑制P从已经沉积的InGaP层14中蒸发。因此成功地抑制InGaP的晶体结构中空位的形成，并且在沉积顶层14期间在异质结界面上不希望有的As和P的混合被减小到最低程度。
应该指出在图3的HBT中用作n型掺杂剂的Si具有较小的扩散系数，由于用Si作掺杂剂使掺杂元素离开异质结的扩散减小到最低程度，这特别有利于优先在顶盖一发射极异质结界面上补偿载流子的损耗。进一步，可以用V1族元素例如S或Se作掺杂剂。
下一步，参阅表示一种与图2中HEMT类似的HEMT的图6，描述本发明的第二实施例。以前在图2中描述过的这些部分用同样的标号表示并省略对其描述。
参阅图2，与第一实施例一样，在压力保持在0.1atm的MOVPE装置的反应容器中沉积由半绝缘GaAs组成的衬底21，然后就采用分别以26sccm和70sccm的流速输送作Ga源和As源的TMGa和AsH3的方法在其上进行由未掺杂的GaAs组成的缓冲层22的沉积，直到层22生长到厚度约为1nm为止。照这样形成缓冲层22之后，采用继续输送作Ga源和As源的TMGa和AsH3的方法进一步在缓冲层22上开始沉积通道层23，直到通道层23的厚度达到约500nm。
照这样形成通道层23以后，在反应容器的内部压力维持在0.01atm时采用分别以200sccm、80sccm和200sccm的流速把TMIn、TEGa和PH3输送到反应容器的方法在通道层23上生长具有厚度约为2nm的隔离层24。与第一实施例一样，TMIn和In源、TEGa作Ga源以及PH3作P源。进一步，采用继续输送TMIn、TEGa和PH3的方法在隔离层24上生长具有厚度约为50nm的电子提供层25。
在电子提供层25的生长期间，应该指示，是把Si2H6以4sccm的流速掺入到前述的TMIn、TEGa和PH3的气体源，以使电子提供层25被Si掺杂到杂质浓度为2×1018cm-3。
照这样形成电子提供层25之后，中断III族元素的输送以致成功地中断层25的进一步生长。另一方面，PH3以100sccm的流速和Si2H6继续输送约1分钟，其中使Si2H6的流速调整到10sccm左右。因此，与第一实施例一样，电子提供层25的表面被平面一掺入Si。
在如上所述的平面掺杂工艺之后，采用把分别以26sccm和70sccm的流速的TMGa和AsH3并和流速调整到30sccm的Si2H6一起输送到反应容器的方法在电子提供层25上生长顶层27直至层27的厚度达到50nm左右。因此，顶层27被Si掺杂而具有2×1018cm-3的杂质浓度。
照这样形成顶层27之后，为了暴露电子提供层25的表面采用刻蚀工艺除去部分顶层27，并在电子提供层25的暴露表面上形成由Al组成的栅电极28。进一步，在剩余的由GaAs组成的顶层27上形成由AuGe/Au组成的欧姆电极291和292以作源电极和漏电极，于是完成图6中HEMT的制作。
由于进行如以上所述的平面掺杂工艺，成功地消除了电子提供层25和顶层27之间界面上的载流子损耗，于是能够明显地减小HEMT的源一漏电阻。因此，这种HEMT显示了各种优良特性，例如改进了跨导。
在本实施例中，应该指出，可以用通道层23的未掺杂InGaAs代替未掺杂GaAs。在这样的情况中，减小层23的厚度例如减小到14nm是更可取的。
在本实施例的HEMT中，对于电子提供层25也可以用组成表为AlxInyGa1-x-yP的InGaP混合晶体代替InGaP。在这种情况中，甚至在电子提供层25上生长用作顶层27的GaAs，GaAs层是可能的，由于在顶层27中Ga和Al的替代不会引起晶格常数的任何显著变化。
在上述的任一个实施例中，平面掺杂工艺决不限于以5sccm的流速输送Si2H6一分钟，而能从1.0-10.0sccm的流速在30-120秒之间的时间间隔内输送Si2H6，根据必要的掺杂剂量而定，掺杂剂量本身是根据在异质结界面上载流子的损耗来确定。进一步，在平面掺杂工艺中的Si源决不限于Si2H6，而可以采用其他的Si源例如SiH4(硅烷)。
在图4的掺杂程度中，注意到Si2H6即用于层14的掺杂又用于平面掺杂。然而，常见的Si2H4可以用于层14和16的掺杂或层25和27的掺杂。在这种情况下，Si2H6特定地用于平面掺杂。这种特定地使用Si2H6作平面掺杂的掺杂工序尤其有利于层15或层16所希望的重掺杂。应该指出，在MOVPE工艺使用的温度范围内Si2H6具有比SiH4更大的分解速度。
进一步，这种用于补偿InGaP和GaAs的异质结界面上的载流于损耗的平面掺杂工艺不仅在n型层中是有效的而且在P型层中也是有效的。在这种情况中，用C代替Si作P型掺杂剂，其中可以以CBr4的形式输送C。应该指出，在GaAs和InGP层被掺杂成P型时在GaAs和InGaP层的异质结界面上也出现类似的载流子损耗。
进一步，本发明的平面掺杂工艺对补偿在GaAs和含有替代P的Sb的III-V层(包括在其内Sb和P在V族元素晶格点中混合的混晶)间的异质结界面上的载流于损耗也是有效的。
进一步，能应用本发明的半导体器件决不限于如有关第一和第二实施例所说明的HBT或HEMT，而对于其他器件例如采用GaAs和InGaP或AlInGap的异质结界面的LED或激光二极管也能应用本发明。
在InGaP层例如层14和层25的MOVPE工艺中，可以用特丁基磷代替PH3。由于特丁基磷是一种易燃性降低的材料，所以这样做，提高了器件的生产效率。
进一步，本发明决不限于前面描述过的实施例，而可以进行没有脱离本发明范围的各种变换和修改。

Claims (16)

1.半导体器件，包含：
第一化合物半导体层(14，15)包含第一V族元素；
第二化合物半导体层(16，27)含有第二不同的V族元素，上述第二化合物半导体层设在上述的第一化合物半导体层之上；
异质结界面(15，26)形成在上述的第一和第二化合物半导体层间的界面上；
其特征在于，
所述的异质结界面(15，26)含有掺杂剂，其面密度使得在上述的异质结界面上载流子的损耗被基本补偿。
2.如权利要求1所述的半导体器件，其特征在于所述的掺杂剂包括Si，并且其中所述的第一和第二化合物半导体层(14，16；25，27)二者均被掺杂成n型。
3.如权利要求1所述的半导体器件，其特征在于所述的掺杂剂由C组成，并且其中上述的第一和第二化合物半导体层(14，16；25，27)均被掺杂成P型。
4.如权利要求1所述的半导体器件，其特征在于所述的第一化合物半导体层(14，25)含有P做为所述的第一V族元素而其中所述的化合物半导体层(16，27)含有As做为所述的第二V族元素。
5.如权利要求1所述的半导体器件，其特征在于所述的第一化合物半导体层(14，25)含有As做为所述的第一V族元素而其中所述的化合物半导体层(16，27)含有Sb做为所述的第二V族元素。
6.如权利要求4中所述的半导体器件，其特征在于所述的第一化合物半导体层(14，25)包括InGaP，Si掺杂成n型，而上述的第二化合物半导体层(16，27)包括GaAs，由Si掺杂成n型。
7.一种高电子迁移率晶体管包括：
衬底(21)；
在上述的衬底上形成的通道层(23)；
在上述的通道层上形成并掺杂成第一导电类型的载流子提供层(25)，上述的载流子提供层由含有第一V族元素的第一化合物半导体材料组成；
在上述的载流子提供层(25)上形成与上述的载流子提供层的上部主表面直接接触的顶层(27)，上述的顶层(27)由被掺杂成上述的第一导电类型的第二化合物半导体材料组成，并含有第二种不同的V族元素；
在上述的载流子提供层(25)和上述的顶层(27)之间形成异质结界面(26)；
在上述的电子提供层(25)上设置栅电极(28)以在其间构成肖特基接触；
在上述的栅电极(28)的第一侧的上述的顶层(27)上设置第一欧姆电极(291)以在其间构成欧姆接触；和
在上述的栅电极(28)的相对的第二侧的上述顶层(27)上设置第二欧姆电极(292)以在其间构成欧姆接触。
其特征在于
上述的异质结界面(26)含有上述的第一导电类型的掺杂剂，其面密度使得上述的异质结界面上载流子的损耗被基本补偿。
8.如权利要求7中所述的高电子迁移率晶体管，其特征在于所述的载流子提供层(25)含有P做为所述的第一V族元素，并且其中所述的顶层(27)含有As做为所述的第二V族元素。
9.异质双极晶体管，包括：
衬底(10)；
在上述的衬底(10)上形成由第一化合物半导体材料组成的集电极层(11，12)；
在上述的集电极层(12)上形成由第二化合物半导体材料组成的基极层(13)，上述的基极层被掺杂成第一导电类型；
在上述的基极层(13)上形成由第三化合物半导体材料组成的发射极层(14)，上述的发射极层(14)被掺杂成第二相反的导电类型，上述的第三种化合物半导体材料含有第一V族元素；
在上述的发射极层(14)的上主表面上形成与其直接接触的由第四种化合物半导体材料组成的顶层(16)，上述的顶层(16)被掺杂成上述的第二导电类型，上述的第四化合物半导体材料含有第二种不同的V族元素；
在上述的发射极层(14)和所述的顶层(16)之间形成异质结界面(15)；
集电极(19)与所述的集电极层(11)电连接；
基极(18)与所述的基极层(13)电连接；和
设在所述的顶层(16)上的发射极电极(17)与所述的发射极层(14)电连接；
其特征在于
上述的异质结界面(15)含有所述的第二导电类型的掺杂剂分布的其面密度使得上述的异质结界面(15)上载流子的损耗被基本补偿。
10.如在权利要求9中所述的异质双极晶体管，其特征在于所述的发射极层(14)含有上述的第一V族元素P，而其中上述的顶层(16)含有上述的第二种V族元素As。
11.一种制作半导体器件的方法，
其特征在于包括步骤，
(a)形成第一导电类型的且含有第一V族元素的第一化合物半导体层(14，25)，上述的步骤(a)包含上述的第一V族元素的金属有机物源的分解。
(b)在上述的步骤(a)之后，用掺杂剂将上述的第一种化合物半导体层(14，25)的表面(15，16)掺杂成上述的第一导电类型，同时基本抑制上述的第一化合物半导体层的生长；和
(c)在上述的步骤(b)之后，在所述第一半导体层的所述表面上形成所述的第一导电类型且含有第二种不同的V族元素的第二化合物半导体层(16，27)，所述的步骤(c)包含所述的第二V族元素的金属有机物源的分解。
12.如权利要求11中所述的方法，其特征在从所述的第一V族元素为P而所述的第二V族元素为As的第一种组合和所述的第一V族元素为As而所述的第二V族元素为Sb的第二种组合之一中选择所述的第一V族元素和第二V族元素。
13.如权利要求11中所述的方法，其特征在于在中断输送III族元素的气体源的情况下采用输送所述的掺杂剂的气体源的方法进行上述的步骤(b)。
14.如在权利要求11中所述的方法，其特征在于在继续输送所述的第一V族元素的所述的气体源的情况下进行上述的步骤(b)。
15.如在权利要求11中所述的方法，其特征在于所述的步骤(a)包括以第一种气体掺杂剂的形式输送所述的第一导电类型掺杂剂的步骤，而步骤(b)包括以与上述的第一种气体掺杂剂相比有更大的分解速度的第二种不同的气体掺杂剂的形式输送所述的第一导电类型的所述的掺杂剂的步骤。
16.如在权利要求15中所述的方法，其特征在于所述的第一种气体掺杂剂为SiH4，而所述的第二种气体掺杂剂为Si2H6。
CN96105106A 1995-04-25 1996-04-18 具有减小电阻的化合物半导体器件 Expired - Lifetime CN1086514C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09918995A JP3368452B2 (ja) 1995-04-25 1995-04-25 化合物半導体装置及びその製造方法
JP099189/95 1995-04-25

Publications (2)

Publication Number Publication Date
CN1137688A true CN1137688A (zh) 1996-12-11
CN1086514C CN1086514C (zh) 2002-06-19

Family

ID=14240707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96105106A Expired - Lifetime CN1086514C (zh) 1995-04-25 1996-04-18 具有减小电阻的化合物半导体器件

Country Status (5)

Country Link
US (2) US5682040A (zh)
EP (1) EP0740350B1 (zh)
JP (1) JP3368452B2 (zh)
CN (1) CN1086514C (zh)
DE (1) DE69622782T2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842578A (zh) * 2011-06-23 2012-12-26 寇平公司 双极高电子迁移率晶体管及其形成方法
CN102246284B (zh) * 2008-10-21 2014-02-19 瑞萨电子株式会社 双极晶体管
CN109616516A (zh) * 2017-09-15 2019-04-12 株式会社村田制作所 双极晶体管以及高频功率放大器模块

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3373386B2 (ja) * 1997-03-19 2003-02-04 富士通株式会社 半導体装置及びその製造方法
US6737684B1 (en) 1998-02-20 2004-05-18 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and semiconductor device
JP3594482B2 (ja) * 1998-04-02 2004-12-02 三菱電機株式会社 ヘテロ接合バイポーラトランジスタ
JP3252805B2 (ja) 1998-08-20 2002-02-04 日本電気株式会社 バイポーラトランジスタ
US6368930B1 (en) 1998-10-02 2002-04-09 Ziptronix Self aligned symmetric process and device
JP3371871B2 (ja) 1999-11-16 2003-01-27 日本電気株式会社 半導体装置の製造方法
TW440968B (en) * 2000-01-10 2001-06-16 Nat Science Council Heterojunction bipolar transistor device with sun-hat-shaped negative differential resistance characteristic
JP4808298B2 (ja) * 2000-01-21 2011-11-02 富士通株式会社 半導体装置及びその製造方法
US6580139B1 (en) 2000-07-20 2003-06-17 Emcore Corporation Monolithically integrated sensing device and method of manufacture
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
US6744078B2 (en) 2001-07-04 2004-06-01 Sumitomo Chemical Company, Limited Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers
JP3652633B2 (ja) * 2001-10-02 2005-05-25 松下電器産業株式会社 ヘテロ接合バイポーラトランジスタの製造方法
DE10253160A1 (de) * 2002-08-29 2004-03-11 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10306309A1 (de) * 2003-02-14 2004-09-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
US7397062B2 (en) * 2005-09-13 2008-07-08 Sumika Electronic Materials, Inc. Heterojunction bipolar transistor with improved current gain

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060234A (en) * 1984-11-19 1991-10-22 Max-Planck Gesellschaft Zur Forderung Der Wissenschaften Injection laser with at least one pair of monoatomic layers of doping atoms
EP0391380B1 (en) * 1989-04-04 1997-12-17 Siemens Aktiengesellschaft HEMT Structure
US5100831A (en) * 1990-02-16 1992-03-31 Sumitomo Electric Industries, Ltd. Method for fabricating semiconductor device
EP0503731B1 (fr) * 1991-03-15 1998-12-02 Laboratoires D'electronique Philips S.A.S. Procédé de réalisation d'un transistor à haute mobilité électronique intégré
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
US5364816A (en) * 1993-01-29 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Fabrication method for III-V heterostructure field-effect transistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246284B (zh) * 2008-10-21 2014-02-19 瑞萨电子株式会社 双极晶体管
CN102842578A (zh) * 2011-06-23 2012-12-26 寇平公司 双极高电子迁移率晶体管及其形成方法
CN109616516A (zh) * 2017-09-15 2019-04-12 株式会社村田制作所 双极晶体管以及高频功率放大器模块
CN109616516B (zh) * 2017-09-15 2022-04-12 株式会社村田制作所 双极晶体管以及高频功率放大器模块

Also Published As

Publication number Publication date
US5856209A (en) 1999-01-05
CN1086514C (zh) 2002-06-19
EP0740350A1 (en) 1996-10-30
EP0740350B1 (en) 2002-08-07
DE69622782D1 (de) 2002-09-12
JPH08293505A (ja) 1996-11-05
US5682040A (en) 1997-10-28
DE69622782T2 (de) 2002-11-28
JP3368452B2 (ja) 2003-01-20

Similar Documents

Publication Publication Date Title
CN1086514C (zh) 具有减小电阻的化合物半导体器件
CN1215569C (zh) 半导体器件及其制造方法
CN1224109C (zh) 双极晶体管及其制造方法
CN1225797C (zh) 半导体器件及其制备方法
CN1848452A (zh) 氮化镓类半导体元件及其制造方法
CN1460296A (zh) 半导体器件,半导体层及其生产方法
US20040074437A1 (en) Method of growing single crystal Gallium Nitride on silicon substrate
JP3177283B2 (ja) ＧａＡｓデバイスの製造方法および該方法により製造されたデバイス
US7915640B2 (en) Heterojunction semiconductor device and method of manufacturing
CN1615540A (zh) 用低能量等离子体增强化学气相沉积法形成高迁移率硅锗结构
US5738722A (en) III-V system compound semiconductor device and method for manufacturing the semiconductor device
CN100350577C (zh) 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置
CN1207790C (zh) 双极晶体管
JP2003142729A (ja) 半導体発光素子
JP2002359249A (ja) 化合物半導体装置及びその製造方法
CN1655363A (zh) 双极晶体管
CN1943048A (zh) 磷化硼基半导体发光器件
TW200419675A (en) Production process for thin film crystal wafer, semiconductor device using the same and production process thereof
CN1717810A (zh) 磷化硼基化合物半导体器件、其制造方法以及发光二极管
Ohkubo et al. Magnesium-doped InGaAs using (C2H5C5H4) 2Mg: application to InP-based HBTs
CN1452224A (zh) 薄膜半导体外延衬底及其生产工艺
JP2518347B2 (ja) バイポ―ラトランジスタの製造方法
CN1467862A (zh) 具有欧姆接触的半导体装置及其制造方法
JP2011054688A (ja) 半導体基板
JP2007533169A (ja) 誘電体上にｉｉｉ−ｖ族半導体材料を成長させるための方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20020619

EXPY Termination of patent right or utility model