CN1139241A - 分布式仲裁器 - Google Patents

分布式仲裁器 Download PDF

Info

Publication number
CN1139241A
CN1139241A CN95115357A CN95115357A CN1139241A CN 1139241 A CN1139241 A CN 1139241A CN 95115357 A CN95115357 A CN 95115357A CN 95115357 A CN95115357 A CN 95115357A CN 1139241 A CN1139241 A CN 1139241A
Authority
CN
China
Prior art keywords
signal
bus
request
processor
system bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95115357A
Other languages
English (en)
Other versions
CN1095132C (zh
Inventor
白升坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1139241A publication Critical patent/CN1139241A/zh
Application granted granted Critical
Publication of CN1095132C publication Critical patent/CN1095132C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Abstract

提供多处理系统中公用资源和多个处理机之间的一种仲裁方法和设备，更具体地提供一种采用分布式仲裁法的总线仲裁方法和设备。该总线仲裁方法包括下述步骤：检测总线请求处理机所生成的系统总线请求信号，检验别的请求系统总线的处理机的号，当请求系统总线的处理机的号都低于预定号时比较该总线请求处理机和别的总线请求处理机之间的优先级，以及允许在优先级比较中获胜的该总线请求处理机使用系统总线大大减少等待时间。

Description

分布式仲裁器
本发明涉及一种在公用资源与多个处理机之间进行仲裁的方法和设备，并更具体地涉及一种采用分布式仲裁型的总线仲裁方法和一种应用该方法的设备。
在多处理系统中，利用两种通用方法中的一种与公共资源相连的多个处理机同时执行多个操作，这两种通用方法即使用公共总线或通信链路。这样，当两个或更多的处理机同时需要使用公共资源时，需要有一种仲裁方法来分配使用资源的权利。仲裁方法可分为集中式仲裁和分布式仲裁。集中式仲裁方法利用单个仲裁器批处理资源以分配多个处理机的请求。另一方面，在分布式仲裁方法中，各处理机各具有一个指定的仲裁器。
在分布式仲裁中，某一给定的请求资源分配的处理机首先检验资源使用的当前状态。然后，根据预定的算法进行资源使用仲裁。分配公用资源的权利是由仲裁中所使用的算法决定的。分配公用资源的权利划分成“公平”和“优先”两种分配方法。公平是向所有的处理机平等地提供使用公用资源的权利，即一种循环技术，而优先是根据各处理机的优先级向处理机提供使用公用资源的权利。
参照图1，下面将描述采用集中式仲裁法的常规仲裁器。
图1是一个方块图，说明提供公平(仲裁)的常规仲裁器(见美国专利5,280,591号)。
提供公平的常规仲裁器由第一仲裁器10和第二仲裁器20构成。这里，第一仲裁器10包括多个仲裁器，例如，利用循环调度法通过接收来自各处理机的处理机请求信号仲裁总线的仲裁器10A，以及利用循环调度法通过接收来自各存储器的存储器请求信号仲裁总线的仲裁器10B。第二仲裁器20选择多个利用循环调度法的第一仲裁器10中的一个。
至于该仲裁器的运行，第一仲裁器10和第二仲裁器20根据循环调度保证公平对待各处理机。循环调度平等地向所有的处理机分配使用公用资源的权利并且轮流对所有的处理机授权使用总线。但是，因为总线是根据集中式仲裁法由一个仲裁器仲裁的，总线请求信号传输、请求信号识别、仲裁、授权信号传输、授权信号接收、请求信号断开、总线驱动器延迟时间等等类似的事情造成速度的降低。而且，如果仲裁器发生故障，整个系统停止。在根据循环调度提供公平的情况下，因为一个已经使用总线的处理机要在其它处理机使用公用资源之后才能具有使用公用资源的权利，增大等待时间。此外，如果为了解决上述问题，在检验当前处理机的请求信号的地方增加优先法或其它处理方法和类似的方法，则将会增加硬件的复杂性和降低处理速度。
接着，参照图2描述采用分布式仲裁法的常规仲裁器。
图2是一个方块图，说明保证优先(仲裁)的常规技术(见美国专利5,307,466号)。
保证优先的常规仲裁器采用分布式仲裁方法，通过比较由总线请求信号提供的总线请求处理机的优先级，各仲裁器40A、40B和40C确定优先级，而且优先级可根据程序改变。仲裁器40A、40B和40C对经总线50输入的总线请求信号和处理机60A、60B和60C的优先号进行“异”操作，从而确定总线使用优先级并且生成一个指示总线使用的信号(忙信号)，通过该信号具有使用总线优先级的相应处理机可以使用总线。由于在进行这种“异”操作时使用一个系统总线时钟，系统速度因仲裁而降低。而且，由于不保证公平，当同时产生多个总线请求信号时，低优先级的处理机总是要等待机会。此外，需要编制优先级的资源及需要进行编制优先级的工作。
本发明的一个目的是提供一种总线仲裁方法，在这种总线仲裁方法里在保证优先级之前提供一种公平，从而减少较低优先级处理机的总线使用等待并改进仲裁速度。
本发明的另一个目的是提供一种总线仲裁器，在这种总线仲裁器里在保证优先级之前提供一种公平，从而减少较低优先级处理机的总线使用等待并改进仲裁速度。
为了达到本发明的第一个目的，提供了一种包含下述步骤的总线仲裁方法：(a)检测一个总线请求处理机所生成的系统总线请求信号；(b)检验别的请求系统总线的处理机的号；(c)当步骤(b)中请求系统总线的处理机的号低于一预定号时，比较该总线请求处理机和别的总线请求处理机之间的优先级；以及(d)允许在步骤(c)的优先级比较中获胜的该总线请求处理机使用系统总线。
此外，提供了另一种包含下述步骤的总线仲裁方法：(a)检测一个总线请求处理机所生成的系统总线请求信号；(b)检验别的请求系统总线的处理机的号；(c)当步骤(b)中请求系统总线的处理机的号低于一预定号时，确定是否产生一个等待信号；(d)当不产生等待信号时比较该总线请求处理机和别的总线请求处理机之间的优先级；以及(e)允许在步骤(d)的优先级比较中获胜的总线请求处理机使用系统总线。
为了达到本发明的第二个目的，提供一种总线仲裁器，其包括：请求信号处理装置和优先级比较装置，请求信号处理装置用于响应总线请求处理机生成的系统总线请求信号从检验系统总线状态信号并且用于当请求系统总线的处理机的号低于预定号时输出一个控制信号；优先级比较装置用于响应控制信号来检验请求成为系统总线的首位处理机的别的总线请求处理机是否产生一个等待信号，用于当未产生等待信号时将对应于总线请求处理机的用于确定优先级的信号和系统总线状态信号加以比较，以及用于当总线请求处理机在优先级比较中获胜时输出系统总线使用信号。
通过参照附图详细描述最佳实施方案将会更清楚本发明的上述目的和优点。附图是：
图1是一个方块图，说明提供公平的常规仲裁器；
图2是一个方块图，说明保证优选的常规仲裁器；
图3是一个流程图，说明根据本发明的总线仲裁法；
图4是一个示意图，说明根据本发明的总线仲裁器的配置，该仲裁器采用图3中的总线仲裁法；
图5是一个方块图，说明根据本发明的总线仲裁器的结构；
图6是一个流程图，详细说明根据本发明的图5总线仲裁器的操作；
图7A-7J为操作波形，说明根据本发明图5总线仲裁器的操作；
图8A-8H为操作波形，说明检验系统总线状态的操作，该操作由图5中的请求信号发生器124执行；以及
图9A-9K为操作波形，说明比较优先级的操作，该操作由图5中的优先级比较器130执行。
根据本发明的一种总线仲裁法利用在公用资源和多个处理机之间进行仲裁的分布式仲裁法，该总线仲裁法为在多个处理机的各内部总线和系统总线之间进行仲裁而使用与公用资源相连的系统总线，该方法保证同时公平地及优先地使用系统总线。
根据本发明的总线仲裁法将参照图3详细地说明。
首先，当请求系统总线的总线请求处理机输出一个系统总线请求信号时，该系统总线请求信号被检测(步骤100)。当检测出系统总线请求信号时，检验系统总线状态以确定别的请求当前系统总线的处理机的号是否为一个预定号(N)(步骤200)。当在步骤200别的请求当前系统总线的处理机的号为一预定号时(特别当其它请求当前系统总线的处理机号为零或1时)，比较该总线请求处理机和其它请求系统总线处理机之间的优先级以确定该总线请求处理机的优先级是否为最高(步骤300)。当在步骤300中该总线请求处理机的优先级为最高时，提供使用总线的权利(步骤400)。这样，当许多处理机请求当前系统总线时，即使一个处理机具有较高的优先级，这个处理机也不能参与优先级比较步骤。也就是说，首先对所有的处理机保证了公平，同时其次，在优先级比较步骤中比较各处理机之间的优先级从而把使用总线的权利提供给参加优先级比较的处理机中的首位处理机。这样，根据本发明的总线仲裁法同时保证总线使用的公平和优先。
图4是一个示意图，说明根据本发明的总线仲裁器的配置。在多个处理机70的内部总线和系统总线90之间分别配置总线仲裁器80。
图5是图4中一个仲裁器80的方块图。根据本发明的总线仲裁器包括：和图4多个处理机70中的一个处理机的一条内部总线相连的内部总线接口部分110，请求信号处理部分120，优先级比较部分130和信号发送部分140。这里，请求信号处理部分120由请求信号检测器122，请求信号发生器124和请求信号生成控制器126组成。
内部总线接口部分110同步于对应的内部时钟信号(LCLK)接收来自内部总线95的NRQ、BRQ、RD和WR信号及来自系统总线的SLOT#信号，把所接收的信号转换成请求处理机号信号(PROC#)、系统地址信号(ADR#)、系统传输类型信号(TYPE#)和数据量信号(DSIZE#)，并且把转换后的信号分别输出到对应的部件上。这里，NRQ为基本单元数据传输请求信号，BRQ为是数据基本单元的整数倍的数据传输请求信号，RD为一个总线请求处理机的读信号以从系统存储器上读数据，WR是一个总线请求处理机的写信号以对系统存储器写数据，及SLOT#是优先级确定信号，它是从系统总线上输入的并根据处理机的安装位置所决定。这样，优先级可以根据改变处理机的安装位置来改变。当从内部总线接口部分检测出NRQ和BRQ信号时，和对应处理机的内部时钟信号(LCLK)同步，请求信号检测器122产生req信号并把req信号输出到请求信号生成控制器126和请求信号发生器124。当生成req信号时请求信号生成控制器126生成JOBSTA RT信号以通知请求信号的生成，当处理机的请求被完成从而NRQ和BRQ信号断开时请求信号生成控制器126生成JOBEND信号以准备后面的操作。当生成req信号和JOBSTART信号时，请求信号发生器124生成它自己的系统响应信号(SYSREQ#)并从系统总线150上接收系统响应信号(SYSREQ#)以检验系统总线150的状态。这样，当请求当前系统总线150的处理机的号是1或更小时，请求信号发生器124和系统总线仲裁同步信号(ARBCLK)同步，产生一个REQ信号，并把REQ信号和系统响应信号(SYSREQ#)一起输出到优先级比较部分130，而当从优先级比较部分130输入一个WIN信号时断开它自己的SYSREQ#信号。这里，系统响应信号(SYSREQ#)代表各对应处理机的系统总线的状态，因此各处理机该信号的值是不同的。接着，当输入REQ信号时优先级比较部分130检验从请求信号发生器124输入的系统响应信号(SYSREQ#)，以检验是否生成等待信号。如果一个具有首先要传输的数据的处理机登记在等待信号生成寄存器里，以作为使用系统总线150的首位处理机时，则在系统总线150里生成等待信号，而除首位处理机之外的其它处理机即使优先级高也不能使用系统总线150。这时，在优先级比较期间产生等待信号的处理机把首位处理机位存储到它自己的寄存器里并使用系统总线150。当不产生等待信号时，和系统总线仲裁同步信号(ARB-CLK)同步，优先级比较部分130比较系统总线150上的SLOT#信号和其它处理机的系统响应信号(SYSREQ#)，并且当对应的处理机在优先级比较中获胜时生成WIN信号。这时，因为WIN为使用系统总线的信号，当产生WIN信号时该对应的请求使用系统总线的处理机可以使用系统总线150。当获得使用系统总线150权利的处理机发送数据时，该数据可能和获得使用系统总线150权利的前一个处理机所发送的数据相重叠(冲突)。为了防止这种冲突，获得使用系统总线150权利的前一个处理机利用几个系统总线仲裁时钟信号(ARBCLK)的时钟脉冲暂时停止后面的总线仲裁，从而正常地发送它的数据。信号发送部分140由请求处理机号发送器142、系统地址发送器144、系统数据传输类型发送器和数据量发送器147组成。信号发送部分140与内部总线同步信号(LCLK)同步从内部总线接口部分110接收使用系统总线150的信号PROC#、ADR#、TYRE#和DSIZE#，并且同步于系统总线仲裁时钟信号(ARB-CLK)信号把所接收的这些信号输出到系统总线以使对应的总线请求处理机能够使用系统总线150。这里，对应的请求处理机号信号(PROC#)在内部总线接口部分110里通过接收SLOT#信号加以确定，而ADR#是存储器地址信号，获得系统总线的对应处理机按这个存储器地址读或写数据。数据传输类型信号(TYPE#)确定经系统总线150发送的数据的传输类型，而数据量信号(DSIZE#)确定发送到系统总线150上的数据的长度(位数)。这里，在信号发送部分140里，通过增加或改变一个组合电路或者一个时序电路，可以在接收经内部总线95从对应的处理机输入的NRQ、BRQ、RD和WR信号和接收从系统总线150输入的SLOT#信号之后直接生成信号PROC#、ADR#、TYPE#和DSIZE#。
图6是一个流程图，其详细说明根据本发明的图5总线仲裁器的操作。
当内部总线接口电路110接收NRQ信号或BRQ信号时(步骤710)，请求信号检测器112生成req信号(步骤715)。然后，请求信号生成控制器126响应req信号生成JOBSTART信号并且当req信号断开时生成JOBEND信号(步骤720)。顺序地，请求信号发生器125检验是否产生JOBSTART信号或JOBEND信号(步骤725)并且当产生JOBSTART信号时生成REQ信号(步骤730)。请求信号生成器125本身还在系统总线上生成对应处理机的系统响应信号(SYSREQ#)。接着，优先级比较部分130通过从系统总线150上接收其它处理机的系统响应信号(SYSREQ#)检验总线的状态(步骤740)。当请求当前系统总线150的处理机的号为1或更小时，优先级比较部分130确定是否产生等待信号(步骤740a)。这里，等待信号是从请求系统总线150的首位处理机中生成的。这样，当在系统总线150上产生等待信号时，操作步骤从步骤740开始迭代。这里，当相应的处理机为首位处理机时，不是确定是否产生等待信号而是生成等待信号。接着，优先级比较部分130通过把其它处理机的系统响应信号(SYSREQ#)和SLOT#信号相比较确定相应的处理机是否是首位处理机(步骤745)。当该相应的处理机是首位机时，优先级比较部分130生成WIN信号(步骤750)。接着，请求信号发生器126断开步骤735里生成的系统响应信号(SYSREQ#)，并且信号发送部分140为使用系统总线150把信号PROC#、ADR#、TYPE#和DSIZE#输出到系统总线150(步骤755)。然后，对应的处理机断开信号PROC#、ADR#、TYPE#和DSIZE#，以在使用系统总线150之后再使用系统总线150(步骤760)。接着，请求信号生成控制器126生成JOBEND信号(步骤765)。
图7A-7J是根据本发明的图5总线仲裁器各方块的操作波形图。这里，图7A表示系统总线仲裁时钟信号(ARBCLK)，图7B表示内部总线时钟信号(LCLK)，图7C表示数据传输请求信号(NRQ或BRQ)，图7D表示req信号，图7F表示JOBSTART信号，图7F表示JOBEND信号，图7G表示REQ信号，图7H表示WIN信号，图7I表示SYSREQ#信号以及图7J表示使用系统总线150的信号PROC#、ADR#、TYPE#和DSIZE#。
图8A-8H是操作波形，说明由图5中请求信号发生器124所进行的检验系统总线的状态的操作。假定对应处理机的系统总线响应信号是SYSREQ2。图8A表示代表系统总线仲裁时钟信号(ARB-CLK)的波形，图8B至图8F表示代表其它处理机构的系统总线响应信号SYSREQ0、SYSREQ1、SYSREQ2、…、SYSREQN的波形，以及图8G和8H表示代表req信号和WIN信号的波形。当输入req信号和JOBSTART信号时，通过在图8A系统总线仲裁时钟信号的第一下降边81时刻接收其它的系统总线响应信号SYSREQ0、SYS-REQ1、SYSREQ2、…、SYSREQN，请求信号发生器124检验当前系统总线状态。因为在系统总线仲裁时钟信号(ARBCLK)的第一下降边81时刻在系统总线上存在系统响应信号SYSREQ0和SYSRE-Q1，即两个处理机请求当前系统总线，所以请求信号发生器124不能生成REQ信号。这里，因为在系统总线仲裁时钟信号(ARBCLK)的第二下降边82时刻在系统总线150上只存在一个系统总线响应信号SYSREQ1，优先级比较部分130生成WIN信号并且在系统总线仲裁时钟信号(ARBCLK)的下一个上升边83时刻请求信号发生器124向系统总线150输出它的原始的系统总线响应信号SYSRE-Q2。
图9A-9K是操作波形图，用于说明比较优先级的操作，该操作是由优先级比较器130在请求信号发生器124产生REQ信号后进行的。认为相应处理机的系统总线响应信号为SYSREQ2。图9A是代表系统总线仲裁时钟信号(ARBCLK)的波形，图9B-9G是代表系统总线150上系统总线响应信号SYSREQ0、SYSREQ1、SYS-REQ2、…、SYSREQN的波形。图9H和9I分别代表REQ信号和WIN信号的波形。图9J是代表使用系统总线150的信号PROC#、ADR#、TYPE#和DSIZE#的波形，而图9K是代表等待信号的波形。取优先级的次序为SYSREQN、…、SYSREQ2、SYSREQ1、SYSREQ0。在系统总线仲裁时钟的第一下降边91期间，优先级比较部分130比较优先级。这时，首先检验等待信号，然后当另一处理机不请求为首位处理机时比较优先级。如果一个处理机通过生成等待信号请求为首位，则对应的处理机放弃使用总线。这样，产生等待信号的处理机把该位存储到该首位处理机里，使得比较优先级时该处理机作为首位机能无条件地使用总线。此外，产生等待信号的处理机具有一种不同于首位请求功能的功能，当该处理机具有使用总线以经总线发送数据的权利时这种功能用来推迟对另一处理机的仲裁以保持正常的规约。这里，因为在系统总线150上存在着系统总线响应信号SYSREQ1、SYSREQ2和SYSREQ3，该相应的处理机不能使用系统总线150。也就是说，对应于首位SYSREQ3的处理机得到使用系统总线150的权利并使用系统总线150。顺序地，因为SYSREQ3在第二下降边92时刻断开，具有优先权的下一个处理机能得到使用系统总线150的权利。这样，优先级比较部分130生成WIN信号。接着，信号发送部分140把使用系统总线150的信号PROC#、ADR#、TYPE#和DSIZE#输出到系统总线150上使得对应的处理机能使用系统总线150。
如上面所述，根据本发明首先检验使用系统总线的处理机的号，而当上述处理机被检验的号低于一预定号时对应的处理机参与优先级比较，并且根据优先级提供使用系统总线的权利。即，对所有的处理机提供公平权利，并且当满足一个预定的条件时根据各处理机的优先级提供使用系统总线的优先级。从而解决了仅提供优先或公平的仲裁方法中的缺点，即某些处理机使用系统总线的等待时间非常长。

Claims (9)

1.一种总线仲裁方法，包括下述步骤：
(a)检测一个总线请求处理机生成的系统总线请求信号；
(b)检验别的请求系统总线的处理机的号；
(c)当在所述步骤(b)中请求系统总线的其它处理机的号低于预定号时比较所述总线请求处理机和所述别的处理机之间的优先级；以及
(d)允许在所述步骤(c)优先级比较中获胜的所述总线请求处理机使用所述系统总线。
2.一种总线仲裁方法，包括下述步骤：
(a)检测一个总线请求处理机生成的系统总线请求信号；
(b)检验别的请求系统总线的处理机的号；
(c)当在所述步骤(b)中请求系统总线的其它处理机的号低于预定号时确定是否产生一个等待信号；
(d)当未产生所述等待信号时比较所述总线请求处理机和所述别的总线请求处理机之间的优先级；以及
(e)允许在所述步骤(d)优先级比较中获胜的所述总线请求处理机使用所述系统总线。
3.如权利要求1中所述的总线仲裁方法，其特征在于进而包括生成一个等待信号的步骤，等待信号用于为具有使用总线权利的所述处理机推迟对别的处理机的仲裁以保持数据传输的正常规约。
4.一种总线仲裁器，包括：
请求信号处理装置，用于响应总线请求处理机产生的系统总线请求信号以检验系统总线状态信号并且当请求所述系统总线的处理机的号低于预定号时用于输出一个控制信号；以及
优先级比较装置，用于响应所述控制信号以检验请求成为所述系统总线的首位处理机的别的总线请求处理机是否生成一个等待信号；用于当不产生所述等待信号时将对应于所述总线请求处理机的用于确定优先级的信号和所述系统总线状态信号加以比较；以及当所述总线请求处理机在优先级比较中获胜时用于输出系统总线使用信号。
5.如权利要求4所述的总线仲裁器，其特征在于所述请求信号处理装置包括：
请求信号检测器，用于检测系统总线请求信号；以及
请求信号发生器，用于响应所述检测信号来检验系统总线状态信号；和用于当系统总线请求处理机的号低于预定号时输出控制信号。
6.如权利要求5的总线仲裁器，其特征在于所述请求信号处理装置进而包括请求信号生成控制器，用于响应所述检测信号控制所述请求信号发生器的操作。
7.如权利要求5所述的总线仲裁器，其特征在于所述请求信号发生器响应所述检测信号检验系统总线状态信号；当系统总线请求处理机的号低于预定号时输出控制信号，以及生成等待信号以便当所述总线请求处理机使用所述系统总线时推迟对别的总线请求处理机的总线仲裁以保持发送数据的正常规约。
8.如权利要求4所述的总线仲裁器，其特征在于进而包括信号发送装置，用于响应所述系统总线使用信号向所述系统总线输出从所述总线请求处理机发送的信号。
9.如权利要求8所述的总线仲裁器，其特征在于所述信号发送装置包括：
发送请求处理机号信号的请求处理机号发送器；
发送系统地址的系统地址发送器；
发送系统数据传输类型信号的系统数据传输类型发送器；以及
发送被发送数据的长度信号的数据量发送器。
CN95115357A 1995-01-16 1995-08-14 总线仲裁方法及其总线仲裁器 Expired - Lifetime CN1095132C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950000622A KR0155269B1 (ko) 1995-01-16 1995-01-16 버스 중재방법 및 그 장치
KR622/95 1995-01-16

Publications (2)

Publication Number Publication Date
CN1139241A true CN1139241A (zh) 1997-01-01
CN1095132C CN1095132C (zh) 2002-11-27

Family

ID=19406782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95115357A Expired - Lifetime CN1095132C (zh) 1995-01-16 1995-08-14 总线仲裁方法及其总线仲裁器

Country Status (4)

Country Link
US (1) US5680554A (zh)
JP (1) JPH08263312A (zh)
KR (1) KR0155269B1 (zh)
CN (1) CN1095132C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388762C (zh) * 2004-07-22 2008-05-14 奥林巴斯株式会社 总线要求控制电路
CN100514316C (zh) * 2007-07-11 2009-07-15 南京大学 基于片上多处理器系统的动态自适应总线仲裁器
CN114844839A (zh) * 2022-04-14 2022-08-02 重庆长安汽车股份有限公司 一种车载soa系统的服务调用请求仲裁方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768544A (en) * 1996-09-26 1998-06-16 Intel Corporation Deterministic latency characterization and mitigation
KR19980026521A (ko) * 1996-10-10 1998-07-15 조진영 멀티 포트 메모리 비동기 중재 방법
US5983299A (en) * 1996-10-18 1999-11-09 Samsung Electronics Co., Ltd. Priority request and bypass bus
US5931931A (en) * 1997-04-04 1999-08-03 International Business Machines Corporation Method for bus arbitration in a multiprocessor system
US6954812B2 (en) * 2002-03-05 2005-10-11 Hewlett-Packard Development Company, L.P. Two-stage round robin arbitration system
KR100491949B1 (ko) * 2002-11-29 2005-05-30 전자부품연구원 공용 버스 중재 방법 및 이를 이용한 인터페이서간의데이터 전송 장치
CN100505668C (zh) * 2003-05-05 2009-06-24 Nxp股份有限公司 在基于时分多址的网络节点中的差错检测和抑制
US7725759B2 (en) * 2005-06-29 2010-05-25 Sigmatel, Inc. System and method of managing clock speed in an electronic device
US7447817B1 (en) * 2006-05-09 2008-11-04 Qlogic Corporation Method and system for processing arbitration requests
CN101471856B (zh) * 2007-12-26 2011-01-12 无锡江南计算技术研究所 仲裁方法和仲裁器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320467A (en) * 1980-02-25 1982-03-16 Raytheon Company Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
US4816990A (en) * 1986-11-05 1989-03-28 Stratus Computer, Inc. Method and apparatus for fault-tolerant computer system having expandable processor section
US5068782A (en) * 1987-02-02 1991-11-26 Unisys Corp. Accessing control with predetermined priority based on a feedback arrangement
US5193197A (en) * 1987-09-24 1993-03-09 Digital Equipment Corporation Apparatus and method for distributed dynamic priority arbitration for access to a shared resource
US5388228A (en) * 1987-09-30 1995-02-07 International Business Machines Corp. Computer system having dynamically programmable linear/fairness priority arbitration scheme
US5038274A (en) * 1987-11-23 1991-08-06 Digital Equipment Corporation Interrupt servicing and command acknowledgement system using distributed arbitration apparatus and shared bus
US4920486A (en) * 1987-11-23 1990-04-24 Digital Equipment Corporation Distributed arbitration apparatus and method for shared bus
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5349690A (en) * 1988-05-11 1994-09-20 Digital Equipment Corporation Fair arbitration scheme for arbitrating between multiple nodes in a computer system seeking control of a common bus
US5129090A (en) * 1988-05-26 1992-07-07 Ibm Corporation System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration
US5274774A (en) * 1989-01-31 1993-12-28 Wisconsin Alumni Research Foundation First-come first-serve arbitration protocol
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5151994A (en) * 1989-11-13 1992-09-29 Hewlett Packard Company Distributed fair arbitration system using separate grant and request lines for providing access to data communication bus
EP0476175A1 (de) * 1990-09-20 1992-03-25 Siemens Aktiengesellschaft Einrichtung zum Betrieb eines Mehrprozessorsystems, insbesondere einer numerischen Steuerung
JPH0810445B2 (ja) * 1990-09-21 1996-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 動的バス調停方法及び装置
US5261109A (en) * 1990-12-21 1993-11-09 Intel Corporation Distributed arbitration method and apparatus for a computer bus using arbitration groups
US5432911A (en) * 1991-07-15 1995-07-11 Matsushita Electric Works, Ltd. Controllers request access within one bus cycle causing hardware-wait to stall second controller when first controller is accessing and second controller is still requesting access
US5280591A (en) * 1991-07-22 1994-01-18 International Business Machines, Corporation Centralized backplane bus arbiter for multiprocessor systems
US5265223A (en) * 1991-08-07 1993-11-23 Hewlett-Packard Company Preservation of priority in computer bus arbitration
US5485586A (en) * 1992-01-10 1996-01-16 Digital Equipment Corporation Queue based arbitration using a FIFO data structure
EP0562222B1 (en) * 1992-03-27 1999-05-12 Alcatel Access control arrangement
US5307466A (en) * 1992-04-30 1994-04-26 International Business Machines Corporation Distributed programmable priority arbitration
US5420985A (en) * 1992-07-28 1995-05-30 Texas Instruments Inc. Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode
US5430848A (en) * 1992-08-14 1995-07-04 Loral Fairchild Corporation Distributed arbitration with programmable priorities
US5404538A (en) * 1992-10-28 1995-04-04 International Business Machines Corporation Method and apparatus for multilevel bus arbitration
US5299196A (en) * 1992-11-12 1994-03-29 International Business Machines Corporation Distributed address decoding for bus structures
US5546548A (en) * 1993-03-31 1996-08-13 Intel Corporation Arbiter and arbitration process for a dynamic and flexible prioritization
US5509125A (en) * 1993-09-29 1996-04-16 Silicon Graphics, Inc. System and method for fair arbitration on a multi-domain multiprocessor bus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388762C (zh) * 2004-07-22 2008-05-14 奥林巴斯株式会社 总线要求控制电路
CN100514316C (zh) * 2007-07-11 2009-07-15 南京大学 基于片上多处理器系统的动态自适应总线仲裁器
CN114844839A (zh) * 2022-04-14 2022-08-02 重庆长安汽车股份有限公司 一种车载soa系统的服务调用请求仲裁方法

Also Published As

Publication number Publication date
US5680554A (en) 1997-10-21
CN1095132C (zh) 2002-11-27
KR0155269B1 (ko) 1998-11-16
JPH08263312A (ja) 1996-10-11
KR960029991A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
CN1095132C (zh) 总线仲裁方法及其总线仲裁器
EP0318221B1 (en) Controlling responding by users of an intercommunications bus
US5025369A (en) Computer system
AU1807988A (en) Node for servicing interrupt request messages on a pended bus
GB1593404A (en) Logic circuitry for use in a computer
CN104813301B (zh) 用于经由中间传送的usb信令的方法和设备
US5321818A (en) System for arbitrating for access on VME bus structures
AU1930388A (en) Interrupting node for providing interrupt requests to a pended bus
EP2904765B1 (en) Method and apparatus using high-efficiency atomic operations
WO1988008576A2 (en) Apparatus and method for servicing interrupts utilizing a pended bus
US5787263A (en) Method of an apparatus for controlling data transfer
US5805841A (en) Symmetric parallel multi-processing bus architeture
JPH08272705A (ja) 情報処理方法及び情報処理装置
US5398233A (en) Method of resetting coupled modules and system using the method
CN115269467B (zh) 一种总线仲裁的方法、装置、存储介质及电子设备
JP3050131B2 (ja) アービトレーション方式
JPH01305461A (ja) バス使用権制御方式
JPH03210654A (ja) 分散制御処理装置
JP2882341B2 (ja) 共有資源アクセス調停方式
JP2000010934A (ja) マルチｃｐｕシステムのバス調停システム
KR920000480B1 (ko) 인터럽트 버스의 중재 방법
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JP2002049581A (ja) バス調停方法及びバス制御装置
KR950013843B1 (ko) 다중화 버스 중재 방법 및 장치
Morrissey et al. Optimization of Software Function Distribution for OSEK Based In Vehicle Networks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1029690

Country of ref document: HK

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Delaware

Patentee after: Samsung Electronics Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

ASS Succession or assignment of patent right

Owner name: YUFA SCIENCE CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD

Effective date: 20090109

CX01 Expiry of patent term

Expiration termination date: 20150814

Granted publication date: 20021127

EXPY Termination of patent right or utility model