CN1141537A - 具有恒定或值电压的磁滞设备 - Google Patents

具有恒定或值电压的磁滞设备 Download PDF

Info

Publication number
CN1141537A
CN1141537A CN96105840A CN96105840A CN1141537A CN 1141537 A CN1141537 A CN 1141537A CN 96105840 A CN96105840 A CN 96105840A CN 96105840 A CN96105840 A CN 96105840A CN 1141537 A CN1141537 A CN 1141537A
Authority
CN
China
Prior art keywords
threshold voltage
voltage
signal
generator
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96105840A
Other languages
English (en)
Inventor
林昌植
柳英起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1141537A publication Critical patent/CN1141537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Abstract

一种具有恒定阈值电压的磁滞设备，包括：第二电压信号发生器，当输入的第一电压信号为高电平时，第二电压信号逐渐增大，当输入的第一电压信号为低电平时，第二电压信号逐渐减小；电压比较器，其将基准阈值电压信号与第二电压信号相比较并产生一相应值；阈值电压初始化电路，产生阈值电压初始信号；和阈值电压发生器，其产生相应于反馈值的阈值电压信号。

Description

具有恒定阈值电压的磁滞设备
本发明涉及具有恒定阈值电压的磁滞设备。更具体地讲，本发明涉及这样一种磁滞设备，其具有不受磁滞设备输出信号增大或减小影响的恒定阈值电压。
现有磁滞设备将参照下面附图进行详细描述。
图1是表示现有磁滞设备的电路图，图2A-2D是显示图1中现有磁滞设备工作原理的时间图。
参照图1，现有磁滞设备包括：第一电阻器R1，它具有一个用于接收输入信号V输入1的端子；电容器C1，其一个端子与第一电阻器R1的另一端子相连，其另一端子接地；第二电阻器R2，它具有一个连接到电源Vs的端子；第三电阻器R3，其一个端子连至第二电阻器R2的另一端子，其另一端子接地；第四电阻器R4，其一个端子连至第二电阻器R2的另一端子；运算放大器OP1，其非反相输入端子(+)连至第一电阻器R1的另一端子，其反相输入端子(-)连至第二电阻器R2的另一端子；和晶体管Q1，其集电极；连至第四电阻器R4的另一端，其基极连至运算放大器OP1的输出端，其发射极接地。
下面说明该现有磁滞设备的工作原理。
在施加电源Vs的情况下，如果第一输入信号V输入1如图2A所示的那样被输入，则根据第一电阻器R1和电容器C1的量值，将形成如图2B所示的第二输入信号V输入2的波形。
即，如果第一输入信号V输入1以高电平输入(t1)，利用电容器C1的电容当电容器C1充电时，第二输入信号V输入2的幅值逐渐增大，而若第一输入信号V输入1的幅值变为低电平(t3)，则第二输入信号V输入2的幅值会逐渐减小。结果，形成了第二输入信号V输入2的波形如图2B所示，该第二输入信号V输入2输入到运算放大器OP1的非反相输入端子。
另一方面，输入至运算放大器OP1的反相输入端子的阈值电压Vth是根据第二和第三电阻器R2和R3的比率确定的，并在施加电源Vs时的初期维持恒定，而运算放大器OP1的输出信号V输出则维持在低电平上。从第二输入信号V输入2的幅值大于阈值电压Vth(t2)的幅值的时刻(t2)起，运算放大器OP1的输出信号V输出变为低电平，同时晶体管Q1截止，从而使阈值电压Vth变为高电平。
因此，现有磁滞设备的阈值电压根据运算放大器OP1的输出信号V输出变化。如果将运算放大器OP1的输出信号V输出处于高电平时的阈值电压定义为第一阈值电压Vth(1)，并将运算放大器OP1的输出信号V输出处于低电平时间的阈值电压定义为第二阈值电压Vth(h)，磁滞电压Vhys可由下式表示：
Vhys＝Vth(h)－Vth(1)    ......(1)
也就是说，现有磁滞设备具有这样一个缺点，它不能适用于要求恒定阈值电压的设备，即具有不受输出信号增大或减小影响的阈值电压的磁滞设备，因为其阈值电压随运算放大器的输出信号变化。
为了解决现有技术中存在的上述问题和缺陷本发明提供了一种磁滞设备，该磁滞设备具有不受其输出信号增大或减小影响的恒定阈值电压，其是通过检测输入至该磁滞设备的信号的增大/减小状态而实现的。
为实现本发明的目的，正如在此所体现和概括描述的，本发明的具有恒定阈值电压的磁滞设备包括：第二电压信号发生器，其用于产生第二电压信号，当输入的第一电压信号为高电平时，该第二电压信号逐渐增大，而当输入的第一电压信号为低电平时，该第二电压信号逐渐减小；电压比较器，用于将基准阈值电压信号与由第二电压信号发生器产生的第二电压信号进行比较，并产生相应值；阈值电压初始化(initialization)电路，用于将基准电压与输入的第一电压信号进行比较，并根据相应值产生阈值电压初始化信号；和阈值电压发生器，其由电压比较器产生的输出信号和由阈值电压初始化电路产生的阈值电压初始信号反馈至该阈值电压发生器，以产生相应于反馈值的阈值电压信号。
本发明的其他目的和优点将参考附图并结合实施例进行详细说明，以使对本发明得以清楚明了。本发明的目的和优点将通过所附权利要求中具体指出的元件及组合而实现。
附图简要说明：
图1是表示现有磁滞设备的电路图；
图2A-2D是显示图1中现有磁滞设备工作原理的时间图；
图3是根据本发明的一优选实施例的具有恒定阈值电压的磁滞设备的方框图；
图4是表示图3磁滞设备的电路图；
图5A-5E是图3中磁滞设备工作原理的时间图。
现在对本发明的优选实施例进行详细说明，其一个例子示于图3和4中。在全部附图中，相同参考数字表示相同或相似的部分。
参照图3和4，根据本发明的优选实施例的具有恒定阈值电压的磁滞设备包括：第二电压信号发生器10，其用于产生第二电压信号V输入2，当输入的第一电压信号V输入1为高电平时，第二电压信号V输入2逐渐增大，而当输入的第一电压信号V输入1为低电平时，第二电压信号V输入2逐渐减小；电压比较器20，其用于将基准阈值电压信号与由第二电压信号发生器10产生的第二电压信号V输入2相比较，并产生一相应值；阈值电压初始化电路30，用于将基准电压与输入的第一电压信号V输入1相比较，并根据相应值产生阈值电压初始化信号；和阈值电压发生器40，由电压比较器20产生的输出信号和由阈值电压初始化电路30产生的阈值电压初始化信号反馈至该发生器40，以产生与反馈值相应的阈值电压信号Vth。
第二电压信号发生器10包括第一电阻器R11和电容器C11，电阻器R11的一个端子接收第一电压信号V输入1，电容器C11的一个端子与第一电阻器R11的另一端子相连，其另一端子接地。
电压比较器20包括第一运算放大器OP20，其非反相输入端子连至第二电压信号发生器10的第一电阻器R11的另一端子。
阈值电压初始化电路30包括第二运算放大器OP30，其非反相输入端子用于接收第一电压信号V输入1，其反相输入端子用于接收基准电压。
阈值电压发生器40包括：第一阈值电压发生器41，它用于接收电压比较器20的输出信号V输出2和阈值电压初始化电路30的阈值电压初始化信号V输出1，并根据一相应信号产生第一阈值电压或第二阈值电压；和
第二阈值电压发生器45，其用于接收电压比较器20的输出信号V输出2和阈值电压初始化电路30的阈值电压初始化信号V输出1，并维持第一阈值电压发生器41的第二阈值电压或产生第三阈值电压。
第一阈值电压发生器41包括：第一电阻器R41，其一个端子连至电源Vs，另一端子连至电压比较器20的第一运算放大器OP20的反相输入端子；第二电阻器R42，其一个端子连至第一电阻器R41的另一端子；第一晶体管Q41，其集电极连至第二电阻器R42的另一端子，其发射极接地；和“或”门OR41，其第一输入端子连至电压比较器20的第一运算放大器0P20的输出端子，其第二输入端子连至阈值电压初始化电路30的第二运算放大器OP30的输出端子，其输出端子连至第一晶体管Q41的基极。
第二阈值电压发生器45包括：第三电阻器45，其一个端子连至第一阈值电压发生器41的第一电阻器R41的另一端子；第二晶体管Q45，其集电极连至第三电阻器R45的另一端子，其发射极接地；和“与”门AND45，其第一输入端子连至电压比较器20的第一运算放大器0P20的输出端子，其第二输入端子连至阈值电压初始化电路30的第二运算放大器OP30的输出端子，其输出端子连至第二晶体管Q45的基极。
下面将参照附图中的图5A-5E详细描述图3和4的磁滞设备的工作原理。
参照图5A，如果第一电压信号V输入1是以低电压施加的，并随后在加上电源的情况下被变化至高电平(t1)，则由于电容C11被通过第二电压信号发生器10的第一电阻器R11充电，第二电压信号V输入2的幅值逐渐增大，如图5B所示。
此外，阈值电压初始信号V输出1，即，阈值电压初始化电路30的第二运算放大器OP30的输出信号，当第一电压信号V输入1以高电平施加时其变为高电平。结果，阈值电压发生器40“或”门OR41的输出信号变为高电平，由此使第一晶体管Q41导通。
相应地，电源Vs的幅值由阈值电压发生器40的第一电阻器R41和第二电阻器R42所分压，阈值电压Vth的幅值则由第二阈值电压Vth(h)控制为第三阈值电压Vth(m)，如图5C所示。
另外，由于第二电压信号发生器10的电容器C11被充电，从第二电压信号V输入2的幅值增大至与阈值电压Vth(m)的幅值相同的时刻起，电压比较器20的第一运算放大器OP20的输出信号V输出2由低电平变为高电平。结果，阈值电压发生器40的“与”门AND45的输出信号变为高电平，从而使第二晶体管Q45导通。
相应地，电源Vs的幅值由第一电阻器R41与第二电阻器R42和第三电阻器R45的并联阻值所分压，由此将阈值电压Vth的幅值由第三阈值电压Vth(m)控制为第一阈值电压Vth(1)，如图5C所示。
在第一电压信号V输入1的幅值维持高电平的同时，第二电压信号V输入2的幅值继续增大，第一阈值电压Vth(1)的幅值继续维持不变，第一阈值电压Vth(1)和电压比较器20的输出信号V输出2则继续维持高电平。
参照图5A，如果第一电压信号V输入1的幅值是以高电平施加并在以后变为低电平(t3)，则第二电压信号发生器10的电容器C11通过第一电阻器R11放电，且第二电压信号V输入2的幅值逐渐减小，如图5B所示。
此外，如果第一电压信号V输入1是以高电平施加并在以后变为低电平(t3)，则阈值电压初始化信号V输出1即阈值电压初始化电路30的第二运算放大器OP30的输出信号变为低电平。结果，阈值电压发生器40的“与”门AND45的输出信号变为低电平，从而使第二晶体管Q45截止。
相应地，电源Vs未施加至第三电阻器R45上。电源Vs的幅值由阈值电压发生器40的第一电阻器R41和第二电阻器R42分压，阈值电压Vth的幅值则由第一阈值电压Vth(1)控制为第三阈值电压Vth(m)，如图5C所示。
此外，由于第二电压信号发生器10的电容C11放电，从第二电压信号V输入2的幅值继续降至与阈值电压Vth(m)的幅值相同时(t4)起，电压比较器20的第一运算放大器OP20的输出信号V输出2由高电平变为低电平。相应地，阈值电压发生器40的“与”门AND45的输出信号变为低电平，从而使第二晶体管Q45截止。
第二电压信号V输入2的幅值继续降低，电压比较器20的输出信号V输入2的幅值继续维持低电平，同时第一电压信号V输入1的幅值维持低电平。
因此，阈值电压Vth的幅值维持于第三阈值电压Vth(m)的幅值，磁滞电压产生于防止第一运算放大器OP20的振荡的方向上，此方向与第二电压信号发生器10的电容器C11的充电/放电方向一致，无论第一电压信号V输入1由低变高或由高变低。
再者，当第一晶体管Q41和第二晶体管Q45同时截止时，阈值电压发生器40的电源Vs的电流完全没有消耗。
如上所述，在本发明的该优选实施例中，通过检测输入信号的增大/减小状态，所提供的磁滞设备具有恒定的阈值电压，其不因输出信号的增大或减小而受到影响。
在考虑了在此公开的本发明的说明及实施方式的基础上，本领域的技术人员将清楚了解本发明的其他实施例。上述说明及实施例仅应视为例举性的，本发明的范围和构思由本发明的权利要求限定。

Claims (8)

1、一种具有恒定阈值电压的磁滞设备，包括：
第二电压信号发生器，用于产生第二电压信号，当输入至磁滞设备的第一电压信号为高电平时，第二电压信号逐渐增大，而当输入至磁滞设备的第一电压信号为低电平时，第二电压信号逐渐减小；
电压比较器，用于将基准阈值电压信号与由第二电压信号发生器产生的第二电压信号相比较，并产生一相应值；
阈值电压初始化电路，用于将所述基准电压与输入的第一电压信号相比较，并根据比较结果产生阈值电压初始信号；和
阈值电压发生器，由电压比较器产生的输出信号和由阈值电压初始化电路产生的阈值电压初始化信号反馈至该阈值电压发生器，以产生作为该反馈幅值的结果的阈值电压信号。
2、根据权利要求1的具有恒定阈值电压的磁滞设备，其中，所述第二电压信号发生器设有具备早期约束效应的精确电流反射镜电路，并包括第一电阻器和电容器，第一电阻器的一个端子接收所述第一电压信号，电容器的一个端子连至第一电阻器的另一端子，电容器的另一端子接地。
3、根据权利要求2的具有恒定阈值电压的磁滞设备，其中，该电压比较器包括第一运算放大器。
4、根据权利要求3的具有恒定阈值电压的磁滞设备，其中，所述阈值电压初始化电路包括第二运算放大器，该第二运算放大器的非反相输入端子用于接收所述第一电压信号，其反相输入端子用于接收所述基准电压。
5、根据权利要求1的具有恒定阈值电压的磁滞设备，其中，当所述第一电压信号和第二电压信号同时为低电平时，所述阈值电压发生器产生与电源相同幅值的电压。
6、根据权利要求5的具有恒定阈值电压的磁滞设备，其中，所述阈值电压发生器包括第一阈值电压发生器，其用于接收所述电压比较器的所述输出信号和所述阈值电压初始化电路的所述阈值电压初始信号，并根据输入信号产生第一阈值电压或第二阈值电压；和
第二阈值电压发生器，其用于接收所述电压比较器的所述输出信号和所述阈值电压初始化电路的所述阈值电压初始信号，并维持所述第一阈值电压发生器的所述第二阈值电压，或产生第三阈值电压。
7、根据权利要求6的具有恒定阈值电压的磁滞设备，其中，第一阈值电压发生器包括“或”门，其第一输入端子连至电压比较器的输出信号，第二输入端子连至阈值电压初始化电路的输出信号；
晶体管，其基极连至“或”门的输出端子，发射级连至地；和
第一和第二电阻器，其用于根据晶体管的导通/截止状态对电源电压进行分压，并为电压比较器产生分压。
8、根据权利要求6的具有恒定阈值电压的磁滞设备，其中，第二阈值电压发生器包括“与”门，其第一输入端子连至电压比较器的输出信号，其第二输入端子连至阈值电压初始化电路的输出信号；
晶体管，其基极连至“与”门的输出端子，发射极接地；和
电阻器，它根据晶体管的导通/截止状态工作，其用于降低或增大第一阈值电压发生器的输出幅值。
CN96105840A 1995-06-12 1996-05-02 具有恒定或值电压的磁滞设备 Pending CN1141537A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950015441A KR0139981B1 (ko) 1995-06-12 1995-06-12 일정한 문턱전압을 갖는 히스테리시스 시스템
KR15441/95 1995-06-12

Publications (1)

Publication Number Publication Date
CN1141537A true CN1141537A (zh) 1997-01-29

Family

ID=19416916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96105840A Pending CN1141537A (zh) 1995-06-12 1996-05-02 具有恒定或值电压的磁滞设备

Country Status (5)

Country Link
US (1) US5614857A (zh)
KR (1) KR0139981B1 (zh)
CN (1) CN1141537A (zh)
DE (1) DE19617847A1 (zh)
TW (1) TW293198B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023664A (zh) * 2009-09-10 2011-04-20 半导体元件工业有限责任公司 用于检测电流并补偿偏移电压的方法以及电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3551393B2 (ja) * 1995-03-20 2004-08-04 富士通株式会社 識別回路
JP3179330B2 (ja) * 1996-02-28 2001-06-25 日本電気株式会社 インタフェース回路
JP3173727B2 (ja) * 1998-03-10 2001-06-04 日本電気株式会社 電圧検出回路
US5945852A (en) * 1998-03-31 1999-08-31 Motorola, Inc. CMOS comparator output circuit with high gain and hysteresis
US6957278B1 (en) * 2000-06-28 2005-10-18 Cypress Semiconductor Corp. Reference -switch hysteresis for comparator applications
GB0030346D0 (en) * 2000-12-13 2001-01-24 Mitel Semiconductor Ltd Integrated circuit test structure
KR100723474B1 (ko) * 2001-12-31 2007-05-30 삼성전자주식회사 히스테리시스 전압을 갖는 전류모드 비교기
US6798264B2 (en) * 2002-08-08 2004-09-28 Micron Technology, Inc. Methods and apparatus for signal processing
US7034579B2 (en) * 2003-12-22 2006-04-25 Texas Instruments Incorporated High-speed signal level detector
US8134402B1 (en) * 2004-02-09 2012-03-13 National Semiconductor Corporation Apparatus and method for powering up with hysteresis inactive
US7382167B1 (en) * 2005-04-11 2008-06-03 Linear Technology Corporation Circuit and method for controlling hysteresis for bilevel signal transitions
JP4184391B2 (ja) * 2006-06-21 2008-11-19 シャープ株式会社 比較回路、および赤外線受信機
US7711971B1 (en) * 2006-06-28 2010-05-04 Linear Technology Corporation Multi-input power supply supervisor
US8060266B2 (en) * 2006-12-26 2011-11-15 Nissan Motor Co., Ltd. Mode changeover control device for a hybrid vehicle
KR20110028712A (ko) * 2009-09-14 2011-03-22 삼성전자주식회사 전압 범위 판단 회로
US9086434B1 (en) * 2011-12-06 2015-07-21 Altera Corporation Methods and systems for voltage reference power detection
DE102013208602A1 (de) * 2013-05-10 2014-11-13 Robert Bosch Gmbh Überspannungsschutzvorrichtung und Verfahren zum Betrieb einer Überspannungsschutzvorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4221113C1 (de) * 1992-06-26 1993-12-09 Sick Optik Elektronik Erwin Komparatorschaltung zur Auslösung eines Schaltvorganges beim Durchgang eines veränderlichen Meßsignals durch eine Schaltschwelle
US5394020A (en) * 1992-12-30 1995-02-28 Zenith Electronics Corporation Vertical ramp automatic amplitude control
US5373400A (en) * 1993-12-01 1994-12-13 Analog Devices, Inc. Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators
JP2734963B2 (ja) * 1993-12-28 1998-04-02 日本電気株式会社 低電圧コンパレータ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023664A (zh) * 2009-09-10 2011-04-20 半导体元件工业有限责任公司 用于检测电流并补偿偏移电压的方法以及电路
CN102023664B (zh) * 2009-09-10 2015-07-08 半导体元件工业有限责任公司 用于检测电流并补偿偏移电压的方法以及电路

Also Published As

Publication number Publication date
TW293198B (zh) 1996-12-11
DE19617847A1 (de) 1996-12-19
KR970002375A (ko) 1997-01-24
KR0139981B1 (ko) 1998-07-15
US5614857A (en) 1997-03-25

Similar Documents

Publication Publication Date Title
CN1141537A (zh) 具有恒定或值电压的磁滞设备
CN1112752C (zh) 车辆交流发电机的控制装置
CN1238962C (zh) 单相电动机用驱动电路和单相电动机的驱动方法
CN1044052C (zh) 蓄电池充电器
US5151634A (en) Device for controlling a gas-discharge lamp for use in a motor vehicle
CN1581660A (zh) Dc/dc转换器
US4121141A (en) D.C. motor speed control circuitry
CN1096013C (zh) 用于检测输出负载的设备
US6205844B1 (en) Combustion state detecting device for an internal combustion engine
US7102405B2 (en) Pulse-width modulation circuit and switching amplifier using the same
US4163160A (en) Input stage for automotive ignition control circuit
CN1065376C (zh) 具有用于避免反向电流的后栅极浮动型mosfet的电动机驱动装置
CN1169080C (zh) 被包含在半导体器件内部的积分电路
CN1914803A (zh) 具有充电升压器的脉冲电流发生器电路
US6384645B2 (en) Integrated generator of a slow voltage ramp
CN1638876A (zh) 粉体涂敷装置和方法
US5623284A (en) Input device controller
CN100345367C (zh) 启动电路及方法
US5367203A (en) System for determining the time at which an analog voltage crosses a voltage threshold
CN1655448A (zh) 输出阻抗控制电路及其控制方法
KR0180464B1 (ko) 인덱스 펄스 발생회로
JPH02101956A (ja) ゲートドライブ回路
EP0759588A3 (de) Schaltungsanordnung zum Liefern eines konstanten Stromes
JPH08129020A (ja) 走行センサ
JP2546571B2 (ja) 静電塗装装置の高電圧電極に於ける火花放電検知方法及びその装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Applicant after: Fair Child Korea Semiconductor Corporation

Applicant before: Samsung Electronics Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SAMSUNG ELECTRONICS CO., LTD TO: FAIRCHILD KOREA SEMICONDUCTOR CO.LTD.

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Applicant after: Quick Korea Semiconductor Co., Ltd.

Applicant before: Fair Child Korea semiconductor Ltd

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: FAIRCHILD KOREA SEMICONDUCTOR CO.LTD. TO: FAST (COREA) SEMICONDUCTORS CO., LTD.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication