CN1143171C - 半导体显示器件校正系统和校正方法,及具有有源矩阵显示屏的电子器件 - Google Patents

半导体显示器件校正系统和校正方法,及具有有源矩阵显示屏的电子器件 Download PDF

Info

Publication number
CN1143171C
CN1143171C CNB98120354XA CN98120354A CN1143171C CN 1143171 C CN1143171 C CN 1143171C CN B98120354X A CNB98120354X A CN B98120354XA CN 98120354 A CN98120354 A CN 98120354A CN 1143171 C CN1143171 C CN 1143171C
Authority
CN
China
Prior art keywords
tft
signal
display device
nonvolatile memory
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB98120354XA
Other languages
English (en)
Other versions
CN1221124A (zh
Inventor
山崎舜平
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1221124A publication Critical patent/CN1221124A/zh
Application granted granted Critical
Publication of CN1143171C publication Critical patent/CN1143171C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Abstract

一种半导体显示器件校正系统，包括用于对从外部提供的图像信号进行γ校正的控制电路和用于存储γ校正数据的非易失存储器。为每个半导体显示器件准备用于γ校正的数据，从而可以实现优异的灰度显示。

Description

半导体显示器件校正系统和校正方法， 及具有有源矩阵显示屏的电子器件
本发明涉及半导体器件和半导体显示器件校正系统。特别是，本发明涉及这样的半导体显示器件，其中利用SOI(绝缘体上的硅)技术把像素、驱动电路、和外围电路例如非易失存储器集成地形成在绝缘衬底上。而且，本发明还涉及半导体显示器件的校正方法。本说明书提到的硅是指单晶或者基本上是单晶。
近年来，制造半导体器件、例如薄膜晶体管(TFT)的技术得到迅速地发展，其中在廉价的玻璃衬底上形成半导体薄膜。其原因是对有源矩阵型液晶显示器件(液晶显示屏)的需求日益增长。
有源矩阵型液晶显示屏的构成如下，为像素区中的几十至几百万个像素的每一个设置的TFT布置成矩阵，由TFT的开关功能控制每个像素电极中电荷的进出。
图23展示了传统的有源矩阵型液晶显示器件。如图23所示，传统的有源矩阵型液晶显示器件包括源线侧驱动器2301、栅线侧驱动器2302、布置成矩阵的一系列像素TFT2303、和图像信号线2304。
作为近年来的有源矩阵电路，源线侧驱动器和栅线侧驱动器包括移位寄存器、缓冲电路等，集成地形成在同一衬底上。
采用形成在玻璃衬底上的非晶硅的薄膜晶体管设置在有源矩阵电路中。
已知的结构还有采用石英作为衬底而且薄膜晶体管由多晶硅薄膜形成。此时，外围驱动电路和有源矩阵电路均由形成在石英衬底上的薄膜晶体管构成。
已知的技术还有利用例如激光退火技术在玻璃衬底上形成采用结晶硅膜的薄膜晶体管。使用这种技术时，可以把有源矩阵电路和外围驱动电路集成在玻璃衬底上。
在图23所示结构中，利用来自源线侧驱动器的移位寄存器电路(用于水平扫描的移位寄存器)的信号，选择提供给图像信号线2304的图像信号。然后把指定的图像信号提供给对应的源信号线。
利用像素的薄膜晶体管选择提供给源信号线的图像信号，并写入指定的像素电极。
利用来自栅线侧驱动器的移位寄存器(用于垂直扫描的移位寄存器)并通过栅信号线提供的选择信号，使像素的薄膜晶体管运行。
利用来自源线侧驱动器的移位寄存器的信号和来自栅线侧驱动器的移位寄存器的信号，以适当计时顺序重复上述运行，从而把信息顺序写入布置成矩阵的各个像素。
近年来，有源矩阵型液晶显示器件常常用于笔记本个人计算机。个人计算机中，需要使用液晶显示器件来实现如下功能，即同时启动多个应用程序或者存入并处理来自数字照相机的图像，亦即需要能够实现大屏幕、高分辨率和多级灰度显示的液晶显示器件。
此外，对可以投射电视信号例如高清晰度电视信号和可以实现大屏幕的液晶投影仪的需求业已增长。此时，提供的图像质量取决于灰度显示的细度。
如上所述，为了提供高质量图像，重要的是灰度显示可以细到何种程度。作为灰度显示系统，有向源线提供模拟信号例如视频信号或者电视信号的系统(模拟灰度)、和向图像信号线提供来自个人计算机等的数字信号的系统(数字灰度)。
在模拟灰度系统中，如上所述，利用来自源驱动器的信号顺序选择待提供给图像信号线的模拟图像信号，指定的图像信号提供给对应源线。
在数字灰度系统中，顺序选择待提供给图像信号线的数字信号，D/A转换之后，指定的图像信号提供给对应的源线。
在液晶显示器件中，即使使用任何的数字灰度和模拟灰度的灰度显示时，利用施加给像素的电压，控制通过液晶显示屏的各个像素发出的发光强度，也可实现灰度显示。在施加给液晶显示屏的像素的电压(V)与通过像素发出的发光强度之间的关系如图24虚线所示。但是，应予注意，此时呈现一个实例，其中液晶显示器件是TN(扭绞向列的)模式，并使用其中当不施加电压时器件处于发光状态的常白模式。
由图23还可知，在施加给液晶显示屏的像素的电压与通过像素发出的发光强度之间存在非线性关系。换言之，在施加给像素的电压与发光强度之间不存在线性关系，因而难以根据施加电压来控制发光强度。因此，难以实现要求的灰度显示。
为了校正液晶显示屏的上述缺陷，适用一种称为γ校正的方式。在γ校正中，相对于提供的图像信号校正电压，以使发光强度根据施加的电压线性变化。根据这种γ校正，可以获得优异的灰度显示。进行γ校正时的施加电压与发光强度之间的关系由图24的实线表示。如图24的实线所示，对图像信号进行γ校正时，施加电压与发光强度之间的关系几乎成为线性的，以致根据施加电压控制发光强度成为可能，可以实现优异的灰度显示。
但是，为了对图像信号施加γ校正，通常需要另外的IC电路，亦即必须在液晶显示屏的外侧另外设置具有IC电路的衬底。于是，虽然可以实现优异的灰度显示，但是导致部件数量的增加，实际上不可能使产品小型化。
而且，在有源矩阵型液晶显示器件中，从器件本质来看，其显示特性对于生产的每个液晶显示屏来说稍有不同。但是，用于γ校正的相同IC芯片和存储在IC芯片的相同数据通常用于全部液晶显示屏。于是，未考虑每个液晶显示屏的显示特性，以致不能进行完善的γ校正。这样，发运的液晶显示屏产品在灰度显示精度上存在差异，成为一个问题。
基于上述考虑完成了本发明，本发明的目的在于提供半导体显示器件，特别是提供一种液晶显示器件，其能够实现优异的灰度显示而无需增加部件数量，并能够小型化。本发明的另一目的在于提供一种该半导体显示器件的γ校正系统。
根据本发明的一个方案，一种半导体显示器件校正系统包括，用于提供数字图像信号的装置；半导体显示器件，包括用于进行数字图像信号的γ校正的控制电路和用于存储γ校正所用数据的存储器；用于把在半导体显示器件上显示的图像变换成数字信号的装置；和用于把数字图像信号与变换的数字信号进行对比的装置，其中，控制电路和存储器由TFT构成，并集成地形成在同一绝缘衬底上。上述目的可由该结构实现。
存储器可以是非易失存储器。
非易失存储器可以包括多个FAMOS式的TFT。
该系统还可以包括易失存储器，易失存储器可以由TFT构成，并可以集成地形成在与控制电路和非易失存储器相同的绝缘衬底上。
根据本发明的另一方案，半导体显示器件校正系统包括，用于提供数字图像信号的装置；用于把数字图像信号变换成模拟图像信号的装置；半导体显示器件，包括用于进行模拟图像信号的γ校正的控制电路和用于存储γ校正所用数据的存储器；用于把在半导体显示器件上显示的图像变换成数字信号的装置；和用于把数字图像信号与变换的数字信号进行对比的装置，其中，控制电路和存储器由TFT构成，并集成地形成在同一绝缘衬底上。上述目的可由该结构实现。
存储器可以是非易失存储器。
非易失存储器可以包括多个FAMOS式的TFT。
该系统还可以包括易失存储器，易失存储器可以由TFT构成，并可以集成地形成在与控制电路和非易失存储器相同的绝缘衬底上。
根据本发明的又一方案，半导体显示器件的校正方法包括以下步骤，进行输入的数字图像信号的γ校正；把已进行γ校正的数字图像信号变换成图像；把图像变换成数字信号；通过对比数字图像信号和变换的数字信号获得两者之差，并把该差返回至γ校正步骤，以获得γ校正数据；和在存储器中存储γ校正数据。上述目的可由该方法实现。
根据本发明的再一方案，半导体显示器件的校正方法包括以下步骤，把数字图像信号变换成模拟图像信号；进行输入的模拟图像信号的γ校正；把已进行γ校正的模拟图像信号变换成图像；把图像变换成数字信号；通过对比数字图像信号和变换的数字信号获得两者之差，并把该差返回至γ校正步骤，以获得γ校正数据；和在存储器中存储γ校正数据。上述目的可由该方法实现。
图1是本发明的γ校正系统的构成示意图。
图2是本发明的γ校正系统的示意图。
图3是本发明的半导体显示器件的非易失存储器的电路图。
图4A～4D是本发明的半导体显示器件的制造工序的示意图。
图5A～5D是本发明的半导体显示器件的制造工序的示意图。
图6A～6D是本发明的半导体显示器件的制造工序的示意图。
图7A～7B是本发明的半导体显示器件的制造工序的示意图。
图8A～8C是本发明的半导体显示器件的电路布图的示意图。
图9是本发明的半导体显示器件的剖面图。
图10是本发明的γ校正系统的示意图。
图11是本发明的γ校正系统的示意图。
图12是本发明的γ校正系统的构成示意图。
图13是本发明的γ校正系统的构成示意图。
图14是本发明的γ校正系统的构成示意图。
图15是本发明的半导体显示器件驱动器部分的构成示意图。
图16是本发明的半导体显示器件灰度电压控制电路的电路图。
图17是本发明的γ校正特性图。
图18A～18D是本发明的半导体显示器件的制造工序的示意图。
图19A～19D是本发明的半导体显示器件的制造工序的示意图。
图20A～20C是本发明的半导体显示器件的制造工序的示意图。
图21A～21B是本发明的半导体显示器件的制造工序的示意图。
图22A～22D是使用本发明的半导体显示器件的半导体器件的示意图。
图23是传统的液晶显示器件的构成图。
图24是液晶显示器件的特性图。
图25A和25B是半导体薄膜的晶粒的TEM照片。
图26A～26C是半导体薄膜的电子衍射图形的照片。
图27A和27B是半导体薄膜的晶粒的TFM照片。
图28A和28B是半导体薄膜的暗场图像的TEM照片。
图29是半导体薄膜的X射线衍射结果的曲线图。
图30是半导体薄膜的暗场图像的TEM照片。
图31A～31C是半导体薄膜的晶界的TEM照片。
图32A～32C是半导体薄膜的晶界的TEM照片。
图33A～33C是半导体薄膜的晶界的TEM照片。
以下将参考附图说明本发明的优选实施例。
(实施例1)
本实施例中，将对半导体显示器件的γ校正系统进行说明，其中通过使用SOI(绝缘体上的硅)技术，在绝缘衬底上集成γ校正控制电路和存储γ校正数据的非易失存储器。尤其是，在半导体显示器件中，将说明使用数字灰度的液晶显示器件的γ校正系统。虽然本实施例使用的液晶显示器件可以利用4比特数字图像信号实现16级灰度显示，但是本发明的γ校正系统并不限于16级灰度，也可以使用具有64级灰度、128级灰度、256级灰度、或者更高灰度的液晶显示器件。顺便提及，本说明书中，用于半导体有源层的硅是单晶的或基本上是单晶的。
参见图1。图1是本实施例的液晶显示器件的γ校正系统的构成示意图。参考标号101是提供数字图像信号(灰度信号)的信号发生器(SG)。参考标号102是γ校正控制电路，103是4K比特非易失存储器。γ校正控制电路102对来自信号发生器101的数字图像信号进行γ校正(当每个灰度信号首先输入γ校正控制电路102，灰度信号可以不进行γ校正)，并向源信号线侧驱动器104发出校正后的信号。利用提供给源信号线侧驱动器104的γ校正后的图像信号和来自栅信号线侧移位寄存器105的信号，选择像素区106中的对应像素TFT。按此方式，与指定的灰度对应的图像信息被写入每个像素，在像素区106显示图像。
利用图像拾取器件107把显示的图像变换成数字信号。在本实施例中，虽然使用CCD照相机作为图像拾取器件，但也可以使用其它图像拾取器件例如数字录象机。可以使用仅测量显示图像亮度的亮度计或者照度计。在使用亮度计或照度计的情形，可以适当地使用A/D转换电路，用于把来自这种器件的信号变换成数字信号。
从图像拾取器件107发出的数字信号提供给数字信号处理器(DSP)。数字信号处理器108对比来自图像拾取器件107的数字信号和来自参考数据供给源109的数字信号，把两者之差反馈给γ校正控制电路。顺便提及，参考数据可以由信号发生器101直接提供。
根据来自数字信号处理器108的信号，γ校正控制电路102还校正来自信号发生器101的数字图像信号，再向源信号线侧驱动器104发出校正后的数字图像信号。利用提供给源信号线侧驱动器104的γ校正图像信号和来自栅信号线侧移位寄存器105的信号，选择像素区中的对应像素TFT。按此方式，与指定的灰度对应的图像信息再次写入每个像素，在像素区显示图像。
利用图像拾取器件107再把显示的图像变换成数字信号。来自图像拾取器件107的数字信号发送给数字信号处理器108。数字信号处理器108对比来自图像拾取器件107的数字信号和来自参考数据供给源109的数字信号，把两者之差反馈给γ校正控制电路。
重复上述操作直至获得用于γ校正的适当数据。例如，在从信号发生器施加给像素的最大电压的10％的电压数据(灰度信号)提供给γ校正控制电路的情形，重复该操作直至像素区显示的的图像强度成为施加最大电压时的10％(或者几乎是10％)。
如果获得了用于γ校正的适当数据，则该数据存储在非易失存储器103的特定地址。以下将说明非易失存储器的工作。
之后，为了开始下一个灰度信号的校正，信号发生器101向γ校正控制电路102发出不同于上一情况的数字图像信号(灰度信号)。然后重复上述操作。当获得了用于相对于该灰度信号的γ校正的适当数据时，则把该数据存储在非易失存储器103的特定地址。
在本实施例的液晶显示器件中，可以用4比特数字图像信号完成16级灰度显示。这样，对每个灰度信号进行上述操作，把对应于每个灰度信号的γ校正数据存储在非易失存储器中。
在本实施例中，虽然使用4比特存储器作为非易失存储器103，但是存储器103的存储容量并不受此限制。可以根据处理的数字图像信号的比特数(亦即灰度量)，使用具有不大于4k比特或者不小于4k比特的存储容量的存储器作为非易失存储器103。
图2是本实施例的γ校正系统的示意图。如图2所示的γ校正系统主要在准备直观式液晶显示屏所用的γ校正数据时使用。顺便提及，虽然是使用液晶显示屏的背光等，而不是如图所示，但这里予以省略。除此之外，假设由信号发生器101提供参考数据。
当灰度信号的全部γ校正数据均存储在存储器103中时，信号发生器101和数字信号处理器108与液晶显示屏分离。用于γ校正的数据准备结束在上述点。
之后，数字图像信号提供给γ校正控制电路102，基于存储在存储器103的γ校正数据对数字图像信号进行γ校正，并提供给源信号线侧驱动器104。利用提供给源信号线侧驱动器104的γ校正后的图像信号和来自栅信号线侧移位寄存器105的信号，选择像素区中的对应像素。按此方式，对应于指定灰度的图像信息被写入各个像素，以便在像素区显示图像。由于对待显示图像进行适当的γ校正，所以显示了具有优异灰度显示的图像。顺便提及，提供的数字图像信号可以是来自计算机的数据信号等或者通过例如电视信号或视频信号的模拟信号的D/A变换获得的数字信号。
本实施例的液晶显示器件中，图1中由参考标号110表示的部分，亦即像素区106、源信号线侧驱动器104、栅信号线侧驱动器105、γ校正控制电路102、和非易失存储器103的全部均由TFT构成，并集成在衬底上。其它外围电路也可以用TFT集成在衬底上。其它外围电路可以作为IC芯片安装在衬底上。
接着，将说明本实施例的非易失存储器103。但是，应予注意本实施例的非易失存储器仅是一个例子，具有其它结构的非易失存储器可以用于本发明的γ校正系统。
参见图3。图3是本实施例的非易失存储器103的电路图。本实施例的非易失存储器103由多个存储元件构成，每个存储元件具有TFT Tr1和Tr2、X-和Y-地址译码器301和302。如图3所示，用于记录每个比特信息的存储元件由两个TFT构成。一个是具有浮栅的P沟道FAMOS(浮栅雪崩注入式MOS)式非易失存储元件Tr1，另一个是N沟道开关元件Tr2。在两个TFT Tr1和Tr2中，源电极相互串联连接，此串联电路构成一比特存储元件。每个由上述一比特存储元件制成的、长度和宽度为64×64的存储元件布置成矩阵。由于每个存储元件可以存储一比特信息，所以本实施例中的存储器103具有4096比特(＝约4K比特)的存储容量。
布置在各列的每个存储元件的两端连接在信号线A0、B0～A63、B63。布置在各行的各个存储元件的栅电极连接在信号线C0、D0～C63、D63。如图3所示，构成非易失存储器103的存储元件由符号例如(0，0)，(1，0)和(63，63)代表。
各信号线A0、B0～A63、B63和C0、D0～C63、D63分别连接于X-地址译码器301和Y-地址译码器302。存储元件的地址由X-地址译码器301和Y-地址译码器302确定，进行数据的读写。
接着，将参考作为实例的存储元件(1，1)说明非易失存储器103的写入和读出操作。
首先，在数据写入存储元件(1，1)时，50V的高电压施加给信号线C1。而且，5V的电压施加给信号线D1。当信号线B1连接于地，-5V的电压施加给信号线A1时，电荷存储在TFT Tr1的浮栅。存储在TFT Tr1的浮栅的电荷被保持。
接着，在数据从存储元件(1，1)读出时，0V的电压施加给信号线C1，5V的电压施加给信号线D1。当信号线B1连接于地时，从信号线A1读出存储的信号。
上述操作汇总在下表。
                             表1
    A1(V)     B1(V)     C1(V)     D1(V)
  写入时     0/-5     地     50     5
  读出时     -     地     0     5
顺便提及，通过对非易失存储器103照射X-射线、紫外线或者电子束、或者加热，可以擦除存储在存储元件中的存储内容。
非易失存储器103存储对来自外部图像信号供给源的数字图像信号进行γ校正所用的数据。
接着，将说明本实施例的液晶显示器件的制造工序。
在本实施例中，将参考图4～7说明的例子中，多个TFT形成在具有绝缘表面的衬底上，单片式地形成像素区的矩阵电路和包括驱动器电路的外围电路。在此实施例中，提供用于存储γ校正数据的非易失存储器。此非易失存储器包括具有浮栅的P沟道FAMOS电路。这里，将对FAMOS式TFT、所用的开关元件和像素TFT进行说明。顺便提及，一般用于外围电路例如驱动器的CMOS电路可以同样地制造。此实施例中，虽然将说明其中P沟道TFT和N沟道TFT分别包括一个栅电极的电路制造工序，但是也可以按相同方式制造例如双栅极式的包括多个栅电极的电路。本实施例中，虽然采用N沟道TFT作为FAMOS式TFT的开关元件，但是此开关元件也可以是P沟道TFT。
参见图4A～4D。首先，制备石英衬底401作为具有绝缘表面的衬底。也可以使用其上形成有热氧化膜的硅衬底代替石英衬底。而且，如下方法也可适用，亦即在石英衬底上临时形成非晶硅膜，使该膜完全热氧化形成绝缘膜。此外，也可使用其上均形成有氮化硅膜作为绝缘膜的石英衬底或陶瓷衬底。
参考标号402代表非晶硅膜，进行调整使最终膜厚度(考虑了热氧化后膜减薄后确定的膜厚度)在10～100nm(最好在10～70nm)。在膜形成中，重要的是完全地控制膜中的杂质浓度。非晶硅膜的膜厚可以相互不同，以使构成FAMOS式TFT的非晶硅膜的最终厚度在10nm～40nm，构成另一TFT的非晶硅膜的最终厚度在20nm～70nm。由此，易于发生碰撞电离，而且可以想象存在这样的情形，即有助于载流子向FAMOS式TFT的浮栅电极注入。
在本实施例的情况中，进行控制以使在非晶硅膜402中一般是杂质的C(碳)、N(氮)、O(氧)和S(硫)的每种浓度小于5×1018原子/cm3(最好不大于1×1018原子/cm3)。如果任何一种杂质浓度超过上述值，则杂质在结晶时对膜有不良影响，结晶之后会引起膜质量变劣。
非晶硅膜402中的氢浓度也是非常重要的参数，其趋势是氢含量较低时可获得结晶性优异的膜。于是，最好采用低压CVD方法形成非晶硅膜。如果膜形成条件最佳时也可以使用等离子体CVD方法。
接着，使非晶硅膜402结晶。使用在日本专利未审查申请公开平7-130652公开的技术作为结晶的方式。该专利申请公开的内容在此引做参考。虽然该申请公开的实施例1和实施例2的两种方式均可以使用，但是在本实施例中最好使用该申请的实施例2给出的技术内容(具体公开在日本专利未审查申请公开平8-78329)。该专利的公开内容在此引做参考。
根据在日本专利未审查申请公开平8-78329公开的技术，首先形成用于选择的掩模绝缘膜403和催化剂元素的添加区域。掩模绝缘膜403具有多个用于添加催化剂元素的开口。结晶区位置可以由开口位置确定。
利用旋涂法施加含有镍(Ni)作为促进非晶硅膜结晶的催化剂元素的溶液，形成含镍层404。作为催化剂元素，除了镍之外，还可以使用钴(Co)、铁(Fe)、钯(Pd)、铂(Pt)、铜(Cu)、金(Au)等(图4A)。
作为催化剂元素的上述添加步骤，也可以采用使用抗蚀剂掩模的离子注入法或等离子体掺杂法。此时，由于减少添加区占用面积和控制横向生长区的生长距离变得容易，所以该方法在形成细微电路时成为有效的技术。
接着，结束催化剂元素的添加步骤之后，在约450℃进行1小时的脱氢处理，然后在惰性气氛、氢气氛、或氧气氛中、于500～700℃(一般550～650℃)进行4～24小时的热处理，使非晶硅膜402结晶。在此实施例中，在氮气氛中、570℃下进行14小时的热处理。
此时，非晶硅膜402的晶化首先从区域405和406添加镍而产生的晶核开始，形成几乎平行于衬底401表面生长的结晶区407和408。结晶区407和408分别称为横向生长区。由于横向生长区中的各结晶以比较均匀的形态积累，所以横向生长区具有整体结晶性优异的优点(图4B)。
顺便提及，即使使用上述日本专利未审查申请平7-130652的实施例1给出的技术时，也显微地形成可以称为横向生长区的区域。但是由于晶核在表面内不规则地产生，所以难以控制晶界。
晶化热处理结束之后，去除掩模绝缘膜403进行布图，以便形成由横向生长区407和408制成的岛状半导体层(有源层)409、410和411(图4C)。
这里，参考标号409代表P型TFT的有源层，410代表构成存储元件的CMOS电路的N型TFT的有源层，411代表构成像素矩阵电路的N型TFT(像素TFT)的有源层。
形成有源层409、410和411之后，在其上形成有含硅绝缘膜制成的栅绝缘膜412。
随后，如图4D所示，进行用于去除或减少催化元素(镍)的热处理(对催化元素的吸除处理)。在此热处理中，使卤素元素含在处理气氛中，并使用卤素元素对金属元素的吸除效应。
为了获得足够的卤素元素的吸除效应，最好在超过700℃的温度进行上述热处理。如果温度不高于700℃，则难以在处理气氛中分解卤素化合物，从而担心不能获得吸除效应。
这样，在本实施例中，在超过700℃的温度进行热处理，在800～1000℃更好(一般是950℃)，处理时间在0.1～6小时，一般是0.5～1小时。
在此实施例中，展示的实例中在含有0.5～10vol％的氯化氢(HCl)的氧气氛(本实施例中是3vol％)、于950℃进行30分钟热处理。如果HCl浓度高于上述浓度，在有源层409、410和411的表面上产生与膜厚相当的粗糙度。于是，不期望浓度如此之高。
虽然说明了使用HCl气体作为含有卤素元素的化合物的实例，但是除了HCl气体之外，也可以使用一种或多种选自下列包含卤素的化合物的气体，例如HF、NF3、HBr、Cl2、ClF3、BCl3、F2和Br2。
在此步骤中，可以按如下方式去除镍，亦即利用氯气的作用吸除有源层409、410和411中的镍，转换成挥发性的氯化镍，释放于空气中。利用此步骤，可使有源层409、410和411中的镍浓度降低至5×1017原子/cm3以下。
顺便提及，5×1017原子/cm3的值是SIMS(二次离子质谱仪)中检测的下限。作为由本发明人实验得出的TFT分析结果，当该浓度不大于1×1018原子/cm3(最好在5×1017原子/cm3以下)时，未发现镍对TFT性能的影响。但是，应予注意本说明书中的杂质浓度确定为SIMS分析的测量结果的最小值。
而且，通过上述热处理，在栅绝缘膜412和有源层409、410和411之间的界面发生热氧化反应，以便利用热氧化膜的厚度增加栅绝缘膜412的厚度。当按此方式形成热氧化膜时，可以获得界面能级极小的半导体/绝缘膜的界面。此外，还有防止在有源层端部形成低劣的热氧化膜(边缘变薄)的功能。
再有，还有利的是，在上述卤素气氛中进行热处理之后，在氮气氛中、约950℃下进行一小时的热处理，改善栅绝缘膜412的膜质量。
顺便提及，由SIMS分析还证实了用于吸除处理的卤素元素仍留在有源层409、410和411中，浓度是1×1015～1×1020原子/cm3。此外，由SIMS分析还证实了此时具有高浓度的上述卤素元素分布在有源层409、410和411和热处理形成的热氧化膜之间。
作为对其它元素的SIMS分析结果，证实了作为典型杂质的C(碳)、N(氮)、O(氧)和S(硫)的浓度小于5×1018原子/cm3(一般是1×1018原子/cm3以下)。
接着，参见图5A～5D。形成主要由铝组成的未示出的金属膜，通过构图形成后续的栅电极的原形413、414和415。在此实施例中，使用含有2wt％钪的铝膜(图5A)。顺便提及，栅电极的原形413随后成为P沟道FAMOS型TFT的浮栅。
以下，利用公开于日本专利未审查公开平7-135318中的技术，形成多孔阳极氧化膜416、417和418，无孔阳极氧化膜419、420和421，栅电极422、423和424(图5B)。该专利的公开在此引做参考。
按此方式获得如图5B所示的状态之后，使用栅电极422、423和424，和多孔阳极氧化膜416、417和418作为掩模对栅绝缘层412进行蚀刻。然后去除多孔阳极氧化膜416、417和418，获得如图5C所示的状态。顺便提及，图5C中的参考标号425、426和427代表处理之后的栅绝缘膜。
接着，分隔栅电极422形成浮栅422’。
随后，参见图6A～6D。在图6A～6D所示步骤中，进行给出一种导电类型的杂质添加步骤。作为杂质元素，对于N型可以使用P(磷)或As(砷)，对于P型可以使用B(硼)。
在此实施例中，添加杂质分成两次进行。第一次杂质添加(在本实施例中使用P(磷))在约80KeV的高加速电压下进行，形成n-区。进行调节以使n-区中的P离子浓度成为1×1018～1×1019原子/cm3。
而且，第二次杂质添加在约10KeV的低加速电压下进行，形成n+区。由于此次加速电压低，所以栅绝缘膜起到掩模作用。进行调节以使n+区的薄层电阻成为500Ω以下(最好是300Ω以下)。
通过上述步骤，形成构成CMOS电路的N型TFT的源区428、漏区429、低浓度杂质区430、和沟道形成区431。而且，确定了构成像素TFT的N型TFT的源区432、漏区433、低浓度杂质区434、和沟道形成区435(图6A)。
在图6A所示状态，构成CMOS电路的P型TFT的有源层也具有与N型TFT的有源层相同的结构。
接着，如图6B所示，设置覆盖N型TFT的抗蚀剂掩模436，添加给出P型的杂质离子(此实施例中使用硼)。
虽然此步骤也分成两次进行，与上述杂质添加步骤相同，由于N型必须转换成P型，所以添加的B(硼)离子的浓度几倍于P离子的上述添加浓度。
按此方式，形成构成CMOS电路的P型TFT的源区438、漏区437、低浓度杂质区439、和沟道形成区440(图6B)。
在FAMOS式TFT的杂质区437、438和439中，可以不设置低浓度区439。
按上述方式制成有源层之后，组合使用炉退火、激光退火、灯退火等将杂质离子激活。同时，修复因添加步骤引起的有源层的损坏。
接着，形成氧化硅膜和氮化硅膜的层叠膜，作为层间绝缘膜441(图6C)。然后，在层间绝缘膜441中形成接触孔，形成源电极442、443和444、漏电极445和446、栅电极447，获得图6D所示状态。栅电极447成为FAMOS式TFT的控制栅电极。
以下，参见图7A和7B。形成由有机树脂膜制成的第二层间绝缘膜448，厚度为0.5～3μm(图7A)。可以使用聚酰亚胺、丙烯酰基、酰胺、聚酰亚胺氨化物等作为有机树脂膜。使用有机树脂膜作为第二层间绝缘膜448的优点如下所列：(1)膜形成方法简单，(2)膜厚容易制厚，(3)由于相对介电常数低，所以可降低寄生电容，(4)平坦度好。
接着，形成厚度为10～50nm的氮化硅膜450和黑掩模449(图7A)。
接着，形成由氧化硅膜、氮化硅膜、有机树脂膜、或者它们的层叠膜中之一制成的第三层间绝缘膜450，厚度为0.1～0.3μm。在层间绝缘膜450中形成接触孔之后，对形成的导电膜构图形成像素电极451。由于此实施例涉及透射型的，所以使用ITO等透明导体膜作为构成像素电极451的导体膜。
在图7A所示结构中，在像素电极451和黑掩模449通过层间绝缘膜450相互搭叠的区域中形成附加电容。
在图7A所示结构中，可以防止因形成附加电容而使开孔率降低，这易于在TFT中占据大的面积。此外，当使用具有高介电常数而且厚约25nm的氮化硅膜时，可以小面积保证极大的电容。
接着，在氢气氛中、350℃的温度下对衬底整体加热1～2小时，使器件整体氢化，以便补偿膜中(特别是在有源层中)的悬挂键(非成对键)。通过上述步骤，可以在同一衬底上制造FAMOS式存储单元、CMOS电路和像素矩阵电路。
接着，如图7B所示，说明在通过上述步骤制造的有源矩阵衬底的基础上制造液晶显示屏的步骤。
在图7A的状态下在有源矩阵衬底上形成定位膜452。在此实施例中，使用聚酰亚胺作为定位膜452。接着，制备对置衬底。对置衬底由玻璃衬底453、透明导体膜454和定位膜455构成。
在此实施例中，使用液晶分子平行于衬底定位的这种聚酰亚安膜作为定位膜。顺便提及，形成定位膜之后，进行摩擦处理以使液晶分子平行于确定的固定预倾角而定位。
虽然根据需要在对置衬底上形成黑掩模、滤色器等，但是这里予以省略。
接着，通过封接材料、衬垫等(未示出)使通过上述步骤获得的有源矩阵衬底和对置衬底相互键合。之后，在两个衬底之间注入液晶材料456，用密封剂(未示出)完成密封。这样，制成如图7B所示的透射式液晶显示屏。虚线左侧部分展示了存储单元的结构，右侧部分展示了像素结构。
在此实施例中，液晶显示屏设计成TN显示模式。于是，设置一对极化板(未示出)，以使液晶显示屏处于交叉尼科耳镜中的极化板之间(一对极化板的极化轴相互正交的状态)。
于是，在本实施例中可以知道，显示为常白模式，其中当未施加电压时液晶显示屏处于发光状态。
图8A是图7B所示有源矩阵衬底外观的透视示意图。图8B是图8A的有源矩阵衬底从箭头A方向看的剖面图。图8C是图8A的有源矩阵衬底从箭头B方向看的剖面图。在图8A～8C中，参考标号801代表石英衬底，802代表像素矩阵电路，803代表源信号线侧驱动器电路，804代表栅信号线侧驱动器电路，805代表包括γ校正控制电路和用于存储γ校正数据的非易失存储器的逻辑电路。
虽然在广义上讲逻辑电路805包括所有由TFT构成的逻辑电路，为了将通常称为像素矩阵电路或驱动器电路的这种电路与逻辑电路区分开，本说明书中的逻辑电路代表除这种电路、存储器等之外的信号处理电路。
图9展示的状态是在同一衬底上集成包括FAMOS式TFT的存储单元、像素TFT和构成逻辑电路的CMOS电路。图中，展示顺序从左侧是存储单元、逻辑电路和像素TFT。
即使在使用Si作为存储器中使用的FAMOS式TFT的浮栅的情况，存储器也具有与外围电路和逻辑电路相同的结构，本发明可以应用于这种情况。
在本实施例中，虽然对使用包括FAMOS式TFT的存储器的情况做了说明，其它类型TFT也可以用于存储器。
FPC(挠性印刷电路)接线端连接在按此方式形成的液晶显示屏作为外接线端。通常，称为液晶模块的是安装了FPC的液晶显示屏。
如上所述，在本实施例中，在衬底上集成γ校正控制电路和用于存储γ校正数据的非易失存储器。这样，可以使液晶显示器件小型化。
(实施例2)
在本实施例中，将说明使用本发明的γ校正系统的正面投影仪。
参见图10。参考标号1001代表正面投影仪主体。正面投影仪主体1001包括具有液晶显示屏和光源的光学机器1002、和光学系统1003等。本实施例的正面投影仪由三板式液晶正面投影仪制成，其中使用三个液晶显示屏。参考标号1004代表信号发生器，1005代表数字信号处理器。顺便提及，假设参考数据由信号发生器1004提供。当准备γ校正数据时，如实施例1所述，信号发生器1004和数字信号处理器1005连接于光学机器1002中的液晶显示屏。参考标号1006代表图像拾取器件，本实施例中使用CCD照相机。图像拾取器件1006把投射在屏幕1007上的图像转换成数字信号。顺便提及，也可以使用其它图像拾取器件例如数字录象机。而且，也可以使用仅测量显示图像亮度或照度的亮度计或者照度计。在使用亮度计或者照度计的情况，可以使用A/D转换电路，把这种器件提供的信号转换成数字信号。
在本实施例中，由于使用三板式液晶显示正面投影仪，所以必须为每个液晶显示屏准备如实施例1所述的γ校正数据。为三个液晶显示屏准备γ校正数据完成之后，去除信号发生器1004、数字信号处理器1005等。
(实施例3)
在本实施例中，将说明使用本发明的γ校正系统的背面投影仪。
参见图11。参考标号1101代表背面投影仪主体。背面投影仪主体1101包括具有液晶显示屏和光源的光学机器1102、反射器1103和1104、屏幕1105等。本实施例的背面投影仪由三板式液晶背面投影仪制成，其中使用三个液晶显示屏。参考标号1106代表信号发生器，1107代表数字信号处理器。顺便提及，假设参考数据由信号发生器1106提供。当准备γ校正数据时，如实施例1所述，信号发生器1106和数字信号处理器1107连接于光学机器1102中的液晶显示屏。参考标号1108代表图像拾取器件，本实施例中使用CCD照相机。图像拾取器件1108把投射在屏幕1105上的图像转换成数字信号。顺便提及，也可以使用其它图像拾取器件例如数字录象机。而且，也可以使用仅测量显示图像亮度或照度的亮度计或者照度计。在使用亮度计或者照度计情况，可以使用A/D转换电路，把这种器件提供的信号转换成数字信号。
在本实施例中，由于使用三板式液晶显示背面投影仪，所以必须为每个液晶显示屏准备如实施例1所述的γ校正数据。为三个液晶显示屏准备γ校正数据完成之后，去除信号发生器1106、数字信号处理器1107等。
(实施例4)
将说明使用半导体显示器件中的模拟液晶显示器件的γ校正系统。
参见图12。图12是本实施例的液晶显示器件的γ校正系统的结构示意图。参考标号1201代表提供数字图像信号(灰度信号)的信号发生器(SG)。参考标号1202代表把由信号发生器1201提供的数字图像信号转换成模拟信号的D/A转换电路。参考标号1203代表γ校正控制电路，1204代表D/A转换电路，1205代表A/D转换电路，1206代表非易失存储器。γ校正控制电路1203对D/A转换电路1202提供的模拟图像信号进行γ校正(当每个图像信号首先输入γ校正控制电路1203时，灰度信号可以不进行γ校正)，把校正后的信号传输至源信号线侧驱动器1207。利用提供给源信号线侧驱动器1207的经γ校正后的模拟图像信号和来自栅信号线侧移位寄存器1208的信号，选择像素区1209中的对应像素TFT。按此方式，写入对应于设计灰度的图像信息并在像素区显示图像。
使用图像拾取器件1210把显示的图像转换成数字信号。在本实施例中，虽然使用CCD照相机作为图像拾取器件1210，但是也可以使用其它图像拾取器件例如数字录象机。而且，可以使用仅测量显示图像的亮度或照度的亮度仪或照度仪。在使用照度仪或亮度仪的情况，可以使用A/D转换电路用于把来自这种器件的信号转换成数字信号。
从图像拾取器件1210传输的数字信号提供给数字信号处理器(DSP)。数字信号处理器1211对来自图像拾取器件1210的数字信号和来自参考数据供给源1212的数字信号进行对比，并将其差反馈给γ校正控制电路。此时，从数字信号处理器1211传输的数字信号被D/A转换电路1213转换成模拟信号，并提供给γ校正控制电路1203。顺便提及，可以从信号发生器1201直接提供参考数据。
根据从D/A转换电路1213提供的信号，γ校正控制电路1203还校正来自D/A转换电路1202的模拟图像信号，再把校正后的模拟图像信号传输给源信号线侧驱动器1207。利用提供给源信号线侧驱动器1207的经γ校正后的图像信号和来自栅信号线侧移位寄存器1208的信号，选择像素区中的对应像素TFT。按此方式，将对应于设计灰度的图像信息再次写入各个像素内并在像素区显示图像。
使用图像拾取器件1210把显示的图像再次转换成数字信号。从图像拾取器件1210提供的数字信号传输给数字信号处理器1211。数字信号处理器1211对来自图像拾取器件1210的数字信号和来自参考数据供给源1212的数字信号进行对比，并再次将其差通过D/A转换电路1213反馈给γ校正控制电路1203。
重复上述操作，直至获得适用于γ校正的数据为止。
获得了适用于γ校正的数据时，利用A/D转换电路1205把该数据转换成数字信号，并存储于非易失存储器1206的特定地址。
之后，为了开始下一个灰度信号的校正，信号发生器1201把不同于上次的数字图像信号(灰度信号)传输给D/A转换电路1202。然后把由D/A转换电路1202获得的模拟图像信号输入γ校正控制电路1203。重复上述操作。如果获得了适用于灰度信号的γ校正数据，则利用A/D转换电路把该数据数字化，并存储于非易失存储器1206的特定地址。
全部灰度信号的γ校正数据均存储于非易失存储器1206之后，信号发生器1201、D/A转换电路1202、和数字信号处理器1211与液晶显示屏脱离。在上述点结束γ校正数据的准备。
之后，模拟图像信号提供给γ校正控制电路1203，根据存储于非易失存储器1206的γ校正数据，对模拟图像信号进行γ校正，并提供给源信号线侧驱动器1207。利用提供给源信号线侧驱动器1207的经γ校正后的图像信号和来自栅信号线侧移位寄存器1208的信号，选择像素区中的对应像素TFT。按此方式，把对应于设计灰度的图像信息写入各个像素，以便在像素区显示图像。由于待显示的图像经过适当的γ校正，所以展示了具有优异灰度显示的图像。顺便提及，提供的模拟图像信号可以是例如电视信号或视频信号这种模拟信号。
在本实施例的液晶显示器件中，图12中由参考标号1214表示的部分，亦即全部像素区1209、源信号线侧驱动器1207、栅信号线侧驱动器1208、γ校正控制电路1203、D/A转换电路1204、A/D转换电路1205、和非易失存储器1206均由TFT构成，并集成在一个衬底上。其它外围电路也可以由TFT集成在该衬底上。其它外围电路可以作为IC芯片安装在该衬底上。而且，D/A转换电路1204和A/D转换电路1205可以作为芯片安装在该衬底上。
在本实施例中，虽然使用4k比特存储器作为非易失存储器1206，但存储器1206的存储容量并不限于此。根据进行γ校正的部分的数量，可以使用具有不大于4k比特或不小于4k比特存储容量的存储器用做非易失存储器1206。
可以根据实施例1的步骤，制造包括根据本实施例的非易失存储器的液晶显示器件的γ校正系统。而且，此γ校正系统可以应用于实施例1、2和3所述系统(在直观式显示屏、正面投影仪、和背面投影仪中的γ校正数据的准备)。
(实施例5)
在本实施例中，将说明除了实施例1的γ校正系统之外还包括易失存储器存储器的γ校正系统。在本实施例中，设计为使用处理6比特数字图像信号的64级灰度半导体显示器件。特别是在半导体显示器件中使用液晶显示器件。虽然在本实施例中使用能够以6比特数字图像信号显示64级灰度的液晶显示器件，但是本发明的γ校正系统并不限于64级灰度半导体显示器件，可以使用128级灰度、256级灰度、或更高级灰度的半导体显示器件。
参见图13。图13是根据本实施例的液晶显示器件的γ校正系统的结构示意图。参考标号1301代表提供数字图像信号(灰度信号)的信号发生器(SG)。参考标号1302代表γ校正控制电路。参考标号1303代表易失存储器，1304代表非易失存储器。γ校正控制电路1302对由信号发生器1301提供的数字图像信号进行γ校正(当每个灰度信号首先输入γ校正控制电路1302时，灰度信号可以不进行γ校正)，并把校正后的信号传输给源信号线侧驱动器1305。参考标号1306代表栅信号线侧移位寄存器，1307代表其中一系列TFT布置成矩阵的像素区。
参考标号1308代表图像拾取器件，本实施例中使用CCD照相机。也可以使用其它图像拾取器件例如数字录象机。而且，也可以使用仅测量显示图像亮度或照度的亮度计或者照度计。在使用亮度计或者照度计情况，可以使用A/D转换电路，把这种器件提供的信号转换成数字信号。
参考标号1309代表数字信号处理器，该数字信号处理器对比来自图像拾取器件1308的数字信号和来自参考数据供给源1310的数字信号，把两者之差反馈给γ校正控制电路1302。顺便提及，参考数据可以由信号发生器1301直接提供。
在本实施例的γ校正系统中，按类似于实施例1的方法，准备γ校正数据。与实施例1的不同点如下。亦即，准备的γ校正数据临时存储在高速易失存储器(SRAM)1303中。当获得了全部γ校正数据时，把易失存储器1303的存储内容写入非易失存储器1304。
灰度信号的全部γ校正数据存储在非易失存储器1304之后，信号发生器1301和数字信号处理器1309与液晶显示屏脱离。在上述点结束γ校正数据的准备。
之后，向本实施例的液晶显示器件施加电能时，存储在非易失存储器1304的存储内容被写入非易失存储器1303。之后，数字图像信号提供给γ校正控制电路1302。根据存储在易失存储器1303中的γ校正数据对数字图像信号进行γ校正，并提供给源信号线侧驱动器1305。利用提供给源信号线侧驱动器1305的经γ校正后的图像信号和来自栅信号线侧移位寄存器1306的信号，选择像素区1307中的对应像素TFT。按此方式，把对应于设计灰度的图像信息写入各个像素，以便在像素区1307显示图像。由于显示的图像经过适当的γ校正，所以展示了具有优异灰度显示的图像。顺便提及，提供的数字图像信号可以是来自计算机等的数据信号，或者由例如电视信号或视频信号这种模拟信号的A/D转换获得的数字信号。
在本实施例的液晶显示器件中，图13中由参考标号1311表示的部分，亦即全部像素区1307、源信号线侧驱动器1305、栅信号线侧驱动器1306、γ校正控制电路1302、易失存储器1303、和非易失存储器1304均由TFT构成，并集成在一个衬底上。其它外围电路也可以由TFT集成在该衬底上。其它外围电路可以作为IC芯片安装在该衬底上。
在本实施例的液晶显示器件中，当施加电能时，存储在非易失存储器1304的γ校正数据被写入高速易失存储器1303。由于γ校正控制电路1302从高速易失存储器1303读取γ校正数据，所以可进行高速信号处理。
本实施例的SRAM可以用于上述实施例1-4。
可以根据实施例1的步骤，制造包括根据本实施例的非易失存储器的液晶显示器件的γ校正系统。而且，此γ校正系统可以应用于实施例1、2和3所述系统(在直观式显示屏、正面投影仪、和背面投影仪中的γ校正数据的准备)。
(实施例6)
在本实施例中，将说明4比特数字灰度的液晶显示器件的γ校正系统。在本实施例中，虽然使用4比特数字灰度亦即16级灰度的液晶显示器件，但是根据需要也可以使用更高级灰度的液晶显示器件。
参见图14。图14是本实施例的γ校正系统的结构示意图。参考标号1401代表在γ校正数据的准备时向源信号线侧驱动器1404提供灰度信号(数字信号)的信号发生器。参考标号1402代表与源信号线侧驱动器1404的D/A转换部分连接的γ校正控制电路。参考标号1403代表存储准备的γ校正数据的非易失存储器。参考标号1405代表栅信号线侧驱动器，1406代表其中一系列TFT布置成矩阵的像素区。
参考标号1407代表图像拾取器件，本实施例中使用CCD照相机。也可以使用其它图像拾取器件例如数字录象机作为图像拾取器件1407。而且，也可以使用仅测量显示图像的亮度或照度的亮度计或者照度计。在使用亮度计或者照度计情况，可以使用A/D转换电路，把这种器件提供的信号转换成数字信号。
参考标号1408代表数字信号处理器(DSP)，该数字信号处理器对比来自图像拾取器件1407的数字信号和来自参考数据供给源1409的数字信号，把两者之差反馈给γ校正控制电路1402。顺便提及，参考数据可以由信号发生器1401直接提供。
接着，将说明本实施例的γ校正系统的运行。参见图15。在本实施例的γ校正系统中，由信号发生器1401提供的灰度信号(数字信号)不直接进行γ校正，但是在源信号线侧驱动器1404的D/A转换电路部分进行γ校正。
从信号发生器1401传输的4比特灰度信号提供给源信号线侧驱动器1404的地址线1502。利用来自源信号线侧移位寄存器1501的信号，选择提供给地址线1502的灰度信号，并临时存储于自锁电路1503。来自锁存电路1503的灰度信号定时地输入D/A转换电路部分，包括开关电路1504、电压供给线(DC1～DC16)1505、和灰度电压控制电路1506。
根据自锁电路1503提供的信号，开关电路1504选择电压供给线DC1～DC16中任意一个，其中由灰度电压控制电路1506调节电压，并把该信号提供给源信号线1507。
利用对应于设计灰度并提供给源信号线1507的信号电压和来自栅信号线侧移位寄存器1508的信号，选择对应的像素TFT1509。按此方式，对应于设计灰度的图像信息被写入像素区的各个像素，以便在像素区显示图像。
使用图像拾取器件1407再次把显示的图像转换成数字信号。从图像拾取器件1407提供的数字信号传输给数字信号处理器1408。数字信号处理器1408对比从图像拾取器件1407提供的数字信号和从参考数据供给源1409提供的数字信号，把两者之差传输给γ校正控制电路1402。
接着，参见图16。图16展示了灰度电压控制电路1506、γ校正控制电路1402和非易失存储器1403。灰度电压控制电路1506由电压供给线DC1～DC16、一系列TFT Tr1，1～Tr15，4和一系列电阻器构成。
由γ校正控制电路选择的TFT对施加给电压供给线DC1～DC16的电压进行调节，结果灰度信号被做γ校正。
根据从数字信号处理器1408传输的信号，γ校正控制电路控制灰度电压控制电路1506的TFT，以便获得要求的电压。
然后，通过调节的灰度电压信号，再次选择像素区1406的像素TFT，在像素区上显示图像。显示的图像利用图像拾取器件1407再次转换成数字信号。利用数字信号处理器1408使转换的数字信号再次与来自参考数据供给源1409的参考信号对比，两者之差再次传输给γ校正控制电路1402。
重复上述操作，直至获得适合于γ校正的数据。例如，在从信号发生器1401施加给像素的最大电压的10％的电压数据(灰度信号)提供给γ校正控制电路1402的情形，重复该操作直至像素区1406显示的图像强度成为施加最大电压时的10％(或者几乎是10％)。
获得的用于γ校正的数据(亦即在灰度电压控制电路的TFT Tr1，1～Tr15，4之中选择多个TFT)存储于非易失存储器1403。
参见图17。图17展示了施加给本实施例中所用的电压供给线DC1～DC16的电压状态的例子。垂直轴表示电压(V)。由虚线表示的是γ校正之前的电压，实线表示的是γ校正之后的电压。
在本实施例中，对施加给电压供给线DC1～DC16的灰度电压进行γ校正，以便根据数字图像信号利用开关电路1504选择的电压线可以向源信号线提供要求的灰度电压。
在获得了用于γ校正的数据之后，去除数字信号处理器1408和信号发生器1401，之后，图像信号提供给源信号线侧驱动器1404的地址线。
在本实施例，提供给地址线1502的数字信号不直接进行γ校正。在本实施例中，对由开关电路1504选择的各个电压供给线DC1～DC16不施加相同电压，但是其设计是使电压供给线非线性地施加电压。通过这样，图像信号可以进行γ校正。
可以根据实施例1的步骤制造包括根据本实施例的非易失存储器的液晶显示器件的γ校正系统。而且，本γ校正系统可以应用于实施例1、2和3中所述的系统(在直观式显示屏、正面投影仪和背面投影仪中的γ校正数据的准备)。
(实施例7)
在本实施例中，将说明上述实施例1～6的γ校正系统中所用的包括非易失存储器的液晶显示器件的另一种制造方法。
在本实施例中，用激光或具有与激光相当强度的强光照射实施例1的非晶硅膜，使非晶硅膜晶化。作为激光最好使用准分子激光。作为准分子激光可以使用以KrF、ArF或XeCl为光源的脉冲激光。
作为具有与激光相当强度的强光，可以使用来自卤素灯或金属卤化物灯的强光、或者来自红外或紫外灯的强光。
在本实施例中，用线性成形的准分子激光从衬底一端到另一端扫描衬底，以使非晶硅膜的整个表面晶化。此时，将激光的扫描速度为1.2mm/s，处理温度是室温，脉冲频率是30Hz，激光能量是300～315mJ/cm2。利用此步骤，获得结晶硅膜。
由于其它步骤与实施例1的相同，这里予以省略。
顺便提及，即使仅有非易失存储器部分按本实施例的方法制造也就足够了，其它部分由实施例1的方法制造。
(实施例8)
在本实施例中，将说明的例子中，通过吸杂去除用于晶化的催化元素的步骤增加在上述实施例1中。特别是，选自族15的元素的吸杂效应用于催化元素(镍)的吸杂。虽然P(磷)、N(氮)、As(砷)、Sb(锑)和Bi(铋)可以用做选自族15的元素，此实施例展示了一般使用磷的情况。
首先，根据实施例1的方法，获得图4B的状态。在此状态，使非晶硅膜晶化。之后，去除掩模绝缘膜403，重新形成具有多个开口的抗蚀剂掩模1801(图18A)。开口形成的部位是随后不用做暴露的有源层(待去除的)的区域。
接着，进行添加磷的步骤，同时使用抗蚀剂掩模1801作为掩模。添加步骤使用离子注入法或离子掺杂法。添加条件设定为RF电功率是20W，加速电压是5～30keV(一般是10keV)，磷的剂量是1×1013原子/cm2或更高(最好是5×1013～5×1015原子/cm2)。
作为添加磷的浓度标准，适合的是以高于结晶硅膜402中含有的镍浓度一个以上数量级的浓度添加磷。
按此方式，在结晶硅膜内，形成添加有磷的区域1802～1804(吸杂区)(图18A)。
接着，去除抗蚀剂掩模1801之后，进行用于吸除镍的热处理。通过此热处理，被吸杂区1805～1807中所含的镍被俘获进吸杂区1802～1804，如箭头所示(图18B)。
此热处理可以是在惰性气氛、氢气氛、氧化气氛或含有卤素元素的氧化气氛中的炉退火。适合的是处理温度是400～800℃(最好是550～650℃)，处理时间是2小时或更多(最好是4～12小时)。当处理温度升高时，处理时间缩短，吸杂效果好。但是，从玻璃衬底的耐热性看，应该使处理温度在650℃以下。应该知道使用石英衬底时处理温度可以提高。
按此方式把镍吸进吸杂区1802～1804之后，对结晶硅膜构图形成仅由被吸杂的区域1805～1807制成的有源层1808～1810。此时，由于吸杂区1802～1804及其附近含有高浓度的镍，最好不使用它们作为有源层，但可以完全去除。
接着，形成栅绝缘膜，在其上形成主要含铝的栅电极原形1812～1814。随后的步骤与实施例1的相同，这里予以省略。
在本实施例中制造的包括非易失存储器的液晶显示器件可以应用于实施例1、2和3中所述的系统(在直观式显示屏、正面投影仪和背面投影仪中的γ校正数据的准备)。
即使仅有非易失存储器部分由本实施例的方法制造，其它部分由实施例1的方法制造，也可令人满意。
(实施例9)
在本实施例中，将参考图19～21说明由具有浮栅的反向交错式TFT构成非易失存储器的情况。顺便提及，在图19～21中，仅注意非易失存储器中的一个存储单元，可以同时形成像素TFT、外围电路等。实际上，如实施例1所示，一系列存储单元布置成矩阵并构成非易失存储器。
参见图19A～19D。首先，由氧化硅膜制成的底膜1902位于玻璃衬底1901上，在其上形成栅电极1903和1904。在本实施例中，虽然使用厚度为200nm～400nm的铬膜作为栅电极1903和1904，但也可以使用铝合金、钽、钨、钼的膜、或具有确定的导电率的硅膜等。
接着，在栅电极1903和1904上形成厚度为100～200nm的栅绝缘膜1905。使用氧化硅膜、氮化硅膜、或氧化硅膜和氮化硅膜的层叠膜作为栅绝缘膜1905。也可以使用通过栅电极的阳极氧化获得的阳极氧化膜作为栅绝缘膜。
接着，形成浮栅电极1906。在本实施例中，虽然使用铬膜作为浮栅电极，但也可以使用铝合金、钽、钨、钼的膜、或具有确定的导电率的硅膜等。
接着，形成厚度为10～50nm的绝缘膜1907。使用氧化硅膜、氮化硅膜、或氧化硅膜和氮化硅膜的层叠膜作为栅绝缘膜1907。
接着，形成厚度为10～75nm(最好是15～45nm)的非晶硅膜1908。按此方式，获得如图19B所示的状态。
接着，用激光或具有与激光相当强度的强光照射非晶硅膜1908，使非晶硅膜晶化。作为激光最好使用准分子激光。作为准分子激光可以使用以KrF、ArF或XeCl为光源的脉冲激光。
作为具有与激光相当强度的强光，可以使用来自卤素灯或金属卤化物灯的强光、或者来自红外或紫外灯的强光。
在本实施例中，用线性成形的准分子激光从衬底一端到另-端扫描衬底，以使非晶硅膜的整个表面晶化。此时，将激光的扫描速度为1.2mm/s，处理温度是室温，脉冲频率是30Hz，激光能量是300～315mJ/cm2。利用此步骤，获得结晶硅膜。
按此方式，如图19C所示，获得结晶硅膜1909。对结晶硅膜1909构图形成有源层1910和1911。
接着，形成抗蚀剂掩模1912和1913。然后添加给出P型的杂质元素(一般是硼或铟)，保持约1×1019～1×1020原子/cm3的浓度，以便形成P型TFT的源区1914和漏区1915。在有源层中，由抗蚀剂掩模1912覆盖的部位成为沟道区(图20A)。
接着，去除抗蚀剂掩模1912和1913，形成抗蚀剂掩模1916和1917。然后添加N型杂质元素(一般是磷或砷)，形成浓度约为1×1017～5×1018原子/cm3的低浓度区1918和1919(图20B)。
接着，去除抗蚀剂掩模1916和1917，形成抗蚀剂掩模1916’和1920。然后再次添加N型并具有的浓度(1×1019～1×1020原子/cm3)高于图20B的步骤的杂质元素，形成N型TFT的源区1921和漏区1922。参考标号1923和1924代表低浓度杂质区，1925代表沟道形成区。
为了方便说明，虽然图中未示出P型TFT的低浓度杂质区，但可以为P型TFT和外围电路的类似物提供低浓度杂质区。在这种情况下，添加P型杂质的步骤分成两次进行。
接着，去除抗蚀剂掩模1916’和1920之后，进行准分子激光的照射(激光退火)，修复离子注入产生的损伤并激活添加的杂质(图21A)。
激光退火结束之后，形成厚度为300～500nm的层间绝缘膜1926(图21B)。层间绝缘膜1926由氧化硅膜、氮化硅膜、有机树脂膜或其层叠膜形成。
接着，在层间绝缘膜1926上形成由金属薄膜制成的源电极1927和1929、漏电极1928。作为金属薄膜，适合于使用铝、钽、钛、钨、钼膜或其层叠膜(图21B)。
接着，在氢气氛中、约350℃下对整体进行2小时热处理，以使膜中(尤其是沟道形成区)不成对的键以氢为终端。通过上述步骤，获得图21B所示状态。
之后，根据实施例1的步骤，制造液晶显示屏。
在本实施例中制造的包括非易失存储器的液晶显示器件可以应用于实施例1、2和3中所述的系统(在直观式显示屏、正面投影仪和背面投影仪中的γ校正数据的准备)。也可以通过本实施例的制造方法制造实施例4、5和6的液晶显示器件。
(实施例10)
本实施例中，在实施例9的步骤中，使用实施例8的方法用于非晶硅膜的晶化。特别是，增加通过吸杂去除用于晶化的催化元素的步骤。对于催化元素(镍)的吸杂，使用选自族15的元素的吸杂效应。作为选自族15的元素，可以使用P(磷)、N(氮)、As(砷)、Sb(锑)或Bi(铋)。
在本实施例中制造的包括非易失存储器的液晶显示器件可以应用于实施例1、2和3中所述的系统(在直观式显示屏、正面投影仪和背面投影仪中的γ校正数据的准备)。也可以通过本实施例的制造方法制造实施例4、5和6的液晶显示器件。
(实施例11)
在上述实施例1～10中，虽然已经对使用液晶作为显示介质的情况做了说明，对于本发明的半导体显示器件也可以使用液晶和高聚合物的混合层，制成所谓的聚合物分散型液晶显示器件。而且，本发明也可以使用于装备有任何其它显示介质的显示器件，其中可以根据施加的电压调制光学特性。例如，本发明可以应用于装备有电致发光元件或电致变色显示作为显示介质的显示器件。而且在此情况，实施例1中所述步骡用于制造包括存储器、外围电路等的有源矩阵衬底。
(实施例12)
上述实施例1～11的半导体器件具有各种用途。在本实施例中，将说明这种半导体器件。
作为这种半导体器件，可列举摄象机、静止照相机、头戴式显示器、汽车导航系统、个人计算机、便携式信息终端(移动计算机、手提电话等)等。图22A～22D展示了这些半导体器件的例子。
图22A展示了手提电话，其构成包括主体2201、音频输出部位2202、音频输入部位2203、显示器件2204、操作开关2205、和天线2206。
图22B展示了摄象机，其构成包括主体2301、显示器件2302、音频输入部位2303、操作开关2304、电池2305、和图像接受部位2306。
图22C展示了移动计算机，其构成包括主体2401、照相机部位2402、图像接受部位2403、操作开关2404、和显示器件2405。
图22D展示了头带式显示器，其构成包括主体2501、显示器件2502、和箍带部分2503。
(实施例13)
在本实施例中，将说明在实施例1、7、8、9或10所述液晶显示器件中使用Ta(钽)或钽合金作为栅电极的情况。
如果Ta或Ta合金用做栅电极，可以在约450℃～600℃进行热氧化，在栅电极上形成具有优异膜质量的氧化膜，例如Ta2O3膜。已知这种氧化膜具有的膜质量优于当使用Al(铝)作为栅电极时形成的氧化膜，如上述实施例1所述。
从绝缘膜的耐压估计之一的J-E特性(电流密度-电场强度特性)中的事实已经发现，Ta或Ta合金具有优于Al氧化膜的特性。
此外，由于Ta2O3具有约为11.6的相对介电常数，所以浮栅和控制栅极之间的电容大，与Al用做栅电极的情况相比还有电荷更容易注入浮栅的优点。
而且，在Ta用做栅电极时，还可以进行如同上述实施例的阳极氧化。
(对CGS的发现)
这里，将说明上述实施例1提出的制造方法所制造的半导体薄膜。根据实施例1的制造方法，可以获得称为连续晶界结晶硅的结晶硅膜(所谓的连续晶粒硅：CGS)。
由实施例1的制造方法获得的半导体薄膜的横向生长区，展示了由条状或扁平条状结晶的集合组成的独特晶体结构。以下将说明此特征。
[对有源层的晶体结构的发现]
根据上述实施例1的制造步骤形成的横向生长区具有的显微晶体结构，其中多个条状(或扁平条状)结晶几乎相互平行地布置，并且在特定方向上具有规则性。通过TEM(透射电镜)的观察可以容易证实这一点。
本发明人利用HR-TEM(高分辨率透射电镜)把由上述制造法获得的半导体薄膜的结晶晶界放大八百万倍，做详细观察(图25A)。在本说明书中，除非另有说明，结晶晶界确定为在不同的条状结晶相互接触的界面形成的晶界。于是，该结晶晶界被认为不同于例如由分离的横向生长区的碰撞形成的显微晶界。
上述HR-TEM(高分辨率透射电镜)是这样的方法，其中用电子束垂直照射样品，利用透射电子或弹性散射电子的干涉测定原子和分子的排列。使用此方法，可以观察作为晶格条纹的晶格的排列状态。这样，通过观察结晶晶界，可以推断结晶晶界中的原子键合状态。
在由本发明人获得的TEM照片(图25A)中，清楚地看到两种不同晶粒(条状晶粒)在结晶晶界相互接触的状态。此时，由电子束衍射证实两种晶粒几乎在{110}取向，虽然在晶轴有某些偏离。
在利用如上所述的TEM照片观察晶格条纹中，在{110}平面观察到对应于{111}平面的晶格条纹。顺便提及，对应于{111}平面的晶格条纹表示当沿晶格条纹切割晶粒时在该部位出现{111}平面的晶格条纹。根据简化的方法，由晶格条纹之间的距离可以证实晶格条纹对应的平面。
此时，本发明人详细观察了通过上述实施例1的制造方法获得的半导体薄膜的TEM照片，结果获得了非常重要的发现。在照片看到的两种不同晶粒中，看到了对应于{111}平面的晶格条纹。观察到明显是相互平行的晶格条纹。
而且，无论结晶晶界如何存在，两种不同晶粒的晶格条纹相互连接，以便跨越结晶晶界。亦即，证实了观察到跨越结晶晶界的几乎所有晶格条纹均相互线性连续，尽管它们是不同晶粒的晶格条纹。对于任何结晶晶界均是这种情况，总量中90％或更多(一般是95％或更多)的晶格条纹在结晶晶界保持连续性。
这种晶构(准确地讲是结晶晶界的结构)表明两种不同晶粒在结晶晶界以优异的一致性相互接触。亦即，晶格在结晶晶界相互连续连接，以便形成这种很难产生因结晶缺陷等引起的陷阱能级的结构。换言之，可以说该晶格在结晶晶界具有连续性。
在图25B中，本发明人利用电子束衍射和HR-TEM观察，对传统的多晶硅膜(所谓的高温多晶硅膜)进行分析，用于参考。结果发现在两种不同的晶粒中晶格条纹是随机的，在结晶晶界很难存在具有优异的一致性的连接连续。亦即，发现在很多部位(由箭头等表示的部位)晶格条纹在结晶晶界断开，存在很多结晶缺陷。在这种部位，存在不成对的键，并且存在作为陷阱能级阻挡载流子运动的很高可能性。
本发明人把对应于相互具有良好一致性的晶格条纹时的原子键合状态，类似于由上述实施例1的制造方法获得的半导体薄膜，称为一致性键合，并把此时的化学键称为一致性键合。相反，本发明人把不对应于相互具有良好一致性的晶格条纹时的原子键合状态，在传统的多晶硅膜常见的，称为非一致性键合，并把此时的化学键称为非一致性键合(未成对键)。
由于本发明所使用的半导体薄膜在晶粒的一致性方面极优异，上述非一致性键极少。作为由本发明人进行的对随机的多个结晶晶界的研究的结果，非一致性键与总量的键的存在比例是10％或更少(最好是5％以下，3％以下更好)。亦即，总量键的90％以上(最好是95％以上，97％以上更好)由一致性键构成。
图26A展示了利用电子束衍射对根据上述实施例1的制造方法形成的横向生长区的观察结果。图26B展示了用于对比而观察的传统多晶硅膜(称为高温多晶硅膜)的电子束衍射图形。
在图26A和26B中，由于是在电子束的辐射束点直径为1.35μm时测量的，可以考虑收集了与晶格条纹的能级相比足够细微区域的信息。
图26C是电子束垂直施加于单晶硅的{110}平面时的电子束衍射图形示意图。通常，通过把观察到的结果与这种电子束衍射图形比较，对观察的样品取向如何做出结论。
在图26A的情况下，由于清楚可见对应于<110>入射角的如图26C所示的衍射点，所以可以证实晶轴是<110>轴(晶面是{110}平面)。
虽然各点具有小的同心扩展，但是可以认为这是由围绕晶轴的某种程度的旋转角的分布引起的。从图形来看扩展的程度在5°之内。
在许多观察中，存在部分衍射点观察不到的情况(图26A中也看不到部分衍射点)。这表明虽然结晶基本上具有{110}取向，但由于晶轴稍有偏移，所以不能看到衍射图形。
基于{111}平面几乎总是包含在任何晶面中这一事实，本发明人认为围绕<111>轴的旋转角的偏移引起这种现象。
另一方面，在图26B所示电子束衍射图形的情况，衍射点未呈现确定的规律性，证实它们几乎是随机取向的。亦即，认为具有不是{110}平面的平面取向的结晶无规律地混合。
正如从这些结果可见，根据上述实施例1的制造方法的结晶硅膜是几乎所有晶粒大致在{110}平面取向，晶格在结晶晶界处具有连续性。这些特征在传统的多晶硅膜中看不到。
如上所述，利用上述实施例1的制造方法制造的半导体薄膜是具有相当不同于传统半导体薄膜的晶构(准确地讲是结晶晶界的结构)半导体薄膜。本发明人已经说明了本发明中所用半导体薄膜的分析结果，在日本专利申请平9-55633、平9-165216和平9-212428中也同样。
本发明人根据在日本专利未审查公开平7-321339中公开的方法，进行了X射线衍射，并计算了相对于上述制造方法制造的结晶硅膜的取向比率。在该公开中，用如下公式1表示的计算方法确定取向比率：
{220}取向存在率＝1(常数)，
{111}取向存在率＝(样品的{111}与{220}的相对强度)/(粉末的{111}与{220}的相对强度)，
{311}取向存在率＝(样品的{311}与{220}的相对强度)/(粉末的{311}与{220}的相对强度)，
{220}取向率＝({220}取向存在率)/({220}取向存在率+{111}取向存在率+{311}取向存在率)
图29展示了利用X射线衍射对上述半导体薄膜获得的测量结果。在该X射线衍射图形中，虽然出现对应于(220)平面的尖峰，不用说此平面等同于{110}平面。作为此测量的结果，已经发现{110}平面是主取向，取向率是0.7以上(一般是0.9以上)。
如上所述，可以知道由上述实施例1的制造方法形成的结晶硅膜具有相当不同于传统多晶硅膜的晶构(晶体构成)。同样从此点来说，本发明的结晶硅膜是全新的半导体膜。
在上述半导体薄膜的形成中，在晶化温度以上的温度的退火工序对降低晶粒中的缺陷起重要作用。以下将予以说明。
图27A是直至上述晶化工序结束时的结晶硅膜的TEM照片，其放大了25万倍。在晶粒中证实了由箭头指示的锯齿形缺陷(由于衬度差出现了黑部位和白部位)。
虽然这种缺陷主要是像素，其中在硅晶格上的原子层叠次序是不一致的，还有错位等情形。图27A似乎展示了具有平行于{111}平面的缺陷平面的层错缺陷。这可以从锯齿形缺陷弯曲约70°这一事实推论出。
另一方面，如图27B所示，在由上述实施例1的制造方法形成的结晶硅膜中，其放大了相同的程度，可以证实很难看到因层错缺陷缺陷、错位等引起的缺陷，结晶性很高。在膜表面整体上可以看到这种趋势，虽然在本情形中难以把缺陷数量降低至零，但可以把该数量基本降低至零。
亦即，如图27B所示的结晶硅膜中，晶粒中的缺陷降低至几乎可以忽略缺陷的程度，结晶晶界不能成为阻挡载流子因高连续性而产生移动的阻挡体，从而该膜可以称为单晶或基本是单晶。
与此相同，在图27A和27B的照片所示的结晶硅膜中，虽然结晶晶界具有几乎相同的连续性，但是在晶粒中的缺陷数量仍有大的差异。根据上述实施例1的制造方法的结晶硅膜展示相当高于图27A所示结晶硅膜的电性能的原因主要是缺陷数量的差异。
根据上述实施例1的制造方法如此获得的结晶硅膜(图27B)具有如下特征，该晶粒中的缺陷数量极小于其中仅进行晶化的结晶硅膜(图27A)。
利用电子自旋谐振分析(电子自旋谐振：ESR)，缺陷数量之差表现为自旋密度之差。在本情形中，确定了利用上述实施例1的制造方法形成的结晶硅膜的自旋密度至多是5×1017自旋/cm3(最好是3×1017自旋/cm3以下)。但是，由于此测量值接近现有测量装置的检测极限，所以预计实际自旋密度低于此值。
根据本发明的具有上述晶构和特征的结晶硅膜称为连续晶界结晶硅(连续晶界结晶硅：CGS)。
在传统的半导体薄膜中，虽然结晶晶界起阻挡载流子移动的缓冲体的作用，但由于在根据上述实施例1的制造方法的半导体薄膜中，基本不存在这种结晶晶界，所以可以实现高的载流子迁移率。于是，利用根据上述实施例1的制造方法的半导体薄膜制造的TFT的电性能呈现极优异的值。以下将对此说明。
[对TFT电性能的发现]
由于根据上述实施例1的制造方法的半导体薄膜可以被认为基本是单晶的(基本不存在结晶晶界)，使用该半导体薄膜作为有源层的TFT呈现与使用单晶硅的MOSFET相当的电性能。从本发明人实验形成的TFT获得了如下所示的数据。
(1)作为指数表示TFT开关性能(导通/截止操作的开关中的灵敏性)的亚阈系数，对于N沟道TFT和P沟道TFT均是小至60～100mV/十进制(一般是60～85mV/十进制)。
(2)作为指数表示TFT的运行速度的场效应迁移率(μFE)，对于N沟道TFT是大到200～650cm2/Vs(一般是250～300cm2/Vs)，对于P沟道TFT是大到100～300cm2/Vs(一般是150～200cm2/Vs)。
(3)作为指数表示TFT的驱动电压的阈值电压(Vth)，对于N沟道TFT是小至-0.5～1.5V，对于P沟道TFT是小至-1.5～0.5V。
如上所述，可以证实本发明获得的TFT可以实现极好的开关性能和高速运行性能。
顺便提及，在CGS的形成中，上述在晶化温度700～1100℃以上的退火工序，对于降低晶粒中的缺陷起到了重要的作用。以下将做说明。
从以上可知，催化元素的吸杂处理在CGS的形成中是必不可少的工序。本发明人对于在此工序发生的现象考虑以下的模型。
首先，在图27A所示状态中，催化元素(一般是镍)偏析在晶粒中的缺陷处(主要是层错缺陷)。亦即，可以知道存在许多具有如Si-Ni-Si这种形式的键。
但是，当存在于缺陷的Ni被催化元素的吸杂处理去除时，Si-Ni键被切断。于是，硅的剩余键立即形成Si-Si键并成为稳定的。按此方式，缺陷消失。
当然，虽然已知利用高温热退火也可使结晶硅膜中的缺陷消失，但是设想由于与镍的键被切断而产生许多不成对键，从而硅的重组被平缓地进行。
本发明人还考虑了以下模型，其中通过在晶化温度以上的温度(700～1100℃)的热处理，结晶硅膜与其底层键合，增强了粘附，因而缺陷消失。
[对TFT性能与CGS之间关系的发现]
上述优异的TFT性能，主要取决于使用在结晶晶界具有晶格连续性的半导体薄膜作为TFT的有源层。以下将说明其原因。
结晶晶界的晶格连续性是由于结晶晶界是称为“平面晶界”的晶界而产生的。本说明书中对平面晶界的定义是“平面型晶界”，其出处是“Characterizationof High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement；RyuichiShimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988”。
根据上述文献，平面型晶界包括{111}孪晶晶界、{111}层错缺陷、{221}孪晶晶界、{221}扭转晶界等。此平面型晶界具有电惰性的特征。亦即，虽然其是结晶晶界，但该晶界没有阻挡载流子移动的俘获作用，所以可认为该晶界基本不存在。
尤其是，{111}孪晶晶界还被称为∑3的对应晶界，{221}被称为∑9的对应晶界。∑值是成为表示对应晶界的一致性程度的指数的参数。已知∑值较小时，晶界的一致性较好。
本发明人对根据上述实施例1的制造方法的半导体薄膜进行详细观察，结果发现几乎所有结晶晶界(90％以上，一般是95％以上)均是∑3的对应晶界，亦即是{111}孪晶晶界。
在两晶粒之间形成的结晶晶界中，当两晶粒的平面取向均是{110}时，如果由对应于{111}平面的晶格条纹形成的角度是θ，则知道当θ是70.5°时，晶界成为∑3的对应晶界。
于是，在图25A的TEM照片所示的结晶晶界中，相邻晶粒的各个晶格条纹均以70°的角度连续，从而可容易地推定此结晶晶界是{111}孪晶晶界。
顺便提及，当θ是38.9°时，晶界成为∑9的对应晶界。也存在这种另一结晶晶界。
这种对应晶界仅形成在相同平面取向的晶粒之间。亦即，由于根据上述实施例1的制造方法的半导体薄膜的平面取向大致均为{110}，所以这种对应晶界可以在大范围形成。利用平面取向不规则的其它多晶硅膜不能获得这种特征。
图28A是根据上述实施例1的制造方法的半导体薄膜的TEM照片(暗场图像)，放大了1.5万倍。虽然照片中可见白区和黑区，但是颜色相同的部分具有相同的取向。
图28A中显著的特征是在这种宽范围的暗场图像中，白区以相当高的比例连续连接。这表明具有相同取向的晶粒存在某种方向性，相邻晶粒具有几乎相同的取向。
另一方面，图28B是传统的高温多晶硅膜放大1.5万倍的TEM照片(暗场图像)。在传统的高温多晶硅膜中，相同平面取向的部分仅随机地存在，不能证实图28A所示的具有方向性的一致性。可以知道这是由相邻晶粒的取向不规则性引起的。
通过对除图25所示测量区域之外的大量区域重复观察和测量，本发明人证实了晶格在结晶晶界的连续性在用于制造TFT的足够宽区域内得以保持。
图30是在亮场观察下的半导体薄膜的TEM照片，获得该半导体薄膜的方式是在上述实施例8或10的制造方法中使用磷进行镍的吸杂处理。图31A是展示图30中的点1的照片，其中放大了30万倍，图31B是是展示图30中的点1的照片，其中放大了2百万倍。图31A中正方形围绕的区域对应于图31B。图31C展示了点1的电子束衍射图形(点直径是1.7μmφ)。
点2和3是在与点1相同的条件下观察的。图32A、32B和32C展示了点2的观察结果，图33A、33B和33C展示了点3的观察结果。
由这些观察结果可以知道，在任一结晶晶界中均保持了晶格的连续性，形成平面型晶界。本发明人在除这里所示测量点之外的大量区域重复观察和测量，证实了晶格在结晶晶界的连续性在用于制造TFT的足够宽区域内得以保持。
根据本发明，由于在形成像素TFT、驱动电路和其它外围电路时，同时集成用于进行γ校正的运算电路和用于存储γ校正数据的存储器，所以可实现具有优异的灰度显示的半导体显示器件，同时保持半导体器件的小型化。
而且，特别是在半导体显示器件之中的液晶显示器件中，由于可以根据每个液晶显示器件的性能准备合适的γ校正数据，所以可以获得优异的灰度显示。

Claims (19)

1.一种半导体显示器件校正系统，包括：
用于提供数字图像信号的装置；
半导体显示器件，包括含多个N沟道像素TFT的像素区、用于进行数字图像信号的γ校正的控制电路和用于存储γ校正所用数据的非易失存储器；
用于把在半导体显示器件上显示的图像变换成数字信号的装置；和
用于把数字图像信号与变换后的数字信号进行对比的装置，
其中，控制电路由TFT构成，且控制电路和非易失存储器集成地形成在同一绝缘衬底上作为像素部分，
其中，非易失存储器包括由含浮栅的P沟道FAMOS式TFT构成的存储元件和N沟道开关TFT，
其中，多个N沟道像素TFT的栅电极、浮栅、和N沟道开关TFT的栅电极都包括相同的材料，以及
其中，存储元件的源电极和漏电极包括与P沟道FAMOS式TFT的栅电极相同的材料。
2.根据权利要求1的半导体显示器件校正系统，其中还包括易失存储器，易失存储器由TFT构成，并集成地形成在与控制电路和存储器相同的绝缘衬底上。
3.一种半导体显示器件校正系统，包括：
用于提供数字图像信号的装置；
用于把数字图像信号变换成模拟图像信号的装置；
半导体显示器件，包括含多个N沟道像素TFT的像素区、用于进行模拟图像信号的γ校正的控制电路和用于存储γ校正所用数据的非易失存储器；
用于把在半导体显示器件上显示的图像变换成数字信号的装置；和
用于把数字图像信号与变换后的数字信号进行对比的装置，
其中，控制电路由TFT构成，且控制电路和非易失存储器集成地形成在同一绝缘衬底上作为像素部分，
其中，非易失存储器包括由含浮栅的P沟道FAMOS式TFT构成的存储元件和N沟道开关TFT，
其中，多个N沟道像素TFT的栅电极、浮栅、和N沟道开关TFT的栅电极都包括相同的材料，以及
其中，存储元件的源电极和漏电极包括与P沟道FAMOS式TFT的栅电极相同的材料。
4.根据权利要求3的半导体显示器件校正系统，其中还包括易失存储器，易失存储器由TFT构成，并集成地形成在与控制电路和存储器相同的绝缘衬底上。
5.一种使用权利要求1或3的半导体显示器件校正系统的半导体显示器件。
6.一种半导体显示器件的校正方法，包括以下步骤：
对由一控制电路输入到像素区的数字图像信号进行γ校正；
把已进行γ校正的数字图像信号变换成图像；
把图像变换成数字信号；
通过对比数字图像信号和变换后的数字信号从而获得两者之差，并把该差返回至γ校正步骤，以获得γ校正数据；和
在非易失存储器中存储γ校正数据，
其中，控制电路由TFT构成，且控制电路和非易失存储器集成地形成在同一绝缘衬底上作为像素部分，
其中，非易失存储器包括由含浮栅的P沟道FAMOS式TFT构成的存储元件和N沟道开关TFT，
其中，所述像素部分包括多个N沟道TFT，
其中，多个N沟道像素TFT的栅电极、浮栅、和N沟道开关TFT的栅电极都包括相同的材料，以及
其中，存储元件的源电极和漏电极包括与P沟道FAMOS式TFT的栅电极相同的材料。
7.一种半导体显示器件的校正方法，包括以下步骤：
把数字图像信号变换成模拟图像信号；
对由一控制电路输入到像素区的模拟图像信号进行γ校正；
把已进行γ校正的模拟图像信号变换成图像；
把图像变换成数字信号；
通过对比数字图像信号和变换的数字信号从而获得两者之差，并把该差返回至γ校正步骤，以获得γ校正数据；和
在非易失存储器中存储γ校正数据，
其中，控制电路由TFT构成，且控制电路和非易失存储器集成地形成在同一绝缘衬底上作为像素部分，
其中，非易失存储器包括由含浮栅的P沟道FAMOS式TFT构成的存储元件和N沟道开关TFT，
其中，所述像素部分包括多个N沟道TFT，
其中，多个N沟道像素TFT的栅电极、浮栅、和N沟道开关TFT的栅电极都包括相同的材料，以及
其中，存储元件的源电极和漏电极包括与P沟道FAMOS式TFT的栅电极相同的材料。
8.一种具有有源矩阵显示屏的电子器件，其中所述显示屏包括：
具有绝缘表面的衬底；
形成在所述绝缘表面上的有源矩阵电路；
形成在所述绝缘表面上的用于驱动所述有源矩阵电路的驱动器电路；
与所述驱动器电路连接运行的校正电路；
与所述校正电路连接运行的非易失存储器电路；
其中，每个所述有源矩阵电路、所述驱动器电路、所述校正电路和所述非易失存储器电路，都形成在所述绝缘表面上，
其中，每个所述有源矩阵电路、所述驱动器电路、所述校正电路都包括TFT，
其中，所述非易失存储器包括由含浮栅的FAMOS式TFT构成的存储元件和开关TFT。
9.根据权利要求8的电子器件，其中所述电子器件是投射显示系统。
10.根据权利要求8的电子器件，其中所述电子器件是录象机。
11.根据权利要求8的电子器件，其中所述电子器件是静止照相机。
12.根据权利要求8的电子器件，其中所述电子器件是头戴式显示器。
13.根据权利要求8的电子器件，其中所述电子器件是汽车导航系统。
14.根据权利要求8的电子器件，其中所述电子器件是个人计算机。
15.根据权利要求8的电子器件，其中所述电子器件是便携式信息终端。
16.根据权利要求8的电子器件，其中所述FAMOS式TFT是P沟道FAMOS式TFT，而所述开关TFT是N沟道开关TFT。
17.根据权利要求8的电子器件，其中所述TFT的栅电极、所述浮栅和所述开关TFT的栅电极包括相同的材料。
18.根据权利要求8的电子器件，其中所述存储元件的源电极和漏电极包括与所述FAMOS式TFT的栅电极相同的材料。
19.根据权利要求8的电子器件，其中每个所述TFT、所述FAMOS式TFT和所述开关TFT包括含源区、漏区、低浓度掺杂区和沟通区的半导体层。
CNB98120354XA 1997-09-03 1998-09-03 半导体显示器件校正系统和校正方法,及具有有源矩阵显示屏的电子器件 Expired - Fee Related CN1143171C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP254257/97 1997-09-03
JP254257/1997 1997-09-03
JP25425797 1997-09-03
JP10156696A JPH11143379A (ja) 1997-09-03 1998-05-20 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP156696/98 1998-05-20
JP156696/1998 1998-05-20

Publications (2)

Publication Number Publication Date
CN1221124A CN1221124A (zh) 1999-06-30
CN1143171C true CN1143171C (zh) 2004-03-24

Family

ID=26484379

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB98120354XA Expired - Fee Related CN1143171C (zh) 1997-09-03 1998-09-03 半导体显示器件校正系统和校正方法,及具有有源矩阵显示屏的电子器件

Country Status (5)

Country Link
US (3) US6335716B1 (zh)
JP (1) JPH11143379A (zh)
KR (1) KR100561320B1 (zh)
CN (1) CN1143171C (zh)
TW (1) TW384503B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6717179B1 (en) * 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3907804B2 (ja) 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6617648B1 (en) * 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020006019A (ko) * 1998-12-14 2002-01-18 도날드 피. 게일 휴대용 마이크로디스플레이 시스템
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6531993B1 (en) 1999-03-05 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display device
US6690434B1 (en) 1999-03-15 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display device
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) * 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW518637B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6753854B1 (en) 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2000331782A (ja) * 1999-05-19 2000-11-30 Pioneer Electronic Corp 有機ｅｌ素子及びその修理方法
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4532453B2 (ja) * 1999-06-04 2010-08-25 株式会社半導体エネルギー研究所 電気光学装置の作製方法
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP4730994B2 (ja) * 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP4532452B2 (ja) * 1999-06-04 2010-08-25 株式会社半導体エネルギー研究所 電気光学装置
JP4094437B2 (ja) * 1999-06-04 2008-06-04 株式会社半導体エネルギー研究所 電気光学装置の作製方法
KR100598123B1 (ko) * 1999-06-15 2006-07-07 삼성전자주식회사 액정 디스플레이 장치의 이득 및 오프셋 설정방법
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP2001100712A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd 表示装置
US6909411B1 (en) 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
JP2001092413A (ja) 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2001195031A (ja) * 1999-10-27 2001-07-19 Internatl Business Mach Corp <Ibm> ガンマ補正用基準電位発生回路
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
JP3661584B2 (ja) * 2000-01-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
JP3499798B2 (ja) * 2000-03-13 2004-02-23 シャープ株式会社 液晶情報表示装置
JP2001337650A (ja) * 2000-05-24 2001-12-07 Canon Inc メモリ手段を混載した液晶表示装置
KR20010108889A (ko) * 2000-06-01 2001-12-08 박종섭 액정표시장치내의 플래쉬메모리 전원공급회로
JP4415467B2 (ja) * 2000-09-06 2010-02-17 株式会社日立製作所 画像表示装置
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6720198B2 (en) 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100737893B1 (ko) * 2001-02-21 2007-07-10 삼성전자주식회사 광학 특성 셀프 보상형 램프, 이들이 적용된 광공급장치,이의 조명 방법 및 이들이 적용된 액정표시장치
JP4776801B2 (ja) 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
JP2002341832A (ja) * 2001-05-15 2002-11-29 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ドライバ、基準パルス発生回路、パルス発生方法、およびアナログ電圧出力方法
JP4809545B2 (ja) 2001-05-31 2011-11-09 株式会社半導体エネルギー研究所 半導体不揮発性メモリ及び電子機器
KR100796792B1 (ko) * 2001-06-02 2008-01-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
JP4824206B2 (ja) * 2001-06-25 2011-11-30 ゲットナー・ファンデーション・エルエルシー 表示データ処理回路及び液晶表示装置
TW529009B (en) * 2001-08-08 2003-04-21 Chi Mei Electronics Corp Switching unit of Gamma voltage signal
KR100824415B1 (ko) * 2001-08-24 2008-04-23 엘지.필립스 엘시디 주식회사 액정표시장치의 감마전압 발생장치 및 방법
DE10147140A1 (de) * 2001-09-25 2003-04-17 Giesecke & Devrient Gmbh Chipkarte mit Display
JP2003108072A (ja) * 2001-09-28 2003-04-11 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
CN100426364C (zh) 2001-11-05 2008-10-15 三星电子株式会社 液晶显示器及其驱动装置
US6956234B2 (en) * 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
US6911675B2 (en) * 2001-11-30 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and manufacturing method thereof
KR20030073390A (ko) * 2002-03-11 2003-09-19 삼성전자주식회사 동적 휘도비를 향상시키기 위한 액정 표시 장치 및 이장치를 위한 감마 전압 생성 방법
KR100859514B1 (ko) 2002-05-30 2008-09-22 삼성전자주식회사 액정 표시 장치 및 그 구동 장치
JP5046464B2 (ja) 2002-12-18 2012-10-10 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
KR100506090B1 (ko) * 2003-02-08 2005-08-03 삼성전자주식회사 액정 디스플레이 패널
TWI287770B (en) * 2004-03-09 2007-10-01 Novatek Microelectronics Corp Color managing structure and method for panel display apparauts
EP1583070A1 (en) * 2004-03-30 2005-10-05 STMicroelectronics S.r.l. Method for designing a structure for driving display devices
US8149250B2 (en) * 2005-07-18 2012-04-03 Dialog Semiconductor Gmbh Gamma curve correction for TN and TFT display modules
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP5041777B2 (ja) * 2005-10-21 2012-10-03 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR100892068B1 (ko) * 2005-11-03 2009-04-06 삼성전기주식회사 감마 조정이 가능한 스캐닝 컬러 디스플레이 장치, 컬러영상 제어 방법 및 컬러 영상 제어 기록 매체
US8629490B2 (en) 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
EP2075798A1 (en) * 2007-12-25 2009-07-01 TPO Displays Corp. Storage data unit using hot carrier stressing
US20120075272A1 (en) * 2009-06-16 2012-03-29 Sharp Kabushiki Kaisha Display Device
CN103199116B (zh) 2013-03-29 2016-04-27 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
US9589497B2 (en) * 2015-05-21 2017-03-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. Methods of grayscale calibration of subpixels of liquid crystal panels during imaging
CN105572888B (zh) * 2016-02-04 2018-01-30 无锡博一光电科技有限公司 一种3d显示校正系统及校正方法
CN106981265B (zh) * 2017-05-25 2021-01-12 京东方科技集团股份有限公司 应用处理器、显示驱动器和电子设备
CN108877666A (zh) * 2018-07-25 2018-11-23 昆山国显光电有限公司 显示面板和补偿数据传输方法
US11200655B2 (en) * 2019-01-11 2021-12-14 Universal City Studios Llc Wearable visualization system and method
CN110400279B (zh) * 2019-08-01 2020-08-04 北京工业大学 一种扫描电镜在高温下的扫描图像修复方法及系统

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065781A (en) 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4305083A (en) * 1978-09-19 1981-12-08 Texas Instruments Incorporated Single junction charge injector floating gate memory cell
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4394688A (en) * 1981-08-25 1983-07-19 Hamamatsu Systems, Inc. Video system having an adjustable digital gamma correction for contrast enhancement
JPH0658966B2 (ja) * 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JPS60100885A (ja) 1983-11-08 1985-06-04 Toshiba Corp カラ−テレビジヨンカメラの調整装置
US4571704A (en) * 1984-02-17 1986-02-18 Hughes Aircraft Company Nonvolatile latch
JPS61161413A (ja) 1985-01-11 1986-07-22 Mitsui Eng & Shipbuild Co Ltd 船体運動を利用した波浪の推定方法
US5017977A (en) * 1985-03-26 1991-05-21 Texas Instruments Incorporated Dual EPROM cells on trench walls with virtual ground buried bit lines
JPS61223578A (ja) 1985-03-28 1986-10-04 Shimadzu Corp Ｘ線ｃｔ装置の検出回路
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
JPH086053B2 (ja) 1987-04-08 1996-01-24 エスケ−化研株式会社 防藻防カビ塗料組成物
US5008856A (en) * 1987-06-29 1991-04-16 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JP2735193B2 (ja) * 1987-08-25 1998-04-02 株式会社東芝 不揮発性半導体装置及びその製造方法
US4780424A (en) 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
JPH01173496A (ja) 1987-12-28 1989-07-10 Ricoh Co Ltd 不揮発性メモリのデータ読み出し回路装置
US4861730A (en) * 1988-01-25 1989-08-29 Catalyst Semiconductor, Inc. Process for making a high density split gate nonvolatile memory cell
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale
JPH0265276A (ja) 1988-08-31 1990-03-05 Seiko Epson Corp 記憶装置
US5089890A (en) * 1989-02-06 1992-02-18 Canon Kabushiki Kaisha Gamma correction device
JP2807256B2 (ja) * 1989-03-17 1998-10-08 株式会社東芝 不揮発性半導体メモリ
US5278790A (en) * 1989-05-15 1994-01-11 Casio Computer Co., Ltd. Memory device comprising thin film memory transistors
JPH02301221A (ja) * 1989-05-15 1990-12-13 Casio Comput Co Ltd 薄膜トランジスタによるダイナミック論理回路
JPH0311390A (ja) * 1989-06-08 1991-01-18 Matsushita Electric Ind Co Ltd 投写型画像表示装置
US5021848A (en) * 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
JPH07120726B2 (ja) * 1990-05-30 1995-12-20 株式会社東芝 不揮発性半導体メモリ
US5053842A (en) 1990-05-30 1991-10-01 Seiko Instruments Inc. Semiconductor nonvolatile memory
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5278428A (en) * 1990-06-28 1994-01-11 Casio Computer Co., Ltd. Thin film memory cell
US5078498A (en) * 1990-06-29 1992-01-07 Texas Instruments Incorporated Two-transistor programmable memory cell with a vertical floating gate transistor
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5202576A (en) * 1990-08-29 1993-04-13 Texas Instruments Incorporated Asymmetrical non-volatile memory cell, arrays and methods for fabricating same
JP2830447B2 (ja) * 1990-10-15 1998-12-02 日本電気株式会社 半導体不揮発性記憶装置
US5146426A (en) 1990-11-08 1992-09-08 North American Philips Corp. Electrically erasable and programmable read only memory with trench structure
GB9024978D0 (en) * 1990-11-16 1991-01-02 Rank Cintel Ltd Digital mirror spatial light modulator
KR960013313B1 (ko) * 1991-07-12 1996-10-02 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기광학 표시장치
JP3303308B2 (ja) * 1991-08-29 2002-07-22 ソニー株式会社 映像信号処理装置
JPH0613627A (ja) * 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
US5321286A (en) * 1991-11-26 1994-06-14 Nec Corporation Non-volatile semiconductor memory device having thin film memory transistors stacked over associated selecting transistors
JPH05191675A (ja) * 1992-01-14 1993-07-30 Canon Inc ガンマ補正回路及びそれを用いた撮像装置
JP3332404B2 (ja) * 1992-02-27 2002-10-07 キヤノン株式会社 画像モニタ装置及びその制御装置
US5477068A (en) * 1992-03-18 1995-12-19 Rohm Co., Ltd. Nonvolatile semiconductor memory device
JP3257640B2 (ja) * 1992-06-09 2002-02-18 オリンパス光学工業株式会社 立体視内視鏡装置
JPH0669515A (ja) 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
JPH06138849A (ja) * 1992-10-30 1994-05-20 Sharp Corp 液晶映像表示装置
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
JP2950061B2 (ja) 1992-11-13 1999-09-20 日本電気株式会社 液晶表示素子
JP3302423B2 (ja) * 1992-12-28 2002-07-15 キヤノン株式会社 撮像装置
JP3071590B2 (ja) * 1993-01-05 2000-07-31 日本電気株式会社 液晶ディスプレイ装置
US5469365A (en) 1993-01-25 1995-11-21 Customs Ideas Power monitor unit
EP0612184B1 (en) * 1993-02-19 1999-09-08 Asahi Glass Company Ltd. Display apparatus and a data signal forming method for the display apparatus
JP3107260B2 (ja) * 1993-03-02 2000-11-06 株式会社富士通ゼネラル カラー表示装置
US5512940A (en) * 1993-03-19 1996-04-30 Olympus Optical Co., Ltd. Image processing apparatus, endoscope image sensing and processing apparatus, and image processing method for performing different displays depending upon subject quantity
CN1110789A (zh) * 1993-03-30 1995-10-25 旭硝子株式会社 显示装置和用于显示装置的驱动方法
JP2994169B2 (ja) * 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
JPH06334155A (ja) * 1993-05-27 1994-12-02 Sharp Corp 半導体記憶装置およびその製造方法
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH0772832A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd γ補正回路，液晶駆動装置，画像表示方法及び液晶表示装置
JP3134911B2 (ja) * 1993-11-15 2001-02-13 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3202450B2 (ja) * 1993-10-20 2001-08-27 日本電気株式会社 液晶表示装置
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5736421A (en) * 1993-11-29 1998-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07209672A (ja) * 1993-12-03 1995-08-11 Semiconductor Energy Lab Co Ltd 非発光型ディスプレーを有する電子装置
KR0180577B1 (ko) * 1993-12-16 1999-05-15 모리시다 요이치 멀티윈도우 장치
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3153065B2 (ja) 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JPH07235616A (ja) 1993-12-28 1995-09-05 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US5523970A (en) * 1993-12-29 1996-06-04 International Business Machines Incorporated Non-volatile memory utilizing a thin film, floating gate, amorphous transistor
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JP3672586B2 (ja) * 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 補正システムおよびその動作方法
JPH07281636A (ja) * 1994-04-07 1995-10-27 Asahi Glass Co Ltd 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路および行電極駆動用半導体集積回路
US6181368B1 (en) * 1994-04-14 2001-01-30 Asahi Kogaku Kogyo Kabushiki Kaisha Electronic endoscope
KR100207968B1 (ko) * 1994-05-12 1999-07-15 니시무로 타이죠 불휘발성 반도체 메모리와 그 제조방법
JP3219640B2 (ja) * 1994-06-06 2001-10-15 キヤノン株式会社 ディスプレイ装置
US5452250A (en) * 1994-06-14 1995-09-19 International Business Machines, Inc. Non-volatile register system utilizing thin-film floating-gate amorphous transistors
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US5753544A (en) * 1994-07-07 1998-05-19 Lg Semicon Co., Ltd. Crystallization process and method of manufacturing thin film transistor using same
JP3715996B2 (ja) * 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
KR100344861B1 (ko) * 1994-08-23 2002-11-23 아사히 가라스 가부시키가이샤 액정 디스플레이 장치의 구동 방법
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5708482A (en) * 1994-09-08 1998-01-13 Asahi Kogaku Kogyo Kabushiki Kaisha Image-signal clamping circuit for electronic endoscope
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3526986B2 (ja) 1994-09-14 2004-05-17 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JPH08148694A (ja) 1994-09-22 1996-06-07 Sanyo Electric Co Ltd 薄膜トランジスタ
US6128648A (en) 1994-11-23 2000-10-03 International Business Machines Corporation Information handling system and method for maintaining coherency between network servers and mobile terminals
GB9424598D0 (en) 1994-12-06 1995-01-25 Philips Electronics Uk Ltd Semiconductor memory with non-volatile memory transistor
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
KR960024524A (ko) * 1994-12-21 1996-07-20 김광호 기억소자를 이용한 액정 표시장치의 감마 보정장치
GB9502717D0 (en) * 1995-02-10 1995-03-29 Innovation Tk Ltd Digital image processing
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JPH08306888A (ja) * 1995-03-09 1996-11-22 Mitsubishi Electric Corp 半導体装置とその製造方法
JP3544022B2 (ja) * 1995-03-14 2004-07-21 キヤノン株式会社 表示装置用のデータ処理装置
JPH08278486A (ja) * 1995-04-05 1996-10-22 Canon Inc 表示制御装置及び方法及び表示装置
US6433382B1 (en) 1995-04-06 2002-08-13 Motorola, Inc. Split-gate vertically oriented EEPROM device and process
US5666159A (en) 1995-04-24 1997-09-09 Eastman Kodak Company Electronic camera system with programmable transmission capability
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
US5539459A (en) * 1995-05-18 1996-07-23 Polaroid Corporation Optimal tone scale mapping in electronic cameras
JP3148972B2 (ja) * 1995-06-01 2001-03-26 キヤノン株式会社 カラー表示装置の駆動回路
JP3062418B2 (ja) * 1995-06-02 2000-07-10 キヤノン株式会社 表示装置並びに表示システム及び表示制御方法
JP3059076B2 (ja) * 1995-06-19 2000-07-04 シャープ株式会社 不揮発性半導体記憶装置
US5926562A (en) * 1995-06-23 1999-07-20 Fuji Photo Film Co., Ltd. Image processing method using reference values to determine exposure state
EP0751559B1 (en) 1995-06-30 2002-11-27 STMicroelectronics S.r.l. Process for forming an integrated circuit comprising non-volatile memory cells and side transistors and corresponding IC
JP3492029B2 (ja) * 1995-06-30 2004-02-03 キヤノン株式会社 撮像装置
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP2933879B2 (ja) 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
US5933199A (en) * 1995-09-15 1999-08-03 Lg Electronics Inc. Gamma correction circuit using analog multiplier
JP3734537B2 (ja) * 1995-09-19 2006-01-11 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
JP3272212B2 (ja) * 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
JP3442916B2 (ja) 1995-09-29 2003-09-02 株式会社東芝 薄膜半導体装置及び液晶表示装置
JP3209317B2 (ja) 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JPH09212144A (ja) * 1995-11-28 1997-08-15 Fuji Photo Film Co Ltd 画像表示方法および装置
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
KR100444008B1 (ko) * 1996-02-28 2004-12-04 세이코 엡슨 가부시키가이샤 표시소자구동장치,표시장치,정보처리장치및표시소자구동방법
JPH09240506A (ja) 1996-03-05 1997-09-16 Honda Motor Co Ltd ステアリングスポーク角調整方法及びこの調整装置
JPH09238927A (ja) 1996-03-05 1997-09-16 Rion Co Ltd 聴覚検査用ヘッドホン装置
JP3402909B2 (ja) 1996-03-12 2003-05-06 アルプス電気株式会社 薄膜トランジスタ装置及び液晶表示装置
EP0801427A3 (en) 1996-04-11 1999-05-06 Matsushita Electric Industrial Co., Ltd. Field effect transistor, semiconductor storage device, method of manufacturing the same and method of driving semiconductor storage device
JP3593212B2 (ja) 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
KR100209643B1 (ko) * 1996-05-02 1999-07-15 구자홍 액정표시소자 구동회로
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
US6100879A (en) * 1996-08-27 2000-08-08 Silicon Image, Inc. System and method for controlling an active matrix display
KR100202171B1 (ko) * 1996-09-16 1999-06-15 구본준 엘씨디 패널 구동 회로
TW366512B (en) * 1996-09-18 1999-08-11 Matsushita Electric Ind Co Ltd Plasma display device and the brightness control method
JP3417246B2 (ja) * 1996-09-25 2003-06-16 日本電気株式会社 階調表示方法
JPH10132749A (ja) 1996-10-01 1998-05-22 Texas Instr Inc <Ti> 集積蛍光生化学センサ
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
US6677936B2 (en) * 1996-10-31 2004-01-13 Kopin Corporation Color display system for a camera
JP3704550B2 (ja) 1996-10-31 2005-10-12 アークレイ株式会社 乾式測定試験素子
US6043797A (en) * 1996-11-05 2000-03-28 Clarity Visual Systems, Inc. Color and luminance control system for liquid crystal projection displays
JPH10145706A (ja) * 1996-11-08 1998-05-29 Seiko Epson Corp クランプ・ガンマ補正回路並びにそれを用いた画像表示装置及び電子機器
JPH10161363A (ja) 1996-11-29 1998-06-19 Mita Ind Co Ltd 予約型原稿搬送装置
JPH10161366A (ja) 1996-12-04 1998-06-19 Konica Corp 画像濃度の補正方法
JPH10186315A (ja) * 1996-12-27 1998-07-14 Sharp Corp 液晶表示装置およびその駆動方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6160532A (en) * 1997-03-12 2000-12-12 Seiko Epson Corporation Digital gamma correction circuit, gamma correction method, and a liquid crystal display apparatus and electronic device using said digital gamma correction circuit and gamma correction method
EP0911677B1 (en) * 1997-04-18 2007-08-22 Seiko Epson Corporation Circuit and method for driving electrooptic device, electrooptic device, and electronic equipment made by using the same
JPH10293564A (ja) * 1997-04-21 1998-11-04 Toshiba Corp 表示装置
JP3148151B2 (ja) * 1997-05-27 2001-03-19 日本電気株式会社 液晶駆動装置の出力偏差低減方法および装置
JP4566294B2 (ja) 1997-06-06 2010-10-20 株式会社半導体エネルギー研究所 連続粒界結晶シリコン膜、半導体装置
JPH1115450A (ja) * 1997-06-27 1999-01-22 Sony Corp 表示装置
US6256010B1 (en) * 1997-06-30 2001-07-03 Industrial Technology Research Institute Dynamic correction of LCD gamma curve
EP0891077B1 (en) * 1997-07-09 2006-08-23 Canon Kabushiki Kaisha Colour image processing apparatus and method
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6717179B1 (en) * 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US6611249B1 (en) * 1998-07-22 2003-08-26 Silicon Graphics, Inc. System and method for providing a wide aspect ratio flat panel display monitor independent white-balance adjustment and gamma correction capabilities
JP2003280615A (ja) * 2002-01-16 2003-10-02 Sharp Corp 階調表示基準電圧発生回路およびそれを用いた液晶表示装置

Also Published As

Publication number Publication date
US9053679B2 (en) 2015-06-09
JPH11143379A (ja) 1999-05-28
US20050041122A1 (en) 2005-02-24
KR19990029471A (ko) 1999-04-26
CN1221124A (zh) 1999-06-30
KR100561320B1 (ko) 2006-10-24
TW384503B (en) 2000-03-11
US20020079484A1 (en) 2002-06-27
US6335716B1 (en) 2002-01-01

Similar Documents

Publication Publication Date Title
CN1143171C (zh) 半导体显示器件校正系统和校正方法,及具有有源矩阵显示屏的电子器件
CN1173412C (zh) 半导体器件
CN100350318C (zh) 半导体器件
CN1153185C (zh) 半导体显示装置及其驱动方法
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1163974C (zh) 半导体器件及其制造方法
CN1193403C (zh) 半导体器件
CN1197141C (zh) 半导体显示器件及其制作方法
CN1218491C (zh) 数字模拟转换器及使用它的电子设备
CN1168219C (zh) 串行-并行转换电路和使用这种转换电路的半导体显示器件
CN1290073C (zh) 半导体显示装置和半导体显示装置的驱动方法
CN1242489C (zh) 半导体器件及其制造方法
CN1286493A (zh) 半导体器件及其制造方法
CN1858837A (zh) 发光器件、以及电子器具
CN1165806C (zh) 有源矩阵型显示器
CN101038729A (zh) 像素电路与具有像素电路的图像显示装置
CN1405805A (zh) 电容器、半导体装置和其制造方法、电光装置及电子机器
CN1897233A (zh) 一种便携式信息终端和一种摄象机
CN1825598A (zh) 半导体器件及其制造方法
CN1909199A (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1878003A (zh) 串行－并行转换电路和使用这种转换电路的半导体显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040324

Termination date: 20170903