CN1144290C - 半导体器件及其生产方法 - Google Patents
半导体器件及其生产方法 Download PDFInfo
- Publication number
- CN1144290C CN1144290C CNB981244114A CN98124411A CN1144290C CN 1144290 C CN1144290 C CN 1144290C CN B981244114 A CNB981244114 A CN B981244114A CN 98124411 A CN98124411 A CN 98124411A CN 1144290 C CN1144290 C CN 1144290C
- Authority
- CN
- China
- Prior art keywords
- film
- capacitor
- conductive
- insulating film
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
一个半导体器件具有一个器件隔离氧化膜,一个层间绝缘膜,几个氢气隔离膜,一个下部电极,一个电容器件绝缘膜,一个上部电极,一个层间绝缘膜和一个连线层,形成在硅基片上。一个栅极形成在硅基片上杂质扩散区之间的栅极氧化膜上。而且,一个电容器部件,包括下部电极,电容器绝缘膜和上部电极,被几个氢气隔离膜完全覆盖。
Description
本发明涉及一种半导体器件,该半导体器件主要以铁电材料或高介电常数的材料作为其电容器的绝缘膜;本发明还涉及这种半导体器件的生产方法。
近年来,在与非易失存储器有关的,以及与随机存取存储器有关的半导体器件领域,人们一直在进行着开发工作。在相关的非易失存储器的电容器区,使用具有磁滞特性的铁电材料如Pb(Zr,Ti)O3和SrBi2Ta2O9作为电容器的绝缘膜;而在相关的随机存储器中,由于使用铁电材料如(Sr,Ba)TiO3作为电容器的绝缘膜,其电容器区具有大量的存储电荷。
我们知道,在上述半导体器件中使用的铁电材料如Pb(Zr,Ti)O3和(Sr,Ba)TiO3是用氧化物制成的。因而,当其处于大气还原作用的环境之下时,其绝缘性能和铁电性能就会下降。特别是,当这种介电材料暴露于氢气之中时,半导体器件的性能将会严重下降。在极个别的情况下,还可能出现导电极脱皮的现象。
然而,在半导体器件如大规模集成电路(“LSI”)的生产过程中,不可避免地会出现氢气环境。例如,作为层间绝缘膜使用的SiO2薄膜通常是用化学汽相淀积(“CVD”)法形成的。该反应用 来表示。这一反应方程式表明,氢气是作为反应的生成物而产生的。而且,由于半导体器件的尺寸日趋变小,钨(“W”)的化学汽相淀积在长度直径比更大的连接孔的预埋方面必将得到更为广泛的应用。这里,钨是由化学反应 淀积的。这一反应方程式表明,该反应是在强烈的还原气氛下进行的。而且,在Al引线结构形成之后为确保MOS晶体管的性能,热处理过程需要在含氢的气氛中进行。
正如在本领域所知的那样,为使电介质电容器免受氢气的损害,人们已在几种半导体器件中采取了一些措施。例如,图27中所示的,由日本非审查专利公开H4-102367透露的一个半导体器件,在其电容器部件19的层间绝缘膜16上形成一个TiN膜或者TiON膜,作为其氢气隔离膜17。在图27所示的结构中,一个器件隔离氧化膜2,一个层间绝缘膜6,一个下部电极8,一个电容器绝缘膜9,一个上部电极10,一个层间绝缘膜13,一个连线层14,一个层间绝缘膜16,和一个氢气隔离膜17,按照所述顺序被成功地淀积在硅基片1上。而且,栅极5形成在硅基片1上的杂质扩散区3之间的栅极氧化膜4上。
至于日本非审查性专利公开H7-111318透露的介电存储器,其结构如图28所示,AlN或者是Ti3N4,作为氢气隔离膜11形成在电容器部件19的上部电极10上。另一方面,在图29所示的结构中,Si3N4作为氢气隔离膜12形成在该器件的整个表面上。
更具体地说,在图28所示的结构中,一器件隔离氧化膜2,一个层间绝缘膜6,一个下部电极8,一个电容器绝缘膜9,一个上部电极10,一个氢气隔离膜11,一个层间绝缘膜13和一个连线层14,按照所述的顺序成功地淀积在硅基片1上。另外,栅极5形成在硅基片1中杂质扩散区3间的栅氧化膜4上。在图29所示的结构中,一个器件隔离氧化膜2,一个层间绝缘膜6,一个下部电极8,一个电容器绝缘膜9,一个上部电极10,一个氢气隔离膜11,一个氢气隔离膜12,一个层间绝缘膜13和一个连线层14,按照所述的顺序成功地淀积在硅基片1上。这里,氢气隔离膜12形成的目的在于覆盖下部电极8、电容器绝缘膜9、上部电极10和氢气隔离膜11。另外,栅极5形成在硅基片1上的杂质扩散区3之间栅极氧化膜4上。
正如图27中所示的通用半导体器件那样,在电容器部件19的层间绝缘膜16上形成氢气隔离膜17的地方,氢气隔离膜17必须以线度为几个微米或更大的面积来覆盖电容部件19以使其免受来自横向的氢气的侵害。然而,由于存储器的高度集成,单元面积已经减少,正如刊物NikkeyMicro Device1995年3月号第31页透露的,256MB以上的高集成存储器的单元面积已等于或小于1μm2。这样,电容器件19上的氢气隔离膜17的面积必须等于或小于单元面积。因此,来自侧向的氢气的侵害就不能够充分防止。另外,由于氢气隔离膜形成于连线层14的上方,在连线层又使用钨的化学汽相淀积工艺。因此,通用型半导体器件在避免由此产生的氢气对电容器部件19的侵害方面并非是完全有效的。
而且,图28中所示的另一个通用半导体器件对于防止来自侧向的氢气的侵害也并非是完全有效的。另外,在图29中所示的另一个通用半导体器件中,由于Si3N4薄膜形成所产生的氢气热处理效应造成妨碍这种情况已是众所周知的,正如1983年版“氮化硅绝缘薄膜上专题讨论会科研报告集”第94至110页所叙述的那样。
在遵循本项发明的半导体器件中,电容器部件直接用氢气隔离膜来覆盖,而且,除了覆盖电容器部件的那一部分之外,氢气隔离膜的其余部分已被去除。因此,MOS晶体管的性能不受到不利影响,而且电容器部件性能的下降也可以有效地避免。
在根据本项发明提供的半导体器件中,电容器部件以铁电材料或高介电常数的材料作为绝缘膜。电容器部件被氢气隔离膜覆盖,而除电容器部件之外的其余部分并不被氢气隔离膜覆盖。
根据本发明生产半导体器件的一个方法是,第一步,形成包括一个下部电极、一个铁电材料或高介电常数的材料为材料的电容器绝缘膜、和一个上部电极的电容器部件;第二步,形成用于覆盖电容器件部件的氢气隔离膜;第三步,通过腐蚀法去除氢气隔离膜的一部分。
本发明的特征在于用一个具有一个电容器部件的半导体器件,该电容器部件被氢气隔离膜覆盖,而半导体器件的其余部分不被氢气隔离膜覆盖。
本发明的特征之二在于电容器件部件上的一个接触部分,其通过去除电容器部件上的部分氢气隔离膜而成。
本发明的特征之三在于一个不导电的氢气隔离膜,其中至少包括一种从Si3N4、SiON和由Si3N4、SiON以及SiO2构成的混合物中选出的材料。
本发明的特征之四在于一个导电的氢气隔离膜,其中至少包括一种从Ti、Zr、Nb、Ta、Hf,或者W的氮化物中选出的材料。
本发明的特征之五在于把导电的氢气隔离膜作为存储器电容器的上部电极来使用。
在本发明的第一个基本实施例中包括一个基片,一个在基片上具有栅极氧化膜的晶体管部件,栅极氧化膜上的一个栅极,和基片上的一个杂质扩散区。该实例还包括一个电容器部件,该部件含有一个电容器绝缘膜和一个表面。一个氢气隔离膜定位于电容器部件的表面。通过将电容器部件上的氢气隔离膜去除一部分的方式在电容器部件的表面形成一个接触部位。接触部位的作用在于连接电容器部件和晶体管部件。电容器部件与晶体管部件并不搭迭。
对本发明的第一个基本实施例作一改动,在层间绝缘膜上形成一个不导电的氢气隔离膜,则一个下部电极和一个电容器绝缘膜就形成了。这样,一个上部电极和一个导电的氢气屏障,或者只是一个也用作电极的导电氢气屏障就形成了。这些薄膜上被制出本布线图,然后,制好布线的表面再用第二层不导电的氢气隔离膜覆盖。在第二层不导电的氢气隔离膜上制出一个接触孔,以便在下面的导电膜上形成接触部位。
在对第一个基本实施例所作的另一项改动中,在电容器绝缘膜上形成上部电极,这些薄膜被制出布线以形成一个电容器,然后形成第二层不导电的氢气隔离膜以覆盖电容器的表面。然后,不导电的氢气隔离膜的一部分被清除以形成一个接触孔,并在上部电极上形成一个接触部位。然后,形成导电的氢气隔离膜以填充接触孔并覆盖接触部位和电容器的部件上表面。或者,在第二层不导电的氢气隔离膜上形成层间绝缘膜,贯通层间绝缘膜和第二层不导电的氢气隔离膜而制出接触孔,然后用导电的氢气隔离膜来盖住接触部位。
在本发明的第二个基本实施例中包括一个基片,一个在基片上具有栅极氧化膜的晶体管部件,栅极氧化膜上的一栅极,以及在基片上的一个杂质扩散区。该实例还包括多个电容器部件,每个电容器部件具有一个下部电极和一个电容器绝缘膜,而且每一个电容器件均搭迭一晶体管部件。每个电容器部件均定位在一个插塞上,该插塞与一个晶体管部件接通。第一层不导电的氢气隔离膜形成在层间绝缘膜上。第二层导电的氢气隔离膜形成在第一层不导电的氢气隔离膜和插塞上。下部电极形成在第二导电的氢气隔离膜上。下部电极和第二层导电的氢气隔离膜被制出布线图形以形成布线的表面。电容器绝缘膜形成在布线表面上,然后,除覆盖在电容器部件的上表面和侧表面上的部分之外,其余部分均被清除。第三层导电的氢气隔离膜形成在电容器绝缘膜和第一层不导电的氢气隔离膜上。然后,第三层导电的氢气隔离膜和第一层不导电的氢气隔离膜被从作为基础的层间绝缘膜上清除掉,但是在电容器部件上面的部分并不清除。这样,电容器部件即被氢气隔离膜覆盖,但是,有一部分未被覆盖。
在本发明第二个基本实施例的第一个改动变形中,包括一个如上所述的形成在插塞和层间膜绝缘膜上的第一层不导电的氢气隔离膜,但是其电容器绝缘膜的布线图形是在与第三层导电的氢气隔离膜和不导电的氢气隔离膜相同的过程中制成的。在第二个改动变形中,在层间绝缘层上没有不导电的氢气隔离膜,而第二层导电的氢气隔离膜,电容器绝缘膜,和第一层导电的氢气隔离膜是在相同的过程中制成布线图形的。
本发明的一个特征在于,电容器绝缘膜可以含有铁电材料或是高介电常数的材料。
铁电材料是铁电金属氧化物,如Pb(Zr,Ti)O3和SrBi2O9等。高介电系数的材料是一种非铁性的绝缘金属氧化物如(Sr,Ba)TiO3。
本发明为数众多的特征,目的,及优点在结合附图阅读以下说明的时候会变得更为明了。
图1为则向横截面图,展示的是与本项发明第一实施例相对应的半导体器件的基本结构。
图2至图9为侧向横截面图,展示的是图1所示的半导体器件生产方法各步骤的示意图。
图10为侧向横截面图,展示的是图1所示的半导体器件的一个经过修改的实例的基本结构。
图11侧向横截面图,展示的是图1所示的半导体器件的另一经过修改的实例的基本结构。
图12侧向横截面图,展示的是图1所示的半导体器件的又一个经过修改的实例的基本结构。
图13展示的是图1所示的半导体器件在氢气热处理前后它的一个电容器部件的磁滞现象的测量结果。
图14展示的是图1所示的半导体器件(晶体管)在氢气热处理前后电压测量值的频率分布情况。
图15侧向横截面图,展示的是与本发明的第二个实施例相对应半导体器件的基本结构。
图16至图24侧向横截面图,展示的是图15所示的半导体器件生产方法的每一个步骤。
图25侧向横截面图,展示的是图15所示的半导体器件的一个经过修改的实例的基本结构。
图26侧向横截面图,展示的是图15所示的半导体器件的另一个经过修改的实施例的基本结构。
图27侧向横截面图,展示的是一个通用半导体器件的基本结构,其中,在一个层间绝缘膜上生成一个氢气隔离膜。
图28侧向横截面图,展示的是另一个通用半导体器件的基本结构,其中,在该器件的上部电极上生成一个氢气隔离膜。
图29侧向横截面图,展示的是另一个通用半导体器件的基本结构,其中,在该器件的整个表面上生成一个氢气隔离膜。
在此,参照附图,通过几个实例,对一个半导体器件及其生产方法进行说明。
显示的附图1至12,附图15至26并不是真实的集成电路器件的实际设计图纸或任何一个具体部件的横截面图。在实际的器件中,膜层并不是规则的,而且其厚度尺寸也可能不同。实际器件中的膜层常常是弯曲的,而且边缘常常是搭接的,这些起替代作用的附图表示的是理想化的模型,用来更清晰更全面地描述本项发明。此外,这些附图代表的仅是能够用本项发明来制造的铁电器件的难以计数的变种中的一种。为了便于理解,在附图中描绘的本发明的不同实施例中,相似的部件用相同的标号来标识。
正如在前面的问题提出中所讨论的那样,电容器绝缘膜的电介质是一种氧化物,即可以是铁电氧化物Pb(Zr,Ti)O3和SrBi2Ta2O9,也可以是非铁的介电氧化物,如(Sr,Ba)TiO3。
图1是一个侧向横截面图,展示的是与本发明的第一个实施例相对应的半导体器件的基本结构,在该半导体器件的结构中,一个器件隔离氧化物2,一个层间绝缘膜6,一个氢气隔离膜7,一个下部电极8,一个电容器绝缘膜9,一个上部电极10,一个氢气隔离膜11,一个氢气隔离膜12,一个层间绝缘膜13和一个连线层14,按照所述顺序淀积在硅基片1上。包括下部电极8,电容器绝缘膜(介电膜)9和上部电极10的电容器部件19被氢气隔离膜7,11和12完全覆盖。而且,栅极5形成在硅基片1中的杂质扩散区3之间的栅极氧化膜4上。这样,在电容器部件19制成之后形成还原气的生产过程中,电容器部件19的性能不会退化,因为电容器件19已被氢气隔离膜7、11和12完全覆盖。而且,MOS性能可以得到氢气处理的有效保障,晶体管部件的Vt不会出现偏移,因为晶体管部件上的氢气隔离层已被清除。
图2至图9是侧向横截面图,按照相应的生产步骤来展示上述的半导体器件的生产方法。
首先,如图2所示,用公知的CMOS工艺技术,在硅基片1中的杂质扩散区3之间的栅极氧化膜4上形成栅极5,以此制成晶体管部件。而后,形成BPSG层的第一个层间绝缘膜6,并在层间绝缘膜6上形成厚度在100至2000埃(例如500埃)之间的第一层氢气隔离膜7。氢气隔离膜7是一个Si3N4膜,是用减压CVD法或溅射法形成的。如果氢气隔离膜7的厚度小于100埃,就不能提供足够的屏障功能。另一方面,如果膜厚超过2000埃,由于Si3N4膜的应力作用,硅基片1就会出现翘曲。因此,厚度超过100至2000埃的范围是不合乎要求的。用减压CVD法制成的Si3N4膜很厚,氢气的容量也不大。接着,如图3所示,下部电极8,电容器绝缘膜9,上部电极10和第二层氢气隔离膜11被成功地淀积在隔离膜7上。一个接触层,如SiO2层,也可以在氢气隔离层7和下部电极8之间形成。例如,在氢气隔离膜上形成厚度为500埃的NSG接触层的地方,可以用溅射法淀积包括一个厚度为500埃的Ti膜和一个厚度为2000埃的Pt层的下部电极8。而且,膜厚为2000埃的电容器绝缘膜9是用Sol-gel工艺制成的。接着,在它的上面用溅射法成功地淀积出膜厚为200埃的Pt上部电极10和膜厚为500埃的TiN的氢气隔离膜11。隔离膜11必须能够导电,因此,用导电的氮化物,如TiN和TaN来制成。而且,其膜厚定为100埃或以上,以利获得足够的隔离功能。
于是,如图4所示,氢气隔离膜11、上部电极10、电容器绝缘膜9和下部电极8用腐蚀法制成了。
如图5所示,当第三层氢气隔离膜12在整个上表面形成之后,晶体管上方的氢气隔离膜7和氢气隔离膜12被腐蚀掉。以达到图6所描述的状态。例如,厚度为500埃的Si3N4质的氢气隔离膜12用溅射法淀积而成。然后,如图6所示,氢气隔离膜7和12被从层间绝缘膜6上清除,但电容器部件19上面的部分除外。
另外,氢气隔离膜12用Si3N4制成,并使其厚度与氢气隔离膜7相同。然而,需要把溅射法作为淀积方法,因为CVD方法会形成氢气气氛,对电容性能造成损害。Si3N4和SiO2的多层,或用SiON(换句话说,SiON即表示从Si3N4,SiON及SiO2中选出的一个)表示的含氧和氮的膜也适合于氢气隔离膜12。
其次,如图7所示,用CVD法形成第二层SiO2绝缘膜13之后,形成如图8所示的接触孔。如图9所示,用CVD法最后形成一个W膜之后,用深腐蚀法将W嵌入接触部位20,Al质连线层14被淀积并制出布线。接着,以400℃的温度进行氢气热处理,以便在连线层14上形成一个保护膜。
图10是一个侧向横截面图,展示的是对应于图1所示的半导体器件的一个变形的基本结构。在这样的半导体器件中,制作氢气屏障的工序与图1所示的半导体器件不同。也就是说,在本例中,第二隔离膜11是在第二层层间绝缘膜13被制成以及接触孔腐蚀好之后形成的。接着,除位于电容器部件19上方的部分之外,第二层氢气隔离膜11的其余部分被清除。用以上的生产方法即可获得与图1所示的半导体器件相同的结构。
在图1所示的结构中,在含氧气气氛中进行的高温热处理无法实现,因为在第二层氢气隔离膜11形成之后,电容器绝缘膜9已与氧化作用隔绝。然而,可以在制成电容器绝缘膜9之后以氧气热处理的方式来改善电容性能,因为在本结构中,第二层氢气隔离膜11并不是与电容器绝缘膜9同时制成的。
图11是一个侧向横截面图,展示的是对应于图1所示半导体器件的另一个变型例子的基本结构。
在这样的半导体器件中,第二层氢气隔离膜11是在第三层氢气隔离膜12制成而且电容器部件19的接触孔已腐蚀好之后制成的。接着,与图1所示的半导体器件相对照,除位于电容器部件19上方的部件外,氢气隔离膜11和12的其余部分被去除。用以上的生产方法可以获得相当于图1所示的半导体器件的结构。
图12是一个侧向横截面图,展示的是与图1所示的半导体器件的另一个变型相对应的基本结构。在这样的半导体器件中,与图1所示的半导体器件相对比,第一层氢气隔离膜7是与下部电极9同时进行腐蚀的。用这种生产方法可以获得相当于图1所示的半导体器件的结构。
图13展示的是对图1所示的半导体器件进行氢气热处理前后电容器件部分的曲线〔极化(μC/cm2),是电压(V)的函数〕的测量结果。电容器绝缘膜由SrBi2Ta2O9组成。结果曲线表明,经过氢气热处理后几乎没有出现退化。
图14展示的是对图1所示的半导体器件进行氢气热处理(对于nMOS和pMOS晶体管而言)前后测得的Vt值的频率分布。从测量结果中发现,氢气热处理之后Vt的波动大为减少。
图15是一个侧向横截面图,展示的是与本发明第的第二个实施例相对应的一个半导体器件的基本结构。
器件隔离氧化膜2,带有插塞15的层绝缘膜6,氢气隔离膜7,氢气隔离膜11,下部电极8,电容器绝缘膜9,氢气隔离膜12和连线层14按照下述顺序淀积在硅基片1上面。在这种情况下,带有下部电极8和电容器绝缘膜(介电膜)9的电容器件19被氢气隔离膜7、11和12完全覆盖,而栅极5形成在硅基片1中的杂质扩散区3之间的栅极氧化膜4上。在本例中,与第一实例相对照,下部电极8通过插塞15与晶体管的源极和漏极相连。然而,正如第一个实例一样,电容器部件19被氢气隔离膜7、11和12覆盖,而且除了电容器部件19上面的部分之外,这些氢气隔离膜的其余部分被清除。虽然电容器部件19如图15所示的那样实际上迭搭在晶体管部位,而且氢气隔离膜7、11和12被定位在晶体管部位的上方,但是MOS性能还是可以由氢气热处理来保障,因为氢可以从电容器部件19之间的部位充分扩散,这个部位的氢气屏障已被清除。
图16至图24为侧向横截面图,对应着每一个生产步骤,展示图15所示的半导体器件的生产方法。
首先,如图16所示,第一层氢气隔离膜7按照与第一个实施例相同的工序制成,而且如图17所示,接触孔被腐蚀出来。然后,如图18所示,在用CVD法淀积出多晶硅之后用深腐蚀的方式制成插塞15。
然后,如图19所示,第二层氢气隔离膜11和下部电极8被制成。氢气隔离膜11用TiN、TaN及类似物质作成,因为它必须是导电的。氢气隔离膜11的厚度为100埃或以上以便获得足够的屏障性能。例如,用溅射法制成膜厚为500埃的TaN氢气隔离膜11和Ru质的下部电极8。
再者,如图20所示,对下部电极8和氢气隔离膜11进行腐蚀处理,然后如图21所示,在其上面形成电容器绝缘膜9。如图22所示,对电容器绝缘膜9进行腐蚀处理。例如,用TaN膜构成的氢气隔离膜11和Ru层构成的下部电极8被腐蚀处理之后,用CVD法制成由(Sr,Ba)TiO3构成的电容器绝缘膜9,接着,进行腐蚀处理。
接下来,如图23所示,制成导电的第三层氢气隔离膜12,然后在其上制出作为平板引线层的连线层14。例如,用CVD法制成厚度为500埃的TiN氢气隔离膜12,然后用CVD法制成多晶硅的平板引线层,以得到连线层14。在这种情况下,用于制作氢气隔离膜12的CVD方法提供了一个具有台阶覆盖的膜层。在连线层14的制作过程中,多晶硅是还原气氛中形成的,在这里,进行了由 表示的化学反应。然而,电容器绝缘膜9不会被分解,因为TiN膜构成的氢气隔离膜12已经就位。
接着,如图24所示,连线层14,氢气隔离膜12和7在电容器部件19之间的部分被腐蚀掉。然后,第二层间绝缘膜13和Al质的连线层(图中未示出)在其上面形成。接着,以400℃的温度进行氢气热处理。
该半导体器件(nMOS和PMOS晶体管)中电容器绝缘膜9(Ba,Sr)TiO3的介电常数约为300,而晶体管的Vt波动为10%或更小,对于nMOS和pMOS晶体管而言均是如此。
图25是一个侧向横截面图,展示的是与图15所示的半导体器件的一个经过修改的实例相对应的基本结构。在该半导体器件中,电容器绝缘膜9形成之后的腐蚀工序被省略,而电容器绝缘膜9是与连线层14同时进行腐蚀的。用以上生产工序,可以得到与图15所示的半导体器件基本相同的结构。该半导体器件的优点在于减少了生产工序。然而,与图15所描绘的半导体器件相比,该半导体器件更易受到氢气的损害,因为电容器绝缘膜9的侧面是暴露的。但是,轻度的损害是可以接受的。因为其侧面并不与下部电极8接触,在电容器中并不起作用。
图26是一个侧向横截面图,展示的是与图15所示的半导体器件的另一个经过修改的实例相对应的基本结构。在该半导体器件中,与图15所示的半导体器件相比可以发现,第一层氢气隔离膜7被略去,而第二层氢气隔离膜11是与连线层14同时进行腐蚀处理的,用以上生产工序可以获得与图15所示的半导体器件基本相同的结构。在该例中,虽然与图25中的半导体器件相同,电容器绝缘膜9在侧面上是暴露的,但该半导体器件是具有缩短生产流程的优点。
如上所述,应用本发明发提供的生产方法,在这些半导体器件中,可以完全避免氢气对电容器绝缘膜(介质膜)造成的损害,并且获得卓越的电容性能。尽管生产工序是处于还原气氛之中。因此,由于应用范围的扩大,生产能力得以提高。另外,因为电容器件19直接被氢气隔离膜覆盖,可以获得卓越的电容性能。而且,在电容器部件19形成之后,可以在不增加用于电容器部分19的氢气隔离膜尺寸的情况下,淀积W的生产过程可以用CVD法来进行。因此,电容器部件19所必要的单元面积缩小,而且可以形成纵横尺寸比更高的接触部位20。另外,因为氢气隔离膜对于氢气和水均有高度的屏蔽性能,可以避免电容器部件19的性能随着时间的流逝而出现的退化,而且可靠性也可以得到改善。
上面对于允许暴露于氢气中的铁电集成电路的生产方法进行了描述,并进一步导出具有良好电气性能的铁电器件。匆须多言,在附图中展示并在该文中说明的各应用实施例是作为例子而出现的,不应该被认为是对还将在下面的权利要求中进行叙述的本发明的一种限制。而且,很显然,该技术领域中的人员在不违背本项发明的思想的情况下,现在可以对所述的具体实施例进行大量的使用及修改。同样显然的是,在某些情况下,所述的工序可以按不同的顺序加以实施,或者说,类似的产品结构及生产流程可以代替所述的各个产品结构和生产流程。因此,对于在所述的生产流程,电子器件,以及电子器件的生产方法中所呈现出来的以及/或者它们所具有的特色而言,本项发明应该被看作是对每一项新奇特色以及它们的新奇组合的一种掌握。
Claims (15)
1、一个半导体器件,其特征在于它包括:
一个基片,所说的基片形成一个基片平面;
一个晶体管部件,该部件在所说的基片上有一个栅极氧化膜,所说的栅极氧化膜上有一个栅极,该部件还有一个杂质扩散区;
一个电容器部件,该部件有一个上部和下部电极及一个电容器绝缘膜,所述下部电极具有电极上表面和电极侧表面,所述电容器绝缘膜位于所述电极上表面之上;所说的电容器绝缘膜是从由铁电材料或高介电常数的材料组成的一批物质中选出的一种材料构成的,所说的电容器部件的上部有一个接触部位对所说的杂质扩散区和所说的电容器部件进行电气连接,在所述基片平面上所说的电容器部件和所说的晶体管部件相互之间并不搭迭;
第一不导电氢气隔离膜,所述第一不导电氢气隔离膜位于所述下部电极的下面;
第二不导电氢气隔离膜,所述第二不导电氢气隔离膜覆盖所述电容器部件的除接触部分以外的顶部,并还覆盖所述绝缘体侧表面和所述电极侧表面;及
导电的氢气隔离膜,所述导电的氢气隔离膜位于所述电容器部分的所述顶部并覆盖所述接触部分;
从而所说的晶体管部件上没有所说的氢气隔离膜。
2、根据权利要求1中所说的半导体器件,其特征在于,其中所说的导电的氢气隔离膜至少包括由从Ti、Zr、Ta、Hf、Hf和W的氮化物中选出的一种物质。
3、根据权利要求1中所说的半导体器件,其特征在于,其中所说的第一和第二不导电的氢气隔离膜至少包括从由Si3N4,SiON和Si3N4,SiON及SiO2的混合物组成的一批物质中挑选出来的物质。
4、根据权利要求1中所说的半导体器件,其特征在于,其中包括:
一个上部电极。
5、一个生产半导体器件的方法,其特征在于工序包括:
制成一个电容器部件,该部件有一个下部电极,一个电容器绝缘膜,和一个上部电极,而所说的电容器绝缘膜是由铁电材料或者高介电常数的材料中选出的;
制成一个氢气隔离膜,该膜覆盖所说的电容器部件;并且
用腐蚀法去除所说的氢气隔离膜的一部分。
6、一个生产半导体器件的方法,其特征在于工序包括:
在第一层氢气隔离膜上制成一个下部电极;
在所说的下部电极上制成一个电容器绝缘膜;
在所说的电容器绝缘膜上制成一个上部电极;
在所说的上部电极上制成第二层氢气隔离膜;
对所说的第一层氢气隔离膜,所说的下部电极,所说的电容器绝缘膜,所说的上部电极,和所说的第二层氢气隔离膜一起进行布线处理,以形成一个包括电容器部件在内的已制好布线的表面;
在所说的已作好布线结构的表面上制成第三层氢气隔离膜,所说的第三层氢气隔离膜是不导电的;
从已作好布线的表面上清除第三层氢气隔离膜,但电容器部件上面的部分除外;并且
清除所说的第三层氢气隔离膜在所说的上部电极上面的一个部分,以形成一个接触部位。
7、一个生产半导体器件的方法,其特征在于工序包括:
在第一层氢气隔离膜上形成下部电极;
在所说的下部电极上形成电容器绝缘膜;
在所说的电容器绝缘膜上形成上部电极;
对所说的第一层氢气隔离膜,所说的下部电极,所说的电容器绝缘膜和所说的上部电极一起进行布线处理,以形成一个包括一个电容器部件在内的已布好线的表面;
在所说的已布好线的表面上表面上形成第三层氢气隔离膜,并且清除所说的第三层氢气隔离膜,但是位于电容器部件上面的部分除外;
清除所说的第三层氢气隔离膜位于所说的上部电极上的一部分,以形成一个接触部位;并且
形成第二层氢气隔离膜以覆盖所说的接触部位,所说的第二层氢气隔离膜是导电的。
8、一个生产半导体器件的方法,其特征在于工序包括:
在层间绝缘膜上形成不导电的第一层氢气隔离膜;
形成插塞;
在所说的插塞上形成导电的第二层氢气隔离膜;
在所说导电的第二层氢气隔离膜上形成下部电极;
对所说的下部电极和所说的导电的第二层氢气隔离膜进行布线处理以形成一个包括一个电容器部件在内的做好布线处理的表面;
在所说的已作好布线处理的表面上形成一个电容器绝缘膜;
从所说的已作好布线处理的表面上清除所说的电容器绝缘膜,但所说的电容器部件上面的部分除外;
在包括所说的电容器部件在内的所说的已作好布线处理的表面上形成导电的第三层氢气隔离膜;
从所说的层间绝缘膜上清除所说的导电的第三层氢气隔离膜和所说的不导电的第一层氢气隔离膜,但所说的电容器部件上面的部分除外。
9、一个生产半导体器件的方法,其特征在于工序如下:
在层间绝缘膜上形成不导电的第一层氢气隔离膜;
在所说的不导电的第一层氢气隔离膜中以及在所说的层间绝缘膜中形成一个插塞;
在所说的插塞上以及在所说的不导电的第一层氢气隔离膜形成导电的第二层氢气隔离膜;
在所说的导电的第二层氢气隔离膜上形成一个下部电极;
对所说的下部电极和所说的导电的第二层氢气隔离膜进行布线处理,以形成一个包括电容器件在内的作好布线处理的表面;
在包括所说的电容器部件在内的所说的已作好布线处理的表面上形成一个电容器绝缘膜;
在所说包括在所说的电容器部件的已作好布线处理的表面上,形成导电的第三层氢气隔离膜;
从所说的层间绝缘膜上清除所说的导电的第三层氢气隔离膜,所说的电容器绝缘膜和所说的不导电的第一层氢气隔离膜,但所说的电容器部件上面的部分除外。
10、一个生产半导体器件的方法,其特征在于工序如下:
在层间绝缘膜中形成一个插塞;
在所说的插塞上和在所说的层间绝缘膜上形成导电的第一层氢气隔离膜。
在所说的导电的第一层氢气隔离膜上形成一个下部电极;
对所说的下部电极进行布线处理,以形成包括一个电容器部件在内的一个已作好布线处理的表面;
在所说包括所说的电容器部件的已作好布线处理的表面上,形成一个电容器绝缘膜;
在所说包括所述的电容器部件的已作好布线处理的表面上,形成导电的第二层氢气隔离膜;
从所说的层间绝缘膜上清除所说的导电的第二层氢气隔离膜,所说的电容器绝缘膜和所说的导电的第一层氢气隔离膜,但是不包括所说的电容器部件上面的部分。
11.一种半导体器件,其包含:
基片;
晶体管部分,所述晶体管部分具有位于所述基片上的栅极氧化膜、位于所述栅极氧化膜上的栅电极和杂质扩散区;
多个电容器部分,每个所述电容器部分都具有上部和下部电极及电容器绝缘膜,所述下部电极具有电极上表面和电极侧表面,所述电容器绝缘膜覆盖所述电极上表面,所述电容器绝缘膜具有绝缘侧表面,所述绝缘侧表面覆盖所述电极侧表面,所述电容器绝缘膜包含从铁电材料或高介电常数材料所构成的组中选择的材料,每个所述电容器部分形成在与所述杂质扩散区电连接的插塞上,且每个所述电容器部分具有带有接触部分的电极下表面,所述接触部分与所述插塞电连接;
第一导电氢气隔离膜,所述第一导电氢气隔离膜位于所述插塞和所述下部电极之间并覆盖所述电极下表面和所述接触部分;及
第二导电氢气隔离膜,所述第二导电氢气隔离膜覆盖所述电容器部分的上部和所述绝缘侧表面;
从而在所述电容器部分之间的区域的主要部分无氢气隔离膜。
12.根据权利要求11所述的半导体器件,其特征在于还包含不导电氢气隔离膜,所述不导电氢气隔离膜位于所述第一导电氢气隔离膜和所述基片之间,且不覆盖所述接触部分。
13.根据权利要求11所述的半导体器件,其特征在于所述导电氢气隔离膜至少包括由从Ti、Zr、Nb、Ta、Hf和W的氮化物中选出的一种物质。
14、根据权利要求11中所述的半导体器件,其特征在于,其中所说的不导电的氢气隔离膜至少包括从由Si3N4,SiON和Si3N4,SiON及SiO2的混合物组成的一批物质中挑选出来的物质。
15、根据权利要求11中所述的半导体器件,其特征在于,其中包括:
一个上部电极。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP299789/97 | 1997-10-31 | ||
JP09299789A JP3098474B2 (ja) | 1997-10-31 | 1997-10-31 | 半導体装置の製造方法 |
JP299789/1997 | 1997-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1216403A CN1216403A (zh) | 1999-05-12 |
CN1144290C true CN1144290C (zh) | 2004-03-31 |
Family
ID=17876967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB981244114A Expired - Fee Related CN1144290C (zh) | 1997-10-31 | 1998-10-30 | 半导体器件及其生产方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6188098B1 (zh) |
EP (1) | EP0915522A3 (zh) |
JP (1) | JP3098474B2 (zh) |
KR (1) | KR100275984B1 (zh) |
CN (1) | CN1144290C (zh) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3212930B2 (ja) * | 1997-11-26 | 2001-09-25 | 日本電気株式会社 | 容量及びその製造方法 |
JP3584155B2 (ja) * | 1998-01-29 | 2004-11-04 | シャープ株式会社 | 半導体記憶装置の製造方法 |
US6586790B2 (en) * | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US6358811B1 (en) * | 1998-11-05 | 2002-03-19 | Bae Yeon Kim | Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode |
JP3495955B2 (ja) * | 1999-03-26 | 2004-02-09 | シャープ株式会社 | 半導体メモリ装置及びその製造方法 |
JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
TW454330B (en) * | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
JP4023035B2 (ja) * | 1999-07-02 | 2007-12-19 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
KR100305680B1 (ko) * | 1999-08-26 | 2001-11-01 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
JP3800294B2 (ja) | 1999-10-25 | 2006-07-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
KR100353804B1 (ko) * | 1999-12-28 | 2002-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 강유전체 캐패시터 형성방법 |
KR100349689B1 (ko) * | 1999-12-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
DE10000005C1 (de) | 2000-01-03 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers |
DE10065976A1 (de) * | 2000-02-25 | 2002-02-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements |
US6597028B2 (en) * | 2000-06-26 | 2003-07-22 | Ramtron International Corporation | Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same |
DE10041685C2 (de) * | 2000-08-24 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines mikroelektronischen Bauelements |
JP4025829B2 (ja) * | 2000-09-18 | 2007-12-26 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP3839239B2 (ja) * | 2000-10-05 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6958508B2 (en) | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
DE10056295A1 (de) * | 2000-11-14 | 2002-05-23 | Infineon Technologies Ag | Verfahren zur Herstellung ferroelektrischer Kondensatoren |
JPWO2002056382A1 (ja) | 2001-01-15 | 2004-05-20 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US6630702B2 (en) * | 2001-03-27 | 2003-10-07 | Sharp Laboratories Of America, Inc. | Method of using titanium doped aluminum oxide for passivation of ferroelectric materials and devices including the same |
KR100418568B1 (ko) * | 2001-05-02 | 2004-02-14 | 주식회사 하이닉스반도체 | 수소배리어막을 구비하는 반도체 소자의 제조 방법 |
JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2003068987A (ja) | 2001-08-28 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
EP1298730A3 (en) | 2001-09-27 | 2007-12-26 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory and method for fabricating the same |
JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
US6781184B2 (en) * | 2001-11-29 | 2004-08-24 | Symetrix Corporation | Barrier layers for protecting metal oxides from hydrogen degradation |
KR100471163B1 (ko) * | 2002-03-14 | 2005-03-09 | 삼성전자주식회사 | 커패시터들을 갖는 반도체소자의 제조방법 |
KR100846364B1 (ko) * | 2002-04-26 | 2008-07-15 | 주식회사 하이닉스반도체 | 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 |
KR20030089076A (ko) * | 2002-05-16 | 2003-11-21 | 주식회사 하이닉스반도체 | 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법 |
KR100467369B1 (ko) * | 2002-05-18 | 2005-01-24 | 주식회사 하이닉스반도체 | 수소배리어막 및 그를 구비한 반도체장치의 제조 방법 |
KR100451569B1 (ko) * | 2002-05-18 | 2004-10-08 | 주식회사 하이닉스반도체 | 수소배리어막을 구비한 반도체 장치의 제조 방법 |
JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR100432787B1 (ko) * | 2002-06-29 | 2004-05-24 | 주식회사 하이닉스반도체 | 강유전체 소자의 제조 방법 |
KR20040001855A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 수소배리어막을 구비한 메모리소자의 제조 방법 |
JP4376490B2 (ja) * | 2002-07-19 | 2009-12-02 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
TWI229935B (en) * | 2002-11-13 | 2005-03-21 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for fabricating the same |
US6933549B2 (en) * | 2003-02-28 | 2005-08-23 | Infineon Technologies Aktiengesellschaft | Barrier material |
JP2004281956A (ja) * | 2003-03-19 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2004107446A1 (ja) | 2003-05-27 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
JP4254430B2 (ja) * | 2003-08-07 | 2009-04-15 | ソニー株式会社 | 半導体装置の製造方法 |
JP2005217189A (ja) | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 容量素子及びその製造方法 |
WO2005081317A1 (ja) * | 2004-02-19 | 2005-09-01 | Fujitsu Limited | 半導体装置の製造方法 |
JP3793207B2 (ja) * | 2004-03-18 | 2006-07-05 | 株式会社東芝 | 強誘電体記憶装置及びその製造方法 |
JP4049119B2 (ja) * | 2004-03-26 | 2008-02-20 | セイコーエプソン株式会社 | 強誘電体メモリ素子の製造方法 |
JP2006005234A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP4042730B2 (ja) | 2004-09-02 | 2008-02-06 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
CN100463182C (zh) * | 2004-10-19 | 2009-02-18 | 精工爱普生株式会社 | 铁电体存储器及其制造方法 |
JP4497312B2 (ja) * | 2004-10-19 | 2010-07-07 | セイコーエプソン株式会社 | 強誘電体メモリの製造方法 |
JP5110783B2 (ja) * | 2004-10-28 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4718193B2 (ja) * | 2005-01-17 | 2011-07-06 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP4756915B2 (ja) | 2005-05-31 | 2011-08-24 | Okiセミコンダクタ株式会社 | 強誘電体メモリ装置及びその製造方法 |
JP4445446B2 (ja) * | 2005-09-13 | 2010-04-07 | 株式会社東芝 | 半導体装置の製造方法 |
JP2007096178A (ja) * | 2005-09-30 | 2007-04-12 | Toshiba Corp | 半導体装置およびその製造方法 |
US7648871B2 (en) * | 2005-10-21 | 2010-01-19 | International Business Machines Corporation | Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same |
JP4661572B2 (ja) * | 2005-12-12 | 2011-03-30 | セイコーエプソン株式会社 | 強誘電体メモリ、及び強誘電体メモリの製造方法 |
JP2008108761A (ja) | 2006-10-23 | 2008-05-08 | Elpida Memory Inc | ダイナミックランダムアクセスメモリの製造方法 |
JP5109394B2 (ja) * | 2007-02-14 | 2012-12-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP4567026B2 (ja) * | 2007-05-24 | 2010-10-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5294238B2 (ja) * | 2007-08-28 | 2013-09-18 | 独立行政法人物質・材料研究機構 | 電子素子 |
US7929530B2 (en) * | 2007-11-30 | 2011-04-19 | Telecommunication Systems, Inc. | Ancillary data support in session initiation protocol (SIP) messaging |
JP2010153884A (ja) * | 2010-02-01 | 2010-07-08 | Fujitsu Semiconductor Ltd | Cmosイメージセンサの製造方法及びcmosイメージセンサ |
KR101660491B1 (ko) * | 2010-04-09 | 2016-09-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9876018B2 (en) * | 2015-12-03 | 2018-01-23 | Micron Technology, Inc. | Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0290061B1 (en) * | 1987-04-03 | 1992-07-15 | Akzo Nobel N.V. | Linear addition polymer with hyperpolarizable side groups |
JP3131982B2 (ja) | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
JPH07111318A (ja) | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
JP3339599B2 (ja) | 1994-03-28 | 2002-10-28 | オリンパス光学工業株式会社 | 強誘電体メモリ |
US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
JP3417167B2 (ja) | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
JPH118355A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
US6249014B1 (en) * | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
JP3331334B2 (ja) * | 1999-05-14 | 2002-10-07 | 株式会社東芝 | 半導体装置の製造方法 |
KR100329781B1 (ko) * | 1999-06-28 | 2002-03-25 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
-
1997
- 1997-10-31 JP JP09299789A patent/JP3098474B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-26 US US09/178,620 patent/US6188098B1/en not_active Expired - Lifetime
- 1998-10-28 EP EP98120416A patent/EP0915522A3/en not_active Withdrawn
- 1998-10-30 CN CNB981244114A patent/CN1144290C/zh not_active Expired - Fee Related
- 1998-10-30 KR KR1019980046336A patent/KR100275984B1/ko not_active IP Right Cessation
-
2000
- 2000-11-22 US US09/718,832 patent/US6395612B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0915522A2 (en) | 1999-05-12 |
US6395612B1 (en) | 2002-05-28 |
US6188098B1 (en) | 2001-02-13 |
JP3098474B2 (ja) | 2000-10-16 |
CN1216403A (zh) | 1999-05-12 |
KR100275984B1 (ko) | 2000-12-15 |
KR19990037529A (ko) | 1999-05-25 |
EP0915522A3 (en) | 2000-01-05 |
JPH11135736A (ja) | 1999-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1144290C (zh) | 半导体器件及其生产方法 | |
US7531863B2 (en) | Semiconductor device and method of fabricating the same | |
KR100395468B1 (ko) | 수소 배리어 층을 갖는 반도체 장치 | |
US7223614B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
CN1518100A (zh) | 半导体器件及其制造方法 | |
US11855128B2 (en) | Metal insulator metal (MIM) structure and manufacturing method thereof | |
CN1409398A (zh) | 强电介质记忆装置及其制造方法 | |
JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
US7132709B2 (en) | Semiconductor device including a capacitor having a capacitive insulating film of an insulating metal oxide | |
US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
CN1276511C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制造方法 | |
CN1929114A (zh) | 半导体存储器的制造方法 | |
KR20010020940A (ko) | 박막 커패시터와 그 제조 방법 | |
CN113113409A (zh) | 半导体器件的制造方法 | |
KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
CN1714452A (zh) | 半导体器件及其制造方法 | |
KR100587662B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
JPH09275193A (ja) | 半導体記憶装置及びその製造方法 | |
CN1244730A (zh) | 半导体器件及其制造方法 | |
JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
KR20010105885A (ko) | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 | |
KR100351011B1 (ko) | 다이나믹 램 캐패시터 형성 방법 및 다이나믹 램 셀 | |
CN1242483C (zh) | 含有复合式接触栓塞的存储元件与制造方法 | |
JPH0750395A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040331 Termination date: 20171030 |
|
CF01 | Termination of patent right due to non-payment of annual fee |