CN1146298C - 获得与输入信号不同频率的输出信号的环绕电路 - Google Patents

获得与输入信号不同频率的输出信号的环绕电路 Download PDF

Info

Publication number
CN1146298C
CN1146298C CNB971262284A CN97126228A CN1146298C CN 1146298 C CN1146298 C CN 1146298C CN B971262284 A CNB971262284 A CN B971262284A CN 97126228 A CN97126228 A CN 97126228A CN 1146298 C CN1146298 C CN 1146298C
Authority
CN
China
Prior art keywords
signal
circuit
change
frequency
over circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971262284A
Other languages
English (en)
Other versions
CN1195958A (zh
Inventor
女屋正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8302192A external-priority patent/JPH10143184A/ja
Priority claimed from JP8320358A external-priority patent/JPH10161689A/ja
Priority claimed from JP8320356A external-priority patent/JPH10161688A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1195958A publication Critical patent/CN1195958A/zh
Application granted granted Critical
Publication of CN1146298C publication Critical patent/CN1146298C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K15/00—Acoustics not otherwise provided for
    • G10K15/08—Arrangements for producing a reverberation or echo sound
    • G10K15/12—Arrangements for producing a reverberation or echo sound using electronic time-delay networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S7/00—Indicating arrangements; Control arrangements, e.g. balance control
    • H04S7/30—Control circuits for electronic adaptation of the sound field
    • H04S7/305—Electronic adaptation of stereophonic audio signals to reverberation of the listening space

Abstract

一种环绕电路，采用A/D转换电路、延时电路和D/A转换电路，其中减少了D/A转换电路的数目。输入端子的输入信号在A/D转换电路(11)被转换成数字信号，在存储器(12)被延迟，其输出信号在D/A转换电路(13)被转换为模拟信号。固定A/D转换电路(11)的采样频率，使D/A转换电路(13)的采样频率随时间变化。对应于同一数字信号的A/D转换电路(11)和D/A转换电路(13)的采样频率不相同，它们的输入、输出信号频率也不相同，从而可将输入信号的频率分散为各种频率。

Description

获得与输入信号不同频率的输出信号的环绕电路
技术领域
本发明涉及采用A/D转换电路、延迟电路和D/A转换电路的环绕电路。
背景技术
以往，作为环绕的立体声再生机器配有再现音乐厅、大型运动场、教会等音乐场的模式，操作者操作立体声机器便可获得期望的环绕模式。这样环绕的基本生成通过预定时间延迟立体声信号生成模拟反射音，叠加立体声再现音和模拟反射音来进行。图1是表示用于产生环绕的现有环绕电路图。
图1中，立体声信号IN通过输入端子加在A/D转换电路1上，利用固定频率的采样信号转换为数字信号。数字信号用延迟电路2延迟。延迟电路2用不同的延迟时间延迟数字信号。因此，利用延迟电路2在第一延迟时间产生延迟的输出信号a1，在长于第一延迟时间的第2延迟时间产生延迟的输出信号a2，在长于第2延迟时间的第3延迟时间产生延迟的输出信号a3，在长于第3延迟时间的第4延迟时间产生延迟的输出信号a4。
用第一至第四D/A转换电路4至7按固定的采样频率分别将延迟电路2的输出信号a1至a4转换为模拟信号。用加法电路8对第一至第四D/A转换电路4至7的输出信号进行加法运算。用加法电路10把加法电路8的输出信号与来自输入端子的立体声信号IN进行加法运算。因此，加法电路10的输出信号就变成了在立体声信号中叠加再现各种模拟反射音信号的信号。
但是，在图1的电路中，由于要产生来自延迟电路2的延迟时间不同的多个输出信号来生成各种模拟反射音，所以存在必须采用与延迟电路2的输出信号按照的多个D/A转换电路的问题。因此，存在电路结构变得复杂，同时电路规模变大的问题。
发明内容
本发明的目的在于提供能够用简单的电路产生各种模拟反射音的环绕电路。
根据本发明的一种环绕电路，它生成输入模拟信号的延迟信号，把延迟信号叠加在输入模拟信号中，它包括：
A/D转换电路，把输入模拟信号转换为数字信号；
延迟电路，延迟所述A/D转换电路的输出数字信号；
D/A转换电路，把所述延迟电路的输出信号转换为模拟信号；
采样信号发生电路，产生用于所述A/D转换电路和所述D/A转换电路的采样信号，对所述A/D转换电路和所述D/A转换电路的至少其中一个提供随时间变化的采样信号频率；和
加法电路，用于将所述输入模拟信号与所述D/A转换电路的模拟信号相加；
并且，在D/A转换电路的输出中获得立体声信号的延迟信号。
按照本发明，在A/D转换电路中，用某个频率的采样信号把输入信号转换为数字信号，在用延迟电路将A/D转换电路的输出信号延迟期间，使采样信号的频率变化，D/A转换电路用与A/D转换电路的采样频率不同的频率把延迟电路的输出信号转换为模拟信号。对于同一数字信号，由于数字转换时与模拟转换时的采样信号频率不同，所以环绕电路的输出频率与环绕电路的输入频率不同。因此，能够获得有各种频率的输出信号。如果把D/A转换电路的输出信号叠加在输入信号中，使输入信号的频率成分模糊不清，就能够再现模拟原来的立体声信号和回声信号的叠加状态。因此，能够用一个D/A转换电路再现模拟的音场，使电路结构简单，缩小电路规模。
再有，作为延迟电路，如果用移位寄存器代替存储器，那么在能够用一个D/A转换电路再现模拟音场的同时，还能够使延迟电路的电路结构简单。
按照本发明的另一方案，在把输入的模拟信号进行全波整流后，进行平滑，利用由平滑获得的信号改变采样信号的频率。另一方面，在A/D转换电路中，用某个频率的采样信号对输入信号进行数字转换，在用延迟电路延迟A/D转换电路的输出信号期间，使采样信号的频率变化，D/A转换电路用不同于A/D转换电路的采样频率的频率对延迟电路的输出信号进行模拟转换。对于同一数据，由于数字转换时和模拟转换时采样信号的频率不同，所以环绕电路的输出频率与环绕电路的输入频率不同。
按照本发明的另一方案，在A/D转换电路中，把输入信号用固定频率的第一采样信号转换为数字信号，在用延迟电路延迟A/D转换电路的输出信号后，D/A转换电路用频率随时间变化的第二采样信号把延迟电路的输出信号转换为模拟信号。此外，在用第二采样信号进行A/D转换的情况下，用固定频率进行D/A转换。对于同一数字信号，由于数字转换时和模拟转换时采样信号的频率不同，所以环绕电路的输出频率与环绕电路的输入频率不同。
附图说明
图1是表示现有技术的环绕电路结构的方框图。
图2是表示本发明第一实施例的环绕电路结构的方框图。
图3A、3B、3C、3D是表示本发明第一实施例的环绕电路的各部分信号的波形图。
图4A、4B是表示本发明第一实施例的环绕电路的输入信号频率成分的特性图。
图5是表示第一实施例的环绕电路的变形例的图。
图6是表示本发明第2实施例的环绕电路结构的方框图。
图7A、7B、7C、7D、7E、7F是表示本发明第2实施例的环绕电路各部分信号的波形图。
图8是表示第2实施例的环绕电路的变形例的图。
图9是表示本发明第3实施例的环绕电路结构的方框图。
图10A、10B、10C、10D是表示本发明第3实施例的环绕电路各部分信号的波形图。
图11是表示第3实施例的环绕电路的变形例的图。
图12A、12B、12C、12D是表示本发明第3实施例的环绕电路各部分信号的波形图。
具体实施方式
实施例1
图2是表示本发明第一实施例的图，11是用频率随时间变化的采样信号把输入立体声信号转换为数字信号的A/D转换电路，12是存储A/D转换电路11的输出信号并构成延迟电路的存储器，13是用频率随时间变化的采样信号把存储器12的输出信号转换为模拟信号的D/A转换电路，14是产生频率随时间变化的采样信号的采样信号发生电路，15是按照采样信号产生存储器12的写入和读出地址信号的地址信号发生电路。在图2中，与图1相同的电路标有同一标号。
图2中，A/D转换电路11根据来自采样信号发生电路14的采样信号b用确定的采样频率将输入立体声信号转换为数字信号c。由于采样信号b随时间变化，所以A/D转换电路11的采样频率也在时间上随时变化。
利用来自地址信号发生电路15的写入地址信号d用确定的采样频率将上述A/D转换电路11的输出数字信号c存储在指定的存储器12的地址中。因此，利用来自地址信号发生电路15的读出地址信号d，可读出上述输出数字信号。此时，某个数字信号c写入存储器12时与从存储器12读出同一数字信号e时的采样频率是不同的。也就是说，写入地址和读出地址相隔预定的地址，这些地址的差变为延迟时间。其中，地址发生电路15产生与采样信号b频率同步的地址信号d。在把同一输出数字信号c存入存储器12的期间内，由于采样信号的频率随时间变化，所以对于同一数字信号，对存储器12进行写入和读出时的采样信号频率不同。因此，对于同一数字信号，用于写入的地址信号d和用于读出的地址信号d的产生时间是不同的。
然后，D/A转换电路13根据采样信号b按预定采样频率将从存储器12输出的数字信号e转换为模拟信号f。这时，由于数字信号c使存储器12中的采样信号b的频率发生变化，所以用不同于A/D转换电路11的采样频率的采样频率将上述存储器12的输出数字信号d转换为模拟信号。接着，用加法电路10对D/A转换电路13的输出信号f与输入端子的输入信号IN进行加法运算。
下面，用具体的数值说明图2的环绕电路的输入输出信号的状态。首先，来自采样信号发生电路14的采样信号b的频率如图3A所示在7.5MHz和8.5MHz的范围内按周期10Hz的三角波变化。例如，在A/D转换电路11的采样频率为7.5MHz时，把图3B那样的输入信号加在A/D转换电路11上。于是，输入信号按图3B中虚线指定的间隔转换为数字信号c。然后，使采样信号d的频率变化，按照与大致7.5MHz的采样信号同步的写入地址信号d把A/D转换电路11的输出信号c写入存储器12。因此，在用存储器12延迟该输出信号c期间，采样信号b从7.5MHz变到8.5MHz。延迟后，用与大致8.5MHz的采样信号b同步的读出地址信号d从存储器12读出输出数字信号e。在读出数字信号e时，D/A转换电路13的采样信号频率变为8.5MHz。因此，通过使输出数字信号e向模拟信号转换，D/A转换电路13的输出模拟信号f变为图3C所示的信号。参见图3C，模拟转换的间隔比用7.5MHz进行数字转换时的间隔窄。也就是说，某些输入信号用7.5MHz的采样频率进行A/D转换后，对应的数字信号利用8.5MHz的采样频率进行D/A转换，因而，比起输入端子的输入信号IN，D/A转换电路13的输出模拟信号f的周期变短，频率变高。
如果同样考虑上述例，例如，在用8.5MHz的采样频率对输入端子的输入信号IN进行A/D转换的情况下，与此对应的数字信号加在D/A转换电路13时采样频率变为7.5MHz。这种情况下，由于D/A转换时的采样间隔比A/D转换时宽，所以D/A转换电路13的输出信号f变得比输入端子的输入信号IN的周期长、频率低。这样，当把输入信号加在A/D转换电路11上时，按照采样频率在上升方向或下降方向上的变化，输出模拟信号f的频率变得比同一输入端子的输入信号IN高或低。
此外，在上述例中，对同一数字信号进行模拟转换时和进行数字转换时的采样信号的频率差变为1MHz。如上所述，如果A/D转换电路11的输出信号c到达D/A转换电路13的传输时间需要占采样频率变化的大致半个周期，那么对于A/D转换时的采样频率为7.6MHz情况的同一数字信号，D/A转换时的采样频率就变为8.4MHz，采样信号的频率差变为0.8MHz。因此，由于D/A转换时的采样间隔比在1MHz采样频率宽度时宽，所以与采样频率差为1MHz的情况相比，输出模拟信号f的周期长。因此，按照把输入端子的输入信号IN加在A/D转换电路11上时的采样频率，使与输入端子的输入信号IN对应的输出模拟信号f的1周期进行各种变化，从而改变输出模拟信号f的频率。
因此，当把某个输入信号加在A/D转换电路11上时，按照该时刻A/D转换的采样频率和采样频率在上升方向或下降方向上的变化，对应同一输入信号的D/A转换电路13的输出信号f的频率就发生变化。例如，如果把图4A所示的1MHz的单一频率的输入信号加在输入端子IN上，D/A转换电路13的输出模拟信号f就变为具有如图4B所示那样的各种频率成分的输出信号，1MHz的频率就向其它频率分散。由于采样信号b的频率变化具有规则性，所以能够如图4B所示那样以输入信号的频率为中心左右对称地分散，输出模拟信号f的频率相互反复分散，进行从1MHz向高频率方向即在1MHz朝高频方向顺序分散地移动，和从1MHz向低频方向即在1MHz朝低频方向顺序分散地移动。由此，如果在加法电路10把D/A转换电路13的输出信号叠加在输入端子的输入信号IN上，则由于在加法电路10的输出信号中也存在除输入信号频率成分之外的频率成分，所以能够使相对的输入端子的输入信号IN频率成分模糊不清。通过使输入信号频率成分模糊不清，就能够再现模拟原来的立体声信号和回声信号的叠加状态。
图5是表示本发明另一实施例的图，与图1的不同点是用N段移位寄存器16代替图1中的存储器12。在图5中，移位寄存器16中的采样信号b作为时钟直接施加，按照采样信号b进行移位寄存器16内的数据移位。由采样信号b将A/D转换电路11的输出信号c取入移位寄存器16中，在移位寄存器16中移位。而且，N段的移位寄存器16的移位时间变为延迟时间。由于采样信号b的频率随时间变化，所以在该A/D转换电路11的输出信号c移位期间，移位寄存器16的移位速度就随时变化。因此，在把A/D转换电路11的输出信号c加在移位寄存器16上，和在从移位寄存器16产生输出信号时，采样信号b的频率不同。因此，对于同一数字信号，A/D转换电路11和D/A转换电路13的采样频率是不同的。因此，与图1一样，在D/A转换电路13的输出端能够产生除输入端子的输入信号IN频率成分外的频率成分。所以，通过使相对输入端子的输入信号IN频率成分模糊不清，就能够再现模拟原来的立体声信号和回声信号的叠加状态。
可是，在图2中，来自采样信号发生电路14的采样信号的频率在比如图3A所示的7.5MHz和8.5MHz的频率范围连续变化，但并不限于此，也可使采样信号的频率象图3D那样随机变化。由于采样信号频率随机变化，所以在用存储器12延迟A/D转换电路11的输出信号期间，对于同一数字信号，A/D转换时和D/A转换时的采样频率是各不相同的，并且是随机的。当施加1KHz的输入端子的输入信号IN时，输出模拟信号f的频率就变为图4B所示，随机显示分散的频率。因此，即使随机地变化采样信号的频率，与连续变化采样信号频率时一样，在D/A转换电路13的输出端能够产生除输入端子的输入信号IN频率成分外的频率成分。
实施例2
图6是表示本发明实施例2的图，其中11是按频率随时间变化的采样信号把输入立体声信号转换为数字信号的A/D转换电路，12是存储A/D转换电路11的输出信号并构成延迟电路的存储器，13是按频率随时间变化的采样信号把存储器12的输出信号转换为模拟信号的D/A转换电路，24是使输入立体声信号的低频成分通过的低通滤波器，25是全波整流LPF24的输出信号的全波整流电路，26是平滑全波整流电路25的输出信号的平滑电路，27是放大平滑电路26的输出信号的放大电路，28是产生采样信号、按照放大电路27的输出信号变化输出频率的VCO，29是按照来自VCO 28的采样信号产生用于存储器12写入和读出的地址信号的地址信号发生电路。
图6中，把输入模拟信号IN加在LPF24上，仅使其低频成分b照原样通过LPF24。用全波整流电路25对例如具有如图7A所示的正弦波波形的LPF24的输出信号b全波整流，其输出信号c变为如图7B所示的负的输出信号转换为正的输出信号的状态。用平滑电路26平滑全波整流电路25的输出信号c。由于平滑电路26的时间常数是按平缓地跟随全波整流电路的输出信号c设定的，所以平滑电路26的输出信号d就变为图7C那样的平缓变化的信号。用放大电路27对平滑电路26的输出信号d增幅后，加在VCO 28上。按照放大电路27的输出信号电平确定VCO28的输出信号，同时由于放大电路27的输出信号像平滑电路26的输出信号d那样变化，所以VCO 28的输出信号e的频率如图7D那样随时间变化。因此，VCO 28的输出信号e是对A/D转换电路11、地址发生电路29和D/A转换电路13施加的作为采样的信号。而且，在地址发生电路29中，采样信号具有用于产生地址的时钟作用。
下面，说明作为VCO 28的采样信号e，比如根据放大电路27的输出信号在如图7D所示的7.5MHz和8.5MHz之间按10Hz周期的三角波变化时，从A/D转换电路11至D/A转换电路13的电路操作。按照频率随时间变化的VCO 28的采样信号e A/D转换电路11将输入立体声信号IN转换为数字信号f。在把输入立体声信号IN加在A/D转换电路11上时，如果采样频率为7.5MHz，那么图7E所示的输入立体声信号IN在A/D转换电路11中按图7E的虚线指定的间隔转换为数字信号。
此外，地址信号发生电路29产生用于与采样信号e同步写入和读出的地址信号g。由于在用7.5MHz的采样信号e对输入端子的输入信号IN进行A/D转换后，采样信号e的频率变化，所以A/D转换电路11的输出信号f在按照与大致7.5MHz的频率同步的写入地址信号g写入存储器12中。用存储器12延迟后，按照读出地址信号g，从存储器12中读出同一输出数字信号h。但是，对于同一地址，写入地址和读出地址仅相隔预定的地址，该地址差变为延迟时间。在把输出数字信号f用存储器12延迟期间，对于同一输出数字信号f，采样信号e的频率从7.5MHz变至8.5MHz。利用采样信号e的频率变化，按照与大致8.5 MHz的采样信号同步的读出地址信号g读出同一输出数字信号g。这样，由于采样信号e的频率相对时间变化，所以对于同一输出数字信号f，存储器12的写入地址信号和读出地址信号的频率不同。
此外，在上述例子中，对于同一数字信号，模拟转换时和数字转换时的采样信号的频率差变为1MHz。如上所述，如果A/D转换电路11的输出信号f到达D/A转换电路13的传输时间需要采样频率变化的约半个周期，那么对于A/D转换时采样频率为7.6MHz下的同一数字信号，D/A转换时的采样频率就变为8.4MHz，采样信号的频率差为0.8MHz。因此，由于D/A转换时的采样间隔比1MHz采样频率宽度时采样间隔宽，所以输出模拟信号f的周期比采样频率差为1MHz情况下的同期长。因此，按照把输入端子的输入信号IN加在A/D转换电路11上时的采样频率，对相应于输入端子的输入信号IN的输出模拟信号i的1个周期进行各种变化，从而改变了输出模拟信号g的频率。
因此，当把某个输入信号加在A/D转换电路11上时，按照该时刻A/D转换的采样频率和采样频率的变化方向，对应同一输入信号的D/A转换电路13的输出信号i的频率就发生变化。例如，在采样信号e如图7D那样进行变化的条件下，并在图4A所示的输入端子的输入信号IN中的1KHz的信号情况下，D/A转换电路13的输出模拟信号g就变为图4B所示那样的各种频率成分的分散信号，1KHz的频率向其他频率分散。因此，如果把某个频率的输入端子的输入信号IN加在A/D转换电路11上，那么D/A转换电路13的输出信号i就变为按各种频率分散该频率的信号。由此，如果在加法电路10中把D/A转换电路13的输出信号i叠加在输入端子的输入信号IN上，那么由于在加法电路10的输出信号中也存在输入信号频率成分之外的频率成分，所以能够使相对输入端子的输入信号IN频率成分模糊不清。通过使输入信号频率成分模糊不清，就能够再现在听觉上模拟原来的立体声信号和回声信号的叠加状态。
D/A转换电路13按照采样信号e将来自存储器12的数字信号h转换为模拟信号i。由于采样信号e随时间变化，所以用8.5MHz的采样信号e对上述数字信号h进行模拟转换。因此，对于同一数字信号f和h，在数字转换时采样信号h的频率为7.5MHz，但模拟转换时采样信号h的频率就变为8.5MHz。也就是说，由于采样频率随时间变化，对于同一数字信号，A/D转换电路11的采样频率与D/A转换电路13的采样频率不同。
由于输出数字信号h向模拟信号转换，使D/A转换电路13的输出模拟信号i变为图7F所示的那种信号。由图7F可知，模拟转换的间隔比用7.5MHz对输入端子的输入信号IN进行数字转换时的间隔窄。因此，当把某个输入信号用7.5MHz的采样频率进行A/D转换后，按照8.5MHz的采样频率对相应的数字信号进行D/A转换，从而使D/A转换电路13的输出模拟信号i的周期相对于输入端子的输入信号IN的周期变短，频率变高。此后，用加法电路10将D/A转换电路13的输出模拟信号i与输入端子的输入信号IN相加。
因此，对于与实施例1同样的图4A所示的输入端子的输入信号IN，可得到图4B所示的输出信号。
可是，如果在输入端子IN上施加音乐信号，那么由于音乐信号具有各种各样的频率，所以采样信号的频率变化不具有规则性。但是，尽管采样信号的频率变化没有规则性，但在用存储器12延迟A/D转换电路11的输出信号期间，对于同一数字信号进行A/D转换时和D/A转换时的采样频率各不相同。因此，即使施加一般的音乐信号，也能够再现叠加模拟原来的立体声信号和回音信号的状态。
图8是表示本发明另一实施例的图，与图1的不同点是用N段移位寄存器30代替图1的存储器12。在图4中，将来自VCO 28的采样信号e直接加在移位寄存器30上，按照采样信号e对移位寄存器30内的数据进行移位。根据采样信号e将A/D转换电路11的输出数字信号f送入移位寄存器30中，并在移位寄存器30中移位。而且，N段移位寄存器30的移位时间变为延迟时间。由于采样信号e的频率在时间上随时变化，所以输出数字信号f移位期间，移位寄存器30的移位速度也随时变化。因此，对于同一输出数字信号，当把A/D转换电路11的输出数字信号f加在移位寄存器30上从移位寄存器30中产生其输出数字信号时，采样信号e的频率不同。因此，对于同一数字信号，A/D转换电路11和D/A转换电路13的采样频率不同。因此，在D/A转换电路13的输出端能够产生除输入端子的输入信号IN频率成分外的频率成分。所以，通过使相对输入端子的输入信号IN频率成分模糊不清，就能够再现模拟原来的立体声信号和回声信号的叠加状态。
实施例3
图9是表示本发明实施例3的图，11是按照固定频率的第一采样信号把输入立体声信号转换为数字信号的A/D转换电路，12是构成延迟A/D转换电路11的输出信号的延迟电路的存储器，13是用频率随时间变化的第二采样信号把存储器12的输出信号转换为模拟信号的D/A转换电路，34是产生固定频率的第一采样信号的第一采样信号发生电路，35是按照第一采样信号产生固定频率的写入地址信号的写入地址信号发生电路，36是产生频率随时间变化的第二采样信号的第二采样信号发生电路，37是按照第二采样信号产生随频率变化的读出地址信号的读出地址信号发生电路。
图9中，按照第一采样信号发生电路34的固定频率的采样信号b，在A/D转换电路11中把输入端子的IN立体声信号转换为数字信号c。
按照地址信号发生电路35的写入地址信号d，把与上述输入端子的输入信号IN对应的A/D转换电路11的输出数字信号c存储在在指定的存储器12的地址中。由于该写入地址信号d与第一采样信号b同步产生，所以写入地址信号d的频率是固定的。此外，对于同一数字信号，由于写入地址和读出地址相隔多个地址，利用其地址差来设定存储器12的延迟时间，所以经过该延迟时间后，按照来自地址信号发生电路35的读出地址信号e，可读出同一输出数字信号f。由于该读出的地址信号e与第二采样信号发生电路36的第二采样信号g同步产生，第二采样信号g的频率随时间变化，所以读出的地址信号e的频率也随时间变化。因此，从存储器12的读出不是按各一定时间进行的，而是按采样信号g的频率在各预定的时间读出。
然后，在D/A转换电路13中把来自存储器12的输出数字信号f转换为按第二采样信号g的频率模拟信号h。其中，第一采样信号b的频率为固定的，同时由于第二采样信号g的频率随时间变化，所以对于同一数字信号，模拟转换时和数字转换时的采样信号不同。因此，输出模拟信号h的频率与输入端子的输入信号IN的频率不同。然后，用加法电路10将D/A转换电路13的输出信号h与输入端子的输入信号IN相加。
下面，用具体的数值说明图9的环绕电路的输入输出信号的状态。首先，来自第一采样信号b的频率固定在8.0MHz上，第二采样信号g的频率在如图10A所示的7.5MHz和8.5MHz的范围按周期为10Hz的三角波变化。由于A/D转换电路11的采样频率为8.0MHz，所以如图10B所示的输入端子的输入信号IN就按图10B的虚线以指定的间隔转换为数字信号c。用存储器12延迟输出数字信号c后，用D/A转换电路13将其转换为模拟信号h。
此时，如果D/A转换电路13的采样频率变为8.5MHz，那么D/A转换电路13的输出模拟信号h就变为如图10C所示的信号。由图10C可知，模拟转换间隔比用8.0MHz进行输入端子的输入信号IN的数字转换时的间隔窄。也就是说，把某个输入信号用8.0MHz的采样频率进行A/D转换后，利用输出数字信号f用8.5MHz的采样频率进行D/A转换，并利用输入端子的输入信号IN，使D/A转换电路13的输出模拟信号h的周期变短，频率变高。
此外，如果D/A转换电路13的采样频率变为7.5MHz，那么D/A转换电路13的输出模拟信号h就变为如图10D所示的信号。参看图10D，模拟转换间隔比进行A/D转换时的间隔变宽。因此，把输出数字信号f用7.5MHz的采样频率进行D/A转换，并利用输入端子的输入信号IN，可使输出模拟信号h的周期变长，频率变低。
因此，如果第二采样信号g的频率高于第一采样信号b，那么输出模拟信号h的频率就比输入端子的输入信号IN高，相反，如果第二采样信号g的频率较低，那么输出模拟信号h的频率就变低。所以，例如，如果把图10A所示的1KHz的单一频率的输入信号加在输入端子IN上，D/A转换电路13的输出模拟信号h就变为具有图10B所示各种频率成分的输出信号，把1KHz的频率向其他频率分散。而且，由于第二采样信号g的频率变化具有规则性，能够如图10E所示以其输入端子的输入信号IN的频率为中心左右对称地分散。并且，输出模拟信号h的频率相互反复分散，进行从1KHz向高频率方向即在1MHz向高频方向顺序分散的移动和从1KHz向低频方向即在1MHz向低频方向顺序分散的移动。由此，如果在加法电路10中把D/A转换电路13的输出信号h与输入端子的输入信号IN叠加，由于在加法电路10的输出信号中也存在输入信号频率成分之外的频率成分，所以能够使相对输入端子的输入信号IN频率成分模糊不清。通过使输入信号的频率成分模糊不清，就能够再现模拟原来的立体声信号和回声信号的叠加状态。
图11是表示本发明另一实施例的图，与图9的不同点在于：把固定频率的第一采样信号f加在D/A转换电路13和读出地址信号发生电路37上，把频率随时间变化的第二采样信号g加在A/D转换电路11和写入地址信号发生电路35上。
在图11中，在A/D转换电路11按照频率随时间不同的采样频率把输入端子的输入信号IN转换为数字信号c后，用频率随时间不同的写入地址信号d在存储器12中存储数字信号c。经过延迟时间，在用固定频率的读出地址信号e从存储器12中读出数字信号f后，用固定采样频率把输出数字信号f转换为模拟信号。
这种情况下，由于A/D转换电路11的采样频率如图10A所示那样变化，所以数字转换的间隔根据采样频率的不同而不同。当A/D转换电路11的采样频率为8.5MHz时，输入端子的输入信号IN就用如图12A所示的窄间隔转换为数字信号c。而且，按照8.0MHz的采样信号b用D/A转换电路13把该输出数字信号c转换为模拟信号h。由此，如图12C所示，模拟转换的间隔比把输入端子的输入信号IN用8.5MHz进行数字转换时的间隔宽。因此，利用输入端子的输入信号IN，使D/A转换电路13的输出模拟信号h的周期变长，频率变低。
此外，A/D转换电路11的采样频率为7.5MHz时，把输入端子的输入信号IN用图12B所示的宽间隔转换为数字信号。而且，如果把该输出数字信号用D/A转换电路13进行模拟转换，则如图12D所示，模拟转换的间隔比用7.5MHz对输入端子的输入信号IN进行数字转换时的间隔窄。因此，利用输入端子的输入信号IN，使D/A转换电路13的输出模拟信号h的周期变短，频率变高。
因此，如果第二采样信号g的频率高于第一采样信号b，那么输出模拟信号h的频率就低于输入端子的输入信号IN，相反，如果第二采样信号g的频率低，那么输出模拟信号h的频率就变高。在图4中，例如，如果把图4A所示的1KHz的单一频率的输入信号加在输入端子IN上，与图1一样，D/A转换电路13的输出模拟信号h就变为图4B所示的向其他频率分散的信号。因此，如果把D/A转换电路13的输出信号叠加在输入端子的输入信号IN上，就能够使加法电路10的输出信号中存在除输入信号频率成分之外的频率成分。所以，利用使相对输入端子的输入信号IN的频率成分模糊不清，就能够再现模拟原来的立体声信号和回声信号的叠加状态。
可是，在图9和图11中，由于写入地址信号和读出地址信号的频率不同，所以如果这样读出的地址中没有数据，或者，从这里起写入的地址中就会残留数据，常常不能对D/A转换电路13提供输入数据，有使输出模拟信号h不连续的可能性。这种情况下，能够用现有技术中的好方法处理。也就是说，在读出地址中没有数据的情况下，直到指定数据存在的地址，对某个地址的数据还要读几次，而且，在残留写入地址中的数据的情况下，直到读出该地址的数据，在产生同一写入地址信号的同时，通过向地址送入要写入的数据，无不存在数据的期间，能够保证输出模拟信号h的连续性。

Claims (11)

1.一种环绕电路，它生成输入模拟信号的延迟信号，把延迟信号叠加在输入模拟信号中，其特征在于，它包括：
A/D转换电路，把输入模拟信号转换为数字信号；
延迟电路，延迟所述A/D转换电路的输出数字信号；
D/A转换电路，把所述延迟电路的输出信号转换为模拟信号；
采样信号发生电路，产生用于所述A/D转换电路和所述D/A转换电路的采样信号，对所述A/D转换电路和所述D/A转换电路的至少其中一个提供随时间变化的采样信号频率；和
加法电路，用于将所述输入模拟信号与所述D/A转换电路的模拟信号相加；
并且，在D/A转换电路的输出中获得立体声信号的延迟信号。
2.如权利要求1所述的环绕电路，其特征在于，所述采样信号发生电路提供给所述A/D转换电路和所述D/A转换电路两者的采样信号的频率随时间变化。
3.如权利要求1所述的环绕电路，其特征在于，所述采样信号发生电路在预定频率范围内按增加方向和减小方向来反复变化所述采样信号的频率。
4.如权利要求1所述的环绕电路，其特征在于，所述采样信号发生电路随机地变化所述采样信号的频率。
5.如权利要求1所述的环绕电路，其特征在于，包括：
全波整流电路，对所述输入模拟信号进行全波整流；
平滑电路，平滑所述全波整流电路的输出信号；
所述采样信号发生电路按照所述平滑电路的输出信号变化所述采样信号的频率。
6.如权利要求5所述的环绕电路，其特征在于，所述采样信号发生电路有按照平滑电路的输出信号控制振荡频率的压控振荡器(VCO)。
7.如权利要求1所述的环绕电路，其特征在于，所述延迟电路包括：
地址信号发生电路，按照所述采样信号产生进行写入和读出的地址信号；和
存储器，它把从所述A/D转换电路输出的数字信号按所述地址信号写入，并按所述地址信号读出作为所述D/A转换电路输入信号的数字信号。
8.如权利要求1所述的环绕电路，其特征在于，所述延迟电路有将所述采样信号作为时钟顺序地移位所述A/D转换电路的输出数字信号的移位寄存器。
9.如权利要求1所述的环绕电路，其特征在于，所述采样信号发生电路有：产生固定频率的第一采样信号的第一采样信号发生电路，对所述A/D转换电路和所述D/A转换电路中的其中任意一个施加所述第一采样信号；和
产生随时间变化的频率的第二采样信号的第二采样信号发生电路，对所述A/D转换电路和所述D/A转换电路中的其中任意一个施加所述第二采样信号。
10.如权利要求9所述的环绕电路，其特征在于，所述第一采样信号加在所述A/D转换电路上，所述第二采样信号加在所述D/A转换电路上；
所述延迟电路包括：按照所述第一采样信号，产生供写入地址信号用的写入地址信号的地址信号发生电路；
按照所述第二采样信号，产生供读出地址信号用的读出地址信号的地址信号发生电路；和
存储器，把所述A/D转换电路的输出数字信号按所述写入地址信号写入，把作为所述D/A转换电路输入信号的数字信号按所述读出地址信号读出。
11.如权利要求9所述的环绕电路，其特征在于，所述第一采样信号加在所述A/D转换电路上，所述第二采样信号加在所述D/A转换电路上；
所述延迟电路包括：按照所述第一采样信号，产生读出地址信号用的读出地址信号的地址信号发生电路；
按照所述第二采样信号，产生写入地址信号用的写入地址信号的地址信号发生电路；和
存储器，把所述A/D转换电路的输出数字信号按所述写入地址信号写入，同时，把作为所述D/A转换电路输入信号的数字信号按所述读出地址信号读出。
CNB971262284A 1996-11-13 1997-11-13 获得与输入信号不同频率的输出信号的环绕电路 Expired - Fee Related CN1146298C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP8302192A JPH10143184A (ja) 1996-11-13 1996-11-13 サラウンド回路
JP302192/1996 1996-11-13
JP302192/96 1996-11-13
JP320358/96 1996-11-29
JP8320358A JPH10161689A (ja) 1996-11-29 1996-11-29 サラウンド回路
JP320356/96 1996-11-29
JP320356/1996 1996-11-29
JP320358/1996 1996-11-29
JP8320356A JPH10161688A (ja) 1996-11-29 1996-11-29 サラウンド回路

Publications (2)

Publication Number Publication Date
CN1195958A CN1195958A (zh) 1998-10-14
CN1146298C true CN1146298C (zh) 2004-04-14

Family

ID=27338512

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971262284A Expired - Fee Related CN1146298C (zh) 1996-11-13 1997-11-13 获得与输入信号不同频率的输出信号的环绕电路

Country Status (4)

Country Link
US (1) US6118394A (zh)
EP (1) EP0843503A3 (zh)
CN (1) CN1146298C (zh)
TW (1) TW369746B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374765B2 (ja) * 1998-09-22 2003-02-10 ヤマハ株式会社 ディジタルエコー回路
US8692844B1 (en) 2000-09-28 2014-04-08 Nvidia Corporation Method and system for efficient antialiased rendering
RU2005135648A (ru) * 2003-04-17 2006-03-20 Конинклейке Филипс Электроникс Н.В. (Nl) Генерация аудиосигналов
SE0301273D0 (sv) 2003-04-30 2003-04-30 Coding Technologies Sweden Ab Advanced processing based on a complex-exponential-modulated filterbank and adaptive time signalling methods
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8872833B2 (en) * 2003-09-15 2014-10-28 Nvidia Corporation Integrated circuit configuration system and method
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
CN100454786C (zh) * 2003-11-19 2009-01-21 华为技术有限公司 一种对延时进行模拟的装置及方法
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US8723231B1 (en) * 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US8427496B1 (en) 2005-05-13 2013-04-23 Nvidia Corporation Method and system for implementing compression across a graphics bus interconnect
US8698811B1 (en) 2005-12-15 2014-04-15 Nvidia Corporation Nested boustrophedonic patterns for rasterization
US8390645B1 (en) 2005-12-19 2013-03-05 Nvidia Corporation Method and system for rendering connecting antialiased line segments
US9117309B1 (en) 2005-12-19 2015-08-25 Nvidia Corporation Method and system for rendering polygons with a bounding box in a graphics processor unit
US8928676B2 (en) * 2006-06-23 2015-01-06 Nvidia Corporation Method for parallel fine rasterization in a raster stage of a graphics pipeline
US8477134B1 (en) 2006-06-30 2013-07-02 Nvidia Corporation Conservative triage of polygon status using low precision edge evaluation and high precision edge evaluation
US8427487B1 (en) 2006-11-02 2013-04-23 Nvidia Corporation Multiple tile output using interface compression in a raster stage
US8482567B1 (en) 2006-11-03 2013-07-09 Nvidia Corporation Line rasterization techniques
US8724483B2 (en) * 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US8063903B2 (en) * 2007-11-09 2011-11-22 Nvidia Corporation Edge evaluation techniques for graphics hardware
US8780123B2 (en) 2007-12-17 2014-07-15 Nvidia Corporation Interrupt handling techniques in the rasterizer of a GPU
US9064333B2 (en) 2007-12-17 2015-06-23 Nvidia Corporation Interrupt handling techniques in the rasterizer of a GPU
US8681861B2 (en) 2008-05-01 2014-03-25 Nvidia Corporation Multistandard hardware video encoder
US8923385B2 (en) 2008-05-01 2014-12-30 Nvidia Corporation Rewind-enabled hardware encoder
US20110063305A1 (en) * 2009-09-16 2011-03-17 Nvidia Corporation Co-processing techniques on heterogeneous graphics processing units
US9530189B2 (en) 2009-12-31 2016-12-27 Nvidia Corporation Alternate reduction ratios and threshold mechanisms for framebuffer compression
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US9171350B2 (en) 2010-10-28 2015-10-27 Nvidia Corporation Adaptive resolution DGPU rendering to provide constant framerate with free IGPU scale up
US9607407B2 (en) 2012-12-31 2017-03-28 Nvidia Corporation Variable-width differential memory compression
US9591309B2 (en) 2012-12-31 2017-03-07 Nvidia Corporation Progressive lossy memory compression
US9710894B2 (en) 2013-06-04 2017-07-18 Nvidia Corporation System and method for enhanced multi-sample anti-aliasing
US9832388B2 (en) 2014-08-04 2017-11-28 Nvidia Corporation Deinterleaving interleaved high dynamic range image by using YUV interpolation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3023277A (en) * 1957-09-19 1962-02-27 Bell Telephone Labor Inc Reduction of sampling rate in pulse code transmission
US4035783A (en) * 1975-11-12 1977-07-12 Clifford Earl Mathewson Analog delay circuit
US4281574A (en) * 1978-03-13 1981-08-04 Kawai Musical Instrument Mfg. Co. Ltd. Signal delay tone synthesizer
JPS6037660B2 (ja) * 1980-05-06 1985-08-27 日本ビクター株式会社 音声信号の近似圧縮方式
EP0206743A3 (en) * 1985-06-20 1990-04-25 Texas Instruments Incorporated Zero fall-through time asynchronous fifo buffer with nonambiguous empty/full resolution
US5218710A (en) * 1989-06-19 1993-06-08 Pioneer Electronic Corporation Audio signal processing system having independent and distinct data buses for concurrently transferring audio signal data to provide acoustic control
JP3092808B2 (ja) * 1989-12-20 2000-09-25 カシオ計算機株式会社 電子弦楽器
US5444784A (en) * 1992-05-26 1995-08-22 Pioneer Electronic Corporation Acoustic signal processing unit
US5576709A (en) * 1993-06-30 1996-11-19 Sanyo Electric Co., Ltd. Delay circuit using a digital memory
JP2989431B2 (ja) * 1993-07-21 1999-12-13 三洋電機株式会社 遅延回路
US5469508A (en) * 1993-10-04 1995-11-21 Iowa State University Research Foundation, Inc. Audio signal processor

Also Published As

Publication number Publication date
TW369746B (en) 1999-09-11
EP0843503A3 (en) 2005-01-05
EP0843503A2 (en) 1998-05-20
US6118394A (en) 2000-09-12
CN1195958A (zh) 1998-10-14

Similar Documents

Publication Publication Date Title
CN1146298C (zh) 获得与输入信号不同频率的输出信号的环绕电路
JP2692768B2 (ja) ディジタル・オーディオ及びｍｉｄｉ合成音楽を同時に出力する方法及び装置
US5131042A (en) Music tone pitch shift apparatus
JP2584185B2 (ja) オーディオ信号の発生方法及び装置
CN1135531C (zh) 音调转换装置
WO2008118674A1 (en) Musical instrument digital interface hardware instructions
JPS6289093A (ja) 楽音発生装置
JPH0548648B2 (zh)
CN1059748C (zh) 声源装置
US4628787A (en) Sound source apparatus
CN1150513C (zh) 速度可变的语音信号再生方法
CN2651890Y (zh) 乐音信号生成装置
CN1349684A (zh) 数模变换器及方法,数据插值装置及方法
WO2008118669A2 (en) Musical instrument digital interface hardware instruction set
CN1878266A (zh) 音频处理电路及相关方法
CN100382594C (zh) 影音信号快进播放方法
CN1052090C (zh) 声源装置
JP2956550B2 (ja) 楽音発生装置および楽音発生方法
CN102739247B (zh) 转换寄生基调为噪声的频率合成器及频率合成方法
JPH10143184A (ja) サラウンド回路
JP2970372B2 (ja) 音源パラメータ供給装置
CN1082302A (zh) 使用分时相位累加器及可直接驱动喇叭的声音合成器
JPH10161688A (ja) サラウンド回路
JPS5867396U (ja) 電子楽器
CN1161507A (zh) 电子计算机控制的歌曲伴奏器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040414

Termination date: 20091214