CN1156899A - 半导体衬底及其制造方法 - Google Patents

半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1156899A
CN1156899A CN96112241A CN96112241A CN1156899A CN 1156899 A CN1156899 A CN 1156899A CN 96112241 A CN96112241 A CN 96112241A CN 96112241 A CN96112241 A CN 96112241A CN 1156899 A CN1156899 A CN 1156899A
Authority
CN
China
Prior art keywords
silicon layer
porous
crystal silicon
single crystal
porous single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96112241A
Other languages
English (en)
Other versions
CN1076861C (zh
Inventor
佐藤信彦
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1156899A publication Critical patent/CN1156899A/zh
Application granted granted Critical
Publication of CN1076861C publication Critical patent/CN1076861C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半导体衬底的制造方法，包括以下步骤：设置有生长在其上的多孔单晶硅层和无孔单晶硅层的第1部件，将第1部件的无孔硅层叠放在第2部件上，第1与第2部件间有设置于第1和第2部件的至少一叠放面上的绝缘层，腐蚀掉多孔单晶硅层，其中，以控制的低生长速率生长无孔单晶硅层，使得无孔单晶硅层生长到厚度相当于多孔单晶硅层的孔径时，晶体生长面上留下的孔的密度不大于1000/cm2。

Description

半导体衬底及其制造方法
本发明涉及半导体衬底及其制造方法。特别涉及用于SOI衬底和用作使用MOSFET、双极型晶体管等的集成电路基底的半导体衬底。
对用于硅半导体器件和集成电路的绝缘体上的硅(SOI)结构做过许多研究，因为，SOI的寄生电容低，有助于元件隔离，使速度增加，节省功率，高集成度，和降低晶体管造价。
70年代，Imai提出FIPOS的制造方法(即用多孔硅进行完全隔离)(K.Imai，Solid State Electronics 24(1981).p.159)。该方法中，在P-型衬底上形成n型岛，选择形成多孔的包括位于n型岛下面区域的P型区，留下n型无孔区。1964年，Uhlir等人(A.Uhlir，Bell Syst，Tech.J.35(1956).P333)发现的多孔硅在硅晶体内部有几nm至几十nm的海绵状的孔层，每单位体积有几百m2/cm3以上的极大表面积。在含氧气氛中热氧化，由于氧渗入，不仅在多孔硅表面氧化，而且在其内部也氧化。因而，能选择氧化多孔硅层。由于用多孔层厚度而不是用氧化时间控制氧化膜厚度，因此，多孔硅上形成的氧化硅膜厚度可以是体硅氧化形成的氧化硅膜厚度的几十到几百倍。因此，能完全氧化多孔区，而留下全不被氧化的n型硅岛。按该方法，在氧化过的多孔硅上形成硅岛，提供FIPOS。由于氧化时硅体积增大，为了防止因体积增大而使晶片翘曲和产生缺陷，多孔硅的孔率(孔体积)/(留下的硅体积+孔体积)最好是56％。
后来，公开了该方法的改进，其中，在单晶硅的整个表面上形成多孔硅层，在多孔硅层上外延生长无孔单晶硅。除去部分外延硅层露出多孔硅，并选择氧化多孔硅，形成SOI结构(H.Takei，and T Itoh J.ElectronicMaterials，12(1983)，p 973)。
随着作为多孔硅使用领域的FIPOS的发展，无孔单晶硅层的生长方法因考虑对FIPOS的应用而得到改进。
T.Unagami等人报道了在多孔硅上的外延生长(T.Unagami，and M.Seki，J.Electrochem，Soc，125(1978)p.1340)，这大概是FIPOS方法之前的首创性报道。Unagami的方法中，在电阻率为0.004至0.15Ωcm的p-型硅(111)晶片表面上形成多孔层，并在氢气氛中，在1170℃，用SiCl4作源气，按0.4μm/分钟的生长速度，生长外延硅层。生长层中，在rtle腐蚀Si后，没发现叠层缺陷。但是，这种高温处理引起多孔结构的极大粗糙化，这使其不适合于FIPOS结构的制造。因此，FIPOS公开后，对外延层形成的研究集中在防止多孔硅的结构变化并同时减少外延层中的晶体缺陷。
Takai等人用等离子CVD，用SiH4，按102至132nm/分钟的生长速率，在750℃形成单晶硅层来防止多孔硅结构改变(H.Takai，and，T.Itoh，J.Electronic Materials，12(1983)，p.973；H，Takai，and，T.Itoh，J，Appl.Phys.60(1986)，p.223)。据Takai等人报道用等离子CVD在多孔硅上形成外延硅层的过程中，随着外延硅层的增长，多孔层的孔被堵塞，估计有剩余孔的过渡层将为150nm。
Vescan等人采用LPVPE(低压汽相外延)(L.Vescan，G.Bomchil，A.Halimaoui，A.Perio and R.Herino，Material Letters.7(1988)，p.94)。在他们的方法中，在电阻率为0.01Ωcm的p型Si衬底上形成孔率为56％的多孔硅，并用干氧化法在300℃经一小时使孔壁薄氧化(预氧化)。进行该氧化的目的是，防止在随后的外延生长层高温热处理和氧化中多孔层结构粗化。紧接着，浸入HF中，只除去氧化膜。将衬底放入生长室内，并在5×10-6mbar的超高真空中焙烧，引入SiH2Cl2，在不高于900℃的温度，在其上外延生长无孔单晶硅层。用透射电子显微镜观察侧面，发现在界面周围有约105/cm2的过渡网状物。并发现了横截外延层的缺陷。
C.Oules等人按Vescan的类似方法，用SiH4作源气体进行预氧化和LPVPE(C.Oules，A.Halimaoui，J.L.Regolini，R.Herino，A.Perio，D.Benshahel，and G.Bomchil，Mater.Sci.Eng.，B4(1989)p.435；andC.Oules，A.Halimaoui，J.L.Regolini，A.Perio，and G.Bomchil，J.Electrochem.Soc.139(1992)，P3595)。他们用H2气作载体气，用SiH4作源气，按0.5μm/分钟的生长速率，在830℃和2 Torr进行外延生长。电阻率为0.01Ωcm的p型Si衬底上形成的多孔硅上的外延层中的晶体缺陷密度与多孔层的孔率密切相关。发现，用平面TEM观察到的在孔率为50％以下的缺陷密度与相同条件下在体(无孔)硅晶片上生长的外延层中的缺陷密度几乎在同一水平，但是没有显示出其绝对值。通常，在平面TEM观察中，一个样品的测试范围约100μm2。因而，缺陷密度的探测极限被认为是约104/cm2，若更仔细地观察应不低于103/cm2。推测其余缺陷是由设备的结构引起的粒子造成的。因而，应在更清洁的环境条件下进一步检测缺陷密度。
从70年代起，至80年代上半时，对FIPOS法进行了积极地研究。但是，由于FIPOS方法中表面硅层的形成限于岛形，这对一般应用是不适用的，因而对SOI结构的新方法的开发减少了。
如上所述，为了防止在后续工艺步骤中多孔结构粗化和不延迟多孔层的选择氧化，要求FIPOS方法中用的多孔硅上的外延生长在不高于900℃的温度下进行。因而，外延生长方法仅限于MBE和LPVPE这些没有广泛用于半导体硅制造的方法中。因此对用广泛使用的CVD系统进行外延生长的研究进行的很少，即，在压力为10至760Torr，引入源气，在氢气中进行外延生长的系统。
近来对包括SIMOX(用注入的氧隔离)和晶片粘接技术的SOI形成技术发生了兴趣。日本电报电话公司的Izumi在1978年提出了SIMOX，其中，将氧离子注入硅衬底，在高于1300℃的温度热处理衬底，获得埋层氧化硅膜(K.Izumi，M.Doken，and H.Ariyoshi，Electron.Lett.14(1978)p.593)。该方法中，表面硅层厚度和掩埋氧化硅层厚度受对缺陷密度和氧化膜质量控制的限制，市售产品的表面硅厚度限制为200nm±60nm，掩埋氧化层厚度限制为390nm。改变离子注入的注入能量影响膜厚的均匀性。因而，为了获得所需膜厚，要求进行牺牲阳极氧化，外延生长之类的处理。尤其是薄膜形成中，膜厚均匀性会降低。而且，由氧离子凝结形成的掩埋氧化膜中，氧聚集不足的部分中形成针孔。针孔将引起漏电或差的介电强度。
另一方面，由于表面硅层和掩埋氧化硅层的厚度的可控性，以及表面硅层的高结晶度，为了获得SOI结构，公开了各种晶片粘接技术。Nakamura等人公开了一种不用粘接层或其它中间层而使晶片粘接在一起的粘接方法(日本特许公开-39-17869)。该方法没进一步研究，直到Lasky等人于1985年报道了一种减薄粘接晶片的方法和其上形成的MOS晶体管的特性为止(J.B.Lasky，S.R.Stiffler，F.R.White，and J.R.Abernathey，Technical Digest of theInternational Electron Devices Meeting(IEEE，New.York，1985)，p.684)。Lasky的方法中，在含高浓度硼的第1晶片上形成n型外延硅层。第1晶片和表面上有氧化膜的第2晶片选择清洗后紧密接触。由此，由范德瓦尔斯力将两个晶片粘在一起。通过热处理，在两个晶片间形成共价键，提供器件制造所需的足够的粘接强度。然后，用氢氟酸，硝酸和醋酸混合液从非粘接的面腐蚀第1晶片，选择除去P+硅晶片，只留下第2晶片上没腐蚀的外延硅层。该Lasky方法中，由于P+硅的腐蚀速率与外延硅层(P-或n)的腐蚀速率之比低至几十，因而，很难在晶片的整个表面上留下厚度均匀的外延硅层。
为了克服该缺陷，要进行两次腐蚀。在作为第1衬底的低杂质浓度硅晶片的一个面上叠放，P++Si层和一低杂质浓度层。用所述类似方法将该衬底叠放于第2衬底上。用抛光，研磨或类似的机械方法使第1衬底从未叠放的一面减薄。然后，用腐蚀液选择腐蚀剩下的第1衬底，露出已埋入第1衬底中的P++Si层的整个表面。可用诸如乙二胺邻苯二酚，和KOH之类的碱性腐蚀液进行腐蚀，因而，会因杂质浓度不同而造成选择腐蚀。然后，为了获得其上只有低杂质浓度的单晶硅层的第2衬底，用上述Lasky的方法中相同的方法，用氢氟酸，硝酸和醋酸混合液选择腐蚀除去露出的P++Si层。在该方法中，重复两次以上选择腐蚀，改善总的选择度，由此改善SOI上表面Si层厚度均匀性。
然而，如上所述，在薄膜形成中利用杂质浓度差或衬底的组分差别进行选择腐蚀，腐蚀选择性，正如所容易预计的那样，与深度方向的杂质浓度分布极其相关。即，高温热处理中增强叠置后晶片的粘接力，掩埋层的杂质分布扩大，减小了腐蚀选择性并破坏了层厚均匀性。因而，叠放后的热处理必须在不高于800℃的温度进行，而且，由于各腐蚀步骤中低的选择性比，预计在批量生产中的重复腐蚀不会得到满意地控制。
上述方法中，利用杂质浓度差或组分差别实现了选择腐蚀。本发明的发明人之一，Yonehara在日本特许公开5-21338(EP-0469630-A)中公开了一种新方法。制备半导体器件的Yonehara方法包括步骤：形成具有在多孔单晶半导体区上有无孔单晶半导体区的元件、并将绝缘衬底构成的元件表面粘到无孔单晶半导体区的表面上，腐蚀除去多孔单晶半导体区。该方法利用多孔单晶半导体区与无孔单晶半导体区之间的腐蚀选择性，适于制造SOI衬底，例如，适于用有均匀层厚的有源硅层制造SOI衬底。按该方法，由于有例如200m2/cm3的每单位体积的大表面积的多孔硅结构与无孔硅结构不同，因而能实现选择系数高达10万的选择腐蚀。
该方法中，选择性如此高，因而外延生长的单晶硅的均匀性反映在所生成的SOI层的厚度均匀性，而不会对均匀性有任何腐蚀上的副作用。因而，用市售的CVD外延生长设备使晶片厚度均匀性，例如，在SOI-Si层中厚度均匀性在±4％的范围内，或在±2％以下。该方法中，FIPOS中的选择氧化中用的多孔硅用作腐蚀材料。因而孔率不限于约56％，但低孔率在20％以下更合适。由于最终的构成材料中不包括多孔硅，因而减轻了翘曲和变形的影响，由于多孔硅的结构变化和孔粗化是可以接受的，因而不会降低腐蚀选择性。因而，外延生长温度不限于900℃以下。所述的日本特许公开5-21338中公开的制备SOI结构的方法由Yonehara命名为ELTRAN(T.Yonehara，K.Sakaguchi，and N.Sato，App1.Phys.Lett.64(1994)p.2108)。该方法中，在多孔硅上外延生长无孔单晶硅是极重要的步骤，并报道，在某些生长条件下，多孔硅上的外延硅中的叠层缺陷密度可达103到104/cm2。ELTRAN法中，形成的SOI晶片中的缺陷主要是叠层缺陷。
Sato等人，即本发明的发明人，在氢气氛中用CVD(化学汽相淀积)，用SiH2Cl2作源气进行ELTRAN的多孔层上的外延生长(N.Sato，K.Sakaguchi，K.Yamagata，Y.Fujiyama，and T.Yonehara，Proc.of theSeventh Int.Symp.on Silicon Mater.Sci.and Tech.，SemiconductorSilicon(pennington，The Electrochem.soc.Inc.，1994)p.443)。预焙烧温度是1040℃，晶体生长温度高于常规FIPOS中的晶体生长温度，为900℃至950℃。但是，用预氧化(400℃，在O2中处理1小时)几乎能完全防止多孔硅层结构变粗。他们发现，外延层中引起的缺陷主要是叠层缺陷，为了减少叠层缺陷，有效的方法是在生长之前，在外延生长炉内进行氢预焙烧，使多孔硅表面上的孔数减小4个数量级(从1011/cm2减小到107/cm2以下)。在衬底放入外延生长炉之前立即浸入HF中以减小多孔层表面附近的氧浓度。延长HF浸泡时间，可使多孔硅上的外延硅层中的叠层缺陷密度减小到103-104/cm2，具有一个较低的极限。另一方面，有人提出氢预焙烧后多孔硅表面上留下的孔会变成叠层缺陷的籽。生长速率通常高于100nm/分钟。通常，认为叠层缺陷有可能造成氧化层介电强度变坏。叠层缺陷周围的重新排列会增大p-n结中的漏电流，缩短少数载流子的寿命，通常认为只有在重新排列位置存在金属杂质时，才会出现这些问题。尽管对在所述的多孔层上的外延生长有过许多报道，但还没发现有关用缺陷外露腐蚀和任何显微镜观察甚至更灵敏的检测法显示晶体缺陷小于103/cm2的报道。尽管在1μm2的栅区中103-104/cm2的叠层缺陷出现的概率低到约0.0001至0.00001，但与体硅晶片中的缺陷密度比，该缺陷密度仍然是高，这种高缺陷密度通常影响集成电路产率。为了使上述方法获得的SOI晶片能实用，应进一步减少叠层缺陷密度。
希望用CVD外延生长法进行晶体生长，用氢稀释过的源材料，使外延硅层的厚度均匀性在±4％，最好在±2％之内。用常规的市售CVD外延生长设备，可降低设备投资和开发费。由于用CVD外延生长设备易于扩大晶片尺寸(6英寸至8英寸并到12英寸)，因此使用方便。
另一方面，延长马上要进入生长炉之前的HF浸泡时间，能有效地减少晶体缺陷密度。但是，HF浸泡中、HF溶液会局部渗入多孔硅内的深处除去预氧化在孔壁上生成的薄氧化膜。这使多孔硅局部变粗，因而推延了选择腐蚀除去多孔硅，而留下岛形的未被除去的多孔硅。因而，希望有一种方法，用引入被氢稀释过的源气，能形成厚度分布令人满意的膜，使CVD法中多孔硅上的外延硅层中的晶体缺陷减少。
所述方法中，外延硅层叠放在多孔硅上，用腐蚀除去多孔层，薄外延硅层中的针孔会使腐蚀液渗入叠层界面，使埋入的氧化硅腐蚀，形成空位。生成的空位部分中，不存在埋入的氧化膜，由于底层界面不稳定，会引起如MOS晶体管之类器件的损坏。
本发明的目的是提供一种半导体衬底的制造方法，该衬底上形成有晶体缺陷较少的多孔硅层和外延硅层。
本发明的另一目的是提供一种半导体衬底的制造方法，其中以具有较少晶体缺陷的，按适当生长速率，在多孔硅层上生长外延硅层。
本发明的又一目的是提供一种半导体衬底的制造方法，其中以较低的晶体生长速率在多孔硅层上生长均匀层厚的外延硅层。
本发明的又一目的是提供用于SOI衬底的半导体衬底的制造方法，该衬底有均匀厚度的外延硅层和较少的缺陷密度和性能优异的掩埋氧化膜。
按本发明第1实施例，提供其上生长有多孔单晶硅层和无孔单晶硅层的半导体衬底的制造方法，其中，按控制的低生长速率生长无孔单晶硅层，因此，当无孔单晶硅层生长到厚度相当于多孔单晶硅层的孔直径大小时，留在晶体生长面上的孔密度不大于1000/cm2，此后将无孔单晶硅层的生长速率提高。
按本发明第2实施例，提供其上生长有多孔单晶硅层和无孔单晶硅层的半导体衬底的制造方法，其中，首先按控制的低生长速率生长无孔单晶硅层。因此，当无孔单晶硅层生长到厚度相当于多孔单晶硅层的孔直径大小时，留在晶体生长面上的孔的密度不大于1000/cm2。
按本发明第3实施例，提供半导体衬底的制造方法，包括提供其上生长有多孔单晶硅层和无孔单晶硅层的第1部件，将第1部件的无孔硅层叠加到第2部件上，第1部件和第2部件之间有设置于第1和第2部件至少一个叠放面上的绝缘层，腐蚀除去多孔单晶硅层，其中按控制的低生长速率生长无孔单晶硅层。因此，当无孔硅层生长到厚度相当于多孔单晶硅层的孔的直径大小时，晶体生长面上留下的孔的密度不大于1000/cm2。
按本发明第4实施例，提供半导体衬底的制造方法，包括提供其上生长有多孔单晶硅层和无孔单晶硅层的第1部件，将第1部件的无孔单晶硅层叠放在第2部件上，第1部件和第2部件之间有设置于第1和第2部件至少一个叠放面上的绝缘层，腐蚀除去多孔单晶硅层，其中以控制的低生长速率生长无孔单晶硅层，因此，当无孔单晶硅层生长到厚度相当于多孔单晶硅层的孔直径大小时，留在晶体生长面上的孔的密度不大于1000/cm2，然后，按增大了的生长速率生长无孔单晶硅层。
本发明还涉及用半导体衬底制造方法制成的半导体衬底。
按本发明第5实施例，提供其上形成有多孔单晶硅层和无孔单晶硅层的半导体衬底，无孔单晶硅层有晶体缺陷密度小于1000/cm2的晶体缺陷。
按本发明第6实施例，提供其上形成有绝缘层和无孔单晶硅层的半导体衬底，无孔单晶硅层有晶体缺陷密度低于1000/cm2的晶体缺陷和±4％的层厚均匀性。
本发明将无孔硅层的生长速率控制到低的速率，使其不形成核，能够使无孔单晶硅晶体中的缺陷密度减小到约1000/cm2。
而且，本发明中，生长初期，控制按低生长速率生长，使其不形成核，然后，用常规方法和常规速率生长，也能减少晶体缺陷。用不形成核的低速率进行无孔单晶硅的初期生长，并在低温下接着生长至层厚，能同时减少晶体缺陷，降低硼浓度，防止多孔结构粗化。
而且，本发明中，能减小多孔硅层上外延硅层的表面粗糙性，因此明显增大叠层粘接强度并减少出现粘接局部缺陷。而且，可避免在低速生长中形成核，引入的原子在表面上扩散比生长快，因而防止细小的外来材料引起针孔。
按本发明的半导体衬底制造方法，能制成具有晶体缺陷密度小于1000/cm2、粘接界面处针孔造成的极少量空位、掩埋氧化膜中无针孔的SOI结构的SOI衬底。
本发明方法制成的SOI衬底有低缺陷密度和均匀的层厚，而且在掩埋的氧化层中无针孔等优点。它与SIMOX不同。这是因为，SOI结构中，第2部件上形成的热氧化膜能用作掩埋的绝缘层。
图1是叠层缺陷密度与生长速率的依赖关系图；
图2是经过氢中热处理的多孔硅剖视图和表面吸附位置密度的分布示意图；
图3A至3E是按常规方法在多孔硅上外延硅层的形成步骤示意图；
图4A至4E是按本发明在多孔硅上外延硅层的形成步骤示意图；
图5是单晶硅层生长到厚度相当于最大孔径且达到规定的空位度所需时间与生长速率的函数关系图；
图6是留下的孔密度与生长速率的关系图；
图7A至7E是本发明的半导体衬底制造方法的实施例示意图；
图8A至8G是本发明半导体衬底制造方法的另一实施例的示意图；
图9A至9G是本发明半导体衬底制造方法的又一实施例的示意图；
图10A至10B是阳极氧化设备的例子的示意图。
本发明的半导体衬底制造方法有上述构成。本发明方法的特征是在多孔单晶硅层上以极小的生长速率进行无孔单晶硅层的最初生长。本发明的半导体衬底制造方法适于制造SOI衬底。由于真正大量急需高质量的SOI衬底，以下将根据本发明的发明人所做的研究说明SOI衬底的制造。
本发明的发明人研究的SOI衬底的制造方法大体包括以下步骤：使单晶硅衬底形成多孔，在多孔硅层上外延生长单晶硅，将其上有外延单晶硅膜的衬底叠放在另一衬底上，和除去多孔硅层，参见图7A至7E和图10A及图10B说明这种SOI衬底的制造方法的实施例。
图7A所示，阳极氧化单晶硅衬底100，形成多孔硅101。衬底一个面上的多孔硅层的厚度可为几至几十埃。而且，可将整个硅衬底100阳极氧化。
参考图10A和图10B说明多孔硅的形成方法。用p型单晶硅衬底600作衬底。若用N型硅衬底，应限于用低电阻的衬底，或在用光辐照加速孔形成的条件下用N型硅衬底。衬底600放在图10A所示设备上，使衬底的一面与其中设置有负电极606的氢氟酸类溶液接触，衬底另一个面与正金属电极接触。另外，如图10B所示，正电极605′可通过溶液604′与衬底电连接。以任何方式，在负电极边与氢氟酸类溶液接触的面上会引起多孔形成。氢氟酸类溶液604通常是(含49％HF)的浓氢氟酸溶液，最好不要用纯水稀释浓氢氟酸，因为，浓度低于一定值时腐蚀与所加电流有关。加入醇类表面活化剂能有效消除阳极氧化过程中衬底600表面上形成泡沫。醇类包括甲醇，乙醇，丙醇和异丙醇。也可在阳极氧化中用搅拌机搅拌来代替加表面活化剂。可用耐氢氟酸溶液的材料如金(Au)和铂(Pt)制造负电极606。正电极605通常用金属化材料制成，最好在表面包涂耐氢氟酸的金属膜。因为，若要使整个衬底600阳极氧化、氢氟酸溶液604要到达正电极605。阳极氧化用的电流密度不大于几百mA/cm2、但要大于0。电流密度应选足以在形成的多孔硅层的外表面上进行外延生长的范围内。通常，以较高的电流密度较高的速率进行阳极氧化，所形成的多孔硅层是有较大孔体积的较低密度。因而改变了外延生长条件。如图7B所示，可在以上形成的多孔层101上外延生长无孔单晶硅层102。
本发明的要点是形成无孔单晶硅层的方法，下面将详细说明。
如图7C所示，然后氧化外延层102的表面，形成SiO2层103。(氧化方法包括热氧化)。若将外延层在后续工艺步骤中直接叠于支承衬底，在叠层界面处杂质易于分凝，界面处的原子悬空键会增多，使生长的薄膜器件的性能不稳定。因而，为克服上述缺陷，进行该表面氧化。不能省去该氧化步骤，但所用器件结构没有上述现象引起的问题时，则可省去该氧化步骤。SiO2层103用作SOI衬底的绝缘层。应在要叠放在一起的衬底的至少一面上形成绝缘层。可用各种方法形成绝缘膜。氧化膜形成时应将其厚度控制到足以防止叠层界面受外部空气污染。
设置与上述有氧化外延面的衬底100分开的支承衬底110，支承衬底110的表面上有SiO2层104。支承衬底110例如是有表面氧化过的(包括热氧化过的)硅衬底，石英玻璃，结晶玻璃，和其上淀积有SiO2的任何衬底。也可用无SiO2层104的硅衬底。
把上述两个衬底清洗后叠放在一起(图7D)。用半导体衬底的常规清洗方法进行清洗(例如，在氧化之前的清洗)。
叠放后给衬底整个表面加压，有效地增强叠放衬底的粘接力。
热处理衬底叠置件。最好用较高温度热处理。然而，温度过高会引起多孔层101的结构改变，或使杂质从衬底扩散到外延层。因此，要选择温度和加热时间以免出现上述缺陷。具体地说，处理温度最好在约600℃至1100℃范围内。有些衬底不能经受高温热处理。例如，石英玻璃作衬底110要求在低于200℃的温度进行热处理，因为石英与硅的热膨胀系数不同。高于该温度叠放的衬底会因应力作用而分开或龟裂。要求热处理后的衬底只耐受后续步骤中的抛光或体硅100腐蚀的应力。因而，该方法可在200℃以下的温度下用优化表面处理条件进行。
之后，选择除去硅衬底部分100和多孔层部分101，留下未除去的处延层102，如图7E所示。因此，制成SOI衬底。
除上述步骤外，还进行以下步骤。
(1)氧化多孔层的内孔壁(预氧化)：
多孔硅层中，相邻孔之间的壁极薄、其厚度范围在几nm至几十nm。在多孔层的高温热处理中，如外延硅层形成中，和衬底叠放后的热处理中，极薄的孔壁会合并形成厚壁并使孔堵塞，因此使腐蚀速率减小。多孔层形成后在孔壁上形成薄氧化膜，可延缓孔壁变厚和孔粗化。但是，为了保持孔壁内部的单晶性，氧化应限制在孔的内壁表面，因为在其上要外延生长无孔单晶硅层。形成的氧化膜厚度范围最好在几埃至几十埃。在氧气氛中较好在200℃至700℃的温度范围，最好在250℃至500℃的温度范围热处理，形成这种氧化膜厚度。
(2)氢焙烧：
本发明的发明人在EP-553852A2中公开了在氢气氛中热处理能除去硅表面的细的凹凸不平，获得极光滑的硅表面，这种氢气氛中的焙烧也用于本发明。例如，可在多孔硅层形成之后和外延硅层形成之前进行氢焙烧。另外，可对腐蚀除去了多孔硅层获得的SOI衬底进行氢焙烧。外延硅层形成之前进行的氢焙烧中，构成多孔硅表面的硅原子迁移堵塞孔的最外部。由于最外部被堵塞的孔，会形成晶体缺陷较少的外延硅层。另一方面，腐蚀除去多孔硅之后的氢焙烧中，因腐蚀而变粗的外延硅表面会变得光滑，并驱出在粘接加工中从清洁室不可避免地引入叠层界面的硼。
不用说，在用CVD等方法生成的非晶硅上的外延层中会出现晶体缺陷。导致叠层缺陷的主要原因被认为是在多孔层上生长，因为这些晶体缺陷在相同条件下在体晶片上生长的外延层中没有发现。据报道，氢预焙烧之后和外延生长之前，尽管发现孔已被堵塞，但孔仍然存在。因此，姑且认为留在多孔层表面上的孔是导致叠层缺陷的原因。
用引入被氢稀释过的源气的CVD法在体硅上同质外延生长硅是硅半导体制造方法中广泛使用的主要技术。用该技术、在晶片整个面上可将层厚均匀性控制在±4％的范围内，最好是±2％的范围内。用CVD进行外延生长研究中，研究重点是降低生长温度防止杂质自掺杂，形成几μm厚的外延层或提高生长速率。因而只有少数报道关于在多孔硅上进行的外延生长中是按50nm/分钟或更低的速率生长的。
本发明的发明人发现，经过全面试验之后认为，外延生长最初阶段的生长速率和温度是减少缺陷的重要因素。图1展示出用市售的外延生长炉，用H2稀释过的SiH2Cl2，在多孔硅上外延生长硅的叠层缺陷与外延生长最初阶段的生长速率之间的关系的实验结果。实验中，可在大气压下在1150℃的温度进行生长。叠层缺陷密度随生长速度从20nm/分钟的减少而迅速降低。与常规的高生长速率设备相比，在某些条件下，叠层缺陷减少了1/3，或两个数量级。其原因可能是，生长速率低于某个值时，多孔硅表面上吸附的Si原子表面扩散比层厚增长更明显，进入留下的多孔部分处的晶格中的原子比增大。外延硅生长之前的氢预焙烧中，构成表面的原子的扩散使多孔层表面上的孔堵塞。结果，用高分辨率的扫描电子显微镜在氢预焙烧之前可检测到，其直径为几nm至几十nm、密度为1011/cm2的大多数孔已消失。检测的极限是约107/cm2。同时，用氢焙烧平化孔被堵塞的部分，(2×1)表面结构的原子台阶特性变得明显。为了证实存在剩余的孔在氢预焙烧后立即从炉内取出衬底，并放入连锁型真空腔，使真空腔达到超高真空。与无多孔层的体硅晶片相比，压力降低，速率明显下降。同样，对未经氢预焙烧的多孔硅和多孔层上有2μm外延层的衬底做相同试验。达到有体硅晶片的真空度所需时间顺序如下：多孔硅(预焙烧过的)＞多孔硅(未预焙烧过的)＞＞有2μm外延层的多孔硅≈体硅
因此，认为氢预焙烧后多孔硅上仍留有孔。图3A到3E是用氢预焙烧使表面上的孔堵塞的方法示意图。用氢焙烧处理使孔消失位置上的表面平化，形成(2×1)表面结构原子台阶特性。图2展示了表面上诸如台阶和弯折这种吸收位置的密度分布。在剩余的孔周围的局部位置密度特别高。这是因为由于剩余的孔部分处的露出硅表面的曲率而连续出现许多面。
生长中将构成生长层的原子引入表面上，当引入大量原子时，引入的原子达到台阶之前在台面上相互碰撞而构成二聚物。表面上的二聚物比单体的可移动性差得多，因而形成了吸附位置上吸附引入原子的核。因而有效台阶密度(或吸附位置)增多，结果，大多数引入原子进入晶格而没有表面扩散。因此，在平面内引入的原子进入晶格的概率分布小，所以，在孔消失之前，在剩余的孔部分层厚增大，因而晶格变得不成比例而成缺陷。图3A至3E是上述方法的示意图。图1中，在叠层缺陷密度是与生长速率无关的恒定值的生长速率范围内，利用上述机理进行生长。在核形成时，叠层缺陷密度与就在生长前的剩余孔密度有关。
另一方面，引入原子的量小时，认为生长只从台阶位置通过两维生长而进行。假设引入的Si原子的表面扩散距离比除剩余多孔部分之外的其它部分中的台阶之间的平均台面宽度大得多，引入的Si原子到达台面进入台阶。当Si原子引入如图2所示具有吸附位置密度分布的表面时，引入的硅原子有相当高的几率在表面上扩散，进入剩余孔周围的许多吸附位置(台阶)。换言之，剩余的孔部分将起吸附表面上扩散的原子的作用，因而假定大多数引入的原子被吸附而堵塞剩余的孔，不会增加层厚，最终孔消失而不构成缺陷。如上所述，可以堵塞剩余的孔，不形成缺陷，在外延生长工艺的初始阶段，引入少量构成膜的原子或源气，在多孔Si表面不会导致形成核。此后，可以按在体硅上常规生长的相同方法进行晶体生长，没有由引入初始材料到表面的叠层缺陷，图4A至4E是表示该生长方法的示意图。在图1中，根据这种机理堵塞剩余的孔，使叠层缺陷随生长速率的降低而迅速减少。如果在多孔硅表面上不存在自然氧化膜，生长前的预焙烧不是必不可少的。可以在超高真空中焙烧除去自然氧化膜或可以用氢氟酸等腐蚀除去自然氧化膜。即，要以任何方法除去表面上的氧化膜，甚至在氢预焙烧没有减少剩余孔密度时。
在开始为生长薄膜引进原子后，氢气会有效地防止表面再氧化。淀积在生长表面上的氧原子用作减少表面扩散距离的薄膜生长核。为了防止再氧化和表面扩散距离增加，升高生长温度是有效的。当用氢作源材料稀释剂时，根据压力，生长温度较好不低于800℃，最好不低于900℃。在该温度下，则上述效应不明显。
如图5所示，本发明的发明人研究了剩余孔密度与生长速率的关系。在多孔硅上按各种生长速率外延生长厚度为多孔硅的最大孔直径的单晶硅层。将多孔硅样品放入超高真空室，测试每个多孔硅样品达到预定真空度所需时间。该试验中，假定最大孔径是用气体吸附法检测的平均孔径和孔径的标准误差的3倍之和。但是，可通过实际测量来确定最大直径。R.Herino公开了气体吸附孔径测试法(R.Herino，G.Bomchil，K.Barla，C.Bertrand，and J.L.Ginoux，J.Electrochem.Soc.134，(1987)，p.1994)。随着生长速率从20nm/分钟减小，压力减少的时间迅速变短。比较图5与图4A至4E，清楚地看到，用较低的生长速率，膜厚不增大，氢预焙烧后剩余的孔将被堵塞，外延层中的晶体缺陷密度相应地减小。因此清楚地看到，超薄薄膜形成后剩余孔密度与生长速率极其相关。
能用超高分辨率的扫描电子显微镜或气体吸附测试多孔硅的孔密度。但是这些方法测试细孔径的和低孔密度的孔并不总是能达到满意的精度。因为对超薄外延层形成后的样品，用超高分辨率的扫描电子显微镜不容易检测孔密度，所以本发明中，对剩余孔密度测试方法的描述如下：(1)将样品浸入氨水和过氧化氢水溶液的混合液中，或浸入盐酸和过氧化氢水溶液的混合液中，在约50℃至100℃的温度使表面亲水。可用任何能使表面亲水的化学物质。(2)将样品浸入纯水中。纯水因毛细作用从表面上剩余的孔而渗入多孔层内部。多孔硅的孔不仅从表面垂直延伸而且复杂地从横向延伸，水垂直和横向渗入。水可以是室温，但最好是加热了的水。浸泡时间最好为1分钟以上，更好是5分钟以上，但不限于此。(3)从纯水中取出样品，在较好不低于400℃、最好是不低于800℃的温度进行热氧化。氧化膜厚10nm就足够了。与外延层厚度比氧化膜厚不必大，因为太厚会使样品翘曲而妨碍随后的观察。
氧化处理中，随着样品温度升高，渗入样品中的水会从剩余孔中蒸发出来。尽管水的蒸发过程可以随多孔层的氧化过程而完成。但可在上述的温度范围内选择温度而进行氧化是主要的。随后，最好使渗有水的那部分多孔硅氧化。发现这些部分容易用光学显微镜用光干涉法来观察其表面形态或对比度。
因此，用上述方法可测试多孔硅中剩余孔的低密度。图6表示极薄外延硅的剩余孔密度与生长速率的关系，所用样品上的外延硅层厚度生长到相当于多孔硅的最大孔径。如图6所示，随着生长速率由20nm/分钟降低，剩余孔密度迅速下降。比较图1与图6发现，超薄薄膜范围内的叠层缺陷与剩余孔密度相关。剩余孔密度低于1000/cm2时，叠层缺陷密度低于1000/cm2。另一试验中，当外延硅层生长到厚度相当于多孔硅的最大孔径时，尽管生长温度，生长气体，和其他生长条件都不同，但剩余孔密度低于1000/cm2的样品，处延层内的晶体缺陷也小于1000/cm2。这些试验中，假定最大孔径是用气体吸附法检测到的平均孔径与3倍的标准孔径误差之和。随着生长速率从20nm/分钟降低，剩余孔密度迅速下降。
另外，本发明控制外延层与多孔层之间的过渡层厚度，提供晶体缺陷低于1000/cm2的外延层。用被氢稀释过的源材料，用CVD法进行外延生长，可使外延硅层厚度均匀性容易地在±4％范围内。
当多孔硅上留有孔时，用氢腐蚀使留在孔内的超薄氧化膜气化，增大了表面附近的局部氧浓度。氧可重新结合在多孔硅表面。但是，小量膜构成的原子或引入的原子气体可有效地消除氧化物以防止氧化物引起缺陷。
而且，按本发明，可防止因为引入的原子碰撞而形成核，以表面扩散为主，生成的高台阶覆盖掩盖了表面上的任何外来材料，使在此不生成针孔。
另外按本发明，与常规高生长速度生长的表面粗糙度相比，本发明方法形成的表面粗糙度下降。用ELT、RAN等方法使叠层粘接强度提高，没出现粘接差或不粘接的问题。
以下参考图7A至7E说明本发明的半导体衬底用于制造SOI衬底的实例。下面还要说明不同形式的叠置件结构的其它实施例。
实施例2
参考图8A到8G说明本发明实施例。图8A至8G中，与图7A至7E中相同的元件用相同数字指示。图7A至7E中所示实施例中，用一个衬底的SiO2层103粘接在另一衬底的SiO2层104上使两个衬底层叠在一起。但是要求待粘接的至少一面由SiO2构成，该实施例的一个例中(图8A至8D所示)、多孔硅层上形成的图8B所示外延硅层1102与硅衬底1110上形成的图8C所示氧化层1104粘接。该实施例的另一例(图8A和8E至8G所示)中，热氧化图8E所示外延硅层1102的表面，生成的氧化膜1103与图8F所示没氧化的硅衬底1110的表面粘接。该实施例中，按图7A至7E所示实施例相同的方式进行其它步骤。
实施例3
参考图9A至9G说明本发明的实施例。图9A至9G中，与图7A至7E中所示相同元件用相同数字指示。本实施例的特征是用玻璃材料1210(图9C和9F)如石英玻璃和蓝玻璃板作第2衬底层叠在其上形成有外延硅膜的第1衬底上(图9B和9E)。本实施例的一个例中(图9A至9D)，图9B所示外延硅层1102粘接到图9C所示玻璃衬底1210上。本实施例的另一例中(图9A和9E至9G所示)，热氧化图9E所示外延硅层1102的表面形成的氧化膜1103粘接到图9F所示的玻璃衬底1210上。本实施例中，按图7A至7E所示实施例的相同方法进行其它步骤。
本发明中，重点是在多孔硅层上外延生长单晶硅层的方法。
多孔硅是Uhlir在1964年发现的、70年代研究了多孔硅在FIPOS中的应用。1990年以后T.Canham等人和U.Gosele等人发现了光致发光，因而随后研究的多孔硅用于发光器件。对发光器件的研究中，最好用n-或p-硅衬底。另一方面，在SOI结构的制造中，考虑到结构的稳定性和外延硅层的高结晶度，最好用n+或p+衬底，而不用n-或p-衬底。本发明主题的多孔硅与普通研究的多孔硅是相同的，是用如阳极氧化等方法制备的，该阳极氧化方法不局限于杂质，平面取向和制备方法。
形成多孔硅的阳极氧化中，阳极氧化溶液是含作为主要活性成分的HF的水溶液。通常，阳极氧化溶液包含乙醇之类的醇，以增大硅表面上的接触角，促使气泡从硅表面上分离，使阳极化均匀。当然，不用醇也能形成多孔层。按本发明的多孔硅的孔率用于FIPOS最好是约56％，用于ELTRAN孔率应低于该值(较好低于50％，最好低于30％)，但并不限于此。
如上所述，用腐蚀法形成的多孔硅表面，用场致发射型扫描电子显微镜(FESEM)观察发现，在不是孔的部分的粗糙度良好。
如正已说明过的。本发明中可对孔内壁预氧化。将其浸入低浓度HF水溶液中(HF浸泡)。可从多孔层表面及其周围除去预氧化形成的氧化硅膜。如图4A剖面示意图所示。Sato等人报道，HF浸泡更长的时间，能使叠层缺陷减至103/cm2量级，(N.Sato，K.Sakaguchi，K.Yamagata，Y.Fujiyama，and T.Yonehara，Proc.of the Seventh Int.Symp.onSilicon Mater.Sci.andTech.，Semiconductor Silicon(Pennington，TheElectrochem.Soc.Inc.1994)p.443)。但是，本发明的发明人进一步试验，发现HF浸泡更长时间，有时会粗化与层叠后的退火温度有关的多孔层结构而在多孔硅的腐蚀中留下未腐蚀掉的部分(腐蚀残留物)。本发明中，可以输入小量Si原子，使多孔硅表面上不形成核，来减少晶体缺陷，因而不一定要进行HF浸泡。省去HF浸泡，可完全防止形成腐蚀残留物。
本发明中，在外延生长设备中，在衬底上形成的多孔硅层上外延生长单晶硅层，工艺步骤如下：(1)除去天然的氧化膜：
在氢气氛(非氧化气氛中)热处理，或在超高真空中约800℃热处理，除去天然氧化膜。热处理温度较好不低于600℃，最好不低于1000℃，压力最好不高于大气压，但没特别限制。
按以下反应式，除去的天然氧化膜进入空气中：
        也可用HF除去天然氧化物。若将衬底用HF浸泡后在氮气氛下送入连锁腔，然后放在生长炉中而不露在含氧的气氛中，则可省去除去天然氧化物的该热处理步骤。(2)堵塞孔：
所述的步骤(1)的天然氧化物除去后，在氢气中持续热处理，多孔硅表面上的原子迁移，平化表面的细粗糙度，降低表面能级，使大多数孔从表面消失。然而，并不堵塞多孔硅表面上的全部孔，因为单位表面积缺乏的硅原子与孔率有关。图4B是该状态示意图。而且，在氢气氛中在1000℃以上的高温处理中，氢腐蚀硅，使硅原子缺少量增大。尽管可以进行随后的步骤，不完全地堵塞孔，但为了减少多孔硅表面上孔密度，露出台阶结构以减少表面上的吸附位置密度，最好在氢气氛中进行足够长时间的上述热处理。Si(100)有(2×1)结构的台阶和台面。
该方法不必在例如氢或氮的还原气氛中进行，但可在如氩和氦的惰性气体中进行，如果诸如剩余的湿气和氧的氧化气氛完全除去的话。
不总是成功地除去天然氧化膜和堵塞孔，但这两者可同时进行或在衬底表面上按平面分布进行。因而，除去氧化膜和堵塞孔的处理不总是有清楚地区别。
(3)引入少量源材料：
用H2稀释，将原子或源气体以引入的原子不形成核的小引入速率引入多孔硅表面上。引入的原子或源气在多孔层表面上扩散，并进入如剩余孔部分的台阶等吸附位置以堵塞孔。图4C是该状态示意图。
具体地说，用在相同条件下预先形成的多孔硅测试孔径分布，并由此推算出最大孔径。为了降低生长速率，应减小原子或源气引入速率，因而，当层的厚度生长到等于最大孔径时，剩余孔密度可变得小于1000/cm2，可用气体吸附等方法直接测量孔径分布来推算出最大孔径，最大孔径或者等于用孔径分布测量得到的平均孔径与标准误差的3倍之和。
CVD生长中，用例如SiH2Cl2(2氯硅烷)、SiH4(硅烷)、SiHCl3(三氯硅烷)、SiCl4(四氯硅烷)和Si2H6(乙硅烷)等硅源气，以生长速率较好是不大于20nm/分钟，更好是不大于10nm/分钟，最好是不大于2nm/分钟的流速引入源气。为了提高引入到表面上的原子的表面迁移率，衬底温度要较高，较好的是不低于800℃，更好的是不低于900℃，最好不低于1000℃，但不限于此，只要使其原子表面迁移率足以满足原子引入速率即可。衬底温度的上限取决于多孔硅结构的粗糙度，促进原子在生长表面上的表面扩散可降低表面粗糙度。
引入的源材料不限于硅或硅类气体，但可以是元素周期表中第IV族的异质外延材料，如SiGe，SiC，或如GaAs等化合物半导体。
(4)生长：
引入少量源材料而完成了孔堵塞之后，随后的生长速率无具体限制，可以与体硅上的常规生长的生长速率相同。按引入小量生长气时相同速率或用不同的气体连续进行后续生长。这些均不违背本发明的要求。当小量生长气引入结束时，生长即可中止，并重新引入所需源材料，尽管这些工艺不是分开进行的。用任何方法，使单晶层生长至所需层厚。图4D是该状态的示意截面图。
本步骤的生长温度不需考虑上述步骤(3)而控制。为了防止多孔硅结构变得粗糙，防止从多孔硅来的硼和磷等杂质自掺杂或固态扩散，应降低本步骤中的处理温度。
生长单晶层的材料不限于硅或硅类气体，可以是元素周期表中IV族异质外延材料，如SiGe，和SiC，或如GaAs等化合物半导体，可以与小量材料引入步骤的材料不同。
本发明方法通过用FIPOS局部除去外延生长层和选择氧化多孔硅可用于制造SOI结构，也可在多孔硅层上形成的外延硅层上进行化合物半导体，如GaAs或如SiC和SiGe的第IV族元素的化合物异质外延生长。
以下将结合一些例子更详细说明本发明。
例1
该例表明，按本发明可减少多孔硅上形成的外延硅层中的晶体缺陷。
(1)制备5片5英寸硅(100)晶片、晶片含硼p-型杂质，电阻率为0.01至0.02Ωcm。
(2)在由49％HF和乙醇(按2∶1的混合比)混合成的混合液中，以上述硅晶片作阳极，以与硅晶片相对放置的直径为5英寸的铂板作阴极。涂覆硅晶片的背面使其不会通过溶液与铂板导电。也涂覆硅晶片的边缘，而露出硅晶片的整个前面，使其通过溶液与铂板导电。在硅晶片与铂板之间加电流，电流密度为10mA/cm2，加电流12分钟，使硅晶片阳极氧化，形成厚12μm的多孔硅表面层。对各晶片分别进行该阳极氧化。测量一个具有多孔层的晶片的孔率、发现其孔率为约20％。
(3)把有多孔硅的5个晶片在氧气氛中在400℃氧化处理1小时。在该条件下氧化形成不大于50埃厚的薄氧化膜。因此，只在多孔硅的表面和孔壁上形成氧化硅膜，内部留下未氧化的单晶硅，如日本特许公开平5-217827所示。
(4)5个晶片浸入1.25％HF的水溶液中约30分钟，用水洗去多孔层表面上的超薄氧化硅膜。
(5)随后，在下列条件下，在CVD生长炉内热处理。对各晶片用改变的条件(b)进行生长。
(a)     温度    1150℃
        压力    760 Torr
        气体    H2，230(升/分钟)
        时间    7.5分钟
(b)     温度    1150℃
        压力    760 Torr
        气体    H2，230(升/分钟)
                SiH2Cl2，可变(升/分钟)
        时间    5分钟
各个晶片用的SiH2Cl2的流速是0.005，0.01，0.05，0.1或0.25(升/分钟)。相应的生长速率是2.8，5.6，28，56或140nm/分钟。
调节生长时间，形成厚约1μm的单晶硅层。
(6)用Secco腐蚀使晶体缺陷呈现出来，用Nomarskii微分干涉显微镜测试单晶硅层中的晶体缺陷密度。结果，大多数晶体缺陷是叠层缺陷，晶体缺陷密度与热处理(b)中的SiH2Cl2流速有关，分别是，流速为0.005升/分钟的密度是2×102/cm2，流速为0.01升/分钟的密度是3.5×102/cm2，流速为0.05升/分钟的密度是1.1×103/cm2，流速为0.1升/分钟的密度是1.3×103/cm2，流速为0.5升/分钟的密度是1.2×103/cm2。因此，步骤(b)中引入气体的气流速率从0.05升/分钟减小到0.01升/分钟以下时，能明显减小叠层缺陷密度约1/3至1/5。
用原子间力显微镜扫描50μm见方的区域测试均方粗糙度。相应于2.8，5.6，28，56或140nm/分钟生长速率的均方粗糙度分别是0.21，0.22，0.51，0.52或0.51nm。28nm/分钟以下的气体流速的降低使表面粗糙度随晶体缺陷密度的减小而减小。用相同方法测得的市售Si晶片的表面粗糙度为0.23nm。因此，生成的单晶硅层具有能与Si晶片相比的平滑表面。
例2
该例表明能减小多孔硅上形成的外延硅层中的晶体缺陷而不减小生长速率。
(1)制备含硼p型杂质、电阻率为0.01至0.02Ωcm的5个5英寸Si(100)晶片。
(2)在由49％HF和乙醇(按2∶1的混合比)混合成的混合液中，放入上述Si晶片作阳极、用与硅晶片相对放置的直径为5英寸的铂板作阴极。涂覆硅片背面，防止通过溶液与铂板导电。还涂覆硅晶片边缘，只露出硅晶片整个前面。使其通过溶液与铂板导电。在硅晶片与铂板之间加电流，电流密度为10mA/cm2、加电流时间为12分钟，阳极化硅晶片，形成厚12μm的多孔硅表面层。每片晶片分别进行该阳极氧化。测试一个具有多孔层的晶片的孔率，发现孔率约为20％。
(3)在氧气氛中，在400℃氧化处理有多孔硅层的5个晶片1小时。在该条件下氧化形成厚度不大于50埃的薄氧化膜。因而，只在多孔硅的表面上和孔壁上形成氧化硅膜，而在内部留下未氧化的单晶硅。
(4)将5个晶片浸泡在1.25％HF的稀水溶液中30分钟，用水洗去多孔硅层上形成的超薄氧化硅膜。
(5)随后在以下条件下，在CVD生长炉中热处理晶片。每个晶片用变化的条件(b)进行生长。
(a)    温度    1150℃
       压力    760 Torr
       气体    H2，230(升/分钟)
       时间    7.5分钟
(b)    温度    1150℃
       压力    760 Torr
       气体    H2，230(升/分钟)
               SiH2Cl2，可变(升/分钟)
       时间    5分钟
各晶片用的SiH2Cl2的流速分别是0.005，0.01，0.05，0.1或0.25(升/分钟)。相应的生长速率是2.8，5.6，28，56或140nm/分钟。
(c)    温度    1150℃
       压力    760 Torr
       气体    H2/SiH2Cl2
               230/0.25(升/分钟)
       时间    13分钟
通过以上热处理，形成厚2μm的单晶硅层。
(6)用Secco腐蚀显现出晶体缺陷，用Nomarskii微分干涉显微镜测试单晶硅层中的晶体缺陷密度。结果，大多数晶体缺陷是叠层缺陷，缺陷密度与热处理(b)中的SiH2Cl2的流速有关，分别是，流速为0.005升/分钟的缺陷密度是2.1×102/cm2，流速为0.01升/分钟的缺陷密度是3.4×102/cm2，流速为0.05升/分钟的缺陷密度是1.1×103/cm2，流速为0.1升/分钟的缺陷密度是1.2×103/cm2，和流速是0.5升/分钟的缺陷密度是1.2×103/cm2。因此，步骤(b)中气体引入的气体流速从0.05降至0.01升/分钟以下时，叠层缺陷密度明显地减小1/3至1/5。由于叠层缺陷密度可与例1中的叠层缺陷密度相比，因此，认为步骤(c)不影响缺陷形成。因而，组合使用慢生长步骤(b)和生长速率比使生长时间缩短了约1/2至约1/50的快速生长步骤(c)，不会使晶体缺陷增多。
例3
(1)制备含硼为p型杂质、电阻率为0.01至0.2Ωcm的5个5英寸Si(100)晶片。
(2)在由49％HF和乙醇(按2∶1的混合比)混合成的混合液中，放入上述Si晶片作阳极、放入与Si硅晶片相对放置的直径为5英寸的铂板作阳极。涂覆硅晶片的背面，防止Si晶片通过溶液与铂板导电。还涂覆Si晶片边缘，只露出Si晶片的整个前面使其通过溶液与铂板导电。在Si晶片与铂板之间加电流，电流密度为10mA/cm2、加电流时间为12分钟，使Si晶片阳极氧化，形成厚12μm的多孔硅表面层。对各晶片分别进行该阳极氧化。测试一个具有多孔层的晶片，发现其孔率约为20％。
(3)将晶片放入CVD生长炉，在以下条件下热处理。各晶片用变化的条件(b)进行生长。
(a)    温度    900℃
       压力    20 Torr
       气体    H2，230(升/分钟)
       时间    7.5分钟
(b)    温度    900℃
       压力    20 Torr
       气体    H2，230(升/分钟)
               SiH4可变(升/分钟)
       时间    5分钟
各晶片的SiH4的流速是0.005，0.01，0.05，0.1或0.25(升/分钟)。相应的生长速率是2.8，5.6，28，56或140nm/分钟。
(c)    温度    900℃
       压力    20 Torr
       气体    H2/SiH4 230/0.25(升/分钟)
       时间    13分钟
通过上述热处理，形成厚约2μm的单晶硅层。(4)用Secco腐蚀显现晶体缺陷，用Nomarskii微分干涉显微镜测试晶体缺陷密度。结果，大多数晶体缺陷是叠层缺陷，缺陷密度与热处理步骤(b)中的SiH4流速有关，流速为0.005，0.01，0.05，0.1和0.5升/分钟分别对应的缺陷密度是2.1×102/cm2，3.4×102/cm2，1.1×103/cm2和1.2×103/cm2和1.2×103/cm2。因此，步骤(b)中SiH4气体流速从0.05降至0.01升/分钟以下时，叠层缺陷明显地减少约1/3至1/5。
例4
(1)制备含硼p型杂质、电阻率为0.01至0.02Ωcm的5个5英寸Si(100)晶片。
(2)在由49％HF和乙醇(按2∶1的混合比)混合成的混合液中，放入上述Si晶片作阳极、并在与Si晶片相对位置放置直径为5英寸的铂板作阴极。涂覆Si晶片背面，防止它通过溶液与铂板导电。还涂覆Si晶片的边缘，而露出Si晶片的整个前面，使其通过溶液与铂板导电。在Si晶片与铂板之间加电流，电流密度为10mA/cm2，加电流时间为12分钟，阳极化Si晶片，形成厚12μm的多孔硅表面层。各个晶片分别进行该阳极氧化。测试有多孔层的晶片的孔率，发现孔率约为20％。
(3)在氧气氛中，在400℃对5个有多孔硅的晶片氧化处理1小时。在这样的条件下氧化形成厚度不超过50埃的薄氧化膜。因而，只在多孔硅表面和孔壁上形成氧化硅膜，内部留下未氧化的单晶硅。
(4)将5个晶片浸入1.25％HF的稀水溶液中约30分钟，用水洗去多孔层上形成的超薄氧化硅膜。
(5)将晶片放入CVD生长炉内，在以下条件下热处理。各晶片用变化的条件(b)进行生长。
(a)    温度    1100℃
       压力    80 Torr
       气体    H2，230(升/分钟)
       时间    7.5分钟
(b)    温度    1100℃
       压力    80 Torr
       气体    H2，230(升/分钟)
               SiH4可变(升/分钟)
       时间    5分钟
调节SiH4的流速使各晶片的生长速率分别控制在2，5，10，50或140nm/分钟。
(c)    温度    900℃
       压力    80 Torr
       气体    H2/SiH2Cl2 230/0.25(升/分钟)
通过上述热处理，形成厚2μm的单晶硅层。
(6)用Secco腐蚀显现晶体缺陷，用Nomarskii微分干涉显微镜测试单晶硅层中的晶体缺陷密度。结果，大多数晶体缺陷是叠层缺陷，缺陷密度与热处理步骤(b)中的生长速率有关，对于各生长速率2，5，10，50和140nm/分钟相对应的缺陷密度是1×102/cm2，3×102/cm2，5×102/cm2，1.7×103/和1.6×103/cm2。处理条件(b)中生长速率以50nm分钟减小到10nm/分钟以下时，叠层缺陷密度明显地下降约1/3至1/15。用高分辨率扫描显微镜观察本例和例2获得的衬底的横截面，发现多孔层结构的粗化较小。
对在热处理条件(b)中分别以5nm/分钟和5.6nm/分钟速率生长的本发明衬底和例2的衬底进行SIMS(二次离子质谱仪)分析、测试深度方向的硼浓度分布。例2的衬底中，外延硅层贯穿整个层厚的硼浓度在1018/cm3以上，但该例的衬底中，发现硼从与多孔硅的界面扩散进外延硅层仅约100nm深处，表面边含硼的浓度约为1015/cm3。因此，减少了晶体缺陷密度并同时防止硼从多孔层扩散出来。
例5
(1)制备含硼为p型杂质、电阻率为0.01至0.02Ωcm的2个5英寸Si(100)晶片。
(2)在由49％HF和乙醇(按2∶1的混合比)混合成的混合液中，放入上述硅晶片作阳极、并与Si晶片相对放置直径为5英寸的铂板作阴极。涂覆Si晶片背面，防止它通过溶液与铂板导电。还涂覆Si晶片边缘，只露出硅晶片的整个前面，使其通过溶液与铂板导电。在Si晶片与铂板之间加电流，电流密度为10mA/cm2，加电流时间为12分钟，使Si晶片阳极氧化，形成厚12μm的多孔硅表面层。对各晶片分别进行该阳极氧化。测试有多孔层的一个晶片的孔率，发现孔率约为20％。
(3)在氧气氛中，在400℃对两个有多孔硅的晶片氧化处理1小时。在该条件下氧化形成厚度不大于50埃的薄氧化膜。因而只在多孔硅的表面和孔壁上形成氧化硅膜，内部留下未氧化的单晶硅。
(4)将5个晶片浸在1.25％HF的稀水溶液中约30分钟，用水洗去多孔层上的超薄氧化硅膜。
(5)将晶片放入CVD生长炉内，在以下条件热处理。
(a)    温度    1120℃
       压力    80 Torr
       气体    H2，230(升/分钟)
       时间    7.5分钟
(b)    温度    1120℃
       压力    80 Torr
       气体    H2，230(升/分钟)
               SiH2Cl2，0.005(升/分钟)
       时间    5分钟
(c)    温度    900℃
       压力    80 Torr
       气体    H2/SiH2Cl2 230/0.4(升/分钟)
通过上述热处理，形成厚0.25μm的单晶硅层。用光谱反射法在整个晶片表面上相互间隔1cm的100个格点上测试所形成的单晶硅层的厚度。层厚分布是252nm±8.1nm(3.2％)。
两个晶片中的一片在晶体生长中不进行热处理(b)。
(6)在氧与氢的混合气氛中在900℃对各晶片氧化处理，形成50nm厚的氧化硅膜。
(7)用常规半导体工艺中的化学清洗工艺清洗上述晶片和其上形成有氧化膜的另一晶片，并使晶片表面慢慢地接触在一起。使两个晶片粘接并结合。然后，在800℃对粘在一起的晶片热处理2小时，用红外照相观察生成的两对粘在一起的晶片，观察结果发现未经处理(b)的晶片在晶片周边部分有几个粘接不良的点，但经过处理(b)而制成的晶片没发现粘接不良的点。
(8)抛光有多孔硅层的晶片的背面，露出衬底整个面上的全部多孔硅。将晶片浸入含HF，H2O2和乙醇的混合液中约2小时，腐蚀除去多孔硅，由此使外延硅层转移到中间设有氧化硅的第2晶片上。
(9)在100％的氢气氛中，在1000℃对该衬底热处理6小时。
(10)用Nomarskii微分干涉显微镜仔细观察整个外延硅层。不进行步骤(5)的处理(b)而制成的衬底的表面上有100个针孔，和腐蚀氧化硅膜时因腐蚀液通过针孔渗入粘接界面而形成的空位。经处理(b)而制成的衬底只发现两个空位。
衬底整个表面上测得的层厚是229.5nm±8.0nm(3.5％)。欧姆接触电极分别搭接到该衬底的表面Si层和支承衬底上，通过两个电极来测试电流—电压特性。无电流流过，则证明中间氧化膜使电极间绝缘。换言之，中间氧化膜中没有形成针孔。
例6
(1)制备含硼作p型杂质、电阻率为0.01至0.02Ωcm的5个5英寸Si(100)晶片。
(2)在由49％HF和乙醇(按混合比2∶1)混合成的混合液中，放入上述Si晶片作阳极、并放入直径为5英寸的铂板作阴极，与Si晶片相对放置。涂覆Si晶片背面，防止它通过溶液与铂板导电，还涂覆Si晶片边缘，而露出Si晶片的整个前面，使其通过溶液与铂板导电。给Si晶片与铂板之间加电流，电流密度为10mA/cm2，加电流时间为12分钟，阳极氧化Si晶片，形成厚12μm的多孔硅表面层，对每个晶片分开进行该阳极化。测试一个有多孔层的晶片的孔率，发现孔率为20％。
(3)在氧气氛中，在400℃对5个有多孔硅的晶片氧化处理1小时。在该条件下氧化生成厚度不超过50埃的氧化膜。因而只在多孔硅的表面和孔壁上形成氧化硅膜，内部留下未氧化的单晶硅。
(4)5个晶片浸在1.25％HF的稀水溶液中约30分钟，用水洗去多孔硅层上形成的超薄氧化硅膜。
(5)将晶片放入CVD生长炉中，在以下条件下热处理。各晶片用变化的条件(b)生长。
(a)    温度    1100℃
       压力    80 Torr
       气体    H2，230(升/分钟)
       时间    7.5分钟
(b)    温度    1100℃
       压力    80 Torr
       气体    H2，230(升/分钟)
               SiH4可变(升/分钟)
       时间    5分钟
调节SiH4的流速使各晶片生长速率控制在2，5，10，50或140nm/分钟。
(c)    温度    900℃
       压力    80 Torr
       气体    H2/SiH2Cl2 230/0.25(升/分钟)
通过上述热处理形成厚2μm的单晶硅层。
(6)在晶片表面上形成氧化膜。用常规半导体工艺中的清洗方法化学清洗晶片和石英玻璃衬底，使晶片表面和石英玻璃表面露在氧等离子体中，并用水洗。两个表面慢慢接触到一起，使两者粘接并结合，然后在300℃热处理粘在一起的晶片2小时。
(7)抛光有多孔硅层的晶片的背面，露出衬底整个面上的全部多孔硅。将晶片浸入含HF，H2O2和乙醇的混合水溶液中约2小时，腐蚀除去多孔硅，使外延硅层转移到中间设有氧化硅的第2晶片上。
(8)由Secco腐蚀显现晶体缺陷，用Nomarskii微分干涉显微镜测试单晶硅层中的晶体缺陷密度。结果，大多数晶体缺陷是叠层缺陷，缺陷密度与热处理(b)中的生长速率有关，对于各生长速率2，5，10，50和140nm/分钟的相应缺陷密度是1×102/cm2，3×102/cm2，5×102/cm2，1.7×103/cm2和1.6×103/cm2。因此所用处理(b)中的生长速率由50减小到10nm/分钟时，叠层缺陷密度明显地下降1/3至1/15。
例7
(1)制备含硼为p型杂质、电阻率为0.01至0.02Ωcm的5个5英寸Si(100)晶片。
(2)在49％HF和乙醇(按2∶1的混合比)混合成的混合液中，放入上述Si晶片作阳极，并放入直径为5英寸的铂板作阴极，与Si晶片相对放置，涂覆Si晶片背面防止它通过溶液与铂板导电，还涂覆Si晶片边缘，露出Si晶片整个前面，使其通过溶液与铂板导电。在Si晶片与铂板之间加电流，电流密度为10mA/cm2，加电流时间为12分钟，阳极氧化Si晶片，形成厚12μm的多孔硅表面层。各晶片分别进行该阳极氧化。测试有多孔层的一个晶片的孔率，发现孔率约为20％。
(3)将晶片放入CVD生长炉内，按以下条件热处理。各晶片的生长条件(b)不同。
(a)    温度    900℃
       压力    20 Torr
       气体    H2，230(升/分钟)
       时间    7.5分钟
(b)    温度    可变
       压力    20 Torr
       气体    H2，230(升/分钟)
               SiH4 0.005(升/分钟)
       时间    5分钟
5个晶片各自的处理温度是700℃，750℃，770℃，800℃，和900℃，相应的生长速率是2，8，5.6，28，56或140nm/分钟。
(c)    温度    900℃
       压力    20 Torr
       气体    H2/SiH4 230/0.25(升/分钟)
       时间    13分钟
通过上述热处理形成厚约2μm的单晶硅层。
(4)用Secco腐蚀显现晶体缺陷，用Nomarskii微分干涉显微镜测试单晶硅层中的缺陷密度。结果，大多数晶体缺陷是叠层缺陷，缺陷密度与所用的热处理(b)中的温度有关，对于各温度900℃，800℃，770℃，750℃和700℃相应的缺陷密度是2.1×102/cm2，3.4×102/cm2，1.2×105/cm2，5×105/cm2和1.2×106/cm2。因此，热处理(b)中热处理温度从770℃升高到800℃时，叠层缺陷密度下降约1/3到1/1000。
例8
(1)制备包含硼作p型杂质，电阻率为0.01至0.02Ωcm的5个5英寸Si(100)晶片。
(2)在由49％HF和乙醇(按2∶1的混合比)混合成的混合液中，放入上述Si晶片作阳极，并放入直径为5英寸铂板作阳极，与Si晶片相对放置。涂覆Si晶片的背面，防止它通过溶液与铂板导电。还涂覆Si晶片边缘，露出Si晶片的整个前面，使其通过溶液与铂板导电。在Si晶片与铂板之间加电流，电流密度是7mA/cm2，加电流时间为12分钟，阳极氧化硅晶片，形成厚度为12μm的多孔硅表面层。各个晶片分别进行该阳极氧化。测试一个有多孔层的晶片的孔率，发现孔率约为16％。
(3)  将晶片放入CVD生长炉内，按以下条件热处理。各晶片用不同的生长条件(a)生长。
(a)    温度    900℃
       压力    20 Torr
       气体    H2，230(升/分钟)
               SiH4，可变(升/分钟)
       时间    5分钟
5个晶片中每个晶片的SiH4流速分别规定为0.005，0.01，0.05，0.1或0.5升/分钟。相应的生长速率是2.8，5.6，28，56或140nm/分钟。
(b)    温度    900℃
       压力    20 Torr
       气体    H2/SiH4，230/0.25(升/分钟)
       时间    13分钟
通过上述热处理，形成厚约2μm的单晶硅层。
(4)用Secco腐蚀显现出晶体缺陷，并用Nomarskii微分干涉显微镜测试单晶硅层中的晶体缺陷密度。结果，大多数缺陷是叠层缺陷。缺陷密度与热处理(a)中SiH4的流速有关。对于各流速0.005，0.01，0.05，0.1和0.5升/分钟相对应的缺陷密度分别是4×102/cm2，5×102/cm2，1.5×103/cm2，1.7×103/cm2和1.7×103/cm2。因此，采用的热处理(a)中SiH4的流速从0.05减小到0.01升/分钟以下时，叠层缺陷密度明显地减小1/3到1/5。
例9
(1)制含硼为p型杂质，电阻率是0.01至0.02Ωcm的3个5英寸Si(100)晶片。
(2)在由49％HF和乙醇(按2∶1的混合比)混合成的混合液中，放入Si晶片作阳极、并放入直径为5英寸的铂板作阴极，与Si晶片相对放置。涂覆Si晶片背面，防止其通过溶液与铂板导电。还涂覆Si晶片边缘，露出Si晶片的整个前面使其通过溶液与铂板导电。在Si晶片与铂板之间加电流，电流密度是10mA/cm2、加电流时间是12分钟，阳极化Si晶片，形成厚12μm的多孔硅表面层。每片晶片分别进行该阳极氧化。测试有多孔层的一个晶片的孔率，发现孔率是约20％。
(3)在氧气氛中，在400℃氧化处理两个有多孔硅的晶片1小时。在该条件下形成厚度不超过50埃的极薄氧化膜。因而，只在多孔硅的表面和孔壁上形成氧化硅膜，内部留下未氧化的单晶硅。
(4)将5个晶片浸在1.25％HF的稀水溶液中30分钟，用水洗去多孔层上形成的超薄氧化硅膜。
(5)将晶片放入CVD生长炉内，在以下条件下热处理。
(a)    温度    1120℃
       压力    80 Torr
       气体    H2，230(升/分钟)
       时间    7.5分钟
(b)    温度    1120℃
       压力    80 Torr
       气体    H2，230(升/分钟)
               SiH2Cl2，0.005(升/分钟)
       时间    5分钟
(c)    温度    900℃
       压力    80 Torr
       气体    H2/SiH2Cl2，230/0.4(升/分钟)
通过上述热处理，形成厚0.29μm的单晶硅层。
在两个晶片中的一片晶片的晶体生长中，省去热处理(b)
(6)各晶片在氢氧混合气氛中，在900℃氧化处理，形成厚200nm的氧化硅膜。
(7)用常规半导体工艺中的方法化学清洗上述晶片和第2晶片，浸入稀HF溶液中最后清洗，并用纯水漂洗，并干燥，两个晶片的表面慢慢接触在一起。由此使两个晶片粘接并整合。然后，在1180℃对粘接在一起的晶片热处理5分钟。
(8)从有多孔硅层的晶片的背面抛光晶片，露出衬底整个面上的全部多孔硅。将晶片浸入含HF，H2O2，醇类的混合水溶液中2小时，腐蚀去除多孔硅。由此，使约0.2μm厚的外延硅层转移到中间设置有氧化硅膜的第2晶片上。
(9)对该衬底在1100℃在100％的氢气中热处理4小时。
(10)用Nomarskii微分干涉显微镜仔细观察外延生长层的整个表面。不用步骤(5)中的处理(b)制成的衬底表面约有100个针孔，和认为是在用腐蚀液腐蚀氧化硅膜时腐蚀液渗入粘接界面而形成的空位。用处理(b)制成的衬底只发现两个空位。
例10
(1)制备含硼作p型杂质、电阻率是0.01至0.02Ωcm的3个5英寸Si(100)晶片。
(2)在由49％HF和乙醇(按2∶1的混合比)混合成的混合液中，放入上述Si晶片作阳极、并放入直径是5英寸的铂板作阴极，与Si晶片相对放置。涂覆Si晶片的背面防止它通过溶液与铂板导电，还涂覆Si晶片边缘，露出Si晶片的整个前面使其通过溶液与铂板导电。在硅晶片与铂板之间加电流，电流密度是7mA/cm2，加电流时间是12分钟，阳极氧化Si晶片，形成厚12μm的多孔硅表面。对各晶片分别进行该阳极氧化。测试一个有多孔层的晶片的孔率，发现孔率是16％。
(3)将晶片放入CVD生长炉内，在以下条件热处理。
(a)    温度    900℃
       压力    20 Torr
       气体    H2，230(升/分钟)
               SiH4，0.005(升/分钟)
       时间    5分钟
(b)    温度    900℃
       压力    80 Torr
       气体    H2/SiH2Cl2，230/0.4(升/分钟)
通过上述热处理，形成厚约0.30μm的单晶硅层。
在两个晶片中的一片晶片的晶体生长中，省去热处理(a)。
(4)氢氧混合气氛中，在900℃分别氧化处理两个晶片，形成厚200nm的氧化硅膜。
(5)用常规半导体工艺中的清洗方法化学清洗上述晶片和第2晶片，浸入稀HF溶液中作最后清洗。并用水漂洗，和干燥，使两个晶片的表面慢慢接触到一起。使两个晶片粘接并结合。然后，对粘接在一起的晶片在800℃热处理2小时。
(6)从有多孔硅层的晶片的背面抛光晶片，露出衬底整个面上的全部多孔硅。将晶片浸入含HF，H2O2，和醇的混合水溶液中2小时，腐蚀去除多孔硅。由此，使厚2μm的外延硅层转移到中间设有氧化硅膜的第2晶片上。
(7)对该衬底在1100℃在100％的氢气中热处理4小时。
(8)用Nomarskii微分干涉显微镜仔细观察外延硅层的整个表面。没有步骤(3)的处理(a)制成的衬底表面上有100个针孔，和认为是在用腐蚀液腐蚀氧化硅膜时腐蚀液渗入粘接界面形成的空位。用处理(b)制成的衬底只观察到两个空位。
压力    20 Torr
气体    H2/SiH2Cl2 230/0.25(升/分钟)
时间    5分钟
通过上述热处理，形成厚2μm的单晶硅层。
(9)用Secco腐蚀显现晶体缺陷，用Nomarskii微分干涉显微镜测试单晶硅层中的晶体缺陷密度。结果，大多数晶体缺陷是叠层缺陷，缺陷密度与热处理(b)中的温度有关。相对于各温度900℃，800℃，770℃，750℃和700℃各对应的缺陷密度是2.1×102/cm2，3.4×102/cm2，1.2×105/cm2，5×105/cm2和1.2×106/cm2。因此，所用的热处理(b)中温度从770℃升高到800℃时，叠层缺陷密度明显地下降约1/3到1/1000。

Claims (79)

1.半导体衬底的制造方法，衬底有多孔单晶硅层和在多孔单晶硅层上生长的无孔单晶硅层，其特征是，以控制的低生长速率生长无孔单晶硅层，使得当无孔单晶硅层生长到厚度相当于多孔单晶硅层的孔径时，晶体生长面上留下的孔的密度不大于1000/cm2。
2.按权利要求1的方法，其特征是，在生长炉内引入源气体，在多孔单晶硅层上生长无孔单晶硅层。
3.按权利要求2的方法，其特征是，源气体选自硅烷、二氯硅烷、三氯硅烷、四氯硅烷和乙硅烷。
4.按权利要求1至3中任一项的方法，其特征是，无孔单晶硅层生长之前，在非氧化气氛中加热多孔单晶硅层。
5.按权利要求4的方法，其特征是，非氧化气氛是氢气氛。
6.按权利要求4的方法，其特征是，该方法还包括生长无孔单晶硅层前除去天然氧化膜的步骤。
7.按权利要求6的方法，其特征是，生长速率不大于20nm/分钟。
8.按权利要求4的方法，其特征是，生长速率不大于20nm/分钟。
9.按权利要求5的方法，其特征是，该方法还包括在无孔单晶硅层生长之前除去天然氧化膜的步骤。
10.按权利要求5的方法，其特征是，生长速率不大于20nm/分钟。
11.按权利要求9的方法，其特征是，生长速率不大于20nm/分钟。
12.按权利要求1至3中任一项的方法，其特征是，该方法还包括生长无孔单晶硅层前除去天然氧化膜的步骤。
13.按权利要求12的方法，其特征是，生长速率不大于20nm/分钟。
14.按权利要求1至3中任一项的方法，其特征是，该方法还包括以下步骤：在多孔单晶硅层的孔壁上形成超薄膜，在生长无孔单晶硅层前除去多孔单晶硅层的外表面上的氧化膜。
15.按权利要求14的方法，其特征是，生长速率不大于20nm/分钟。
16.按权利要求1至3中任一项的方法，其特征是，该方法还包括以下工艺步骤：在多孔单晶硅层的孔壁上形成超薄膜，除去多孔单晶硅层表面上的氧化膜，在无孔单晶硅层生长之前，在氢气中热处理多孔单晶硅层。
17.按权利要求16的方法，其特征是，生长速率不大于20nm/分钟。
18.按权利要求1至3中任一项的方法，其特征是，生长速率不大于20nm/分钟。
19.按权利要求2的方法，其特征是，无孔单晶层生长过程中，将多孔单晶硅层加热到900℃以上。
20.按权利要求1的方法，其特征是，孔径是多孔单晶硅层的最大孔径。
21.半导体衬底的制造方法，衬底有在其上生长的多孔单晶硅层和无孔单晶硅层，其特征是，首先以控制的低生长速率生成无孔单晶硅层，当无孔单晶硅层生长到厚度相当于多孔单晶硅层的孔径时，晶体生长面上留下的孔的密度不大于1000/cm2，之后按提高了的生长速率生长无孔单晶硅层。
22.按权利要求21的方法，其特征是，在生长炉内，引入源气体，在多孔单晶硅层上生长无孔单晶硅层。
23.按权利要求22的方法，其特征是，源气选自硅烷，二氯硅烷，三氯硅烷，四氯硅烷和乙硅烷。
24.按权利要求21至23之任何一项的方法，其特征是，在生长无孔单晶硅层前，在非氧化气氛中加热多孔单晶硅层。
25.按权利要求24的方法，其特征是，非氧化气氛是氢气氛。
26.按权利要求24的方法，其特征是，该方法还包括在无孔单晶硅层生长前除去天然氧化膜的步骤。
27.按权利要求26的方法，其特征是，生长速率不大于20nm/分钟。
28.按权利要求24的方法，其特征是，生长速率不大于20nm/分钟。
29.按权利要求25的方法，其特征是，该方法还包括在生长无孔单晶硅层前除去天然氧化膜的步骤。
30.按权利要求25的方法，其特征是，生长速率不大于20nm/分钟。
31.按权利要求29的方法，其特征是，生长速率不大于20nm/分钟。
32.按权利要求21至23中任一项的方法，其特征是，该方法还包括在生长无孔单晶硅层前除去天然氧化膜的步骤。
33.按权利要求32的方法，其特征是，生长速率不大于20nm/分钟。
34.按权利要求21至23中任一项的方法，其特征是，该方法还包括以下步骤：在多孔单晶硅层的孔壁上形成超薄膜，在生长无孔单晶硅层前，除去多孔单晶硅层外表面上的氧化膜。
35.按权利要求34的方法，其特征是，生长速率不大于20nm/分钟。
36.按权利要求21至23中任一项的方法，其特征是，该方法还包括以下步骤：在多孔单晶硅层的孔壁上形成超薄膜，除去多孔单晶硅层表面上的氧化膜，在无孔单晶硅层生长前在氢气氛中热处理多孔单晶硅层。
37.按权利要求36的方法，其特征是，生长速率不大于20nm/分钟。
38.按权利要求21至23中任一项的方法，其特征是，生长速率不大于20nm/分钟。
39.按权利要求22的方法，其特征是，无孔单晶硅层生长中，将多孔单晶硅层加热到900℃以上。
40.按权利要求21的方法，其特征是，孔径是多孔单晶硅层的最大孔径。
41.半导体衬底的制造方法，包括以下步骤：设置具有生长于其上的多孔单晶硅层和无孔单晶硅层的第1部件；第1部件的无孔硅层叠放在第2部件上，第1与第2部件之间有设置于第1和第2部件至少一叠放面上的绝缘层；腐蚀除去多孔单晶硅层，其特征是，按控制的低生长速率生长无孔单晶硅层，当无孔单晶硅层生长到厚度相当于多孔单晶硅层的孔径时，晶体生长面上留下的孔的密度不大于1000/cm2。
42.按权利要求41的方法，其特征是，在生长炉内，引入源气，在多孔单晶硅层上生长无孔单晶硅层。
43.按权利要求42的方法，其特征是，源气选自硅烷，二氯硅烷，三氯硅烷、四氯硅烷和乙硅烷。
44.按权利要求41至43中任一项的方法，其特征是，在生长无孔单晶硅层前，在非氧化气氛中加热多孔单晶硅层。
45.按权利要求44的方法，其特征是，非氧化气氛是氢气氛。
46.按权利要求44的方法，其特征是，该方法还包括在无孔单晶硅层生长前除去天然氧化膜的步骤。
47.按权利要求46的方法，其特征是，生长速率不大于20nm/分钟。
48.按权利要求44的方法，其特征是，生长速率不大于20nm/分钟。
49.按权利要求45的方法，其特征是，该方法还包括在无孔单晶硅层生长前除去天然氧化膜的步骤。
50.按权利要求45的方法，其特征是，生长速率不大于20nm/分钟。
51.按权利要求49的方法，其特征是，生长速率不大于20nm/分钟。
52.按权利要求41至43中任一项的方法，其特征是，该方法还包括在无孔单晶硅层生长前除去天然氧化膜的步骤。
53.按权利要求52的方法，其特征是，生长速率不大于20nm/分钟。
54.按权利要求41至43中任一项的方法，其特征是，该方法还包括以下工艺步骤：在多孔单晶硅层的孔壁上形成超薄膜，在生长无孔单晶硅层前除去多孔单晶硅层外表面上的氧化膜。
55.按权利要求54的方法，其特征是，生长速度不大于20nm/分钟。
56.按权利要求41至43中任一项的方法，其特征是，该方法还包括以下步骤：在多孔单晶硅层的孔壁上形成超薄膜，除去多孔单晶硅层表面上的氧化膜，在生长无孔单晶硅层前，在氢气氛中热处理多孔单晶硅层。
57.按权利要求56的方法，其特征是，生长速率不大于20nm/分钟。
58.按权利要求41至43中任一项的方法，其特征是，生长速率不大于20nm/分钟。
59.按权利要求42的方法，其特征是，在无孔单晶硅层生长过程中，将多孔单晶硅层加热到900℃以上。
60.按权利要求41的方法，其特征是，孔径是多孔单晶硅层的最大孔径。
61.按权利要求41的方法，其特征是，在第1部件上形成绝缘层。
62.按权利要求61的方法，其特征是，热氧化无孔单晶硅层表面，形成绝缘层。
63.按权利要求61或62的方法，其特征是，第2部件是单晶硅衬底。
64.按权利要求63的方法，其特征是，在第2部件的叠放面上形成氧化层。
65.按权利要求63的方法，其特征是，第2部件的叠放面由单晶硅构成。
66.按权利要求61或62的方法，其特征是，第2部件用玻璃制造。
67.按权利要求41的方法，其特征是，在第2部件上形成绝缘层。
68.按权利要求67的方法，其特征是，热氧化单晶硅衬底，形成绝缘层。
69.按权利要求67的方法，其特征是，绝缘层构成玻璃衬底。
70.按权利要求67至69中任一项的方法，其特征是，第1部件的叠放面由无孔单晶硅层构成。
71.半导体衬底的制造方法，包括以下步骤，设置具有形成在其上的多孔单晶硅层和无孔单晶硅层的第1部件，将第1部件的无孔单晶硅层叠放在第2部件上，第1与第2部件之间有设置于第1和第2部件至少一个叠放面上的绝缘层，腐蚀除去多孔单晶硅层，其特征是，按控制的低生长速率生长无孔单晶硅层。使得当无孔单晶硅层生长到厚度相当于多孔单晶硅层的孔径时晶体生长面上留下的孔的密度不大于1000/cm2。然后，以增大了的生长速率生长无孔单晶硅层。
72.一种半导体衬底，有形成在其上的多孔单晶硅层和无孔单晶硅层，无孔单晶硅层中的晶体缺陷密度小于1000/cm2。
73.按权利要求72的半导体衬底，其特征是，无孔单晶硅层的层厚均匀性在±4％之内。
74.按权利要求72的半导体衬底，其特征是，晶体缺陷是叠层缺陷。
75.按权利要求72的半导体衬底，其特征是，无孔单晶硅层的表面粗糙度不大于0.5nm。
76.按权利要求72的半导体衬底，其特征是，无孔单晶硅层无针孔。
77.按权利要求72的半导体衬底，其特征是，无孔单晶硅层是(001)晶面取向。
78.按权利要求72的半导体衬底，其特征是，多孔单晶硅层的孔率不大于50％。
79.一种半导体衬底，有形成于其上的绝缘层和无孔单晶硅层，无孔单晶硅层中的晶体缺陷密度小于1000/cm2，层厚均匀性在±4％之内。
CN96112241A 1995-07-21 1996-07-19 半导体衬底及其制造方法 Expired - Fee Related CN1076861C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18551095 1995-07-21
JP185510/95 1995-07-21
JP185510/1995 1995-07-21

Publications (2)

Publication Number Publication Date
CN1156899A true CN1156899A (zh) 1997-08-13
CN1076861C CN1076861C (zh) 2001-12-26

Family

ID=16172053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96112241A Expired - Fee Related CN1076861C (zh) 1995-07-21 1996-07-19 半导体衬底及其制造方法

Country Status (8)

Country Link
US (1) US6136684A (zh)
EP (1) EP0755068B1 (zh)
KR (1) KR100270889B1 (zh)
CN (1) CN1076861C (zh)
DE (1) DE69628505T2 (zh)
MY (1) MY113505A (zh)
SG (1) SG64393A1 (zh)
TW (1) TW499718B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362263A (zh) * 2014-10-31 2015-02-18 华南理工大学 用于柔性显示器件制备的柔性薄膜衬底与基板分离工艺

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE275761T1 (de) * 1997-03-26 2004-09-15 Canon Kk Halbleitersubstrat und verfahren zu dessen herstellung
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
EP0996967B1 (de) * 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
DE69930700T2 (de) 1998-09-04 2006-11-09 Canon K.K. Halbleitersubstrat und Verfahren zu seiner Herstellung
EP0996145A3 (en) * 1998-09-04 2000-11-08 Canon Kabushiki Kaisha Process for producing semiconductor substrate
TW465101B (en) * 1998-09-04 2001-11-21 Canon Kk Semiconductor substrate and method for producing the same
KR20010083771A (ko) * 1998-12-28 2001-09-01 와다 다다시 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
US6589883B2 (en) * 2000-03-29 2003-07-08 Georgia Tech Research Corporation Enhancement, stabilization and metallization of porous silicon
AU2001269477A1 (en) * 2000-07-06 2002-01-21 Asahi Kasei Kabushiki Kaisha Molecule detecting sensor
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
US6771010B2 (en) 2001-04-30 2004-08-03 Hewlett-Packard Development Company, L.P. Silicon emitter with low porosity heavily doped contact layer
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7677254B2 (en) * 2003-10-27 2010-03-16 Philip Morris Usa Inc. Reduction of carbon monoxide and nitric oxide in smoking articles using iron oxynitride
DE102004030612B3 (de) * 2004-06-24 2006-04-20 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
JP4958797B2 (ja) * 2005-02-24 2012-06-20 ソイテック ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
JP7247902B2 (ja) * 2020-01-10 2023-03-29 信越半導体株式会社 エピタキシャルウェーハの製造方法
FR3128056B1 (fr) * 2021-10-07 2023-10-27 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
WO2023057700A1 (fr) * 2021-10-07 2023-04-13 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2660064B2 (ja) * 1988-10-02 1997-10-08 キヤノン株式会社 結晶物品及びその形成方法
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
DE69133004T2 (de) * 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
JP2923700B2 (ja) * 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5198071A (en) * 1991-11-25 1993-03-30 Applied Materials, Inc. Process for inhibiting slip and microcracking while forming epitaxial layer on semiconductor wafer
DE69333619T2 (de) * 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US5386142A (en) * 1993-05-07 1995-01-31 Kulite Semiconductor Products, Inc. Semiconductor structures having environmentally isolated elements and method for making the same
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362263A (zh) * 2014-10-31 2015-02-18 华南理工大学 用于柔性显示器件制备的柔性薄膜衬底与基板分离工艺

Also Published As

Publication number Publication date
CN1076861C (zh) 2001-12-26
TW499718B (en) 2002-08-21
EP0755068B1 (en) 2003-06-04
KR100270889B1 (ko) 2000-12-01
SG64393A1 (en) 1999-04-27
MY113505A (en) 2002-03-30
US6136684A (en) 2000-10-24
EP0755068A3 (en) 1997-04-16
DE69628505D1 (de) 2003-07-10
KR970008331A (ko) 1997-02-24
EP0755068A2 (en) 1997-01-22
DE69628505T2 (de) 2004-05-06

Similar Documents

Publication Publication Date Title
CN1076861C (zh) 半导体衬底及其制造方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1127120C (zh) 半导体衬底及其制造方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1152187A (zh) 半导体基片及其制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1123915C (zh) 半导体制品的制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1135601C (zh) 半导体衬底的制造方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1250945A (zh) 半导体基片及其制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1188898C (zh) 生产半导体部件的方法和生产太阳能电池的方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1225500A (zh) 半导体产品及其制造方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1245971A (zh) 半导体衬底及其制备方法
CN1319252A (zh) 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20011226

Termination date: 20140719

EXPY Termination of patent right or utility model