CN1173466C - 插入器和用于操作插入器以产生多个插入器电流的方法 - Google Patents

插入器和用于操作插入器以产生多个插入器电流的方法 Download PDF

Info

Publication number
CN1173466C
CN1173466C CNB008184631A CN00818463A CN1173466C CN 1173466 C CN1173466 C CN 1173466C CN B008184631 A CNB008184631 A CN B008184631A CN 00818463 A CN00818463 A CN 00818463A CN 1173466 C CN1173466 C CN 1173466C
Authority
CN
China
Prior art keywords
inserter
transistor
row
current
qps1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008184631A
Other languages
English (en)
Other versions
CN1423858A (zh
Inventor
������
巴里·吉尔伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23850248&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1173466(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1423858A publication Critical patent/CN1423858A/zh
Application granted granted Critical
Publication of CN1173466C publication Critical patent/CN1173466C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/24Frequency-independent attenuators

Abstract

插入器利用两排晶体管在低电源电压的界限内产生多个插入器电流。第一排晶体管被欠驱动,从而产生多个浅高斯型函数的部分切换电流。然后,部分切换电流由第二排晶体管空间放大,以减小相邻晶体管间的电流重叠。由两个控制信号的差比例驱动第一排晶体管,从而消除由不精确的电阻和电流源导致的误差。偏置运算放大器检测插入器电流并伺服第一排晶体管,从而把插入器电流调节到由温度补偿的参考电压确定的值。因此,偏置运算放大器自动补偿了整个插入器的器件中的温度变化和制造的不确定性。电流发生器利用电流镜电路和电流复制技术抵消晶体管的共基极短路电流放大倍数α效应,从而由低电源电压产生精确的比例驱动电流。

Description

插入器和用于操作插入器以产生多个插入器电流的方法
技术领域
本发明一般涉及插入器(interpolator),特别涉及具有两排晶体管和比例控制的插入器。
背景技术
采用连续插入衰减器的可变增益放大器包括衰减器网络、一系列跨导(gm)级、插入器、主放大器和相关的支持电路。衰减器接收输入信号并在一系列抽头点产生一系列逐渐衰减的信号。每个gm级连接到抽头点中的一个以接收衰减信号中的一个。gm级的输出连接到一起并连接到主放大器,从而整个输出信号是所有gm级的输出信号的和。插入器响应一控制信号引导gm级的偏置电流,由此,当选择最高增益时,最接近衰减器的输入端的gm级被激活,其它gm级被完全关闭。当增益降低时,插入器将偏置电流引导到离衰减器的输入端较远的gm级上,从而选择接收被逐渐衰减的输入信号的gm级。
在美国专利Nos.5,684,431和5,077,541中公开了具有连续插入衰减器的可变增益放大器使用的插入器的一些例子,上述两个专利与本申请具有同一个发明人。在美国专利No.5,432,478中公开的插入器的另一个例子也具有与本申请相同的发明人。
发明内容
本发明的一个方面提供一种插入器,包括:
第一排晶体管,响应一公共控制信号,使得当该控制信号从其范围的一端扫描到另一端时,晶体管依次导通然后截止以便产生相应的切换电流,相邻晶体管对控制信号的切换响应重叠,使得多个相邻晶体管在控制信号的一个给定值产生所述切换电流。
其特征在于,所述第一排晶体管在所述控制信号的全范围不完全导通,并且提供第二排晶体管分别连接到第一排晶体管,以从其接收切换电流并对此响应而产生相应的插入器电流,第二排晶体管的切换响应减小了来自第二排的相邻晶体管的插入器电流相对于控制信号的重叠,其中
第一排晶体管(QPS1-n)的发射极在第一发射极节点(E1)连接在一起;
第二排晶体管(Q1-Qn)的发射极在第二发射极节点(E2)连接在一起;
第二排中的每个晶体管(Q1-Qn)的基极连接到第一排(QPS1-n)中相应晶体管的集电极,以接收切换电流(IPS1-n)中相应的一个。
本发明的另一个方面提供一种操作一个插入器以产生多个插入器电流的方法,该插入器包括:
第一排晶体管,被连接以接收一公共控制信号,该方法包括以下步骤:把该控制信号从其范围的一端扫描到另一端,以把晶体管依次导通然后截止以便产生相应的切换电流,相邻晶体管对控制信号的切换响应重叠,使得多个相邻晶体管在控制信号的一个给定值产生所述切换电流,
其特征在于,所述控制信号不完全导通第一排晶体管中的每一个,并且包括把切换电流接收到第二排晶体管中的步骤,第二排晶体管分别连接到第一排晶体管,以对其响应而分别产生所述插入器电流,第二排晶体管的切换响应减小了来自第二排的相邻晶体管的插入器电流相对于控制信号的重叠。
EP-A2-0317758公开了一种可控延迟电路,其以可调延迟方式响应于一个输入信号的状态变化而改变状态,该延迟由一个控制信号调节。一系列缓冲器产生多个延迟信号,这些延迟信号响应于输入信号的状态变化在不同时间改变状态。放大器放大该输入和每个延迟信号以产生多个输出电流,这些输出电流被相加以提供一个通过负载电阻的负载电流,从而提供负载电阻两端的输出电压。根据控制信号调节每个放大器的增益,使得至少一个并且不多于两个放大器具有非零增益。延迟电路提供的延迟由放大器的相对增益确定。
附图说明
图1为根据本发明构造的插入器的第一实施例的原理图。
图2示出了由根据本发明的示范性的10个晶体管的排的部分切换晶体管产生的部分切换电流的图形。
图3示出了对应于图2所示的部分切换电流并由根据本发明的第二排的10个晶体管产生的最终插入器输出电流的图形。
图4示出了根据本发明构造的部分切换插入器层的实施例的更详细的原理图。
图5为根据本发明构造的插入器的实际实施例的简化原理图。
图6为根据本发明构造的精确比例电流发生器的简化原理图。
图7示出了图6电路的更详细的原理图,并说明了根据本发明产生参考电流的技术。
图8为根据本发明的用于插入器的换向开关和设置点接口的实施例的原理图。
图9是根据本发明的换向开关的实施例的原理图。
图10是适用于图9的换向开关电路的根据本发明的插入器层的实施例的原理图。
具体实施方式
本发明提供用于改进插入器的工作的多种技术。本发明的第一方面是用两排晶体管产生插入器电流。施加到第一排晶体管的电压为小幅度信号,并由此,该部分产生一组部分切换电流。即,它们具有与相邻的晶体管产生的电流极大重叠的浅高斯型函数。部分切换电流随后由第二排晶体管进行“空间放大”。该过程减少与相邻晶体管电流的重叠。采用两排晶体管的优点是可以在整个插入器的所有部分使用低电源电压。
本发明的另一个主要方面是用两个控制电流成比例地驱动第一排晶体管。这改进了插入器的精度,因为插入器电流的质心位置仅由这两个电流的比例确定,而与第一插入器层中的特定“定标(scaling)”(可能具有由不精确的电阻和电流源产生的误差)无关。
本发明另外的方面是采用偏置伺服环路,以限定最终插入器输出电流的值。误差放大器检测总的插入器电流并偏置第一排晶体管,从而将插入器电流调节到由参考电压确定的准确值。参考电压一般与绝对温度(PTAT)成比例,以稳定由插入器电流驱动的单元的gm。偏置伺服环路自动补偿整个插入器的器件中的温度变化和制造误差。例如,偏置运算放大器可以补偿可能在第一和第二排晶体管之间耦合的电流镜晶体管的低的共发射极短路电流放大倍数β。
本发明的再一个方面是一种利用高精度电流镜电路和电流复制技术的精确电流发生器,以抵消共基极短路电流放大倍数α和初期电压效应,从而由低电源电压产生精确的比例驱动电流。
图1是根据本发明构造的插入器的第一实施例的原理图。图1所示的插入器包括具有第一排n个晶体管QPS1、QPS2、…QPSn的第一层和具有第二排n个晶体管Q1、Q2、…Qn的第二层。第一层包括多个(n-1)连接在相邻晶体管的基极之间的基极电阻RB、多个(n-2)连接到第一排晶体管的基极以为其提供电流IB的电流源以及连接到发射极节点E1的电流源IE1,该节点为第一排晶体管的发射极的公共连接点。如下所述,本发明可以由具有不同器件极性的不同数量(n)的晶体管,并且采用CMOS而不是双极型器件来实现。
响应于差分地加在端子A和B两端的控制电压VAB,第一排晶体管QPS1、QPS2、…QPSn分别产生多个电流IPS1、IPS2、…IPSn。当该控制电压由其范围的一端扫描到另一端时,在第一排中的晶体管由插入器的一端开始依次部分导通然后截止,以便将电流IE1依次引入不同的晶体管。在相邻的晶体管之间有一定重叠,并由此电流IE1以变化的量在电流IPS1、IPS2、…IPSn之间分配。这导致了被描述为当控制电压上下变化时沿衰减器来回移动的“质心”。即,IE1的最大电导按与电压VAB的线性关系从左到右移动。
在现有技术的插入器中,IBRB大小合适,IE1流入的n个晶体管完全切换。这要求电压VAB有相当大的峰值摆动,但这在2.7伏的供电电压的限制下是无法满足的。
但是,在图1的电路中,不是用足够的电压驱动第一层以使第一排晶体管在导通和截止之间完全切换,而是把第一排晶体管欠驱动,从而产生甚至是部分切换的电流IPS1、IPS2、…IPSn。即,电流IPS1、IPS2、…IPSn的每一个的高斯型函数(为控制电压的函数)与晶体管完全切换的插入器相比非常浅和宽。因此,第一层被称为部分切换插入器层。
由于第一排晶体管的欠驱动,质心从插入器的一端移到另一端所需要的总驱动电压降低了。例如,尽管八级插入器由一端到另一端完全切换一般需要大约5伏,但是根据本发明的可以部分切换的12级插入器所需要的总控制电压摆幅大约仅为1.5伏。
但是,如果部分切换电流IPS1、IPS2、…IPSn用于驱动一个采用连续插入衰减器的可变增益放大器的gm级,由于部分切换电流的电流脉冲重叠得太多,将不能清楚的将一个gm级从其它gm级中选择出来。
因此,引入一个第二层以“空间放大”该部分切换电流。第二层包括多个连接在第一排晶体管的集电极和电源公共端GND之间的电阻RLE以首先将部分切换电流转换为电压。每一个第二排晶体管Q1、Q2、…Qn的基极连接到相对应的第一排晶体管的一个集电极。第二排晶体管的发射极一起连接到发射极节点E2,该节点接收来自连接到其上的第二电流源的电流IE2。最终插入器输出电流I1、I2、…In分别在Q1、Q2、…Qn的集电极产生。
以负载电阻RLE两端的电压工作的第二排晶体管的跨导引起空间放大,减少了相邻晶体管之间的电流重叠。即,插入器电流I1、I2、…In的形状与部分切换电流IPS1、IPS2、…IPSn相比被拉长和变窄,成为窄高斯型。图2示出了10级部分切换晶体管排的部分切换电流IPS1、IPS2、…IPSn,参考图2可以更好的理解空间放大,图3示出了相应的插入器电流I1、I2、…In。图2和图3所示的电流被显示为如下面所述的与端子A和B之间的控制电压有关的电压设置点信号VSET的函数。如图2和图3所示,根据本发明的两层插入器产生具有所要求的高斯形状和最佳重叠的插入器电流,并且在低电源电压的界限内实现。
图4示出了根据本发明构造的具有比例响应的部分切换插入器层的实施例的详细的原理图。利用其发射极一起连接到用于接收电流IE1的发射极节点E1的第一排NPN晶体管QPS1、QPS2、…QPSn实现图4的电路。多个n电流源由PNP晶体管QCS1、QCS2、…QCSn实现,每一个PNP晶体管的发射极通过电阻RE连接到正电源VPOS上,并且其集电极连接到第一排中的一个晶体管的基极上。电流源晶体管QCS1、QCS2、…QCSn的基极连接在一起,并连接到PNP晶体管Q55的发射极。Q55的集电极接地,并且其基极连接到发射极节点E1。
图4电路的重要特征是第一排晶体管的输入端A和B由电流(1+X)IX和(1-X)IX成比例地驱动,其中X是在+1和-1之间变化的无量纲的调制系数,而IX是固定电流。在没有比例驱动的情况下,基极电阻RB和电流IB的乘积确定了系统对于电压VAB的定标灵敏度。因此,精度依赖于RB和IB的绝对值。但是,通过采用电流模式比例技术,系统进行响应,使得插入器电流的质心只由限定互补电流的无量纲系数X确定,而不是由RB、IB或甚至IX确定。然后,如下所述,绝对定标可以引入到产生电流(1+X)IX和(1-X)IX的电流发生器中。
在工作中,电流IE1、(1+X)IX和(1-X)IX将节点E1的电压拉低,导致晶体管Q55驱动电流源晶体管QCS1、QCS2、…QCSn成为导通,直到电流(1+X)IX和(1-X)IX被n个电流源晶体管完全吸收。因为(1+X)IX+(1-X)IX为2IX,所以每个电流IB稳定在值2IX/n。
当调制系数X=0时,并且对于n为奇数的示例性的情况,在第一排中间的晶体管的基极比其它所有晶体管的电压更高,并由此,最大电流流过中间的晶体管。因此,作用的质心位于插入器的中间,在相邻的晶体管中流过较小的电流。RB的值决定部分切换过程的强烈程度。当RB增加时,中间的晶体管比其它晶体管吸收更多的IE1。但是,RB并不影响质心的位置。(如果n为偶数,当X=0时,中间两个晶体管的基极电压相同,并且有效质心位于中间两个晶体管之间的位置。)
在极端的情况下,当X=1时,等于2IX的电流全部由A端流过,QPSn的基极电位最高,与第一排中的任何其它晶体管相比,IE1的更多的部分流过QPSn,从而使质心一直移动到插入器的右手端。此外,质心的位置与RV、IB或IX的值无关,只与调制系数X的值有关。同样地,当X=-1时,质心移动到网络的左手端。质心的位置是调制系数X的线性函数。
图5是根据本发明构造的插入器的实际实施例的简化原理图。图5的电路适用于提供高质量NPN晶体管(但PNP晶体管的质量稍差)的制造工艺。因此,第一和第二排晶体管都由NPN晶体管制造,并通过精度较低的PNP电流镜连接到一起。
图5的电路包括第一层,该层大部分与图4所示的相同,但发射极节点E1不是连接到电流源IE1,而是连接到偏置放大器12的输出端,以接收用于设置通过节点E1电流的驱动信号DRV,如下所述。
图5的电路还包括与图1非常类似的第二层,但发射极节点E2通过电阻REE连接到GND。电阻RLE连接到节点14,节点14通过电阻R1和二极管D1连接到GND。部分切换电流IPS1、IPS2、…IPSn通过由晶体管对QA1/QB1、QA2/QB2、…QAn/QBn形成的电流镜耦合到第二排晶体管的基极。射极跟随器晶体管可选地串联在每个电流镜和第二排的对应晶体管的基极之间,以防止插入器电流的形状依赖于第二排中NPN晶体管的共发射极短路电流放大倍数β。
大体上为跨导放大器的偏置运算放大器12的非反相输入端连接到节点E2,以检测最终插入器电流I1、I2、…In的总和IE2。放大器12的反相输入端接收参考电压VPTT。该电压通常为PTAT,并决定用在插入放大器部分中的gm单元的跨导。放大器12驱动第一层的发射极节点E1,以将电流IE2的值调节到精确值VPTT/REE。因此,建立起用于插入器电流的明确的值,而与器件的偏差无关。采用图5所示的偏置伺服原理的另一个优点是自动补偿PNP电流镜晶体管有限的共发射极短路电流放大倍数β。
如果比例驱动电流(1+X)IX和(1-X)IX相对于温度是稳定的,则第一层的部分切换作用的强度将随温度变化。
如果图5的插入器用于驱动采用连续插入衰减器的可变增益放大器的gm级,可以调节参考电压VPTT以补偿gm级中的两个额外影响。首先,将校正加到VPTT上,以补偿在gm级中的差分晶体管的欧姆电阻值。这可以通过利用一个包含与gm级中所用晶体管的欧姆电阻的非理想性相同的晶体管的参考单元所产生的VPTT来实现。其次,校正VPTT以补偿第二排晶体管的有限的共发射极短路电流放大倍数β,以及gm级中的差分晶体管的发射极和集电极之间的共基极短路电流放大倍数α。
图6是根据本发明用于产生比例电流(1+X)IX和(1-X)IX的精确电流发生器的第一实施例的原理图。图6的电路包括其发射极通过电阻R10连接到GND的晶体管Q10。运算放大器15在其非反相输入端接收设定点电压VSET。运算放大器15的反相输入端连接到Q10的发射极,并且运算放大器15的输出连接到Q10的基极,以便输入电压VSET在R10上复制,从而在Q10的发射极中产生相应的电流。然后,该电流被Q10的共基极短路电流放大倍数α减小并在Q10的集电极成为第一输出电流(1+X)IX
晶体管Q11和电阻R11与Q10和R10并联,以复制第一输出电流。把Q11的集电极的该复制电流与由电流源22产生的参考电流IPEF相加。Q11的集电极也连接到高增益电流镜16的输入端。电流镜输出第二输出电流(1-X)IX
当输入VSET为零时,Q10和Q11截止,通过电流镜提供所有的REF作为IOP端的输出电流。随着VSET的增加,通过Q10的电流也增加,并提供到第一输出端IOP,而通过Q11的电流从电流镜中分流了IREF的增长量,从而减小了到IOP的第二输出电流。
因为输出是成比例的,所以只要Q10的共基极短路电流放大倍数α在通过具有相同的共基极短路电流放大倍数α的Q11的相反支路被复制,Q10的共基极短路电流放大倍数α是不重要的。但是,电流镜16必须具有很高的增益(即,必须不受电流放大倍数β的影响),以避免将额外的误差引入第二输出电流。参考电流IREF也应当为Q11的共基极短路电流放大倍数α而进行校正。
因此,图6所示的电路提供了精确的比例电流对,并只要求比完全差分结构所要求的更低电源电压。
图7示出了图6的电路的更详细的实施例的原理图,并说明了根据本发明产生参考电流IREF的技术。电流镜16由晶体管Q15、Q16和Q17实现。参考电流IREF由包括晶体管Q12和Q13以及负反馈电阻R12和R13的电流镜产生。预偏置电流源连接到Q12和Q13的基极,以提供Q12和Q13所需的大部分基极电流IPB。剩余的基极电流由其输入端连接到Q12和Q13的集电极的运算放大器18提供,从而抵消运算放大器输入电流的影响。因此,流过Q12和Q13的电流被精确地平衡。
输入到由Q12和Q13形成的电流镜的参考电流由其发射极通过R14与GND相连的晶体管Q14提供。电阻R14与R10和R11的阻值相同。晶体管Q14的基极由另一个运算放大器20驱动,该运算放大器20在其非反相输入端接收参考电压VREF,并且其反相输入端连接到Q14的发射极。因此,R14两端的电压被强制等于VREF,为电流发生器并由此为上述的插入器引入定标。Q14的共基极短路电流放大倍数α与Q10和Q11的相同,因此,为Q11的共基极短路电流放大倍数α自动校正了IREF
在一些应用中,能够响应VSET的变化切换输出电流(1+X)IX和(1-X)IX的变化方向是非常有用的。可以通过采用在插入器和设置点接口之间的换向开关来实现。在图8中示出了实现换向开关的一个方案,其中插入器24和设置点接口26以简化形式示出。换向开关包括由一切换控制电压VSW驱动的一层NPN晶体管QA到QD,从而当外侧的晶体管QA和QD导通时,输出电流(1+X)IX和(1-X)IX被分别引导到插入器的IOP和ION。当内侧的晶体管QB和QC导通时,输出电流被分别引导到插入器的ION和IOP。当VSW足够大时(>180mV),这些电流的切换基本上是完全的。
图8所示的晶体管QA-QD的方案是切换两个电流的方向的众所周知的方法,但是存在至少两个主要问题。首先,晶体管层吸收过量的电源电压。其次,晶体管QA-QD的共基极短路电流放大倍数α使电路的精度降低了大约几个百分点。
图9中示出了根据本发明的用于由设置点接口切换输出电流的方向的电路的实施例的原理图,说明了用于由设置点接口切换电流方向的更好的技术。图9的电路包括一层PNP晶体管QE、QF、QG和QH。QE和QG的发射极连接到插入器24的IOP,同时QF和QH的发射极连接到插入器的ION。QE和QF的集电极连接到设置点接口26的IOP,而QG和QH的集电极连接到设置点接口的ION。图9的电路还包括四个电流源28、30、32和34,它们中的每一个分别连接到相应的QE-QH的基极中的一个,以提供能够开或关的基极驱动电流IE、IF、IG和IH
根据所希望的电流流动方向,通过使IE和IH或IF和IG打开来引导设置点接口的输出电流。通过打开IE和IH并关闭IF和IG,由设置点接口的IOP和ION端流出的电流分别被引入到插入器的IOP和ION端。同样,通过打开IF和IG并关闭IE和IH,由设置点接口的IOP和ION端流出的电流分别被引入到插入器的ION和IOP端。当所设计的电流源打开时,电流IE、IF、IG和IH分别使它们相应的晶体管深度饱和,因此,它们吸收非常小的电源电压。另一个优点是因为流过每个晶体管的集电极的电流流过其发射极,不再有共基极短路电流放大倍数α的损失。当电流引导晶体管QE-QH由绝缘体上硅(SOI)器件实现时,当消除器件饱和时,衬底的额外电流引起误差。
图10是根据本发明构造的部分切换插入器层的另一个实施例的原理图,在其中说明了根据本发明的另一个改进。如果在图4的插入器层中直接应用图9的换向开关电路,基极电流IE、IF、IG和IH会将误差引入到比例电流(1+X)IX和(1-X)IX中。图10的电路与图4的电路类似,除了外侧电阻RE现在由具有RE/2阻值的电阻代替,并且外侧电流源晶体管QCS1和QCSn具有是其它具有发射极区“e”的电流源晶体管两倍大小的发射极区“2e”。在图4的电路中,每个电阻RE流过的电流等于IREF/n。因此,如果图9中的电流IE、IF、IG和IH等于IREF/n+2,在图10的电路中的外侧电流源电阻可通过图9的QE-QH吸收基极电流,而不影响图10中的部分切换晶体管QPS1-QPSn排的工作。在优选的实施例中,图9中的电流源28-34和图6中的22连接到一个公共参考电路,从而电流IE、IF、IG和IH与IREF具有相似的特性。
虽然这里所说的实施例采用双极结型晶体管(BJT)来实现,也可以采用其它器件。这里所用的术语晶体管是指任何具有用于控制电流流动的控制输入端的器件。因此,术语“基极”是指BJT的基极以及场效应晶体管(FET)的栅极。其它的BJT晶体管的特殊术语也理解为是指其他类型的控制器件的相应部件,例如,公共发射极节点是指公共源极节点,集电极对应于漏极等。
以本发明的优选实施例介绍和说明了发明原理,显然在安排和细节上可以对本发明进行修改而不脱离其原理。我声明所有的修改和变型均落入本发明的精神和范围中。

Claims (26)

1.一种插入器,包括:
第一排晶体管(QPS1-QPSn),响应一公共控制信号,使得当该控制信号从其范围的一端扫描到另一端时,晶体管(QPS1-QPSn)依次导通然后截止以便产生相应的切换电流(IPS1-IPSn),相邻晶体管(QPS1-QPSn)对控制信号的切换响应重叠,使得多个相邻晶体管在控制信号的一个给定值产生所述切换电流(IPS1-IPSn),
其特征在于,所述第一排晶体管(QPS1-QPSn)在所述控制信号的全范围不完全导通,并且提供第二排晶体管(Q1-Qn)分别连接到第一排晶体管(QPS1-QPSn),以从其接收切换电流并对此响应而产生相应的插入器电流(I1-In),第二排晶体管(Q1-Qn)的切换响应减小了来自第二排的相邻晶体管(Q1-Qn)的插入器电流(I1-In)相对于控制信号的重叠,其中
第一排晶体管(QPS1-n)的发射极在第一发射极节点(E1)连接在一起;
第二排晶体管(Q1-Qn)的发射极在第二发射极节点(E2)连接在一起;
第二排中的每个晶体管(Q1-Qn)的基极连接到第一排(QPS1-n)中相应晶体管的集电极,以接收切换电流(IPS1-n)中相应的一个。
2.根据权利要求1的插入器,还包括连接到第一排晶体管(QPS1-QPSn)的用于产生作为比例信号的控制信号的电流发生器(IE1)。
3.根据权利要求1的插入器,还包括连接在第一和第二排晶体管(QPS1-n;Q1-n)之间的一系列电流镜(QA1-n,QB1-n),
其中第二排中每个晶体管(Q1-Qn)的基极通过电流镜(QA1-n,QB1-n)中的一个连接到第一排中相应晶体管(QPS1-n)的集电极。
4.根据权利要求1的插入器,还包括连接到第一和第二排晶体管(QPS1-n;Q1-n)以驱动第一排晶体管(QPS1-n)的放大器电路(12),从而调节插入器电流(I1-In)。
5.根据权利要求4的插入器,其中放大器电路(12)适于为温度变化补偿插入器电流(I1-In)。
6.根据权利要求4的插入器,其中放大器电路(12)适于为多个连接以接收插入器电流(I1-In)的跨导级的欧姆电阻补偿插入器电流(I1-In)。
7.根据权利要求4的插入器,其中放大器电路(12)适于为第二排晶体管(QA1-n)的增益补偿插入器电流。
8.根据权利要求1的插入器,其中:
第一排晶体管(QPS1-n)是第一插入器层的一部分;
第一插入器层还包括:
多个基极电阻(RB),其中在第一排(QPS1-n)中的相邻晶体管的基极通过其中一个基极电阻(RB)连接在一起;以及
多个可变电流源(QCS1-n),每个电流源(QCS1-n)连接到第一排(QPS1-n)中一个对应的晶体管的基极。
9.根据权利要求8的插入器,还包括连接到第一发射极节点(E1)的电流源(IE1)。
10.根据权利要求9的插入器,其中:
多个可变电流源(QCS1-n)包括其基极连接在一起的多个电流源晶体管;以及
第一插入器层还包括连接在电流源晶体管(QCS1-n)的基极之间的基极驱动晶体管(Q55),以响应在第一发射极节点(E1)收到的驱动信号。
11.根据权利要求1的插入器,其中:
第二排晶体管(Q1-Qn)是第二插入器层的一部分。
12.根据权利要求11的插入器,还包括多个电流镜(QA1-n,QB1-n),其中第二排中每个晶体管(Q1-Qn)的基极通过电流镜(QA1-n,QB1-n)中的一个连接到第一排中相应晶体管(QPS1-n)的集电极。
13.根据权利要求11的插入器,还包括多个射极跟随器晶体管,其中射极跟随器晶体管中的一个串联连接在第二排中每个晶体管(Q1-Qn)的基极和第一排中相应晶体管(QPS1-n)的集电极之间。
14.根据权利要求11的插入器,其中第二插入器层还包括多个电阻(RLE),每个电阻连接在第二排中晶体管(Q1-Qn)之一的基极和第二发射极节点(E2)之间。
15.根据权利要求11的插入器,还包括连接到第二发射极节点(E2)的电流源(IE2)。
16.根据权利要求8的插入器,其中:
第二排晶体管(Q1-Qn)是第二插入器层的一部分;
插入器还包括具有连接到第二排晶体管(Q1-Qn)以检测插入器电流(I1-In)的第一输入端以及连接到第一插入器层用于响应插入器电流(I1-In)控制切换电流(IPS1n)的输出端(DRV)的放大器(12),从而调节插入器电流(I1-In)。
17.根据权利要求16的插入器,其中放大器(12)包括连接以接收与绝对温度成比例的参考电压(VPTT)的第二输入端。
18.根据权利要求17的插入器,其中校正参考电压(VPTT)以补偿被连接以接收插入器电流(I1-In)的多个跨导级的欧姆电阻。
19.根据权利要求17的插入器,其中校正参考电压(VPTT)以补偿第二排晶体管(Q1-Qn)的增益。
20.根据权利要求17的插入器,其中放大器的输出端(DRV)连接到第一发射极节点(E1)。
21.一种操作一个插入器以产生多个插入器电流的方法,插入器包括:
第一排晶体管(QPS1-QPSn),被连接以接收一公共控制信号,该方法包括以下步骤:把该控制信号从其范围的一端扫描到另一端,以把晶体管(QPS1-n)依次导通然后截止以便产生相应的切换电流(IPS1-IPSn),相邻晶体管(QPS1-n)对控制信号的切换响应重叠,使得多个相邻晶体管在控制信号的一个给定值产生所述切换电流(IPS1-IPSn),
其特征在于,所述控制信号不完全导通第一排晶体管(QPS1-QPSn)中的每一个,并且包括把切换电流(IPS1-n)接收到第二排晶体管(Q1-Qn)中的步骤,第二排晶体管分别连接到第一排晶体管(QPS1-n),以对其响应而分别产生所述插入器电流(I1-In),第二排晶体管(Q1-Qn)的切换响应减小了来自第二排的相邻晶体管(Q1-Qn)的插入器电流(I1-In)相对于控制信号的重叠。
22.根据权利要求21的方法,还包括产生作为比例信号的控制信号。
23.根据权利要求21的方法,还包括:
检测插入器电流(I1-In);以及
响应插入器电流(I1-n)控制该切换电流(IPS1-n),从而调节插入器电流(I1-n)。
24.根据权利要求23的方法,还包括为温度变化补偿插入器电流(I1-n)。
25.根据权利要求23的方法,还包括为用于接收插入器电流(I1-n)的多个gm级的欧姆电阻补偿插入器电流(I1-n)。
26.根据权利要求21的方法,其中第一排晶体管(QPS1-n)的发射极在第一发射极节点(E1)连接在一起;在第一排中的相邻晶体管(QPS1-n)的基极通过多个基极电阻(RB)中相应的基极电阻连接在一起;并且提供多个电流源(QCS1-n),连接到第一排中对应的晶体管(QPS1-n)的基极。
CNB008184631A 1999-12-17 2000-12-14 插入器和用于操作插入器以产生多个插入器电流的方法 Expired - Fee Related CN1173466C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/466,050 1999-12-17
US09/466,050 US6489849B1 (en) 1999-12-17 1999-12-17 Interpolator having dual transistor ranks and ratiometric control

Publications (2)

Publication Number Publication Date
CN1423858A CN1423858A (zh) 2003-06-11
CN1173466C true CN1173466C (zh) 2004-10-27

Family

ID=23850248

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008184631A Expired - Fee Related CN1173466C (zh) 1999-12-17 2000-12-14 插入器和用于操作插入器以产生多个插入器电流的方法

Country Status (5)

Country Link
US (2) US6489849B1 (zh)
EP (1) EP1249069B1 (zh)
CN (1) CN1173466C (zh)
DE (1) DE60009158D1 (zh)
WO (1) WO2001045252A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489849B1 (en) * 1999-12-17 2002-12-03 Analog Devices, Inc. Interpolator having dual transistor ranks and ratiometric control
KR100433409B1 (ko) * 2002-03-07 2004-05-31 삼성전자주식회사 트랜스 컨덕터의 튜닝회로
US7382190B2 (en) * 2003-07-07 2008-06-03 Analog Devices, Inc. Variable attenuation system having continuous input steering
US7088179B2 (en) * 2003-09-15 2006-08-08 Analog Devices, Inc. Single-ended input, differential output low noise amplifier
US7196577B2 (en) * 2003-10-14 2007-03-27 Analog Devices, Inc. Amplifier with capacitor selection
US7323933B2 (en) * 2005-04-07 2008-01-29 Analog Devices, Inc. Vector modulator having attenuators with continuous input steering
US7259620B2 (en) * 2005-06-27 2007-08-21 Linear Technology Corporation Wide dynamic range switching variable gain amplifier and control
US7262661B2 (en) * 2005-06-27 2007-08-28 Linear Technology Corporation Variable gain amplifier with temperature compensation and gain linearity enhancement
US7268608B2 (en) 2005-08-18 2007-09-11 Linear Technology Corporation Wideband squaring cell
TWI300287B (en) * 2006-01-27 2008-08-21 Novatek Microelectronics Corp Operational transconductance amplifier
WO2008143895A2 (en) 2007-05-14 2008-11-27 Hittite Microwave Corporation Rf detector with crest factor measurement
US7863985B1 (en) * 2009-07-29 2011-01-04 Texas Instruments Incorporation High frequency amplifier linearization technique
US10574247B1 (en) 2018-09-14 2020-02-25 Analog Devices Global Unlimited Company Digital-to-analog converter transfer function modification
CN114236336B (zh) * 2021-12-08 2024-02-13 成都海光微电子技术有限公司 一种三极管放大倍数检测电路、方法及传感器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797586A (en) 1987-11-25 1989-01-10 Tektronix, Inc. Controllable delay circuit
US5077541A (en) 1990-08-14 1991-12-31 Analog Devices, Inc. Variable-gain amplifier controlled by an analog signal and having a large dynamic range
US5432478A (en) 1994-01-21 1995-07-11 Analog Devices, Inc. Linear interpolation circuit
US5684431A (en) 1995-12-13 1997-11-04 Analog Devices Differential-input single-supply variable gain amplifier having linear-in-dB gain control
US6084472A (en) * 1997-12-15 2000-07-04 Analog Devices, Inc. Multi-tanh triplet with optimal biasing
US6489849B1 (en) * 1999-12-17 2002-12-03 Analog Devices, Inc. Interpolator having dual transistor ranks and ratiometric control

Also Published As

Publication number Publication date
WO2001045252A2 (en) 2001-06-21
EP1249069B1 (en) 2004-03-17
CN1423858A (zh) 2003-06-11
DE60009158D1 (de) 2004-04-22
US6489849B1 (en) 2002-12-03
US7362177B2 (en) 2008-04-22
EP1249069A2 (en) 2002-10-16
WO2001045252A3 (en) 2002-01-24
US20030137354A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
CN1173466C (zh) 插入器和用于操作插入器以产生多个插入器电流的方法
US7782139B2 (en) Input stage
JPH06500440A (ja) アナログ信号によって制御され広いダイナミックレンジを持つ可変利得増幅器
US7205845B2 (en) Amplifier circuit for converting the current signal from an optical receiving element into a voltage signal
US5432478A (en) Linear interpolation circuit
US5642078A (en) Amplifier having frequency compensation by gain degeneration
CN1848671A (zh) 可变增益差分放大器
US5065055A (en) Method and apparatus for high-speed bi-CMOS differential amplifier with controlled output voltage swing
CN1541443A (zh) 施加复制增益胞元之开放回路可变增益放大器
CN1028395C (zh) 可调节放大器电路
NL193076C (nl) Versterkerregelketen.
US5351012A (en) Low input resistance current-mode feedback operational amplifier input stage
DE2638801A1 (de) Kleinsignaltransistorverstaerker
US6753732B1 (en) Accurate, wide-band, low-noise variable-gain amplifier structures and gain control methods
US7218654B2 (en) Eye diagram improving method for laser transmitter
KR100188367B1 (ko) 넓은 동적 범위를 갖는 버퍼 회로
EP0309365B1 (fr) Source de courant ajustable et convertisseur numérique/analogique à auto-calibration utilisant une telle source
CN1585126A (zh) 半导体集成电路以及信号发送接收系统
GB2245787A (en) Reducing distortion and increasing bandwidth in push-pull amplifier
US4868429A (en) Circuit arrangement for generating a limited current
JPH07176964A (ja) 利得制御装置
US20090051428A1 (en) Agc circuit
KR20000064979A (ko) 적응 출력 임피던스를 가지는 라인 구동기
WO1991012665A1 (en) Ecl circuit with single-ended and differential inputs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041027

Termination date: 20191214

CF01 Termination of patent right due to non-payment of annual fee