CN1174473C - 层状超晶格材料和abo3型金属氧化物材料的制备方法 - Google Patents

层状超晶格材料和abo3型金属氧化物材料的制备方法 Download PDF

Info

Publication number
CN1174473C
CN1174473C CNB988075822A CN98807582A CN1174473C CN 1174473 C CN1174473 C CN 1174473C CN B988075822 A CNB988075822 A CN B988075822A CN 98807582 A CN98807582 A CN 98807582A CN 1174473 C CN1174473 C CN 1174473C
Authority
CN
China
Prior art keywords
precursor
oxygen
substrate
film
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988075822A
Other languages
English (en)
Other versions
CN1265224A (zh
Inventor
ض�
贡特尔·申德勒
瓦尔特·哈特纳
卡洛斯·马聚雷
纳瑞恩·索拉亚潘
��������ķ������
维克拉姆·乔西
F���±�����
格雷·F·德本威克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Symetrix Corp
Original Assignee
Siemens AG
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Symetrix Corp filed Critical Siemens AG
Publication of CN1265224A publication Critical patent/CN1265224A/zh
Application granted granted Critical
Publication of CN1174473C publication Critical patent/CN1174473C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208Oxides, e.g. ceramics
    • C23C18/1216Metal oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225Deposition of multilayers of inorganic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125Process of deposition of the inorganic material
    • C23C18/1275Process of deposition of the inorganic material performed under inert atmosphere
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125Process of deposition of the inorganic material
    • C23C18/1283Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125Process of deposition of the inorganic material
    • C23C18/1295Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Abstract

将含金属的液体前体涂覆(87)在第一电极(28、58)上,在160℃的第一温度和260℃的第二温度下,在空气中干燥(88、89),在氧气中在300℃RTP焙烧(90),在氮气中在650℃RTP焙烧(91),并且在氮气中在800℃退火(93)以形成钽酸锶铋层状超晶格材料(30、60)。淀积第二电极(32、77),然后使该元件形成图案(95)以便构成电容器(16、72),在氮气中,在800℃进行第二退火(96)。或者可以在氧气中,在600℃或更低的温度下进行第二退火。以这种方式可以制备层状超晶格材料的高电性能薄膜(30、60),而无需高温氧气退火。

Description

层状超晶格材料和ABO3型金属氧化物材料的制备方法
1.技术领域
本发明涉及制备层状超晶格材料和ABO3型金属氧化物的方法,更确切地,涉及可以在高温下,不暴露在氧气中的条件下提供高极化强度和低疲劳性的铁电集成电路元件和低漏电流高介电常数的集成电路元件的制备方法。
2.背景技术
30多年来已知,如果可以制备利用铁电材料极化性能的存储器,那么这样的存储器是非挥发性的,具有高的密度,以及具有许多其它优点。例如,参见授权给William D.Miller等的美国专利5,046,043。同样已知高介电常数材料代替常规存储器例如DRAM’s的二氧化硅可以获得更致密的存储器。例如,参见NEC公司的欧洲专利申请序列号0 415 751 A1。因此,多年来进行了大量的研究以获得具有适合的铁电性能和适合的高介电常数性能的材料。然而,直至最近,还没有人发现一种具有使它适合于制备实用的铁电存储器或具有适当高的介电常数的介电存储器的铁电性能或高介电常数性能的材料。所有具有适当高的极化性的铁电材料易疲劳,并且大多数具有适当高的介电常数的介电材料具有非常高的漏电流性。
1996年5月21日授权的美国专利5,519,234公开了层状超晶格材料,例如钽酸锶铋,与现有技术中最好的材料相比在铁电应用中具有优良的性能,并具有高介电常数与低漏电流率。1995年7月18日授权的美国专利5434,102和1995年11月21日授权的5,468,684描述了将这些物质集成到实用集成电路中的方法。1996年4月16日授权的美国专利5,508,226公开了其中使用约700℃的低温退火的制备层状超晶格材料的方法。
上述专利中描述的制备层状超晶格材料的方法和所有的其它现有技术均包括高温氧气退火,例如在高于600℃的温度下在氧气中退火。根据所有的与制备层状超晶格材料有关的现有技术,需要在氧气中进行高温退火来获得在集成电路中使用这些材料时所需的高极化性和其它电性能。例如,参见美国专利5,508,226。根据现有技术,这是因为在这些专利中使用的层状超晶格材料均是复合氧化物,并且需要氧气以确保在制备过程中不会产生氧空位缺陷。
虽然采用氧气中高温退火的制备方法制备用于集成电路的具有优良电性能的层状超晶格材料,但是它们对许多常规集成电路材料具有明显有害作用。例如,材料如在集成电路中通常作为导电体的聚硅酮和钛在这样的退火中氧化并且成为绝缘体。这在它们不希望的区域中形成薄电容器,在高温下暴露在氧气中也可以在集成电路中使用的许多材料中产生缺陷。
现有技术试图通过使层状超晶格材料与晶体管和其它敏感性常规集成电路元件分离的装置结构来避免高温氧气退火的这些有害作用。例如,1995年11月21日授权的美国专利5,468,684将层状超晶格材料电容器布置在远离导电体的厚保护涂层上。然而,这导致集成电路不如相反情况下的致密。其它现有技术使用阻挡层,试图避免破坏敏感集成电路元件,但是阻挡层也易于被高温氧化退火破坏。因此,非常希望具有一种层状超晶格材料制备方法,其用于制备高质量的电装置而无需使用高温氧气退火。
3.技术方案
本发明提供一种制备层状超晶格材料和ABO3型金属氧化物化合物的薄膜的方法,该方法包括:提供基底和前体,该前体含有在加热该前体时自发形成材料之一的有效量的金属部分;将前体涂覆在基底上以形成前体膜;并且在600℃至900℃的温度下,在无氧气氛中加热前体膜以便在基底上形成金属氧化物的固体薄膜。优选,加热步骤包括在500至850℃的温度下快速热处理前体。优选,气氛包括氮,快速热处理的温度约是650℃,快速热处理进行约30秒。优选,加热步骤包括在约700℃至900℃,在惰性气氛中退火。优选,退火步骤包括在氮气气氛中,在约800℃的温度下退火约30分钟。优选基底包括第一电极,并且该方法进一步包括在退火步骤之后,在金属氧化物上形成第二电极以形成电容器,随后在300至900℃下在无氧气氛中进行第二退火。优选第二退火的温度约是800℃,并且在氮气气氛中进行。或者,第二退火在氧气中在600℃进行。优选,金属氧化物包括层状超晶格材料,更优选是钽酸锶铋。优选该方法进一步包括在包括氧气的气氛下,在200℃至最高达500℃的温度下快速热处理前体膜的步骤。优选,该方法也包括在140至320℃的温度下,在空气中干燥前体膜的步骤。优选,该材料形成集成电路存储器的一部分。优选存储器是选自DRAMs和铁电FETs的存储器。
另一方面,本发明提供一种制备选自层状超晶格化合物和ABO3型化合物的金属氧化物的方法:提供基底和前体,该前体含有在加热前体时同时形成金属氧化物之一的有效量的金属部分;将前体涂覆在基底上;干燥前体以形成固体薄膜;以及在不暴露在氧气的条件下和在600℃或更高的温度下加热基底上的固体薄膜以便在基底上形成所述的材料;优选,加热步骤包括在500至850℃的温度下快速热处理固体薄膜。优选,加热步骤也包括在约700℃至900℃下使固体薄膜退火。优选基底包括第一电极,并且该方法进一步包括在退火步骤之后,在材料上形成第二电极以形成电容器,随后在300至900℃下在无氧气氛中进行第二退火。优选,该材料形成集成电路存储器的一部分。优选存储器是选自DRAMs和铁电FETs的存储器。
上述优选方法仅在600℃或更低的温度下将包括材料的集成电路暴露在氧气下,仍然形成具有优良电性能的层状超晶格材料。例如,所制备的铁电层状超晶格材料的极强度2Pr高于20微库仑/平方厘米和在常规DRAM存储器操作时在1至5伏特上测量的漏电流低于10-8安培/厘米。显然,使用这种无氧的高温退火方法可以制备极化强度高于任何现有技术中的SrBi2Ta2O9电容器的SrBi2Ta2O9电容器。当结合附图阅读时,从下面的描述中,本发明的许多其它特征、目的和优点将更清楚。
附图的简要说明
附图1是制备本发明薄膜材料的方法的优选实施方案的流程图;
附图2是晶片的顶视图,在该晶片上示出了高度放大的按照本发明方法制备的薄膜电容器;
附图3是沿线3-3所取的附图2的部分剖视图,表示按照附图1的方法制备的薄膜电容器元件。
附图4是采用本发明方法制备的集成电路的部分剖视图。
附图5表示根据附图1的方法制备的一般钽酸锶铋薄膜电容器在1、3、5和8伏特下的磁滞曲线;
附图6表示与测量附图5的磁滞曲线相同的薄膜电容器样品的极化强度和矫顽磁场疲劳曲线。
附图7表示附图5和附图6样品的漏电流和施加电压的关系图;和
附图8表示根据附图1的方法制备的另一钽酸锶铋薄膜电容器在1、3、5和8伏特下的磁滞曲线。
             优选实施方案的详细描述
1、概述
注意附图2和3,其表示含多个电容器12、14、16等的晶片10。附图2是晶片10的顶视图,在该晶片上示出了按照本发明方法制备的极大放大的薄膜电容器12、14、16等。附图3是通过线3-3等分电容器16获得的附图2的部分剖视图。参照附图3,晶片10包括基底22、绝缘层24、有助于下一层的薄粘结层26、电极28、与二氧化硅24粘附,铁电/高介电常数材料30和另一电极32。在淀积层24、26、28、30和32之后,蚀刻晶片降低至层28以形成单独电容器12、14、16等,其通过底电极28连接。本发明主要涉及制备铁电或高介电常数材料层30,优选层状超晶格材料的方法,但是该材料也可以是铁电和/或介电ABO3型金属氧化物,例如钛酸铅锆(PZT)或钛酸钡锶(BST)。层状超晶格材料,其也可以称作层状超晶格化合物,包括下列金属的复合氧化物,例如锶、钙、钡、铋、镉、铅、钛、钽、钨、铌、锆、铋、钪、钇、镧、锑、铬和铊,它们能自发形成层状超晶格,即包括明显不同亚晶格的交替层的晶体晶格。词组“材料”或“化合物”专门与术语“层状超晶格”一起使用来表示层状超晶格材料是一种单一材料或单一化合物,从而使这些材料与复合材料区别开,所述复合材料是由几种不同材料的交替层组成的杂结构。通常,每一种层状超晶格材料将包括二种或多种上述金属;例如钡、铋和铌形成层状超晶格材料铌酸钡铋,BaBi2Nb2O9。材料30可以是一种介电材料、铁电材料或者这二者。如果是介电材料,那么电容器16是介电电容器,如果材料30是铁电材料,那么电容器16是铁电电容器。层状超晶格材料可以更一般地归结为下列公式:
( 1 ) - - - A 1 w 1 + a 1 A 2 w 2 + a 2 · · · Aj wj + aj S 1 x 1 + s 1 S 2 x 2 + s 2 · · · B 1 y 1 + b 1 B 2 y 2 + b 2 · · · Bl yl + bl Q z - 2 ,
其中A1、A2…Aj表示钙钛矿物结构中的A格点元素,它们可以是诸如锶、钙、钡、铋、铅及其它元素;S1、S2…Sk表示超晶格生成元素,它通常是铋,但也可能是诸如钇、钪、镧、锑、铬、铊及其它+3价元素物质;B1、B2…Bl表示钙钛矿物结构中的B格点元素,它们可以是诸如钛、钽、铪、铌、锆等元素;而Q表示阴离子,通常是氧,但也可以是其它元素,例如氟、氯及这些元素的混合物如氟氧化物、氯氧化物等。分子式(1)中的上角标表示相应元素的价,下角标表示一克分子化合物中该物质的克分子数,或者用单位晶格表示是指该元素在单位晶格中的平均原子数。下角标可以是整数或分数。也即,分子式(1)包含单位晶格在整个材料中可能有的变化情况,例如对于Sr0.75Ba0.25Bi2Ta2O9,平均来说,75%的情形是Sr为A位原子,而25%的情形是Ba为A位原子。如果化合物中只有一种A位元素,则该元素由“A1”元素表示,而W2…Wj全都为零。如果化合物中只有一种B位元素,则该元素由“B1”元素表示,而y2…y1全都为零,对于超晶格生成元素也是类似的。通常情况是化合物中有一种A位元素、一种超晶格生成元素以及一种或二种B位元素,虽然由于本发明为了希望涵括任一晶格处的元素和超晶格生成元素都可以是多种元素的情况,而把分子式(1)写成了更一般的形式。Z值可以由下式求得:
(2)(a1w1+a2W2...+ajwj)+(s1×1+s2×2...+sk×k)+(b1y1+b2y2...+bjyj)=2z.
分子式(1)包括了所有三种在1996年5月21日申请的美国专利5,519,234公开的Smolenskii类型的化合物。层状超晶格材料不包括适合于分子式(1)的每一种材料,但是仅包括那些自己能自发地形成具有不同交替层的晶体结构。
应该明白这里术语层状超晶格材料也包括掺杂层状超晶格材料。也就是说,分子式(1)中包括的所有材料均可以掺杂各种不同的材料,例如硅、锗、铀、锆、锡或铪。例如,钽酸锶铋可以掺杂各种不同的元素,如下式所示:
(2)(Sr1-xM1x)Bi2(Nb1-yM2y)O9+αM30
其中M1可以是Ca、Ba、Mg或Pb,M2可以是Ta、Bi或Sb,同时x和y是0至1的数,优选0≤x≤0.2,0≤y≤0.2,M3可以是Si、Ge、U、Zr、Sn或Hf,优选0≤α≤0.05。该式中所包括的材料也包括在这里使用的术语层状超晶格材料中。
类似地,在层状超晶格材料中可以加入相对少量的第二组分,并所获得的材料将仍然在本发明的范围中。例如,可以在钽酸锶铋中加入少量式ABO3的含氧八面体材料,如下式所示:
(3)(1-x)SrBi2Ta2O9+xABO3
其中A可以是Bi、Sr、Ca、Mg、Pb、Y、Ba、Sn和Ln;B可以是Ti、Zr、Hf、Mn、Ni、Fe和Co;x是0至1的数,优选0≤x≤0.2。
同样,层状超晶格材料可以用少量ABO3组分和掺杂剂这二者进行改性。例如,本发明也考虑下式材料:
(4)(1-x)SrBi2Ta2O9+xABO3+αMeO
这里A可以是Bi、Sb、Yh和Ln;B是Nb、Ta和Bi;Me是Si、Ge、U、Ti、Sn和Zr,x是0至1的数,优选0≤x≤0.2。
ABO3型金属氧化物是一组众所周知的铁电和高介电常数材料。例如参见Franco Jona和G.Shirane《铁电晶体》(FerroelectricCrystals),Dover Publication,N.Y.,第108页。
附图4表示例如使用本发明制备的使铁电/高介电常数电容器72集成到DRAM存储器单元50以形成集成电路70的实施例。存储器单元50包括硅基底51、氧化场区域54和二个相互连接的电元件,晶体管71和铁电转换电容器72。晶体管71包括门极73,源极74、漏极75和门极绝缘层76。电容器72包括第一电极58,铁电/高介电常数材料60和第二电极77。绝缘层例如56,在除晶体管71的漏极75与电容器72的第一电极58相连接的地方之外,使这二个元件71和72分离。电触点,例如47和78,使元件71和72与集成电路70的其它部分发生电连接。1995年11月14日申请的美国专利5,466,629给出了附图4所示集成电路存储器单元的全部制备过程的实例。应该理解附图2、3、4描述的电容器12、14、16等和集成电路70并不意味着真正电元器件的任何特定部分的实际剖视图,但是,仅是与其它可能性相比更清楚和充分描述本发明的结构和方法的理想化图。
本发明描述具有由钽酸锶铋制成的层30的电容器12、14、16的制备和测试。然而,应该明白,所描述的是示范性的特定方法和电元件;本发明也考虑到附图3和4中的层30、60可以由任何层状超晶格材料或ABO3型金属氧化物来制备。本发明的方法也可以存在许多其它例如本申请中未包括的实施方案,并且可以在许多其它与上述电容器例如12、14、16等和集成电路70不同的电元件中使用该方法和材料。例如,本发明的方法可用于制备铁电场效应晶体管(FET),例如附图4中的晶体管71。在该实施方案中,材料76是铁电材料,存储器单元50不包括电容器72。也就是说,如现有技术已知的,改变其状态以存储信息的活性元件是铁电FET71。也应该注意到,本公开文本中,“基底”一词可按其狭义和广义的含义来使用。在狭义上,基底是指通常称作基底的特定硅片22,在该基底上制备举例描述的电元件。在广义上,它是指任何材料、物体或在其上可以形成其它层的材料。在该意义上,例如,层22、24、26和28包括用于层状超晶格材料层30的基底18。
在本公开文本中频繁使用的术语是“化学计量”或“化学计量的”。使用时,使用化学计量的通常表示前体溶液和最终的层状超晶格膜之间的关系。“化学计量的前体”是一种这样的前体,即在前体中各种不同金属的相对比例与在最终层状超晶格薄膜30中所希望的同一种金属的比例相同。该比例是由最终薄膜30的分子式规定的。
2、制备方法的详细描述
现在更详细地描述本发明,附图1是根据本发明制备层状超晶格材料或ABO3型金属氧化物的薄膜,例如30和60,以及并入材料30和60的元件,例如10和70,的方法的优选实例的流程图。首先应该研究该优选方法的每一步骤,然后给出该方法的实例。该方法的第一步骤是制备前体,P1、P2、P3等。在优选的实施方案中,前体是其中溶解有包含金属氧化物30的金属化合物的液体。然后在步骤81中混合该前体,混合前体在步骤82中蒸馏。然后是溶剂控制和/或浓度控制步骤83。通常该步骤在时间上明显分开的二个阶段中进行。在第一阶段,将混合前体溶解在合适的溶剂中并浓缩,以便获得长的储存时间。仅在使用之前,调节溶剂和浓度以使由该方法获得的电元件最佳。最终的前体包括在前体干燥和退火时自发形成所需层状超晶格材料或ABO3型金属氧化物有效量的金属部分。
与溶剂和浓度控制步骤83平行,制备基底18。如果基底是金属化基底,例如基底18,那么在步骤85A中通过形成层22、24、26和28而获得基底,然后在步骤86A中焙烧基底。如果基底是非金属化的基底,例如硅或砷化镓单晶,那么在步骤85B中获得基底,并在步骤86B中脱水。在步骤87中,使用前体涂覆基底。虽然可以采用一种例如1995年10月10日申请的美国专利5,456,945中描述的喷雾淀积法或者浸渍或其它合适的涂覆方法,但是在下面讨论的实例中,通过旋涂技术来形成涂层。然后在步骤88和89中干燥涂覆的基底,然后在步骤90和91中,在RTP(快速热处理机)单元中焙烧。如果未获得层30的所需厚度,那么,如92处所示,多次重复涂覆、干燥、RTP焙烧步骤87、88、90和91这一系列步骤直至形成所需厚度。然后在步骤93中使晶片10退火,在步骤94中,通过溅射或其它适合方法淀积顶电极或第二电极32。然后在步骤95中,通过离子研磨、化学蚀刻或其它合适方法形成电容器16。随后,在步骤96中进行第二或最后退火步骤。如果附图2中所示的当然元件是所需的最终结果,那么便完成了该方法,然而,在附图4所示的集成电路的情况下,随后是完成步骤97,例如接触金属化、封顶等。正如下面讨论的一样,对于每一个元件,并不是上述所有步骤均是必需的:一些步骤是可选择的,另一些步骤仅用于特定的层状超晶格材料。本发明的特征是淀积金属氧化物30、60之后的加热步骤,即干燥步骤88和89,RTA焙烧步骤90和91,第一退火步骤93和最终退火步骤96,所有的步骤在约600℃或更低,优选400℃和更低的温度下,在氧化气氛中进行,或者加热在无氧气氛,优选氮气氛中,在高于600℃的温度下进行。使用在600℃或更高的温度下在无氧气氛中制备层状超晶格化合物的方法也是本发明的特征。
在1995年6月13日授权的美国专利5,423,285中详细讨论了优选的前体溶液和其在步骤80中的制备。某种层状超晶格材料,例如钽酸锶铋的前体选择在商业上可从Kojundo Chemical LaboratoryCo.Ltd.购得,No.1-28 5Chome,Chiyoda,Saitama Pref.Japan。通常使金属或金属化合物与羧酸例如2-乙基己酸反应来制备在合适溶剂例如二甲苯中溶解的金属己酸盐。除乙基己酸外,当与金属化合时适合于前体的其它金属有机酸酯是乙酸酯和乙酰丙酮化物。对于一些金属,例如钛,前体金属化合物可以包括金属醇盐,例如2-甲氧基乙醇钛。其它可以与金属化合和作为前体化合物使用的醇盐包括甲醇盐、乙醇盐、正丙醇盐、异丙醇盐、正丁醇盐、叔丁醇盐、2-甲氧基乙醇盐和2-乙氧基乙醇盐。前体金属化合物优选溶解在沸点高于水沸点,即高于100℃的溶剂中。这,与制备前提中的优选在115℃或更高的温度下进行的加热步骤相结合,获得基本上无水的前提。二甲苯溶剂可用于处理大多数金属。对于高电正性元素,溶剂优选包括2-甲氧基乙醇或乙酸正丁酯。一些可以使用的溶剂连同它们的沸点列举如下:醇,例如1-丁醇(117℃)、1-戊醇(117℃)、2-戊醇(119℃)、1-己醇(157℃)、2-己醇(136℃)、3-己醇(135℃)、2-乙基-1-丁醇(146℃)、2-甲氧基乙醇(124℃)、2-乙氧基乙醇(135℃)和2-甲基-1-戊醇(148℃);酮类,例如2-己酮(甲基丁基酮)(127℃)、4-甲基-2-戊酮(甲基异丁基酮)(118℃)、3-庚酮(丁基乙基酮)(123℃)和环己酮(156℃);酯类,例如乙酸丁酯(127℃)、乙酸2-甲氧基乙酯(145℃)就乙酸2-乙氧基乙酯(156℃);醚类,例如2-甲氧基乙醚(162℃)和2-乙氧基乙醚(190℃);以及芳族烃,例如二甲苯(138至143℃)、甲苯(111℃)和乙基苯(136℃)。
单个金属的前体可以分开制备,然后混合,但是,通常在同一容器中一起制备,并且在制备时进行混合。混合之后,蒸馏前体溶液以除去水和前体不希望的杂质和制备过程中的副产物,然而如果前体和溶剂可以足够纯的状态获得,那么可以省略蒸馏步骤81。然后在步骤83中,调节溶剂的类型和浓度,以获得即可涂覆用的涂料,或者获得能够长期储存的前体。例如如果溶剂控制步骤是制备具有长储存时间的溶液,那么仅在涂覆之前,进行另一调节以使薄膜最佳。在美国专利5,423,285中详细讨论了制备长期储存和制备高质量膜的调节方法。这些包括溶剂交换步骤和/或加入助溶剂以提供一种与储存前体的溶剂相比膜质量更好的溶剂。
在步骤85A和86B中,或者步骤85B和86B中,提供和制备用于涂覆的基底。几乎可以使用任何将支撑薄膜和这里描述的材料和方法相适应的基底。这样的一些基底包括附加有或无集成电路和/或金属化层的氧化或非氧化的硅或砷化镓半导体晶片、硅或玻璃板和其它电元件碎片。本公开文本中元件的实例是,包括硅晶片22,约5000埃厚的二氧化硅层24、粘结层26,优选厚度为200至500埃的钛或二氧化钛,以及厚度约为2000埃的铂电极。基底的制备详细描述在上述美国专利5,423,285中,这里将不再重复。虽然在所讨论的实施例中使用的铂,即具有钛粘结层26的铂电极28、具有二氧化钛粘结层的铂或铂本身是金属化的,但是也可以使用许多其它的导体例如钌、LSCOx(氧化镧锶钴)、具有钽粘结层的铂、钨、钼、铬、镍或这些金属的合金和氮化钛。虽然可以使用其它的金属化方法,但是溅射或真空淀积是优选的淀积方法。在金属化方法中加热基底对于提高粘结性是有利的。已经发现,为了使薄膜30的电性能最佳化通常需要预焙烧金属化基底。预焙烧步骤86A包括在涂覆步骤87之前,在500至1000℃的温度下,优选650℃下,在优选浓度为20至100%的氧气气氛中焙烧。优选在扩散炉中焙烧晶片10。基底预焙烧步骤86A从基底表面除去水和有机杂质。更重要地,预焙烧通过预焙烧的退火作用和粘结层26金属的部分氧化和互扩散降低金属层28的内部应力。所有的这些提高了基底18和层状超晶格膜30之间的粘结力,并使剥离性降至最低。此外,如果粘结层26是过渡金属,那么部分氧化使金属在化学上更稳定。因此穿过铂层28渗入层状超晶格层30的流动原子的数目戏剧性地降低,并且由于扩散离子层状超晶格层30结晶成光滑晶体,无任何缺陷。如果基底不是金属化的,那么在较低温度下使硅或其它晶片脱水。
为了清楚起见,已经分别和线性地讨论了前体混合、蒸馏、溶剂控制和浓度控制步骤81、82和83。然而,根据前体是被储存或立即使用,这些步骤可以合并和/或根据所使用的特定液体以不同的顺序进行。例如,蒸馏通常是溶剂浓度控制的一部分,以及用于除去不需要的副产物,因此通常这二种功能一起进行。在另一实施例中,混合和溶剂控制通常在相同的物理操作中进行,例如以预定的顺序在前体溶液中加入特定的反应剂和溶剂。在第三实施例中,在制备前体的整个过程中,可以重复几次混合、蒸馏以及溶剂和浓度控制这些步骤。
然后在基底18上涂覆已混合、蒸馏和调节的前体溶液。优选通过旋涂方法进行涂覆。优选的前体溶液浓度是0.01至0.50M(摩尔/升),优选旋转速度是500至50000rpm。
旋涂方法和喷雾淀积方法除去一些溶剂,但是在涂覆之后保留一些溶剂。在干燥步骤88和89中从湿膜中除去该溶剂。同时,加热引起薄膜中的有机元素热分解,该有机元素也蒸发并从薄膜中除去。这导致预结晶的非晶形状态的层状超晶格材料的固体薄膜30。该干燥足够硬以承受随后的旋涂工艺。干燥温度必须高于溶剂的沸点,优选高于前体溶液中有机物的热分解温度。根据使用的特定前体,优选干燥温度是溶剂的沸点至500℃。虽然干燥可以在一步骤或者在二个以上的步骤中进行,但是优选在二个步骤88和89中进行。多步骤的干燥方法有效地防止由于升温太快引起体积过度收缩而产生的薄膜开裂和冒泡。优选第一干燥步骤88是相对低温步骤,优选在140至180℃的温度下进行1至2防止,更优选在约160℃下进行1分钟。优选第二干燥步骤在200至320℃的温度下进行4至8分钟,更优选在约260℃下进行约4分钟。优选干燥在空气中在加热板上进行。
优选干燥步骤88之后进行RTP焙烧步骤90和91。快速热处理是集成电路领域中众所周知的方法,并且有时也被错误地称作快速热退火(RTA)。因为该方法不总是涉及退火,所以我们宁愿更精确地称之为快速热处理或RTP。来自卤素灯、红外灯或紫外灯的辐射作为RTP焙烧步骤的热源。在实施例中,使用AG Associates的采用卤素灯的410型热脉冲发生器。优选,第一RTP焙烧90在200至500℃下,更优选在约300℃下,在含约20%至100%氧气的氧气气氛中进行,其中上升率是1℃/秒至175℃/秒,最优选是75℃/秒,保留时间是5秒至300秒,最优选是60秒。任选地,该第一RTP步骤可以被在高于最先二次加热板焙烧的温度下进行的附加加热板焙烧代替。第二RTP焙烧步骤91在500至850℃下,更优选在约650℃下,在惰性气氛,优选在氮和/或惰性气体例如氩气,最优选在氮气中进行,其中上升率是1℃/秒至175℃/秒,最优选是75℃/秒,保留时间是5秒至300秒,最优选是30秒。在RTP过程中燃烧和蒸发掉所有残余的有机物。同时,RTP焙烧的快速升温促进成核,即在固体膜30、60中形成许多层状超晶格材料的小晶粒。这些晶粒起晶核的作用,在该晶核上将进一步结晶。
借助于旋涂方法和其它方法获得的单次涂层的厚度对防止由于在随后的加热步骤88至91和93期间体积收缩引起的开裂非常重要。为了获得无开裂膜。在焙烧步骤89之后,单次旋涂涂层应该低于1500埃(150纳米)。因此,需要多次涂覆以获得高于2000埃的膜厚度。优选的膜制备方法包括每个旋涂涂层的RTP焙烧。也就是说,如附图1所示,涂覆基底18,干燥、RTP焙烧,然后根据需要重复步骤92以厚度所需的厚度。然而,RTP焙烧步骤并不对每一涂层均是必需的。每二个涂层的一系列RTP焙烧步骤90、91是实用的,并且甚至仅在一系列涂层的最后进行的一系列RTP焙烧步骤对改进大部分层状超晶格铁电材料的电性能也是非常有效的。对于一些特定的前体/层状超晶格材料组分,RTP焙烧步骤90和91不是必需的。
一旦获得所需的膜厚度,干燥和优选焙烧的膜在步骤93中退火,其也被称为第一退火,以便与随后的退火区分开。第一退火优选在炉中在惰性气氛,优选氮气和/或惰性其它如氩气,最优选在氮气中进行。温度高于特定的层状超晶格材料30、60的结晶温度。为了避免元素从层状超晶格材料中蒸发和防止基底的热破坏,包括已经安装就位的的集成电路的破坏,退火温度优选保持低于900℃。优选钽酸锶铋的退火在650至900℃下进行。退火时间从零(未退火)到仅具有推/拉循环的退火,到13小时停留时间加推/拉循环之间变化。更优选地,对于钽酸锶铋,在约800℃下退火30分钟和用于低热聚集的10分钟推/拉,对于大多数其它层状超晶格材料来说,退火在类似的范围中进行。
在第一退火最后,形成第二或顶电极32。优选电极通过RF溅射单铂层来形成电极,但是也可以通过DC溅射、离子束溅射、真空淀积或其它适合的淀积方法来制备。如果需要电元件图案,在金属淀积之前,可以使用常规的光蚀法和蚀刻法使层状超晶格材料30形成图案,然后在淀积之后在第二步骤中使顶电极32形成图案。在这里描述的实施例中,顶电极32和层状超晶格材料30可以使用常规的光蚀刻和离子束研磨形成图案。
淀积时,顶电极32与层状超晶格材料的粘结通常较弱。优选,通过热处理改善粘结性。在上述图案形成步骤95之前,被顶电极32覆盖的包括层状超晶格膜30的晶片10可以进行退火,但是优选仅在图案形成步骤95之后,在步骤96中退火。最终退火步骤96优选在300至900℃下,最优选在800℃或更低的温度下,在电炉中进行。最优选地在进行该退火时具有10分钟推/拉和具有约30分钟的保留时间。退火时间可以在仅10分钟推/拉循环而无保留时间至60分钟停留时间和推/拉循环的范围内变化。退火步骤96再次优选在氮气和/或惰性气体例如氩气的气氛,最优选在氮气气氛中进行。发现低温氧气退火,即在600℃或更低的温度下在氧气中退火可以产生更低的疲劳。最终退火释放顶电极32中以及电极32和层状超晶格材料30之间的界面中的内部应力。同时,第二退火步骤96在由顶电极的溅射形成的层状超晶格材料30中重新形成微结构,并且结果改善了材料的性能。
3、制备方法的实施例
下面,给出应用于附图2和3所示晶片10的本发明制备方法的实施例。按照每个实施例,这里讨论附图中所示的电/电子性能。附图包括磁滞曲线,例如附图5,和材料耐疲劳度或“疲劳”曲线例如附图6。所给出的磁滞曲线是施加的电场(kV/cm)与极化电流(微库仑/平方厘米)。通常,表示四种不同电压,1伏特、3伏特、5伏特和8伏特的磁滞。正如众所周知的,示意好的铁电性能的磁滞曲线在极化方向上往往是相对boxy和长的,而不是薄而线性的。除非另有说明,磁滞的测量均是在无补偿Sawyer-Tower电路中进行的。耐疲劳度和“疲劳”曲线给出极化电流,2Pr(微库仑/平方厘米)和矫顽电压,2Ec(kV/cm)与循环数目的关系曲线。极化电流2Pr是通过将电容器例如16从在一个方向(附图3中是指垂直向上的方向)完全极化的状态向相反的完全极化方向(在附图3中是垂直向下的方法)转换而产生的电流。这里,“完全极化”是指其中铁电材料已经完全极化和除去场的状态。根据磁滞曲线,例如附图5中所示的,Pr+和Pr-是不同的,其中Pr+是磁滞曲线穿过正极化轴(y轴)的点,而Pr-是磁滞曲线穿过负极化轴的点。除非另有说明,给出的2Pr的值是均是在最高电压下测量磁滞获得的。2Pr值越高,在铁电存储器和其它应用中材料的性能越好。周期是通过一个正方形脉冲转换的电容器例如16。极化强度2Pr几乎是剩余极化强度Pr的二倍。在电压变化时,对于所示附图为-8至+8,参数2Ec与正极侧的矫顽磁场Ec+和负极侧的矫顽磁场Ec-总和相同。矫顽磁场是将材料从一种极化状态向另一极化状态转换所需的磁场大小的测量值。对于实用的电元件,漏磁场应该足够高,将不会引起极化转换,但是如果太高,需要大量的电流来操作该元件。在附图和讨论中使用的其它的参数和术语从本文来看应该是清楚的。
实施例1
制备包括多个电容器12、14、16等的晶片10,其中层状超晶格材料是钽酸锶铋。前体溶液是从Kojundo ChemicalLaboratories,Co.,Ltd.购得的,其包括于二甲苯们或辛烷溶剂中的2-乙基己酸锶、2-乙基己酸铋和2-乙基己酸钽。使用复数“二甲苯们”代替单数“二甲苯”是因为商业上获得的二甲苯包括二甲苯三种不同的馏份。三种己酸2-乙基己酸盐以最终薄膜的分子式为SrBi2Ta2O9的比例混合。溶液的摩尔浓度约是0.2摩尔/升。仅在涂覆之前,通过加入乙酸正丁酯将前体稀释至0.13摩尔/升。包括单晶硅层22、500纳米厚的二氧化硅层24、20纳米厚的钛层26和200纳米厚的铂层28在快速炉中在6升/分钟的氧气流下在650℃下预焙烧30分钟。使用眼滴管将1毫升SrBi2Ta2O9前体溶液放置在基底18上。晶片在1500RPM下旋转30秒。然后将晶片10放置在加热板上,在空气中在约160℃下焙烧1分钟,然后在260℃下再焙烧4分钟。然后晶片10在300℃下以75℃/秒的升温速度进行RTP焙烧,保留时间是60秒周围氧气的流速是1000至2000cc/分钟。然后改变周围气体为流速是约1000至2000cc/分钟的氮气,并且在300℃下再进行RTP焙烧30秒。然后,以75℃/秒的升温速度使温度升高至650℃,在流速是1000至2000cc/分钟的氮气气氛下RTP焙烧30秒。对于另一涂层重复从使用眼滴管在晶片上淀积溶液到RTP焙烧的步骤。然后将晶片移至扩散炉中,在6升/分钟的氮气流中,在800℃下退火30分钟。溅射200纳米厚的铂顶涂层32,涂覆保护层,随后进行标准光掩模方法、离子研磨蚀刻、IPC脱模和在约6升/分钟氮气流中在800℃下进行第二退火约15分钟。层状超晶格膜30的最终厚度是约1700埃,电容器的面积约是7854平方微米。
附图5表示在1、3、5和8伏特下测定的实施例1中制备的钽酸锶铋试样的最初磁滞曲线。磁滞曲线垂直延长并呈盒状(boxy),表明在集成电路存储器中具有优良的性能。除1伏特曲线外,不同电压的曲线在顶部几乎相互重叠,表明其性能几乎不随电压改变,也是存储器性能优良的前兆。测定的极化强度2Pr是22.08微库仑/平方厘米,这比现有技术中在高温氧气退火中获得的SrBi2Ta2O9的结果高约30%。
附图6表示实施例1电容器的极化强度2Pr(微库仑/平方厘米)与转换周期以及矫顽磁场2Ec(千伏/厘米)与转换周期之间的关系图。这些曲线表示材料在现有技术中称为疲劳性能的性能。在1010周期之后极化强度具有约10%的疲劳,在接近5×1010周期之后,具有约20%的疲劳。在所有的矫顽磁场下几乎不存在疲劳,变化在试验误差内。因为高达30%的疲劳对极化强度高的铁电存储器的性能几乎没有影响,这些结果表明由该材料制成的存储器的寿命应该比一般电元件的寿命长。
附图7表示实施例1的样品的漏电流(安培/平方厘米)与施加的电压(伏特)的关系曲线。在约0.5伏特下漏电流升高至约3×10-9安培/平方厘米,在高于5.25伏特时保持平坦,  然后升高至约6×10-7安培/平方厘米。因为常规存储器的操作电压是约3至5伏特,并且所有低于10-6安培/平方厘米的漏电流均能获得好的存储器性能,这些结果表明由实施例1的方法制备的材料可以制备优良的存储器,该存储器是为了存储器的性能而使用层状超晶格材料的高介电常数的铁电存储器或者介电存储器。
上述实施例表明根据本发明方法毫巴的许多电容器的一般性能。下面的实施例将表明如此获得的最佳性能。
实施例2
制备包括许多电容器12、24、16等的系列晶片10,其中层状超晶格材料30是钽酸锶铋。该方法与实施例1的方法相同,只是粘结层26是厚度约40纳米的二氧化钛层,该二氧化钛层是在800℃下在氧气中焙烧20纳米厚的钛层30分钟获得的,薄膜30的最终厚度约是180纳米,电容器的面积约是1980平方微米。
附图8表示在1、2、3、5和8伏特下测定的实施例2中制备的钽酸锶铋试样的最初磁滞曲线。磁滞曲线与实施例1的相比更是垂直延长并呈盒状,表明在集成电路存储器中具有优良的性能。不同电压的曲线在顶部几乎相互重叠,表明其性能几乎不随电压改变,甚至1伏特的曲线也在最高电压曲线的30%内。测定的极化强度2Pr是29.24微库仑/平方厘米,这比现有技术中在高温氧气退火中获得的SrBi2Ta2O9的最好结果更好。
层状超晶格材料比ABO3型金属氧化物更复杂,通常有效制备高质量层状超晶格材料的方法也必定能有效制备高质量的ABO3型材料,但是反之则不成立。因此,层状超晶格材料的良好结果表明该方法对ABO3型金属氧化物化合物例如PZT和BST也是有效的。
这里已经描述了使用ABO3型金属氧化物例如PZT、BST以及层状超晶格化合物制备电元件的方法和组合物,在该方法中仅在惰性气氛例如氮气中加热具有层状超晶格材料的晶片,该方法中采用的温度高于600℃。考虑到这样的事实,即没有给出在不使用现有技术中描述的高温氧气退火的条件下制备用于集成电路的具有可接受电质量的ABO3型金属氧化物例如PZT、BST以及层状超晶格材料薄膜的实施例,以及,事实上,现有技术教导高温氧气退火是获得这些材料的高电质量薄膜的所必需的,所以所获得的这些结果是令人惊奇的。对于将层状超晶格材料集成到其它常规CMOS或其它集成电路方法中来说,这些结果是非常令人振奋的,因为通过本发明的方法戏剧性地降低了常规方法中使用的硅和金属材料氧化的可能性。显然本领域专业人员现在可以对描述的具体实施方案进行不同的应用和改变,而不会偏离本发明的宗旨。例如,现在已经表明其中不使用层状超晶格材料的高温氧气退火的方法可以获得电性能优异的薄膜,这些方法可以与采用各种不同的已知的阻挡层等的常规方法结合使用以获得所描述方法的各种不同的实施方案。同样很明显所列举的步骤在一些情况下可以不同的顺序进行。或者等效的结构和方法可以代替所描述的各种不同的结构和方法。

Claims (12)

1、一种制备选自层状超晶格化合物的材料(30、60)的方法,该方法包括:
制备(85A、85B、80)基底(18、58)和前体,该前体包含在加热所述前体时自发形成所述材料的有效量的金属部分;
将前体涂覆(87)在基底上以形成前体膜;以及
加热(91,93)所述的前体膜以便在基底上形成所述材料的固体薄膜(30、60),
所述方法的特征是,所述的加热步骤包括:
在第一个快速加热步骤中在氧气氛中于200-500℃加热所述的前体膜;和
在第二个快速加热步骤中在无氧气氛中于500-900℃加热所述的前体膜。
2、一种制备选自ABO3型金属氧化物化合物的材料(30、60)的方法,该方法包括:
制备(85A、85B、80)基底(18、58)和前体,该前体包含在加热所述前体时自发形成所述材料的有效量的金属部分;
将前体涂覆(87)在基底上以形成前体膜;以及
加热(91,93)所述的前体膜以便在基底上形成所述材料的固体薄膜(30、60),
所述方法的特征是,所述的加热步骤包括:
在第一个快速加热步骤中在氧气氛中于200-500℃加热所述的前体膜;和
在第二个快速加热步骤中在无氧气氛中于500-900℃加热所述的前体膜。
3、权利要求1或2的方法,其中所述的加热步骤还包括在所述的第一个快速加热步骤之前在140-320℃干燥所述的前体膜的步骤。
4、权利要求1或2的方法,其特征在于所述第二个快速加热步骤包括在650℃的温度,在无氧气氛中快速热处理(91)所述前体,所述快速热处理进行30秒。
5、权利要求1或2的方法,其特征在于,所述加热步骤包括在700至900℃,在惰性气氛中进行的退火(93)。
6、权利要求5的方法,其中所述基底包括第一电极(18、58),并且该方法进一步包括在所述退火步骤之后在所述材料上形成第二电极(32、77),从而形成电容器(16)的步骤,该方法进一步的特征是随后在300至900℃,在无氧气氛中进行的第二退火步骤(96)。
7、权利要求6的方法,其特征在于所述第二退火温度是800℃,并在氮气氛中进行。
8、权利要求5的方法,其中所述基底包括第一电极(18、58),并且该方法进一步包括在所述退火步骤之后在所述层状超晶格材料(30、60)上形成第二电极(32、77),从而形成电容器(16)的步骤,该方法进一步的特征是随后在600℃或更低的温度下,在氧气中进行的第二退火步骤(96)。
9、权利要求1的方法,其中所述材料包括选自PZT和BST的材料。
10、权利要求1或2的方法,其中所述材料构成集成电路存储器(70)的一部分(50)。
11、权利要求10的方法,其中所述的存储器选自DRAMs和铁电FETs。
12、权利要求1或2的方法,其进一步包括在加热所述前体膜的步骤之前在140-320℃干燥所述前体膜的步骤。
CNB988075822A 1997-07-25 1998-07-17 层状超晶格材料和abo3型金属氧化物材料的制备方法 Expired - Fee Related CN1174473C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/900,270 1997-07-25
US08/900,270 US5962069A (en) 1997-07-25 1997-07-25 Process for fabricating layered superlattice materials and AB03 type metal oxides without exposure to oxygen at high temperatures

Publications (2)

Publication Number Publication Date
CN1265224A CN1265224A (zh) 2000-08-30
CN1174473C true CN1174473C (zh) 2004-11-03

Family

ID=25412263

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988075822A Expired - Fee Related CN1174473C (zh) 1997-07-25 1998-07-17 层状超晶格材料和abo3型金属氧化物材料的制备方法

Country Status (8)

Country Link
US (1) US5962069A (zh)
EP (1) EP1018151B1 (zh)
JP (1) JP2001511600A (zh)
KR (1) KR100516630B1 (zh)
CN (1) CN1174473C (zh)
DE (1) DE69826015T2 (zh)
TW (1) TW396597B (zh)
WO (1) WO1999005712A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220095A (ja) * 1998-01-30 1999-08-10 Sony Corp 誘電体キャパシタの製造方法
US6312816B1 (en) * 1998-02-20 2001-11-06 Advanced Technology Materials, Inc. A-site- and/or B-site-modified PbZrTiO3 materials and (Pb, Sr, Ca, Ba, Mg) (Zr, Ti, Nb, Ta)O3 films having utility in ferroelectric random access memories and high performance thin film microactuators
KR100329733B1 (ko) * 1998-10-09 2002-05-09 박종섭 반도체소자의캐패시터형성방법
US6245580B1 (en) * 1999-01-11 2001-06-12 Symetrix Corporation Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6093661A (en) * 1999-08-30 2000-07-25 Micron Technology, Inc. Integrated circuitry and semiconductor processing method of forming field effect transistors
US6207584B1 (en) * 2000-01-05 2001-03-27 International Business Machines Corp. High dielectric constant material deposition to achieve high capacitance
US6372518B1 (en) 2000-01-26 2002-04-16 Matsushita Electric Industrial Co., Ltd. Method using unreactive gas anneal and low temperature pretreatment for fabricating layered superlattice materials and making electronic devices including same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6326315B1 (en) * 2000-03-09 2001-12-04 Symetrix Corporation Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6607980B2 (en) * 2001-02-12 2003-08-19 Symetrix Corporation Rapid-temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same
US6673646B2 (en) * 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6949479B2 (en) * 2001-06-13 2005-09-27 Micron Technology, Inc. Methods of forming transistor devices
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US7023036B2 (en) * 2001-10-02 2006-04-04 Matsushita Electric Industrial Co., Ltd. Ferroelectric element and actuator using the same, and ink jet head and ink jet recording device
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
US6743643B2 (en) * 2001-11-29 2004-06-01 Symetrix Corporation Stacked memory cell having diffusion barriers
WO2005065402A2 (en) * 2003-12-29 2005-07-21 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7384481B2 (en) * 2003-12-29 2008-06-10 Translucent Photonics, Inc. Method of forming a rare-earth dielectric layer
US20060169592A1 (en) * 2005-01-31 2006-08-03 Hewlett-Packard Development Company, L.P. Periodic layered structures and methods therefor
JP5019020B2 (ja) 2005-03-31 2012-09-05 セイコーエプソン株式会社 誘電体膜の製造方法及び圧電体素子の製造方法並びに液体噴射ヘッドの製造方法
KR100893287B1 (ko) 2007-08-07 2009-04-17 오스템임플란트 주식회사 다단구조를 이용한 치과용 임플란트 드릴
KR101093566B1 (ko) 2010-03-31 2011-12-13 성균관대학교산학협력단 초격자구조의 다성분계 산화물 박막제조방법
US8520219B2 (en) 2011-12-19 2013-08-27 Perceptron, Inc. Non-contact sensor having improved laser spot
JP6365294B2 (ja) * 2014-03-25 2018-08-01 三菱マテリアル株式会社 LaNiO3薄膜の形成方法
CN106058039B (zh) * 2016-07-15 2018-12-21 中国科学院金属研究所 一种锆钛酸铅/钌酸锶铁电超晶格材料及其制备方法
CN110002508B (zh) * 2019-04-02 2023-03-21 佛山市格瑞芬新能源有限公司 一种自支持少层无机纳米颗粒超晶格的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0489519A3 (en) * 1990-12-04 1993-05-12 Raytheon Company Sol-gel processing of piezoelectric and ferroelectric films
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
JPH09312381A (ja) * 1996-05-23 1997-12-02 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5962069A (en) 1999-10-05
DE69826015T2 (de) 2005-09-15
DE69826015D1 (de) 2004-10-07
KR100516630B1 (ko) 2005-09-22
EP1018151B1 (en) 2004-09-01
CN1265224A (zh) 2000-08-30
EP1018151A1 (en) 2000-07-12
JP2001511600A (ja) 2001-08-14
WO1999005712A1 (en) 1999-02-04
KR20010022272A (ko) 2001-03-15
TW396597B (en) 2000-07-01

Similar Documents

Publication Publication Date Title
CN1174473C (zh) 层状超晶格材料和abo3型金属氧化物材料的制备方法
US5434102A (en) Process for fabricating layered superlattice materials and making electronic devices including same
JP3747325B2 (ja) 薄膜電子素子、電子素子を作成する方法、薄膜強誘電容量素子の作成に使用する液状前駆体溶液、薄膜強誘電材料の製造に使用する前駆体溶液を作成する方法
EP0815588B1 (en) Low temperature process for fabricating layered superlattice materials
JP4067563B2 (ja) 低リーク電流および低分極疲労を有する電子デバイスを製造するためのuv照射プロセス
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
KR100313468B1 (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
CN1154164C (zh) 长久保持记忆力的低印记铁电材料及其液体前体和制作方法
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
KR19990044056A (ko) 분극혼화성의 버퍼층을 가지는 금속절연체반도체구조
JP2003526592A (ja) 超格子材料を製造する高速ランプアニール法
CN1338113A (zh) 带覆盖层的铁电装置及其制造方法
US6437380B1 (en) Ferroelectric device with bismuth tantalate capping layer and method of making same
US6362503B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
Watts et al. The effects of baking cycles on the properties of ferroelectric thin films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103

Termination date: 20160717

CF01 Termination of patent right due to non-payment of annual fee