CN1183687A - 对交换机中通信单元做复用/多路分解的方法和系统 - Google Patents

Abstract

一种在ATM交换机中用于多路复用/多路分解ATM IPC单元的系统,包括连接在操作和维护处理机、第1—3用户控制处理机和ATM转换器之间的IPC单元多路复用/多路分解电路。该分解电路读出从ATM转换器接收的IPC单元的虚路径标识符(VPI)值,以选择将该IPC单元传送到其上的一个处理机,以100Mbps的速度将接收的IPC单元传送给对应的处理机,对从操作和维护处理机及第1—3用户控制处理机中的特定处理机接收的IPC单元进行多路复用。

Description

对交换机中通信单元 做多路复用/多路分解的方法和系统

本发明涉及在异步传送模式(ATM)交换机中对异步传送模式处理机间通信(ATM IPC)单元进行多路复用/多路分解的方法和系统。

对于异步传送模式(ATM)交换机的处理机间通信(IPC)，如图1中所示，要求每个处理机有一个IPC单元收发信机。当ATM转换器100的容量增加时，处理机的数目增加，同时IPC单元收发信机的数目也增加。而且，因为每个IPC单元收发信机需要一个ATM转换端口，故ATM转换端口的数目也增加。IPC单元收发信机的数目根据155Mbps的用户端口的增加量而增加。在ATM转换端口的数量上的这种增加对系统的增加量造成了严重的障碍。

在操作中，当OMP(操作和维护处理机)200转接一个IPC单元时，OMP200产生IPC单元并将该IPC单元转接到第一IPC单元收发信机101。如图2中所示。第一IPC单元收发信机101将从OMP200接收的IPC单元转接到ATM转换器100。相反，通过第一IPC单元收发信机101再将该IPC单元转接到OMP 200。第一到第三SCP(用户控制处理机)202、204和206都以这种方式工作。因为每个处理机需要一个转换端口，故端口的数目应随着处理机数量的增加而等量地增加。因此，需要大量的硬件，且很难有效地管理资源。

本发明的目的是，通过多路复用或多路分解IPC单元提供一种能够解决上述问题的方法和系统。

本发明的另一目的是，通过对IPC单元进行多路复用或多路分解，提供一种能够有效管理新资源的方法和系统。

根据本发明的一个方面，一种用于对ATM交换机中的ATM IPC单元进行多路复用/多路分解的系统包括一个在操作和维护处理机、第一到第三用户控制处理机及ATM转换器之中连接的IPC单元多路复用/多路分解电路。该IPC单元多路复用/多路分解电路读出从ATM转换器接收的IPC单元的虚路径标识符(VPI)值，以选择将该单元转接到其上的处理机，并将已接收的IPC单元以100Mbps的速率传送到相应的处理机，同时对从操作和维护处理机和第一到第三用户控制处理机之中的一特定处理机接收的IPC单元进行多路复用。

下面结合附图更具体描述本发明。

图1是表示IPC单元的路径的图；

图2表示通过IPC单元收发信机连接到处理机的IPC单元的路径；

图3表示采用本发明的IPC单元多路复用/多路分解电路的ATM交换机的结构；

图4是图3中所示的IPC单元多路复用/多路分解电路的详细电路图；

图5表示根据本发明的56字节IPC单元的格式；

图6表示根据本发明的64字节IPC单元的格式；

图7是图4中所示的第一或第二处理机匹配电路的详细框图；

图8是图4中所示的多路复用器的详细框图；

图9是图4中所示的多路分解器的详细框图；

图10a-10c是表示本发明的多路分解程序的流程图；

图11a和11b是本发明的多路复用程序的流程图；

图12表示本发明的多路复用/多路分解电路应用的一个实施例。

参看图3，IPC单元多路复用/多路分解电路300连接在OMP200、第1-3 SCP 202-206与ATM转换器100之间。如果从ATM转换器100接收了IPC单元，则IPC单元多路复用/多路分解电路300读出接收的IPC单元的VPI(虚路径标识符)值，以选择将该单元转接到其上的处理机，并以100Mbps的速率将该IPC单元传送到对应的处理机。同时，通过IPC单元多路复用/多路分解电路300，将从OMP 200和第1-3 SCP 202-206之中一特定的处理机接收的IPC单元多路转换，并转接到ATM转换器100。

图4是图3中所示IPC单元多路复用/多路分解电路300的详细电路。将第一和第二处理机匹配电路401和402匹配到OMP 200和第1-3SCP 202-206，并传送控制信号和数据。第二IPC单元存储处理机404暂时储存从第一和第二处理机匹配电路401和402接收的或传送给它们的数据。多路复用器407多路转换从第二IPC单元存储处理机404产生的IPC单元。第四IPC单元存储处理机409暂时储存多路复用器407的输出。存储器406储存用于确定单元传输路线的数据。ATM转换器匹配电路410与ATM转换器100匹配。第三IPC单元存储处理机408暂时储存从ATM转换器匹配电路410产生的IPC单元。多路分解器405对第三IPC单元存储处理机408的输出进行多路分解，并将多路分解后的输出传向由存储器406确定的方向。第一IPC单元存储处理机403暂时储存多路分解器405的输出。

图5表示56字节IPC单元的格式。参考号IDL指明传送的单元是空闲的(用1表示)或是被占用的(用0表示)。MTC表示传送的单元是多投射(multicast)单元(0)。CDP指明单元延迟的优先权(用0表示高优先权)。CET用于鉴别用户信息单元和系统单元。CET为00表示用户信息单元；GET为01表示具有广播地址信息的单元，用于更新呼叫调整期间在通路转换器里的广播装置地址表；CET为10表示具有广播地址信息的单元，用于更新呼叫调整期间在中央转换器里的广播装置地址表；CET为11表明是IPC信息单元。参考号ASW-ORG表示起如通路转换器的实际地址，CSW表示中央转换器的实际地址，ASW-DES表示输入通路转换器的实际地址，CLP表示单元损失优先权，GFC表示一般的流程控制，PT表示有用负荷型，HEC表示首标错误控制，VPI表示虚路径标识符，VCI表示虚信道标识符。

图6表示64字节IPC单元的格式。将56字节单元等分为每个具有14字节的字块。计算和储存该14字节字块的有效数据的循环冗余校验码(CRC)。

图7是图4中所示第一或第二处理机匹配电路401或402的详细电路。单元传送状态检验器701以与同步单元选通信号终端的信号CSTRB0和CSTRB1同步的方式读出指令数据端的数据COUT0(0)-COUTO(3)和COUT1(0)-COUT1(3)，并产生监视信号、单元传送起动信号和单元传送完成信号等。其中信号CSTRB0和CSTRB1用于传送处理机产生的指令数据。监视鉴别器702鉴别是否有自单元传送状态检验器701产生的监视信号。单元传送状态检测器703鉴别输入指令数据是单元传送起动信号还是单元接收起动信号和是否正确地接收了56字节的输入单元。单元计数和写控制信号发生器704产生：用于对单元传送状态检测器703的56个字节计数的计数信号；能正确检测单元起动点的SOC(单元起动)信号；供给下一级的IPC单元存储处理机的写控制信号。输入选择器705选择从监视鉴别器702输出的接收数据终端RFFD0-RFFD1的A侧或B侧。写完成信号发生器706产生写完成信号，表示从单元传送状态检测器703产生的56字节的接收单元是否被精确地写出了。

图8是图4中所示多路复用器407的详细电路图。字节转换计数器801产生将56字节转换成63字节的计数信号和将56字节的单元分成为14字节的单位的计数信号。多路复用(MUX)FIFO(先入先出)环形计数器802接收写完成信号，该写完成信号表示将56字节的单元写在第二IPC单元存储处理机404的任何FIFO中；确认在当前的FIFO中存在的单元数目；并按照确认的数目产生信号。MUX控制器803接收指示在任何一个FIFO完成了写的写完成信号，并产生制造用于读出一特定FIFO的信号所需要的读控制信号。MUX锁存器804通过MUX控制器803产生的读控制信号，读出总线端MCI的64个字节，以产生有效数据，并加入64字节的偶数的奇偶校验位以增加该有效数据的稳定性。

图9是图4中所示多路分解器405的详细电路图。多路分解计数器901产生将接收的64字节转换为56字节的计数信号。多路分解控制处理机902检查第三和第一IPC单元存储处理机408和403的状态。如果有一个单元，该多路分解控制处理机902读出该单元的第一字节，以便通过SOC信号检验存在的单元是否是正确的；并通过采用在64字节的单元结构中的VPI字段确定写端口，以便选择一个特定的FIFO。该多路分解控制处理机902还通过多路分解计数器901的输出将64字节转换成56字节。多路分解锁存器903锁存多路分解控制处理机902输出的5个字节；产生一地址，用于读出存储器406的查阅表的VPI值；通过从多路分解控制处理机902产生的写起动信号写入输入的单元。多路分解写控制信号发生器904产生地址信号，以使多路分解锁存器903能够读出存储器406的数据；通过多路分解锁存器903和多路分解控制处理机902的输出信号产生写控制信号WR0-WR4；产生一个单元写完成信号RCOM1_A到RCOM1_D。

图10a-10c是表示多路分解程序的流程图。在步骤1011-1015中检查单元是否被接收，向前的FIFO是否是空的。如果FIFO是空的，则在步骤1017中起动64字节的计数并产生SOC信号和FIFO写时钟。在步骤1019中产生FIFO写起动信号。在步骤1110中检查计数和写的操作是否完成。如果完成了，则在步骤1115中检查FIFO是否是空的。如果FIFO是空的，则在步骤1117中读出单元的第一字节，并检查SOC的状态。在步骤1125中，检查FIFO是否是空的，如果FIFO是空的，则在步骤1127中读出第五字节以译码VPI，按查阅表补入存储数据，并起动56字节的计数。在步骤1129中将译码的VPI值与来自查阅表的加载值比较。在步骤1131-1137中检查VPI值是“01”、“02”、“04”或“08”。根据VPI值选择FIFO的传送信道。在步骤1139中，产生FIFO写信号，读和写14字节，停止读和写2字节。在步骤1141中，检查读/写和停止过程是否重复了四次。如果是，则在步骤1143中产生读/写完成信号。在步骤1145中，检查读/写操作是否完成。在步骤1149-1157中，检查读/写完成信号是否与RCOM_A-RCOM_D对应。在步骤1161中，将监视数据传送到选择的处理机。在步骤1163中，检查是否接收了监视信号。如果接收了，则在步骤1167中产生单元和数据选通起动指令，并产生向后的FIFO读信号。在步骤1169中，进行56字节计数。并在步骤1171中读出向后的FIFO。在步骤1175中。对于TAXI(透明的异步发射机/接收机接口)执行读/写操作。在步骤1177中，检查是否完成访问。在步骤1179中，将0011的一单元停止指令传送给TAXI。

图11a和11b是表示多路复用程序的流程图。在步骤1201中设置初始化状态和接收等待状态。在步骤1203中检查是否接收了IPC单元。在步骤1205中检查是否有单元起动指令。如果有单元起动指令，则在步骤1209中检查数据选通单元同步是否正确。如果是正确的，则在步骤1213中对56字节单元计数并产生SOC信号。在步骤1215中检查是否有数据选通和计数单元停止指令，如果没有这些指令，则在步骤1211中清除FIFO。如果有这些指令，则在步骤1217中将一个单元写完成信号传送给多路复用器。在步骤1219中检查是否收到了一个单元写完成信号。如果在端子RCOM_A-RCOM_D处接收到一个单元写完成信号，则在步骤1233中检查SOC信号。如果SOC信号是“O”，则在步骤1231中废弃该单元。如果SOC信号是“1”，则在步骤1237中检查向前的FIFO是否满了。如果是空的，则在步骤1239中起动将56字节转换成64字节的计数。在步骤1241中重复读14字节和插入2字节的CRC的过程。在步骤1243中检查计数值是否为64。如果是，则在步骤1245中将写完成信号传送给向前的FIFO并产生FIFO读起动信号。在步骤1247中，检查FIFO的读操作是否完成。如果完成了，则在步骤1249中检查MCLK上升帧同步是否为“LOW(低)”，单元的第一字节的空闲位是否为“LOW”。如果是，则在步骤1251中检查奇偶校验差错。如果有奇偶校验差错，则在步骤1253中废弃该单元，如果没有奇偶校验差错，则将该IPC单元传送给ATM转换器。

参看图12，将多路复用/多路分解组件(CMDA)连接在处理机与局域转换器之间。

以下参考图3-12详细描述多路复用和多路分解过程。多路复用

为了将OMP 200和第1-3 SCP 200-206的每个处理机与第一或第二处理机匹配电路401或402对接，将IPC单元转换成100Mbps ECL电平的串行数据。将转换的数据供给作为接收接口的第一或第二处理机匹配电路401或402。在转换的数据中，4位产生作为单元传送状态检验器701、监视鉴别器702和写完成信号发生器706的指令数据的监视信号和单元传送起动或完成信号。

在图7中，指令数据端COUT0(1)-COUT0(3)主管“A”侧，而COUT1(1)-COUT1(3)主管“B”侧。单元传送状态检验器701抽出与指令数据端COUT0(0)-COUT0(3)和COUT1(0)-COUT1(3)信号同步的监视信号、单元传送起动信号和单元传送完成信号；单元选通端CSTRB0和SCTRB1的信号；和时钟端TCLK的时钟信号。将自单元传送状态检验器701产生的监视信号供给监视鉴别器702，以通过检查该监视信号来确定A侧还是B侧。

单元计数和写控制信号发生器704通过数据选通端DSTRB0和DSTRB1产生用于56字节计数的计数信号，产生在多路复用中能正确检测单元起点的SOC信号，并产生用于将该单元写入向前的FIFO中的写控制信号。

通过单元选通信号端CSTRB0和CSTRB1的信号、写端复位(RESET)的信号、单元计数和写控制信号发生器704的输出信号、以及指令数据端COUT0(0)-COUT0(3)和COUT1(0)-COUY1(3)的信号，检查是否单元起动被传送或是被接收了，是否正确地接收了56字节的单元。如果计数数目不是56字节，则单元计数和写控制信号发生器704产生写信号。如果将56字节的接收单元精确地写入了FIFO，则写完成信号发生器706产生写完成信号RCOM。将监视鉴别器702的输出供给输入选择器705。输入选择器705通过监视鉴别器702的A侧或B侧选择信号选择数据端RFFD0(0)-RFFD0(7)的A侧数据或B侧数据，并将选择的数据传送给下一级的FIFO。该FIFO对应于图4中所示的第二IPC单元存储处理机404。第二IPC单元存储理机404通过56字节的一个单元的单位，将输入选择器705输出的8位数据和一位的SOC信号写入对应的FIFO。将第二IPC单元存储处理机404的输出供给多路复用器407。多路复用器407的字节转换计数器801产生将56字节转换成64字节的计数信号，并产生将56字节的单元分成14字节的计数信号。

MUXFIFO环形计数器802鉴别状态信号端EF0-EF4的信号以指示第二IPC单元存储处理机404的每个FIFO是否是空的，并确定在FIFO中单元的数目。MUX FIFO环形计数器802将确认数目的信号供给MUX控制器803。

MUX控制器803从MUX FIFO环形计数器802接收表示在任一FIFO中完成写的写完成信号。并产生制造读出特定FIFO的信号所需要的信号。为此，通过14字节计算一个读计数值，以便将56字节的单元转换为64字节，并将2字节的伪数据插入计数值加到读计数值上。以这种方式，产生将56字节转换成64字节所需要的信号，并将它们供给MUX锁存器804。为判定56字节的单元是否准确，检查SOC信号。MUX控制器803检查前面的FIFO的状态，以便正当MUX锁存器804从FIFO读出该单元时将该单元写入前面的FIFO。如果FIFO是空的，则MUX控制器803送出写信号，而如果FIFO不是空的，则不送出写信号。也就是说，如果前面的FIFO是空的，则MUX控制器803将MUX锁存器804读出的数据写入前面的FIFO，并将写完成信号传送给前面的接口。

MUX锁存器804应将接收数据RDX传送到FIFO从便从中读出数据。这个接收数据RDX是通过组合自MUX控制器803接收的64字节的读信号而产生的。MUX锁存器804将接收数据RDX传送给对应的FIFO。MUX锁存器804从FIFO读出该单元，同时以与自MUX控制器803接收的信号同步的方式将有效数据传送给前面的FIFO。为了增加有效数据的稳定性，传送时加入64字节的偶数的奇偶校验位。

在第四IPC单元存储处理机409中处理多路复用器407的输出，并送到ATM转换匹配电路410。该ATM转换匹配电路410从第四IPC单元存储处理机409接收64字节的单元，并作为以100Mbps而不是187.7Mbps的速度传送56字节的接口。也就是说，在多路分解过程中，以187.7Mbps的串行速度将数据写入，而以12.5Mbps的并行速度将数据读出。多路分解

在第三IPC单元存储处理机408中处理ATM转换匹配电路410的64字节的输出。参考图9，多路分解器405的多路分解计数器901产生将64字节转换成56字节的计数信号，并产生对于该计数信号必需的信号CON2。多路分解控制处理机902通过检查第三IPC单元存储处理机408的FIFO的状态，来判定在FIFO中是否接收了该单元。如果没有任何单元，则该多路分解控制处理机902返回到等待状态。如果有一单元，则多路分解控制处理机902读出该单元的第一字节。多路分解控制处理机902检查SOC信号，了解该单元是否正确。如果该单元是不正确的，则将它废弃。如果该单元是正确的，多路分解控制处理机902相继读出4个字节。为了选择位于多路分解器405前面的4个FIFO中的特定FIFO，采用位于64字节单元结构中的第四和第五个8位字节上的VPI字段。如果VPI值是00000001，则选择第一个FIFO；如果它是00000010，则选择第二个FIFO；如果它是00000100，则选择第三个FIFO；如果它是00001000，则选择第四个FIFO。

为了从该单元补入VPI值，多路分解控制处理机902锁存第五字节，并读出储存VPI值的存储器406的DPRAM(双端口随机存取存储器)。通过考查从DPRAM读出的VPI值是否等于从该单元抽取的VPI值来确定写端口，以便将该单元写入FIFO。如果它们不等，则将该单元废弃。在确定写端口后，通过使用从多路分解计数器901传送的计数值，将64字节转换成56字节，从而执行读和写操作。即读出第1-14字节，废弃第15和第16字节。读出从第17个字节起的14个字节，将其次的两个字节废弃。以这种方式，将64字节转换成56字节。多路分解控制处理机902产生FIFO读信号CIFRD以及DPRAM选择读和写信号。多路分解锁存器903锁存在多路分解控制处理机902中所需要的5个字节。多路分解锁存器903自锁存值中补入VPI值，以产生从存储器406的查阅表中读出VPI值的地址。多路分解锁存器903自多路分解控制处理机902接收写起动信号WREN，并将输入单元写入FIFO。多路分解写控制信号发生器904产生地址信号，以使多路分解器405能读出存储器406的数据。当在前面的FIFO中写入该单元时，多路分解写控制信号发生器904从多路分解锁存器903和多路分解控制处理机902中接收信号，并产生写控制信号WR0-WR4。在FIFO中写入一个单元之后，多路分解写控制信号发生器904产生传送到前面的传送链路接口的一个单元写完成信号RCOM1_A-RCOM1_D。

将多路分解器405的输出供给第一IPC单元存储处理机403，以便将56字节的单元写入FIFO。检测了写完成信号之后，通过第一处理机匹配电路401的计数器，读出第一IPC单元存储处理机403的56字节的输出单元。为了以处理机给出和取得要传送的监视信号，产生单元传送起动和单元传送完成监视指令。为传送该单元，检查监视情况，接收写完成信号RCOM，并初始化计数器的输出。通过调整数据选通信号的定时，将56字节传送到一个链路上。传送56字节后，送出传送完成指令。如果传送了该单元，则保持等待状态。

在图10a-10c、11a和11b中表示了多路复用和多路分解的详细流程。

图12表示该多路复用/多路分解电路应用的一个实施例。为了从处理机1701向第一通路局域子系统ALSO的处理机1705传送信息，处理机1701产生IPC单元。这时，将VPI值00000001插入终点处理机，即处理机1705。因为处理机1701通过中央转换器1700和局部转换器1709，故将56字节的第1、第2和第3个八位字节中的ASW_ORG、CSW、ASW_DES值给出，以便在每一转换器中进行转换。将处理机中需要的信息插入，并将56字节的IPC单元从处理机1701传送给CMDA1。CMDA1从处理机1701接收56字节的IPC单元，将单元格式变为64字节，并将该IPC单元传送到中央转换器1700。中央转换器1700通过变为64个八位字节的单元格式中上部3个八位字节的CSW转换该IPC单元。在第一通路局域子系统ALSO中，局部转换器1709通过ASW_DES转换64个八位字节的IPC单元。将通过局部转换器1709的IPC单元传送到CMDA3。CMDA3读出64个八位字节中的上部5个八位字节，并锁存VPI值。多路分解器锁存来自DPRAM查阅表的VPI值。将该锁存的VPI值与由多路分解器取出的VPI值比较。如果这些VPI值彼此相等，则将该IPC单元写入FIFO。通过重复地读出14字节并废弃两个字节，多路分解器将64字节的单元转换成56字节的单元。如果将56字节写入了。则将它们传送到TAXI链路，并到达最终的处理机1705。

如上所述，与处理机匹配的IPC发射机/接收机硬件的结构可以简化。因此，可减少系统的尺寸，有效地管理转换设备，也有利于电路的高度集成。

应了解，本发明并不限于以上特定的最佳实施例，本发明的范围由所附权利要求书限定。

Claims (6)

1.在具有操作和维护处理机、第1-3用户控制处理机和ATM转换器的ATM交换机中，用于多路复用/多路分解ATM IPC(异步传送模式处理机间通信)单元的一种系统，所述系统包括：

IPC单元多路复用/多路分解电路，连接在所述操作和维护处理机、所述第1-3用户控制处理机和所述ATM转换器之间，用于读出从所述ATM转换器接收的IPC单元的虚路径标识符(VPI)值，以选择将该IPC单元传送到其上的处理机；以100Mbps的速度将接收的IPC单元传送到对应的处理机；以及对从所述操作和维护处理机和所述第1-3用户控制处理机中的特定处理机中接收的IPC单元进行多路复用。

2.根据权利要求1的系统，其特征在于，所述IPC单元多路复用/多路分解电路包括：

第一和第二处理机匹配电路，与所述操和维护处理机及所述第1-3用户控制处理机匹配，以传送控制信号和数据；

第二IPC单元存储处理机，用于暂时储存从所述第一和第二处理机匹配电路接收的或传送给它们的数据；

多路复用器，对从所述第二IPC单元存储处理机产生的IPC单元进行多路复用；

第四IPC单元存储处理机，用于暂时储存所述多路复用器的输出；

存储器，用于储存确定单元的传输线路的数据；

ATM转换器匹配电路，与所述的ATM转换器匹配；

第三IPC单元存储处理机，用于暂时储存从所述ATM转换器匹配电路产生的IPC单元；

多路分解器，对所述第三IPC单元存储处理机的输出进行多路分解，并将多路分解的输出传向由所述存储器确定的方向；

第一IPC单元存储处理机，用于暂时储存所述多路分解器的输出。

3.根据权利要求2的系统，其特征在于，所述第一或第二处理机匹配电路包括：

单元传送状态检验器，与传送所述处理机产生的指令数据的同步单元，选通信号端的信号同步地读出指令数据端的数据，并产生监视信号、单元传送起动信号和单元传送完成信号；

监视鉴别器，用于鉴别是否有从所述单元传送状态检验器产生的所述监视信号；

单元传送状态检测器，用于鉴别输入指令数据是单元传送起动信号还是单元接收起动信号，以及是否正确地接收了56字节的输入单元；

单元计数和写控制信号发生器，用于产生对所述计数和写控制信号发生器的56字节进行计数的计数信号；产生能正确地检测单元起动的SOC(单元起动)信号；产生提供给下一级的IPC单元存储处理机的写控制信号；

输入选择器，用于选择从所述监视鉴别器输出的接收数据端的任何一侧；

写完成信号发生器，用于产生指示从所述单元传送状态检测器产生的56字节的接收单元是否被准确地写入了的写完成信号。

4.根据权利要求2的系统，其特征在于，所述多路复用器包括：

字节转换计数器，用于产生将56字节转换成64字节的计数信号和将56字节的单元分成14字节的单位的计数信号；

多路复用器(MUX)FIFO(先进先出)环形计数器，用于接收指示将56字节的单元写入所述第二IPC单元存储处理机的任何FIFO中的写完成信号；确认在当前的FIFO中存在多少单元；并产生确认数目的信号；

MUX控制器，用于接收指示在任一FIFO中完成写的写完成信号；和产生制造读一特定FIFO的信号所需要的读控制信号。

MUX锁存器，通过从所述MUX控制器产生的所述读控制信号读取总线端的64字节，以产生有效数据，并加入对于64字节的偶数的奇偶校验位，以增加所述有效数据的稳定性。

5.根据权利要求2的系统，其特征在于，所述多路分解器包括：

多路分解计数器，用于产生将接收的64字节转换成56字节的计数信号；多路分解控制处理机，用于检验所述第三和第一IPC单元存储处理机的状态，读出该单元的第一字节以便通过SOC(单元起动)信号检查现存的单元是否正确，通过使用在64字节的单元结构中的一VPI字段来确定写端口以便选择一个特定的FIFO，通过所述多路分解计数器的输出将64字节转换为56字节；

多路分解锁存器，用于锁存所述多路分解控制处理机输出的5个字节，产生用于读取所述存储器的查阅表的VPI值的地址；和通过从所述多路分解控制处理机产生的写控制信号写入输入单元；以及

多路分解写控制信号发生器，用于产生地址信号以便所述多路分解锁存器能读出所述存储器的数据，通过所述多路分解锁存器和所述多路分解控制处理机的输出信号产生写控制信号，和产生一个单元的写完成信号。

6.在具有操作和维护处理机、第1-3用户控制处理机和ATM转换器的ATM交换机中，用于多路分解/多路复用ATM IPC(异步传送模式处理机间通信)单元的方法，包括以下步骤：

(1)接收所述单元，并检查一个向前的FIFO(先进先出)是不是空的；

(2)如果该FIFO是空的，则计数64字节，产生一SOC(单元起动)信号和一FIFO写时钟，并产生FIFO写起动信号；

(3)检查是否完成了计数和写操作；

(4)如果计数和写操作完成了，检查所述FIFO是否是空的，如果FIFO不是空的，返回到等待状态；如果FIFO是空的，则通过所述单元的第一字节检查SOC的状态；

(5)检查所述FIFO是不是空的，如果FIFO是空的，读第五字节以译码一VPI(虚路经标识符)，从查阅表取存储数据，并计数56字节；

(6)通过将译码的VPI值与来自查阅表的加载值进行比较，检查VPI是“01”，“02”，“04”还是“08”；

(7)根据该VPI值选择FIFO的传送信道，产生FIFO写信号，读和写14字节，停止读和写的两个字节，并检查读/写和停止过程是否重复了四次；

(8)如果该过程已重复了四次，则产生读/写完成信号，并检查读/写操作是否完成；

(9)检查各个端是否接收了读/写完成信号；

(10)如果接收到了，则将监视数据传送给选择的处理机，并检查是否接收了该监视信号；

(11)如果接收了该监视信号，则产生单元和数据选通起动指令，并产生向后的FIFO读信号；

(12)计数56字节，读向后的FIFO，对于一个TAXI(透明异步发射机/接收机接口)执行读/写操作，当访问完成时，向TAXI传送一个单元的停止指令；

(13)检查在初始状态和接收等待状态中是否接收了IPC单元，并且当有单元起动指令时检查数据选通单元同步是否正确；

(14)如果数据选通单元同步是正确的，计数56字节单元并产生SOC信号；

(15)当没有数据选通和计数单元停止指令时清除FIFO，向多路复用器传送一个单元写完成信号；

(16)如果各个端接收了一个单元写完成信号，检查SOC信号；

(17)如果SOC信号是0，废弃该单元，如果SOC信号是1，则检查向前的FIFO是否满了，如果该向前的FIFO是空的，起动计数将56字节转换为64字节，并重复读14字节和插入2字节的CRC(循环冗余校验码)的过程；

(18)如果计数值是64，给向前的FIFO传送写完成信号，产生FIFO读起动信号，并检查读FIFO是否完成；和

(19)如果该读操作完成了，检查时钟上升帧同步是否为“低(LOW)”，所述单元的第一字节的空闲位是否为“低(LOW)”，当有奇偶校验误差时废弃该单元，当没有奇偶校验误差时将所述IPC单元传送给ATM转换器。

Images