CN1191432A - 符号分割式多重通讯装置 - Google Patents

符号分割式多重通讯装置 Download PDF

Info

Publication number
CN1191432A
CN1191432A CN98100540A CN98100540A CN1191432A CN 1191432 A CN1191432 A CN 1191432A CN 98100540 A CN98100540 A CN 98100540A CN 98100540 A CN98100540 A CN 98100540A CN 1191432 A CN1191432 A CN 1191432A
Authority
CN
China
Prior art keywords
current
mentioned
output
mos transistor
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98100540A
Other languages
English (en)
Inventor
坪内和夫
益一哉
藤田康仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN1191432A publication Critical patent/CN1191432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种符号分割式多重通讯装置,它具有接收装置,延迟装置,开关装置,加减法装置和再现装置;该接收装置将电波转换为接收的电气信号;该延迟装置可利用时钟脉冲的定时,依次读入上述电气信号;该开关装置可在上述时钟脉冲的OFF定时中,切断上述延迟装置的驱动电流;该加减法装置可根据扩散符号,对上述延迟装置的各个输出进行加减运算;而该再现装置可基于上述加减法装置的输出,再现发射信号。

Description

符号分割式多重通讯装置
本发明涉及频谱扩散通讯，特别是涉及消耗电力少的符号分割式多重通讯装置。
其它的多重通讯方式(FDMA，TDMA)，由于通讯品质慢慢地变差，对于一定数量以上的用户是不允许的，而符号分割式的多重通讯方式(CDMA)可以允许符号同步设定，因此，预料用户数目可以增加。另外，其抗干涉性，信号的隐秘性，抗衰减性也优越，因此正在获得广泛的利用。
CDMA(符号分割式多重通讯方式)通讯装置在其发射装置中，将应该发送的基本频带数据乘以扩散符号，再乘以载波电流，从天线中发射出去。而在接收装置中，准备了具有与发射时的扩散符号相位相同的扩散符号，再使用相关器，即可取出基本频带数据。
以往，作为相关器已经知道有滑动相关器，表面声波(SAW)匹配滤波器，数字式大规模集成电路(LSI)匹配滤波器等。
滑动相关器可以利用判断回路进行同步导入，该判断回路具有DLL(滞后锁定回路)等，可使扩散符号比接收信号更快速地循环。在滑动相关器中，可以利用同步检波或者以它为标准的方式除去载波成分，即：输入芯片速率大小(チツプレ-ト)的频率信号。这种滑动相关器存在着必需要芯片同步，另外，在同步捕捉方面有时间欠缺的同时，不能给滑动相关器输入含有载波成分的接收信号的缺点。
表面声波(SAW)匹配滤波器可以实现高速的芯片同步，即使在射频(RF)，中频(IF)带也可以使用。但是，由于扩散符号由表面声波装置的物理结构决定，因此存在着符号变更很困难，很难与长的扩散符号相对应的缺点。
数字式大规模集成电路匹配滤波器不需要芯片(チツプ)同步，并具有符号容易变更的优点，但存在着电力消耗大的缺点。利用以往的CMOS集成电路技术制成的数字式大规模集成电路匹配滤波器，因为动作速度慢，存在着一般只能在基本频带上使用的缺点。
可是，近年来，移动通信(携带式电话等)正在广泛普及。作为在这种移动通信中使用的通讯方式，上述的CDMA(符号分割式多重通讯方式)最引人注目。在这种移动通信中所使用的CDMA相关器中，要求扩散符号具有可编程性，而且，消耗的电力要少。
但是，上述的SAW匹配滤波器，在扩散符号的可编程性上有问题，而另一方面，数字式大规模集成电路匹配滤波器又存在着消耗电力多的缺点。
然而，最近开发了使用切换的电容器(スイッチドキャパシタ)方式的相关器，并且正在被实用化。这种相关器是对数字式大规模集成电路匹配滤波器改良而成的，与数字式大规模集成电路匹配滤波器比较，消耗电力仅约为1/10。
本发明是在这种背景下产生的，其目的是要提供一种符号分割式多重通讯装置，它具有扩散符号可编程性，而且与以往的装置比较，消耗的电力特别少。
本发明为一种符号分割式的多重通讯装置，它具有接收装置，延迟装置，开关装置，加减法装置和再现装置。该接收装置将电波转换为接收的电气信号；该延迟装置利用时钟脉冲的定时，依次读入上述电气信号；该开关装置在上述时钟脉冲的断开(OFF)定时中，可切断上述延迟装置的驱动电流；该加减法装置根据扩散符号，对上述延迟装置的各个输出进行加减运算；该再现装置基于上述加减法装置的输出，再现发射信号。
符号分割式的多重通讯装置的接收装置接收电波，将接收的信号转换为中频信号或基本频带信号。
符号分割式多重通讯装置中的延迟装置具有电压、电流转换装置和电流延迟装置，它在将上述电气信号转换为电流信号后，利用时钟脉冲的定时，依次将上述电气信号读入该电流延迟装置中；上述电流延迟装置由数目为上述扩散符号的芯片数的二倍的电流触发器构成。
符号分割式多重通讯装置中的电流触发器由第一采样/保持回路和第二采样/保持回路串联构成。该第一采样/保持回路利用第一时钟脉冲的上升边对输入电流采样，而利用上述第一时钟脉冲的下降边，对输入电流进行保持。该第二采样/保持回路利用第二时钟脉冲的上升边，对输入电流采样，而利用上述第二时钟脉冲的下降边，对输入电流进行保持。
符号分割式多重通讯装置中的加减法装置由扩散符号输出装置，开关装置和减法装置构成。该扩散符号输出装置输出上述扩散符号；该开关装置基于上述扩散符号输出装置的输出，分别将上述电流延迟装置的各个输出与第一或第二电流路径连接，进行电流相加运算；该减法装置则将上述第二电流路径的电流，从上述第一电流路径的电流中减去。
符号分割式多重通讯装置中的上述加减法装置由扩散符号输出装置，加法装置，减法装置和开关装置构成。该扩散符号输出装置输出上述扩散符号；该加法装置基于上述扩散符号输出装置的输出，分别将上述电流延迟装置的各个输出与第一或第二电流路径连接，进行电流相加运算；该减法装置将上述第二电流路径的电流，从上述第一电流路径的电流中减去；该开关装置则可在上述时钟脉冲断开的定时中，切断上述加法装置和减法装置的动作。
符号分割式多重通讯装置中，上述减法装置由第1、2电流反射镜(カ-レントミラ-)回路串联构成，它将上述第二电流路径的电流供给上述第一电流反射镜回路的输入端，将上述第一电流路径的电流供给上述第一电流反射镜回路的输出端和上述第二电流反射镜回路的输入端，从上述第二电流反射镜回路输出端获得输出。
符号分割式多重通讯装置的再现装置由电流电压转换器和解调器构成。该电流电压转换器将上述加减法装置的输出转换为电压信号；该解调器对上述电流电压转换器的输出进行积分，再现发射信号。
以下，参照附图来说明本发明的一个实施例。
图1为表示根据本发明的一个实施例的相关器的构成的方框图；
图2为表示根据本发明的一个实施例的符号分割式多重通讯装置的构成的方框图；
图3为表示图1的V/IC101的构成的回路图；
图4为表示图1的CDF/F1021的构成的回路图；
图5为表示图1的模拟开关1041的构成的回路图；
图6为表示图1的电流加法器105的构成的回路图；
图7为表示图1的V/IC107的构成的回路图；
图8为表示根据本发明的一个实施例的符号分割式多重通讯装置动作的时间图；
图9为表示频谱扩散通讯的发射波的时间图；
图10为表示图1所示的CDF/F的动作的时间图；
图11为表示图1的CDF/F的另一种构成的回路图；
图12为表示根据本发明的第二个实施例的符号分割式多重通讯装置的构成的方框图；
图13为用于说明图4中，改变时钟脉冲W1和W2的相位时的动作的时间图；
图14为表示图11所示的CDF/F的动作的时间图；
图15为表示本实施例的电流源的具体构成的图。
(1)实施例说明
图2为表示根据本发明的一个实施例的符号分割式多重通讯装置(接收端)的构成的方框图。在这个图中，1为天线，可以接收从以后要说明的发射装置发出的发射波。2为混合器，它使接收的发射波和局部信号发生器3输出的信号混合，输出IF(中频)信号。
4为载波同步检波器，它可以对混合器2的输出进行同步检波。另外，作为扩散符号，可以使用PN(伪随机噪声)符号。5为相关器，它可采取对PN符号发生器6产生的PN符号和载波同步检波器4的输出相关，输出相关信号。7为使用积分器等构成的解调器，它可基于相关器5的输出，对基本频带数据进行解调。
下面，参照图1来说明图2所示的相关器5的构成。这个相关器5与先前的相关器不同，它采用切换电流(切换电流匹配滤波器-Switched Current Matched Filter)方式，通过电流相加，检出相关。在图1中，101为V/IC(电压/电流转换器)，它将从端子T1输入的信号Vin的电压值转换为电流值Iin，从端子T2输出。
图3为表示图1的V/IC101的构成例子的图。在这图中，OP1为将(-)端子和(+)端子的电压差放大的运算放大器。(+)端子与端子T1连接，(-)端子通过电阻R1接地。M15为将电压转换为电流，并通过电阻R1，进行源极接地的n沟道型MOS晶体管，其漏极与端子T2连接，而栅极与运算放大器OP1的输出端子连接。本结构称为凹入(シンク)形V/I转换器，也可以采用称为源型的V/I转换器。
其次，在图1中，1021、1022、……、102n(n为自然数)为CDF/F(电流滞后触发器)，它将从各自的端子T61～T6n输入的电流，用输入端子T71～T7n的时钟脉冲的定时进行采样和暂时保持，然后利用输入端子T81～T8n的时钟脉冲的定时，从端子T91～T9n和端子T101～T10n输出。
图4为表示图1的CDF/F1021(1022-102n也为同一结构)的结构的一例的图。这个CDF/F1021由保持电流的采样保持回路SH1和SH2构成。在采样保持回路SH1的构成中，M1为源极接地的n型MOS晶体管，漏极通过恒电流源A1，与电源Vdd连接，栅极与漏极连接，源极通过MOS晶体管M2接地。
M3也同样为源极接地的n型MOS晶体管，漏极通过恒电流源A2，与电源Vdd连接，栅极通过开关SW1与MOS晶体管M1的栅极连接，源极则通过MOS晶体管M4接地。
这里，上述n型MOS晶体管是所谓的n沟道MOS场效应管。又：所谓p型MOS晶体管为p沟道MOS场效应管。当栅极上没有加入电话时，这些n型MOS晶体管和p型MOS晶体管为在漏极/源极之间几乎没有电流流动的增强型MOS场效应管。在栅极上没有加电压时，也可使用在漏极与源极之间有电流流动的降低型MOS场效应管，但其性能得不到实施例中所示动作特性，这是其缺点。
作为基本构成，在一个采样和保持回路(即图4的SH1)中，A1和A2电流源的电流值相同。SH1的n沟道MOS晶体管M1和M3的“栅宽/栅长比”相同。在图4的SH2中，A3，A4，A5电流源的电流值相同。另外，SH2的n沟道MOS晶体管M5，M7，M9的“栅宽/栅长比”相同。当这样设置时，SH1的输入电流Iin和SH1的输出电流Is大小的绝对值相等。另外，SH2的输入电流Is和从T91输出的输出电流(Iout)，与从T101输出的输出电流的大小相等。
图1的开关SW1，SW2可以由n型MOS晶体管构成。当电源电压Vdd加在栅极电压上时，n型MOS晶体管的漏极/源极变成处于导通状态的ON，当栅极电压为零时，源极/漏极变成处在遮断状态的OFF。后面的图11的开关SW11，SW12，SW21，SW22也同样可以用n型MOS晶体管构成。
这样，由于当一个CDF/F内的电流值相等时，可以用完全相同的回路构成n个CDF/F，因此回路设计容易。也可以有意识地改变电流源的电流值或各个MOS晶体管的“栅宽/栅长比”。但这时，由于各个SH1和SH2的输入电流和输出电流的大小会按照电流源的电流值大小和MOS晶体管的“栅宽/栅长比”而变化，因此回路设计变得复杂。
另外，M2，M4，M6，M8，M10的n沟道MOS晶体管的“栅宽/栅长比”即使相同，等于零也没有关系。然而，这些MOS晶体管为作为开关使用的，由于导通时的接通电阻可以相同，因此，最好具有相同的“栅宽/栅长比”。
开关SW1为当从端子T71送出的输入时钟脉冲W1为“1”时接通，时钟脉冲W1为“0”时断开的开关，它由MOS晶体管构成。C1表示n型MOS晶体管M3的栅极/源极间的寄生电容。
另外，作为时钟脉冲，在“1”时，要具体地加上Vdd作为电压。在“0”时，则为零电位。这样，当SW1，SW2由n型MOS晶体管构成时，在时钟脉冲为“1”时，SW1为接通(ON)，而“0”时，SW2断开(OFF)。
在采样保持回路SH2的构成中，M5为源极接地的n型MOS晶体管。漏极通过恒电流源A3，与电源Vdd连接，栅极与漏极连接，而源极则通过MOS晶体管M6接地。M7为源极接地的n型MOS晶体管，漏极通过恒电流源A4与电源Vdd连接，而栅极则通过开关SW2与MOS晶体管M5的栅极连接，源极通过MOS晶体管M8接地。M9同样也是源极接地的n型MOS晶体管，漏极通过恒电流源A5，与电源Vdd连接，而栅极则与MOS晶体管M7的栅极连接，源极通过MOS晶体管M10接地。
开关SW2为当从端子T81输出的输入时钟脉冲W2为“1”时，接通，当信号W2为“0”时断开的开关，由MOS晶体管构成。C2，C3分别表示MOS晶体管M7，M8的栅极/源极之间的寄生电容。
n型MOS晶体管M7的漏极与端子T91连接，n型MOS晶体管M9的漏极与端子T101连接。另外，n型MOS晶体管M3的漏极与n型MOS晶体管M5的漏极连接。另外，MOS晶体管M2，M4，M6，M8，M10的各个栅极共同连接，与端子Ts连接在一起。
其次，图1中的103为开关回路。它是利用通过输入端子T111～T11n的电流路径，从端子T121～T12n输入的信号，切换至端子T13或端子T14的回路，由模拟开关1041，1042，……104n构成。这里，从PN符号发生器6(图2)输出的PN符号加到端子T121～T12n上。
图5为表示图1的模拟开关1041(1042～104n为同一结构)的构成的图。在这个图中，M20为n型MOS晶体管，其漏极与端子T111连接，源极与端子T131连接，栅极与端子T121连接。M21为p型MOS晶体管，漏极与端子T111连接，源极与端子T141连接，栅极与上述端子T121连接。
模拟开关的输出端子T131～T13n共同连接，又再与图1的T13连接。另外，模拟开关的输出端子T141～T14n共同连接，再与图1的T14连接。
其次，图1的105为电流加法器，它可将流入端子T15的电流和将流入端子T16的电流，用反向装置106反向的电流相加，再将相加的结果输出至输出端子T17。换言之，它可将流入端子T16的电流，从流入端子T15的电流中减去，再将结果输出至输出端子T17。
图6为表示图1的电流加法器105的构成例子的图。在这个图中，M30为源极接地的n型MOS晶体管，其漏极通过恒电流源A30与电源Vdd连接，同时又与端子T16连接，栅极与漏极连接，源极接地。M31为源极接地的n型MOS晶体管，其漏极通过恒电流源A31与电源Vdd连接，同时又与端子T15连接，栅极与MOS晶体管M30的栅极连接，源极接地。
M32为源极接地的n型MOS晶体管，其源极通过恒电流源A32与电源Vdd连接，同时又与端子T15连接，栅极与漏极连接，源极接地。M33为源极接地的n型MOS晶体管，其漏极通过恒电流源A33与电源Vdd连接，同时又与端子T17连接，栅极与MOS晶体管M32的栅极连接，源极接地。这里，恒电流源A30～A33的电流值相同。另外，由上述MOS晶体管M30，M31，恒电流源A30，A31构成的回路，由MOS晶体管M32，M33，恒电流源A32，A33构成的回路分别构成电流反射镜(カ-レントミル-)回路。
作为基本构成，电流源A30和A31的电流值相等，MOS晶体管M30和M31的“栅宽/栅长比”相等。同样，电流源A32和A33的电流值相等，MOS晶体管M32和M33的“栅宽/栅长比”相等。这样，就可进行以下所示的动作。
在这样的构成中，当从端子T16流入的电流为Im时，从端子T15流入MOS晶体管M31的电流也为Im。结果，从端子T15流入的总电流为Ip时，从端子T15流入MOS晶体管M32的电流为Ip-Im，因而，从输出端子T17向外部方向输出的电流Iout为(Ip-Im)。
在电流源A30和A31的电流值，MOS晶体管M30和M31的“栅宽/栅长比”，电流源A32和A33的电流值，MOS晶体管M32和M33的“栅宽/栅长比”不相等的情况下，输出电流一般为(αIp-βIm)。这里，α，β为由各个电流源的电流值和各个MOS晶体管的“栅宽/栅长比”决定的值。
图6B为表示电流加法器105的另一个构成例子的图。在这个图中，M70为n型MOS晶体管，其漏极通过恒电流源A70与电源Vdd连接，同时与端子T16连接，栅极与漏极连接，源极通过MOS晶体管M74接地。
M71为n型MOS晶体管，其漏极通过恒定电流源A71与电源Vdd连接，同时与端子T15连接，栅极与MOS晶体管M70的栅极连接，源极通过MOS晶体管M75接地。
M72为n型MOS晶体管，其漏极通过恒电流源A72与电源Vdd连接，同时与端子T15连接，栅极与漏极连接，源极通过MOS晶体管M76接地。
M73为n型MOS晶体管，其漏极通过恒电流源A73与电源Vdd连接，同时与端子T17连接，栅极与MOS晶体管M72的栅极连接，源极与晶体管M77连接。
M74，M75，M76和M77均为MOS晶体管，各个栅极均与端子Ts连接。这些MOS晶体管M74，M75，M76和M77均为n型MOS晶体管，当较高的电压(MOS晶体管的门限电压一接地电压)加在栅极上时，它们处于接通(ON)状态。
另外，恒电流源A70～A73的电流值相同。由上述MOS晶体管M70，M71，M74和M75，恒电流源A72，A73构成的回路，当MOS晶体管M74，M75，M76，M77在ON状态(即导通状态)时，分别构成电流反射镜回路。
作为基本构成，电流源A70和A71的电流值相等，MOS晶体管M70和M71的“栅宽/栅长比”相等。同样，电流源A72和A73的电流值相等，MOS晶体管M72和M73的“栅宽/栅长比”相等。这样，可进行以下所示的动作。
现在，在上述构成中，当从端子T16流入的电流为Im时，从端子T15流入MOS晶体管M71的电流也为Im。结果，当从端子T15流入的总电流为Ip时，从端子T15流入MOS晶体管M72的电流为Ip-Im，因而从输出端子T17向外部输出的电流Iout为(Ip-Im)。
在电流源A70和A71的电流值，MOS晶体管M70和M71的“栅宽/栅长比”，电流源A72和A73的电流值，MOS晶体管M72和M73的“栅宽/栅长比”不相等的情况下，输出电流一般为(αIp-βIm)。这里，α，β为由各个电流值和各个MOS晶体管的“栅宽/栅长比”决定的值。
另外，希望MOS晶体管M74，M75，M76，M77的“栅宽/栅长比”，在具有相同的接通(ON)电阻时相同。
其次，图1的101为I/VC(电流/电压转换器)，它将从端子T18输入的电流值转换为电压值，再从端子T19输出。图7为表示这个I/VC107的构成例子的图。在这个图中，OP2为运算放大器，R2为插在运算放大器OP2的(一)端子和输出端之间的电阻。
在以上说明中，是采用作为电流源的回路记号进行说明的。在实际的回路中，可以利用图15A和15B所示的构成方式。图15A为取出含有图4，图6A，图6B，图11的电流源的回路部分的图。在这个图中，M301为n型MOS晶体管，其源极接地，栅极和漏极连接，另外，漏极通过电流源A301，与电源Vdd连接。
图15B为表示图15A所示的电流源A301的具体回路的图。在这个图中，M302为MOS晶体管，为与图15A所示的M301同一结构。M303为p型MOS晶体管，其漏极与M302的漏极连接，源极与Vdd连接。在这样的构成中，当给M303的栅极加适当电压VEE时，p型MOS晶体管M303可作为电流源动作。电流源的电流J由p型MOS晶体管的“栅长”、“栅宽/栅长比”和栅极电压决定。当在回路构成后，要控制电流源的电流J的值的情况下，可以通过改变栅极电压VEE来进行控制。
下面来说明上述实施例的动作。图8为表示频谱扩散发射波的解调处理的图。首先，图2的天线1接收经过频谱扩散调制，再由载波载运的发射波。关于图8A所示的接收物发射波，可用图9进行说明。图9为用于说明频谱扩散调制处理流程的波形图。
图9所示的数据组由128个芯片(チツプ)构成。首先，在发送图9A所示的基本频带数据“1”的情况下，将图9B所示的PN符号与基本频带数据“1”相乘。这里，PN符号称为模拟噪声符号。作为该PN符号已知有m序列符号，Gold符号，正交m序列符号，正交Gold符号，由沃尔什(ウオルシユ)函数生成的正交符号等。特别是，在正交符号情况下具有下列特性。自相关函数，当相位差为零时的相关值为最大值。而互相关函数，当相位差为零时，其相关值为零。由于具有这个特征，因此，正交符号可认为是适合于CDMA通道分割的符号。利用根据本实施例的相关器5，无论由加在开关矩阵103上的T121～T12n的信号产生的是什么符号，都可以进行相关操作。另外，通过将用这种乘法处理的扩散调制的图9C的信号和图9E所示的载波作相乘处理，可得到图9D所示的频谱扩散的发射波。
又，例如，在发送基本频带数据“0”的情况下，相对于图9C所示的波形，可得到扩散调制数据的反相位波形。再对图9C和反相位波形及图9E所示的载波进行乘法处理，可生成数据“0”的发射波。
其次，从图2的天线1输入的图8A所示的发射波。在混合器2中与局部信号发生器3输出的频率信号混合，成为以载波和上述信号之差的频率为频率的IF(中频)信号。另外，载波同步检波器4对这个IF信号进行检波，将该IF信号转换为基于图9B所示的PN符号和基本频带数据的信号。相关器5可采取对该载波同步检波器4的输出信号和PN符号发生器6所产生的PN符号相关。这里，PN符号发生器6输出的PN符号当然是与上述发射时的PN符号相同的。
其次，详细说明图2所示相关器5的动作。首先，从载波同步检波器4输出的扩散调制数据(参见图8B)，由端子T1输入V/IC101，再由V/IC101转换为电流，依次输出至CDF/F1021中。另外，从该V/IC101输出的电流数据，根据时钟脉冲W1和W2，依次向CDF/F1021～CDF/102n移位，并读入CDF/F1021～CDF/F102n中。
现在，利用图4和图10来详细说明CDF/F1021～102n的动作。图10为表示CDF/F1021动作的时间图的一个例子。
图10A所示的时钟脉冲W1和图10B所示的时钟脉冲W2的周期，占空率(Duty比)相同，而相位则偏移一个时钟脉冲W1的“ON”时间。另外，当时钟脉冲W1或时钟脉冲W2为“1”状态时，图10C所示的信号WS为“1”的状态。这个信号WS加在图4的端子Ts上。这样，信号WS为“1”时，MOS晶体管M2，M4，M6，M8，M10为接通(ON)。
首先，在图10所示的时刻t1，当信号WS为“1”时，MOS晶体管M2，M4，M6，M8，M10都为ON，图4的回路变为起动状态。这时，从V/IC101流入CDF/F1021的电流取为Iin(参见图10D)。这个电流Iin从端子T61输入MOS晶体管M1的漏极，又当恒电流源A1-A5的电流值每个都为J时，流入MOS晶体管M1的电流值Ia为(J+Iin)(参见图10D)。
而且，这时，当同时图10A所示的时钟脉冲W1为“1”时，通过开关SW1的闭合(图4)，MOS晶体管M1的栅极和MOS晶体管M3的栅极短路。这时，开关SW2打开，而MOS晶体管M5的栅极和MOS晶体管M7，M9的栅极处在断开状态。
另外，当开关SW1为“ON”时，MOS晶体管M1和M3构成电流反射镜(カレントミラ-)回路，与MOS晶体管M1相同的电流(J+Iin)流至MOS晶体管M3。这样，从MOS晶体管M3的漏极流入MOS晶体管M5的漏极的电流Is(参见图4)为Is＝-Iin，而MOS晶体管M5的电流Ib为(J-Iin)(参见图10F)。另外，这时，MOS晶体管M3的栅极/源极之间的寄生电容C1被充电。上述过程为电流采样过程。
其次，在时间t2，当时钟脉冲W1为“0”，时钟脉冲W2为“1”时，开关SW1打开，而MOS晶体管M1的栅极和MOS晶体管M3的栅极变为断开状态。这时，MOS晶体管M3的电流由寄生电容C1保持，因而，电流Is的值也保持为-Iin。这个过程即为电流的保持过程。
一方面，在时刻t2，当开关SW2关闭时，MOS晶体管M5的栅极和MOS晶体管M7与M9的栅极短路。这样，流入MOS晶体管M7和M9的电流为与MOS晶体管M5的电流相同的电流(J-Iin)。结果，如图10G所示，电流Iout(图4)变为电流Iin，这个电流从端子T91输出。从端子T101输出的电流也相同。
这时，MOS晶体管M7，M9的栅极/源极之间的寄生电容C2，C3被充电。
其次，在时刻t3，当时钟脉冲W2为“0”时，开关SW2为“OFF”，输出电流Iout由寄生电容C2保持。另外，这时，信号WS为“0”，以后，图4的回路变为截止状态。而在时刻t4，当信号WS再次变为“1”时，回路变成起动状态，再开始与上述同样的动作。这样，回路处在截止状态，当在时刻t4再开始动作时，利用MOS晶体管M1，M3，M5，M7，M9的栅极寄生电容，可以再开始与时刻t3同样状态下的动作。
依次进行上述的采样和保持处理，这样，可以在CDF/F1021～102n中依次设定与输入端子T1的PN符号的各个芯片(チツプ)值对应的电流值。
其次，从CDF/F1021～102n分别输出的电流，通过开关回路103，向电流加法器105的端子T15或端子T16集中，即进行电流相加运算。
例如，当令CDF/F的数目为10，PN符号为1111110000时，CDF/F1021～1026的输出电流，通过开关回路103，流入端子T15，CDF/F1027～10210的输出电流，通过开关回路103，流入端子T16中。
因此，CDF/F1021～1026的各个输出电流之和的电流，流入端子T15，而CDF/F1027～10210的各个输出电流之和的电流，流入端子T16。
另外，在电流加法器105中，端子T15的电流和将端子T16的电流反向的电流相加，将其结果从端子T17输出。因而，假如根据上述例子，在CDF/F1021-10210中设定与PN符号相同的电流数据1111110000时，电流加法器105的输出电流为峰值(参见图8C)，因此，从I/VC107输出峰值电压。
就是说，当在CDF/F1021～102n中设置与PN符号发生器6(图2)输出的PN符号相位相同的数据时，图1的相关器5输出正的峰值，当设置反相位的数据时，输出负的峰值。也即是，当PN扩散调制的基本频带数据“1”被CDF/F1021～102n接收时，输出正的峰值，而当该数据为“0”被接收时，输出负的峰值。该峰值在解调器7(图2)中，被积分，又回复至原来的基本频带数据。
(2)其它实施例
图11为表示图1的CDF/F1021～102n的另一个构成例子的回路图。在这个图中，M50为n型MOS晶体管，其漏极通过恒电流源A51，与电源Vdd连接，栅极则通过开关SW12与漏极连接，而源极则通过MOS晶体管M51接地。另外，n型MOS晶体管M50的漏极，通过开关SW11与端子T61连接。
M52为n型MOS晶体管，其漏极通过恒电流源A52，与电源Vdd连接，栅极通过开关SW22，与漏极连接，源极则通过MOS晶体管M53接地。n型MOS晶体管M52的漏极，通过开关SW21，与n型MOS晶体管M50的漏极连接，同时又与端子T91连接。
M54为n型MOS晶体管，其漏极通过恒电流源A53，与电源Vdd连接，其栅极与n型MOS晶体管M52的栅极连接，源极通过MOS晶体管M55接地。n型MOS晶体管M54的漏极还与端子T101连接。MOS晶体管M51，M53，M55的栅极与端子Ts连接。
下面，参照图14来说明图11所示的CDF/F的动作。设恒电流源A51-A53的电流为J。首先，在时刻t1，当图14C所示信号WS为“1”时，MOS晶体管M51，M53，M54为“ON”，图11的回路处在起动状态。这时，当同时图14A所示的时钟脉冲W1为“1”时，开关SW11和开关SW12关闭，从端子T61输入的电流Iin供给n型MOS晶体管M50的漏极。
而且，流入n型MOS晶体管M50中的电流为恒电流源A51的供给电流与电流Iin的总和电流(J+Iin)。
其次，在时刻t2，当时钟脉冲W1为“0”，时钟脉冲W2为“1”时，开关SW11，SW12打开，开关SW21，SW22关闭。
这时，n型MOS晶体管M50的栅极/源极之间的寄生电容将上述n型MOS晶体管M50的电流保持为(J+Iin)。因而，电流Is为-Iin。结果，n型MOS晶体管M52的电流为(J-Iin)。n型MOS晶体管M54的电流同样也为(J-Iin)。
其次，在时刻t3，当时钟脉冲W2为“0”，开关SW21，SW22打开。
这时，MOS晶体管M52的电流(J-Iin)由其栅极/源极之间的寄生电容保持。结果，作为电流Iout的电流Iin从恒电流源A52流向端子T91。另外，这时，电流Iin同样从MOS晶体管M54的漏极流向端子T101。同时，信号WS变为“0”，这样MOS晶体管M51，M53，M55变成“OFF”，图11的回路变成截止状态。以后，这个状态一直继续直至时刻t4，贮存在MOS晶体管M50，M52，M54的栅极/源极之间的寄生电容上的电荷，可以在与时刻t3状态相同的状态下，再开始时刻t4的动作。
采用上述图11的回路，与前述的图4的回路比较，可以减少恒电流源的数目。
图12为表示根据本发明的另一个实施例的符号分割式多重通讯装置(接收端)的构成的方框图。在图中，201为天线，它接收从图中没有表示的发射器发出的发射波。202为混合器，它使接收的发射波与局部信号发生器可产生的信号波混合，输出中频(IF)信号。204为与图1所示的相关器同样构成的相关器，它采取可编程的PN符号发生器205产生的PN符号和IF信号相关，输出相关信号。206为解调器，它可以输入的相关信号为基础，再现基本频带信号。
另外，根据上述的实施例，相关的峰值，如图13C所示那样，出现二个脉冲。为了防止产生这种现象，可以使时钟脉冲W1和W2的相位相反，使W2的相位比W1相位超前。这时，相关峰值变成图13D那样。
到目前为止，时钟脉冲W1和W2的占空比都取成相同。当W1和W2在“1”的状态时，如果时钟脉冲WS为“J”状态，则即使时钟脉冲W1和W2的占空比不同，也可以动作。
(3)上述实施例的效果
从以上说明可知，根据上述实施例的电流相加型的相关器5，在时钟脉冲的一个周期内，使一次回路处于截止状态，因此可使电力消耗减少。以下来说明减少电力消耗的效果。
再者，(a)～(d)分别表示下列的回路情况。
(a)是：在图4的回路中，除去晶体管M2，M4，M6，M8，M10，使用图6A所示的回路作为电流加法器105的情况。
(b)是：在图11的回路中，除去晶体管M51，M53，M55，采用图6A所示的回路作为电流加法器105的情况。
(c)是：使用图4的回路，采用图6B所示的回路作为电流加法器105的情况。
(d)是：使用图11的回路，采用图6B所示的回路作为电流加法器105的情况。
                         表1为基本频带相关的情况
    a     b     C     d
芯片长     128     128     128     128
芯片速率     *1     *2     14兆赫     14兆赫
采样     双重     ←      ←     ←
采样频率     28MHz     ←      ←     ←
CDF/F数目     256     256     256     256
Tr数/CDF/F     12     10     17     13
电流源数/CDF/F     5     3     5     3
每一个CDF/F电流源的电流     150μA     150μA     150μA     150μA
开关矩阵的Tr数     512     512     512     512
电流加法回路的Tr数     8     8     12     12
电流加法回路的电流源数     4     4     4     4
每一个电流加法回路的电流源的电流     2.56mA     2.56mA     2.56mA     2.56mA
Tr总数     3592     3080     4876     3852
CDF/F的电力     192.0mW     115.0mW     43mW     2.58mW
电流加法回路的电力     10.2mW     10.2mW     0.23mW     0.23mW
总电力     202.2mW     125.4mW     4.5mW     2.8mW
注：(*1，*2)表示在(a)，(b)情况下，总电力与芯片速率无关。
                        表2IF(中频)相关的情况
    a    b     C     d
芯片长     128    128     128     128
芯片速率     14兆赫    14兆赫     14兆赫     14兆赫
采样  双重(140MHz)    ←     ←     ←
采样频率     280MHz    ←     ←     ←
CDF/F数目     2560    2560     2560     2560
Tr数/CDF/F     10和12    8和10     14和17     10和13
电流源数/CDF/F     4和5    2和3     4和5     2和3
每一个CDF/F电流源的电流     150μA    150μA     150μA     150μA
开关矩阵的Tr数     512    512     512     512
电流加法回路的Tr数     8    8     12     12
电流加法回路的电流源数     4    4     4     4
每-个电流加法回路的电流源的电流     2.56mA    2.56mA     2.56mA     2.56mA
Tr总数     26632    21512     37132     26892
CDF/F的电力     1574.4mW    806.4mW     352.8mW     180.7mW
电流加法回路的电力     10.2mW    10.2mW     2.3mW     2.3mW
总电力     1584.6mW    816.6mW     355.1mW     183.0mW
在表1中，采样取双重导样，即：以芯片速率(チップレ-ト)的2倍频率对输入匹配滤波器的输入信号进行采样。这时，作为上述双边采样的CDF/F的数为芯片长度2倍的数。
在表1的例子中，由于有128个芯片，所以CDF/F的数目为2×128＝256。另外，采样可以不是芯片数的整数倍。即使不是整数倍的情况，也可以正确地动作。
在表2的IF(中频)带相关的情况下，CDF/F的数目如下这样决定。即，当取IF频率为fIF，芯片长为n，芯片速率为Cchip，采样系数为Ms时，
CDF/F数目＝(N×fIF×Ms)÷Cchip
式中，采样系数Ms，在双重采样时取2。
另外，在电流相加型相关器中，动作速度由CDF/F回路的响应时间决定。在采用0.2μm硅处理(Siプロセス)的情况下，CDF/F的响应速度(τ)为0.0357毫微秒(nsec)。即，最高动作频率(fmax＝1/2πτ)为4.46千兆赫(GHz)。时钟脉冲W1和W2的ON时间(即图10和图13的t1-t2及t3-t2)可以作为τ的约10倍的0.4毫微秒(nsec)，进行仿真。
这样，在用于表1和表2的PN数据的相关的情况下，设有截止用的晶体管的(C)情况下的相关器，与(a)情况下的相关器比较，消耗的电力大幅度减小。同样，在没有截止用的晶体管的(d)的情况下的相关器，与(b)情况下的相关器比较，消耗电力也大幅度减小。
从以上结果可看出，只有在CDF/F1011……101n的电流采样/保持动作时，通过向CDF/F1011……101n供给驱动电流，来控制截止用的晶体管，上述相关器的电力消耗可以大幅度地削减。
另外，由于作为这些相关器使用的电流加法方式，其回路的最高动作频率可达4千兆赫(GHz)以上，因此可以高速动作。
如以上所述，采用本发明时，由于在上述时钟脉冲的OFF定时中，具有切断延迟装置的驱动电流的开关装置，因此，与先前的装置比较，可具有消耗电力大幅度减小的效果。
另外，在延迟装置中使用电流延迟装置的情况下，可具有能提供一种符号分割式多重通讯装置的效果，该装置动作速度快，而且消耗电力少。

Claims (10)

1.一种符号分割式多重通讯装置，它具有接收装置，延迟装置，开关装置，加减法装置和再现装置；该接收装置将电波转换为接收的电气信号；该延迟装置可利用时钟脉冲的定时，依次读入上述电气信号；该开关装置可在上述时钟脉冲的OFF定时中，切断上述延迟装置的驱动电流；该加减法装置可根据扩散符号，对上述延迟装置的各个输出进行加减运算；而该再现装置可基于上述加减法装置的输出，再现发射信号。
2.如权利要求1所述的符号分割式多重通讯装置，其特征为，该上述接收装置接收上述电波，并将该接收的信号转换为中频信号。
3.如权利要求1所述的符号分割式多重通讯装置，其特征为，上述接收装置接收电波，并将该接收的电波转换为基本频带信号。
4.如权利要求1～3中任何一项所述的符号分割式多重通讯装置，其特征为，上述延迟装置具有电压、电流转换装置和电流延迟装置，上述延迟装置在将上述电气信号转换为电流信号后，利用时钟脉冲的定时，依次将上述电气信号读入该电流延迟装置中。
5.如权利要求4所述的符号分割式多重通讯装置，其特征为，上述电流延迟装置由数目为上述扩散符号的芯片数的二倍的电流触发器构成。
6.如权利要求5所述的符号分割式多重通讯装置，其特征为，上述电流触发器是将第一采样/保持回路和第二采样/保持回路串联构成；该第一采样/保持回路利用第一时钟脉冲的上升边对输入电流进行采样，而利用上述第一时钟脉冲的下降边对输入电流进行保持；而该第二采样/保持回路则利用第二时钟脉冲的上升边对输入电流进行采样，利用上述第二时钟脉冲的下降边，对输入电流进行保持。
7.如权利要求4所述的符号分割式多重通讯装置，其特征为，上述加减法装置由扩散符号输出装置，开关装置和减法装置构成；该扩散符号输出装置输出上述扩散符号；该开关装置基于上述扩散符号输出装置的输出，分别将上述电流延迟装置的各个输出与第一或第二电流路径连接，进行电流相加运算；而该减法装置则将上述第二电流路径的电流，从上述第一电流路径的电流中减法。
8.如权利要求7所述的符号分割式多重通讯装置，其特征为，上述减法装置与第二电流反射镜(カ-レントミラ-)回路串联，将上述第二电流路径的电流供给上述第一电流反射镜回路的输入端，又将上述第一电流路径的电流供给上述第一电流反射镜回路的输出端和上述第二电流反射镜回路的输入端，并从上述第二电流反射镜回路的输出端获得输出。
9.如权利要求4所述的符号分割式多重通讯装置，其特征为，上述加减法装置由扩散符号输出装置，加法装置，减法装置和开关装置构成；该扩散符号输出装置输出上述扩散符号；该加法装置基于上述扩散符号输出装置的输出，分别将上述电流延迟装置的各个输出与第一或第二电流路径连接，进行电流相加运算；该减法装置将上述第二电流路径的电流从上述第一电流路径电流中减去；而该开关装置，在上述时钟脉冲断开的定时中，切断上述加法装置和减法装置的动作。
10.如权利要求4所述的符号分割式多重通讯装置，其特征为，上述再现装置由电流-电压转换器和解调器构成；该电流-电压转换器将上述加减法装置的输出转换为电压信号；该解调器对上述电流、电压转换器的输出进行积分，再现发射信号。
CN98100540A 1997-02-17 1998-02-17 符号分割式多重通讯装置 Pending CN1191432A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3249397A JP3360794B2 (ja) 1997-02-17 1997-02-17 符号分割多重通信装置
JP032493/97 1997-02-17

Publications (1)

Publication Number Publication Date
CN1191432A true CN1191432A (zh) 1998-08-26

Family

ID=12360528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98100540A Pending CN1191432A (zh) 1997-02-17 1998-02-17 符号分割式多重通讯装置

Country Status (7)

Country Link
US (1) US6201800B1 (zh)
EP (1) EP0859485B1 (zh)
JP (1) JP3360794B2 (zh)
KR (1) KR100295785B1 (zh)
CN (1) CN1191432A (zh)
DE (1) DE69816500T2 (zh)
TW (1) TW409459B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360793B2 (ja) * 1997-02-17 2002-12-24 クラリオン株式会社 符号分割多重通信装置
KR100532328B1 (ko) * 1998-08-29 2006-03-23 삼성전자주식회사 부호분할다중접속통신시스템의피.엔시퀀스식별장치
JP3298542B2 (ja) 1999-03-12 2002-07-02 日本電気株式会社 相関器
US6954489B2 (en) 2001-01-02 2005-10-11 Telefonaktiebolaget L M Ericsson (Publ) Determining correlations of received sequences to multiple known sequences in a communications system
US7353007B2 (en) * 2005-02-03 2008-04-01 International Business Machines Corporation Digital transmission circuit and method providing selectable power consumption via multiple weighted drive slices
US7952482B2 (en) * 2005-08-25 2011-05-31 University Of Central Florida Research Foundation, Inc. Surface acoustic wave coding for orthogonal frequency coded devices
US7876869B1 (en) 2007-05-23 2011-01-25 Hypers, Inc. Wideband digital spectrometer
US20160291129A1 (en) * 2015-02-09 2016-10-06 The Regents Of The University Of Michigan Current-Mode Matched Filter Architecture For Signal Acquisition

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643230A (en) * 1970-09-03 1972-02-15 Bell Telephone Labor Inc Serial storage and transfer apparatus employing charge-storage diodes in interstage coupling circuitry
US4653069A (en) * 1975-11-06 1987-03-24 General Electric Company Spread spectrum correlation receiver
US4164628A (en) * 1977-06-06 1979-08-14 International Telephone And Telegraph Corporation Processor for multiple, continuous, spread spectrum signals
WO1992002094A1 (en) * 1990-07-23 1992-02-06 Omnipoint Corporation Sawc phase-detection method and apparatus
US5390207A (en) * 1990-11-28 1995-02-14 Novatel Communications Ltd. Pseudorandom noise ranging receiver which compensates for multipath distortion by dynamically adjusting the time delay spacing between early and late correlators
JP2768070B2 (ja) * 1991-08-02 1998-06-25 日本電気株式会社 位相比較器
US5227676A (en) * 1991-09-16 1993-07-13 International Business Machines Corporation Current mode sample-and-hold circuit
JPH06188676A (ja) * 1992-12-17 1994-07-08 Canon Inc 相関器
DE4305119C2 (de) * 1993-02-19 1995-04-06 Eurosil Electronic Gmbh MOS-Speichereinrichtung zur seriellen Informationsverarbeitung
DE4317188A1 (de) * 1993-05-21 1995-02-09 Paul Merkle Spezial-Flip-Flop

Also Published As

Publication number Publication date
KR19980071381A (ko) 1998-10-26
JPH10233751A (ja) 1998-09-02
EP0859485B1 (en) 2003-07-23
TW409459B (en) 2000-10-21
EP0859485A3 (en) 2000-03-22
DE69816500D1 (de) 2003-08-28
KR100295785B1 (ko) 2001-11-14
JP3360794B2 (ja) 2002-12-24
EP0859485A2 (en) 1998-08-19
DE69816500T2 (de) 2004-05-06
US6201800B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
CN1160872C (zh) 在无线通信系统中使用的提供接收信号干扰的正确估计值的系统和方法
CN1822516A (zh) 码分多址系统中导频和不必要业务信号的消除
CN100531018C (zh) 可配置的终端引擎
CN1119855C (zh) 具有可调节偏置电流的放大器
CN1277526A (zh) 使用正交可变扩展系数码来调制数据消息的装置和方法
JP2007221801A (ja) セルラー無線ネットワークにおけるダイナミックチャネル構成
CN1441619A (zh) 用来在移动通信中估计速度的装置和方法
CN1722626A (zh) Cdma信号多用户检测接收器
CN1300477A (zh) 用于对偏移信号去扩频的方法和设备
CN1191432A (zh) 符号分割式多重通讯装置
CN1545787A (zh) 用于提高扩频通信系统中数据速率的方法和装置
CN1898925A (zh) 用于格雷－映射qam的快速软值计算方法
US20080065711A1 (en) System and Method for Fast Walsh Transform Processing in a Multi-Coded Signal Environment
JP2005507602A (ja) 受信機処理システム
CN1866762A (zh) 基于控制信道进行并行干扰对消的方法
CN1732633A (zh) 多模式接收机
CN1245812C (zh) 基站接收信号的频率偏差纠正方法以及瑞克接收机
CN1191431A (zh) 符号分割式多重通讯装置
JPH11298375A (ja) 逆拡散回路
CN1299453C (zh) 实现低电流消耗的相关器
Sobaihi et al. Automatic gain control on FPGA for software-defined radios
Kang Design and implementations of a software defined radio scheme based modem for high-speed multimedia data service
CN1568581A (zh) 使用智能天线系统中的码片速率加权的接收指,及其在解调设备和方法中的应用
Kang et al. Effect of group delay in WCDMA based Pulse shaping filter using Discrete-time Eye Scope
JP3679015B2 (ja) Ｃｄｍａ方式の受信装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Tokyo, Japan

Applicant after: Japanese car audio

Address before: Sendai City, Miyagi Prefecture, Japan

Applicant before: Kazuo Tsubouchi

AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned