CN1195883A - 欧姆电极的形成方法及半导体装置 - Google Patents

欧姆电极的形成方法及半导体装置 Download PDF

Info

Publication number
CN1195883A
CN1195883A CN98101070A CN98101070A CN1195883A CN 1195883 A CN1195883 A CN 1195883A CN 98101070 A CN98101070 A CN 98101070A CN 98101070 A CN98101070 A CN 98101070A CN 1195883 A CN1195883 A CN 1195883A
Authority
CN
China
Prior art keywords
metal film
substrate
carborundum
forms
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98101070A
Other languages
English (en)
Other versions
CN1131548C (zh
Inventor
太田顺道
正户宏幸
熊渕康仁
北畠真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9086394A external-priority patent/JP3047852B2/ja
Priority claimed from JP9367497A external-priority patent/JP3184115B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1195883A publication Critical patent/CN1195883A/zh
Application granted granted Critical
Publication of CN1131548C publication Critical patent/CN1131548C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Abstract

在由碳化硅构成的衬底的上面沉积由镍等构成的第一金属膜及第二金属膜。在该状态中,第一金属膜和衬底的界面及第二金属膜和衬底的界面共为肖特基接触。接着,从衬底的上面一侧,将激光的前端部缩小仅对衬底的第一金属膜照射激光。因此,即使不加热衬底整体,通过激光的能量使第一金属膜和衬底构成的金属－半导体界面合金化,由于在第一金属膜和衬底的界面得到欧姆接触,其结果,得到由第一金属膜构成的欧姆电极。

Description

欧姆电极的形成方法及半导体装置
本发明涉及禁带是在由大碳化硅形成的衬底上形成欧姻电极的欧姆电极形成方法，以及将使用由碳化硅形成的衬底的要求高输出特性的发送用放大器和要求低噪声特性的接收用放大器设置为一体的半导体装置。
近年来，由于碳化硅(SiC)构成的半导体其宽禁带特性的优越性，构成元素蕴藏丰富，其作为下一代的半导体材料，引起世人瞩目。由于碳化硅晶体结构为共价键，物质极其稳定，并且，由于禁带大且高熔点，在碳化硅上形成欧姆电极需要高温热处理。
下面，参照附图，说明作为第1已有实施例使用了高温热处理法的欧姆电极形成方法。图6(a)～(c)所示为以往的半导体装置的欧姆电极形成方法的过程顺序的剖面构成图。首先，如图6(a)所示，在碳化硅构成的衬底101的上面，形成由镍(Ni)等形成的金属膜102。该状态在金属膜102和衬底101之间得不到欧姆接触，为肖特基接触。
下面，如图6(b)所示，将衬底101插入高频加热炉103内上部及底部设置的加热线圈103a之间，对衬底101进行1000℃到1600℃左右的高温热处理。因此，使由金属膜102和衬底101构成的金属一半导体界面合金化，由此得到欧姆接触，如图6(c)所示，完成欧姆电极102A。该方法如：C.Arnodo《镍和钼在炭化硅的电阻接触》，Institute of PhysicsConference Series Number 142，p.577-580，1996公开发表。
可是，近年来，小型化、高性能化的携带电话的普及迅速推广。作为对该进步有很大贡献的技术，有高性能电池的开发和高性能场效应晶体管，特别是开发有砷化镓(GaAs)金属一半导体场效应晶体管(MESFET)。作为器件的砷化镓MESFET，发挥低电压动作、高增益、高效率、低噪声、低失真等高频特性的优秀性能，积极被用于作为携带终端的发送、接收放大器。最近，伴随着技术的进步，针对以往的混合集成电路的构成，开发将具有低噪声特性的接收放大器部分和具有高输出特性的发送放大器部分双方制造在一个衬底上，形成的一体型的单片微波集成电路(MMIC)。
下面，参照附图，说明作为第2已有实施例具有MMIC结构的以往的发送、接收放大器。
图10所示是将以往的发送放大器和接收放大器设置为一体的MMIC的剖面结构图。如图10所示，在由砷化镓构成的衬底111上，相互间隔，形成发送用的高输出放大器部分112以及接收用的低噪声放大器部分113，高输出放大器部分112是使用具有相对大的选通脉冲宽度的MESFET构成的，低噪声放大器部分113是使用具有相对小的选通脉冲宽度的MESFET构成的(例如K.Fujimoto《一个用于个人手持电话系统的高性能砷化镓MMIC无线电收发机》25th European Microwave Conference，Proceedings，Vol.2，pp.926-930，1995)。
但是，所述第1已有实施例的欧姆电极形成方法为了形成欧姆电极102A，存在为对碳化硅构成的衬底101上进行接近碳化硅结晶生成温度的高温处理，要避免对衬底101的损伤、进行高温热处理的高频加热炉103需要特殊装置、在其高温热处理过程中，为设定最佳条件的温度管理及气氛气体管理非常难、而且需要对高温安全性管理等复杂的运营管理的种种问题。
另外，所述第2已有实施例的单片微波集成电路(MMIC)由于比衬底111使用的砷化镓0.5W/cm·K的热传导率低，如果希望对高输出放大器112部分提高输出，衬底111的温度将上升，由于存在砷化镓的高电子移动度(约6000cm·cm/Vs)的问题，产生低噪声放大器113的噪声特性恶化，其结果，实现输出由数瓦到数百瓦的高输出放大器的单片微波集成电路是困难的。
本发明鉴于所述第1已有实施例的问题，在由碳化硅构成的衬底上能够简便形成欧姆电极作为第1目的，鉴于所述第2已有实施例的问题，将能够最大限度地抑制低噪声放大器的低噪声温度特性的恶化，同时以实现高输出放大器的积极的高输出作为第2目的。
为了达到所述的第1目的，本发明对在碳化硅构成的衬底上设置的金属膜照射激光，由此，实现欧姆接触。
还有，为了达到第2目的，本发明使用比砷化镓的热传导率还高的碳化硅构成的衬底，在该衬底上设置高输出放大器的同时，在该衬底上形成由III-V族化合物构成的外延膜，特别是有选择地形成和碳化硅的晶格常数接近的AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的外延膜，在该外延膜上设置低噪声放大器。
本发明涉及的第一种欧姆电极形成方法，达到所述第1目的，它包括，在由碳化硅构成的衬底上沉积金属膜的金属膜沉积工艺过程，和通过对衬底照射激光，加热金属膜，使金属膜和衬底欧姆接触，形成由金属膜构成的欧姆电极的电极形成工艺过程。
由第一种欧姆电极形成方法，通过对沉积了金属膜的碳化硅构成的衬底照射激光，加热金属膜，为使金属膜和衬底欧姆接触，在室温环境能够形成由金属膜构成的欧姆电极。因此，可以不对衬底整体进行高温热处理，对衬底不会产生热损伤，同时，由于不需要象高频加热炉那样的特殊装置，不需要复杂的生产过程管理，能够在由碳化硅构成的衬底上简便地形成欧姆电极。
在第一种欧姆电极形成方法中，电极形成工艺过程最好包括对金属膜照射前端缩小的激光的工序。要做到这样，在由碳化硅构成的衬底上形成多个金属膜时，由于能够将一个金属膜作为欧姆电极，将其他金属膜作为肖特基电极，在一次电极形成工艺过程中，能够形成肖特基二极管和金属一肖特基势垒场效应晶体管。
本发明涉及的第二种欧姆电极形成方法，达到所述第一目的，它包括：在碳化硅构成的衬底上沉积第一金属膜的第一金属膜沉积工艺过程；和使用电镀法，在第一金属膜上沉积第二金属膜的第二金属膜沉积工艺过程；和通过对衬底照射激光，加热第一金属膜及第二金属膜，使第一金属膜和衬底欧姆接触，形成由第一金属金属膜及第二金属膜构成的欧姆电极的电极形成工艺过程。
按照第二种欧姆电极形成方法，在由碳化硅构成的衬底上沉积第一金属膜，使用电镀法，在第一金属膜上沉积第二金属膜之后，通过对该衬底照射激光，加热第一及第二金属膜，由于使第一金属膜和衬底欧姆接触，在室温状态能够形成由第一金属膜及第二金属膜构成的欧姆电极。而且，从衬底的上面一侧照射激光时，由于使用电镀法形成的第二金属膜的表面的反射率比使用蒸镀法等形成的金属膜要小，第二金属膜容易吸收激光，用较小的能量强度能够形成欧姆电极。并且，由于不易受到第一金属膜表面的光泽、晕色膜或是由于第一金属膜的材料差异，反射率变化的影响，所以遍及激光照射面被全面均匀加热，确实能够得到良好的欧姆接触的欧姆电极。
本发明涉及的第三种欧姆电极形成方法，达到所述第一目的，它包括：在由碳化硅构成的衬底的表面沉积金属膜的金属膜沉积工艺过程，和对衬底通过从衬底的表面一侧照射具有比对碳化硅的能带的禁带相符的能量的波长还足够大的波长的激光，加热金属膜，使金属膜和衬底欧姆接触，形成由金属膜构成的欧姆电极的电极形成工艺过程。
按照第三种欧姆电极形成方法，在由表面沉积了金属膜的碳化硅构成的衬底上，通过从其表面一侧照射激光，加热金属膜，由于使金属膜和衬底欧姆接触，在室温环境能够形成由金属膜构成的欧姆电极。
而且，激光的波长由于比碳化硅的能带的禁带相符的能量的波长还大的多，所以由碳化硅构成的衬底不吸收激光的能量，即使激光能量较大也能够选择地仅加热金属膜，其结果，大大提高了产量。
还有，下面的[式1]表示对应激光的波长和碳化硅的禁带相符的能量的波长的关系式。
[式1]λlaser＞λsic
         ＝h·c/Eg(λlaser表示激光的波长，λsic表示对应与碳化硅的禁带相符的能量的波长，h表示普朗克常数，C表示光速，Eg表示碳化硅的禁带。以下相同)
本发明涉及的第四种欧姆电极形成方法，达到所述第一目的，它包括：在由碳化硅构成的衬底的表面沉积金属膜的金属膜沉积工艺过程，和对衬底通过从衬底的背面一侧照射具有比对碳化硅的能带的禁带相符的能量的波长还足够大的波长的激光，加热金属膜，使金属膜和衬底欧姆接触，形成由金属膜构成的欧姆电极的电极形成工艺过程。
按照第四种欧姆电极形成方法，激光的波长由于使用比对应碳化硅的能带的禁带的波长还大的多的激光，即使从表面沉积金属膜的碳化硅构成的衬底的背面一侧开始照射激光，由于衬底不吸收激光的能量，能够选择地仅加热金属膜。因此，可使金属膜和衬底欧姆接触，在室温状态能够形成金属膜构成的欧姆电极。并且，由于从衬底的背面一侧照射激光，使金属和半导体的界面直接加热，因为不受形成电极的金属膜的膜厚的影响，能够较可靠地形成欧姆电极，同时，提高该工序的自由度。
本发明涉及的第五种欧姆电极形成方法，达到所述第一目的，它包括：在由碳化硅构成的衬底上，形成具有使该衬底露出的开口部分的绝缘膜的绝缘膜形成工艺过程；和在衬底上对开口部分沉积金属膜的金属膜沉积工艺过程；和通过对衬底照射激光，加热金属膜，使金属膜和衬底欧姆接触，形成由金属膜构成的欧姆电极的电极形成工艺过程。
按照第五种欧姆电极形成方法，在由碳化硅构成的衬底上，形成具有使衬底露出的开口部分的绝缘膜，在该开口部沉积金属膜之后，通过对衬底照射激光，加热金属膜，由于使金属膜和衬底欧姆接触，在室温状态能够形成由金属膜构成的欧姆电极。
并且，由于衬底上的金属膜的四周被绝缘膜覆盖，在欧姆电极形成时，由于能够防止金属散落在衬底上造成衬底污染，在形成欧姆电极之后，能够容易且可靠地得到洁净的衬底表面。
本发明涉及的第一种半导体装置，达到所述第二目的，它包括：由碳化硅构成的一块衬底；和在一块衬底上选择地形成的AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的外延膜；和在一块衬底上形成的功率放大器部分；和对外延膜形成的低噪声放大器部分。
按照第一种半导体装置，包括由碳化硅构成的一块衬底上选择地形成GaN系半导体构成的外延膜，在具有高热传导率(约4.9W/cm.k)的碳化硅上形成功率放大器部分，为了对具有高电子移动度(约1000cm.cm/VS)的外延膜形成低噪声放大器部分，如果将功率放大器部分作为发送用，将低噪声放大器部分作为接收用，能够实现优秀的高输出特性及低噪声特性兼备的MMIC。
也就是说，对衬底使用了比砷化镓(GaAs)热传导率及绝缘击穿电场约高出10倍的碳化硅(SiC)。由于对该碳化硅构成的衬底设置了功率放大器部分，与使用砷化镓形成该功率放大器时相比，得到耐压及动作电压特性提高数十倍的输出。并且，在该衬底上选择地形成可外延生长的由GaN系半导体构成的外延膜，由于对该外延膜设置了低噪声放大器部分，能够可靠地形成产生具有GaN系半导体的高电子移动度的低噪声放大器部分，能够实现以往不可能的超高输出型的发送、接收放大器一体型的MMIC。特别是由于低噪声放大器部分是使用宽禁带半导体GaN系半导体构成的，即使工作温度是高温，低噪声特性也不会恶化。
在第一种半导体装置中外延膜最好包括，由AlGaN构成的势垒层，和由InGaN构成的势阱层。这样一来，由于能够将电子关入势阱层，由于能够把构成低噪声放大器部分的固体电路组合元件作为异质结构，使电子移动度进一步提高，可使噪声特性进一步提高。
本发明涉及的第二种半导体装置，达到所述第二目的，它包括：由碳化硅构成的一块衬底，和在一块衬底上形成由与碳化硅晶格配合的AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的第一外延膜；和由在第一外延膜上选择地形成的AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的第二外延膜；和在一块衬底上形成的，在第一外延膜上具有门电路的功率放大器部分；和形成第2外延膜的低噪声放大器部分。
按照第二种半导体装置，不仅得到与第一种半导体装置同样的效果，而且功率放大器部分具有比碳化硅更大的禁带，并且，为了形成由与碳化硅晶格配合的AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的第一外延膜，绝缘击穿电压变大，使之更加高输出化。另外，由于碳化硅构成的衬底和GaN系半导体构成的第一外延膜构成异质结构，电子移动度变高，提高了增益及效率等作为高频用功率放大器的电特性。
下面简要说明附图。
图1是表示关于本发明的第一实施例的欧姆电极形成方法的过程顺序的剖面结构图。
图2是表示关于本发明的第二实施例的欧姆电极形成方法的过程顺序的剖面结构图。
图3是表示关于本发明的第三实施例的欧姆电极形成方法的过程顺序的剖面结构图。
图4是表示关于本发明的第三实施例的一变换例的欧姆电极形成方法的过程顺序的剖面结构图。
图5是表示关于本发明的第四实施例的欧姆电极形成方法的过程顺序的剖面结构图。
图6是表示以往的半导体装置的欧姆电极形成方法的过程顺序的构成剖面图。
图7是表示关于本发明的第五实施例的半导体装置的剖面结构图。
图8是表示本发明的第五实施例的一变换例的半导体装置的剖面结构图。
图9是表示关于本发明的第六实施例的半导体装置的剖面结构图。
图10是表示以往的发送、接收放大器的一体型的MMIC的剖面结构图。
第一实施例
下面，参照附图，说明本发明的第一实施例。
图1(a)～(c)是表示关于本发明的第一实施例的欧姆电极形成方法的过程顺序的剖面结构图。首先，如图1(a)所示，例如，使用蒸镀法，在碳化硅构成的衬底11上面沉积由镍(Ni)等构成的第一金属膜12及第二金属膜13。在该状态中，第一金属膜12和衬底11的界面及第二金属膜13和衬底11的界面得不到欧姆接触，共同为肖特基接触。
下面，如图1(b)所示，由衬底11的上面，使前端缩小的激光14仅照射衬底11的第一金属膜12。因此，如图1(c)所示，即使不加热衬底11，通过激光14的能量也使第一金属膜12和衬底11构成的金属一半导体界面合金化，由于第一金属膜12和衬底11的界面得到欧姆接触，第一金属膜12成为欧姆电极12A。另一个，没使激光14照射的第二金属膜13成为肖特基电极13B。
象这样，按照本实施例，不加热碳化硅构成的衬底11，通过对第一金属膜12照射激光14，由于第一金属膜12和衬底11的界面合金化，因为不进行接近碳化硅结晶生长温度的高温热处理，所以不担心对衬底11造成损伤。
并且，不需要进行高温热处理的高频加热炉等特殊装置，同时，不需要为设定最优化条件的复杂的生产过程管理，能够在碳化硅构成的衬底11上简便地形成欧姆电极。
并且，象本实施例那样，如用前端缩小的激光14，仅对第一金属膜12照射激光14，在同一衬底上形成多个金属膜中，由于可有选择地形成欧姆接触的金属膜和肖特基接触的金属膜，用一次电极形成工序能够形成肖特基二极管和金属一肖特基势垒场效应晶体管。
还有，如用前端缩小的激光14全面照射衬底11，当然能够将第一金属膜12及第二金属膜13共同欧姆接触。
第二实施例
下面，参照附图说明本发明的第二实施例。
图2(a)～(c)是表示关于本发明的第二实施例的欧姆电极形成方法的过程顺序的剖面结构图。首先，如图2(a)所示，使用蒸镀法，在碳化硅构成的衬底21的上面沉积由镍等构成的第一金属膜22及第二金属膜23。在该状态中，第一金属膜22及第二金属膜23分别与衬底21肖特基接触。之后，使用电镀法，在第一金属膜22的上面沉积第一电镀金属膜24，在第二金属膜23的上面沉积第二电镀金属膜25。
接着，如图2(b)所示，从衬底21的上面，用激光26的前端部分缩小的激光仅对衬底21中的第一电镀金属膜24照射激光26。因此，如图2(c)所示，即使不加热衬底21，激光26的能量由第一电镀金属膜24通过向第一金属膜22热传导，使由第一金属膜22和衬底21构成的金属一一半导体界面合金化，由于第一金属膜22和衬底21的界面得到欧姆接触，第一金属膜22及第一电镀金属膜24成为欧姆电极27。另一个，没使用激光26照射的第二金属膜23及第二电镀金属膜25成为肖特基电极28。
一般，由于激光26的能量是(1一反射率)倍，通过蒸镀形成的第一及第二的金属膜22、23，由于其表面接近镜面，激光26的能量中的大部分的能量被反射，因此，激光26的能量强度必须足够强。
但是，按照本实施例，在用蒸镀法和外延法等形成的第一金属膜的上面，设置使用电镀法形成的第一电镀金属膜24，该第一电镀金属膜24的表面不是镜面状态，激光26被高效吸收，用较小的能量强度，能够形成欧姆电极27。
还有，由于第一金属膜22表面的光译和晕色膜与第一金属膜22的材料不同，不易受到反射率变化的影响，可遍及激光照射面全面均匀地加热，能够得到良好的欧姆电极。
第三实施例
下面，参照附图，说明本发明的第三实施例。
图3(a)～(c)是表示关于本发明的第三实施例的欧姆电极形成方法的过程顺序的剖面结构图。首先，如图3(a)所示，在由碳化硅构成的衬底31的表面沉积镍等构成的第一金属膜32及第二金属膜33。在该状态中，第一金属膜32及第二金属膜33和衬底11的各界面共同为肖特基接触。
下面，如图3(b)所示，从衬底31的表面一侧对该衬底31照射波长是与碳化硅的禁带(＝Eg)相符的能量相对应的波长(＝h·c/Eg)相比，具有足够长的波长的激光34。由此，如图3(c)所示，即使不加热衬底31，由于通过激光34具有的能量使第一金属膜32和衬底31构成的金属——半导体界面及第二金属膜33和衬底31构成的金属——半导体界面分别合金化，由于分别在第一金属膜32和衬底31的界面及第一金属膜32和衬底31的界面得到欧姆接触，第一金属膜32成为第一欧姆电极32A，同时，第二金属膜33成为第二欧姆电极33A。
作为本实施例的特点，对激光34，由于使用其波长是与碳化硅的禁带相符的能量相对应的波长相比，具有足够长的波长的激光，由于该激光34通过由碳化硅构成的衬底31，而不被衬底31吸收，能够不加热该衬底31，有选择地仅加热第一金属膜32及第二金属膜33。由此，不对衬底31造成热损伤，能够形成第一欧姆电极32A及第二欧姆电极33A。
还有，碳化硅有各式各样的类型，禁带Eg是各式各样，例如，6H-SiC的情况是该禁带Eg约3eV，这是与波长λSiC＝h·c/Eg＝1.24/3＝0.41μm相对应的。因此，具有λlaser＝1.06μm波长的钇铝柘榴石激光器(YAG激光器)，通过使用更长波长的二氧化碳激光器等，即使是使施主、受主导入的碳化硅构成的衬底，也能够选择地加热金属膜。
第三实施例的一变换例
下面，参照附图，说明本发明的第三实施例的一变换例。
图4(a)～(c)是表示本发明的第三实施例的一变换例的欧姆电极形成方法的过程顺序的剖面结构图。
本变换例的特征如图4(b)所示，从衬底31的背面一侧对衬底31照射波长是与碳化硅的禁带(＝Eg)相符的能量相对应的波长(＝h·c/Eg)相比，具有足够长的波长的激光34。因此，如前所述，与碳化硅的禁带相符的能量相对应的波长相比，具有足够长的波长的激光的入射光大部分不被碳化硅吸收，到达表面一侧被第一金属膜32及第二金属膜33吸收。因此，由于使各金属和半导体的界面直接加热，由于不受形成电极的金属膜的膜厚的影响，能够较可靠形成第一欧姆电极32A及第二欧姆电极33A。
还有，为了防止激光的散射，如果将衬底31的背面镜面研磨，在各金属膜32、33中能够进一步提高激光的吸收效率。
第四实施例
下面，参照附图，说明本发明的第四实施例。
图5(a)～(c)是表示关于本发明的第四实施例的欧姆电极形成方法的过程顺序的剖面结构图。首先，如图5(a)所示，在碳化硅构成的衬底41的上面，全面连续沉积绝缘膜42之后，使用光刻法等，对绝缘膜42形成使衬底41的上面露出的开口部分42a。之后，在该开口部分42a沉积由镍等构成的第一金属膜43及第二金属膜44。
接着，如图5(b)所示，通过从衬底41的上面照射激光45，分别由第一金属膜43形成第一欧姆电极43A，由第二金属膜44形成第二欧姆电极44A。这时，金属中热传导率比较小的材料例如，对镍照射激光45，进行加热时，由于金属的表面温度急剧上升，在各金属膜43、44的周围有由该金属膜的表面散落的表面金属43a，44a。
在本实施例中，由于在衬底41上形成保护该衬底面的绝缘膜42，这些表面金属43a，44a散落在绝缘膜42上不附着在衬底面上。因此，如图5(c)所示，通过去除绝缘膜42，在欧姆电极形成之后，能够容易且可靠地得到具有清洁的衬底面的衬底41。
第五实施例
下面，参照附图，说明本发明的第五实施例。
图7是关于本发明的第五实施例的半导体装置，发送放大器和接收放大器一体型的MMIC的构成剖面。如图7所示，在由高阻抗或半绝缘性的碳化硅构成的衬底51上，选择地形成由AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的外延膜52。外延膜52由衬底51一侧开始顺序构成由n型GaN层构成的沟道层52a以及由未掺杂Al0.2Ga0.8N构成的肖特基层52b。
衬底51的上面露出的区域，形成相对输出大的高输出放大器部分55。在衬底51的上部的高输出放大器55，分别使硅注入高浓度离子，形成相互间隔的n+型源极层51s和n+型漏极层51d，在该n+型源极层51s和n+型漏极层51d之间形成硅是使离子注入的n型沟道层51c。还有，在衬底51上的高输出放大器部分55中，在n型沟道层51c的上面形成栅极宽度相对大的栅极电极55g，在n+型源极层51s上面形成源极电极55s，在n+型漏极层51d的上面形成漏极电极55d，由此构成使用了碳化硅的MESFET。
在衬底51上形成的外延膜52一侧，形成相对噪声少的低噪声放大器部分56。低噪声放大器部分56是在外延膜52中的肖特基层52b上面，在选择地形成栅极宽度相对小的栅极电极56g，沿该栅极电极56g的长方向的一方形成源极电极56s，沿另一方的侧面形成漏极电极56d，由此构成使用了GaN系半导体的MESFET。
这样，按照本实施例，由于作为发送用的高输出要求MESFET是在由碳化硅构成的衬底51上形成的，利用碳化硅具有的高热传导率，能够实现得到所希望输出的高输出放大器部分55。
并且，由于作为接收用的要求低噪声的MESFET是在衬底51上选择地形成在由AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的外延膜52上形成的，由于GaN系半导体有效地利用约1000cm·cm/Vs这样的高电子移动度，能够形成噪声特性优秀的低噪声放大器部分56。
现在，由于GaN系半导体不存在单结晶衬底，一般是在由蓝宝石构成的衬底上生长形成，用本实施例说明的那样，由于在由碳化硅构成的衬底上也可生长，能够得到良好的结晶。而且，GaN半导体由于是与碳化硅同样的宽带半导体，由于能够宽广设定可使用的温度区域，并且对于漏电流等的温度增加量也小，在相对的高温区域中也可维持低噪声特性。因此，能够确实地担负今后进一步扩大需要的组合媒体社会的通信器件的需求。
还有，代替构成高输出放大器部分55的MESFET，也可使用工作电压能够更高的金属一氧化物半导体场效应晶体管(MOSFET)。还有，代替低噪声放大器部分56的GaN系MESFET，也可使用电子移动度能够更高的由AlGaN/InGaN构成的具有异质结的异质结场效应晶体管。
图8是本实施例的一变换例的半导体装置，表示在低噪声放大器部分使用了由AlGaN/InGaN构成的具有异质结场效应晶体管的发送、接收放大器一体型的MMIC的剖面结构。这里，在图8中，与图7所示的构成构件是同样的构成构件，由于标以同样的符号，故省略说明。如图8所示，在由碳化硅构成的衬底51上，选择地形成由AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的外延膜53。外延膜53由衬底51一侧开始顺序由不掺杂的Al0.2Ga0.8N构成的第一势垒层53a，由不掺杂的Al0.1Ga0.8N构成的沟道(势阱)层53b以及由不掺杂的Al0.2Ga0.8N构成的第二势垒层53c及由硅构成的含有δ掺杂层的不掺杂镓氮构成的肖特基层53d构成，第一势垒层53a，沟道层53b以及第二势垒层53c构成双异质结构。
在肖特基层53d的上面是栅极宽度相对小的栅极电极57g，沿该栅极电极57g分别形成源极电极57s以及漏极电极57d，因此，构成含有低噪声放大器部分57的异质结的金属一肖特基势垒场效应晶体管(MESFET)。
通过该异质结结构，由于能够将电子关在沟道层53b中，因为将移动度进一步提高，所以噪声特性也由此进一步提高。
第六实施例
下面，参照附图，说明本发明的第六实施例。
图9是本发明的第六实施例的半导体装置，表示发送放大器和接收放大器一体型的MMIC的剖面结构。与第五实施例的不同之处是在由碳化硅构成的衬底61的上面，在全范围内形成由AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的第一外延膜62。
如图9所示，在由高阻抗或半绝缘性的碳化硅构成的衬底61上全面形成由不掺杂Al0.2Ga0.8N构成的第一外延膜62，在该第一外延膜62上选择地形成由AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的第二外延膜64。第二外延膜64是由衬底61一侧开始顺序由不掺杂的GaN构成缓冲层64a以及由n型Al0.2Ga0.8N构成的沟道层64b构成。
在衬底61中的第一外延膜62的上面露出的区域，形成输出相对大的高输出放大器部分65。在衬底61的上部以及第一外延膜62中的高输出放大器65，分别使硅注入高浓度离子，形成相互间隔的n+型源极层63s和n+型漏极层63d。还有，在第一外延膜62上的高输出放大器部分65中，在n+型源极层63s的上面形成源极电极65s，在n+型漏极层63d的上面形成漏极电极65d，在源极电极65s和漏极电极65d之间形成栅极宽度相对大的栅极电极65g，由此，构成由GaN系/碳化硅构成的具有异质结构的异质结MESFET。这里，将在异质结MESFET中的第一外延膜62和衬底61的界面规定为(电子)渡跃的载体。
在衬底61的第一外延膜62上形成的第二外延膜64一侧形成相对噪声不多的低噪声放大器部分66。低噪声放大器部分66是在第二外延膜64中的沟道层64b上选择地形成栅极宽度相对小的栅极电极66g。沿该栅极电极66g的长方向的一方形成源极电极66s，沿另一方的侧面形成漏极电极66d，由此构成使用了GaN系半导体的MESFET。
这样，按照本实施例，由于在构成高输出放大器部分65的MESFET上，使用比碳化硅具有更大的禁带的AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的半导体，进一步改善绝缘击穿电压。而且，由于得到GaN系/碳化硅构成的异质结构，提高电子移动度，提高作为增益及效率等的高频用功率器件的电特性。
还有，使用第一外延膜62的铝镓氮与碳化硅晶格不匹配，包括铟组成，也就是说，如使用AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)，第一外延膜62变得与碳化硅晶格匹配。
另外，如第一实施例中说明的那样，代替低噪声放大器部分66的GaN系MESFET，也可使用能将电子移动度进一步提高的具有AlGaN/InGaN等的异质结的异质结场效应晶体管。

Claims (9)

1.一种欧姆电极形成方法，其特征在于包括：在由碳化硅构成的衬底上沉积金属膜的金属膜沉积工艺过程，和通过对所述衬底照射激光，加热所述金属膜，使所述金属膜和所述衬底欧姆接触，形成所述金属膜构成的欧姆电极的电极形成工艺过程。
2.根据权利要求1所述的欧姆电极形成方法，其特征在于，所述电极形成工艺过程包括对所述金属膜照射前端部分缩小的激光的工序。
3.一种欧姆电极形成方法，其特征在于包括：在由碳化硅构成的衬底上沉积第一金属膜的第一金属膜沉积工艺过程；和使用电镀法，在所述第一金属膜上沉积第二金属膜的第二金属膜沉积工艺过程；和通过对所述衬底照射激光，加热所述第一金属膜及第二金属膜，使所述第一金属膜和所述衬底欧姆接触，形成由所述第一金属金属膜及第二金属膜构成的欧姆电极的电极形成工艺过程。
4.一种欧姆电极形成方法，其特征在于包括：在碳化硅构成的衬底的表面沉积金属膜的金属膜沉积工艺过程，和对所述衬底通过从所述衬底的表面一侧照射具有比对碳化硅的能带的禁带相符的能量的波长还足够大的波长的激光，加热所述金属膜，使所述金属膜和所述衬底欧姆接触，形成由所述金属膜构成的欧姆电极的电极形成工艺过程。
5.一种欧姆电极形成方法，其特征在于包括：在碳化硅构成的衬底的表面沉积金属膜的金属膜沉积工艺过程，和对所述衬底通过从所述衬底的背面一侧照射具有比对碳化硅的能带的禁带相符的能量的波长还足够大的波长的激光，加热所述金属膜，使所述金属膜和所述衬底欧姆接触，形成由所述金属膜构成的欧姆电极的电极形成工艺过程。
6.一种欧姆电极形成方法，其特征在于包括：在碳化硅构成的衬底上，形成具有使该衬底露出的开口部分的绝缘膜的绝缘膜形成工艺过程；和在所述衬底上对所述开口部分沉积金属膜的金属膜沉积工艺过程；和通过对所述衬底照射激光，加热所述金属膜，使所述金属膜和所述衬底欧姆接触，形成由所述金属膜构成的欧姆电极的电极形成工艺过程。
7.一种半导体装置，其特征在于包括：由碳化硅构成的一块衬底；和在所述的一块衬底上选择地形成由AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的外延膜；和在所述的一块衬底上形成的功率放大部分；和对所述外延膜形成的低噪声放大器部分。
8.根据权利要求7所述的半导体装置，其特征在于，所述外延膜包括由AlGaN构成的势垒层和由InGaN构成的势阱层。
9.一种半导体装置，其特征在于包括：由碳化硅构成的一块衬底，和在所述的一块衬底上形成由与碳化硅晶格配合的AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的第一外延膜；和由在所述第一外延膜上选择地形成的AlxInyGa(1-x-y)N(x、y为0≤x≤1，0≤y≤1)构成的第二外延膜；和在所述一块衬底上形成的，在所述第一外延膜上具有门电路的功率放大器部分；和形成所述第2外延膜的低噪声放大器部分。
CN98101070A 1997-04-04 1998-04-01 半导体装置 Expired - Fee Related CN1131548C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP086394/97 1997-04-04
JP9086394 1997-04-04
JP9086394A JP3047852B2 (ja) 1997-04-04 1997-04-04 半導体装置
JP9093674 1997-04-11
JP9367497A JP3184115B2 (ja) 1997-04-11 1997-04-11 オーミック電極形成方法
JP093674/97 1997-04-11

Publications (2)

Publication Number Publication Date
CN1195883A true CN1195883A (zh) 1998-10-14
CN1131548C CN1131548C (zh) 2003-12-17

Family

ID=26427529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98101070A Expired - Fee Related CN1131548C (zh) 1997-04-04 1998-04-01 半导体装置

Country Status (2)

Country Link
US (2) US6110813A (zh)
CN (1) CN1131548C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567383B (zh) * 2008-04-24 2010-10-13 中国科学院物理研究所 一种用于碳化硅的欧姆电极结构的制造方法
CN101540343B (zh) * 2009-04-14 2011-08-24 西安电子科技大学 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
CN101325093B (zh) * 2008-07-23 2011-08-24 西安电子科技大学 微型核电池制作方法
CN101855709B (zh) * 2007-10-01 2012-04-25 S.O.I.Tec绝缘体上硅技术公司 通过光通量加热晶片的方法
CN102931224A (zh) * 2012-08-21 2013-02-13 中国科学院微电子研究所 用于P-SiC欧姆接触的界面过渡层复合结构及其制备方法
CN102007595B (zh) * 2008-04-15 2013-12-25 住友电气工业株式会社 半导体器件及其制造方法
CN104718604A (zh) * 2012-10-23 2015-06-17 富士电机株式会社 半导体装置的制造方法

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE520119C2 (sv) * 1998-10-13 2003-05-27 Ericsson Telefon Ab L M Förfarande och anordning för hopkoppling av radiofrekvens-SiC-fälteffekttransistorer för högeffekttillämpningar
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP3375928B2 (ja) * 2000-02-08 2003-02-10 富士通カンタムデバイス株式会社 半導体装置
US6693033B2 (en) * 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6765242B1 (en) * 2000-04-11 2004-07-20 Sandia Corporation Npn double heterostructure bipolar transistor with ingaasn base region
US20020008234A1 (en) * 2000-06-28 2002-01-24 Motorola, Inc. Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US20030026310A1 (en) * 2001-08-06 2003-02-06 Motorola, Inc. Structure and method for fabrication for a lighting device
US6639249B2 (en) * 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) * 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
DE10141352A1 (de) * 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters
US7297626B1 (en) 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3912117B2 (ja) 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003282478A (ja) 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
JP3899936B2 (ja) * 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7169619B2 (en) * 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
KR100475122B1 (ko) * 2002-12-20 2005-03-10 삼성전자주식회사 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법
US6963090B2 (en) * 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
JP3888330B2 (ja) * 2003-04-23 2007-02-28 株式会社デンソー 炭化珪素半導体装置の製造方法
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7186645B2 (en) * 2003-10-13 2007-03-06 Intel Corporation Selective plating of package terminals
US7015519B2 (en) * 2004-02-20 2006-03-21 Anadigics, Inc. Structures and methods for fabricating vertically integrated HBT/FET device
GB2424312B (en) * 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
US7554055B2 (en) * 2005-05-03 2009-06-30 Hitachi Global Storage Technologies Netherlands B.V. Method for making ohmic contact to silicon structures with low thermal loads
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
EP1950798A1 (en) * 2005-10-28 2008-07-30 Nissan Motor Co., Ltd. Semiconductor production apparatus and semiconductor device
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US9209281B2 (en) 2007-04-23 2015-12-08 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010538495A (ja) 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8158513B2 (en) * 2008-10-08 2012-04-17 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing backside energy source for electrical contact formation
FR2938116B1 (fr) * 2008-11-04 2011-03-11 Aplinov Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux.
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
JP5436231B2 (ja) * 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
DE102009010891A1 (de) * 2009-02-27 2010-08-12 Siced Electronics Development Gmbh & Co. Kg Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
EP2415083B1 (en) 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
JP4924690B2 (ja) 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
CN101908591A (zh) * 2010-06-23 2010-12-08 山东华光光电子有限公司 一种SiC衬底LED的欧姆接触电极制备方法
JP5730521B2 (ja) * 2010-09-08 2015-06-10 株式会社日立ハイテクノロジーズ 熱処理装置
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
JP5668414B2 (ja) 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5936042B2 (ja) * 2012-03-22 2016-06-15 アイシン精機株式会社 半導体装置及びその製造方法
US9620667B1 (en) * 2013-12-10 2017-04-11 AppliCote Associates LLC Thermal doping of materials
DE112014006567B4 (de) 2014-04-09 2020-06-18 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
JP6801200B2 (ja) * 2016-03-16 2020-12-16 富士電機株式会社 炭化珪素半導体素子の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404265A (en) * 1969-10-01 1983-09-13 Rockwell International Corporation Epitaxial composite and method of making
JPS6271271A (ja) * 1985-09-24 1987-04-01 Sharp Corp 炭化珪素半導体の電極構造
JP2509713B2 (ja) * 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5500301A (en) * 1991-03-07 1996-03-19 Kabushiki Kaisha Kobe Seiko Sho A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5378642A (en) * 1993-04-19 1995-01-03 General Electric Company Method of making a silicon carbide junction field effect transistor device for high temperature applications
US5324682A (en) * 1993-04-29 1994-06-28 Texas Instruments Incorporated Method of making an integrated circuit capable of low-noise and high-power microwave operation
JPH08264468A (ja) * 1994-09-12 1996-10-11 Ion Kogaku Kenkyusho:Kk 炭化ケイ素への不純物ドーピング方法および電極形成方法
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
JP3312150B2 (ja) * 1994-11-08 2002-08-05 独立行政法人産業技術総合研究所 炭化ケイ素への不純物ドーピング方法
US5641975A (en) * 1995-11-09 1997-06-24 Northrop Grumman Corporation Aluminum gallium nitride based heterojunction bipolar transistor
JP2996169B2 (ja) * 1996-03-07 1999-12-27 松下電器産業株式会社 高周波半導体装置および高周波通信機器
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
JP3184115B2 (ja) * 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
EP1007768A4 (en) * 1997-07-03 2003-07-16 Cbl Technologies ELIMINATION OF THERMAL INADEQUATION DEFECTS OF EPITAXIC FILMS BY SEPARATING THE FILM SUBSTRATE AT GROWTH TEMPERATURE
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101855709B (zh) * 2007-10-01 2012-04-25 S.O.I.Tec绝缘体上硅技术公司 通过光通量加热晶片的方法
CN102007595B (zh) * 2008-04-15 2013-12-25 住友电气工业株式会社 半导体器件及其制造方法
CN101567383B (zh) * 2008-04-24 2010-10-13 中国科学院物理研究所 一种用于碳化硅的欧姆电极结构的制造方法
CN101325093B (zh) * 2008-07-23 2011-08-24 西安电子科技大学 微型核电池制作方法
CN101540343B (zh) * 2009-04-14 2011-08-24 西安电子科技大学 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
CN102931224A (zh) * 2012-08-21 2013-02-13 中国科学院微电子研究所 用于P-SiC欧姆接触的界面过渡层复合结构及其制备方法
CN104718604A (zh) * 2012-10-23 2015-06-17 富士电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
US6110813A (en) 2000-08-29
US6274889B1 (en) 2001-08-14
CN1131548C (zh) 2003-12-17

Similar Documents

Publication Publication Date Title
CN1131548C (zh) 半导体装置
US10002958B2 (en) Diamond on III-nitride device
CN1286184C (zh) 碳化硅金属半导体场效应晶体管及其制造方法
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN1717811A (zh) 源极区下面具有隐埋p型层的晶体管及其制造方法
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
CN1992337A (zh) 具有碳化硅钝化层的碳化硅双极结型晶体管及其制造方法
CN1744326A (zh) 外延基底和半导体元件
EP1564801A1 (en) Low doped layer for nitride-based semiconductor device
CN1741296A (zh) 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件
TW200537564A (en) Silicon carbide on diamond substrates and related devices and methods
CN1557024A (zh) 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
CN1372327A (zh) 半导体器件及其制备方法
CN1216635A (zh) 碳化硅上的锇整流肖特基和欧姆连接以及W/WC/TiC欧姆接触
CN102522502B (zh) 基于SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN1921148A (zh) 氮化物半导体元件
CN1969388A (zh) 垂直氮化镓半导体器件和外延衬底
US20220157943A1 (en) Semiconductor substrate, semiconductor device, and manufacturing methods of the same
CN1622350A (zh) 半导体发光元件及其制造方法
CN215183858U (zh) 电子器件
CN1706047A (zh) 弹道半导体元件
CN215220656U (zh) 电子器件以及半导体器件
KR20130008281A (ko) 파워소자의 제조방법
CN1617298A (zh) 准氮化铝和准氮化镓基生长衬底及在氮化铝陶瓷片上生长的方法
CN107564799A (zh) GaN衬底的表面处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031217

Termination date: 20100401