CN1199235C - 半导体装置制造中瑕疵聚集的检索方法及装置 - Google Patents

半导体装置制造中瑕疵聚集的检索方法及装置 Download PDF

Info

Publication number
CN1199235C
CN1199235C CNB01125341XA CN01125341A CN1199235C CN 1199235 C CN1199235 C CN 1199235C CN B01125341X A CNB01125341X A CN B01125341XA CN 01125341 A CN01125341 A CN 01125341A CN 1199235 C CN1199235 C CN 1199235C
Authority
CN
China
Prior art keywords
retrieval
parent
flaw
distribution
frequency distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01125341XA
Other languages
English (en)
Other versions
CN1360339A (zh
Inventor
光武邦宽
牛久幸广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1360339A publication Critical patent/CN1360339A/zh
Application granted granted Critical
Publication of CN1199235C publication Critical patent/CN1199235C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Abstract

一种半导体装置制造中的瑕疵聚集的检索方法,该方法包括:输入检索母体内存在的关于不完全实体的数据,计算每个分割检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,根据对频率分布的离散型分布函数的加权,检索聚集。发现制造过程或设计的异常后,可方便地进行改善半导体装置的生产率所用的定量聚集检索。

Description

半导体装置制造中瑕疵聚集的检索方法及装置
技术领域
本发明涉及半导体装置制造中瑕疵部位的聚集检索技术,具体而言,是涉及发现制造过程或设计的异常后方便地改善半导体装置的生产率所用的瑕疵聚集检索方法、实施该方法的装置。另外,还涉及使用该瑕疵聚集检索方法的补救电路的最优化方法、工序管理方法、无尘室(clean room)的管理方法、半导体装置的制造方法、问题工序和问题装置的抽出技术和检索母体的报废(scrap)判断方法。
背景技术
随着现有的半导体装置的微型化,加工余量减少,使掩模对准偏差、杂质浓度、薄膜厚度等晶片面内的不均匀或晶片内的细微缺陷等作为装置瑕疵原因而变得明显。为了查明装置瑕疵原因以提高生产合格率,半导体装置制造工厂中的紧急任务是改善各种工序。
以前,作为工序改善方法具有如下所示方法。首先,根据故障位图(Fail BitMap)等瑕疵图,凭经验判断电瑕疵是在晶片内随机地产生,还是在特定部分集中地产生、即是否聚集。在晶片周边等特定部分集中地产生的情况下,将该部分(晶片周边部分)特定为电瑕疵的聚集部位。假设在晶片周边部分中电瑕疵产生的掩模对准偏差等瑕疵原因,就相关的步进式光刻机等制造装置调查瑕疵原因。另外,就晶片内的缺陷,使用缺陷观察装置,抽出比凭经验确定的阈值多的缺陷集中存在的场所,作为缺陷多发部位(聚集部位)。
在这些方法中,因为主要是靠人用眼睛观察瑕疵图,根据经验来特定瑕疵聚集部位,或使用凭经验确定的阈值来判定是否有聚集,所以存在所谓缺乏客观性的问题。即,难以定量判定电瑕疵或缺陷是在晶片面内随机地产生,还是由于特定原因系统地产生。
针对上述问题,使用统计方法来判断是否有聚集的实例公开在Proc.1997Second Int.Workshop Statistical Metrology P52-55中。这里,对每个芯片中产生的缺陷频率分布进行泊松分布近似,在缺陷数量多的尾部、即泊松分布中缺陷数量基本为0的部分,在存在非零值的情况下,判定为聚集。但是,在该文献中,即使用眼睛观察也能够清楚地判别聚集,但却不能成为考虑故障部“分布形状”的定量判断。
因此,由现有技术难以统计地判别缺陷或电瑕疵随机产生的偶然瑕疵和缺陷或电瑕疵集中产生的聚集瑕疵(聚集部位)。
发明内容
本发明为了解决这种相关技术的问题,其目的在于提供一种可进行定量聚集检索的瑕疵聚集检索技术。
为了实现上述目的,本发明具有如下特征。即,本发明的第1特征是检索瑕疵聚集的方法,该方法至少包括:输入检索母体内存在的关于不完全实体的数据,计算每个分割检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,根据对频率分布的离散型分布函数的加权,检索聚集。
这里,“不完全实体”表示电瑕疵、每层的电瑕疵、缺陷、每层的缺陷、或补救所需的补救电路。另外,不完全实体不仅包含半导体芯片内、而且包含半导体外围器中的电瑕疵、缺陷。例如,树脂封装的响声(clack)、焊丝的断线、引线框架的断路·短路瑕疵等。
另外,对“检索母体”判定是否有聚集,或检索母体内的聚集部位。作为检索母体的一个实例,可以考虑晶片、批量(lot)、生产线、制造工厂等。“单位单元”表示分割检索母体的各区域,是表示检索母体内存在不完全实体的频率的单位。每一个单位单元的不完全实体数量表示不完全实体的频率。作为单位单元的实例,相当于作为将芯片分割为两个以上的各区域的“块”、芯片、作为汇集两个以上芯片的区域的“组”、作为光刻单位的“拍摄(shot)区域”、晶片、批量等。另外,单位单元的尺寸必须小于检索母体。
在不完全实体的频率分布中,包含在检索母体内随机产生的偶然瑕疵或因特定原因而在检索母体内集中产生的聚集瑕疵。“离散型分布函数”是对包含在不完全实体频率分布中的偶然瑕疵或聚集瑕疵分别单独地进行近似的分布函数。例如,对于偶然瑕疵,近似泊松分布的离散型分布函数,对于聚集瑕疵,近似负的二项式分布等的离散型分布函数。
“检索母体内存在的关于不完全实体的数据”是指计算不完全实体的检索母体内的坐标、不完全实体的种类(电瑕疵、缺陷等)、各单位单元内存在的不完全实体的数量、该单位单元的检索母体内的坐标和判定聚集的条件等不完全实体的频率分布、并在判定聚集时所必需的数据。
根据本发明的第1特征,通过输入检索母体内存在的关于不完全实体的数据,可计算不完全实体的频率分布。通过对不完全实体的频率分布拟合两种以上的离散型分布函数,可将不完全实体的频率分布分割成两种以上的离散型分布函数。分割频率分布的各离散型分布函数分别被近似为在检索母体内随机产生的不完全实体、因特定原因而在检索母体内集中产生的不完全实体等不完全实体的产生原因。根据因特定原因而在检索母体内集中产生的不完全实体中被近似的离散型分布函数的加权,可定量判定·检索检索母体是否聚集、或检索母体内的哪个单位单元进行了聚集等。
本发明的第2特征为实现根据第1特征的方法所用的装置,该装置至少包括:输入装置,输入检索母体内存在的关于不完全实体的数据;频率分布计算部,使用关于不完全实体的数据,计算每个分割检索母体的各单位单元的不完全实体的频率分布;离散型分布函数近似部,对于频率分布,拟合两种以上的离散型分布函数;和聚集检索部,根据对频率分布的离散型分布函数的加权,检索聚集。
本发明的第3特征是实现根据第1特征的方法所用的计算机可执行的程序,该程序至少包括:输入关于检索母体内存在的不完全实体的数据,计算每个分割检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,根据对频率分布的离散型分布函数的加权,检索聚集。
本发明的第4特征是最优化补救电路的方法,该方法至少包括:输入分割晶片的各芯片内存在的补救所必需的补救电路的数量,计算每个芯片的补救电路的频率分布,根据补救电路数量的增加,从增加的优良品芯片数量和减少的晶片内的全芯片的数量之间的关系来计算从晶片中取得的优良品芯片数量为最大的补救电路的数量。
根据本发明的第4特征,制订补救电瑕疵所必需的补救电路的频率分布,通过考虑根据设定的补救电路数量得到的补救合格率,即芯片面积的补救电路数量存在性,可求出从晶片中取得的优良品数量最大的设定补救电路数量。
本发明的第5特征是管理工序的方法,该方法至少包括:从多个检索母体中选出1个检索母体,输入关于所述1个检索母体内存在的不完全实体的数据,计算每个分割所述1个检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,根据对频率分布的离散型分布函数的加权,检索聚集,在未选择所有检索母体的情况下,通过从多个检索母体中选择另外1个检索母体来在该另外1个检索母体中进行上述所有操作。
根据本发明的第5特征,通过根据对不完全实体的频率分布的离散型分布函数的加权而在每个检索母体中进行聚集检索,可了解聚集在哪个检索母体中以何程度产生,聚集的倾向如何等。
本发明的第6特征是管理无尘室的方法,该方法至少包括:在无尘室内进行的一个或多个不完全实体的检查工序中,输入检索母体内存在的关于不完全实体的数据,计算每个分割检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,根据对频率分布的离散型分布函数的加权,检索聚集。
根据本发明的第6特征,对于在无尘室内进行的检查工序中检测出的不完全实体,通过进行聚集检索,可在制造过程中早期发现电瑕疵或缺陷等不完全实体的多发。另外,可容易地特定变为不完全实体的产生原因的制造工序。
本发明的第7特征是制造半导体装置的方法,该方法至少包括:在半导体装置制造工序中的一个或多个不完全实体的检查工序中,输入关于检索母体内存在的不完全实体的数据,计算每个分割检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,根据对频率分布的离散型分布函数的加权,检索聚集。
根据本发明的第7特征,对于半导体装置制造工序中的检查工序中检测出的不完全实体,通过进行聚集检索,可在制造过程中早期发现电瑕疵或缺陷等不完全实体的多发。另外,可容易地特定变为不完全实体的产生原因的制造工序。
本发明的第8特征是抽出问题工序和问题装置的方法,该方法至少包括:从多个检索母体中选出1个检索母体,输入关于该检索母体内存在的不完全实体的数据,计算每个分割该1个检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,计算离散型分布函数的加权,在未选择所有检索母体的情况下,通过从多个检索母体中选择另外1个检索母体来在该另外1个检索母体中进行上述所有操作,使用每个检索母体的离散型分布函数的加权和各检索母体的装置履历,计算各工序中经由的每个装置的离散型分布函数加权的频率分布(下面简称为“加权的频率分布”),计算各工序中经由的装置间加权的频率分布差,顺序抽出加权频率分布差大的工序和装置。
根据本发明的第8特征,计算各工序中经由的每个装置的离散型分布函数加权的频率分布,通过计算该加权频率分布的经由的装置不同所引起的差,可定量地求出不完全实体的聚集程度与经由装置的依赖性。因此,可确实查明因特定原因的聚集瑕疵是在哪个工序、哪个制造装置中产生的。另外,还可准确地抽出参与由多个工序·装置关联的多种原因产生的不完全实体的工序·装置。
本发明的第9特征是实现根据第8特征的方法的计算机可执行的程序,该程序至少包括:从多个检索母体中选出1个检索母体,输入该1个检索母体内存在的关于不完全实体的数据,计算每个分割该1个检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,计算离散型分布函数的加权,在未选择所有检索母体的情况下,通过从多个检索母体中选择另外1个检索母体来在该另外1个检索母体中进行上述所有操作,使用每个检索母体的离散型分布函数的加权和各检索母体的装置履历,计算各工序中经由的每个装置的离散型分布函数加权的频率分布(下面简称为“加权的频率分布”),计算各工序中经由的装置间加权的频率分布差,顺序抽出加权频率分布差大的工序和装置。
本发明的第10特征是抽出问题工序和问题装置的装置,该装置至少包括:数据存储部,至少存储关于检索母体内存在的不完全实体的数据和表示检索母体和经由该检索母体的工序和装置的对应关系的装置履历的数据;频率分布计算部,使用关于不完全实体的数据,计算每个分割检索母体的各单位单元的不完全实体的频率分布;离散型分布函数近似部,对于频率分布,拟合两种以上的离散型分布函数,计算离散型分布函数的加权;加权频率分布计算部,使用每个检索母体的离散型分布函数加权的数据和装置履历的数据,计算各个工序中每个装置的离散型分布函数加权的频率分布;和加权频率分布差计算部,计算各个工序中经由的装置之间的离散型分布函数加权的频率分布差。
根据本发明的第10特征,通过使用加权频率分布计算部来计算各个工序中经由的每个装置的离散型分布函数加权的频率分布,使用加权频率分布差计算部来计算该加权频率分布的因经由的装置不同而引起的差,可定量地求出不完全实体的聚集程度与经由装置的依赖性。因此,可确实查明因特定原因的聚集瑕疵是在哪个工序、哪个制造装置中产生的。另外,还可准确地抽出参与由多个工序·装置关联的多种原因产生的不完全实体的工序·装置。
本发明的第11特征是判断检索母体的聚集的方法,该方法至少包括:在半导体装置制造过程中的检查工序中,评价半导体元件的元件特性,检测出检索母体内存在的不完全实体,计算每个分割检索母体的各单位单元的不完全实体的频率分布,对于频率分布,拟合两种以上的离散型分布函数,计算离散型分布函数的参数,使用离散型分布函数的参数,计算检索母体的合格率,使用检索母体的合格率,判断是否报废制造过程中的检索母体。
根据本发明的第11特征,比较直到最终工序也不报废制造过程中检索母体的情况下的损益和报废制造过程中检索母体的情况下的损益,可判断是否报废。因此,可将因低合格率的检索母体引起的损失抑制到较小。另外,实际上,通过报废低合格率的检索母体,可为以后的制造工序节省时间,缩短其它检索母体的工期,或可处理多个检索母体。即,可提高作为生产线整体的处理效率。
参照附图,在理解将要描述的说明实施例的基础上,本发明的另外和其它目的和特征将变得明显,或在后面的权利要求中提及,并且,对于本领域的技术人员而言,通过实际采用本发明,这里未提到的各种优点是显而易见的。
附图说明
图1是表示根据本发明实施例的瑕疵聚集检索方法基本构成的流程图;
图2是表示根据本发明实施例1的瑕疵聚集检索装置的构成的框图;
图3是表示根据本发明实施例1的瑕疵聚集检索方法的流程图;
图4A是表示频率分布计算部计算的每个芯片的电瑕疵的频率分布的图表;
图4B是表示离散型分布函数近似部将一个泊松分布和一个负的二项式分布拟合为电瑕疵的频率分布的状态的图表;
图5是表示瑕疵聚集检索装置的一个实例的外观图,该装置由读取存储在记录媒体中的计算机程序,根据其中记述的顺序,实现瑕疵聚集检索方法的计算机系统构成;
图6是表示根据本发明实施例2的瑕疵聚集检索装置的构成的框图;
图7是表示根据本发明实施例2的瑕疵聚集检索方法的流程图;
图8A是表示频率分布计算部计算的每个芯片的电瑕疵的频率分布的图表;
图8B是表示离散型分布函数近似部将一个泊松分布和一个负的二项式分布拟合为电瑕疵的频率分布的状态的图表;
图8C是表示电瑕疵频率分布的电瑕疵多发部分(聚集区域)的图表;
图8D是表示晶片上作为聚集部位而被检索的芯片位置等的晶片图;
图9是将单位单元显示在作为拍摄区域情况下的聚集部位显示部中的晶片图;
图10是表示根据本发明实施例3的瑕疵聚集检索装置的构成的框图;
图11是表示根据本发明实施例3的瑕疵聚集检索方法的一部分的流程图;
图12是表示根据本发明实施例4的使用瑕疵聚集检索方法的补救电路最优化方法的流程图;
图13A是表示每个芯片的补救所必需的补救电路频率分布的图表;
图13B是表示对于设定补救电路数量的补救后的合格率的图表;
图13C是表示增加设定补救电路数量的同时,增加芯片整体面积的状态的图;
图13D是表示对于设定补救电路数量的、可从晶片中取得的优良品芯片数量的图表;
图14是表示根据本发明实施例5的工序管理方法和无尘室管理方法的流程图;
图15是表示各批量中负的二项式分布加权(WNB)的趋势图表的一个实例;
图16是表示根据本发明实施例6的半导体装置制造方法的流程图(之一);
图17是表示根据本发明实施例6的半导体装置制造方法的流程图(之二);
图18是表示图16中M1形成工序的详细构成的流程图;
图19是表示根据本发明实施例7的、抽出问题工序和问题装置的方法的流程图(之一),表示关于作为该方法特征的“使用负的二项式分布加权(WNB)来抽出问题工序/问题装置的方法”的部分;
图20是表示根据本发明实施例7的、抽出问题工序和问题装置的方法的流程图(之二),表示关于作为该方法特征的“使用负的二项式分布加权(WNB)来抽出问题工序/问题装置的方法”的部分;
图21是表示根据本发明实施例7的问题工序和问题装置的抽出装置的构成框图;
图22是表示补救所必需的补救电路数量(n)的频率分布的图表,表示可从晶片中取得的优良品芯片数量为最大的设定补救电路数量(nMAX)与聚集阈值(λth)之间、即在λth<n<nMAX范围内的聚集瑕疵的芯片38;
图23是表示根据本发明实施例8的报废判断方法的流程图,摘录了图16中所示的晶片处理工序(前工序)中的主要工序;
图24是表示得到非常高合格率的批量中的工序流程和制造成本的关系、以及最终销售额与利益的关系的图表;
图25A是表示未得到非常高合格率的批量中的工序流程和制造成本的关系、以及最终销售额与损失的关系的图表;
图25B是表示在元件特定评价工序(S84)后,报废图25A所示未得到非常高合格率的批量的情况下的损失(制造成本)的图表。
具体实施方式
结合附图来说明本发明的不同实施例。值得注意的是,在整个附图中,相同或相似的参数用于相同或相似的部件和元件,并且,省略或简化相同或相似的部件和元件的说明。
[基本构成]
首先,参照图1来说明根据本发明实施例的瑕疵聚集检索方法基本构成。图1是表示根据本发明实施例的瑕疵聚集检索方法基本构成的流程图。根据本发明实施例的瑕疵聚集检索方法至少包括以下步骤:
(1)首先,在步骤S100中,输入检索母体内存在的关于不完全实体的数据。
(2)其次,在步骤S200中,根据输入的数据,计算每个分割检索母体的各单位单元的不完全实体的频率分布。
(3)再次,在步骤S300中,对于不完全实体的频率分布,拟合两种以上的离散型分布函数。
(4)最后,在步骤S400中,根据对不完全实体频率分布的离散型分布函数的加权,检索聚集。
这里,不完全实体表示“电瑕疵”,检索母体表示“晶片”,单位单元表示“芯片”。
步骤S100中的晶片内存在的关于电瑕疵的数据表示步骤S200中计算电瑕疵的频率分布所必需的数据。例如,电瑕疵晶片内的坐标、各芯片内存在的电瑕疵数量及该芯片的在晶片内的坐标、判定聚集的条件等相当于该数据。
在步骤S200中,电瑕疵的频率分布分别在横轴上表示每个芯片的电瑕疵的数量,在纵轴上表示芯片数据或芯片数据的对数。重合因晶片内随机产生的偶然的瑕疵或特定原因而在晶片内集中产生的聚集瑕疵等各种电瑕疵分布来构成电瑕疵的频率分布。
在步骤S300中,“离散型分布函数”是对包含在电瑕疵的频率分布中的偶然瑕疵或聚集瑕疵分别单独地进行近似的分布函数。例如,对于偶然瑕疵,近似泊松分布的离散型分布函数,对于聚集瑕疵,近似负的二项式分布等的离散型分布函数。在电瑕疵中,在大部分是随机分布,一部分是聚集分布的情况下,作为两种以上的离散型分布函数,期望拟合一个泊松分布和一个负的二项式分布。
在步骤S400中,通过对电瑕疵的频率分布拟合两种以上的离散型分布函数,可将电瑕疵的频率分布分割为两种以上的离散型分布函数。分割频率分布的各离散型分布函数分别因晶片内随机产生的电瑕疵、因特定原因而在晶片内集中产生的电瑕疵等电瑕疵的产生原因进行近似。另外,各离散型分布函数分别具有占频率分布的加权、电瑕疵数量的平均值、聚集参数等各种参数。根据这些参数,判定·检索晶片是否聚集,或晶片内的哪个芯片进行聚集等。
一般说来,不完全实体(电瑕疵)随机地存在于检索母体(晶片)内,在某个单位单元(芯片)内的电瑕疵数量的平均值为λP个的情况下,芯片内存在n个电瑕疵的概率分布可根据(1)式所示泊松分布P(n;λP)知道。即,泊松分布为电瑕疵随机存在情况下有用的分布。
P(n;λP)=exp(-λP)×(λP)n/n!      …(1)
另一方面,在电瑕疵不是随机存在,而是在晶片内集中存在的情况下,当芯片内的电瑕疵数量的平均值为λNB,聚集系数为α时,芯片内存在n个电瑕疵的概率分布可根据(2)式所示负的二项式分布知道。
NB(n;λNB、α)
=A·[α/(λNB+α)]αNB/(λNB+α)]n    …(2)
A=(α+n-1)(α+n-2)…α/n!。α小,接近0时,集中的程度大,意味着引起大的聚集。另一方面,α变大时,集中的程度变小,通过α→∞的极限,可知负的二项式分布与泊松分布一致。另外,负的二项式分布为电瑕疵为聚集情况下有用的分布。在电瑕疵中,大部分是随机分布,一部分是聚集分布的情况下,对电瑕疵的频率拟合泊松分布和负的二项式分布,即可认为重合使用两者是适当的。
(实施例1)
在本发明的实施例1中,说明判定检索母体(晶片)是否聚集的方法和施加该方法所用的装置。图2是表示根据本发明实施例1的瑕疵聚集检索装置的构成的框图。如图2所示,瑕疵聚集检索装置包括处理控制部1、程序存储部2、数据存储部3、输入晶片内存在的关于电瑕疵的数据的输入装置4、输出装置5、和分布形状显示部6。
处理控制部1作为检索瑕疵聚集的功能装置,包括:频率分布计算部7,使用存在的关于晶片内电瑕疵的数据,计算每个分割晶片的各芯片的电瑕疵的频率分布,离散型分布函数近似部8,对于电瑕疵的频率分布,拟合两种以上的离散型分布函数,和聚集检索部9,根据对电瑕疵频率分布的离散型分布函数的加权,检索聚集。这里,关于电瑕疵的数据由各芯片内存在的电瑕疵的数量和关于离散型分布函数加权的聚集判定条件构成。另外,离散型分布函数由一个泊松分布和一个负的二项式分布构成。离散型分布函数的加权表示负的二项式分布的加权。聚集检索部9是根据聚集判定条件来判定晶片是否聚集的聚集判定部。聚集判定条件是由负的二项式分布的加权构成的条件公式。负的二项式分布的加权通过是否满足该条件公式来判定晶片是否聚集。
输出装置5和输入装置4具有与聚集检索操作没有关系的独立于检索装置的功能,显示聚集判定结果、离散型分布函数的参数等,将聚集检索结果保存在装置外部的文件中,复原保存在文件中的聚集检索结果。分布形状显示部6显示频率分布计算部7计算的电瑕疵的频率分布、离散型分布函数近似部8近似的离散型分布函数等的形状。分布形状显示部6可由与输出装置5不同的构成表示,也可是与输出装置5相同的构成。程序存储部2存储用于检索瑕疵聚集的计算机程序等。数据存储部3存储从输入装置4输入的各芯片内存在的电瑕疵的数量和关于离散型分布函数的加权的聚集判定条件等聚集检索必需的数据。
根据本发明实施例1的瑕疵聚集检索装置判定晶片内存在的电瑕疵是否聚集。当判定为晶片聚集时,暗示包含该晶片的批量、控制该晶片的生产线或制造工厂的其它批量等中的特定原因引起电瑕疵的可能性,对相关的制造工序、生产线、制造工厂等检查瑕疵产生原因,可实施过程改善。
接着,参照图3和图4来说明使用图2所示瑕疵聚集检索装置的瑕疵聚集检索方法。图3是表示根据本发明实施例1的瑕疵聚集检索方法的流程图。
(1)首先,作为存在于晶片内的关于电瑕疵的数据,在步骤S101中,输入各芯片中存在的电瑕疵的数量,在步骤S102中,输入关于负的二项式分布加权的聚集判定条件。在步骤S101和步骤S102的输入操作中,从哪儿先开始使用输入装置4进行输入并不重要。将输入的电瑕疵的数量和聚集判定条件的数量存储在数据存储部3中。
(2)接着,在步骤S200中,从各芯片中存在的电瑕疵的数量计算每个芯片的电瑕疵的频率分布。图4A表示分布形状显示部6中显示电瑕疵的频率分布。如图4A所示,横轴为电瑕疵的数量,纵轴为芯片数量的对数,表示芯片数量对于电瑕疵数量的分布。在电瑕疵的数量较少的区域中,芯片数量多,形成大的峰值,在电瑕疵的数量较多的区域中,芯片数量少,缓慢向下倾斜减少。在电瑕疵的数量较少的区域中分布随机产生的电瑕疵,在电瑕疵的数量较多的区域中分布因特定原因而产生的电瑕疵。即,图4A表示在电瑕疵中,大部分是随机分布,一部分是聚集分布。纵轴取芯片数量的对数的原因在于强调电瑕疵的数量较多的区域(尾部)。
(3)再次,在步骤S300中,对于电瑕疵的频率分布,拟合一个泊松分布和一个负的二项式分布。将泊松分布近似为晶片内随机产生的偶然瑕疵,将负的二项式分布近似为因特定原因在晶片内集中产生的聚集瑕疵。具体而言,如(3)式所示,对于电瑕疵的频率分布f(n),拟合一个泊松分布P(n;λP)和一个负的二项式分布NB(n;λNB,α)。
f(n)WP×P(n;λP)+WNB×NB(n;λNB、α)  …(3)
这里,WP表示泊松分布占电瑕疵的频率分布的加权,WNB表示负的二项式分布占电瑕疵的频率分布的加权。但也可以是WP+WNB=1。图4B表示对于电瑕疵的频率分布,拟合一个泊松分布和一个负的二项式分布的状态。如图4B所示,在电瑕疵数量较少的区域中近似泊松分布17,在电瑕疵数量较多的尾部区域中近似负的二项式分布18。即,电瑕疵的频率分布f(n)被分割成泊松分布P(n;λP)和负的二项式分布NB(n;λNB,α)。将分割电瑕疵的频率分布的泊松分布近似为晶片内随机产生的电瑕疵,负的二项式分布近似为因特定原因而在晶片内集中产生的电瑕疵。另外,泊松分布和负的二项式分布在频率分布加权的其它方面分别具有不完全实体数量的平均值(λP、λNB)、聚集参数α等参数。
(4)其次,在步骤S401中,根据聚集判定条件,判定晶片是否聚集。具体而言,在(3)式中,在WP=1、WNB=0的情况下,变为f(n)=P(n;λP),所有电瑕疵根据泊松分布来分布。即,意味着所有电瑕疵随机存在于晶片内,不引起聚集。另一方面,在WP<1、WNB>0的情况下,意味着根据负的二项式分布的电瑕疵仅以WNB的比例存在,电瑕疵的一部分聚集。即,可使用对于电瑕疵的频率分布拟合一个泊松分布和一个负的二项式分布所得到的负的二项式分布的加权(WNB)来判定聚集的程度。
在步骤S102中,作为输入的聚集判定条件,输入负的二项式分布加权的阈值WNB(th)=0.1(10%)。在步骤S402中,在负的二项式分布的加权比该阈值小、即WNB≤WNB(th)的情况下,判定为电瑕疵未聚集。另外,在比该阈值大、即WNB>WNB(th)的情况下,判定为电瑕疵聚集。取代负的二项式分布加权的阈值作为判定条件,在步骤S102中输入泊松分布的加权的阈值WP(th)=1-WNB(th)=0.9(90%),在步骤S401中,在WP>WP(th)的情况下,判定为电路无瑕疵聚集,在WP≤WP(th)的情况下,判定为电瑕疵聚集。并且不限于使用聚集系数α的阈值。经过上述步骤后,在作为检查母体的晶片中,判定是否有电瑕疵的聚集,输入其结果。
上述瑕疵聚集检索方法可表现为按时间顺序排列的一连串处理或操作,即“顺序”。因此,为了使用计算机系统执行该方法,可将计算机系统内的处理器等构成为特定达到多个功能的计算机程序。该计算机程序可保存在计算机可读取的记录媒体中。计算机读入该记录媒体,执行所述程序,可边控制计算机边实现上述方法。该记录媒体用作图2所示的程序存储部2,或读入程序存储部2中,可根据规定的处理顺序来由该程序执行处理控制部1中的各种操作。这里,作为所述记录媒体,包括存储器装置、磁盘装置、光盘装置、可记录其它程序的装置。
图5是表示瑕疵聚集检索装置90的一个实例的外观图,该装置由读取这些计算机程序,根据其中记述的顺序,通过控制瑕疵聚集检索系统达到的多个功能来实现上述瑕疵聚集检索方法的计算机系统构成。在该瑕疵聚集检索装置90主体的整个表面上设置有软盘驱动器91和CD-ROM驱动器92,从各 驱动器插入口插入作为磁盘的软盘93或作为光盘的CD-ROM94,通过进行规定的读出操作,可将存储在这些记录媒体中的程序安装在系统内。另外,通过连接规定的驱动装置97,可使用用于例如游戏包等的作为半导体存储器的ROM95或作为磁带的盒带96。
根据实施例1,通过对电瑕疵的频率分布同时近似一个泊松分布和一个负的二项式分布,可将电瑕疵的频率分布分割成一个泊松分布和一个负的二项式分布。根据近似为因特定原因而在晶片内集中产生的电瑕疵的负的二项式分布的加权,可定时判定晶片是否聚集。
在实施例1中,虽然说明了不完全实体为电瑕疵的情况,但不完全实体并不限于此。不完全实体也可以是每层的电瑕疵、缺陷、每层的缺陷、或补救所需的补救电路。另外,电瑕疵包括功能测试、余量测试、漏电测试等显著的位瑕疵、余量瑕疵、配线间短路、断路、和块单位产生的块瑕疵等。这些既可以全部包括,而不限于抽出仅存在于部分层中的。另外,缺陷相当于由缺陷观察装置观察的或尽管作为实体存在、但是难以观测到的。作为这种实例,具有埋入在积层膜中的或因金属污染引起的缺陷等。与电瑕疵的情况相同,即使包含全部各种各样的缺陷,也可是抽出仅存在于部分层中的缺陷。另外,在不完全实体中,即包含半导体芯片中产生的电瑕疵或缺陷等,也可包含产生于半导体外围器中的。例如,树脂封装的响声(clack)、焊丝的断线、引线框架的打开·短路瑕疵等。
另外,虽然说明了检索母体为晶片的情况,但检索母体不限于此。检索母体也可以是批量(lot)、生产线、制造工厂等。同样地,虽然说明了单位单元为芯片的情况,但单位单元也可以是作为将芯片分割为两个以上的各区域的“块”、作为汇集两个以上芯片的区域的“组”、作为光刻单位的“拍摄区域”、晶片或批量等。另外,单位单元的尺寸必须小于检索母体。例如,在检索母体是晶片的情况下,单位单元必须是组、芯片、块或拍摄区域。
如图4A和图4B所示,说明了在电瑕疵中的大部分随机分布、一部分聚集的情况下,拟合一个泊松分布和一个负的二项式分布的情况。但是,也可以是根据电瑕疵频率分布的分布状况,拟合平均值不同的两个以上的泊松分布、或平均值、聚集系数等不同的两个以上的负的二项式分布。前者在随机产生的电瑕疵的产生原因为两个以上的情况下有效,后者在聚集瑕疵的产生原因为两个以上的情况下有效。具体而言,根据(4)式可在对电瑕疵频率分布拟合平均值不同的两种泊松分布的情况下进行。
f(n)WP1×P(n;λP1)+WP2×P(n;λP2)…(4)
但WP1+WP2=1。
(4)式在调查随机产生的电瑕疵的产生因素的相对比的情况下有效。例如,可在步骤S102中设定当平均值大的一方的泊松分布的加权大时,在步骤S401中发出警告的聚集判定条件。同样,根据(5)式可在对电瑕疵频率分布拟合平均值λ和聚集系数α不同的两种负的二项式分布的情况下进行。
f(n)=WNB1×NB(n;λNB1、α1)+WNB2×NB(n;λNB2、α2)  …(5)
但WNB1+WNB2=1。
(5)式在调查聚集程度比较小的电瑕疵和聚集程度比较大的电瑕疵混合分布时其相对比的情况下有效。前者近似α大的负的二项式分布,后者近似α小的负的二项式分布。例如,可在步骤S102中设定当α小的负二项式分布的加权大时,在步骤S401中发出警告的聚集判定条件。同样,重合三个以上的离散型分布函数,也可进行相同的处理。例如,如(6)式所示,可对电瑕疵频率分布拟合两个泊松分布和一个负的二项式分布。
f(n)=WP1×P(n;λP1)+WP2×P(n;λP2)+WNB×NB(n;λNB、α)  …(6)
但WP1+WP2+WNB=1。
(实施例2)
在本发明的实施例2中,说明对电瑕疵数量设定阈值(聚集阈值)、将电瑕疵数量比该阈值多的单位单元(芯片)检索作为聚集部位的瑕疵聚集检索方法和实施该方法的瑕疵聚集检索装置。
图6是表示根据本发明实施例2的瑕疵聚集检索装置的构成的框图。如图6所示,瑕疵聚集检索装置包括处理控制部10、程序存储部2、数据存储部3、输入晶片内存在的关于电瑕疵的数据的输入装置4、输出装置5、分布形状显示部6、和聚集部位显示部13。与图2所示的瑕疵聚集检索装置相比,具有新的构成要素处理控制部10和聚集部位显示部13。另外,输入装置4中除输入晶片内存在的作为关于电瑕疵的数据的各芯片内存在的电瑕疵数量外,还输入各芯片的晶片内的坐标。
处理控制部10作为检索瑕疵聚集的功能装置,包括:频率分布计算部7,离散型分布函数近似部8,聚集阈值计算部11和聚集部位检索部12。与图2所示的处理控制部1相比,具有新的构成要素聚集阈值计算部11和聚集部位检索部12。聚集阈值计算部11计算两种以上离散型分布函数的成分相互相等的电瑕疵的数量。即,这里,计算对于电瑕疵的频率分布的一个泊松分布和一个负的二项式分布的成分相互相等的电瑕疵的数量。这里,所谓一个泊松分布的成分表示(3)式右边第1项(WP×P(n;λP)),所谓一个负的二项式分布的成分表示(3)式右边第2项(WNB×NB(n;λNB、α))。计算出的电瑕疵的数量作为聚集阈值,用作聚集检索的条件。聚集部位检索部12将电瑕疵数量比聚集阈值多的芯片检索为聚集部位。聚集部位显示部13显示检索到的聚集部位在晶片上的坐标。聚集部位显示部13的监视器部分中示出晶片图上检索到的作为聚集部位的芯片的位置。
接着,参照图7和图8来说明使用图6所示的瑕疵聚集检索装置的瑕疵聚集检索方法。图7是表示根据本发明实施例2的瑕疵聚集检索方法的流程图。
(1)首先,作为晶片内存在的关于电瑕疵的数据,在步骤S103中,输入各芯片内存在的电瑕疵的数量和晶片内的各芯片的坐标。使用输入装置进行步骤S103的输入操作。电瑕疵的数量与芯片坐标相互链接地输入。将输入的电瑕疵的数量与芯片坐标的数据存在在数据存储部3中。
(2)其次,在步骤S200中,如图4A和图8A所示,从各芯片中存在的电瑕疵的数量计算每个芯片的电瑕疵的频率分布。在实施例2中也说明在电瑕疵中,大部分是随机分布,一部分是聚集分布的情况。
(3)再次,在步骤S300中,对电瑕疵的频率分布拟合一个泊松分布和一个负的二项式分布。具体而言,如(3)式所示,对于电瑕疵的频率分布f(n),拟合一个泊松分布P(n;λP)和一个负的二项式分布NB(n;λNB、α)。在实施例2中,如图4B和图8B所示,在电瑕疵数量比较少的区域内近似泊松分布17,在电瑕疵数量比较多的区域内近似负的二项式分布18。即,电瑕疵的频率分布f(n)分割成泊松分布P(n;λP)和负的二项式分布NB(n;λNB、α)。
(4)接着,在步骤S402中,将一个泊松分布和一个负的二项式分布的成分相互相等的电瑕疵数量计算作为聚集阈值(λth)。这里,一个泊松分布和一个负的二项式分布的成分相互相等的电瑕疵数量作为聚集阈值的理由将如下所述。一般而言,在电瑕疵数量n比泊松分布P(n;λP)的平均值λP大的区域(n>λP)中,对应于泊松分布P(n;λP)的概率在电瑕疵数量n由平均值λP变大时急速接近于0。另一方面,如果聚集系数α适当减小,则负的二项式分布NB(n;λNB、α)与泊松分布P(n;λP)相比,较慢地接近于0,延长下降边。如图8C所示,该下降边部对应于电瑕疵多发部分,即聚集区域19。在(3)式中,将满足右边第1项所示的泊松分布的成分与右边第2项所示的负的二项式分布的成分基本相等的电瑕疵数量n、即
WP×P(n;λP)WNB×NB(n;λNB、α)  …(7)
(7)式的电瑕疵数量n作为阈值:n=λth,进行聚集部位的判定。严格满足(7)式的电瑕疵数量n(整数)不限于实际存在,通常不存在的情况多。此时,可将(7)式所示条件式中最接近的电瑕疵数量n(整数)作为聚集阈值。该阈值不严格由上述条件确定,可有或多或少的余量。例如,可将满足(7)式的电瑕疵数量n的0.5倍至2倍的范围内的值选作λth。或者,在电瑕疵的频率分布因晶片、批量而变化、聚集阈值同样变化的不方便的情况下,也可固定聚集阈值。因此,通过固定聚集阈值,可直接比较批量之间或晶片之间的聚集部位。因而,通过设定聚集阈值λth,在下一步骤S403中,可取出包含该值以上的电瑕疵的区域(芯片)。
这里,存在满足(7)式的电瑕疵数量n存在多个的情况。例如,在图8B中,(7)式所示条件除满足n=λth外,也可满足电瑕疵数量n基本接近于零的部分。此时,在满足(7)式的电瑕疵数量n内,在接近该电瑕疵数量n的前后,选择WP×P(n;λP)和WNB×NB(n;λNB、α)大小关系如下变化的作为聚集阈值。在电瑕疵数量比满足(7)式的电瑕疵数量n小的区域中,泊松分布的成分比负的二项式分布的成分大,在电瑕疵数量比满足(7)式的电瑕疵数量n大的区域中,负的二项式分布的成分比泊松分布的成分大。即,在满足(7)式的电瑕疵数量n存在多个的情况,聚集阈值λth除满足(7)式外,还满足(8)式和(9)式所示的条件式。
在n<λth时,
WP×P(n;λP)>WNB×NB(n;λNB、α)…    (8)
在n>λth时,
WP×P(n;λP)<WNB×NB(n;λNB、α)…    (9)
(5)最后,在步骤S403中,将电瑕疵数量比聚集阈值(λth)多的聚集区域19中存在的芯片检索为聚集部位。作为检索结果,使用聚集部位显示部13,显示检索到的聚集部位的晶片上的坐标、或如图8D所示在晶片20上检索作为聚集部位23的芯片21的位置等。例如,在聚集部位23集中于晶片20的外周部的情况下,暗示具有与其接近的对称性的装置可变为聚集的原因,操作者可从这些检索结果中对关联装置调查出聚集的原因。具体而言,在电瑕疵在每个层中集计的情况下,或以每层中集计的缺陷作为计算对象的情况下,可特定更细微的原因。
根据实施例2的瑕疵聚集检索方法为了使用计算机系统来执行,可构成为特定计算机系统内的处理器等达到的多种功能的计算机程序。另外,该计算机程序可保存在计算机可读取的记录媒体中。该记录媒体可使用作为图6所示的程序存储部2或读入程序存储部2中、通过该程序根据规定的处理顺序执行处理控制部10中的各种操作。另外,通过图5所示计算机系统构成的瑕疵聚集检索装置90,读取存储在这些记录媒体中的程序,根据其中记述的顺序,可实现瑕疵聚集检索系统。
根据本发明的实施例2,通过输入芯片中存在的电瑕疵数量和各芯片的坐标,可求出聚集部位位于晶片的何坐标上。通过显示聚集部位,可了解聚集的原因。
在实施例2中,与实施例1相同,不仅可组合一个泊松分布和一个负的二项式分布,也可通过重合两个以上的泊松分布或重合两个以上的负的二项式分布来近似频率分布,通过在晶片图上显示一部分离散型分布函数的加权,可特定工序原因。
另外,虽然将检索母体作为晶片,将单位单元作为芯片,但不限于此。检索母体也可以是批量(lot)、生产线、制造工厂等,单位单元也可以是作为将芯片分割为两个以上的各区域的“块”、作为汇集两个以上芯片的区域的“组”、作为光刻单位的“拍摄区域”、晶片或批量等。图9将单位单元显示在作为拍摄区域情况下的聚集部位显示部13中的晶片图的实例。加上阴影作为聚集部位25,显示配置在矩阵上的空白点的拍摄区域24内的电瑕疵数量比聚集阈值多的拍摄区域。如图9所示,可知在位于晶片周边部的拍摄区域中多发电瑕疵。对于观察该晶片图的操作者,例如,暗示在平版印刷装置的透镜外周部上存在瑕疵原因,可提议改善工序。另外,组合实施例1和实施例2,可同时进行聚集有无的判定和聚集存在情况下的聚集部位。
(实施例3)
在实施例1和2中,虽然说明了事先准备各芯片内存在的电瑕疵数量或晶片内各芯片坐标等电瑕疵的数据,但这些数据仅表示作为计算电瑕疵频率分布所必需的数据的实例。通常,使用检测器、缺陷观察装置、EMS等装置来检测电瑕疵,从这些观察装置中输出的电瑕疵数据为电瑕疵中单独表示瑕疵内容或位置的形式的数据。有必要将从电瑕疵观察装置中输出的电瑕疵数据变换为用于计算电瑕疵频率分布所必需的数据。通过该数据变换,可避免直接获得各个电瑕疵的坐标,可压缩数据。
在本发明的实施例3中,说明具有变换电瑕疵数据的功能的、与电瑕疵检测装置链接的瑕疵聚集检索装置和使用该装置的瑕疵聚集检索方法。另外,在本发明的实施例3中,与实施例1相同,说明判定晶片内存在的电瑕疵是否聚集的瑕疵聚集检索装置。
图10是表示根据本发明实施例3的瑕疵聚集检索装置的构成的框图。如图10所示,瑕疵聚集检索装置包括处理控制部14、程序存储部2、数据存储部3、输入装置4、输出装置5、分布形状显示部6、和电瑕疵检测装置16。与图2所示的瑕疵聚集检索装置相比,具有新的构成要素处理控制部14和电瑕疵检测装置16。另外,输入装置4中除输入聚集判定条件作为晶片内存在的关于电瑕疵的数据外,还输入各芯片内存在的电瑕疵数量、各芯片的晶片内的坐标等。
电瑕疵检测装置16使用电路或光学装置来检测晶片内存在的电瑕疵,输出电瑕疵晶片内的坐标数据。例如,作为电瑕疵检测装置16,有检测器、电路束检测器(EB检测器)、放电显微镜(EMS)、电子显微镜等。处理控制部14作为检索瑕疵聚集的功能装置,包括:电瑕疵数据变换部15、频率分布计算部7,离散型分布函数近似部8和聚集检索部9。与图2所示的处理控制部1相比,具有新的构成要素电瑕疵数据变换部15。电瑕疵数据变换部15将电瑕疵检测装置16中输出的电瑕疵晶片内的坐标数据变换为各芯片内存在的电瑕疵数量数据。频率分布计算部7使用电瑕疵数量数据可计算电瑕疵的频率分布。
根据本发明实施例3的瑕疵聚集检索装置与实施例1相同,判定晶片内存在的电瑕疵是否聚集。当判定为晶片聚集时,暗示包含该晶片的批量、控制该晶片的生产线或制造工厂的其它批量等中的特定原因引起电瑕疵的可能性,对相关的制造工序、生产线、制造工厂等检查瑕疵产生原因,可实施过程改善。
下面参照图11和12来说明使用图10所示的瑕疵聚集检索装置的瑕疵聚集检索方法。图11是表示根据本发明实施例3的瑕疵聚集检索方法的一部分的流程图。
(1)首先,在步骤S104中,使用电瑕疵检测装置16来观察晶片,检测出晶片内存在的电瑕疵。从电瑕疵检测装置16中输出电瑕疵晶片中的坐标数据。
(2)其次,在步骤S105中,将电瑕疵晶片中的坐标数据存储在数据存储部3中。
(3)再次,在步骤S106中,将晶片分割成多个芯片。
(4)接着,在步骤S107中,输出存在在数据存储部3中的电瑕疵的坐标数据,使用电瑕疵数据变换部15将电瑕疵的坐标数据变换为各芯片中存在的电瑕疵的数量数据。将变换后的数据直接送到频率分布计算部7,或者暂时存储在数据存储部3中。之后进行到步骤S200。
(5)另一方面,与步骤S104至S107不同,在步骤S102中,通过输入装置4输入聚集判定条件。
(6)接着,如图3所示,在步骤S200中,使用直接发送的或从数据存储部3中输出的电瑕疵数量的数据来计算每个芯片的电瑕疵的频率分布。
(7)接着,在图13所示的流程图中,检索聚集,输出结果。
在本发明的实施例3中,与实施例1和实施例2相同,可将瑕疵聚集检索方法构成为计算机程序,并可将该计算机程序保存在计算机可读取的记录媒体中。另外,通过图5所示由计算机系统构成的瑕疵聚集检索装置90,可读取存储在这些记录媒体中的程序,根据其中记述的顺序,实现瑕疵聚集检索系统。在瑕疵聚集检索装置90的后面配置电瑕疵检测装置16,直接连接在计算机系统上。电瑕疵检测装置16的晶片观察、电瑕疵的检测、检测出的电瑕疵的坐标数据的发送接收等功能由计算机系统进行控制。
根据本发明的实施例3,使用由电瑕疵检测装置16检测出的电瑕疵坐标数据,计算每个芯片的电瑕疵数量,将坐标数据变换为电瑕疵数量数据。通过进行这种处理,可避免直接获取各个电瑕疵的坐标,可进一步压缩数据。另外,通过使用芯片内产生的电瑕疵的频率分布,如实施例1所示,可定量判定聚集。
另外,在半导体装置制造工序中的电瑕疵的检查工序中,通过将图5所示的包含电瑕疵检测装置16的计算机系统配置在生产线上,时常检查生产线上的晶片,可监视电瑕疵的聚集产生,对于电瑕疵的聚集,可采取迅速的对应措施。并可迅速进行定量的半导体制造工序的工序管理。
在实施例3中,虽然仅说明了与实施例1相同的判定晶片内存在电瑕疵是否聚集的瑕疵聚集检索装置,但也适用于实施例2中参照图6和图7说明的检索晶片内聚集部位的瑕疵聚集检索装置及其方法。图6所示的聚集检索装置还具有连接于处理控制部10的电瑕疵检测装置16,处理控制部10也还具有电瑕疵数据变换部15。另外,由图11所示步骤S104至S107求出图7所示步骤S103的电瑕疵数量和各芯片的坐标数据。
在实施例3中,虽然将检索母体作为晶片,将单位单元作为芯片,但不限于此。检索母体也可以是批量(lot)、生产线、制造工厂等,单位单元也可以是作为将芯片分割为两个以上的各区域的“块”、作为汇集两个以上芯片的区域的“组”、作为光刻单位的“拍摄区域”、晶片或批量等。在配置于生产线上的情况下,期望检索母体是批量。该情况在实施例5中进行描述。另外,虽然说明了不完全实体为电瑕疵的情况,但也可以是结晶缺陷、电瑕疵的补救所必需的补救电路。在不完全实体是结晶缺陷的情况下,取代图10所示的电瑕疵检测装置16,而配置缺陷观察装置。
(实施例4)
在本发明的实施例4中说明了使用瑕疵聚集检索方法的补救电路最优化方法。晶片内存在的电瑕疵是通过由该瑕疵内容赋予规定的补救电路来补救瑕疵的情况。通过补救芯片内所有的电瑕疵,可将次品芯片补救为优良品芯片,提高半导体装置的制造合格率。但是,被赋予的补救电路占有芯片内的规定区域,其面积与补救电路数量的增加一起扩大。也可随意对芯片增加赋予的补救电路的数量,增加补救电路占有的芯片内的面积,减少从晶片中取出的芯片的数量本身。因此,为了最优化补救后的合格率,必须设定适当的补救电路数量。
另外,就每个规定集计单位计算补救电路的数量,计算每个集计单位补救所必须的补救电路数量的频率分布。这里,作为计算补救电路数量的集计单位,期望是最小的补救单位。所谓最小补救单位是指一个补救电路可补救的范围(自由度)。例如,在16M比特的装置中,每4M比特上设置低的或列补救电路,在一个补救电路不能适用于4M比特的范围内的情况下,最小补救单位为4M比特。但是,即使在集计单位不是最小补救单位的情况下,通过换算补救单位内的补救电路数量,也可适用。这里,将计算补救电路数量的集计单位作为芯片。即,在实施例4中,参照图12和图13A-13D来说明不完全实体为补救电瑕疵的补救电路、检索母体是晶片、单位单元是芯片的情况。图12是表示根据本发明实施例4的使用瑕疵聚集检索方法的补 救电路最优化方法的流程图。
(1)首先,在步骤S31中,计算分割晶片的各芯片内存在的电瑕疵补救所必须的补救电路的数量。具体而言,首先按照步骤S104至S107来求出电瑕疵数量的数据。根据该数据计算每个芯片上补救所必须的补救电路数量。然后,通过输入装置输入各芯片内存在的补救所必须的补救电路数量。
(2)其次,在步骤S32中,计算各芯片内存在的补救所必须的补救电路的频率分布。图12表示步骤S32中计算的补救电路的频率分布的一个实例。横轴取补救所必须的补救电路数量(n),纵轴取芯片数量的对数,表示补救电路的频率分布。
(3)再次,在步骤S33中,根据补救电路数量增加而增加的优良品芯片数量和减少的晶片内的所有芯片数量的关系,计算从晶片中取出的优良品芯片数量为最大的补救电路的数量。具体而言,首先,计算对于设定的补救电路数量的补救后的合格率。在图13A中,在将设定补救电路数量设定为图中箭头的值时,补救所必须的补救电路数量(n)比设定补救电路数量多的芯片变为次品芯片,补救所必须的补救电路数量(n)与设定补救电路数量相等或比设定补救电路数量少的芯片的所有电瑕疵被补救后,变为优良品芯片。另外,通过增加设定补救电路数量,图中的箭头向右侧偏移,优良品芯片数量增加,次品芯片数量减少。图13B是表示对于设定补救电路数量的补救后的合格率的图表。所谓补救后的合格率是指赋予补救电路后的晶片内的优良品率(合格率)。如图13B所示,在设定补救电路数量增加的同时,将补救后的合格率向着100%单调增加。但是,当如上所述增加设定补救电路数量时,占有的芯片内的补救电路的面积也增加。结果,如图13C所示,在设定补救电路数量增加的同时,芯片整体的面积也增加,可从一定面积取得的芯片数量本身减少。如图13D所示,通过考虑补救后的合格率和总的面积,计算可从晶片中取得的优良品芯片的数量为最大(最大优良品数量)的设定补救电路数量(nMAX)。
(4)最后,在步骤S34中,输出补救后的合格率。
根据本发明的实施例4,计算每个芯片内的补救所必须的补救电路的频率分布,通过计算优良品芯片的数量为最大(最大优良品数量)的设定补救电路数量(nMAX),可设定最优化补救后的合格率的补救电路数量。
这里,虽然表示了使用实际频率分布进行评价的实例,但如实施例1-3所示,也可考虑重合两个以上的离散型分布函数的分布,通过预测生产线改善时的频率分布或收缩的下一时期装置的频率分布,可检查必要补救电路数量。
(实施例5)
在半导体装置制造工序中的各种检查工序中,可进行使用根据本发明的瑕疵聚集检索方法的聚集检索。在本发明的实施例5中,参照图14来说明使用瑕疵聚集检索方法的半导体装置的工序管理方法。这里说明检索母体是批量、对多个批量聚集检索的情况。
(1)首先,在步骤S41中,从多个批量中选出批量1。
(2)其次,在步骤S42中,作为批量1中存在的关于电瑕疵的数据,输入各芯片内存在的电瑕疵的数量。
(3)再次,在步骤S43中,计算分割批量的每个芯片的电瑕疵的频率分布。
(4)接着,在步骤S44中,根据(3)式对电瑕疵的频率分布拟合一个泊松分布和一个负的二项式分布。然后计算负的二项式分布的加权(WNB)。
(5)然后,在步骤S45中,判定是否选择了所有批量。当在步骤S41中未选择所有批量时(步骤S45中为否),返回步骤S41,选出未被选出的批量,对该批量进行步骤S42至S44的处理,求出负的二项式分布的加权(WNB)。在步骤S41中选择了所有批量时(步骤S45中为是),前进到步骤S46。
(6)最后,在步骤D46中,在图表中显示各批量中二项式分布加权(WNB)的趋势(批量依赖性)。图15是表示各批量中负的二项式分布加权(WNB)的趋势图表的一个实例。
如图15所示,从该图表中,可容易地判断哪个批量中产生大的聚集,即聚集批量(异常批量)26。另外,在该图表为右下处的情况下,表示减少制造工序中的瑕疵因素,改善生产环境的倾向,在右上处的情况下,表示恶化。即,实现生成环境水平的可视化。另外,通过同时显示实施例1中表示的负的二项式分布加权的阈值,可容易判断聚集。
根据本发明的实施例5,通过将由泊松分布和负的二项式分布的拟合的电瑕疵的频率分布时负的二项式分布加权(WNB)显示为批量的趋势,可了解聚集在哪个批量中以何种程度发生、或聚集的倾向如何等。另外,在半导体装置制造工序中的各种检查工序中,进行确实的制造工序的工序管理,可进行适当的工序改善。
取代负的二项式分布加权(WNB),作为离散型分布函数的各种参数,也可将分布函数的平均值(λP、λNB)或聚集系数α表示为倾向。例如,通过从泊松分布平均值λP的倾向中了解到随机产生的电瑕疵的产生密度的倾向,可进行无尘室内灰尘的管理、无尘室的洁净水平重新估价、过滤-交换时期的判断等无尘室管理。从聚集系数α的倾向也可理解聚集的程度,可检测聚集大的批量或判断聚集的倾向。
(实施例6)
在本发明实施例6中,说明使用实施例5的半导体装置的工序管理方法的无尘室管理方法和半导体装置的制造方法。即,说明半导体装置制造工序中的各种检索工序中进行瑕疵聚集检索的半导体装置的制造方法。作为半导体装置,例如DRAM混载装置,参照图16-图18进行说明。图16和图17是表示根据本发明实施例6的半导体装置制造方法的流程图。
根据本发明实施例6的半导体装置制造方法可分为晶片制造工序、晶片处理工序(前工序)、组装工序(后工序)、检查工序。下面以区分的每个制造工序来描述半导体装置的制造方法。
(1)首先,晶片制造工序由以下制造工序构成。首先,在步骤S51的单晶成长工序中,使用CZ法或FZ法来使半导体单晶的晶锭(ingot)成长。接着,在步骤S52的切断工序中,变薄半导体单晶后切断,制造板状的半导体晶片。然后,在步骤S53的研磨工序中,在晶片的表面上进行平坦化处理。最后,在步骤S54的缺陷观察工序中,使用缺陷检测装置检测出形成于晶片表面内的结晶缺陷。另外,使用上述瑕疵聚集检索方法检索结晶缺陷的聚集。聚集的检索结果反馈回步骤S51至S53,改善反馈制造工序的加工。经过上述工序,制造出半导体晶片。
(2)其次,晶片处理工序(前工序)由下面工序构成。首先,在步骤S55的沟道式电容器中,选择地蚀刻去除形成DRAM内的存储器单元具有的沟道式电容器部分的半导体基板,形成沟道。接着,在步骤S56的沟道式电容器缺陷观察工序中,使用缺陷检测装置检测沟道内部的结晶缺陷。另外,使用上述瑕疵聚集检索方法检索结晶缺陷的聚集。聚集的检索结果反馈回步骤S55的沟道式电容器形成工序中,改善沟道式电容器形成工序的加工。
接着,在步骤S57的元件分离工序中,选择地热氧化形成元件分离区域的部分的半导体基板,形成厚膜的LOCOS氧化膜。然后,在步骤S58的晶片形成工序中,在形成p沟道/n沟道的部分的半导体基板中选择地扩散n型/p型的杂质,分别形成n晶片/p晶片区域。接着,在步骤S59的沟道形成工序中,形成p沟道/n沟道晶体管的各沟道区域。然后,在步骤S60的沟道部缺陷观察工序中,使用缺陷观察装置检测出沟道部的结晶缺陷或栅级绝缘膜的缺陷。另外,使用上述瑕疵聚集检索方法检索结晶缺陷、栅极绝缘膜缺陷的聚集。聚集的检索结果反馈回步骤S59的沟道形成工序,改善沟道形成工序的加工。
接着,在步骤S61的晶体管形成工序中,在沟道上形成栅电极,对于栅电极自我整合地分别形成源极·漏极区域。接着,在步骤S62的晶体管部缺陷观察工序中,检测出晶体管部的结晶缺陷、栅电极的形状异常、或源极·漏极的扩散异常等晶体管部中产生的缺陷或电瑕疵。另外,使用上述瑕疵聚集检索方法检索晶体管部中产生的缺陷或电瑕疵的聚集。聚集的检索结果反馈回步骤S61的晶体管形成工序,改善晶体管形成工序的加工。
接着,在步骤S63的PMD(预金属介质)工序中,在半导体基板上层积绝缘膜。接着,在步骤S64的触点形成工序中,选择去除形成于源极·漏极区域、栅极区域上的绝缘膜,形成触点孔。然后,在步骤S65的M1(金属1)形成工序中,在绝缘膜上和触点孔内层积铝等金属膜,形成规期望形状的图案,形成连接于晶体管各电极区域上的第1配线层。然后,在步骤S66的M1缺陷观察工序中,对于第1配线层,检测出配线断路、短路、形状异常、划痕等电瑕疵、缺陷等。另外,使用上述瑕疵聚集检索方法检索第1配线层中产生的缺陷或电瑕疵的聚集。聚集的检索结果反馈回步骤S65的M1形成工序,改善M1形成工序的加工。
接着,在步骤S67的ILD1(层间介质1)形成工序中,在第1配线层上同样形成第1层间绝缘膜。然后,在步骤S68的M2(金属2)形成工序中,与第1配线层相同地形成第2配线层。然后,在步骤S69的M2缺陷观察工序中,对于第2配线层,检测出配线断路、短路、形状异常、划痕等电瑕疵、缺陷等。另外,使用上述瑕疵聚集检索方法检索第2配线层中产生的缺陷或电瑕疵的聚集。聚集的检索结果反馈回步骤S68的M2形成工序,改善M2形成工序的加工。
接着,在步骤S70的ILD2(层间介质1)形成工序中,与第1层间绝缘膜同样地形成第2层间绝缘膜。然后,在步骤S71的M3(金属3)形成工序中,与第1配线层相同地形成第3配线层。然后,在步骤S72的M3缺陷观察工序中,对于第3配线层,检测出配线断路、短路、形状异常、划痕等电瑕疵、缺陷等。另外,使用上述瑕疵聚集检索方法检索第3配线层中产生的缺陷或电瑕疵的聚集。聚集的检索结果反馈回步骤S71的M3形成工序,改善M3形成工序的加工。然后,在步骤S73的ILD3(层间介质3)形成工序中,与第1层间绝缘膜同样地形成第3层间绝缘膜。然后,在步骤S74的钝化形成工序中,层积氮化硅膜等保护膜。
接着,在步骤S75的检测工序中,在晶片上形成的半导体芯片电极垫中由探测器在晶片状态下进行功能试验,检测半导体芯片内的电瑕疵。另外,使用上述瑕疵聚集检索方法检索半导体芯片内产生的电瑕疵的聚集。聚集的检索结果反馈到晶片处理工序的步骤S55、S59、S61、S65、S68、S71等各制造工序中,改善各制造工序的加工。然后,在步骤S76的切块工序中,将晶片切断为芯片。经过上述工序,制造出半导体芯片。
(3)再次,组装工序(后工序)由以下工序构成。首先,在步骤S77的接合工序中,将半导体芯片安装在引线框架等基板上,用细线电连接。然后,在步骤S78的密封工序中,用树脂材料覆盖半导体芯片,与外部环境绝缘,并且,保护半导体芯片远离机械的、环境应力。接着,在步骤S79的最后完成工序中,进行树脂材料凹部的等半导体外围器的最后完成。接着,在步骤S80的标志工序中,在半导体外围器的表面上印刷产生序号、制造商等。
(4)接着,检查工序由以下工序构成。首先,在步骤S81的产品检查工序中,在产品状态下对半导体装置进行功能试验,检测出半导体装置内的电瑕疵。另外,使用上述瑕疵聚集检索方法检索半导体装置内产生的电瑕疵的聚集。聚集的检索结果反馈到组装工序内的步骤S77至S80的各制造工序、晶片处理工序的步骤S55、S59、S61、S65、S68、S71等晶片处理工序中,改善各制造工序的加工。然后,在步骤S82的可靠性试验工序中,在半导体装置上施加温度或电应力,进行评价加速寿命试验等可靠性试验。通过进行可靠性试验,加速制造过程中各检查工序中不能检测出的半导体装置内在的故障结构的产生,可使缺陷、电瑕疵等瑕疵原因变明显。对于变明显的瑕疵原因,使用上述瑕疵聚集检索方法检索半导体装置内产生的电瑕疵的聚集。聚集的检索结果反馈到组装工序内的步骤S77至S80的各制造工序、晶片处理工序的步骤S55、S59、S61、S65、S68、S71等晶片处理工序中,改善各制造工序的加工。经过以上工序,可制造根据实施例6的半导体装置。
这里详细描述了步骤S65的M1形成工序。图18是表示M1形成工序的详细构成的流程图。如图18所示,步骤S65由以下4个制造工序构成。首先,在步骤S65.1的M1层成膜工序中,使用溅射法来同样层积金属膜。接着,在步骤S65.2的光刻膜形成图案工序中,由旋涂同样形成(涂覆)光刻膜,通过规定的掩膜,在光刻胶膜上照射光(曝光),用规定的显影液显影光刻胶膜(显影),形成与第1配线层相同形状的光刻胶图案。接着,在步骤S65.3的M1层的RIE工序中,将该光刻胶图案作为掩膜,进行RIE,选择去除金属膜。最后,在步骤S65.4的光刻胶去除工序中,去除光刻胶图案。
在以上4个制造工序结束后,进行步骤S66的M1缺陷观察工序。M11缺陷观察工序的聚集检索结果分别反馈到构成M1形成工序的4个制造工序中,改善各制造工序的加工。例如,在灰尘引起的配线导通瑕疵多发的情况下,考虑是在M1层成膜工序成膜前的晶片上附着灰尘的原因。另外,在各拍摄内的相同部位中产生配线短路瑕疵多的情况下,考虑在光刻胶形成图案工序中使用的曝光掩膜中具有形状。这里,以M1形成工序为例,虽然参照图18表示了反馈的详细内容,但并不限定M1形成工序,即使在图16和图17所示的其它制造工序中,也可由同样详细的制造工序构成,并向各制造工序反馈。
根据本发明的实施例6,对于制造工序中各种检查工序中检测出的缺陷、电瑕疵,通过进行聚集检索,可在制造过程中早期发现缺陷、电瑕疵等不完全实体的多发。另外,可容易地特定成为不完全实体的产生原因的制造工序。因此,可提供一种可对半导体装置的各制造工序改善加工、可稳定维持高合格率的半导体装置的制造方法。
在本发明的实施例6中,虽然表示了在主要的检查工序中使用根据本发明的聚集检索方法来改善加工的方法,但并不意味着在半导体装置制造工序中的全部检查工序中必需进行聚集检索。即使仅对由技术人员的判断选定的检查工序进行聚集检索,也能达到非常好的上述作用效果。例如,通过仅在无尘室内进行的检查工序中进行聚集检索,可进行适当的无尘室管理,可改善加工。
(实施例7)
近年来,通过提高微细加工技术,增进了元件构造的复杂化、配线的多层化,在制造产品1方面使用多种工序和制造装置。同时,成为合格率低的原因的产生不完全实体(电瑕疵、缺陷、补救所必须的补救电路等)的概率不仅增加了工序·装置,还难以查明不完全实体在哪个工序、哪个制造装置中产生。因此,如何提高半导体工厂生产线的生产率变为重要的课题。此时,重要在于多生产高合格率的晶片或批量。例如,在某工序的某装置中出现问题的情况下,在由该工序·装置处理的晶片或批量中产生多处瑕疵,合格率低,而未由该装置处理的晶片或批量的合格率高。由此重点在于特定与合格率低有关的工序和制造装置,改善工序和制造装置。
因此,在实施例7中,说明使用根据本发明聚集检索方法求出的(3)式所示的负的二项式分布加权(WNB)来高效抽出与合格率低有关的工序(问题工序)和制造装置(问题装置)的方法,和实现该方法所用的装置。
图19和图20是表示根据本发明实施例7的、抽出问题工序和问题装置的方法的流程图。图19和图20并非表示两个不同的方法,而是表示将一个方法分割成两个图。另外,在图19和图20中,表示关于作为该方法特征的“使用负的二项式分布加权(WNB)来抽出问题工序/问题装置的方法”的部分,而不表示参照图1、图14等说明的关于“求负的二项式分布加权(WNB)的方法”的部分。另外,这里,不完全实体表示“电瑕疵”,检索母体表示“批量”,单位单元表示“芯片”。并且,说明存在多个作为检索母体的批量的情况。
(1)首先,与参照图14说明的实施例5相同,在每个批量中,求出负的二项式分布加权(WNB)。即,从多个批量中选出批量1(S41),求出批量1内各芯片中芯片内存在的电瑕疵的数量(S42),计算电瑕疵的频率分布(S43)。然后,对于电瑕疵的频率分布,拟合一个泊松分布和一个负的二项式分布,计算(3)式所示的负的二项式分布加权(WNB)(S44)。重复进行步骤S41-S44(S45),对所有批量求出每个批量的负的二项式分布加权(WNB)(S46)。
(2)其次,在图19所示的步骤S91中,输入每个批量的负的二项式分布加权(WNB)一览表27和每个批量的装置履历28的数据。每个批量的WNB一览表27中记载的批量作为检索对象的批量。另外,有必要使可能作为问题工序/问题装置抽出的经由所有工序/装置的批量包含在该一览表27内,或使从这些批量中取样的批量包含在该一览表27内。这里,说明记载在每个批量的WNB一览表27中的批量总数为N个,输入N个WNB一览表27的情况。
另外,每个批量的装置履历28的数据是表示每个批量中对各批量进行的各制造工序经由何制造装置。例如,批量m(第m个批量)由所谓在工序1中经由装置1a,在工序2中经由装置2b,在工序3中经由装置3a…的内容构成的数据。虽然图19中未示出,但与批量m相同,作为检索对象的所有批量(m=1,2,…,N),在步骤S91中输入各工序中经由装置的履历。另外,在装置履历28的数据中,记述了各工序中存在的其它装置。例如,在批量m的装置履历28的数据中包括所谓的在工序1中得到经由装置1a外的装置1b,在工序2中得到经由装置2b外的装置2a,在工序3中得到经由装置3a外的装置3b、装置3c…的内容的数据。作为这种装置履历28的数据,可使用表示批量和经由该批量的工序和装置的对应关系的通常的疵瑕(flaw)数据。
(3)再次,在步骤S92中,使用每个批量的WNB一览表27、和各批量的装置履历28的数据,计算各工序中经由的每个装置的负的二项式分布加权(WNB)的频率分布。在图19的步骤S92中,示出显示工序1中经由装置1a的批量的频率分布和经由装置1b的批量的频率分布的图表29a,工序2中经由装置2a的批量的频率分布和经由装置2b的批量的频率分布的图表29b。横轴表示WNB,纵轴表示批量数(频率)。
以工序1为例,具体表示经由的每个装置的WNB的频率分布的计算方法。首先,使用各批量的装置履历28的数据,将检索对象所有的批量分为经由装置1a的批量和经由装置1b的批量的批量。另外,使用每个批量的WNB一览表27,对于分类为装置1a的批量,将WNB的频率分布绘制在图表29a上。同样地,对于分类为装置1b的批量,将WNB的频率分布绘制在图表29a上。工序2和其它工序也与工序1一样,将在该工序中经由的每个装置分为批量,将WNB的频率分布绘制在图表上。
如图19的WNB的频率分布的图表29a、29b所示,虽然装置1a和装置1b之间WNB的频率分布相差不大,但装置2a和装置2b之间WNB的频率分布相差较大。由此,即使相同工序,经由的装置也不同,在负的二项式分布加权(WNB)的频率分布上有的不出现差,有的出现差。如实施例1所示,负的二项式分布加权(WNB)表示因特定原因而在晶片内集中产生的电瑕疵的比例、即电瑕疵聚集的程度。因此,经由每个装置的WNB的频率分布中产生差表示电瑕疵聚集的程度依赖于经由的装置。
(4)接着,在图20的步骤S93中,计算各工序中经由的装置之间负的二项式分布加权(WNB)的频率分布差。即,定量求出显示在图19所示的频率分布图表29a、29b中的各装置之间的WNB的频率分布差,判定有无问题。
具体而言,在负的二项式分布加权(WNB)的频率分布为正态分布或近似正态分布的情况下,使用t规定计算WNB的频率分布中是否有差或WNB的频率分布差的程度如何(有效差为几个、是否存在差)。分析在非正态分布或不近似正态分布的情况下,根据特征量将对象批量分成几个组,经由某工序的某装置的批量在哪个组中存在得多,即,通过某工序的某装置的批量例如使用x2检定来调查聚集程度大的组中存在得多,通过比较x2值,比较问题程度。这里,x2是通过无问题的情况下假定的值来表示分布相差何程度的值。
如图20的步骤S93所示,在表示工序1中的WNB的频率分布差的参数为1时,WNB的频率分布差小,判断为“工序1不是问题工序”。另一方面,在表示工序2中的WNB的频率分布差的参数为40时,WNB的频率分布差大,判断为“工序2不是问题工序”。是否问题工序的判定可与实施例1中的聚集判定条件同样进行。即,通过取代图3步骤S401中的聚集阈值(WNB(th)),事先设定表示频率分布差的参数阈值,可从表示各工序中WNB的频率分布差的参数来自动判定各工序是否问题工序。
(5)最后,在步骤S94中,顺序抽出作为问题工序和问题装置的每个装置的负的二项式分布加权(WNB)频率分布差大的工序和负的二项式分布加权(WNB)频率分布差大的装置。例如,如图20的步骤S94所示,抽出所谓频率分布和其差最大的工序和装置是工序2和装置2b,其频率分布差为40,其次频率分布差大的工序和装置是工序6和装置6c,其频率分布差为15,……的数据30。通过对该问题工序和问题装置从顺序早的一方开始调查是否为瑕疵产生原因,可高效地特定与合格率低相关的问题工序和问题装置。另外,事先在表示分布差的参数中设定阈值,在产生超过该阈值的问题工序和问题装置的情况下,通过对工序管理者进行规定警告,可迅速对制造工序的异常采取对应措施。
图21是表示根据本发明实施例7的问题工序和问题装置的抽出装置的构成框图。参照图21来说明实现图19和图20的流程图中所示的问题工序和问题装置的抽出方法的装置。
如图21所示,问题工序和问题装置的抽出装置包括:检测器(电瑕疵检测装置)32、处理控制部35、程序存储部2、数据存储部、输入晶片内存在的关于电瑕疵的数据所用的输入装置4、输出装置5、分布形状显示部6和警告装置36。另外,实施例7中的数据存储部分别由存储电瑕疵数据31、每个批量的负的二项式分布加权(WNB)的数据27、加工流程数据(装置履历数据)28、每个装置WNB的频率分布的数据29、问题工序和问题装置及(WNB)的频率分布差数据30和瑕疵数据34的部分构成。
检测器32是实施例3(图10)中所示的电瑕疵检测装置16的一个实例,使用电路或光学装置来检测晶片内存在的电瑕疵,输出电瑕疵晶片内的坐标数据。无用说,也可是取代检测器32、而适用电路束检测器(EB检测器)、放电显微镜(EMS)、电子显微镜等的实施例。
处理控制部35作为抽出问题工序和问题装置的功能装置,包括:将从检测器32发出的瑕疵数据34变换为形成电瑕疵的频率分布所必须的形式的数据的电瑕疵数据变换部15、计算每个芯片的电瑕疵频率分布的频率分布计算部7、对于电瑕疵的频率分布拟合两种以上的离散型分布函数的离散型分布函数近似部8、计算对于聚集瑕疵近似的负的二项式分布加权(WNB)分布的WNB频率分布计算部33和计算装置间负的二项式分布加权(WNB)频率分布差的WNB频率分布差计算部32。
电瑕疵数据变换部15具有将从检测器32等电瑕疵检测装置发出的瑕疵数据34变换为计算电瑕疵的频率分布所必须的形式的电瑕疵数据31的功能。具体而言,将从检测器32中输出的电瑕疵晶片内的坐标数据34变换为各芯片中存在的电瑕疵的数量数据。因为在本发明实施例3中参照图10说明了电瑕疵数据变换部,所以省略其说明。
频率分布计算部7具有使用电瑕疵数量数据(电瑕疵数据)31来计算每个芯片的电瑕疵频率分布的功能。离散型分布函数近似部8具有对电瑕疵频率分布拟合一个泊松分布和一个负的二项式分布,计算(3)式所示负的二项式分布加权(WNB)的功能。计算出的负的二项式分布加权(WNB)作为图19的步骤91中所示每个批量的负的二项式分布加权(WNB)数据27,存储在数据存储部的一部分中。因为在本发明实施例1中参照图2说明了频率分布计算部7和离散型分布函数近似部8,所以省略其说明。
WNB频率分布计算部33具有使用每个批量的WNB数据27和表示批量、工序、装置对应关系的加工流程数据28等各批量的装置履历数据来计算负的二项式分布加权(WNB)频率分布的功能。WNB频率分布计算部33还具有使用各批量的加工流程数据28来计算每个工序中每个装置的负的二项式分布加权(WNB)频率分布的功能。具体而言,具有拟订图19的步骤S92中所示的WNB频率分布图表29a、29b的功能。计算出的每个装置的WNB频率分布作为每个装置的WNB频率分布数据29存储在数据存储部的一部分中。
WNB频率分布差计算部32是计算每个工序中经由的装置之间的负的二项式分布加权(WNB)频率分布差的功能装置。即,实现定量求出显示于图表29a、29b中的每个装置的WNB频率分布差的作用。具体而言,分布差计算部32由正态分布判定部、使用t检定求出频率分布差的t检定部、通过使用x2检定比较x2值来比较问题程度的x2检定部构成。
(1)正态分布判定部具有判定每个装置的负的二项式分布加权(WNB)频率分布是否正态分布或是否近似于正态分布的功能。
(2)t检定部具有在每个装置的WNB频率分布是正态分布或近似于正态分布的情况下,计算频率分布中是否有差、分布差程度如何(有效差为几个、是否存在差)的功能。
(3)x2检定部具有在每个装置的WNB频率分布不是正态分布或不近似正态分布的情况下,根据特征量将对象批量分成几个组,分析经由某工序的某装置的批量在哪个组中存在得多,即,通过某工序的某装置的批量例如聚集程度大的组中存在得多,通过比较x2值(通过无问题的情况下假定的值来表示分布相差何程度的值),比较问题程度的功能。
计算出的表示WNB频率分布差的参数作为问题工序·装置和分布差的数据30,存储在数据存储部的一部分中。
因为程序存储部2、输入装置4和输出装置5分别具有本发明实施例1中参照图2说明的相同的功能,所以这里省略其说明。另外,分布形状显示部6具有显示频率分布计算部7计算的电瑕疵的频率分布、离散型分布函数近似部8近似的离散型分布函数以及WNB频率分布计算部33计算的WNB频率分布形状的功能。
警告装置36为向工序管理者警告存在问题工序和问题装置的功能装置。例如,配置在生产线上各制造装置上部的红灯或警报通过在表示分布差的参数比规定阈值大的问题装置存在时闪动或鸣叫,直接警告生产线上的工序管理者制造装置的异常。另外,在输出问题工序·装置和分布差数据30的监视画面上,通过显示表示分布差的参数比规定阈值大的工序和装置,警告处于远离生产线的工序管理者。
上述问题工序和问题装置的抽出方法可表现为按照时间顺序的一连串处理或操作、即“顺序”。因此,为了使用计算机执行该方法,可将计算机系统内的处理器等构成为特定达到多个功能的计算机程序。该计算机程序可保存在计算机可读取的记录媒体中。由计算机系统读入该记录媒体,执行所述程序,可边控制计算机边实现上述方法。该记录媒体用作图2所示的程序存储部2,或读入程序存储部2中,可根据规定的处理顺序来由该程序执行处理控制部35中的各种操作。
通过由图5所示计算机系统构成的问题工序和问题装置的抽出装置90,读取存储在这些记录媒体中的程序,根据其中所述顺序,可实现问题工序和问题装置的抽出系统。在问题工序和问题装置的抽出装置90时,取代电瑕疵检测装置16,在其后面配置检测器32,直接连接在计算机系统上。检测器32的晶片观察、电瑕疵的检测、检测出的电瑕疵的坐标数据的发送接收等功能由计算机系统进行控制。
如上所述,通过使用负的二项式分布加权(WNB)来特定关于合格率低的工序和制造装置,与以前相比,可实现如下有益效果。即,在现有技术中,取代图19的每个批量的(WNB)27,使用“每个批量的合格率”,计算步骤S92的图表29a、29b的横轴取代负的二项式分布、作为合格率的“合格率频率分布”,根据“合格率频率分布差”,特定问题工序和问题装置。
但是,在使用合格率的现有方法中,即使可抽出合格率大的相关工序·装置,但在涉及合格率低的原因多的工序·装置的情况下,难以分别抽出这些工序·装置。特别是,因为在存储器装置中使用冗余电路(补救电路)的情况多,所以在合格率方面聚集由补救电路补救的瑕疵存储器单元,难以正确评价制造过程中产生的电瑕疵。
根据上述本发明实施例7的问题工序和问题装置的抽出方法,可确实查明涉及制造合格率低的不完全实体产生于何工序的何制造装置中。因此,在故障分析操作上不需要大量的时间和劳动力,可减轻故障分析操作的负担,因而不必担心不能特定产生原因。另外,可正确抽出与因多个工序·装置关联的多个因素产生的电瑕疵(不完全实体)的工序·装置。例如,为了检测出平版印刷装置的重合错位问题、或平版印刷装置与其后使用的蚀刻装置的相性问题,不仅可对一个工序的装置、也可对多个工序的装置组合进行精度高的分析。
另外,在存储器装置中,选择作为不完全实体的“补救所必须的补救电路数量”的情况下,可由冗余电路检测出换算的瑕疵存储器单元。图22是表示补救所必需的补救电路数量(n)的频率分布的图表。如实施例4所述,通过设定可从晶片中取得的优良品芯片数量为最大的设定补救电路数量(nMAX),将n比nMAX多的芯片作为次品芯片,将n比nMAX少的芯片作为优良品芯片。如实施例2所述,通过以满足(7)式的n为标准来设定聚集阈值(λth),判别因特定原因而在晶片内集中产生的聚集瑕疵的芯片38和晶片内没有产生聚集瑕疵的芯片37。因此,通过使用负的二项式分布加权(WNB)而不是合格率,可进行考虑λth<n<nMAX范围内的聚集瑕疵的芯片38的分析。
通过对每个特定层(例如活性区域、栅极、第1配线层、第2配线层、…等)拟订不完全实体的频率分布,可较高精度地抽出涉及合格率的工序·装置。特定通过特定层而必然与该层相关的工序·装置。因此,减少作为检索对象的批量(检索母体)的数量,可在短时间内进行高精度的分析。
在实施例7中,将检索母体作为批量,将单位单元作为芯片,但并不限于此。检索母体也可以是晶片,单位单元也可以“块”、“组”、“拍摄区域”等。另外,虽然说明了不完全实体是电瑕疵的情况,但也可以是结晶缺陷、电瑕疵补救所必须的补救电路等。在不完全实体是结晶缺陷的情况下,也可配置缺陷观察装置来取代图21所示的检测器32。
另外,取代负的二项式分布加权(WNB),作为离散型分布函数的各种参数,将分布函数的平均值(λP、λNB)、聚集参数α显示为倾向也是有效的。例如,从泊松分布的平均值λP的倾向可了解随机产生的电瑕疵的产生密度倾向,不限于制造装置,也可将无尘室内的灰尘管理装置等环境装置作为问题装置的对象。或者,无尘室的洁净水平重新估价、过滤-交换时期的判断等无尘室管理。
(实施例8)
如实施例7中所述,目前如何提高半导体工厂生产线的生产率变为重要课题,此时,大量生产高合格率的晶片或批量则变为重点。
在本发明的实施例5和实施例6中,作为将根据本发明的瑕疵聚集检索方法适用于半导体装置制造过程中的各种检查工序来管理装置/工序等的实施例,表示了工序管理方法、无尘室管理方法和半导体装置的制造方法。
从这些制造过程中的检索工序中瑕疵聚集检索结果可预测该时刻的合格率,另外通过考虑其后进行的工序合格率也可预测最终生产合格率。另外,在检查工序时刻,可评价报废晶片或芯片情况下的制造成本、原样经过该工序情况下的制造成本。因此,比较两者的制造成本,在检查工序时刻可判断出是否报废晶片或批量。另外,必要时,考虑顾客要求而判断报废是否合适也是重要的。
在实施例8中,说明使用半导体装置制造工序过程中各种检查工序中的瑕疵聚集检索结果的晶片或批量(检索母体)的报废判断方法。图23是表示根据本发明实施例8的报废判断方法的流程图,摘录了图16中所示的晶片处理工序(前工序)中的主要工序。另外,这里说明使用形成晶体管后形成配线前的检查工序中的瑕疵聚集检索结果的批量的报废判断方法。
(1)如图23所示,首先,在步骤S57中,对于晶片制造工序中制造的裸晶片,实施形成绝缘分离形成半导体元件的区域(元件形成区域)的区域(元件分离区域)的工序(元件分离工序)。在步骤S58中,对于元件形成区域,实施形成对应于其中形成半导体元件(晶体管)类型(p型/n型)的晶片区域的工序(晶片形成工序)。
在步骤S59中,在形成MOS晶体管沟道的区域中,实施扩散规定浓度的杂质形成沟道的工序(沟道形成工序)。在步骤S61中,实施在沟道区域上形成栅极绝缘膜和栅电极,与栅电极邻接形成源/漏等扩散区域的工序(晶体管形成工序)。在上述工序结束时,在晶片上配置的晶体管的形成也结束了。
(2)其次,在步骤S84中,实施评价晶体管元件特性的检查工序(所谓的“元件特性评价工序”),检测出晶片内存在的电瑕疵。即,在元件特性评价工序中,检查晶片上的晶体管是否具有期望的功能·性能,将没有期望的功能·性能的晶体管检测为电瑕疵的晶体管。具体而言,检查晶体管的开关速度、栅极?电压、源/漏/栅/沟道等各电极区域的电阻值或源/漏极之间的导通电阻值等是否具有大致设计的特性·性能,即这些特性值·性能值是否在允许范围内(余量测试)。另外,也可同时检查有无晶体管各电极间的短路、栅极绝缘膜缺陷(小孔等)、各电极的异常图案、沟道区域内的结晶缺陷、电极区域间的PN接合破坏等物理瑕疵。另外,希望可同时检查除电瑕疵、物理瑕疵之外,有无碱金属(Na,K等)重金属离子(Fe,Cu,Ni等)引起的化学污染。
输出元件特性的评价结果,作为如实施例3所示在电瑕疵中分别表示瑕疵内容或晶片内的位置(坐标)等的形式的数据。因此,使用与图10或图12所示的电瑕疵数据变换部15相同的功能装置,将上述形式的数据变换为计算电瑕疵频率分布必须形式的数据。即,将电瑕疵坐标数据变换为各芯片内存在的电瑕疵的数量数据和各芯片的坐标数据。
(3)再次,根据变换的电瑕疵数据,通过与实施例1(图3)相同的方法,计算每个芯片的频率分布(S200),对该频率分布拟合一个泊松分布和一个负的二项式分布。
接着,使用(3)式中所示泊松分布和负的二项式分布的各种参数(WP、λP、WNB、λNB、α),计算补救后的合格率。具体而言,根据频率分布,在假设产生电瑕疵的情况下,通过求出不超过补救单位中设计的补救电路数量的概率,预测晶体管形成工序结束时的合格率。或者,在假设使用补救电路来补救直接检测出的瑕疵的情况下,通过计算补救的比例,也能求出补救后的合格率。此外,也可考虑此后进行的配线工序(S63-74)的下降率(瑕疵产生率)来预测晶片工序后的合格率。
(4)接着,根据晶片工序结束后的合格率,判定每个批量中在该时刻是否进行报废。通过计算无报废地继续元件特定评价工序后的批量而流过生产线上情况下的损益,计算此时进行报废情况下的损失(制造成本),对两者进行比较,以进行该判定。
图24是表示得到非常高合格率的批量中的工序流程和制造成本的关系、以及最终销售额与利益的关系的图表。横轴表示制造工序的流程,纵轴表示损益。另外,曲线表示各工序中每批量的制造成本。如图24所示,随着工序的经过,各批量的制造成本累加地增加。实施元件特性评价工序(S84),晶体管形成工序(S61)后的补救后合格率为95%。元件特性评价工序(S84)后继续实施配线工序·后工序,最终产品的合格率为90%。此时,销售额比最终工序前的制造成本高,该差表现为利益。
另一方面,图25A是表示未得到非常高合格率的批量中的工序流程和制造成本的关系、以及最终销售额与损失的关系的图表。如图25A所示,实施元件评价工序(S84)时的补救后合格率为35%,其后继续实施配线工序、后工序,最终产品的合格率为35%。此时,销售额比最终工序前的制造成本小,该差表现为损失。在合格率原样经过非常低的批量时,最终损失变大。
因此,考虑到元件特性评价工序(S84)中的补救后合格率、从此预测的最终合格率,不进行元件特性评价工序(S84)后的配线工序、后工序等,通过报废批量,可将损失抑制为元件特性评价工序(S84)之前所需的制造成本。图25B是表示在元件特定评价工序(S84)后,报废图25所示未得到非常高合格率的批量的情况下的损失(制造成本)的图表。如图25B所示,在元件特生评价工序(S84)之后,在报废低合格率(35%)的批量的情况下,晶体管形成工序(S61)前的制造成本变为损失,与图25A所示的最终工序之前经过的情况下的损失相比,可将报废情况下的损失抑制得较小。另外,实际中,通过报废低合格率的批量,在配线工序中产生多余的时间,可缩短其它批量的工期,或可处理更多的批量。即,作为生产线整体,提高了处理效率。
另外,虽然上面描述了报废“批量”的情况,但当电瑕疵集中存在于某个晶片(群)的情况下,可仅报废该晶片(群)。
另外,在进行判断是否报废时,有必要考虑顾客的要求。例如,对于所谓在优良品数量变少时也想尽快得到的顾客的产品情况下,可原样流动批量,对于所谓即使迟了也无所谓的需要量大的顾客的产品情况下,希望报废图25A和图25B所示低合格率批量。
根据本发明的实施例8,在形成晶体管后、形成配线前的检查工序中,评价晶体管的特性,由评价结果进行瑕疵聚集,预测此时的合格率,通过考虑此后进行的工序的合格率,可预测最终的生产合格率。另外,可从该合格率预测中正确判断也是否报废制造过程中的批量、晶片。另外,可将因低合格率检索母体(批量、晶片)引起的损失抑制得较小。
在本发明的实施例8中,虽然说明了在形成晶体管后、形成配线前的检查工序中使用瑕疵聚集检索结果的批量的报废判断方法,但本发明并不限于此。也可使用形成部分配线后的检查工序等、实施例6(图16-图18)所示各检查工序中得到的瑕疵聚集检索结果来判断批量的报废。检查工序是用于改善各制造工序的加工的不完全实体的检查工序,例如,包括缺陷观察工序(S54)、沟道式电容器缺陷观察工序(S56)、沟道部缺陷观察工序(S60)、M1缺陷观察工序(S66)、M2缺陷观察工序(S69)等。
对于本领域技术人员而言,其它优点和改变是显而易见的。因此,从广的角度看,本发明并不限于这里表示和描述的具体细节和相应的实施例。因而,在不脱离由下面的权利要求及其等同所定义的基本新颖概念的精神或范围下,可作为不同的改变。

Claims (20)

1.一种检索瑕疵聚集的方法,所述方法包括以下步骤:
输入检索母体内存在的关于不完全实体的数据;
计算每个分割所述检索母体的各单位单元的所述不完全实体的频率分布;
对于所述频率分布,拟合两种以上的离散型分布函数;
根据对所述频率分布的所述离散型分布函数的加权,检索聚集。
2.根据权利要求1所述方法,其特征在于输入关于所述不完全实体的所述数据的步骤包括以下步骤:
输入所述各单位单元内存在的不完全实体的数量,
输入关于所述离散型分布函数加权的聚集判定条件,
根据对所述频率分布的所述离散型分布函数的加权检索所述聚集是指根据所述聚集判定条件,判定所述检索母体是否在进行聚集。
3.根据权利要求2所述方法,其特征在于:
所述离散型分布函数由一个泊松分布函数和一个负的二项式分布构成;
输入关于所述离散型分布函数加权的所述聚集判定条件是指输入对于所述频率分布的所述负的二项式分布加权的阈值;
根据对所述频率分布的所述离散型分布函数的加权检索所述聚集是指如果所述负的二项式分布加权比所述阈值大,则判定为有聚集,如果小,则判定为无聚集。
4.根据权利要求2所述方法,其特征在于所述方法在输入关于所述检索母体内存在的所述不完全实体的所述数据之前,还包括以下步骤:
检测出所述检索母体内存在的所述不完全实体,
存储检测出的所述不完全实体的坐标数据,
将所述不完全实体的坐标数据变更为所述各单位单元中存在的不完全实体的数量数据。
5.根据权利要求1所述方法,其特征在于:
输入关于所述检索母体内存在的所述不完全实体的所述数据是指输入所述各单位单元中存在的不完全实体的数量和该各单位单元的坐标,和
根据对所述频率分布的所述离散型分布函数的加权检索所述聚集的步骤包括以下步骤:
将两种以上的所述离散型分布函数成分相互相等的所述不完全实体的数量作为聚集阈值进行计算,
将所述不完全实体的数量比所述聚集阈值多的所述单位单元作为聚集部位进行检索。
6.根据权利要求5所述方法,其特征在于:
所述离散型分布函数由一个泊松分布函数和一个负的二项式分布构成,
将两种以上的所述离散型分布函数成分相互相等的所述不完全实体的数量作为聚集阈值进行计算,是指将所述泊松分布和所述负的二项式分布的成分相互相等的所述不完全实体的数量作为所述聚集阈值进行计算,
7.根据权利要求5所述方法,其特征在于在输入关于所述检索母体内存在的所述不完全实体的所述数据之前还包括以下步骤:
检测出所述检索母体内存在的所述不完全实体;
存储检测出的所述不完全实体的坐标数据,和
将所述不完全实体的坐标数据变更为所述各单位单元中存在的不完全实体的数量和所述各单位单元坐标的数据。
8.根据权利要求1所述方法,其特征在于:
所述不完全实体是电瑕疵。
9.根据权利要求1所述方法,其特征在于:
所述不完全实体是缺陷。
10.一种检索瑕疵聚集的装置,所述装置包括:
输入装置,输入检索母体内存在的关于不完全实体的数据;
频率分布计算部分,使用关于所述不完全实体的数据,计算每个分割所述检索母体的各单位单元的所述不完全实体的频率分布;
离散型分布函数近似部分,对于所述频率分布,拟合两种以上的离散型分布函数;和
聚集检索部分,根据对所述频率分布的所述离散型分布函数的加权,检索聚集。
11.根据权利要求10所述的装置,其特征在于关于所述不完全实体的所述数据包括:
所述各单位单元内存在的所述不完全实体的数量,和
关于所述离散型分布函数加权的聚集判定条件,
所述聚集检索部分是指根据所述聚集判定条件,判定所述检索母体是否在进行聚集的聚集判定部分。
12.根据权利要求10所述的装置,其特征在于:
关于所述不完全实体的所述数据包括:
所述各单位单元内存在的不完全实体的数量,和
该各单位单元的坐标,
所述聚集检索部分包括:
聚集阈值计算部分,计算两种以上的所述离散型分布函数成分相互相等的所述不完全实体的数量,和
聚集部位检索部分,将所述不完全实体的数量比所述聚集阈值多的所述单位单元作为聚集部位进行检索。
13.一种最优化补救电路的方法,所述方法包括以下步骤:
输入分割晶片而成的各芯片内存在的补救所必需的补救电路的数量;
计算所述每个芯片的所述补救电路的频率分布,和
根据所述补救电路数量的增加,从增加的合格品芯片数量和减少的所述晶片内的所有芯片的数量之间的关系来计算从该晶片中取得的所述合格品芯片数量为最大的该补救电路的数量。
14.一种管理工序的方法,所述方法包括以下步骤:
从多个检索母体中选出1个检索母体;
输入关于所述1个检索母体内存在的不完全实体的数据;
计算每个分割所述1个检索母体的各单位单元的所述不完全实体的频率分布;
对于所述频率分布,拟合两种以上的离散型分布函数;
根据对所述频率分布的所述离散型分布函数的加权,检索聚集;和
在未选择所有检索母体的情况下,通过从所述多个检索母体中选择另外1个检索母体来对所述另外1个检索母体进行上述所有操作。
15.一种管理无尘室的方法,所述方法在所述无尘室内进行的一个或多个不完全实体的检查工序中包括以下步骤:
输入检索母体内存在的关于所述不完全实体的数据;
计算每个分割所述检索母体的各单位单元的所述不完全实体的频率分布;
对于所述频率分布,拟合两种以上的离散型分布函数,和
根据对所述频率分布的所述离散型分布函数的加权,检索聚集。
16.一种制造半导体装置的方法,所述方法在所述半导体装置制造工序中的一个或多个不完全实体的检查工序中包括以下步骤:
输入关于检索母体内存在的所述不完全实体的数据;
计算每个分割所述检索母体的各单位单元的所述不完全实体的频率分布;
对于所述频率分布,拟合两种以上的离散型分布函数,和
根据对所述频率分布的所述离散型分布函数的加权,检索聚集。
17.一种抽出问题工序和问题装置的方法,所述方法包括以下步骤:
从多个检索母体中选出1个检索母体;
输入关于所述1个检索母体内存在的不完全实体的数据;
计算每个分割所述1个检索母体的各单位单元的所述不完全实体的频率分布;
对于所述频率分布,拟合两种以上的离散型分布函数,计算该离散型分布函数的加权;
在未选择所有检索母体的情况下,通过从所述多个检索母体中选择另外1个检索母体来对所述另外1个检索母体进行所述所有操作;
使用每个检索母体的所述离散型分布函数的加权和各检索母体的装置履历,计算各工序中经由的每个装置的该离散型分布函数加权的频率分布;
计算各工序中经由的装置间该加权的频率分布差,和
顺序抽出该加权频率分布差大的所述工序和所述装置。
18.根据权利要求17所述的方法,其特征在于:
所述不完全实体是补救所必需的补救电路。
19.一种抽出问题工序和问题装置的装置,所述装置包括:
数据存储部分,至少存储关于检索母体内存在的不完全实体的数据和表示检索母体和经由该检索母体的工序及装置的对应关系的装置履历的数据;
频率分布计算部分,使用关于所述不完全实体的数据,计算每个分割所述检索母体的各单位单元的所述不完全实体的频率分布;
离散型分布函数近似部分,对于所述频率分布,拟合两种以上的离散型分布函数,计算该离散型分布函数的加权;
加权频率分布计算部分,使用每个检索母体的所述离散型分布函数加权的数据和所述装置履历的数据,计算各个工序中每个装置的离散型分布函数加权的频率分布,和
加权频率分布差计算部,计算各个工序中经由的装置之间的该加权的频率分布差。
20.一种判断检索母体的报废的方法,所述方法包括以下步骤:
在半导体装置制造过程中的检查工序中,评价半导体元件的元件特性,检测出所述检索母体内存在的不完全实体;
计算每个分割所述检索母体的各单位单元的所述不完全实体的频率分布;
对于所述频率分布,拟合两种以上的离散型分布函数,计算该离散型分布函数的参数;
使用所述离散型分布函数的参数,计算所述检索母体的合格率,和
使用所述检索母体的合格率,判断是否报废制造过程中的所述检索母体。
CNB01125341XA 2000-08-21 2001-08-21 半导体装置制造中瑕疵聚集的检索方法及装置 Expired - Fee Related CN1199235C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000249718 2000-08-21
JP249718/2000 2000-08-21
JP2001065338A JP4250347B2 (ja) 2000-08-21 2001-03-08 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法
JP065338/2001 2001-03-08

Publications (2)

Publication Number Publication Date
CN1360339A CN1360339A (zh) 2002-07-24
CN1199235C true CN1199235C (zh) 2005-04-27

Family

ID=26598159

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01125341XA Expired - Fee Related CN1199235C (zh) 2000-08-21 2001-08-21 半导体装置制造中瑕疵聚集的检索方法及装置

Country Status (5)

Country Link
US (2) US6885950B2 (zh)
JP (1) JP4250347B2 (zh)
KR (1) KR100442069B1 (zh)
CN (1) CN1199235C (zh)
TW (1) TW543081B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030027362A1 (en) * 2001-08-03 2003-02-06 Yang Wen Fa Method for determining deficient processes and deficient processing stations
US7194366B2 (en) * 2001-10-19 2007-03-20 Auburn University System and method for estimating reliability of components for testing and quality optimization
JP2004031690A (ja) * 2002-06-26 2004-01-29 Agilent Technologies Japan Ltd データ解析装置
US7308627B2 (en) * 2003-04-16 2007-12-11 Lsi Corporation Self-timed reliability and yield vehicle with gated data and clock
JP4758619B2 (ja) * 2003-12-10 2011-08-31 株式会社日立ハイテクノロジーズ 問題工程特定方法および装置
US7653523B2 (en) * 2003-12-15 2010-01-26 Lsi Corporation Method for calculating high-resolution wafer parameter profiles
US6998867B1 (en) * 2004-09-01 2006-02-14 International Business Machines Corporation Enhanced sampling methodology for semiconductor processing
US7305634B2 (en) * 2004-11-23 2007-12-04 Lsi Corporation Method to selectively identify at risk die based on location within the reticle
US7346868B2 (en) * 2005-03-11 2008-03-18 Cadence Design Systems, Inc. Method and system for evaluating design costs of an integrated circuit
JP4734002B2 (ja) * 2005-03-16 2011-07-27 株式会社東芝 検査システム及び半導体装置の製造方法
US7370257B2 (en) * 2005-04-08 2008-05-06 Lsi Logic Corporation Test vehicle data analysis
US7284213B2 (en) * 2005-04-08 2007-10-16 Lsi Corporation Defect analysis using a yield vehicle
US7340359B2 (en) * 2005-05-02 2008-03-04 Optimaltest Ltd Augmenting semiconductor's devices quality and reliability
DE102005039394B4 (de) * 2005-08-20 2008-08-28 Infineon Technologies Ag Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung
US7363098B2 (en) * 2005-12-19 2008-04-22 Tech Semiconductor Singapore Pte Ltd Method to identify machines causing excursion in semiconductor manufacturing
US20070180411A1 (en) * 2006-01-27 2007-08-02 Wolfgang Swegat Method and apparatus for comparing semiconductor-related technical systems characterized by statistical data
JP2008004641A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 不良検出システム、不良検出方法及びプログラム
KR100827442B1 (ko) * 2006-09-22 2008-05-06 삼성전자주식회사 공정 관리 방법 및 공정 관리 시스템
JP4982303B2 (ja) * 2006-09-25 2012-07-25 株式会社東芝 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法
JP4247299B1 (ja) * 2008-03-31 2009-04-02 株式会社新川 ボンディング装置及びボンディング方法
US7890900B2 (en) * 2008-08-19 2011-02-15 Synopsys, Inc. Various methods and apparatuses for effective yield enhancement of good chip dies having memories per wafer
US8214693B2 (en) * 2009-01-08 2012-07-03 International Business Machines Corporation Damaged software system detection
US9768082B2 (en) 2009-02-13 2017-09-19 Hermes Microvision Inc. Method and machine for examining wafers
US8205173B2 (en) * 2010-06-17 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Physical failure analysis guiding methods
JP5715445B2 (ja) * 2011-02-28 2015-05-07 株式会社東芝 品質推定装置、品質推定方法及び品質推定方法をコンピュータに実行させるためのプログラム
CN102522350B (zh) * 2011-11-29 2014-05-28 上海华力微电子有限公司 故障生产机台检测的方法和装置
CN102412168B (zh) * 2011-11-30 2013-10-30 上海华力微电子有限公司 晶片缺陷的检测方法及系统
US8615724B2 (en) * 2011-12-29 2013-12-24 Flextronics Ap Llc Circuit assembly yield prediction with respect to form factor
US9232630B1 (en) 2012-05-18 2016-01-05 Flextronics Ap, Llc Method of making an inlay PCB with embedded coin
CN103042311A (zh) * 2012-11-22 2013-04-17 中国电子科技集团公司第四十五研究所 一种激光加工中对准划切4寸led蓝宝石晶片的控制方法
JP5970395B2 (ja) * 2013-02-28 2016-08-17 株式会社東芝 異常検出方法、プログラムおよび異常検出装置
KR101535419B1 (ko) * 2013-05-31 2015-07-09 삼성에스디에스 주식회사 불량 셀 클러스터링 방법 및 그 장치
US9521754B1 (en) 2013-08-19 2016-12-13 Multek Technologies Limited Embedded components in a substrate
US9565748B2 (en) 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
EP2887236A1 (en) * 2013-12-23 2015-06-24 D square N.V. System and method for similarity search in process data
JP6165658B2 (ja) * 2014-03-20 2017-07-19 株式会社東芝 製造装置管理システム及び製造装置管理方法
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US9891267B2 (en) 2016-06-14 2018-02-13 Nxp Usa, Inc. Kernel based cluster fault analysis
US10620618B2 (en) * 2016-12-20 2020-04-14 Palantir Technologies Inc. Systems and methods for determining relationships between defects
CN109272216B (zh) * 2018-08-31 2021-09-10 西安电子科技大学 超净间内零过多颗粒数的统计过程控制方法
CN111341686B (zh) * 2020-03-10 2022-04-19 上海华力微电子有限公司 一种检测晶圆缺陷的方法及装置
CN113804244A (zh) * 2020-06-17 2021-12-17 鸿富锦精密电子(天津)有限公司 缺陷分析方法及装置、电子装置及计算机可读存储介质
EP4016594A1 (en) * 2020-12-15 2022-06-22 Micledi Microdisplays BV Method and system to produce dies for a wafer reconstitution
CN115555291B (zh) * 2022-11-07 2023-08-25 江苏振宁半导体研究院有限公司 一种基于芯片良率的监测装置及方法
CN115561565B (zh) * 2022-12-05 2023-03-03 济宁矿业集团海纳科技机电股份有限公司 一种基于网络通信的高压变频器监测装置及方法
CN115932530B (zh) * 2023-01-09 2023-06-02 东莞市兆恒机械有限公司 一种半导体检测设备标定的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
JP2986868B2 (ja) * 1990-03-14 1999-12-06 株式会社日立製作所 外観検査方法及びその装置
JPH0480939A (ja) * 1990-07-24 1992-03-13 Hitachi Ltd 半導体集積回路装置の製造方法
US5219765A (en) * 1990-09-12 1993-06-15 Hitachi, Ltd. Method for manufacturing a semiconductor device including wafer aging, probe inspection, and feeding back the results of the inspection to the device fabrication process
US5475766A (en) * 1991-09-05 1995-12-12 Kabushiki Kaisha Toshiba Pattern inspection apparatus with corner rounding of reference pattern data
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
WO1994001910A1 (en) * 1992-07-10 1994-01-20 Technisearch Limited High impedance fault detector
US5286656A (en) * 1992-11-02 1994-02-15 National Semiconductor Corporation Individualized prepackage AC performance testing of IC dies on a wafer using DC parametric test patterns
US5360747A (en) * 1993-06-10 1994-11-01 Xilinx, Inc. Method of reducing dice testing with on-chip identification
US5544256A (en) * 1993-10-22 1996-08-06 International Business Machines Corporation Automated defect classification system
US5598341A (en) * 1995-03-10 1997-01-28 Advanced Micro Devices, Inc. Real-time in-line defect disposition and yield forecasting system
US5665609A (en) * 1995-04-21 1997-09-09 Sony Corporation Prioritizing efforts to improve semiconductor production yield
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
CN1207531A (zh) 1998-08-27 1999-02-10 岳光 微型计算机
US6393602B1 (en) * 1998-10-21 2002-05-21 Texas Instruments Incorporated Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers

Also Published As

Publication number Publication date
KR20020015288A (ko) 2002-02-27
US6885950B2 (en) 2005-04-26
US7529634B2 (en) 2009-05-05
CN1360339A (zh) 2002-07-24
JP4250347B2 (ja) 2009-04-08
TW543081B (en) 2003-07-21
KR100442069B1 (ko) 2004-08-04
JP2002141256A (ja) 2002-05-17
US20020053065A1 (en) 2002-05-02
US20050097481A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
CN1199235C (zh) 半导体装置制造中瑕疵聚集的检索方法及装置
CN1218378C (zh) 半导体存储器生产系统和半导体存储器生产方法
CN1265422C (zh) 半导体器件生产系统和半导体器件生产方法
CN1252618C (zh) 故障预测系统和方法及设备、打印机和管理服务器
CN1384538A (zh) 半导体集成电路的不良检测方法和不良检测装置
CN1655325A (zh) 工序和质量关系的模型生成装置及模型生成方法
CN1510732A (zh) 晶片平坦度评价方法、实行该评价方法的装置及其应用
CN1682165A (zh) 用于监视和控制半导体生产过程的方法和装置
CN1819112A (zh) 基板处理装置的复原处理方法、基板处理装置、程序
CN1653598A (zh) 处理装置状态或处理结果的预测方法
CN1535435A (zh) 用于分析制造数据的方法和装置
CN1735866A (zh) 缺陷分析仪
CN101038670A (zh) 试样尺寸测定方法及试样尺寸测定装置
CN1488933A (zh) 良否判定装置、判定程序、方法以及多变量统计解析装置
CN1701430A (zh) 用于数据分析的专家知识方法和系统
CN1945476A (zh) 生产管理装置、生产管理方法以及生产管理系统
CN1942888A (zh) 用于半导体制造设备的服务活动管理系统和方法
CN1252543C (zh) 监测及腐蚀方法
CN1924734A (zh) 一种在线质量检测的控制方法
CN1879195A (zh) 半导体集成电路器件的制造方法
CN100347682C (zh) 自动化测试构建方法
CN1350321A (zh) 半导体集成电路器件的制造方法
CN1591688A (zh) 删除时间缩短的非易失性半导体存储装置
CN1595607A (zh) 半导体器件的制造系统与制造方法
CN1878098A (zh) 一种级联设备可靠性测试的方法及系统

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20130821