CN1205674C - 异质结场效应晶体管 - Google Patents

异质结场效应晶体管 Download PDF

Info

Publication number
CN1205674C
CN1205674C CNB011236930A CN01123693A CN1205674C CN 1205674 C CN1205674 C CN 1205674C CN B011236930 A CNB011236930 A CN B011236930A CN 01123693 A CN01123693 A CN 01123693A CN 1205674 C CN1205674 C CN 1205674C
Authority
CN
China
Prior art keywords
base region
containing ratio
region
layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011236930A
Other languages
English (en)
Other versions
CN1344033A (zh
Inventor
丰田健治
幸康一郎
高木刚
大西照人
久保实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1344033A publication Critical patent/CN1344033A/zh
Application granted granted Critical
Publication of CN1205674C publication Critical patent/CN1205674C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Abstract

提供一种在实现低驱动电压化的同时，可以抑制发射极、基极之间的再结合电流的减少、提高电流放大倍率等特性的异质结场效应晶体管。在Si基板10上积层Si集电极埋入层11、C含有率高的SiGeC层构成的第1基极区域12、C含有率低的SiGeC层或者SiGe层构成的第2基极区域13、包含发射极区域14a的Si空隙层14。第2基极区域的至少发射极区域侧端部，C含有率不到0.8%。因此，在发射极、基极结合部的耗尽层中，可以抑制由C引起的再结合中心的形成，维持低驱动电压性，通过降低再结合电流，实现对电流放大倍率等电特性的改善。

Description

异质结场效应晶体管
技术领域
本发明涉及一种利用包含硅的半导体层的异质结场效应晶体管，特别是涉及一种低驱动电压化的对策。
背景技术
以往，作为高性能元件，为了让发射极区域的带隙比基极区域大而改变发射极区域和基极区域的组成，据此来大幅度地提高发射极的注入效率，从而提高晶体管特性的异质结场效应晶体管(以下简称HBT)倍受关注。这种HBT，特别是由于高频特性优异，而逐步被作为微波、毫米波频域的器件来使用。以往，HBT多采用III-V族化合物半导体的GaAs和AlGaAs的组合等制作而成，但近年来，利用SiGe层构成的基极层的带隙比Si小的事实，来进行SiGeHBT的研究开发已经很活跃。
SiGeHBT主要利用Ge的带隙(在室温下为0.66eV)比Si的带隙(在室温下为1.12eV)小，SiGe混晶的带隙比Si小的事实。而且，作为发射极区域采用Si层，作为基极区域分别采用SiGe层，相对于发射极层，将基极层的带隙减小，据此，就可以用比同质硅场效应晶体管的驱动电压(约0.7V)要低的电压进行驱动。在此的驱动电压是指场效应晶体管在能动区域中让基极、发射极之间的电压与基极、发射极之间的扩散电位相等的状态。即，在NPN场效应晶体管中，通过在某种程度上增大发射极层和基极层的价电子带端的能量差，可以一面抑制从基极层向发射极层的空穴注入，一面缩小发射极层和基极层的传导带端的能量差，据此就可以降低驱动电压。
而且，在HBT中，通过使基极区域的Ge含有率从发射极区域向集电极区域的方向逐步增加，就可以构成基极区域的带隙从发射极区域向集电极区域方向逐渐减少的倾斜组成。通过由这种倾斜组成所产生的电场，注入到基极层中的载流子就会加速漂移。利用该漂移电场，由扩散产生的载流子的速度可以高速，所以在基极渡越的时间可以短缩，从而可以提高截止频率(fT)。
但是，由于Ge的晶格常数(5.65)与Si晶格常数(5.43)不同，所以，如果增大Ge的含有率，则由晶格常数差产生的变位所引起的转位就会发生，使得电特性劣化。即，为了进一步进行低电压驱动化，需要增大SiGe层中Ge的含有率，但正如以上所述那样，如果提高SiGe层中Ge的含有率，则与Si层的晶格常数差会增大，因而Ge的含有率有一定上限。为此，注意到C结晶的晶格常数比Si结晶的晶格常数要小，可以在使SiGe层中含有C的SiGeC混晶中使变位降低(L. D.Lanzerotti，A.St.Amour，C.W.Liu，J.C.Strum，J，K，Watanabe and N.D.Theodore，IEEE Electron Device Letters，Vol.17 No.7334(1996))。而且，虽然可以考虑利用了Si层和SiGeC层之间的异质结合的HBT，但在这种HBT中，由于热处理时包含在基极区域中的杂质扩散到集电极区域中，所以存在着在基极、集电极之间形成所谓寄生障壁的问题(J.W.Slotboom，G.Streutker，A.Pruijmboom and D.J.Gravesteijn，IEEE Electron Device Letters，12 p.p.486(1991))。而且，由于形成了该寄生障壁，引起电流放大倍率(β)降低，Earley电压Va和截止频率fT的劣化。为了解决该问题，有在基极、集电极之间介入不掺杂的隔离层的方法(E.J.Prinz，P.M.Garone，P.V. Schwartz，X.Xiano and J.C.Strum，IEDM Technology Digital p.p.853(1991))。C具有抑制杂质扩散的效果(L.D.Lanzerotti，J.C.Strum，E.Stach，R.Hull，T.Buyuklimanli and C.Magee，Applied Physics Letters 70(23)3125(1997))。依据该效果，维持作为基极区域的p型杂质的硼的结构，可以期待提高Earley电压Va和截止频率fT等特性。
但是，在现有的利用了SiGeC/Si异质结合的SiGeC-HBT中，存在以下问题。
为了进一步提高电流放大倍率，进一步减小作为SiGeC-HBT的基极区域的SiGeC层的带隙，必须进一步增大Ge的含有率。此时，如上所述，为了降低随着Ge含有率的增大而产生的晶格变形，只要增大C的含有率即可。但是，依据本发明人等所进行的实验，例如，在将C的含有率在0.8％以上的SiGeC层作为基极区域使用的HBT中，基极电流的n值约为2，如果提高C的含有率，则将使得HBT的高频特性劣化。下面根据本发明人等所进行的实验结果进行说明。
图8(a)、(b)分别表示SiGe0.268HBT、SiGe0.268C0.0091HBT的伏安特性图。图9(a)、(b)分别表示SiGe0.268HBT、SiGe0.268C0.0091HBT的电流放大倍率(β)的图。在本说明书中，标记为[SiGe0.268HBT]、[SiGe0.268C0.0091HBT]时表示以Si的组成率为从1减去其他材料(Ge、C等)的含有率后的值。
比较图8(a)、(b)可知，SiGe0.268C0.0091HBT的基极电流Ib的n值(斜率)与SiGe0.268HBT的n值相比显著劣化。而且，比较图9(a)、(b)可知，SiGe0.268C0.0091HBT的电流放大倍率β的最大值也只有50，和SiGe0.268HBT的电流放大倍率β的最大值400相比显著劣化。其原因是，在SiGeC-HBT中，当C的含有率接近1％时，由于再结合电流增大，引起n值劣化，由于该n值劣化，引起电流放大倍率β降低。
图10为表示SiGe0.268HBT、SiGe0.268C0.0091HBT的发射极、基极之间的二极管特性的正向电流电压特性的测定结果拟合的曲线图。在该图中，电子再结合电流与扩散电流之和的计算值是以发射极、基极之间的耗尽层中的再结合寿命(τr)作为参数与测定结果进行拟合。从该二极管特性的结果可知，C的含有率为0％的SiGeC层(即SiGe层)中再结合寿命约为100nsec，而在C的含有率为0.91％的SiGeC层中再结合寿命约为400psec。因此，当C的含有率接近1时，再结合寿命显著缩短，再结合电流增加非常大，其结果使得特性劣化。
图11(a)、(b)分别表示让基极区域均匀含有Ge的SiGe0.268HBT的基极区域中的再结合寿命从1×10-5sec到1×10-9sec变化时的？1图、和电流放大倍率仿真结果图。图11(a)表明，如果再结合寿命小，对于集电极电流没有太大影响，而由于基极电流的再结合电流非常大，引起n值劣化。而且，图11(b)表明，如果再结合寿命小，由于以上所述那样的基极电流的再结合电流增加引起电流放大倍率β大幅度降低。因此，再结合寿命小，成为晶体管特性劣化的原因。
在C的含有率高的SiGeC-HBT中，作为让再结合寿命小的原因之一，可以举出对于C的含有率高的SiGeC结晶的情况，是因为在结晶中的晶格间位置存在的C的量增加。在该晶格间位置存在的C构成再结合准位，使得再结合电流增加。
发明内容
本发明的目的在于提供一种能同时实现发射极、基极之间的再结合电流的减少和低驱动电压化、提高高频特性的异质结场效应晶体管。
本发明的第1异质结场效应晶体管包括：设置在基板上、由包含Si的半导体材料构成的第1导电型集电极区域；设置在以上所述集电极区域上、由C含有率不均匀的Si1-x-yGexCy层(0＜x＜1，0≤y＜1)构成的第2导电型的基极区域；设置在以上所述基极区域上，与以上所述基极区域之间形成异质结合的由包含Si的半导体材料构成的第1导电型的发射极区域；在以上所述基极区域中，C含有率最大的部分远离邻接所述发射极区域的区域。
因此，由于在基极区域中的邻接发射极区域的区域中C含有率比较低，所以在发射极、基极结合部，在所形成的耗尽层中C含有率高的区域变少，可以降低耗尽层中再结合中心的数量。因此，可以抑制由于再结合中心存在于耗尽层中所引起的再结合电流。即，利用由SiGeC层构成的基极区域的异质结合，在低驱动电压化的同时，可以对电流放大倍率和高频特性等电特性进行改善。
以上所述基极区域中的邻接以上所述发射极区域的区域中的C含有率最好是不到0.8％。
通过让以上所述基极区域中的邻接以上所述发射极区域的区域中的C含有率为0.01％以上，就可以对基极区域中的能带结构进行细微调整。
通过把形成在发射极、基极结合部的耗尽层收容在所述基极区域中的邻接所述发射极区域的区域内，就可以更有效地抑制再结合电流。
由于在以上所述基极区域中的邻接以上所述发射极区域的区域中，Ge含有率一定，因此，即使扩散层的深度位置发生偏移，由于发射极、基极结合的扩散电位几乎一定，所以能够使工作电压几乎保持一定。
在所述基极层中，在邻接以上所述发射极区域的区域之外的区域中的至少中央部具有均匀的Ge含有率，因此，在制造工艺中容易实现基极区域的外延生长。
在以上所述基极区域中的邻接以上所述发射极区域的区域的厚度最好在5nm以上，在10nm以上就更好。
通过构成在以上所述基极区域中的邻接以上所述发射极区域的区域之外的其余区域，并使带隙从所述发射极区域向所述集电极区域的方向减小，就能加速载流子在基极区域的渡越，可以提高高频特性。
通过构成在以上所述基极区域中的邻接以上所述发射极区域的区域之外的区域，并使C的含有率从所述发射极区域向所述集电极区域的方向增大，就能使C含有率较高并且再结合中心较多的区域尽量远离发射极、基极的结合部，具有可以抑制再结合电流，实现低驱动电压化的优点。
通过将以上所述基极区域分成包含邻接以上所述集电极区域的区域的第1基极区域和包含邻接以上所述发射极区域的区域的第2基极区域，使以上所述第1基极区域的至少第2基极区域一侧端部的带隙等于或小于所述第2基极区域的带隙，就能使低驱动电压化的效果特别显著。
此时，当把以上所述第1基极区域的至少第2基极区域一侧端部和第2基极区域中的Ge的含有率的差设为Δx，把第1基极区域的至少第2基极区域一侧端部和第2基极区域的C含有率的差设为Δy时，最好具有Δx≥4.288Δy的关系。
而且，如上所述，通过在以上所述基极区域中除去以上所述第2基极区域一侧端部的区域中，在第1基极区域中构成使带隙从第2基极区域向集电极区域的方向减少，就能提高载流子在基极区域的渡越速度，从而能改善高频特性。
此时，当把以上所述第1基极区域的至少第2基极区域一侧端部和第2基极区域中的Ge的含有率的差设为Δx，而把第1基极区域的至少第2基极区域一侧端部和第2基极区域的C含有率的差设为Δy时，最好具有Δx≥4.288Δy的关系。
附图说明
下面，简要说明附图。
图1为表示SiGeC三元混晶半导体中Ge以及C的含有率与带隙、晶格变形之间关系的示意图。
图2为表示本发明各实施例中共同的异质结场效应晶体管(HBT)的剖面图。
图3(a)、(b)为表示第1实施例中HBT的C、Ge含有率和硼浓度的图，以及施加电压时能级带图。
图4(a)、(b)为表示第2实施例中HBT的C、Ge含有率和硼浓度的图，以及施加电压时能级带图。
图5(a)、(b)为表示第3实施例中HBT的C、Ge含有率和硼浓度的图，以及施加电压时能级带图。
图6(a)、(b)为表示第4实施例中HBT的C、Ge含有率和硼浓度的图，以及施加电压时能级带图。
图7(a)、(b)为表示第5实施例中HBT的C、Ge含有率和硼浓度的图，以及施加电压时能级带图。
图8(a)、(b)分别表示SiGe0.268HBT、SiGe0.268C0.0091HBT的伏安特性图。
图9(a)、(b)分别表示SiGe0.268HBT、SiGe0.268C0.0091HBT的电流放大倍率(β)的图。
图10为表示SiGe0.268HBT、SiGe0.268C0.0091HBT的发射极、基极之间的二极管特性的正向电流电压特性的测定结果和电子再结合电流与扩散电流之和的计算值与测定结果拟合的曲线图。
图11(a)、(b)分别是表示让基极区域均匀含有Ge的SiGe0.268HBT的基极区域中的再结合寿命发生变化，模拟伏安特性和电流放大倍率结果的图。
图12为表示为验证本发明的结果的实验中所采用的样品参数表。
图13为表示对图12所示样品进行测定后获得的偏置电压-电流特性数据。
下面，简要说明符号
10-Si基板，11-集电极埋入层，12-第1基极区域，13-第2基极区域，14-Si空隙层，14a-发射极区域，15-发射极电极。
具体实施方式
下面，参照附图详细说明本发明的实施例。
在说明各实施例之前，首先说明由包含Si、Ge以及C的三元混晶半导体的SiGeC层构成异质结场效应晶体管的基极层的异质结场效应晶体管的基本优点。
图1为表示SiGeC三元混晶半导体中Ge以及C的含有率与带隙、晶格变形之间的关系图。在该图中，横轴表示Ge含有率，纵轴表示C含有率，并且变位量(包括压缩变形以及张力变形)，直线分别表示带隙为一定的组成条件。在图1中，点阴影区域表示在Si层上的SiGeC层中晶格变形量在1.0％以内，并且带隙可以比现有的实用SiGe(Ge的含有率约为10％)的带隙小的区域。该区域是在由Si1-x-yGexCy表示的SiGeC中，Ge的含有率为x，C的含有率为y时，由以下4条直线所包围的区域。
直线①：  y＝0.122x-0.032
直线②：  y＝0.1245x+0.028
直线③：  y＝0.2332x-0.0233(Ge含有率在22％以下)
直线④：  y＝0.0622x+0.0127(Ge含有率在22％以下)
此外，图中，具有晶格变形为0％的直线上的组成的SiGeC层与基底的Si层进行了晶格整合。
因此，在发射极层、基极层、集电极层构成的异质结场效应晶体管，基极层通过由图1的点阴影所示区域的组成构成的SiGeC所构成，不会带来晶格变形所引起的不利情况，可以实现窄带隙基极。
即，通过选择带隙小并且晶格变形量小的材料的SiGeC三元混晶半导体材料作为基极层，可以实现可靠性高、低驱动电压、高速动作的异质结场效应晶体管。
此外，虽然图1所表示的是SiGeC层的基底层是Si单一组成时的情况的状态图，即使基底层在Si中多少包含Ge或C，只要能确保SiGeC层的晶格变形在1.0％以下并且基底层与SiGeC层之间的带隙差大，就可以发挥相同的效果。
图2为表示本发明各实施例中共同的异质结场效应晶体管(HBT)的剖面图。如该图所示，本实施例的HBT包括包含p型杂质的Si基板10、在Si基板10中导入n型杂质(例如磷)形成的Si集电极埋入层11、在Si集电极埋入层11上设置的C含有率高的SiGeC层所构成的第1基极区域12、在第1基极区域12上设置的C含有率低的SiGeC层或者SiGe层所构成的第2基极区域13、在第2基极区域13上设置的Si空隙层14、在Si空隙层14上设置的多晶硅膜构成的发射极电极15。
以下说明该HBT的制造方法。首先，在Si基板10的表面部采用离子注入法等导入浓度约为2×1017/cm3成为n型杂质的磷(p)，形成集电极埋入层11。然后，在集电极埋入层11上通过UHV-CVD法等依次外延生长C含有率高的SiGeC层所构成的第1基极区域12和比第1基极区域12的C含有率低的SiGeC层或者SiGe层所构成的第2基极区域13。在此，第2基极区域13的至少在发射极区域侧端部(Si空隙层1端部)的C含有率不到0.8％。此时，作为外延生长的原料，在Si原料中采用硅烷或者乙硅烷，在Ge原料中采用锗烷，在C原料中采用甲基硅烷或者甲基锗烷。在第1、2基极区域12、13中例如掺杂浓度约为4×1018/cm3成为n型杂质的硼(B)，第1基极区域12的膜厚约为35nm的程度，第2基极区域13的膜厚约为25nm的程度，合计膜厚约为60nm(基极-发射极之间的耗尽层约为24nm)。之后，在第2基极区域13上外延生长Si层构成的Si空隙层14。在Si空隙层14中不掺杂，Si空隙层14的膜厚约为10nm的程度。进一步，在Si空隙层14上形成让一部分开口的硅氧化膜16，在其开口部以及硅氧化膜16上形成包含砷(As)或者磷(P)等n型杂质的n+型多晶硅膜构成的发射极15。在该发射极15上掺杂约为1×1020/cm3的高浓度的砷(或者磷)，通过热处理让n型杂质在Si空隙层14中扩散，在Si空隙层14内形成发射极区域14a。
即，通过在C含有率高的第1基极区域12和发射极区域14a之间介入C含有率低的第2基极区域13，并且在第2基极区域13的至少在发射极区域侧端部中的C含有率不到0.8％，而让由于在第1基极区域12中的C含有率高而产生的再结合中心成为发射极、基极之间的耗尽层的外方。通过因此的构成，可以改善基极电流的n值，减少漏电流，抑制图8(b)、图9(b)等所示的不利的情况。另一方面，通过设置C含有率高的第1基极区域12，和现有的利用Si/SiGeC异质结合的HBT相同，可以在抑制晶格变形的同时低驱动电压化。这是本发明的基本效果。
在图2中，为了方便虽然将第1基极区域12和第2基极区域13分开了，本发明也可以适用于第1基极区域12和第2基极区域13没有分开的情况。例如，即使是构成基极层的Si1-x-yGexCy的成分比在基极层整体是连续变化的情况也可以。即，只要基极层中接近发射极层的区域的C含有率比基极层中接近集电极层的区域的C含有率小，就可以发挥本发明的基本效果。
第1实施例
图3(a)、(b)为表示第1实施例中第1基极区域和第2基极区域的C以及Ge含有率和杂质的硼(B)的浓度，以及施加电压时发射极区域-基极区域-集电极区域的能带图。此外，在图3(a)中省略了n型杂质的浓度的图示。
如图3(a)所示，在本实施例中，在整个第1基极区域12和第2基极区域13，Ge含有率设定为一定值(例如26.8％)。另一方面，C的含有率在第1基极区域12中为0.91％，在第2基极区域13中为0.35％。即第1基极区域12由SiGe0.268C0.0091层构成，第2基极区域13由SiGe0.268C0.0035层构成。
此时，SiGe0.268C0.0091层的带隙约为0.95eV，SiGe0.268C0.0035层的带隙约为0.92eV。因此，当Ge含有率相同的2个SiGeC层积层时，由于C的含有率高的一方的带隙大，如图3(b)所示，通过在发射极区域14a和C含有率高的第1基极区域12之间介入C含有率低的SiGeC层(第2基极区域13)，在发射极、基极结合部很难产生壁垒。因此，C含有率低的第2基极区域13的存在，不会产生提高HBT的驱动电压那样的不良影响。另一方面，如上所述，通过让C含有率低的第2基极区域13介入在发射极区域14a和C含有率高的第1基极区域12之间，可以降低发射极、基极之间的耗尽层(图3(b)所示的区域Rdp)中的再结合电流。即，在HBT中，在抑制由再结合电流的增大引起的n值的劣化和电流放大倍率的降低的同时，可以进一步推进低驱动电压化。
此外，当第1基极区域12和第2基极区域13之间没有边界，不能将基极层分开时，或者基极层被分为3层以上时，例如，即使是构成基极层的Si1-x-yGexCy的成分比在基极层整体是连续变化的情况，只要基极层中接近发射极层的区域的C含有率充分小，就可以发挥在发射极、基极结合部中形成的耗尽层中的再结合电流的抑制效果。有关第1实施例的实验数据
图12为表示为验证本发明的结果的实验中所采用的样品的参数表。在图12中，Si空隙层14的厚度由S表示，第1基极区域12的厚度由D1表示，第2基极区域13的厚度由D2表示，第1基极区域12中Ge含有率、C含有率、硼浓度分别由NG1、NC1、NB1表示，第2基极区域13中Ge含有率、C含有率、硼浓度分别由NG2、NC2、NB2表示。
图13为表示对图12所示样品进行测定后的偏置电压-电流特性的数据。如该图所示，在没有设置C含有率低的层(第2基极区域13)的样品(No.1)中，电压-电流特性的倾斜缓和，表明再结合电流大。而且，在C含有率低的第2基极区域13的厚度为10nm的样品(No.2)中，与样品(No.1)相比较，电压-电流特性的倾斜有所提高，多少有降低再结合电流的效果，但其效果小。而且，在C含有率低的第2基极区域13的厚度为20nm的样(No.3)中，电流的倾斜比较陡，再结合电流的降低效果明显。进一步，在C含有率低的第2基极区域13的厚度为30nm的样品(No.4)中，电压-电流特性的倾斜非常陡，再结合电流的降低效果非常大。
此外，在该实验所采用的样品中，第1、2基极区域12、13中杂质(硼)的浓度为2×1018cm-3，和标准异质结场效应晶体管的基极区域中的杂质浓度1×1019cm-3相比相当低。为此，可以认为扩大了发射极、基极结合中的耗尽层。即，当基极区域中的杂质浓度在1×1019cm-3的程度时，和该实验中所采用的样品相比，发射极、基极结合中的耗尽层的扩大要窄，只要第2基极区域13的厚度在5nm以上，就能获得再结合电流的降低效果。
第2实施例
图4(a)、(b)为表示第2实施例中第1基极区域和第2基极区域的C以及Ge含有率和杂质的硼(B)的浓度，以及施加电压时发射极区域-基极区域-集电极区域的能带图。此外，在图4(a)中省略了n型杂质的浓度的图示。
在本实施例中，其特点是，通过调整第1基极区域12和第2基极区域13的Ge、C的含有率，让2个区域12、13的带隙相等。为此，Ge含有率在第1、第2基极区域中不设置成相同的值，将第1基极区域12中的Ge含有率设置得比第2基极区域13的Ge含有率要高即可。当SiGeC层中的组成以一般式Si1-x-yGexCy表示，第1基极区域12和第2基极区域13的C含有率的差由Δx表示时，第1基极区域12和第2基极区域13的Ge含有率的差Δx由下式(1)确定。
Δx≥4.288Δy                       (1)
并且，第1基极区域12、第2基极区域13任一个中，对于Si层为接受压缩变形的组成。
如图4(a)所示，在本实施例中，在第1基极区域12的Ge含有率设定为较高的一定值(例如31.3％)，在第2基极区域13的Ge含有率设定为较低的一定值(例如26.8％)，。另一方面，C的含有率在第1基极区域12中为1.4％，在第2基极区域13中为0.35％。即第1基极区域12由SiGe0.313C0.014层构成，第2基极区域13由SiGe0.268C0.0035层构成。
此时，SiGe0.313C0.014层的带隙约为0.92eV，SiGe0.268C0.0035层的带隙也为0.92eV，如图4(b)所示，2个基极区域12、13中传导带端为平坦的。因此，当带隙相同的2个SiGeC层积层时，可以更进一步低驱动电压化。如上所述，通过让C含有率低的第2基极区域13介入在发射极区域14a和C含有率高的第1基极区域12之间，可以降低发射极、基极之间的耗尽层(图4(b)所示的区域Rdp)中的再结合电流。即，在HBT中，在抑制由再结合电流的增大引起的n值的劣化和电流放大倍率的降低的同时，可以特别显著地推进低驱动电压化。
而且，通过使Δx≥4.288Δy，第1基极区域12的带隙等于或小于第2基极区域13的带隙，消除了成为载流子渡越的障碍的异质障壁，所以能实现异质结场效应晶体管工作的高速化。
第3实施例
图5(a)、(b)为表示第3实施例中第1基极区域和第2基极区域的C以及Ge含有率和杂质的硼(B)的浓度，以及施加电压时发射极区域一基极区域一集电极区域的能带图。此外，在图5(a)中省略了n型杂质的浓度的图示。
在本实施例中，其特点是，通过调整第1基极区域12和第2基极区域13的Ge、C的含有率，让第1基极区域12和第2基极区域13的边界部处两者的带隙相等，让第1基极区域12的带隙朝加速基极渡越电子的方向变化。为此，当SiGeC层中的组成以一般式Si1-x-yGexCy表示，第1基极区域12的第2基极区域侧的端部和第2基极区域13的C含有率的差由Δx表示时，第1基极区域12的第2基极区域侧的端部和第2基极区域13的Ge含有率的差Δy由以上所述式(1)确定。第1基极区域12的Ge含有率从第2基极区域侧端部向集电极埋入层11的方向增大。
如图5(a)所示，在本实施例中，在第1基极区域12的第2基极区域侧端部中的Ge含有率设定为较高的一定值(例如20.0％)，在第1基极区域12的集电极埋入层侧端部中的Ge含有率设定为更高的一定值(例如30.0％)，在第2基极区域13中的Ge含有率设定为较低的一定值(例如15.2％)，。另一方面，C的含有率在第1基极区域12中设定为较高的一定值(例如1.4％)，在第2基极区域13中设定为较低的一定值(例如0.3％)。即第1基极区域12的第2基极区域侧端部由SiGe0.20C0.014层构成，第1基极区域12的集电极埋入层侧端部由SiGe0.30C0.014层构成，第2基极区域13由SiGe0.152C0.003层构成。
此时，SiGe0.20C0.014层的带隙约为1.02eV，SiGe0.152C0.003层的带隙也为1.02eV，如图5(b)所示，2个基极区域12、13的边界部中的带隙相等。另一方面，第1基极区域12的集电极埋入层侧端部中的带隙约为0.93eV。因此，由于在第1基极区域12中，带隙从第2基极区域侧端部向集电极埋入层11是逐渐减少的变化，第1基极区域12中的电子由漂移电场加速，可以缩短电子的渡越时间，提高异质结场效应晶体管的高频特性。而且，当在边界部中由带隙相同的2个SiGeC层积层时，和以上所述第2实施例相同，可以更进一步低驱动电压化。如上所述，通过让C含有率低的第2基极区域13介入在发射极区域14a和C含有率高的第1基极区域12之间，可以降低发射极、基极之间的耗尽层(图5(b)所示的区域Rdp)中的再结合电流。
即，在本实施例中，在获得和以上所述第2实施例相同的效果的基础上，可以改善异质结场效应晶体管的高频特性。
第4实施例
图6(a)、(b)为表示第4实施例中第1基极区域和第2基极区域的C以及Ge含有率和杂质的硼(B)的浓度，以及施加电压时发射极区域-基极区域-集电极区域的能带图。此外，在图6(a)中省略了n型杂质的浓度的图示。
在本实施例中，其特点是，通过调整第1基极区域12和第2基极区域13的Ge、C的含有率，让第1基极区域12和第2基极区域13两者的带隙相等，让第1、第2基极区域12、13的边界部处尽量减少晶格变形。为此，第1基极区域12的第2基极区域侧端部的Ge含油率以及C含油率和第2基极区域13相同，同时第1基极区域12的Ge含油率以及C含油率从第2基极区域侧端部向集电极埋入层11方向增大。此时，当SiGeC层中的组成以一般式Si1-x-yGexCy表示，除去第1基极区域12的第1基极区域侧端部的区域和第2基极区域13的C含有率的差由Δx表示时，除去第1基极区域12的第1基极区域侧端部的区域和第2基极区域13的Ge含有率的差Δy由以上所述式(1)确定。
如图6(a)所示，在本实施例中，在第2基极区域13和第1基极区域12的第2基极区域侧端部中的Ge含有率设定为相同的值(例如26.8％)，在第1基极区域12的集电极埋入层侧端部中的Ge含有率设定为更高的一定值(例如31.3％)。另一方面，C的含有率在第2基极区域13和第1基极区域12的第2基极区域侧端部中设定为相同的值(例如0.35％)，在第1基极区域12的集电极埋入层侧端部中设定为更高的值(例如1.4％)。即第2基极区域13和第1基极区域12的第2基极区域侧端部由SiGe0.268C0.0035层构成，第1基极区域12的集电极埋入层侧端部由SiGe0.313C0.014层构成。
此时，SiGe0.268C0.0035层的带隙约为0.93eV，SiGe0.313C0.014层的带隙为0.93eV，如图6(b)所示，2个基极区域12、13的带隙相等。由于在第1、第2基极区域12、13中的Ge、C含有率均相等，在边界部中的晶格常数不会急剧变化，可以尽量减少作为基极整体的晶格变形。因此，由于可以抑制由晶格变形引起的转位等缺陷的发生，可以提高异质结场效应晶体管的电特性。
另一方面，当带隙相同的2个SiGeC层积层时，和以上所述第2实施例相同，可以更进一步实现低驱动电压化。如上所述，通过让C含有率低的第2基极区域13介入在发射极区域14a和C含有率高的第1基极区域12之间，可以降低发射极、基极之间的耗尽层(图6(b)所示的区域Rdp)中的再结合电流。
即，在本实施例中，在获得和以上所述第2实施例相同的效果的基础上，通过抑制缺陷的发生可以改善异质结场效应晶体管的电特性。
第5实施例
图7(a)、(b)为表示第5实施例中第1基极区域和第2基极区域的C以及Ge含有率和杂质的硼(B)的浓度，以及施加电压时发射极区域-基极区域-集电极区域的能带图。此外，在图7(a)中省略了n型杂质的浓度的图示。
在本实施例中，其特点是，通过调整第1基极区域12和第2基极区域13的Ge、C的含有率，让第1基极区域12和第2基极区域13的边界部处两者的带隙相等，让第1基极区域12的带隙朝加速基极渡越电子的方向变化，同时让第1、第2基极区域12、13的边界部处尽量减少晶格变形。为此，第1基极区域12的第2基极区域侧端部的Ge含油率以及C含油率和第2基极区域13相同，同时第1基极区域12的Ge含油率以及C含油率从第2基极区域侧端部向集电极埋入层11方向增大。
如图7(a)所示，在本实施例中，在第2基极区域13和第1基极区域12的第2基极区域侧端部中的Ge含有率设定为相同的值(例如15.2％)，在第1基极区域12的集电极埋入层侧端部中的Ge含有率设定为更高的一定值(例如30.％)。另一方面，C的含有率在第2基极区域13和第1基极区域12的第2基极区域侧端部中设定为相同的值(例如0.3％)，在第1基极区域12的集电极埋入层侧端部中设定为更高的值(例如1.4％)。即第2基极区域13和第1基极区域12的第2基极区域侧端部由SiGe0.152C0.003层构成，第1基极区域12的集电极埋入层侧端部由SiGe0.30C0.014层构成。
此时，SiGe0.152C0.003层的带隙约为1.02eV，SiGe0.30C0.014层的带隙为0.93eV。因此，在第1基极区域12中，带隙从第2基极区域侧端部向集电极埋入层11是逐渐减少的变化，第1基极区域12中的电子由漂移电场加速，可以缩短电子的渡越时间，提高异质结场效应晶体管的高频特性。而且，由于在第1、第2基极区域12、13中的Ge、C含有率均相等，在边界部中的晶格常数不会急剧变化，可以尽量减少作为基极整体的晶格变形。因此，由于可以抑制由晶格变形引起的转位等缺陷的发生，可以提高异质结场效应晶体管的电特性。
而且，当在边界部处带隙相同的2个SiGeC层积层时，和以上所述第2实施例相同，可以更进一步低驱动电压化。如上所述，通过让C含有率低的第2基极区域13介入在发射极区域14a和C含有率高的第1基极区域12之间，可以降低发射极、基极之间的耗尽层(图7(b)所示的区域Rdp)中的再结合电流。
即，在本实施例中，可以发挥以上所述第3实施例和第4实施例两者合并的效果。
其他实施例
此外，在以上所述各实施例中，第2基极区域13虽然只是以SiGeC层的情况进行了说明，以上所述各实施例也可以适用于第2基极区域13是由SiGeC层构成的情况。
依据本发明的异质结场效应晶体管，由于SiGeC层构成的基极区域中接近发射极区域的区域的C含有率比接近集电极区域的区域的C含有率小，所以，利用再结合电流的抑制，在实现低驱动电压化的同时，可以改善电流放大倍率和高频特性等电特性。

Claims (10)

1.一种异质结场效应晶体管，其特征是：包括：
设置在基板上，由包含Si的半导体材料构成的第1导电型集电极区域；
设置在所述集电极区域上，具有由C含有率及Ge含有率相互不同的第2导电型的Si1-x-yGexCy层，其中：0＜x＜1，0≤y＜1，所构成的第1基极区域及第2基极区域的第2导电型的基极区域；以及
设置在所述基极区域上，与所述基极区域之间形成异质结合的由包含Si的半导体材料构成的第1导电型的发射极区域，
所述第1基极区域包括与所述集电极区域邻接的区域，
所述第2基极区域包括与所述发射极区域邻接的区域，
所述第1基极区域的C含有率大于所述第2基极区域的C含有率，
所述第1基极区域的Ge含有率大于所述第2基极区域的Ge含有率，
所述第1基极区域的Ge含有率从所述发射极区域开始向所述集电极区域的方向逐渐增大，而所述第1基极区域的C含有率不变化。
2.根据权利要求1所述的异质结场效应晶体管，其特征是：
所述第2基极区域的C含有率不到0.8％。
3.根据权利要求1所述的异质结场效应晶体管，其特征是：
所述第2基极区域的C含有率在0.01％以上。
4.根据权利要求1所述的异质结场效应晶体管，其特征是：
把形成在发射极、基极结合部的耗尽层收容到所述基极区域中的邻接所述发射极区域的区域内。
5.根据权利要求1所述的异质结场效应晶体管，其特征是：
所述第2基极区域的Ge含有率是一定的。
6.根据权利要求1所述的异质结场效应晶体管，其特征是：
所述第2基极区域的厚度在5nm以上。
7.根据权利要求1所述的异质结场效应晶体管，其特征是：
所述第2基极区域的厚度在10nm以上。
8.根据权利要求1所述的异质结场效应晶体管，其特征是：
在所述第1基极区域中，使带隙从所述发射极区域向所述集电极区域的方向减小。
9.根据权利要求1所述的异质结场效应晶体管，其特征是：
与所述第2基极区域相接的所述第1基极区域的端部的带隙，等于或小于所述第2基极区域的带隙。
10.根据权利要求9所述的异质结场效应晶体管，其特征是：
当把与所述第2基极区域相接的所述第1基极区域的端部的Ge含有率、与所述第2基极层的Ge的含有率的差设为Δx，把与所述第2基极区域相接的所述第1基极区域的端部C含有率、与所述第2基极层的C含有率的差设为Δy时，具有Δx≥4.288Δy的关系。
CNB011236930A 2000-09-11 2001-09-11 异质结场效应晶体管 Expired - Fee Related CN1205674C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP274877/2000 2000-09-11
JP2000274877 2000-09-11

Publications (2)

Publication Number Publication Date
CN1344033A CN1344033A (zh) 2002-04-10
CN1205674C true CN1205674C (zh) 2005-06-08

Family

ID=18760575

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011236930A Expired - Fee Related CN1205674C (zh) 2000-09-11 2001-09-11 异质结场效应晶体管

Country Status (5)

Country Link
US (3) US20020163013A1 (zh)
EP (1) EP1187218B1 (zh)
KR (1) KR100725689B1 (zh)
CN (1) CN1205674C (zh)
DE (1) DE60131811T2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759674B2 (en) * 2002-02-04 2004-07-06 Newport Fab, Llc Band gap compensated HBT
US6639256B2 (en) 2002-02-04 2003-10-28 Newport Fab, Llc Structure for eliminating collector-base band gap discontinuity in an HBT
JP3914064B2 (ja) * 2002-02-28 2007-05-16 富士通株式会社 混晶膜の成長方法及び装置
JP4391069B2 (ja) * 2002-04-30 2009-12-24 富士通マイクロエレクトロニクス株式会社 ヘテロバイポーラトランジスタおよびその製造方法
JP3643100B2 (ja) * 2002-10-04 2005-04-27 松下電器産業株式会社 半導体装置
JP3507830B1 (ja) * 2002-10-04 2004-03-15 松下電器産業株式会社 半導体装置
JP3959695B2 (ja) 2003-01-14 2007-08-15 松下電器産業株式会社 半導体集積回路
US7517768B2 (en) * 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
JP4714422B2 (ja) * 2003-04-05 2011-06-29 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． ゲルマニウムを含有するフィルムを堆積させる方法、及び蒸気送達装置
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
GB0326993D0 (en) 2003-11-20 2003-12-24 Qinetiq Ltd Strained semiconductor devices
US7317215B2 (en) * 2004-09-21 2008-01-08 International Business Machines Corporation SiGe heterojunction bipolar transistor (HBT)
US7482673B2 (en) * 2004-09-29 2009-01-27 International Business Machines Corporation Structure and method for bipolar transistor having non-uniform collector-base junction
US7015091B1 (en) * 2004-11-18 2006-03-21 Promos Technologies, Inc. Integration of silicon carbide into DRAM cell to improve retention characteristics
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US20060151808A1 (en) * 2005-01-12 2006-07-13 Chien-Hao Chen MOSFET device with localized stressor
US7262484B2 (en) * 2005-05-09 2007-08-28 International Business Machines Corporation Structure and method for performance improvement in vertical bipolar transistors
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization
US7439558B2 (en) 2005-11-04 2008-10-21 Atmel Corporation Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement
US20070102729A1 (en) * 2005-11-04 2007-05-10 Enicks Darwin G Method and system for providing a heterojunction bipolar transistor having SiGe extensions
US7300849B2 (en) * 2005-11-04 2007-11-27 Atmel Corporation Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement
US7892915B1 (en) * 2006-03-02 2011-02-22 National Semiconductor Corporation High performance SiGe:C HBT with phosphorous atomic layer doping
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
CN101496153A (zh) 2006-07-31 2009-07-29 应用材料股份有限公司 形成含碳外延硅层的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771326A (en) * 1986-07-09 1988-09-13 Texas Instruments Incorporated Composition double heterojunction transistor
US4771013A (en) * 1986-08-01 1988-09-13 Texas Instruments Incorporated Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice
JPH0656853B2 (ja) 1987-06-24 1994-07-27 日本電気株式会社 ヘテロ接合バイポ−ラトランジスタ
JP2569058B2 (ja) * 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
JP2576573B2 (ja) 1988-03-10 1997-01-29 富士通株式会社 バイポーラトランジスタ
JPH02309644A (ja) 1989-05-24 1990-12-25 Fujitsu Ltd バイポーラ・トランジスタ
EP0445475B1 (en) * 1990-02-20 1998-08-26 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor
US5150185A (en) * 1990-04-18 1992-09-22 Fujitsu Limited Semiconductor device
JPH04106980A (ja) 1990-08-24 1992-04-08 Fujitsu Ltd 半導体装置及びその製造方法
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JPH05102177A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 半導体集積回路装置及びこれを用いた電子計算機
US5352912A (en) 1991-11-13 1994-10-04 International Business Machines Corporation Graded bandgap single-crystal emitter heterojunction bipolar transistor
JPH05182980A (ja) 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
US5426316A (en) * 1992-12-21 1995-06-20 International Business Machines Corporation Triple heterojunction bipolar transistor
JP2531355B2 (ja) * 1993-06-30 1996-09-04 日本電気株式会社 バイポ―ラトランジスタおよびその製造方法
US6404003B1 (en) * 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
US5834800A (en) * 1995-04-10 1998-11-10 Lucent Technologies Inc. Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
DE19533313A1 (de) * 1995-09-08 1997-03-13 Max Planck Gesellschaft Halbleiterstruktur für einen Transistor
US5721438A (en) * 1996-01-31 1998-02-24 Motorola, Inc. Heterojunction semiconductor device and method of manufacture
JPH09260397A (ja) 1996-03-25 1997-10-03 Hitachi Ltd 半導体回路およびバイポーラトランジスタ
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US6190984B1 (en) * 1996-11-27 2001-02-20 Electronics And Telecommunications Research Institute Method for fabricating of super self-aligned bipolar transistor
DE19755979A1 (de) 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
US6689211B1 (en) * 1999-04-09 2004-02-10 Massachusetts Institute Of Technology Etch stop layer system
JP2000031162A (ja) 1998-07-16 2000-01-28 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US6087683A (en) * 1998-07-31 2000-07-11 Lucent Technologies Silicon germanium heterostructure bipolar transistor with indium doped base
DE60042045D1 (de) * 1999-06-22 2009-06-04 Panasonic Corp Heteroübergangsbipolartransistoren und entsprechende Herstellungsverfahren
WO2001004960A1 (fr) * 1999-07-07 2001-01-18 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
JP2001086160A (ja) 1999-09-14 2001-03-30 Aiwa Co Ltd データ通信方法及び通信端末装置

Also Published As

Publication number Publication date
US20040232441A1 (en) 2004-11-25
EP1187218A2 (en) 2002-03-13
EP1187218A3 (en) 2003-02-12
CN1344033A (zh) 2002-04-10
KR100725689B1 (ko) 2007-06-07
DE60131811T2 (de) 2008-04-03
DE60131811D1 (de) 2008-01-24
US6759697B2 (en) 2004-07-06
US7135721B2 (en) 2006-11-14
EP1187218B1 (en) 2007-12-12
US20020163013A1 (en) 2002-11-07
US20030213977A1 (en) 2003-11-20
KR20020020864A (ko) 2002-03-16

Similar Documents

Publication Publication Date Title
CN1205674C (zh) 异质结场效应晶体管
CN1225797C (zh) 半导体器件及其制备方法
CN1215569C (zh) 半导体器件及其制造方法
CN1210809C (zh) 半导体器件和半导体衬底
CN1224109C (zh) 双极晶体管及其制造方法
CN1213486C (zh) 异质结双极型晶体管和利用它构成的半导体集成电路器件
CN1271720C (zh) 耐高压的绝缘体上的硅型半导体器件
CN1159768C (zh) 横型异质结双极三极管及其制造方法
CN1574388A (zh) 半导体器件
CN1505170A (zh) SiC-MISFET及其制造方法
CN1848452A (zh) 氮化镓类半导体元件及其制造方法
CN1897289A (zh) 图像传感器及其制造方法
CN1285127C (zh) 薄膜半导体器件及其制造该器件的方法
CN1086514C (zh) 具有减小电阻的化合物半导体器件
CN1706047A (zh) 弹道半导体元件
CN1717793A (zh) 用于生产双极晶体管的方法
CN1297013C (zh) 双极晶体管及其制造方法
CN1870292A (zh) 异质结半导体器件及其制造方法
CN1540742A (zh) 半导体装置及其制造方法
CN1274022C (zh) 应用于可变容量电容器和放大器的半导体器件
CN1533609A (zh) 半导体装置
CN1596464A (zh) 半导体器件及其制造方法
CN1436366A (zh) 硅－双极型晶体管,电路设置和制造硅－双极型晶体管的方法
CN1255865C (zh) 半导体装置的制造方法
CN1255878C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050608

Termination date: 20120911