CN1212466A - 非易失性半导体存储装置及其生产方法 - Google Patents

非易失性半导体存储装置及其生产方法 Download PDF

Info

Publication number
CN1212466A
CN1212466A CN98119837A CN98119837A CN1212466A CN 1212466 A CN1212466 A CN 1212466A CN 98119837 A CN98119837 A CN 98119837A CN 98119837 A CN98119837 A CN 98119837A CN 1212466 A CN1212466 A CN 1212466A
Authority
CN
China
Prior art keywords
conductivity type
control gate
memory device
well
nonvolatile semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98119837A
Other languages
English (en)
Other versions
CN1130774C (zh
Inventor
石毛清一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1212466A publication Critical patent/CN1212466A/zh
Application granted granted Critical
Publication of CN1130774C publication Critical patent/CN1130774C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

本发明可防止在非易失性半导体存储装置中的布线刻蚀期间的充电。该装置具有一浮置门和一控制门,其在存储器工作时加在正负两种电压。在第一导电型的芯片51上制作一相反于第一型的第二导电型的第一井52,在第一井52中制作一第一导电型的第二井53,在第二井53的主表面上相继制作一复合门8,包括了一第一绝缘膜4、一浮置门5、一第二门绝缘膜6和一控制门7。在第二井53的表面用离子注入法制作一源、一漏和一第二导电型的防止充电元件扩散层18。

Description

非易失性半导体存储装置及其生产方法
本发明涉及一种非易失性半导体存储装置如闪时存储器，具有一浮置门和一控制门，其上当存储单元工作时，加有正负电压。
图15到17为常规的该类型非易失性半导体存储装置的简图。图17是该常规非易失性半导体存储装置的平面视图。图15是图17中沿A-A′线的剖面图，图16是图17中沿B-B′线的剖面图。参照上述附图，对该常规非易失性半导体存储装置进行描述如下。
在P型半导体基片1上，对着P型半导体基片1，制作一个N型井2，在N型井上，再对着N型井2制作一个P型井3，在P型井的主表面上制作一个复合门8。该复合门8包括依次叠压的一个第一门绝缘膜4，一浮置门5，一第二绝缘膜6，和一控制门7。在邻近复合门6旁边的P型井3的表面上还用N+扩散层制出一源10和漏11。而且，在部分P型井3上再覆上一层第一层间绝缘膜12，和一接点13，再在它们上面覆盖一第一金属布线14，一第二层间绝缘膜15，一第二金属布线16，和一包覆膜17。
还有，已知将控制门7通过一导线层连接一二极管，就可以防止刻蚀时的充电。然而在该类型的非易失性半导体存储装置中，在存储单元工作时，控制门7上已加有正负两种电压。所以就不可能再将控制门7连接到防止充电的二极管上。于是，充电就不可避免地加到具有浮置门5的存储单元上。
常规工艺所存在的问题是当刻蚀布线层时，充电使得存储单元的浮置门可以陷落电子或空穴，致使性能不稳定，绝缘膜可靠性下降或绝缘遭损。这是因为当存储单元工作时，控制门上加有正负两种电压，而且控制门又不能连接到一个防止充电二极管上，亦即，如果将防止充电二极管连接到控制门上，则防止充电二极管就会由于施加其上的正压或负压而正向上产生偏压，相应地控制门上就不可能被施加上所需的电压了。
所以本发明的一个目的就是提供一种非易失性半导体存储装置，该装置具有一浮置门和一控制门，当存储单元工作时，其上都加有正负电压，该装置可以在布线层刻蚀时防止因充电而引起的性能不稳定和绝缘可靠性下降或绝缘受损。
根据本发明的非易失性半导体存储装置是一种改进了的在一半导体基片上具有一浮置门和一控制门的非易失性半导体存储装置，根据本发明的第一实施例的非易失性半导体存储装置，其特征在于在半导体基片上制作一个与半导体基片的第一导电型相反的一第二导电型的第一井。在第一井上制作一第一导电型的半导体层，该半导体层与控制门电连接。
根据本发明的第二实施例的非易失性半导体存储装置，其特征在于，在第一导电型的半导体基片上制作一个与半导体基片上的第一导电型相反的一第二导电型的第一井，在第一井上制作一第一导电型的第二井，其上制作一第二导电型的半导体层，该半导体层是与控制门电连接的。亦即，在半导体基片上制作有一个与半导体基片具有相反导电型的第一井。再在第一井上制作一个与第一井具有相反导电型的第二井，并在第二井上制作一个与第二井具有相反导电型的半导体层。该半导体层连接到存储单元的控制门上，以便构成一个防止充电元件。
根据本发明的非易失性半导体存储装置的生产方法是一个改进了的用以生产具有在半导体基片上的一浮置门和一控制门的非易失性半导体存储装置的方法。该方法的第一实施例的特征在于其有下列步骤：在第一导电型的半导体基片上制作一个与第一导电型相反的第二导电型的半导体层；将该半导体层与控制门作电气连接，而当导线层刻蚀过程中绝缘开。
根据第二实施例的非易失性半导体存储装置的生产方法的特征在于具有下列步骤：在第一导电型的半导体基层上制作一个与第一导电型相反的第二导电型的半导体层；将该半导体层用布线与控制门作电气连接，而当刻蚀该导电层过程中或在其过程之后，切断半导体层与控制门之间的布线连接；换言之，存储单元控制门是连接到防止充电二极管上，而在最后布线层刻蚀期间，控制门再和防止充电二极管切断。
根据本发明，用于防止在导线层刻蚀期间充电的防止充电元件可保证有一电流通路，以便防止充电而引起存储单元特性的波动和绝缘膜可靠性的下降或绝缘的破坏，而且又能在存储单元工作时，加上正负两个电压。
更具体的是，有一N型井被制作在P型基片上。在N型井上制作一P型井，在P型井中，制作N+扩散层，该扩散层与控制门相连，其中P型基片和N型井是接地的。当布线层刻蚀期间发生充电而引起一正电压加到上述的N+扩散层上时，则从P型井到N型井的方向上是正方向，又因为N型井是接地的，所以有可能用一个在P型井上具有N+扩散层的二极管以保证一个电流通路。而且，当布线层刻蚀期间充电而引起一负电压加到上述的N+扩散层上时，则从N+扩散层到P型井的方向是正向偏置的，这样就可以用一个在N型井上有P型的二极管以保证电流的通路。
加之，在防止充电二极管连接控制门上这种情况中，在最后的布线层刻蚀期间，控制门与防止充电二极管的连接被切断，于是即可用防止充电二极管确保电流通路，且利用刻蚀(如一最后布线层刻蚀)断开防止充电二极管以实现在存储器元件工作时可以加上正负电压。
图1是沿图3中A-A′线的剖面视图，以表示本发明第一实施例的非易失性半导体存储装置。
图2是沿图3中B-B′线的剖面视图，以表示本发明第一实施例的非易失性半导体存储装置。
图3是本发明第一实施例的非易失性半导体存储装置的平面视图。
图4是沿图6中A-A′线的剖面视图，以表示第一实施例中的布线层刻蚀时的情况。
图5是沿图6中B-B′线的剖面视图，以表示第一实施例中的布线层刻蚀时的情况。
图6是第一实施例的布线层刻蚀时的平面视图。
图7是沿图9中A-A′线的剖面视图，以表示第一实施例的一个特例。
图8是沿图9中B-B′线的剖面视图，以表示第一实施例的一个特例。
图9是第一实施例的特例的平面视图。
图10是沿图12中A-A′线的剖面视图以表示特例中布线层刻蚀的情况。
图11是沿图12中B-B′线的剖面视图以表示特例中布线层刻蚀的情况。
图12是特例中布线层刻蚀的平面视图。
图13是图14中沿B-B′线的剖面视图，以表示本发明第二实施例的非易失性半导体存储装置。
图14是本发明第二实施例的非易失性半导体存储装置的平面视图。
图15是图17中沿A-A′线的剖面视图，以表示常规的非易失性半导体存储装置。
图16是图17中沿B-B′线的剖面视图，以表示常规的非易失性半导体存储装置。
图17是常规非易失性半导体存储装置的平面视图。
现在参考附图详细描述本发明的各实施例。
图1到图3简略地表示了本发明的第一实施例的非易失性半导体存储装置。图1是图3沿A-A′线的剖面视图，而图2是图3沿B-B′线的剖面视图。图3是表示第一实施例的非易失性半导体存储装置的平面视图。后面就参考这些附图进行说明。
在第一导电型的半导体基片51上，制作一个与第一导电型相反的第二导电型的第一井52。在第一井52中，制作一第一导电型的第二井53。在第二井53的主表面上，一层接一层地相继制作一第一门绝缘膜4，一浮置门5，一第二门绝缘6和一控制门7以构成一组合门8。在邻近复合门8的第二井53的表面上，在即将成为一防止充电元件扩散层的一部分中，用离子注入方法制作出一源10、一漏11，和一防止充电元件扩散层18。它们部分地被第一层间绝缘膜12和一触点13所复盖，再在其上相继制作出一第一金属布线14，一第二层间绝缘膜15，一第二金属布线16，和一包覆膜17，从而构成一非易失性半导体存储装置。
而且，控制门7是用第一金属布线14与防止充电扩散层18相连接的。第一金属布线14和第二金属布线16相连接。半导体基片51和第一井52是接地的。
应该指明，在本实施例中有两层金属布线层，但也可以用一层或三层甚至更多层金属布线层。
图4至图6简略地表示了本实施例的布线刻蚀过程。图4是图6沿A-A′线的剖面视图，而图5是图6沿B-B′的剖面视图。图6是平面视图。此后即参考这些附图说明本实施例的功能。
半导体基片51和第二井53是第一导电型的，而第一井52和防止充电元件扩散层18则是第二导电型的。半导体基片51和第一井52又是接地的。因此，当在布线层刻蚀期间发生充电时从扩散层18到第二井53上加有一个正向的电压；则第二井53和第一井52就相当于起一个防止充电二极管的功能(图4)。而且，当由于充电而从扩散层18到第二井53上有一反向电压时，则有一正向的电流从第二井53流到第一井52所以扩散层18和第二井53就相当于起一防止充电二极管的功能(图5)。
图7到图9简略地表示了本实施例的一个特例。图7是图9中沿A-A′线的剖面视图，图8是图9中沿B-B′线的剖面视图。图9是平面视图。下面即结合附图进行说明。
在P型半导体基片上，制有一相反于P型半导体基片1的导电型的N型井2，在N型井中，制有一相反于N导电型的P型井3。在P型井3的主表面上制作一复合门8，它包括：一第一门绝缘膜4、其厚度是100埃的量级，一浮置门5，其厚度为1000埃的量级，一第二门绝缘膜6，其厚度为150埃，和一控制门7，其厚度为2000埃量级，且逐层制出。在邻近复合门8的P型井3的表面，在将成为防止充电元件扩散层的这一部分上用离子注入方法制作出一源10，一漏11，和一防止充电元件扩散层18。这些都将被具有厚度为7000埃量级的一第一层间绝缘膜12，和第一触点13所覆盖，再在其上相继制作出一第一金属布线14，其厚度为5000埃量级，一第二层间绝缘膜15，其厚度为6000埃量级，一第二金属布线16，其厚度为7000埃量级，和一具有9000埃量级厚度的包覆膜17，从而构成一闪瞬存储器。
而且，控制门7是用第一金属布线14和防止充电元件扩散层18相连接的。第一金属布线14是与第二金属布线16相连接，而且，P型半导体基片1和N型井是接地的。
图10到图12简略地表示了本实施例中布线层的刻蚀过程。图10是图12中A-A′线的剖面视图，图11是图12中沿B-B′线的剖面视图。图12是一平面视图。下面将参考附图对本实施例的功能予以说明。
P型半导体基片1和P型井3具有一种相同的导电类型，而N型井2和防止充电元件扩散层18则是另一种相同的导电类型。半导体基片1和N型井2是接地的。因此，当布线层刻蚀期间发生充电时有一正向的电压从扩散层18加到P型井3上，则P型井3和N型井2就起一个防止充电二极管的功能(图10)。而且，当因充电而引起的从扩散层18到P型井53上有一反向电压时，则有一正向的电流从P型井3流向N型井2。因此扩散层18和P型井3就起了一个防止充电二极管的作用(图11)。
图13和图14简略地表示了本发明第二实施例的非易失性半导体存储装置。图13是图14中沿B-B′线的剖面视图，图14是平面视图。下面将参考附图给予说明。与图1中相似的部件则采用相同的标号，并省略了对它们的注释。
在第二实施例中，为了防止布线层刻蚀时充电，在存储单元运作期间，当只有正负电压加到控制门7上时，采用一个防止充电二极管，且有一电流通路以确保防止充电。在最后的布线刻蚀时，控制门7再从存储单元中的防止充电二极管上切断开。这样，可在存储单元运作期间加上正负两个电压，同时又在布线层刻蚀期间防止充电。
必须指明，上述的将控制门7从存储单元中防止充电二极管上切断开，可以不在刻蚀最后布线层这一步骤时进行，而是在一专门的切断刻蚀过程中进行。
在一非易失性半导体存储装置，例如闪瞬存储器中，其控制门上加有正负两个电压；本发明可以在布线层刻蚀期间发生充电时，在存储单元浮置门中防止电子或空穴的陷落。这样，就可以防止存储单元性能的不稳定和绝缘膜可靠性的下降或绝缘破坏。
本发明的优点可理解如下，在提供了一防止充电元件之后，即使在存储单元控制门上加上正负两种电压也不致使运行出现困难。该防止充电元件连接控制门，或有一防止充电二极管通过一布线层而接在控制门上，但随后即在一刻蚀(如最后的布线层刻蚀)期间彼此切断开。这样，就可以在布线层刻蚀期间，在存储单元运行期间加有正负两种电压时，防止对存储单元的充电。
本发明可用其他别的方式实施而并不脱离其本质或主要特征，本实施例的各个方面都用于图解说明，但并不以此为限，本发明的范围则由所申请的权利要求表示，而不局限于前述的说明，各种在权利要求的等同物的范围和含意之中的变化亦应属此范畴之内。
日本特许申请号9-255697(1997.09.19申请)的全部公开文本包括其说明书、权利要求书、附图和摘要作为一个整体都包含在本申请文本之中。

Claims (14)

1、一种非易失性半导体存储装置，在其第一导电型的半导体基片上具有一浮置门和一控制门，其特征在于其中，
在所说的半导体基片上制作一与所说的半导体基片的所说的第一导电型相反的第二导电型的第一井；和在所说的第一井中制作一所说的第一导电型的半导体层，该半导体层是与所说的控制门电连接。
2、一种非易失性半导体存储装置，在其第一导电型的半导体基片上具有一浮置门和一控制门，其特征在于其中，
在所说的半导体基片上制作一与所说的半导体基片的所说的第一导电型相反的第二导电型的第一井；和在所说的第一井中制作一所说的第一导电型的第二井，在该第二井中制作一所说的第二导电型的半导体层，所说的半导体层和所说的控制门电连接。
3、一种如权利要求2的非易失性半导体存储装置，其特征在于所说的半导体基片和所说的第一井是接地的，且所说的第二井是浮置的或者是接地的。
4、一种用于生产非易失性半导体存储装置的方法，该装置在半导体基片上具有一浮置门和一控制门，其特征在于，所说的方法包括的步骤为：
在第一导电型的所说的半导体基片上制作一与第一导电型相反的一第二导电型的半导体层。
将所说的半导体层与所说的控制门电连接，和
在布线层刻蚀期间将所说的半导体层与所说的控制门电绝缘。
5、一种用于生产非易失性半导体存储装置的方法，该装置在半导体基片上具有一浮置门和一控制门，其特征在于，所说的方法包括的步骤为：
在第一导电型的所说的半导体基片上制作一与第一导电型相反的第二导电型的半导体层。
将所说的半导体层与所说的控制门电连接，和
在布线层刻蚀之后将所说的半导体层与所说的控制门电绝缘。
6、一种用于产生非易失性半导体存储装置的方法，该装置在半导体基片上具有一浮置门和一控制门，其特征在于所说的方法包括的步骤为：
在第一导电型的所说的半导体基片上制作一与和第一导电型相反的第二导电型的半导体层，
将所说的半导体层与所说的控制门电连接，和
当布线层刻蚀期间切断所说的半导体层到控制门的所说的布线连接。
7、一种用于产生非易失性半导体存储装置的方法，该装置在半导体基片上具有一浮置门和一控制门，其特征在于所说的方法包括的步骤为：
在第一导电型的所说的半导体基片上制作一与和第一导电型相反的第二导电型的半导体层，
将所说的半导体层与所说的控制门用布线作电连接，和
在布线层刻蚀期间切断之后所说的半导体层到所说的控制门的所说的布线连接。
8、一种如权利要求1的非易失性半导体存储装置，其特征在于其中所说的非易失性半导体存储装置是闪瞬存储器。
9、一种如权利要求2的非易失性半导体存储装置，其特征在于其中所说的非易失性半导体存储装置是闪瞬存储器。
10、一种如权利要求3的非易失性半导体存储装置，其特征在于其中所说的非易失性半导体存储装置是闪瞬存储器。
11、一种如权利要求4的非易失性半导体存储装置的生产方法，其特征在于其中所说的非易失性半导体存储装置是闪瞬存储器。
12、一种如权利要求5的方法，其特征在于其中所说的非易失性半导体存储装置是闪瞬存储器。
13、一种如权利要求6的方法，其特征在于其中所说的非易失性半导体存储装置是闪瞬存储器。
14、一种如权利要求7的方法，其特征在于其中所说的非易失性半导体存储装置是闪瞬存储器。
CN98119837A 1997-09-19 1998-09-18 非易失性半导体存储装置及其生产方法 Expired - Fee Related CN1130774C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25569797A JP3221369B2 (ja) 1997-09-19 1997-09-19 不揮発性半導体記憶装置及びその製造方法
JP255697/1997 1997-09-19
JP255697/97 1997-09-19

Publications (2)

Publication Number Publication Date
CN1212466A true CN1212466A (zh) 1999-03-31
CN1130774C CN1130774C (zh) 2003-12-10

Family

ID=17282390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98119837A Expired - Fee Related CN1130774C (zh) 1997-09-19 1998-09-18 非易失性半导体存储装置及其生产方法

Country Status (5)

Country Link
US (2) US6392268B2 (zh)
EP (1) EP0903789A3 (zh)
JP (1) JP3221369B2 (zh)
KR (1) KR100372392B1 (zh)
CN (1) CN1130774C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363841B1 (ko) * 1999-12-28 2002-12-06 주식회사 하이닉스반도체 플래쉬 메모리 소자
US6620673B1 (en) * 2002-03-08 2003-09-16 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
JP2006024598A (ja) * 2004-07-06 2006-01-26 Fujitsu Ltd 半導体装置の製造方法
WO2006129342A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置およびその製造方法
KR100857741B1 (ko) 2006-10-02 2008-09-10 삼성전자주식회사 불휘발성 메모리 소자 및 제조방법
US20090179247A1 (en) * 2008-01-16 2009-07-16 Renesas Technology Corp. Semiconductor device
JP5259246B2 (ja) 2008-05-09 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2011176163A (ja) 2010-02-25 2011-09-08 Panasonic Corp 不揮発性半導体記憶装置
US8816438B2 (en) * 2012-12-14 2014-08-26 Spansion Llc Process charging protection for split gate charge trapping flash

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100768A (en) * 1980-12-16 1982-06-23 Nec Corp Manufacture of field effect semiconductor device
JPH0724261B2 (ja) * 1989-01-20 1995-03-15 株式会社東芝 半導体装置の製造方法
JPH02297960A (ja) * 1989-05-12 1990-12-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US5243559A (en) 1990-12-12 1993-09-07 Nippon Steel Corporation Semiconductor memory device
DE69312676T2 (de) 1993-02-17 1997-12-04 Sgs Thomson Microelectronics Prozess zur Herstellung von integrierten Bauelementen einschliesslich nichtvolatiler Speicher und Transistoren mit Tunneloxidschutz
JPH07244991A (ja) * 1994-03-01 1995-09-19 Sony Corp フローティングゲート型不揮発性半導体記憶装置
US5457652A (en) * 1994-04-01 1995-10-10 National Semiconductor Corporation Low voltage EEPROM
US5424233A (en) * 1994-05-06 1995-06-13 United Microflectronics Corporation Method of making electrically programmable and erasable memory device with a depression
JPH08181284A (ja) * 1994-09-13 1996-07-12 Hewlett Packard Co <Hp> 保護素子およびその製造方法
JP3380836B2 (ja) * 1995-07-04 2003-02-24 松下電器産業株式会社 Ｍｉｓ半導体装置及びその製造方法
KR970008496A (ko) * 1995-07-04 1997-02-24 모리시다 요이치 Mis 반도체 장치와 그 제조방법 및 그 진단방법
JP3183326B2 (ja) * 1996-07-17 2001-07-09 日本電気株式会社 読出専用半導体記憶装置
US5998826A (en) * 1996-09-05 1999-12-07 Macronix International Co., Ltd. Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes
JP2924832B2 (ja) * 1996-11-28 1999-07-26 日本電気株式会社 半導体装置の製造方法
JPH10173157A (ja) * 1996-12-06 1998-06-26 Toshiba Corp 半導体装置
JPH10200077A (ja) 1997-01-08 1998-07-31 Sony Corp 半導体装置及びその製造方法
KR100239424B1 (ko) * 1997-09-26 2000-01-15 김영환 정전기 보호회로
US6060742A (en) * 1999-06-16 2000-05-09 Worldwide Semiconductor Manufacturing Corporation ETOX cell having bipolar electron injection for substrate-hot-electron program

Also Published As

Publication number Publication date
US6503797B2 (en) 2003-01-07
KR100372392B1 (ko) 2003-04-21
CN1130774C (zh) 2003-12-10
EP0903789A3 (en) 1999-12-08
EP0903789A2 (en) 1999-03-24
JPH1197560A (ja) 1999-04-09
US20010052616A1 (en) 2001-12-20
JP3221369B2 (ja) 2001-10-22
US6392268B2 (en) 2002-05-21
US20010055847A1 (en) 2001-12-27
KR19990029546A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
US9985076B2 (en) Diode/superionic conductor/polymer memory structure
CN1130774C (zh) 非易失性半导体存储装置及其生产方法
US6656800B2 (en) Method of manufacturing semiconductor device including process for implanting impurities into substrate via MOS transistor gate electrode and gate insulation film
KR100322261B1 (ko) 반도체장치및그제조방법
KR930009017A (ko) 필드시일드분리구조의 반도체장치 및 그 제조방법
Kauerauf et al. Towards understanding degradation and breakdown of SiO 2/high-k stacks
CN1855514A (zh) 可防止等离子体电荷引起的损坏的非易失性存储器件
CN1761073A (zh) 包括多层隧道势垒的非易失存储器件及其制造方法
CN1099712C (zh) 带整体保护电路的半导体器件
KR940022885A (ko) 반도체 장치 및 그의 제조방법
KR20060090244A (ko) 폴리머 메모리 셀의 형성을 위한 전도성 폴리머의 자동정렬
CN1790744A (zh) 晶体管及其制造和操作方法
CN1215915A (zh) 双镶嵌式自对准通路互连
CN1728894A (zh) 有机电致发光器件
CN1202011A (zh) 铁电存储器及其制作方法
CN1187041A (zh) 半导体存储器件及其制造方法
US6235602B1 (en) Method for fabricating semiconductor device
CN1405895A (zh) 半导体器件及其制造方法
KR930010250B1 (ko) 반도체 기억장치 및 그 제조방법
CN1084052C (zh) 有相互接触的n型和P型导电区的半导体集成电路器件
KR100363842B1 (ko) 플래쉬 메모리의 소오스 콘택 모니터링 방법
CN1614763A (zh) 制造半导体器件的方法
US6815778B2 (en) Semiconductor integrated circuit device with connections formed using a conductor embedded in a contact hole
KR970054227A (ko) Nand형 비휘발성 메모리 소자 및 그 제조방법
CN1263147C (zh) 具有高介电常数隧穿介电层只读存储器的结构与制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030701

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030701

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031210

Termination date: 20091019