CN1217062A - 测试集成电路器件的设备和方法 - Google Patents
测试集成电路器件的设备和方法 Download PDFInfo
- Publication number
- CN1217062A CN1217062A CN97193601A CN97193601A CN1217062A CN 1217062 A CN1217062 A CN 1217062A CN 97193601 A CN97193601 A CN 97193601A CN 97193601 A CN97193601 A CN 97193601A CN 1217062 A CN1217062 A CN 1217062A
- Authority
- CN
- China
- Prior art keywords
- signal
- terminal
- test
- integrated circuit
- testing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
Abstract
一种用于测试集成电路器件(12)的测试设备(10)及其相关方法。测试设备(10)能测试具有大量的由单端终端(16)或差分终端(20、22)形成的输入和输出终端的集成电路器件(12)。在集成电路器件(12)上可进行静态测试,即功能和参数两种测试。此外,通过操作测试设备(10),即使集成电路器件在高频下操作,也能动态测试集成电路器件(12)。借助于信号轨线(54、56、58)把测试信号加到接受测试的器件(12)上。耦合一个测试信号响应指示器(78)以观测对测试信号的响应。
Description
本发明一般涉及电子产品的测试。具体而论,本发明涉及能够测试和评价可在高频下操作的并且具有大量输入和输出端子的集成电路器件的一种测试设备。
如果期望,可把测试信号加到集成电路器件的每个终端,从而可对整个集成电路器件进行测试。测试信号可加到差分终端和单端终端这两者上。
形成集成电路器件的制造过程是一个复杂的过程。在一晶片上,即在集成电路(IC)晶片上,制造集成电路器件,随后再将其封装成集成电路(IC)组件。
即使在严格的监督下严密控制和维持制造过程,有时也要形成有缺陷的集成电路晶片。而且,在集成电路器件封装期间还可能发生封装差错,例如没有连接或断线。因此需要对缺陷和封装差错进行测试,以保证有缺陷的IC组件不会用在电子电路中。
在IC晶片制造之后和封装集成电路器件之前进行的晶片上测试可检测集成电路器件上的缺陷。对于封装差错的测试则必须在封装操作之后进行。有时,晶片上的测试部分地或全部地推迟了,只能在封装后进行测试。但从成本角度考虑,这种推迟一般来说最后需要废弃更多数量的已封装好的集成电路器件。在晶片上就应检测出的缺陷在集成电路器件封装后才被检测出来。
随着向越加紧密的集成电路器件发展的趋势、而且这些器件具有可在较高操作频率下工作的更加高度集成的元件,和集成电路晶片的测试或由其形成的已封装的集成电路器件的测试有关的问题变得更加复杂。
由于集成电路的集成度变得越来越高,所以检测故障的边界扫描技术的利用变得更加广泛。已经规定了边界扫描测试的标准方法。例如,电气与电子学工程师协会(IEEE)的标准测试访问端口和边界扫描结构IEEE标准1149.1-1990已经颁布,从而规定了边界扫描测试的工业标准。
一般来说,这样一些标准要求形成一个测试访问端口(TAP)状态机,它可控制和访问边界扫描结构。为了实施边界扫描结构,集成电路器件必须包括边界扫描单元,在元件终端和集成电路器件的内部逻辑电路之间实现这些边界扫描单元。还要把边界扫描单元连接在一起,以便在集成电路器件周边附近形成一个移位寄存器通路,这样才能产生所谓的边界扫描。
边界扫描技术还可用来测试仍在晶片上的集成电路器件。借助于测试端口可以测试集成电路器件的内部逻辑。边界扫描功能还可用来测试集成电路器件的初级输入端(primary input)和输出端,以实现输入和输出终端的芯片内部一侧的可控性和可观测性。
按常规方式,利用自动测试设备(ATE)测试集成电路器件。常规的ATE一般包括一个“测试头”和一个工作站,以提供接受测试的集成电路器件(被测器件-DUT)的操作员控制。需要一种夹具来相互连接测试设备和集成电路器件。这样一种夹具应具有和特定集成电路器件对应的尺寸、和特征。用于和集成电路器件的终端相连的并且具有针形接触器(或探针的“针”)的探针卡连接集成电路器件和ATE的测试资源。ATE一般利用三种测试资源:驱动逻辑输入端的驱动器、解释输出数据的比较器、以及可编程的电源。
由于集成电路器件的集成度变得越来越高,并且它们的输入和输出终端的数目越来越大,所以ATE测试集成电路器件的能力,尤其是在集成电路高的操作频率下测试集成电路器件的能力,也随之同样增加是不切实际的。此外,在高速集成电路器件中常常使用差分终端。差分终端由终端对构成,其中差分信号的电压彼此有偏差,一个信号称之为正信号,另一个信号称之为负信号。加到一个终端对的一个外部正差分信号对应一个内部逻辑“1”,一个外部负差分信号对应一个内部逻辑“0”。为了在一个非理想化的环境能够正确地测量差分信号,需要有差分接收器。现有的ATE只包括电压比较器,这些比较器只能够在三个电压窗口里相对于地电位量化信号;此外现有的ATE因此理由不足以测试多个集成电路器件。
因此,测试复杂的集成电路器件的现有的设备和方法不足以准确测试集成电路器件。而且,因为现有技术的集成电路器件的规模、复杂性、和操作频率都在继续增大,所以改进测试集成电路器件的方式的需要变得甚至更加紧迫。
因此,能够正确和经济地测试这样的集成电路器件、并且可在高操作频率下操作的测试设备是必不可少的。
正是按照和测试集成电路的测试设备有关的这一背景信息,才出现了本发明的重大改进。
本发明有益地提供用于测试制成后的集成电路器件的一种测试设备及其相关的方法。通过操作该测试设备可进行静态测试,功能和参数两种测试,并且还能对电路器件进行动态测试。
对具有几乎任何数目的输入和输出端的集成电路器件进行测试都是可能的。这样一些终端可以有:单端的终端、差分终端对、或者这样一些不同类型的终端的任意组合。
测试操作可在晶片上进行,或者在完成封装操作并已产生封装的集成电路组件后进行。当在集成电路组件上进行测试操作时,可进一步测试封装操作期间形成的连接。
可把测试信号同时加到大量的终端上,而不像常规的作法:测试集成电路器件需要利用大量的通道。
此外,可把测试信号加到一个集成电路器件,以便可以对电路器件进行动态测试,从而可提供集成电路器件在高频下的可操作性的指示。
可经济地进行集成电路器件的测试,既在晶片上测试又在封装后测试。对确定为有缺陷的或有连接差错的集成电路,或者可作出标记,或者弃之不用,从而可保证这样一些有缺陷的电路器件不会用在电子电路中。
因此,按照这些方面以及其它的一些方面,一种测试设备及其相关方法可测试具有多个终端的集成电路。一个电压信号发生器产生所选电压电平的测试信号。一个信号轨线相互连接电压信号发生器和集成电路的多个终端的第一组终端中至少所选的终端。信号轨线把电压信号发生器产生的测试信号同时加到所选的终端。把一个测试信号响应指示器耦合到集成电路的多个终端的第二组终端中至少所选的终端。把一个测试信号响应指示器耦合到集成电路的多个终端中的所选终端。测试信号响应指示器指示响应于向终端施加的测试信号在第二组终端产生的输出信号值。如果由测试信号响应指示器指示的输出信号不是期望的值,则电路缺陷或连接差错可能就是出现这种指示的原因。
从下面简单概述的附图、本发明的当前优选实施例的以下详细描述、以及所附的权利要求书,就可获得对本发明的更加完整的理解以及本发明的范围。
图1是用于测试一个典型的集成电路器件的本发明的一个实施例的测试设备的部分功能方块图和部分透视图;
图2是包括一个差分双向终端的电路的简化示意电路图,所说终端是和图1的测试设备画在一起的集成电路上形成的一个典型的终端;
图3是一流程图,列出了本发明的一个实施例的方法用于在双向终端对的差分接收器上进行静态测试的步骤;
图4是一流程图,列出了本发明的一个实施例的方法用于在双向终端对的差分发射器上进行静态测试的步骤;
图5是一流程图,列出了本发明的一个实施例的方法用于在双向终端对的内装差分终端单元上进行测试的步骤;
图6是一流程图,列出了本发明的一个实施例的方法用于在单端终端的接收器上进行静态测试的步骤;
图7是一流程图,列出了本发明的一个实施例的方法用于在单端终端的发射器上进行静态测试的步骤;
图8是一流程图,列出了本发明的一个实施例的方法用于在单端终端的内装终端单元上进行测试的步骤;
图9表示在本发明的一个实施例的操作期间形成窄脉冲的方式,从而可对集成电路器件进行动态扫描;
图10是一简化的电路示意图,表示出本发明的一个实施例的部分测试设备以及接受该测试设备测试的部分典型集成电路;
图11是一流程图,表示本发明的一个实施例的方法对集成电路器件进行动态测试的方法步骤;
图12是本发明的另一个实施例的测试设备的一部分的电路示意图;
图13是形成图12所示的测试设备的一部分的单个探针元件的放大的视图。
首先参照图1,以标号10概括表示的测试设备与一个集成电路器件12定位在一起,在图1中只表示器件12的一部分。图中所示的集成电路器件12是作为一个集成电路晶片的一部分制造出来的。
按常规方式,一般要在单个集成电路晶片上制造出许多个集成电路器件。如前所述,一旦制出,就要对集成电路器件进行封装,以形成集成电路组件。测试设备10还要能测试封装后的集成电路组件,并且还可以把封装后的集成电路组件表示成图1中的集成电路器件12。此外,虽然测试设备10只和单个集成电路器件12定位在一起,但该测试设备还可同时测试在该晶片上制造的其它多个集成电路器件。
在图1中所示的部分集成电路器件12包括一个芯片内部部分14,它一般由大量的电路元件构成。制造并相互连接这些电路元件以形成期望的电路。按常规方式把芯片内部部分14耦合到输入和输出端,这里有单端的双向终端16和差分的双向终端对18,每个终端16形成一个单元17,每个终端对18由两个终端20和22构成。在晶片上时,有时还称这些终端为“焊盘”(bond pad),一旦封装,这些终端就都以类似的方式作为“插针”或“引线”形成。
图1中所示的两个单端的终端16和三个差分终端对20和22只是为了说明形成一个集成电路器件的各个部分的终端的实例。一般来说,一个集成电路器件包括大量的单端的终端或差分的终端对,或它们的组合。
如前所述,当集成电路器件变得越来越复杂,并且包括较大数量的输入和输出终端时,使用常规的测试设备测试集成电路器件的准确操作时常变得不切实际了。此外,这种常规的测试设备一般不能准确测试差分终端对,或者不能测试高频操作的电路。
测试设备10克服了与现有的用来测试集成电路的测试设备有关的这些问题。该设备10允许向甚至具有极大数目终端的集成电路施加测试信号。所说终端可以包括:单端的双向输入和输出端,差分的双向输入和输出端,或者这样一些终端的各种组合。而且还可把由该测试设备产生的测试信号加到集成电路器件上以测试它们在高频下的可操作性。
典型的集成电路12的集成电路包含符合前述的IEEE标准1149.1的标准的边界扫描元件。因此,该集成电路的这个所示出的部分包括边界扫描单元24,边界扫描单元24与形成单元17的每个单端的终端16和形成单元18的每个差分终端对的终端20及22相连。把所有的边界扫描单元24连在一起,形成一个边界扫描寄存器。
由边界扫描单元24形成的边界扫描寄存器耦合到附加的芯片上测试逻辑电路25,它是一个常规的边界扫描电路,这里它包括在方框中所画出的元件。测试数据输入端(TDI)26和指令寄存器28形成了部分测试逻辑电路25。测试数据输出端(TDO)32也耦合到边界扫描寄存器和指令寄存器。
方框中还画出了一个测试访问端口(TAP)控制器34,所说控制器34是作为一个状态机操作起作用的,用于接收在测试时钟(TCK)终端36提供的输入和向测试方式选择(TMS)终端38提供的输入。
在前述的IEEE标准中可找到有关边界扫描结构和描述边界扫描结构的操作的附加细节。
测试设备10包括一个可选电压源52,用于产生其选定的电压电平的测试信号。在供应轨线54、56和58上产生测试信号,这些轨线是分别经电压源的输出端口64、66和68和电压源52相连的。
供应轨线54通过电阻器72与形成单元17的单端的终端16相连,供应轨线56通过电阻器74与形成单元18的终端对的终端20相连,并且供应轨线58通过电阻器76与形成单元18的终端对的终端22相连。电阻器72、74和76每一个的阻抗值都要和被测器件要在其中操作的信号环境紧密匹配。
虽然,为了说明的目的,在图1中只表示出在部分集成电路器件的左侧(如图所示)形成的端子,但也可以按类似的方式对供应轨线进行定位,使其能和定位在集成电路器件的其它边缘表面附近的、或其它任何位置的器件的其它终端相接触。
在输出端口64形成的测试信号具有所选的电压电平Vs,它可能是所选的电压电平序列,下面对此将作更加详细的描述。在电压源的输出端口66形成电压电平为Vp的测试信号,在电压源的输出端68形成电压电平为Vn的测试信号。所产生的测试信号的电压电平的数值例如用作接收器的一个激励源、发射器的负载电压,或内装终端的激励源和/或负载电压。这样一些接收器、发射器和内装终端形成了部分单元17和18,下面对此将进行说明。
该测试设备10进一步还包括一个与测试逻辑电路25接触的观测器和控制器78。通过控制器78观测响应于针对集成电路器件12产生并施加的测试信号而装入到测试逻辑电路25的边界扫描单元的值。如果通过控制器78观测的值并非期望值,则集成电路器件12中可能存在缺陷。还可将观测器和控制器78用于其它功能,尤其是按常规方式测试单向终端。
在测试设备10操作期间,产生测试信号。把测试信号加到终端16、20和22。把边界扫描单元的值装入测试逻辑电路,并且根据测试端口观测器和控制器78的观测结果对集成电路器件12的可操作性进行判断。
集成电路的图中所示部分还包括终端79,这里对其进行耦合,使其可接收由观测器和控制器78产生的信号。如下面参照图9将要描述的,终端79延伸到形成部分集成电路的单向接收器中。
测试设备10还包括多个电源,其中典型的是电路电源80。电路电源80经过线84向电源触点82提供操作电源,电源触点82是在集成电路器件12上形成的。每个电源还可以有多个触点。
借助于电缆86把可选电压源52、测试端口观测器和控制器78,和电源80耦合到一个典型的工作站86。工作站上产生的控制信号在电缆88上发送,以控制这些器件的操作,并且借此还可把这些器件产生的信号提供给工作站。
图2表示的是一个形成单元18的典型差分终端对以及一个附加电路,所说附加电路形成图1所示的集成电路器件12的一部分集成电路。形成单元18的终端对包括在集成电路器件12的表面上形成的或按其它方式可访问的一个正终端20和一个负终端22。
正终端盘20耦合到形成一个接收器96的放大器的输入终端,并且通过电阻器102耦合到形成一个发射器98的放大器的输出端。类似地,负终端22耦合到接收器96的负输入端,并且通过电阻器104耦合到发射器98的负输出端。电阻器102和104的阻抗表示为RD。
把在终端盘20和22收到的差分输入加到接收器96,并且把在线106上加到发射器98的内部产生的输出信号提供给终端盘20和22。
所示的形成单元18的终端对还包括一个内装的终端单元108,单元108由正端电阻器112和负端电阻器114形成。电阻器112耦合在终端盘20和信号地之间,电阻器114耦合在终端盘22和信号地之间。
开关元件116包括开关元件117A和117B,它们串列式一字形地分别定位在终端盘20、22和终端电阻器112、114之间。
通过边界扫描单元(这里是它的触发器118)来控制所述实施例中开关元件116的开关位置,图中由线120表示这种连接。按类似的方式,这里通过它的触发器122把边界扫描单元耦合到发射器98的使能控制输入端,这样一种连接由在触发器122和发射器98之间延伸的线124表示。边界扫描单元进一步还以类似的方式、这里通过它的触发器126耦合到接收器,这样一种连接通过在触发器126和接收器96的使能控制输入端之间延伸的线127表示。触发器118、122、和126可按另一种方式例如由测试逻辑电路的模式寄存器构成。
在图2中还表示出边界扫描单元128和129。单元128通过多路转换器130和线106耦合到发射器98,单元129耦合到接收器96的输出端。线131形成多路转换器130的第二输入端。如下面参照图9将要描述的,当进行集成电路器件的动态测试时,在线131上产生窄脉冲。两个单元128和129都耦合到芯片内部部分14(见图1)的核心电路逻辑。
图2还表示出一个内装的高速脉冲检测器132,它由图2中用虚线表示的框中的元件构成。具体来说,脉冲检测器132包括一对触发器133和134。触发器133耦合到接收器96,并且还用来接收一个固定的信号,这里是由正在经受测试的电路的另一部分(未示出)产生的逻辑“1”。逻辑值为“1”的信号这里代表一个“已通过的”测试。触发器133的输出耦合到触发器134的输入端。触发器134的输出还要提供给触发器133的复位输入端。下面将参照图10-11更加全面地描述脉冲检测器132的操作。
一旦测试设备10就位、和经受测试的集成电路器件12的终端接触,就可进行测试过程,从而可测试集成电路器件的操作。在一个实施例中,首先在终端上进行静态测试,以确定集成电路器件的功能,然后,如果确定该电路功能上正确,则确定该器件的操作参数,即,进行电路的参数测试以确定该集成电路是否满足参数规定。而且,要进行集成电路器件的动态测试,以确定该集成电路器件是否在期望的操作频率下操作。
虽然没有单独表示出来,但当然应该理解,单端的终端对也可以按类似的方式和图2所示的附加电路绘在一起。
图3表示对差分接收器(其中,以图2所示的终端对18的接收器96为例)进行静态测试的方法(总体用135表示)的方法步骤。对差分接收器进行静态测试,以确定它们的功能性和它们的操作参数。首先,如框136所示,例如借助于tap状态机34的测试端口禁止差分发射器,例如图1所示的发射器98。如框137所示,禁止内装的终端单元,例如内装的终端单元108。例如借助于线124对发射器的禁止以及例如借助于线120对终端单元的禁止也可同时发生或按相反的次序发生。
在此之后,如框138所示,对接收器进行测试,以确定它们的灵敏度和共模范围。为了进行这样的测试,例如按照重复法和下面要说明的框140和141,分别在正和负供应轨线56和58(这样一些轨线形成了图1所示的部分测试设备10)上施加处于共模范围极值的最小正的和负的差分电压。
如框140所示,例如通过形成部分图1所示的设备10的测试端口观测器和控制器78,经边界扫描单元可读取通过接收器形成的响应。然后,如确定框141所示,确定是否需要作进一步测试。如果需要,即,如果已完成了重复过程,则经“是”分支返回到框138。否则,经“否”分支前进到框142,接收器测试终止。
对于差分终端的差分发射器,按类似方式进行静态测试。图4示出了一种方法,该方法用标号143概括表示,其中列出了针对差分收发器进行静态测试的一种方法的方法步骤。首先,如框144所示,使能差分发射器,如图2所示的发射器98。如以上所述,例如借助于边界扫描电路的测试端口来使能发射器。在图2所示的典型终端对中,根据线124上的适当输入来使能它的发射器98。然后,如框146所示,使能差分接收器,其中例如图2中所示的接收器96。以及如框147所示,禁止内置的端接设备。再有,其它的顺序或同时的使能和禁止都是可能的。在图2所示的终端对18中,开关元件116的开关117A和117B响应于线120上产生的适当命令而被打开。
在此之后,如框148所示,对发射器的正和负的两个输出端的上拉和下拉两个电路的电平和驱动强度进行测试。回头再参照图2,存贮在单元128的逻辑“1”激励正向上拉和负向下拉。类似地,存贮在单元128的逻辑“0”激励正向下拉和负向上拉。例如,当用该测试设备测试发射器时,首先使供应轨线58上产生的测试信号的电压电平变为低电压电平,并且在供应轨线56上产生的测试信号的电压电平有两个不同的电平。观察对于这些不同的信号电平的响应。在每个测试步骤之后,读取电路响应,如框149所示。
通过在供应轨线56上产生一个低电平值的测试信号,并且在供应轨线58上产生两个不同电平值的测试信号,对该发射器的负输出端上的电路上拉进行测试。
按类似的方式,可对电路的正和负两个输出端的下拉响应进行测试。为了对正输出端上的电路下拉响应进行测试,要选择供应轨线58上产生的测试信号使其为高电压电平,并且要选择供应轨线56上产生的测试信号,使其具有两个不同的电平值,并且观测接收器对这些不同的电平的响应。
为了测试响应负输出的电路下拉响应,把供应轨线56上产生的测试信号设置在高电压电平,并且选择供应轨线58上产生的测试信号使之具有两个不同的电平值。然后,观测接收器响应。
如确定框151所示,确定是否需要进一步测试。如果需要,“是”分支返回到框148。否则,“否”分支前进至框152,发射器测试终止。上述测试可逐个进行,当不需要作进一步测试时,测试终止。
图5表示按本发明的一个实施例的用于测试内装的终端单元(如图2所示的单元108)的一种方法,总体用标号153表示。首先,如框154所示,使能内装的终端单元。在图2所示的终端对18中,借助于线120上的适当输入使开关元件117A和117B闭合,即可使能该内装的终端单元108。如框156所示,使能该接收器。而且,如框158所示,例如借助于边界扫描电路,禁止差分发射器。还有,同时使能和禁止、或者其它的顺序也是可能的。
然后,如框160所示,对终端单元的阻抗匹配情况进行测试。对于图1所示的测试设备10,在供应轨线56和58上产生测试信号。首先把在供应轨线58上产生的测试信号的电压电平设定在略高于在供应轨线56上产生的测试信号的电压电平。
然后,把供应轨线58上产生的测试信号的电压电平设置成略低于在供应轨线56上产生的测试信号的电压电平。在几个不同的电压电平重复这种测试,由此确定内装的终端单元的电阻器的阻抗随电压电平变化的匹配情况。在每个这样的测试步骤之后,如框161所示,读取电路响应。然后确定是否需要附加的阻抗匹配测试,如确定框162所示。如果需要,“是”分支返回到框160。否则,“否”分支前进到框164。
如框164所示,例如再次借助于边界扫描电路使能差分发射器。然后,如框166所示,测试终端单元的阻抗特性。设置发射器的输出,以产生高的输出信号电平,并且选择在供应轨线58上产生的测试信号使其具有两个独立的值。确定终端单元阻抗随电压电平的变化关系。
如确定框168所示,确定是否需要作进一步的阻抗测试。如果需要,“是”分支返回到框166。否则,“否”分支前进到框169,测试终止。因此,可以按重复方式完成测试过程。
图6表示对单端的接收器进行静态测试的方法,该方法用标号173概括表示。首先,如框174所示,例如借助于边界扫描电路来禁止发射器。然后,如框176所示,禁止内装的终端单元,所说终端单元在包括这些单元在内的终端上。
然后,如框178所示,测试单端终端的接收器,以确定它们的增益和偏离标称触发点的偏差。就图1所示测试设备10而论,在供应轨线54上产生测试信号。该测试信号由高电压电平和低电压电平形成。然后,如框180所示,通过测试端口观测器和控制器78观测响应于测试信号的每个输入电压值的接收器。在此之后,在确定框181确定是否需要进一步测试。如果需要,“是”分支返回到框178。否则,“否”分支前进到框182,测试终止。
图7表示在单端发射器上进行静态测试的一种方法,该方法用标号183概括表示。首先,如框184所示,使能该单端终端的发射器和接收器。然后,如框186所示,禁止内装的终端单元。
然后,如框188所示,测试发射器,以保证它们的电平和驱动强度的上拉和下拉的功能性。激励上拉和下拉的方式类似于参照图4的流程图中所示的框148所述的方式,属于终端对的正终端。在一个实施例中,在该电路上进行4次测试。按一种两次通过方法测试单端发射器的上拉能力,按所说两次通过方法,选择在供应轨线54上产生的测试信号,使其具有两个不同的值。观察该终端的接收器反应。按类似的方式测试单端发射器的下拉能力。在每一个测试顺序后,读取电路响应,如框189所示。
然后,如确定框190所示,确定是否需要作进一步的测试。如果需要,“是”分支回到框188。否则,“否”分支前进至框191,发射器测试终止。由此可实现上述测试过程的重复执行结果。
图8表示测试单端终端的内装终端单元的一种方法,该方法用标号193概括表示。单端终端的终端单元类似于图2所示的终端对18的终端单元。
首先,如框194所示,使能该内装终端单元。而且,如框196所示,使能该单端终端的接收器。然后,如框198所示,禁止该单端终端的单端发射器。
然后,如框199所示,测试终端单元的阻抗。再次使用两次通过方法进行测试,其中在供应轨线54上产生的测试信号的电压电平具有两个不同的值,并且观测该终端的接收器的响应,如框200所示。
如框201所示,确定是否需要作进一步的测试。如果需要,则“是”分支返回到框199。否则,“否”分支前进至框202,测试终止。借此,按重复方法完成了上述的包含多个步骤的测试过程。
测试设备10的操作还允许动态测试集成电路器件,例如图1所示的器件12。
图9表示在本发明实施例的操作期间产生窄脉冲的方式。这些窄脉冲用来完成对经受测试的电路器件的动态测试。如前所述,按本领域的现有技术状态构造的集成电路可在频率增高的情况下操作。现有的测试电路不能产生可对这样一些电路进行动态测试的测试信号。按图9所示的方式,所产生的测试脉冲的脉冲宽度具有很小的持续时间(即,窄脉冲宽度)。
可利用这样产生的脉冲动态测试经受测试的集成电路器件。通过观测器和控制器78(如图1所示)产生和波形202及204的特征对应的信号,并将该信号加到终端79。终端79形成单向终端的接收器部分206的输入端。
信号202和204的相位彼此略微相差一点,并且信号204的值在所有的时间一直小于信号202的值,只是在信号202由低值变到高值的时间之前信号204从低值状态变到高值状态这段时间除外。
接收器206作为一个差分比较器操作,并且当信号204的值大于信号202的值时产生一个正值输出脉冲,而在其它时间返回到低逻辑值,借此形成脉冲208。信号202和204之间的相位差是脉冲208的脉冲宽度的决定因素。通过准确选择相位差,使接收器206产生的脉冲208具有可用来动态测试经受测试的集成电路器件的特征。可把接收器206产生的脉冲(例如脉冲206)加到经受测试的集成电路器件的其它电路元件上,从而可对这种电路的操作进行动态测试。
只要按照类似于图9所示的信号202和204的相互关系使信号彼此之间保持期望的相位关系,就不需要从外部由测试设备产生高频信号。
图10表示的是先前图1所示的测试设备10和集成电路器件12的一些部件。其中再次示出了供应轨线56和58、以及电阻器74和76。在动态测试期间,把供应轨线设置成适宜的信号地电压电平。以类似的方式再次示出了终端对18的一些部分,其中包括终端20和22、接收器96、和发射器98。
耦合发射器98以接收窄脉冲,如以上参照图9描述过的所产生的窄脉冲208。图中还再次示出了内装的高速脉冲检测器132。如前所述,脉冲检测器132包括一对触发器133和134。如先前进一步说明过的,触发器133耦合到接收器96,并且还接收一个固定的信号,在这里是由接受测试的电路的另一部分(未示出)产生的一个逻辑“1”。这里,逻辑值为“1”的信号代表一个“已通过的”测试。触发器133的输出耦合到触发器134的输入端。触发器134的输出还提供给触发器133的复位输入端。可以按照类似于参照图10描述的把脉冲施加到差分终端的方式,把脉冲施加到单端的终端。
图11表示利用窄脉冲(例如上述脉冲208)对集成电路器件进行高速动态测试的方法的方法步骤,该方法用标号222概括表示。
首先,如框224所示,禁止内装终端单元。然后,如框226所示,通过集成电路的边界扫描电路的边界扫描单元扫描逻辑“1”,清除脉冲检测器,如脉冲检测器212。
随后,如框228所示,通过扫描一个逻辑值“0”,使其进入触发器216,让脉冲检测器“待命”。然后,如框232所示,产生信号(如信号202和204),并把信号加到接收器(如图9所示的接收器206),从而形成一个测试脉冲。然后,如框234所示,通过评价边界扫描电路的值可确定测试的结果。
图12和13表示本发明的另一实施例的测试设备10的一部分。为了准确测试待测试的集成电路器件,必须使测试设备与接受测试的集成电路器件的终端进行接触。如果接触不良,测试操作很可能是不充分的。因此,重要的是要保证测试设备与集成电路的所有终端都接触。
图12和13所示的用标号238概括表示的电路在测试设备和接受测试的集成电路器件之间提供接触的指示,电路238是提供接受测试的器件的各个双向部分的接触指示的电路的典型实例。这里,所示的电路238测试该测试设备和接受测试的集成电路器件的三个典型的终端16、20、和22的接触情况。可针对接受测试的集成电路器件的每个适当的终端16、20和22,来复制出这样的电路。
再次示出信号轨线54、56和58,分别通过电阻器72、74和76把它们延长到终端16、20和22,如先前的图1所示。电阻器72、74和76最好具有低阻抗值,以允许低电流消耗的电路操作。这里所示的电路238包括一个接触检查基准电压线240,在线240上产生一个基准电压。晶体管244与每个终端16、20和22相关连。每个晶体管244的栅极耦合到信号轨线54、56或58中的适当的一个上。晶体管244的其余的两个极耦合在电压线240和发光二极管246之间。发光二极管246通过电阻器248耦合到一个偏差电位(例如地电位)。如果没有形成与终端16、20和22中的任何一个的充分接触,与这样的终端相关连的晶体管244要导通,使与其相连的二极管246导通,并且在线247上产生一个信号。线247耦合到接触不良报警器250,并且进行适当的通告。
对供应轨线54、56和58的电压电平以及线240的电压电平进行选择,使得在与相关的终端16、20或22进行接触时,电阻器72、74,或76中相应的一个电阻器两端的电压降能使线240和栅极之间的电压差不够大,不能导通晶体管。相反,如果没有和终端进行准确接触,相关晶体管的栅极和线240之间的电压差足够大,使晶体管导通,并激励相关的二极管。虽然所示的实施例使用的是P沟道MOSFET晶体管244,但还可以代之以使用其它晶体管,只是适当的线54、56和58上要适当改变偏置电压。
在测试设备10和集成电路器件一起初始就位期间,可在一个反馈控制布置中使用在线247上产生的信号来确定准确定位测试设备的具体时间。二极管246的发光便利于故障查找操作(如果这种操作是必需的话),以完成测试设备与接受测试的集成电路的准确接触。
图13表示用于固定被测器件的探针卡的接触检测电路的典型实际安排,所说被测器件形成了包括图12所示电路238在内的测试设备10的一部分。在图13中示出的小距离将电阻器与探针头分开来。这样小的距离便于高速的即动态的测试操作。对测试设备和接受测试的集成电路终端之间的不充分连接进行检测和指示,从而可对连接进行适当校正。虽然在图13中没有单独表示出在测试一个已封装的集成电路中使用的电路238的实际布局,但除了它的晶体管244的位置以外的电路布局是相似的。
本发明的各个实施例的操作使集成电路器件可以有几乎任何数目的待测试的输入和输出终端。可以进行静态测试,即功能和参数的两种测试,还可进行电路的动态测试。
接受测试的集成电路器件可以包括单端的终端、或差分终端对,或者这些不同类型终端的任意组合。
或者在晶片上进行测试操作,或者在完成封装操作并已产生封装的集成电路组件后进行测试操作。当在集成电路组件上进行测试操作时,还对封装操作期间形成的连接作进一步的测试。
还可以把测试信号加到集成电路器件上对电路器件进行动态测试,以提供集成电路器件在高频下的可操作性指示。经济地实现对集成电路器件的测试,不管器件还在晶片上或者随后进行了封装全可测试。可对确定有缺陷的集成电路(或者有缺陷,或者有连接差错)作出标记,或弃之不用,从而可以保证这些有缺陷的电路器件不会用在电子电路中。
以上的描述是实施本发明的优选实例,本发明的范围不必受这一描述的限制。本发明的范围由以下的权利要求书限定。
Claims (24)
1.一种测试具有多个终端的集成电路器件的测试设备,所说测试设备包括:
一个电压信号发生器,用于产生具有所选电压电平的测试信号;
一个信号轨线,用于相互连接所说电压信号发生器和集成电路器件多个终端的第一组终端中的至少所选终端,所说信号轨线用于向所选终端同时施加由所说电压信号发生器产生的测试信号;以及
一个测试信号响应指示器,它耦合到集成电路器件多个终端的第二组终端中的所选终端,所说测试信号响应指示器用于指示响应于向终端施加的测试信号在终端产生的输出信号的数值。
2.如权利要求1的测试设备,其中:由所说电压信号发生器产生的测试信号由多个信号部分构成,每个信号部分具有一个选定的电压电平。
3.如权利要求1的测试设备,其中:所说信号轨线包括第一信号轨线和第二信号轨线,所说第一信号轨线相互连接所说电压信号发生器和多个终端中的所选终端的第一子集,所说第二信号轨线相互连接所说电压信号发生器和多个终端中的所选终端的第二子集。
4.如权利要求3的测试设备,其中:所说电压信号发生器包括第一输出端口和第二输出端口,所说第一信号轨线耦合到所说第一输出端口,所说第二信号轨线耦合到所说第二输出端口。
5.如权利要求4的测试设备,其中:多个终端包括差分终端对,每个终端对有一个正终端和一个负终端,并且其中:所说第一信号轨线耦合到差分终端对的正终端,所说第二信号轨线耦合到差分终端对的负终端。
6.如权利要求5的测试设备,其中:由所说电压信号发生器产生的测试信号包括加到差分终端对的正差分电压信号。
7.如权利要求5的测试设备,其中:由所说电压信号发生器产生的测试信号包括加到差分终端对的负差分电压信号。
8.如权利要求5的测试设备,其中:由所说电压信号发生器产生的测试信号包括加到差分终端对的多个不同的差分电压信号。
9.如权利要求1的测试设备,进一步还包括至少一个阻抗元件,所说阻抗元件耦合在所说信号轨线和多个终端的第一组终端中的至少所选终端之间,所说信号轨线通过所说至少一个阻抗元件相互连接所说电压信号发生器和第一组终端中至少所选终端。
10.如权利要求9的测试设备,其中:至少一个阻抗元件包括多个阻抗元件,所说多个阻抗元件中的一个阻抗元件耦合在所说信号轨线和多个终端的第一组终端中的每个所选终端之间。
11.如权利要求9的测试设备,其中:所说至少一个阻抗元件的阻抗值与至少部分集成电路器件的阻抗值大体匹配。
12.如权利要求1的测试设备,其中:多个终端包括单端的终端,并且其中:所说信号轨线耦合到所说单端的终端。
13.如权利要求12的测试设备,其中:由所说电压信号发生器产生的测试信号的电压电平至少和所选的最低电压电平一样大。
14.如权利要求12的测试设备,其中:由所说电压信号发生器产生的测试信号的电压电平小于所选的电压电平。
15.如权利要求1的测试设备,其中:所说测试信号响应指示器包括一个数字值指示器。
16.如权利要求15的测试设备,其中:数字值指示器包括一个边界扫描装置。
17.如权利要求16的测试设备,其中:所说边界扫描装置包括形成集成电路器件的一部分的边界扫描元件的一个测试数据输出端。
18.如权利要求1的测试设备,进一步还包括一个接触确定器,用于确定所说信号轨线是否与集成电路器件的第一组终端中的至少所选终端准确接触。
19.如权利要求1的测试设备,其中:由所说电压信号发生器产生的测试信号具有如下特征:当所说特征加到集成电路器件上时,可对集成电路器件的动态可操作性进行测试。
20.如权利要求1的测试设备,其中:集成电路器件进一步还包括一个脉冲信号比较器-接收器,在所说电压信号发生器中进一步用于产生要加到比较器-接收器的第一信号脉冲和第二信号脉冲,第一和第二信号脉冲彼此相对的相位有偏差,并且第二信号脉冲的最大值大于第一信号脉冲的最大值,且第二信号脉冲的最小值大于第一信号脉冲的最小值,集成电路器件的比较器-接收器用于在第一信号脉冲值大于第二信号脉冲值时产生一个测试脉冲。
21.如权利要求19的测试设备,其中:多个终端中的第一组终端的每一个都包括一个发射器部分,并且其中:把由比较器-接收器产生的测试脉冲加到多个终端中的每一个终端的发射器部分上。
22.一种动态测试具有多个双向终端和一个脉冲信号比较器-接收器的集成电路器件的方法,每个双向终端具有一个接收器和一个发射器,所说方法包括如下步骤:
产生第一信号脉冲,第一信号脉冲具有第一信号最小信号值和第一信号最大信号值;
产生第二信号脉冲,第二信号脉冲具有第二信号最小信号值和第二信号最大信号值,第二信号最小信号值大于第一信号最小信号值,第二信号最大信号值大于第一信号最大信号值,第二信号脉冲相对于第一信号脉冲有相位偏差;
把第一信号脉冲和第二信号脉冲施加到脉冲信号比较器-接收器上;
在所说施加步骤期间响应于分别施加的第一和第二信号脉冲在脉冲信号比较器-接收器形成一个测试脉冲;以及
向双向终端的发射器提供在所说测试步骤期间形成的测试信号。
23.一种保证正确形成集成电路器件的测试方法,该集成电路具有多个终端,所说方法包括如下步骤:
产生所选电压电平的测试信号;
向多个终端的第一组终端中的至少所选终端同时施加在所说产生步骤期间产生的测试信号;以及
指示响应于向第二组终端施加的测试信号由集成电路产生的输出信号值。
24.在一个具有探针元件的测试设备中,所说探针元件用于和被测器件接触,一种对用于确定探针元件和被测器件是否接触的接触确定器的改进,所说接触确定器包括:
一个开关装置,具有第一侧和第二侧;
一个电压源,耦合到所说开关装置的所说第一侧;
一个宣告器,耦合到所说开关装置的所说第二侧;以及
当任何一个探针元件没能和被测器件接触时所说开关装置可定位在一闭合位置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59597996A | 1996-02-06 | 1996-02-06 | |
US08/595,979 | 1996-02-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1217062A true CN1217062A (zh) | 1999-05-19 |
CN1084878C CN1084878C (zh) | 2002-05-15 |
Family
ID=24385505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97193601A Expired - Fee Related CN1084878C (zh) | 1996-02-06 | 1997-01-17 | 测试集成电路器件的设备和方法 |
Country Status (11)
Country | Link |
---|---|
US (1) | US5996102A (zh) |
EP (1) | EP0882239B1 (zh) |
JP (1) | JP2000504830A (zh) |
KR (1) | KR19990082339A (zh) |
CN (1) | CN1084878C (zh) |
AT (1) | ATE433121T1 (zh) |
AU (1) | AU1678697A (zh) |
CA (1) | CA2245549C (zh) |
DE (1) | DE69739438D1 (zh) |
HK (1) | HK1019930A1 (zh) |
WO (1) | WO1997029384A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101858955A (zh) * | 2009-04-13 | 2010-10-13 | 阿尔特拉公司 | 用于使用发送器和接收器来进行边界扫描测试的技术 |
CN101114008B (zh) * | 2006-07-24 | 2011-08-17 | 国际商业机器公司 | 用于获取器件参数的系统 |
CN103852709A (zh) * | 2012-11-28 | 2014-06-11 | 英业达科技有限公司 | 电路板上电子元件与电路板功能检测的系统及其方法 |
CN104781682A (zh) * | 2012-10-20 | 2015-07-15 | 爱德万测试公司 | 在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能 |
CN104903736A (zh) * | 2013-01-24 | 2015-09-09 | 德克萨斯仪器股份有限公司 | 用于动态分配扫描测试资源的电路和方法 |
CN109061280A (zh) * | 2018-07-24 | 2018-12-21 | 北方电子研究院安徽有限公司 | 一种用于测试电流、电压的自动测试系统 |
CN111610426A (zh) * | 2019-02-22 | 2020-09-01 | 意法半导体(鲁塞)公司 | 板上固定的系统的潜在故障的板上检测方法和设备 |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6392448B1 (en) | 2000-02-03 | 2002-05-21 | Teradyne, Inc. | Common-mode detection circuit with cross-coupled compensation |
US6300804B1 (en) | 2000-02-09 | 2001-10-09 | Teradyne, Inc. | Differential comparator with dispersion reduction circuitry |
US6647513B1 (en) * | 2000-05-25 | 2003-11-11 | International Business Machines Corporation | Coverage-based test generation for microprocessor verification |
US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
DE10143173A1 (de) | 2000-12-04 | 2002-06-06 | Cascade Microtech Inc | Wafersonde |
WO2003052435A1 (en) | 2001-08-21 | 2003-06-26 | Cascade Microtech, Inc. | Membrane probing system |
US7089463B1 (en) * | 2002-02-20 | 2006-08-08 | Cisco Technology Inc. | Test buffer design and interface mechanism for differential receiver AC/DC boundary scan test |
US6990618B1 (en) * | 2002-12-03 | 2006-01-24 | Cypress Semiconductor Corporation | Boundary scan register for differential chip core |
US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
US6933853B2 (en) * | 2003-06-12 | 2005-08-23 | Hewlett-Packard Development Company, L.P. | Apparatus and method for detecting and communicating interconnect failures |
US20050024220A1 (en) * | 2003-06-12 | 2005-02-03 | Shidla Dale John | Built-in circuitry and method to test connectivity to integrated circuit |
US7250626B2 (en) | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
US7187188B2 (en) | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
GB2425844B (en) | 2003-12-24 | 2007-07-11 | Cascade Microtech Inc | Active wafer probe |
US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
US7420381B2 (en) | 2004-09-13 | 2008-09-02 | Cascade Microtech, Inc. | Double sided probing structures |
US7818640B1 (en) | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
US7305601B2 (en) * | 2004-11-17 | 2007-12-04 | Lsi Corporation | Method and test apparatus for testing integrated circuits using both valid and invalid test data |
DE102004059506B3 (de) * | 2004-12-10 | 2006-08-17 | X-Fab Semiconductor Foundries Ag | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US7609080B2 (en) * | 2005-03-22 | 2009-10-27 | Formfactor, Inc. | Voltage fault detection and protection |
US7555670B2 (en) * | 2005-10-26 | 2009-06-30 | Intel Corporation | Clocking architecture using a bidirectional clock port |
US8045353B2 (en) * | 2005-12-30 | 2011-10-25 | Stmicroelectronics Pvt. Ltd. | Integrated circuit capable of operating at different supply voltages |
WO2007146285A2 (en) * | 2006-06-09 | 2007-12-21 | Cascade Microtech, Inc. | Differential signal probe with integral balun |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US7764072B2 (en) * | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
JP2008250725A (ja) * | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | インターフェース回路 |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
JP4874210B2 (ja) | 2007-10-16 | 2012-02-15 | 株式会社アドバンテスト | 試験装置 |
US8112043B2 (en) * | 2008-04-11 | 2012-02-07 | Infineon Technologies Ag | Radio frequency communication devices and methods |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
US8410806B2 (en) | 2008-11-21 | 2013-04-02 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
US8319503B2 (en) | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
JP2013250250A (ja) * | 2012-06-04 | 2013-12-12 | Advantest Corp | テスターハードウェアおよびそれを用いた試験システム |
JP2014235127A (ja) * | 2013-06-04 | 2014-12-15 | 株式会社アドバンテスト | 試験システム、制御プログラム、コンフィギュレーションデータの書込方法 |
US10073806B2 (en) * | 2015-05-13 | 2018-09-11 | Qualcomm Incorporated | Apparatus and methods for providing a reconfigurable bidirectional front-end interface |
US11456729B1 (en) | 2021-03-26 | 2022-09-27 | Analog Devices, Inc. | Deskew cell for delay and pulse width adjustment |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3761695A (en) * | 1972-10-16 | 1973-09-25 | Ibm | Method of level sensitive testing a functional logic system |
US3833853A (en) * | 1973-04-13 | 1974-09-03 | Honeywell Inf Systems | Method and apparatus for testing printed wiring boards having integrated circuits |
US4236246A (en) * | 1978-11-03 | 1980-11-25 | Genrad, Inc. | Method of and apparatus for testing electronic circuit assemblies and the like |
US4348759A (en) * | 1979-12-17 | 1982-09-07 | International Business Machines Corporation | Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test |
US4639664A (en) * | 1984-05-31 | 1987-01-27 | Texas Instruments Incorporated | Apparatus for testing a plurality of integrated circuits in parallel |
US4683569A (en) * | 1985-10-21 | 1987-07-28 | The Singer Company | Diagnostic circuit utilizing bidirectional test data comparisons |
US4660197A (en) * | 1985-11-01 | 1987-04-21 | Teradyne, Inc. | Circuitry for synchronizing a multiple channel circuit tester |
US4970454A (en) * | 1986-12-09 | 1990-11-13 | Texas Instruments Incorporated | Packaged semiconductor device with test circuits for determining fabrication parameters |
US4862067A (en) * | 1987-06-24 | 1989-08-29 | Schlumberger Technologies, Inc. | Method and apparatus for in-circuit testing of electronic devices |
EP0296884A3 (en) * | 1987-06-24 | 1991-01-16 | Schlumberger Technologies, Inc. | Method for in-circuit testing of electronic devices |
US4912709A (en) * | 1987-10-23 | 1990-03-27 | Control Data Corporation | Flexible VLSI on-chip maintenance and test system with unit I/O cell design |
US5084874A (en) * | 1988-09-07 | 1992-01-28 | Texas Instruments Incorporated | Enhanced test circuit |
US5168219A (en) * | 1988-10-31 | 1992-12-01 | Fujitsu Limited | Integrated circuit device having signal discrimination circuit and method of testing the same |
US4875003A (en) * | 1989-02-21 | 1989-10-17 | Silicon Connections Corporation | Non-contact I/O signal pad scan testing of VLSI circuits |
US4989209A (en) * | 1989-03-24 | 1991-01-29 | Motorola, Inc. | Method and apparatus for testing high pin count integrated circuits |
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
US5260947A (en) * | 1990-12-04 | 1993-11-09 | Hewlett-Packard Company | Boundary-scan test method and apparatus for diagnosing faults in a device under test |
US5155733A (en) * | 1990-12-26 | 1992-10-13 | Ag Communication Systems Corporation | Arrangement for testing digital circuit devices having bidirectional outputs |
JP2535670B2 (ja) * | 1991-01-28 | 1996-09-18 | 株式会社東芝 | 双方向入出力端子用バウンダリスキャンセル |
US5260948A (en) * | 1991-03-13 | 1993-11-09 | Ncr Corporation | Bidirectional boundary-scan circuit |
US5323107A (en) * | 1991-04-15 | 1994-06-21 | Hitachi America, Ltd. | Active probe card |
US5196788A (en) * | 1991-07-03 | 1993-03-23 | The United States Of America As Represented By The Secretary Of The Navy | Self-contained functional test apparatus for modular circuit cards |
US5202625A (en) * | 1991-07-03 | 1993-04-13 | Hughes Aircraft Company | Method of testing interconnections in digital systems by the use of bidirectional drivers |
TW253097B (zh) * | 1992-03-02 | 1995-08-01 | At & T Corp | |
US5457400A (en) * | 1992-04-10 | 1995-10-10 | Micron Technology, Inc. | Semiconductor array having built-in test circuit for wafer level testing |
US5268639A (en) * | 1992-06-05 | 1993-12-07 | Rambus, Inc. | Testing timing parameters of high speed integrated circuit devices |
US5450415A (en) * | 1992-11-25 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Boundary scan cell circuit and boundary scan test circuit |
US5450418A (en) * | 1992-12-23 | 1995-09-12 | Advanced Micro Devices, Inc. | Pseudo master slave capture mechanism for scan elements |
US5428624A (en) * | 1993-10-12 | 1995-06-27 | Storage Technology Corporation | Fault injection using boundary scan |
US5513186A (en) * | 1993-12-07 | 1996-04-30 | Sun Microsystems, Inc. | Method and apparatus for interconnect testing without speed degradation |
-
1997
- 1997-01-17 CA CA002245549A patent/CA2245549C/en not_active Expired - Lifetime
- 1997-01-17 AT AT97902776T patent/ATE433121T1/de not_active IP Right Cessation
- 1997-01-17 KR KR1019980706069A patent/KR19990082339A/ko not_active Application Discontinuation
- 1997-01-17 EP EP97902776A patent/EP0882239B1/en not_active Expired - Lifetime
- 1997-01-17 AU AU16786/97A patent/AU1678697A/en not_active Abandoned
- 1997-01-17 WO PCT/SE1997/000068 patent/WO1997029384A1/en not_active Application Discontinuation
- 1997-01-17 CN CN97193601A patent/CN1084878C/zh not_active Expired - Fee Related
- 1997-01-17 JP JP9528440A patent/JP2000504830A/ja active Pending
- 1997-01-17 DE DE69739438T patent/DE69739438D1/de not_active Expired - Fee Related
- 1997-08-26 US US08/920,077 patent/US5996102A/en not_active Expired - Lifetime
-
1999
- 1999-11-04 HK HK99105055A patent/HK1019930A1/xx not_active IP Right Cessation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114008B (zh) * | 2006-07-24 | 2011-08-17 | 国际商业机器公司 | 用于获取器件参数的系统 |
CN101858955A (zh) * | 2009-04-13 | 2010-10-13 | 阿尔特拉公司 | 用于使用发送器和接收器来进行边界扫描测试的技术 |
CN101858955B (zh) * | 2009-04-13 | 2015-03-11 | 阿尔特拉公司 | 用于使用发送器和接收器来进行边界扫描测试的电路 |
CN104781682A (zh) * | 2012-10-20 | 2015-07-15 | 爱德万测试公司 | 在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能 |
CN104781682B (zh) * | 2012-10-20 | 2018-08-10 | 爱德万测试公司 | 在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能 |
CN103852709A (zh) * | 2012-11-28 | 2014-06-11 | 英业达科技有限公司 | 电路板上电子元件与电路板功能检测的系统及其方法 |
CN104903736A (zh) * | 2013-01-24 | 2015-09-09 | 德克萨斯仪器股份有限公司 | 用于动态分配扫描测试资源的电路和方法 |
CN109061280A (zh) * | 2018-07-24 | 2018-12-21 | 北方电子研究院安徽有限公司 | 一种用于测试电流、电压的自动测试系统 |
CN111610426A (zh) * | 2019-02-22 | 2020-09-01 | 意法半导体(鲁塞)公司 | 板上固定的系统的潜在故障的板上检测方法和设备 |
CN111610426B (zh) * | 2019-02-22 | 2023-07-28 | 意法半导体(鲁塞)公司 | 板上固定的系统的潜在故障的板上检测方法和设备 |
Also Published As
Publication number | Publication date |
---|---|
CA2245549C (en) | 2003-04-08 |
EP0882239A1 (en) | 1998-12-09 |
CN1084878C (zh) | 2002-05-15 |
DE69739438D1 (de) | 2009-07-16 |
CA2245549A1 (en) | 1997-08-14 |
KR19990082339A (ko) | 1999-11-25 |
HK1019930A1 (en) | 2000-03-03 |
AU1678697A (en) | 1997-08-28 |
ATE433121T1 (de) | 2009-06-15 |
JP2000504830A (ja) | 2000-04-18 |
EP0882239B1 (en) | 2009-06-03 |
WO1997029384A1 (en) | 1997-08-14 |
US5996102A (en) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1084878C (zh) | 测试集成电路器件的设备和方法 | |
US6801049B2 (en) | Method and apparatus for defect analysis of semiconductor integrated circuit | |
US5790771A (en) | Apparatus and method for configuring a reconfigurable electronic system having defective resources | |
US6762614B2 (en) | Systems and methods for facilitating driver strength testing of integrated circuits | |
CN103608690B (zh) | 测试设备校准 | |
US8412994B2 (en) | Design-for-test technique to reduce test volume including a clock gate controller | |
CN102156255B (zh) | 用于测试印刷电路板上的连接的方法及装置 | |
US6741946B2 (en) | Systems and methods for facilitating automated test equipment functionality within integrated circuits | |
US20030067314A1 (en) | Testing arrangement and testing method | |
CN106952839A (zh) | 一种测试电路及芯片 | |
US9575114B2 (en) | Test system and device | |
CN206002659U (zh) | 基于背板的电子设备边界扫描测试装置 | |
US7550976B2 (en) | Apparatus/method for measuring the switching time of output signals of a DUT | |
CN107870313A (zh) | 一种应用于电磁兼容试验中的电能表脉冲采样方法及装置 | |
TWI684774B (zh) | 應用於多個掃描模式來進行測試的電路 | |
CN106057696A (zh) | 基于光电分离的二极管光电测试方法 | |
CN1633060A (zh) | 一种时钟信号测试方法及装置 | |
US20150039955A1 (en) | Systems and methods for Analog, Digital, Boundary Scan, and SPI Automatic Test Equipment | |
Kojima et al. | 8Gbps CMOS pin electronics hardware macro with simultaneous bi-directional capability | |
JP4409039B2 (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
CN111276080B (zh) | 电子设备、led数码管结构及其反向漏电流测量方法与装置 | |
US7511506B2 (en) | Semiconductor testing system and testing method | |
US20060156139A1 (en) | Systems and methods for facilitating testing of integrated circuits | |
JP2007183206A (ja) | 電流検出回路 | |
JPH1054860A (ja) | 受光装置の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20020515 Termination date: 20150117 |
|
EXPY | Termination of patent right or utility model |