CN1222825A - 集成制造封装工艺 - Google Patents

集成制造封装工艺 Download PDF

Info

Publication number
CN1222825A
CN1222825A CN98122396A CN98122396A CN1222825A CN 1222825 A CN1222825 A CN 1222825A CN 98122396 A CN98122396 A CN 98122396A CN 98122396 A CN98122396 A CN 98122396A CN 1222825 A CN1222825 A CN 1222825A
Authority
CN
China
Prior art keywords
layer
metal
deielectric
coating
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98122396A
Other languages
English (en)
Other versions
CN1184869C (zh
Inventor
G·W·琼斯
W·J·鲁迪克
R·W·基斯勒
J·W·威尔逊
V·R·马尔科维奇
W·E·威尔逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1222825A publication Critical patent/CN1222825A/zh
Application granted granted Critical
Publication of CN1184869C publication Critical patent/CN1184869C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

提供一种制造电路化基片的方法,该方法包括以下步骤:提供其上有电路的有机基片;将介质膜加到有机基片上;在所说介质膜中形成微通孔;在所说介质膜上和所说微通孔中溅射金属籽晶层;在所说金属籽晶层上电镀金属层;及在金属上形成电路图形。

Description

集成制造封装工艺
本发明涉及一种把层叠技术与基片处理技术结合起来制造如电路板、层叠芯片载体或卡等电路化结构的工艺。具体说，通过把这两种技术结合到单一工艺中，正如这里要做的，形成具有微细结构和高布线密度的电路化结构。
常规印刷电路卡和板利用钻孔和电镀的通孔构成相对侧之间和板的中间层到形成于板的两侧上的布线的连接。电镀通孔通常还容纳连接各种电路元件的管脚。一般要求电镀通孔能够用作组件的焊接插座，要求它们相对较大，并要求在电路板表面上电镀通孔周围设置可焊环或区，以便进行焊接连接。
这种结构确定了卡或板上相当大空间不能用于点到点布线，原因是这种布线必须在两个孔之间的空间上制作，在各布线线条间和布线线条与焊料环间留下余地。
近来，提出了一种表面组件和薄膜芯片布线器件，它们没有管脚，但具有其它类型的连接焊盘。利用这种结构，某种程度上可以减小孔所必需的空间，然而，甚至是利用这种技术，孔仍要占用相当大的空间，这些空间不能用于表面布线。
已经提供用于各种板上存在电镀通孔的布线连接的不同技术。例如，美国专利3356786描述了一种技术，可以提供在各种开口或孔上延伸的导电线。然而，这种技术在结构的可用性和孔的应用性上存在许多局限。其它描述用于某种程度上增大布线密度的技术的专利有美国专利4554405、4581679、4535388、4598166、4179800。这些参考文献中没有一篇将层叠技术与基片技术结合起来。所以现有技术的工艺无法利用单一工艺容易地在电路化基片上得到细线结构。
由于存在上述缺点，一直存在着开发提高电路化结构的布线密度的新工艺的要求。
本发明的目的是提供一种制造具有多层内平面叠层和高布线密度的电路化结构的工艺。
本发明的另一目的是提供一种制造含精细线条电路的电路化结构的工艺。
本发明再一目的是提供一种制造接地平面的许多部分上有均匀线阻抗的电路化结构的工艺，以提供电子噪声减少的系统。
把层叠技术和基片技术结合到单一工艺中的本发明工艺可以实现这些及其它目的。具体说，本发明涉及一种制造例如电路板、层叠芯片载体或卡等其上具有精细线条电路的电路化结构的工艺，更具体说，本发明包括以下步骤：
(a)将介质膜加到其上具有电路的有机基片的至少一个表面上；
(b)在所说介质膜的选定部分内形成微通孔；
(c)在所说介质膜上和所说微通孔内溅射金属籽晶层；
(d)在所说金属籽晶层上电镀金属层；及
(e)在所说电镀金属层上形成外部电路。
用于本发明的优选介质膜包括含有可光成像的层或在暴露于激光辐射时能够形成微通孔的介质膜，但并不限于这些膜。
在一个实施例中，使用含可光成像层的介质膜，本发明的工艺包括以下步骤：
(a)提供其中具有可光成像层的介质膜；
(b)在其上有电路的有机基片的至少一个表面上层叠所说介质膜的所说可光成像层；
(c)将所说介质膜的所说可光成像层暴露于辐射图形，选择性硬化所说可光成像层的某些部分；
(d)步骤(c)中未硬化的所说可光成像层上形成微通孔；
(e)固化在步骤(d)中制备的所说结构；
(f)在所说固化的结构上和所说微通孔中溅射金属籽晶层；
(g)在所说金属籽晶层上电镀金属层；及
(h)由步骤(g)提供的所说金属层形成外部电路。
另一方面，当本发明中使用在暴露于激光辐射时能够形成微通孔的介质膜时，采用以下步骤：
(a)在其上有电路的有机基片的至少一个表面上加介质膜，该介质膜在暴露于激光能量时可以形成微通孔；
(b)用激光能量辐射所说介质膜的选定部分，在该部分中形成微通孔；
(c)清洁所说微通孔，去掉激光产生的废物；
(d)在所说介质膜上和所说微通孔中溅射金属籽晶层；
(e)在所说金属籽晶层上电镀金属层；及
(f)由步骤(e)中形成的所说金属层形成外部电路。
无论本发明使用上述的哪个工艺，要强调的是，含如Cr和Cu等金属的籽晶层溅射在介质膜的表面上和微通孔中。“籽晶层”的意思是指在所说介质膜的表面上和所说微通孔中溅射小于约2000埃的非常薄的金属层。这种籽晶层有别于厚度一般大于约0.2密耳的全金属层。
图1(a)-1(e)是本发明不同处理步骤后的电路化结构的剖面图，其中利用了其中有可光成像层的介质膜。
图2(a)-2((c))是本发明不同处理步骤后的电路化结构的剖面图，其中利用了在暴露于激光辐射时可以形成微通孔的介质膜。
下面结合附图详细说明本发明，其中本发明提供了一种制造如电路板、卡、盘、层叠芯片载体等电路化结构的工艺，各图中类似的参考数字表示类似和相应的元件。
首先，参见图1(a)和2(a)，这些图中示出了其上下表面上形成有电路元件14(此后称“电路14”)的有机基片12。本发明的附图中，电路14显示为不连续层，其中有机基片12的一些部分为电路14所覆盖，而其它部分暴露。基片12还显示为含内部平面13。
用于本发明的有机基片为一般制造电路板、层叠芯片载体或电路卡的常规有机基片。一般情况下，有机基片由浸于玻璃布中经过溴化处理的环氧树膜构成。本发明采用的其它有机基片包括通常用作电路板或电路卡的所有热固性或热塑性材料，但不限于这些。
有机基片12上的电路14利用所属领域的技术人员熟知的常规工艺形成。这种工艺的一个例子是MacGraw Hill出版，C.Combs 2nd“印刷电路手册”，尤其是第二部分，第5-8章，下面概述其内容。具体说，利用所属领域的技术人员熟知的技术，在有机基片上叠加如Cu和Cr等金属箔，从而在有机基片12上提供电路14。如果需要，可以利用所属领域的技术人员熟知的常规腐蚀技术减薄此金属箔。
穿过整个基片钻出通孔，提供基片的相反侧和中间层间的连接。然后用所属领域的技术人员熟知的常规电镀技术，用如Cu、Cr和W等金属元素电镀基片和通孔。然后用含Cu膏的环氧树脂填充电镀通孔，再利用所属领域的技术人员熟知的常规技术，如块去除(nubremoval)或化学机械抛光等，平整此结构。如果需要，可以将Cu减薄或去掉。平整了基片后，再进行电镀，在填充的电镀通孔上提供金属。图中电镀通孔的填充部分由15表示。
然后，利用常规光刻技术在上述形成的亚复合结构上形成微细结构，所说的光刻技术包括在亚复合结构的表面上提供光刻胶、暴露光刻胶图形、显影光刻胶、用CuCl2腐蚀及剥离光刻胶，但不限于这些。
然后处理图1(a)和2(a)所示结构的上表面金属，增加电路14与介质膜的附着性。这种处理包括所属领域技术人员熟知的工艺，包括用浮石和喷汽的机械粗糙化、用腐蚀剂和氧化处理的化学粗糙化，及利用如硅烷耦合剂等化学粘合促进剂。对Cu来说，优选的处理是如亚氯酸钠等氧化剂与Cu反应形成的黑色氧化物。
然后，利用所属领域技术人员熟知的常规技术，将介质膜加到其上有电路14的基片12的一个表面上。将介质膜加到基片12上的优选技术有真空叠加(对于干膜)及丝网涂、喷涂或幕涂(对于液态介质膜)。
本发明所用介质膜是所属领域技术人员熟知的常规介质材料。它们可以包括含水复合物、可处理溶剂处理的复合物及能够通过激光烧蚀即暴露于激光辐射形成通孔的那些。下面首先说明图1(a)-(e)所示的利用具有可光成像层的介质膜的实施例，然后说明利用能够被激光烧蚀的介质膜的实施例(如图2(a)-(c)所示)。
现在说明图1(a)-(e)所示的实施例，在介质膜含有可光成像层时，最好是通过真空叠加在有机基片12的一个表面上叠加所说介质膜的可光成像层。本发明所用的优选介质膜包括夹在聚烯层和可剥离聚酯层间的可光成像环氧基树脂层。应注意，在其应用前应去掉例如聚丙烯、聚乙烯、聚丁烯等聚烯层，这样它们便不会存在于本发明的工艺中。可用作本发明的可剥离层的聚酯树脂必须是光学清洁的。可用的清洁可剥离聚酯树脂的一个实例是MYLAY。由于将介质膜层叠于基片12上后，要将可剥离的聚酯树脂层去掉，所以图1(a)-(e)中看不到它。
尽管本申请的附图1(a)-(e)和以下的说明书具体利用了包括可光成像环氧基树脂层的介质膜，但本发明也可以采用其它含可光成像层的介质膜。
介质膜的可光成像的阳离子可聚合环氧基树脂层包括固态物和溶剂。固态物最好由一种环氧树脂系构成，该环氧树脂系包括：约10wt％-80wt％，较好为20wt％-40wt％，更好为30wt％的苯氧基多元醇树脂，这是一种表氯醇和双酚A的浓缩品，其分子量为约40000-130000，较好为约60000-90000，更好为大于60000；约20wt％-90wt％，更好是约25wt％-30wt％，最好是约25wt％的环氧化多功能双酚A甲醛酚醛清漆树脂，其分子量为约4000-10000，较好是5000-7000；约0wt％-50wt％，较好为35wt％-50wt％，更好是45wt％的双酚A的卤化最好是溴化二环氧甘油醚，其分子量为约600-2500，最好是1000-1700；按重量比算占环氧树脂系总重量的约0.1份-15份最好是约5份的阳离子光引发剂，它能够引发所说环氧基树脂系的聚合。本发明所用环氧基树脂系的溶剂成分由丙二醇乙酸一甲基醚和0-10％的碳酸丙烯构成。最好是碳酸丙烯作为光引发剂的载体。
苯氧基多元醇树脂的环氧值较好为每千克约0.001-3当量，更好为每千克约0.03当量，每个环氧化物的分子量为约10000-60000，更好为约20000-50000，最好为约37000，玻璃转变温度为约80℃-150℃，更好为约90℃-110℃，最好为约98℃。
多功能环氧双酚A甲醛酚醛清漆树脂的环氧值为约每千克1-10当量，更好是约每千克3-6当量，最好是约每千克4.7当量，每个环氧化物的分子量为约180-300，更好为约190-230，最好为约215，熔点为约60℃-150℃，更好为约70℃-90℃，最好为约82℃。
卤化双酚A的二环氧甘油醚的环氧值为约每千克0.1-5当量，更好是约每千克1-3当量，最好是约每千克1.5当量，每个环氧化物的分子量为约200-1000，更好为约500-750，最好为约675，熔点为约70℃-150℃，更好为约80℃-110℃，最好为约97℃。
合适的苯氧基多醇树脂以前可以从Union Carbide Corporation得到，现在可从Phenoxy Resin Associates得到，其商品名为PKHC。合适的多功能双酚A以前可从High Tek Polymers得到，其商品名为Epirez-Su-8，现在可以从Shell Oil Company得到，其商品名为Epon1183。合适的复合三芳锍六氟锑酸盐光引发剂以前可从GerneralElectric Company得到，其商品名为1014，现在可以从Union Carbide得到，其商品名为UVI-6974。
应注意，显影前的各步骤中，本发明的环氧基树脂系具有提高的溶剂含量，以便足以防止龟裂和给处理中的介质膜提供塑性，并在与亚复合结构的层叠期间协助介质膜的流动。提高的溶剂含量是指环氧基树脂系中溶剂的含量为约为5wt％-30wt％，较好为9wt％-15wt％，更好为11.5wt％-13wt％。
将介质膜叠加到基片12上后，去掉可剥离支撑膜，在约70℃到约120℃的温度下烘烤介质膜约10分钟到约45分钟，然后，在对选择性硬化可光成像环氧基树脂层的多个部分有效的条件下，将可光成像环氧基树脂层暴露于辐射图形中。本发明所用优选的烘烤条件如下：温度=约90℃，时间=约30分钟。
通过在可光成像环氧基树脂层上叠置光掩模，然后，利用常规曝光装置，利用365纳米8千瓦的电弧灯，以约3-8psi的光掩模接触压力、约800-约2000毫焦耳/cm2的能量进行操作，从而进行选择性硬化工艺。更好是，利用365纳米8千瓦的弧光灯，以约4-6psi的光掩模接触压力、约1000-约1500毫焦耳/cm2的能量进行曝光。对可光成像层选择性硬化的最优选条件是5psi、1500毫焦耳/cm2及利用8千瓦灯。
然后在没暴露于辐射图形的结构区域中形成微通孔。一般情况下，通过烘烤和显影未曝光的可光成像层，在含电路14的区域上形成微通孔。
具体说，在可以使可光成像层交联和硬化的温度烘烤可光成像环氧基树脂层。具体是，在约100℃-约140℃的温度下烘烤约15-约120分钟。更好的是，在约120℃-约130℃温度下烘烤约30-60分钟。利用本发明的步骤可以实现可光成像层的局部固化。应注意，上述条件降低了存在于可光成像层中的溶剂含量。
然后利用所属领域熟知的条件对所烘烤的结构进行显影。一般情况下，利用能溶解任何未曝光材料的有机溶剂，显影该结构特别是可光成像层。一般是利用包括使用碳酸丙烯、γ丁内酯、二甘醇二甲醚或它们的混合物的常规方法显影图形，但不限于这些。显影本发明的可光成像层的最优选方法见美国专利5268260，这里引入其中的含量作参考。
应强调的是，显影工艺在可光成像层中形成直径为约1-5密耳、更好为约3-5密耳的微通孔18。于是，本发明的结构含有延伸到设于基片12表面上的电路14的细孔。
显影后，利用工作在高UV能量下的UV固化装置，对可光成像层进行整体式曝光工艺。“高UV能量”是指以约2-6焦耳/cm2更好是约4焦耳/cm2的能量进行整体式曝光步骤。
在约150℃-约190℃温度下对结构进行永久性固化约30-120分钟。更好是，在约160℃-约180℃的温度下进行最后的固化约45-90分钟。图1(b)示出了本发明的永久性固化了的结构，其中含有微通孔18和固化的可光成像层16。
在进行本发明接下来的步骤前，利用所属领域技术人员熟知的技术使图1(b)所示的结构粗糙化，用以提高金属层与结构表面的附着性。这种粗糙化技术与先前说明的相同。
接着，在可光成像膜16的表面上和微通孔18中溅射金属籽晶层20。图1(c)示出了本发明的该步骤。本发明该步骤中可溅射的合适金属有Cr、Cu和Al等，但不限于这些。这里也可以采用这些金属的混合物及合金。另外，这里也可采用两个不同的金属层。在实施这种实施例时，最好首先形成Cr层，然后是Cu层。
本发明所用的溅射条件应可以导致在显影了的光刻胶膜表面上和微通孔中形成金属籽晶层。如上所述，术语“金属籽晶层”是指厚为约100-2000埃的金属层。更具体说，金属籽晶层的厚度为约500-约1500埃。再次强调，金属籽晶层有别于一般厚为约0.2-约0.5密耳的全金属层。在固化的可光成像层的表面上形成这种全金属层对前述步骤中形成的结构有害，原因是形成这种全金属层需要很高的溅射温度和充分的溅射时间。
本发明所用形成金属籽晶层的溅射条件如下：能量为约0.48-0.72kW，温度为约100℃-约150℃，时间为约12-18分钟。更好是，在能量为约0.54-0.66kW，温度为约112℃-约138℃，时间为约13-17分钟的条件进行溅射。
图1(d)展示了本发明的下一步骤。具体说，图1(d)展示了在溅射金属籽晶层20上的电镀金属层22。一般情况下，电镀金属层22由选自Cu、Al、Cr和W等中的金属构成。这些金属中，本发明优选Cu形成金属层22。
利用所属领域技术人员熟知的电镀技术和条件进行电镀。例如，在用Cu作为金属层22，用一般在硫酸溶液中含硫酸铜的酸电镀槽进行电镀。根据本发明，电镀工艺在金属籽晶层的上面形成厚约0.2-0.5密耳的金属层。
然后，利用所属领域技术人员熟知的基片技术，在金属层22上形成电路图形。包括在电镀金属层20和22上形成光刻胶膜(干法或液体涂敷)，曝光和显影此光刻胶膜，腐蚀掉电镀金属层20和22。图1(e)示出了含有外部电路的最终结构，其中包括电镀金属层22和金属籽晶层20。
在金属层22上形成电路图形所用的光刻胶为所属领域技术人员熟知的光刻胶。本发明该步骤优选的光刻胶是液态的WAYCOAT SC-100光刻胶。
利用所属领域技术人员熟知的相同条件和技术，曝光和显影将电路图形提供到金属层22所用的光刻胶。然后利用常规腐蚀技术形成电路图形。
在结构上形成电路的另一方法是首先在金属层22上溅射Cr层，以便将图形提供到光刻胶上。然后，在溅射的Cr层表面上涂敷液态光刻胶，利用所属领域技术人员熟知的常规技术，曝光和显影光刻胶。然后，如上所述，腐蚀溅射Cr层及金属层22和20的暴露区域。腐蚀后，从溅射的Cr上剥离光刻胶。为了清楚起见，本发明的附图中未展示此实施例。
在本发明的步骤(h)中在金属层22上形成电路图形的腐蚀步骤既可采用干法腐蚀也可采用湿法腐蚀。适于本发明所用的干法腐蚀技术包括反应离子刻蚀(RIE)、化学干法腐蚀、离子束腐蚀(IBE)和等离子体腐蚀。
在采用湿法腐蚀腐蚀金属层时，所用化学腐蚀剂选自H2O2、铬酸、氯化铜、氯化铁、高锰酸钾等。也可采用这些化学腐蚀剂与水的混合物。还可以利用公知的缓冲剂将此化学腐蚀剂缓冲至所需的PH值。本发明优选的化学腐蚀剂是氯化铜、氯化铁或高锰酸钾。
本发明第二实施例中，首先对基片12的两侧进行如上所述的工艺步骤(a)-(g)，在其两侧提供固化的可光成像环氧基层16、微通孔18、金属籽晶层20和电镀金属层22。应注意，除既在结构的下表面又在其上表面形成层16、20和22外，该结构与图1(b)所示的结构类似。
然后，根据以下实施例之一，在金属层20和22上形成电路层。按一个实施例，在金属层20和22的两侧表面上涂敷光刻胶，并曝光和显影结构的两侧，然后腐蚀曝光的区域，以此形成外部电路。按另一实施倒，在结构的两侧上涂敷光刻胶，曝光一侧上的电路，覆盖曝光另一侧，显影此结构，腐蚀显影的结构侧，剥离显影的光刻胶，然后对相反侧重复这些步骤，由此形成电路。
如上所述，前面的说明和图1(a)-1(e)展示了在介质膜含可光成像层时实施本发明的工艺步骤。以下的说明将针对介质膜是能够在将之暴露于激光辐射时形成微通孔的材料的情况。图2(a)-(c)示出了本发明的此方案。
现参见图2(a)，该图示出了其上下表面上形成有电路14的有机基片12。有机基片和用于形成电路的方法与先前参照图1(a)描述的相同。
接着，在有机基片12的至少一个表面上，形成在暴露于激光辐射时能够形成微通孔的介质层，按本发明的一个实施例，在Cu箔上涂敷如未支撑的环氧或芳族聚酰胺树脂等合适介质。然后叠压将此箔层叠于芯层的一侧或两侧上。然后腐蚀此箔，暴露在可以在结构中形成微通孔的条件下用激光能量辐射的选定介质层部分。这种条件是所属领域的技术人员熟知的。然后用激光辐照介质膜的表面，直到其中形成微通孔为止。一般情况下，18×24英寸的板可以按每分钟约3000个通孔的速度成像。能用于本发明的优选激光源包括CO2激光器、Nd-YAG激光器、准分子激光器等。CO2激光器和UV激光器会烧蚀玻璃纤维及有机介质材料，因此，可以类似的方式，使用标准FR-4和其它合适的玻璃加强介质材料。
图2(b)展示了暴露于激光能量后所形成的结构。如图所示，在金属层14之上的介质膜30中形成微通孔18。然后对图2(b)所示结构进行常规的通孔清洁处理，去掉可能存于微通孔或电镀通孔中的激光废物。应该注意，由于所述电路14一般含有如Cu等金属层作为烧蚀停止层，所以激光烧蚀的终止于电路14。
清洁处理后，首先为该结构提供金属籽晶层20，然后是金属层22。形成金属籽晶层和金属层22的条件和元素与以前描述的相同。如以上所述的那样，然后在金属层上形成电路图形。图2(c)展示了利用这些步骤形成的最终结构。
尽管以上结合优选实施例具体展示和说明了本发明，但所属领域的技术人员应该理解，在不背离本发明精神实质和范围的情况下，在形式上和细节上可以作出上述和其它的改变。

Claims (30)

1．一种制造电路化结构的方法，包括以下步骤：
(a)将介质膜加到其上具有电路的有机基片的至少一个表面上；
(b)在所说介质膜的选定部分内形成微通孔；
(c)在所说介质膜上和所说微通孔内溅射金属籽晶层；
(d)在所说金属籽晶层上电镀金属层；及
(e)在所说电镀金属层上形成外部电路。
2．如权利要求1所述的方法，其特征在于，所说基片上的所说电路是通过以下步骤获得的：(ⅰ)在所说有机基片上提供金属箔；(ⅱ)腐蚀所说金属箔；(ⅲ)在所说基片中形成孔；(ⅳ)用金属元素电镀所说基片和所说通孔；(Ⅴ)用含Cu的环氧树脂填充所说电镀通孔；及(ⅵ)平整该结构。
3．如权利要求1所述的方法，其特征在于，所说介质膜选自由含至少一种可光成像层的介质膜和在暴露于激光能量时能够形成微通孔的介质膜构成的组。
4．如权利要求1所述的方法，其特征在于，在适于提供籽晶层的条件下溅射厚为约100-约2000埃的所说金属籽晶层。
5．如权利要求4所述的方法，其特征在于，所说金属籽晶层的厚度为约500-1500埃。
6．如权利要求1所述的方法，其特征在于，所说金属籽晶层是选自由Cu、Cr、Al和其混合物及合金构成的组中的金属。
7．如权利要求6所述的方法，其特征在于，所说金属籽晶层是一层Cr，然后是一层Cu。
8．如权利要求1所述的方法，其特征在于，在溅射能量约为0.48-0.72kW，温度为约100-150℃，时间为约12-约18分钟的条件下进行所说溅射步骤。
9．如权利要求1所述的方法，其特征在于，所说所说金属层的厚度为约0.2-0.5密耳。
10．如权利要求1所述的方法，其特征在于，所说所说金属层由选自含Cu、Al、Cr和W的组中的金属构成。
11．如权利要求10所述的方法，其特征在于，所说金属层由Cu构成。
12．如权利要求1所述的方法，其特征在于，按以下步骤形成所说外部电路：(ⅰ)在所说金属层上涂敷光刻胶；(ⅱ)曝光并显影所说光刻胶；及(ⅲ)腐蚀所说金属层。
13．如权利要求1所述的方法，其特征在于，所说有机基片的两表面上具有电路，步骤(a)-(d)用于所说基片的两个表面。
14．如权利要求13所述的方法，其特征在于，还包括在两层所说金属层上形成电路图形。
15．如权利要求13所述的方法，其特征在于，还包括在所说基片的一侧上形成电路图形，然后在所说基片的相反侧上形成电路图形。
16．一种制造电路化结构的方法，包括以下步骤：
(a)提供其中具有可光成像层的介质膜；
(b)在其上有电路的有机基片的至少一个表面上层叠所说介质膜的所说可光成像层；
(c)在可选择性硬化所说可光成像层的某些部分的条件下，将所说介质膜的所说可光成像层暴露于辐射图形；
(d)在没在步骤(c)中未硬化的区域中形成微通孔；
(e)固化在步骤(d)中制备的结构；
(f)在所说固化的结构上和所说微孔中溅射金属籽晶层；
(g)在所说金属籽晶层上电镀金属层；及
(h)由步骤(g)提供的所说金属层内形成电路图形。
17．如权利要求16所述的方法，其特征在于，所说可光成像层由环氧基树脂系构成，包括：
(a)约10wt％-80wt％的多醇树脂，该树脂是表氯醇和双酚A的浓缩品，其分子量为约40000-约130000；
(b)约20wt％-90％的环氧化多功能双酚A甲醛酚醛清漆树脂，其分子量为约4000-10000；
(c)约0wt％-50wt％的双酚A的卤化环氧化二环氧甘油醚，其分子量为约600-2500；
(d)按重量算占环氧树脂系总重的0.1份-15份的阳离子光引发剂。
18．如权利要求17所述的方法，其特征在于，所说环氧基树脂系还包括溶剂成分，其中所说溶剂成分包括丙二醇乙酸一甲基醚和0到小于约10％的碳酸丙烯。
19．如权利要求16所述的方法，其特征在于，利用365纳米8千瓦的弧光灯，以约3-8psi的光掩模压力、约800-约2000毫焦耳/cm2的能量进行步骤(c)。
20．如权利要求19所述的方法，其特征在于，利用365纳米8千瓦的弧光灯，以约4-6psi的光掩模压力、约1000-约1500毫焦耳/cm2的能量进行步骤(c)。
21．如权利要求16所述的方法，其特征在于，步骤(d)包括烘烤和显影。
22．如权利要求21所述的方法，其特征在于，在约100-140℃的温度下进行烘烤步骤约30-120分钟。
23．如权利要求22所述的方法，其特征在于，在约120-130℃的温度下进行烘烤步骤约30-60分钟。
24．如权利要求21所述的方法，其特征在于，利用碳酸丙烯、γ丁内酯、二甘醇二甲醚或它们的混合物进行显影步骤。
25．如权利要求16所述的方法，其特征在于，在能量约为2-6焦耳/cm2的条件下进行步骤(e)。
26．如权利要求16所述的方法，其特征在于，在约150-190℃的温度下进行步骤(e)约30-120分钟。
27．如权利要求26所述的方法，其特征在于，在约160-180℃的温度下进行步骤(e)约45-90分钟。
28．一种制造电路化结构的方法，包括以下步骤：
(a)在其上有电路的有机基片的至少一个表面上加介质膜，该介质膜在暴露于激光能量时可以形成微通孔；
(b)用激光能量辐射所说介质膜的选定部分，在该部分中形成微通孔；
(c)清洁所说微通孔，去掉激光产生的废物；
(d)在所说激光烧蚀的介质膜上和所说微通孔中溅射金属籽晶层；
(e)在所说金属籽晶层上电镀金属层；及
(f)由步骤(e)中形成的所说金属层形成外部电路。
29．如权利要求28所述的方法，其特征在于，通过层叠施加介质膜。
30．如权利要求28所述的方法，其特征在于，由选自CO2激光器、Nd-YAG激光器和准分子激光器的激光源提供所说激光能量。
CNB981223966A 1998-01-08 1998-12-04 集成制造封装工艺 Expired - Fee Related CN1184869C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US005,182 1987-01-20
US005182 1987-01-20
US09/005,182 US6131279A (en) 1998-01-08 1998-01-08 Integrated manufacturing packaging process

Publications (2)

Publication Number Publication Date
CN1222825A true CN1222825A (zh) 1999-07-14
CN1184869C CN1184869C (zh) 2005-01-12

Family

ID=21714588

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981223966A Expired - Fee Related CN1184869C (zh) 1998-01-08 1998-12-04 集成制造封装工艺

Country Status (5)

Country Link
US (2) US6131279A (zh)
JP (1) JP3197875B2 (zh)
CN (1) CN1184869C (zh)
MY (1) MY123948A (zh)
SG (1) SG75906A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105492967A (zh) * 2014-07-28 2016-04-13 王佐良 单反照相机外接电子取景器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6361923B1 (en) * 1999-08-17 2002-03-26 International Business Machines Corporation Laser ablatable material and its use
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
DE60232473D1 (de) * 2001-03-14 2009-07-09 Ibiden Co Ltd Mehrschichtige Leiterplatte
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
TWI240402B (en) * 2004-05-28 2005-09-21 Via Tech Inc Package substrate without plating bar and a method of forming the same
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4887232B2 (ja) * 2007-07-24 2012-02-29 日東電工株式会社 配線回路基板の製造方法
US20130118794A1 (en) * 2011-11-15 2013-05-16 Bo-Yu Tseng Package Substrate Structure
EP3211976A1 (en) * 2016-02-29 2017-08-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board with antenna structure and method for its production

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US906042A (en) * 1904-03-16 1908-12-08 Howard S Kennedy Die for folding-machines.
US3356786A (en) * 1964-10-07 1967-12-05 Texas Instruments Inc Modular circuit boards
AU506288B2 (en) * 1975-10-20 1979-12-20 Nippon Electric Co., Ltd Printed circuit board
US4554405A (en) * 1982-06-28 1985-11-19 International Business Machines Corporation High density encapsulated wire circuit board
US4581679A (en) * 1983-05-31 1986-04-08 Trw Inc. Multi-element circuit construction
US4535388A (en) * 1984-06-29 1985-08-13 International Business Machines Corporation High density wired module
US4598166A (en) * 1984-08-06 1986-07-01 Gte Communication Systems Corporation High density multi-layer circuit arrangement
US5302494A (en) * 1985-06-10 1994-04-12 The Foxboro Company Multilayer circuit board having microporous layers and process for making same
US4863808A (en) * 1985-09-13 1989-09-05 Gould Inc. Copper-chromium-polyimide composite
US4965218A (en) 1985-10-21 1990-10-23 Itt Corporation Self-aligned gate realignment employing planarizing overetch
ATE56050T1 (de) 1987-04-24 1990-09-15 Siemens Ag Verfahren zur herstellung von leiterplatten.
US4780177A (en) * 1988-02-05 1988-10-25 General Electric Company Excimer laser patterning of a novel resist
US5153987A (en) 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US4943346A (en) 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
US5097593A (en) * 1988-12-16 1992-03-24 International Business Machines Corporation Method of forming a hybrid printed circuit board
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5461203A (en) * 1991-05-06 1995-10-24 International Business Machines Corporation Electronic package including lower water content polyimide film
JPH04348595A (ja) 1991-05-27 1992-12-03 Hitachi Ltd 多層印刷回路基板の修復方法
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
JP2658661B2 (ja) 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
US5268260A (en) * 1991-10-22 1993-12-07 International Business Machines Corporation Photoresist develop and strip solvent compositions and method for their use
US5367764A (en) 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
JP2707903B2 (ja) 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
JPH05218645A (ja) * 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
US5259110A (en) 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5899709A (en) 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
JPH06260757A (ja) * 1993-03-05 1994-09-16 Meikoo:Kk プリント回路板の製造方法
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
WO1995002312A1 (de) 1993-07-07 1995-01-19 Dyconex Patente Ag Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
JPH0745948A (ja) * 1993-07-28 1995-02-14 Ibiden Co Ltd 多層配線板及びその製造方法
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
US5800726A (en) 1995-07-26 1998-09-01 International Business Machines Corporation Selective chemical etching in microelectronics fabrication
US5699613A (en) 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
KR100215846B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체장치의 배선형성방법
JPH09331152A (ja) * 1996-06-11 1997-12-22 Tokuyama Corp 回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105492967A (zh) * 2014-07-28 2016-04-13 王佐良 单反照相机外接电子取景器

Also Published As

Publication number Publication date
US20020078562A1 (en) 2002-06-27
MY123948A (en) 2006-06-30
JPH11289164A (ja) 1999-10-19
CN1184869C (zh) 2005-01-12
US6739048B2 (en) 2004-05-25
SG75906A1 (en) 2000-10-24
US6131279A (en) 2000-10-17
JP3197875B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
US6010956A (en) Process for producing multilayer wiring boards
KR100855530B1 (ko) 다층프린트배선판 및 그 제조방법
CN100387103C (zh) 多层印刷电路板和半导体器件
CN1184869C (zh) 集成制造封装工艺
US6368697B1 (en) Method of manufacturing an interlayer via and a laminate precursor useful for same
US6944945B1 (en) Sequential build circuit board
JPH06275959A (ja) 多層配線基板とその製造方法および両面プリント配線板の製造方法
JPH0936522A (ja) プリント配線板における回路形成方法
US6804881B1 (en) Multilayer circuit board manufacturing process
JP3166442B2 (ja) 多層配線基板およびその製造方法
CN1893765B (zh) 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
CN1291301A (zh) 正性光介电组合物
US6027858A (en) Process for tenting PTH's with PID dry film
JP2778323B2 (ja) プリント配線基板およびその製造方法
JP3080366B2 (ja) 無電解金属めっき法及び回路化構造体
US6759596B1 (en) Sequential build circuit board
US6037096A (en) Film composition and method for a planar surface atop a plated through hole
US6582581B1 (en) Sequential build circuit board plating process
US6225031B1 (en) Process for filling apertures in a circuit board or chip carrier
JP2005057118A (ja) 印刷配線板の製造方法
JPH10275980A (ja) 多層配線板の製造方法、および多層配線板
JP3593351B2 (ja) 多層配線基板の製造方法
JPH07283540A (ja) 多層プリント配線板およびその製造方法
JPH08139452A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050112

Termination date: 20100104