CN1225500A - 半导体产品及其制造方法 - Google Patents

半导体产品及其制造方法 Download PDF

Info

Publication number
CN1225500A
CN1225500A CN98127198A CN98127198A CN1225500A CN 1225500 A CN1225500 A CN 1225500A CN 98127198 A CN98127198 A CN 98127198A CN 98127198 A CN98127198 A CN 98127198A CN 1225500 A CN1225500 A CN 1225500A
Authority
CN
China
Prior art keywords
layer
porous
manufacturing
product according
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98127198A
Other languages
English (en)
Inventor
坂口清文
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1225500A publication Critical patent/CN1225500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

一种半导体产品的制造方法,包括以下步骤:至少在半导体衬底的一个表面上形成含有能够控制导电类型的元素的掺杂层,将掺杂层的表面更改成多孔状态以得到比掺杂层薄的多孔层,在多孔层上形成无孔层以制备第一产品,键合所述第一产品和第二产品以便生产出在其内部具有所述多孔层的多层结构,以及沿所述多孔层分离所述多层结构。

Description

半导体产品及其制造方法
本发明涉及半导体产品的制造方法，该半导体产品适合于用在制备半导体器件，滤波器，光发射器件，微型机械或光学部件，本发明尤其涉及包括将具有多孔层的多层结构分离成二个或多于二个部分的步骤的半导体产品的制造方法。
半导体产品指半导体晶片，半导体衬底和其它半导体部件。为本发明之目的，半导体产品包含那些在其上通过利用其半导体区域来形成或将形成一个或多于一个半导体器件的部件。
某些半导体产品包括形成在绝缘体上的半导体层。这种半导体产品将在下面较详细地讨论。在绝缘体上形成单晶Si半导体层的技术公知为绝缘体上半导体(SOI)技术，其已被许多研究人员进行研究，这是因为其提供了若干的优点，而这些优点是不能通过广泛用于制备普通Si集成电路的体Si衬底获得的。简言之，SOI技术提供的优点有：
(1)较易介质分离和可高度集成；
(2)优良抗辐射；
(3)降低浮置电容，适于高速操作；
(4)能省略阱步骤(well step)；
(5)防止闭锁(latcd-ups)；和
(6)由于可实现半导体薄膜而能生产全耗尽型场效应晶体管。
同时，日本专利申请公开号5-21338和美国专利US 5,371,037提出了包括下面要说明的键合步骤(bonding step)的制造半导体产品的方法。
根据所提出的方法，非单晶半导体层形成在多孔层上并被键合到支撑衬底，其间叠置有绝缘层，随后通过刻蚀去掉多孔层。该方法是独特的和显著的，在于其提供SOI层膜厚的优良均匀性，非常容易减小SOI层晶体缺陷，SOI层良好的表面平滑，不需要特定的昂贵的制造装置，以及在几百埃到10微米之间的宽范围膜厚上可能制造SOI结构。
日本专利申请公开号9-102594提出的制造方法包括通过将能够控制电导率的元素扩散到硅衬底来形成扩散区，在扩散区中形成多孔层，在扩散区中形成无孔单晶层，将其键合到具有插入绝缘层的支撑衬底，随后去掉多孔层。该方法的优点是能够采用相对便宜的非定制电阻衬底(resistance-non-speci fiedsubstrate)以减小制造成本，以及能够通过扩散工艺精确地控制表面上和表面附近元素的浓度(电阻率)。然而，利用上面提出的方法，将消耗一对硅衬底以生产出单SOI晶片，其中一个衬底由于研磨，抛光和刻蚀的结果将完全损失。
因此，日本专利申请公开号7-302889提出的制造SOI晶片的方法不用损失硅衬底。所提出的方法包括：在形成于第一衬底上的多孔层上形成无孔单晶半导体层，将无孔单晶半导体层键合到具有插入绝缘层的第二衬底，沿多孔层在不损坏衬底条件下分离第一和第二衬底，平滑第一衬底的表面并在第一衬底上为再使用形成另一多孔层。借助该方法，笫一衬底在不损坏的情况下进行分离，以便在制造SOI晶片工艺中为显著地减小制造成本和简化制造工艺其能够重复地使用。
但是，本发明的发明人已发现，除非第一衬底总是被分离开以显示相同外形和相同(暴露的)表面状态，再生第一衬底使其可再使用的必须的工艺步骤要求做某些调整。
另外，多孔层和衬底界面上大的凹凸不平能够限制第一衬底的再使用性。
本发明目的是提供以低成本使用再生第一衬底所必须的简单的工艺步骤来制造半导体产品的方法。
本发明另一目的是提供适用于从第二产品上可靠地分离第一衬底并使其在分离之后显示相同外形和相同表面状态的制造半导体产品的方法。
本发明又一目的是提供适用于减小第一衬底在其从第二产品分离之后多孔层/衬底界面上的凹凸不平并使第一衬底可再使用而与其电阻率无关的制造半导体产品的方法。
根据本发明，上述目的和其它目的是通过提供制造半导体产品的方法来实现的，包括步骤：至少在半导体衬底的一个表面上形成包含有能够控制导电类型的元素的掺杂层，更改掺杂层表面为多孔状态以获得比掺杂层薄的多孔层，在多孔层上形成无孔层以预备第一衬底，键合所述第一产品和第二产品以便生产出在其内部具有所述多孔层的多层结构，以及沿着所述多孔层分离所述多层结构。
根据本发明，还提供有半导体产品，其包括半导体衬底，形成在半导体衬底上的单晶半导体层，以及形成在单晶半导体层上的多孔层；
所述单晶半导体层是由外延生长形成的层；
所述多孔层包括多个各自具有彼此不同的多孔性的薄层。
图1A,1B,1BP,1C,1D,1E,1F和1FP是半导体产品实例的剖面图，展示了根据本发明制造方法的不同制造步骤。
图2A,2AP,2B,2C,2D,2E和2EP是半导体产品的剖面图，展示了对照制造方法的不同的制造步骤。
图3是能用于本发明目的的炉内进行的扩散工艺图解说明。
图4是表示根据本发明半导体产品的掺杂层内掺杂物浓度分布图形的曲线。
图5A和5B是根据本发明半导体产品的剖面图，图解说明了分离的不同模式。
图6A,6B,6BP,6C,6D,6E,6F和6FP是半导体产品另一实例的剖面图，展示了根据本发明制造方法的不同制造步骤。
图7和8是表示了在由图1A至1F方法获得的半导体产品上和由图2A至2E比较方法获得的产品上进行评估的某些结果的图表。
图1A,1B,1BP,1C,1D,1E,1F和1FP是半导体产品实例的图解剖面图，展示了根据本发明制造方法的不同制造步骤。
步骤S1中,通过加入能够控制导电类型的元素(下面其称作为掺杂物)而在制备的半导体衬底11的表面上形成掺杂层12(图1A)。
然后在步骤S2中，更改掺杂层12的表面侧为多孔状态，使得形成的多孔层13表现出比掺杂层12的厚度小得多的厚度，由此在多孔层13的下面留下残余掺杂层12A(图1B,1BP)。
之后在步骤S3中，在多孔层13上形成无孔层14，如果需要，在无孔层14上形成绝缘层15(图1C)。
步骤S4中，将现在带有无孔层14的半导体衬底(第一产品)11和分开制备的第二产品16粘在一起。因此，获得了在其内部具有无孔层14的多层结构1。
然后，在步骤S5，多层结构1沿着多孔层13的内部或界面(上或下表面)被分成二部分(图1E)。事实上，图1E表示出多层结构1在多孔层13的内部被分离，使得半导体衬底11和第二产品16两者在由分离产生的各自表面上带有多孔层的残余。
如果需要，在步骤S6中，去掉残余多孔层13生产出SOI衬底2和分开的半导体衬底11，每个具有平坦表面。
与掺杂前半导体衬底(原始晶片)相比，掺杂层12具有面均匀性改善的掺杂物浓度分布，即在图1A至1F水平方向上的均匀性。因此残余掺杂层12A和多孔层13之间的界面IF是高度平坦的。
由于界面IF是平坦的，在去掉残余多孔层13之后半导体衬底11获得了表现出均匀掺杂物浓度的平表面SF。
另一方面，如果SOI衬底2带有分离之后在无孔层14上的残余多孔层13，残余层13就展示均匀的掺杂物浓度和高均匀的平面内多孔性。之后，由于残余多孔层13展示均匀的厚度，其能被有选择地去掉，而不会在无孔底层中导致不均匀的膜厚分布。
另外，由于用作分离层的多孔层13表现出上述的均匀掺杂物浓度和高均匀的平面内多孔性，分离一般沿相同平面发生，不变地给出对半导体衬底11的预定剖面，使得残余多孔层展示出基本上不变的厚度。因此，在相同条件下能够进行去掉残余多孔层的操作，因此适用于批量生产。
而且，通过将掺杂层的表面层更改为多孔状态，其厚度小于掺杂层的厚度，并且沿着该多孔层分离多层结构，能够将第一产品的多孔层/衬底界面上的凹凸不平最小化。该效果将在下面较详细地讨论。
在为单晶晶片生产锭料的过程中，随着固相沿锭料的横向生长，在掺杂物浓度上会出现小的变化。对于普通IC制造工艺，该浓度的变化可忽略不计。
借助将键合的第一和第二产品沿在第一产品上形成的多孔层分离以及分离的Si衬底作为另一第一产品再使用的方法，正如在日本专利申请公开号7-302889所提出的，由于上述晶片表面的掺杂物浓度的变化导致能够在多孔层/衬底界面的界面上产生凹凸不平。例如，在对晶片表面上的多孔层阳极氧化处理的过程中，电流密度变化将局域地改变多孔层的膜厚分布，并且在多孔层/衬底界面上产生凹凸不平。该现象将在参考图2A至2E下作进一步说明。
展示步骤S11的图2A中，21表示单晶衬底，22表示多孔层。参见图2AP,掺杂物浓度在由箭头26和27所标示的位置是不同的，使得掺杂层在这些位置以不同的速率被更改成多孔层，由此作为结果在此处产生不同的水平级。之后，在步骤S12中，形成单晶层23和氧化层24以完成制备第一产品的工艺(图2B)，在步骤S13，第一产品键合到第二产品25(图2C)。此后，在步骤S14，二个产品沿多孔层22分离(图2D)，在步骤S15，从第二产品去掉残余多孔层生产出SOI衬底(图2E)。另一方面，在去掉残余多孔层之后，第一产品显现出存在于多孔层/衬底界面上大约为几百μm至1mm间隔的凹凸不平28(图2EP)。在使用CZ技术的锭料制备工艺中，例如，将产生基本上同轴凹凸不平。除非衬底在去掉多孔层后被过抛光，如果多孔层是通过抛光去掉的，则将留下凹凸不平28。在去掉多孔层后暴露的第一产品的表面不仅显示出这种凹凸不平而且还显示出对应于多孔层微型孔前端剖面的一定程度的微型粗糙度。通过在含氢气氛中进行热处理工艺或者通过并不伴随膜厚减小的表面接触抛光工艺能够去掉微型粗糙度使表面平滑。
但是，由于通过多孔层厚度变化引起凹凸不平，第一衬底最终将表现出显著地凹凸不平，除非其经过表面的平面化处理，否则其将不允许任何的再使用，尽管其可以为第一次再使用而满意地再生。然后，第一衬底不得不通过抛光将其高度减至一定程度为代价来平面化。因此，晶片损失了“由抛光损失厚度和多孔层厚度”的高度。当晶片表现出低于某级的高度时，其将变成缺乏要求的机械强度并在制造工艺时能够断裂。再使用晶片的次数将受到限制。换言之，为了最大次数的再生晶片，应当减少晶片经抛光以去掉凹凸不平的厚度和次数。因此，通过减小晶片表面上掺杂物浓度的局部变化和多孔层/衬底界面上的凹凸不平能够有效地高效率地再生若干次晶片。
根据本发明，利用用于加入能够控制导电类型的掺杂物元素的合适技术，例如扩散，离子注入或外延生长，通过使用适合于使晶片表面上平面内掺杂物浓度均匀化的工艺，可减小多孔层/衬底界面上的凹凸不平。因此，根据本发明，能够有效地减小多孔层/衬底界面上的凹凸不平，使得去掉残余多孔层之后或者在利用含氢气氛中进行的热处理工艺或者表面接触抛光工艺而使微粗糙度光滑使其再生之后，能够立即再使用第一产品。
为本发明目的，只有第一产品的表面层可以更改成表现出高掺杂物浓度的掺杂层，这是因为外延层的结晶性对于其表面上和表面附近的多孔层的结构是很敏感的。由于晶片的剩余底层部分不能实际地用于制造工艺，为了本发明可以使用相对便宜的非定制电阻再生晶片。这里所用的“再生晶片”指通过去掉用在IC工艺中的监控晶片表面层获得的晶片或者是指利用刻蚀或研磨然后抛光表面至适合于IC工艺的一定水平平滑度的表面上带有废弃器件的晶片。这种再生晶片可表现出与普通晶片相同的杂质浓度级和沾染级。
当利用扩散技术形成掺杂层时，扩散层(例如P+层)的扩散能够同时在前表面和后表面上进行。这意味着晶片后表面电阻和正极电阻可为阳极氧化处理而降低，使得电流可以均匀地流在晶片表面上。然后，多孔Si可以以均匀厚度形成在晶片表面上。同样，P+层可以通过离子注入或外延生长形成与扩散技术不同，这两种技术仅能有效处理一侧面晶片，两者都不能用于同时在后表面上形成P+层。另外，尽管它们适用于处理仅仅一侧面的晶片，但它们比扩散技术更加昂贵。因此，扩散技术的优势在于其能够同时处理双侧面并且工艺费用低。
另一方面，外延生长技术优于扩散技术，其能够有效地使第一产品的高度减小最小化，用低缺陷密度平滑表面并跨过膜高度提供均匀掺杂浓度，尽管该工艺比扩散技术昂贵。
因此如上述，根据本发明，多层结构的第一和第二衬底能够沿多孔层在大表面面积上进行分离，使得能够省略常规工艺中使用的刮去第一产品并暴露多孔层的研磨、抛光和刻蚀的工艺步骤，由此极大地减少了整个工艺步骤。
另外，如果第一产品的衬底在制备多层结构的过程中通过研磨或刻蚀从其一侧面逐渐去掉，则衬底的两个侧面就不能有效地用于将其粘到支撑衬底。相反，根据本发明，第一衬底的衬底除表面层之外保留了原始剖面，因此，通过使用第一产品衬底的两个相对侧面并将一对支撑衬底粘接到第一产品衬底的相应侧面，可以同时制备一对多层结构。这种技术将极大地缩短总的制造时间并提高生产率。不用说第一产品的衬底在其从多层结构分离之后能够再使用。
因此，本发明提供了一种以较经济的方式制造半导体产品的方法，其使用在大面积上表现出均匀结晶度的单晶衬底，除了形成在表面上的Si或化合物半导体有源层之外从一侧面衬底去掉表面层以在实际上无缺陷的绝缘层上生产出Si单晶层或化合物半导体单晶层。
另外，本发明提供了一种制造半导体产品的方法，其在制备在透明衬底(透光衬底)上表现出与单晶晶片一样好结晶度的Si或化合物半导体单晶层的生产率、均匀性、可控性及成本方面是杰出的。
另外，本发明提供了一种制造半导体产品的方法，其能够代替用于制备具有SOI结构的LSI的昂贵SOS或SIMOX。
根据本发明，表现出良好结晶度的单晶化合物半导体层能够形成在多孔Si层上，然后转换到具有大表面面积的较便宜得到的绝缘衬底上。因此，化合物半导体层能够形成在绝缘衬底上，使晶格常数的差和热膨胀系统最小化。
能够用于本发明目的的半导体衬底是P型或N型半导体衬底。它可以是具有特殊电阻率的硅衬底，或者作为选择，其可以是较低成本的非定制电阻的硅晶片或再生晶片(这里所用的“再生晶片”指通过去掉用在IC工艺中的监控晶片的表面层所获得的晶片，或者利用刻蚀或抛光并且然后将表面抛光到适合于IC工艺的平滑级而在表面上带有废弃器件的晶片)。
根据本发明，外周边区域的多孔性可以减小，同时中心区域的多孔性可以提高，这是通过综合使用阳极氧化处理和离子注入使得显著地扩张外周边区域增大其体积同时使中心区域较松并因此容易分离实现的。(形成掺杂层)
为本发明目的，要加到硅衬底以控制导电类型的元素(掺杂物)指任何通常用于半导体工艺的元素。表1示出某些这种元素。
表1能够控制导电类型的元素
导电类型  元素
n  P,As,Sb
 p  B
能够用来加入元素的技术包括扩散，离子注入和外延生长。如果扩散方法用于加入元素，从成本观点考虑，最好选择能够将能控制导电类型的元素热扩散到硅衬底的扩散技术。下面的表2示出能用于热扩散这种元素的各种扩散技术。
表2各种用于扩散元素的技术
扩散技术 扩散源 炉子
开管法 POCl3,BN,PH3 扩散炉
涂覆法 涂覆玻璃 扩散炉
掺杂膜的使用 掺杂氧化物(CVDPSG)掺杂多晶Si 扩散炉
屏蔽管法 As(固体)，BCl3PH3，胶囊 扩散炉
在根据本发明在扩散区形成多孔层的同时，多孔层在P型扩散区要比在n型扩散区更容易地形成。表3示出能用于扩散B(硼)的技术，记住这个事实。
表3用于扩散硼的技术
气源 B2H6
液体源 BBr3
固体源 B2O3
固相-固相扩散 CVD膜，BSG，旋涂膜
表3所列技术设计为通过在炉中进行的热处理操作基本上将来自源的元素扩散到硅衬底。
例如，使用旋涂膜的扩散工艺一般按下述的方式进行。
首先，利用旋涂机将B2O3，有机粘结剂和溶剂的混合溶液均匀地涂在硅衬底(硅晶片)上。然后，干燥和烘烤所涂溶液在硅衬底上生产出B2O3膜。之后，将硅衬底置于图3所示的炉中并进行热处理使硼(B)扩散。图3中，301代表炉，302代表衬乇器，而100代表在其相对侧面之一上涂有B2O3膜150的硅衬底。通过在图3所示炉内对其进行大约900℃至1,300℃的热处理，能使硼(B)扩散到硅衬底中。注意，扩散层不仅形成在上述的支承B2O3膜的侧面上，而且还形成在其相对的侧面上，使用形成在邻近硅衬底上的B2O3膜作为扩散源。
当通过下序步骤的阳极氧化处理来形成多孔层时，分别形成在硅衬底二个相对侧面上的扩散层有利于减小与HF溶液的接触电阻。
为了本发明目的，能够控制导电类型并包含在所产生扩散区内的元素浓度通常在5.0×1016/cm3和5.0×1020/cm3之间的范围内，优选在1.0×1017/cm3和2.0×1020/cm3之间，最好在5.0×1017/cm3和1.0×1020/cm3之间，当然最佳选择的浓度要考虑到将表面层更改为多孔层的步骤和要形成在多孔硅层上的外延膜的特性。
为了本发明目的，掺杂层的厚度指下述部分的厚度，在该部分所加掺杂物的浓度要大于掺杂之前半导体衬底中掺杂物的浓度。
当加入相对于n型衬底作为受主杂质的掺杂物时，从表面到PN结平面的深度变成该P型掺杂层的厚度。
类似地，当加入相对于P型衬底作为施主杂质的掺杂物时，从表面到PN结平面的深度变成该n型掺杂层的厚度。
图4示出掺杂物的浓度剖面，其由实验结果获得的所加掺杂物使其与衬底类型相同，为p型或n型。
图4中，实曲线31表示当利用扩散技术加入掺杂物(例如，B)时所获得的掺杂物剖面，虚线32表示当利用外延生长形成掺杂层时获得的掺杂物剖面。图4中，t1代表掺杂层的厚度。从图4可见，用外延生长形成掺杂层可生产出层厚中均匀的掺杂物浓度剖面，因此对于将层更改成多孔状态其是优选的。掺杂层最好应当具有0.2μm和30μm之间的深度，优选为0.2μm和15μm之间。(形成多孔层)
能够用于为本发明目的形成多孔层的技术将在下面扼要说明。例如Si的多孔层在1956年由Uhlir等人在研究电解抛光半导体物体的工艺时进行了讨论(A.Uhlir,Bell Syst.Tech.J.,Vol.35,333(1956))。通过在HF溶液中阳极氧化处理Si衬底能够生产出多孔Si。Unagami等人作为研究结果就阳极氧化处理中Si溶解反应问题提出了报告，在HF溶液中进行的Si的阳极反应要求空穴，反应由下述公式表示(T.Unagami,J.Electrochem.Soc.,Vol.127,476(1980))。
或者
这里e+和e-分别代表空穴和电子，n和λ代表溶解Si原子所需的空穴数。当满足n＞2或λ＞4时可生产出多孔Si。
从上述说明可以认为，P型Si在出现空穴时被更改成多孔Si，而n型Si则不被更改成多孔Si。然而实际上，也能更改n型Si显示出多孔状态。另外，除Si之外例如GaAs半导体也能被更改显示出多孔状态。
根据本发明，通过典型地在HF溶液中阳极氧化处理单晶半导体衬底而能够生产显示单晶特性的多孔层。多孔层显示出海绵状结构，此处具有10-1和10nm之间直径的孔也以在10-1和10nm之间的间隔配置。在单晶半导体衬底的密度一般为2.33g/cm3的同时，通过改变50和20％之间的HF溶液的浓度或者改变电流密度，能够在2.1和0.6g/cm3之间的范围内更改多孔层的密度。因此，多孔层的多孔性是可变的。在将多孔层密度减至低于单晶半导体衬底密度的一半的同时，多孔层将保持单晶特性并且因此通过外延生长而能够在多孔层上形成无孔单晶层。但是，内部孔重排的发生损坏了高于1,000℃温度下加速刻蚀的效果。因此，诸如分子束外延生长，等离子体CVD，降压CVD，光辅助CVD，偏置溅射或液相生长的低温生长技术的使用被认为是优选的。但是，当一般经过低温氧化工艺预先在多孔层的孔壁上形成薄的保护膜时，高温生长技术也是可行的。
由于多孔层包含在内部的大量空隙，其密度就降低到低于单晶半导体衬底密度的一半。换言之，多孔层的表面面积相对于体积大量地增加，因此化学地刻蚀多孔层的速度比刻蚀普通单晶层的速率有显著地增强。
尽管多孔层的机械强度可以依赖于其多孔性变化，但其要低于无孔层的机械强度。例如，具有50％多孔性的多孔层可显示出基本上等于无孔层机械强度一半的机械强度。因此，当具有多孔层的粘结晶片经过压缩、张紧或剪切力时，多孔层将首先损坏。具有高多孔性的多孔层用小的功率就会损坏。
关于具有几个nm到几十nm之间直径的微型空腔形成在体Si中已有报道，密度为1016到1017/cm3，体Si在注入氦或氢之后进行热处理。(例如A.Van Veen,C.C.Griffioen和J.H Evans,Mat.Res,Soc.Symp.Proc.107(1988,Material Res.Soc.Pittsburgh,Penmsylvania)P.449)。近来，利用这种微型空腔作为用于金属杂质的吸气结点正在进行研究。
为了本发明目的，多孔层最好做成其厚度比形成多孔层之前的厚度小。尽管只要满足这个要求对多孔层厚度没有限制，但其优选为0.1μm和29μm之间，最好在0.1μm和14μm之间。
留在多孔层下面没有被更改成多孔状态的无孔掺杂层的厚度优选在0.01μm和29μm之间，最好在0.01μm和10μm之间。
多孔层最好做成包括具有不同多孔性的二个薄层。
形成在多孔层中作为上层的将与随后形成的无孔层相邻接的薄多孔层称为第一多孔层，同时位于第一多孔层下方的另一薄多孔层称为第二多孔层。之后，第一多孔层的多孔性最好比第二多孔层的多孔性低。
具有中间多孔性的另外多孔层可以配置在第一和第二多孔层之间。
第三多孔层可以选择地相对于第二多孔层邻近地形成。然后，第三多孔层显示出来自第二多孔层的多孔性就足够了。
当第一多孔层显示出小于第二多孔层的厚度时能够很容易地分离具有多孔层的多层结构。
由于通过外延生长形成的掺杂层表现出特别均匀的掺杂物浓度，因此优选用这种层使得形成多个多孔层的工艺成为容易和令人满意的工艺。
如上述，根据本发明的半导体产品使得顺序形成的无孔层很容易地分离。
通过将氢，氮或稀有气体的离子注入至少一个多孔层能够使得根据本发明的半导体产品变成容易地分离。
通过预先以注射范围位于多孔层内来注入至少选自稀有气体、氢和氮的元素的离子，根据本发明的半导体产品能使得沿多Si层界面内或界面上的特定深度进行分离。借助这种配置，留在第二衬底上的多孔层将表现出均匀厚度，使得通过使用并不是显著选择性的刻蚀溶液其能够被均匀地去掉。(无孔层)
为了本发明的目的，无孔半导体层可以是单层或多层结构，其能够通过使用至少选择自单晶Si，多晶Si，非晶Si，或者GaAs,InP,GaAsP,GaAlAs,lnAs,AlGaSb,InGaAs,ZnS,CdSe,CdTe,SiGe的化合物半导体和其它化合物半导体材料中的一种来适当地形成。无孔层可以包含预先形成在其中的诸如FET(场效应晶体管)的一个或多个半导体器件。
另一方面，无孔层可以是金属薄膜或碳薄膜，当然不限于此。在整个表面上形成这种薄膜是不必要的，所产生的薄膜可以部分地进行刻蚀。(第一产品)
为了本发明的目的，包括具有多孔层及配置在所述多孔层上的无孔层的第一产品能够通过在形成于半导体衬底中的多孔层上形成无孔层来制备、或者通过在具有无孔层的半导体衬底中形成多孔层来制备。
用于在多孔层上形成无孔半导体层的技术包括诸如降压CVD，等离子体CVD，光辅助CVD和MOCVD(金属-有机物CVD)的CVD方法，以及溅射(包括偏置溅射)，分子束外延生长和液相生长。(第二产品)
为了本发明的目的，根据要制备的半导体产品的应用，其上转换有无孔半导体层的第二产品可以是：例如单晶硅衬底的半导体衬底，通过在半导体衬底的表面上形成诸如氧化物膜(其可以是热氧化物膜)或者氮化物膜的绝缘膜而获得的产品，例如石英玻璃衬底或玻璃衬底的光透射衬底，由金属制成的导电衬底或者由氧化铝制成的电绝缘衬底。(键合)
根据本发明，按照将无孔层定位于多层结构的内部的方式，具有多孔层和无孔层的第一产品键合到第二产品以生产多层结构。为了本发明的目的，具有位于内部的无孔层的多层结构可以是由将第一产品的无孔层直接键合到第二产品获得的结构，或者通过形成在无孔层上的诸如氧化物膜或氮化物膜或其它一些膜的绝缘层而获得的结构。换言之，为了本发明的目的，多层结构指的是从多孔层观察无孔层位于比较靠近第二产品的结构。
如果要与各产品粘在一起的表面是光滑的，通过在室温下将它们相互密接触，则第一产品和第二产品可以相互键合在一起。通过使用诸如阳极耦合，加压或热处理等技术能够提高键合强度。(分离多层结构)
通过更改由加入能够控制扩散区导电类型之元素获得的掺杂层表面层而生产出的多孔层当与其它区域相比时是脆的易碎的，其使得具有这种多孔层的多层结构能够在分离工艺中沿该多孔层容易地可靠地进行分离。
多层结构的分离能够通过：通过在垂直于键合界面的方向拉它，通过在平行于键合界面的方向对其施加剪切应力(例如通过在与键合界面平行的相对方向上移动第一和第二产品，或者围绕中心以相反方向旋转它们)，通过在垂直于键合界面的方向对其施加压力，通过在要分离的区域上施加诸如超声波的波能量，通过从与键合界面平行的键合产品横侧面插入分离工具(例如具有锐利刀刃的刀片)人要分离的区域，通过利用渗入到要分离多孔层的物质的膨胀能，通过热氧化要分离的多孔层并使其膨胀和分离，通过从键合产品横侧面有选择地刻蚀要分离的多孔层，或者通过用激光束辐射能够由离子注入产生微型空腔的层并加热该层使其分离。另一方面，尽管可以利用一些其它的技术进行分离，多层结构能够通过施加脉动热或热应力或者通过软化多孔层进行分离。
下面说明能够用于本发明目的的某些分离技术。(利用流体分离)
通过经窄喷嘴注射压力流体(气体或液体)能够产生用于为本发明目的分离多层结构之多孔层的流体流。“Water Jet”,Vol.1,P.4中说明的水喷技术能用于产生在高压下的类束高速喷流。上述能够用于本发明目的的水喷流可以通过利用高压泵给水加高压(100kgf/cm2到8000kgf/cm2)并使其以高速喷流经窄喷嘴流出而产生，其能够有效地用来切断、处理、去掉由陶瓷、金属、混凝土、树脂、橡胶和/或木质制做的各种物体的表面膜涂层或清洗表面(尽管当物体特别硬时不得不加入抛光剂)。通常，使用水喷流按上述方式去掉部分物体。确切地说，通常使用水喷流去掉物体的要被切断的边缘和/或表面膜涂层或者清洗物体表面。但是，为了本发明的目的，流体的喷流，其可以是水，做成从其横侧面沿着键合产品的键合线来冲击要被分离的区域直到多层结构分离为止。确切地说，喷流首先做成冲击要被分离的在键合产品的横侧面处暴露的区域以及位于靠近它的第一和第二产品的部分。之后，仅仅机械上脆弱的要被分离的区域才被流体的喷流损坏，在各产品保留完好的同时在那个区域进行多层结构的分离。如果要被分离的区域被薄层覆盖并因某些原因未暴露出，则这个薄层能够被喷流去掉或损坏并暴露出要被分离的区域，之后其被喷流去掉。
尽管到此没有有效地利用，通过利用液体喷流冲击键合晶片横侧面上的窄缝隙(凹槽)能够在要分离区域上破坏和分离键合的晶片，使得沿所述脆弱区域将键合产品分开。由于用这种技术既不发生切断又不去掉晶片的一部分，要分离的区域实际上不产生碎片。即使要分离的区域是由不能被流体喷流去掉的材料构成的，其也能够分离，而不需使用抛光剂和产生因分离所导致的表面上的损伤。因此，使用流体喷流的效果并不象由切断或抛光所获得的效果，其可以是一种流体的边缘效果。因此，当键合产品在其横侧面上显示有窄凹槽或缝隙使得流体喷流能够在有效破坏要分离区域的方向上能够对其施加力时，能够期望这个效果。当希望这个效果时，键合产品的横侧面最好表现出不是突起而是凹槽的剖面。
图5A和5B图解示出这个效果。图5A和5B中,901和911表示第一产品,902和912表示第二产品，903和913表示要分离的区域，同时904,914表示半导体层，905和915表示绝缘层，906和916表示键合界面。标记907表示流体喷流，908和918表示将力施加到产品上的力所沿方向。
图5A表示当键合产品的横侧面表现为凹槽剖面时，通过流体喷流将力施加到键合产品的力所沿方向。力以能有效加宽凹槽的方向作用，并由此分离键合的产品。另一方面，图5B表示当键合产品的横侧面表现为突出剖面时，通过流体喷流将力施加到键合产品的力所沿方向，由于力不是以能有效分离键合产品的方向作用，产品将不会发生分离，除非由其它的某些手段使要分离的区域损坏或去掉。
如果要分离的区域被薄层覆盖并因某些原因不暴露出，这种薄层能够通过喷流去掉或损坏，该喷流施加能有效加宽凹槽的力使要分离的区域暴露，然后其被喷流损坏以成功地分离产品。为了不损失的接收流体喷流，凹槽最好具有不小于喷流剖面的缝隙。考虑到这样的事实，即各个用于制造半导体产品的第一和第二产品具有不大于1.0mm的厚度，一般在0.7和0.8mm之间，使得当键合时总厚度不大于2.0mm并且凹槽将表现出大约为这个厚度之半的宽度，因此流体喷流最好表现出具有不大于1.0mm直径的剖面。在实际应用中，使用具有直径约0.1mm的流体喷流将是可行的。
产生流体喷流经过的喷嘴可以是圆形剖面或其它的外形。可以使用长方形类狭缝喷嘴。从这种喷嘴将产生很平坦的流体喷流。
根据要分离区域的类型、喷流要作用到的键合晶片横表面的剖面及其它因子可以适当地选择产生流体喷流的参数。该参数包括，最重要的是喷流压力，喷流的扫描速度，喷嘴直径(基本上等于流体喷流的直径)，喷嘴剖面，喷嘴和要分离区域之间的距离，以及流体的流速率。
在实际分离工艺中，通过沿键合界面扫描喷嘴，在与键合界面平行的方向冲击横侧面，或者另一方面，通过以喷嘴平行移动键合产品，同时固定不变地保持液体喷流，能够分离这二个晶片。此外另一方面，流体喷流可做成扫描拉引从作为喷嘴的中心延伸的扇区，或者当键合产品为通常情况下的盘形剖面时，键合晶片可以围绕其中心旋转，同时也固定不变地保持液体喷流。如果需要，键合界面和喷嘴可以在移出公共平面的偏移位置配置，使得流体喷流可以以给定角度冲击要分离的区域。扫描流体喷流的模式也可以不局限于上面的说明。由于流体喷流具有很小剖面并以基本上与键合晶片表面平行的方向前行，有几千kgf/cm2的高压喷流将实际上不会作用在晶片上这通过矢量分析可容易理解。通过流体喷流作用在键合产品上的力最多为几g，因此不会损伤产品。
用于产生喷流的流体可不必要是水。能用于本发明目的的流体材料包括乙醇，有机溶剂，诸如氢氟酸和硝酸的酸，诸如氢氧化钾的碱，以及能够有选择地刻蚀要分离区域的液体物质，和诸如空气，氮气、二氧化碳和稀有气体的气体物质。也可以使用能刻蚀要分离区域的气体或等离子体。当使用水时，最好为纯水或超纯水，如果分离产品的操作加入到半导体制造工艺中，则这些水中的杂质金属和颗粒已经几乎完全地去掉，当然也可使用普通水产生适于完全低温工艺的水喷流，并且在该操作之后要完全地清洗这些晶片。(利用氧化作用分离)
通过利用多孔Si增强氧化作用现象，多孔Si层可以从晶片的外周边氧化。之后，多孔Si层沿外周边比在中心膨胀大以产生这样的效果，即沿着外周边好象有若干楔块被均匀地同时地压入多孔Si层，以制造出仅仅承受内部压力的多孔Si层，以便键合的晶片仅仅通过在整个面积上的多孔Si层分裂开。由于多孔Si层通常被在外周边区域平坦的无孔层覆盖因此其不得不沿外周边区域或者在键合工艺之前或之后沿边缘被暴露出。当氧化键合的产品时，由于多孔Si层巨大的表面面积，增强的氧化作用就从多孔Si层的外周边区域开始。随着Si被氧化成SiO2，其体积膨胀成原来的2.27倍。因此，当多孔性小于56％时，氧化多孔Si层将继续膨胀。氧化作用在中心区域以较小程度发生，氧化多孔Si层体积的膨胀在晶片外周边区域内将是较显著的。其结果将与当若干楔块被均匀地同时地从边缘压入多孔Si层并仅仅制造承受内部压力的多孔Si层和变成分离时所产生的效果相同。另外，由于氧化是沿着晶片周边均匀地进行的，随着分离从外周边向中心均匀地进行，后者彼此将分离。
因此，由于多孔Si层增强氧化作用、多孔Si层体积膨胀及多孔Si层脆弱性的综合效果，仅仅是多孔Si层能够做成通过利用以很高均匀性进行的并通常用于普通Si-IC工艺的氧化操作来以良好控制方式承受内部压力以分离键合的晶片。(利用加热进行分离)
为本发明的目的，通过全部加热键合的产品在其中产生热应力，利用多孔Si层在结构上是脆弱的，能够沿脆弱多孔Si层分离键合的产品。
由于键合产品是多层结构，如果施加外部压力分离多孔Si层，则沿着机械上较脆弱的界面部分或者机械上较脆弱的某些其它区域可以分离键合产品。另一方面，通过用或不用某些邻近区域来加热多孔Si层昙以软化和/或施加热应力于多孔Si层，利用多孔Si层结构上是脆弱的，能够成功地沿着多孔Si层来分离键合产品。
另一方面，可利用激光引起键合产品的特定层吸收激光能量并在不加热整个键合产品时变热。通过用波长为适合于被多孔Si层以及可被或不被其邻接层吸收的激光束来辐射，可以局部地加热和分离多孔Si层。(利用电能量分离)
通过使电流流过多孔Si层或其附近，多孔Si层能够快速加热产生热应力并分离出键合产品。确切地说，通过去掉SiO2，在晶片的末端暴露出掺杂层，并且晶片被正电极和负电极夹紧，该正电极和负电极仅在边缘接触晶片，使得为分离该晶片沿掺杂层流过电流。(去掉多孔层)
在分离了由沿多孔层键合第一和第二产品获得的多层结构之后，如果有的话留在分离的半导体衬底(为第二产品)上的残余多孔Si层能够通过利用多孔层机械上是脆弱的并具有巨大的表面面积来有选择地去掉。能用于有选择地去掉残余多孔层的方法包括诸如研磨、抛光和精研的机械方法，使用刻蚀溶剂的化学刻蚀，化学干燥刻蚀和离子刻蚀(例如反应离子刻蚀)。
能用于有选择地湿刻蚀多孔层的刻蚀溶剂包括49％氢氟酸和30％过氧化氢混合物的溶液，加有乙醇的氢氟酸溶液，加有乙醇和过氧化氢的氢氟酸溶液，有或没有其中加乙醇或过氧化氢的缓冲氢氟酸溶液，加有乙醇和过氧化氢的缓冲氢氟酸溶液，以及氢氟酸、硝酸和乙酸混合物的溶液。
在有选择地去掉多孔层之后，由在第二产品上转换无孔层获得的半导体产品(SOI衬底)可以在含氢气氛中热处理以改善无孔层的平滑度。
另一方面，尤其当留在第二产品无孔层上的残余多孔层比1μm还薄时，通过热处理可以简单地将多孔层转换到无孔状态(作为去掉残余多孔层的方法)。
留在半导体衬底残余掺杂层上的残余多孔层可以象第二产品上残余多孔层一样处理以生产出平滑的无孔表面。
另一方面，半导体衬底和/或第二产品上的残余多孔层能够通过抛光或精研去掉。
实例1
下面通过参考图1A到1F详细说明本发明的实例1。首先，利用扩散工艺或外延生长工艺(图1A，步骤S1)在Si单晶衬底11的主表面上形成P+层12。接着，更改主表面为深度小于P+层12厚度的多孔状态以生产P+多孔Si层13(图1B步骤S2)。多孔Si层形成的速率依赖于衬底的P+浓度。
至少无孔层14形成在P+多孔Si层12以生产完成第一产品。无孔层14是由选自单晶Si，多晶Si，非晶Si，金属膜，化合物半导体薄膜和超导薄膜的材料做成。其可以由诸如MOSFET晶体管的器件结构构成。从键合界面的界面级能够从有源层分离的观点看，SiO2最好形成为最外层。步骤S3是用于将SiO2绝缘层15形成在表面上最上层的步骤(图1C)。之后，在步骤S4，笫一产品的表面成为与第二产品16的表面密接触(图1D)。此后，通过阳极处理键合或压力贴合以及(如果需要的话)热处理或将它们全部组合可以加强这两个产品的键合效果。
当淀积单晶Si时，在通过热氧化于单晶Si表面上形成氧化硅之后，两个产品最好键合起来。第二产品可以选自Si衬底，带有在其上形成有氧化硅膜的Si衬底，一般由玻璃二氧化硅做成的透光衬底和蓝宝石衬底，当然其不只局限于此，其可以是任何其键合表面要足够平坦和光滑的其它合适产品。图1D表示用叠置其中的绝缘层15键合的第一和第二产品，当然，当多孔层14不是由Si做成或者第二产品不是Si衬底时可以省略绝缘层15。
当键合时，绝缘叠层可以夹在第一和第二产品之间以生产出三重结构。
当无孔层由外延地生长单晶硅或其它某些材料制成时，该单晶Si或其它某些材料是通过包含在外延生长步骤中或者在后续步骤中使用热处理的工艺生产的，则多孔Si层的内部孔能够重排并变成关闭以损害刻蚀多孔层操作的效果。但是，通过一般在200℃和700℃之间的温度最初热处理多孔Si层以在孔的内壁上形成薄氧化膜(同时保持多孔层的单结晶性)，以便在结构上稳定多孔层并防止发生可能的重排上述问题可能避免。
下面说明的技术能够用于形成具有最小缺陷的外延硅膜。
在多孔硅层保持单结晶结构的同时，由于多孔硅层表面上无数的孔导致在外延硅膜中能够发生缺陷。但是，通过用单晶硅覆盖多孔硅层的最上表面，可以消除这种缺陷。
这能够通过在含氢气氛中热处理多孔硅层来实现。作为使用氢的热处理结果，将发生多孔硅层表面上某些硅原子封闭暴露到表面的多孔硅层孔的迁移现象。热处理优选在500℃和1300℃之间、最好在900℃和1300℃之间进行。
另一方面，通过使含有硅原子的源气体以很低的速率流入成膜室和也以很低的速率生产硅膜，能够封闭暴露到多孔硅层表面上的孔。
当在孔内壁上形成薄氧化膜后形成了外延硅膜和最外部孔封闭时，单晶硅就优选从多孔硅层的最上表面暴露出。为了本发明的目的，通过将多孔硅层最上表面(此处已经在孔内壁上形成了薄氧化膜)浸入诸如氢氟酸的酸溶液中并且去掉形成在最上表面上的薄氧化物膜，能够暴露出单晶硅。
然后，尽管可以使用其它技术，利用上述所列各种分离技术，通过多孔硅层13的内部或上部或下部表面两个键合的产品可以相互分离(图1E，步骤S5)。
此后，有选择地去掉残余多孔硅层13。当无孔层是由单晶Si构成时，要选择包括下列溶液的至少一种溶液，即用于刻蚀Si的普通刻蚀溶液，用于有选择地刻蚀多孔硅的氢氟酸溶液，由将至少为乙醇或过氧化氢加入氢氟酸获得的混合液，缓冲氢氟酸溶液或者由将至少为乙醇或过氧化氢加入缓冲氢氟酸溶液获得的混合溶液，使用所选择的溶液，仅将多孔硅层13经过非电解湿法化学刻蚀，使得形成在第一产品多孔层上的膜可保留在第二产品上。正如上述，由于多孔硅层巨大的表面面积，利用用于刻蚀硅的普通刻蚀溶液，仅仅能有选择地刻蚀多孔硅。另一方面，通过选择性抛光，使用无孔薄膜层14作为抛光抑制层，可以去掉多孔硅层13。
当化合物半导体层形成在多孔硅层上时，利用对Si要比对化合物半导体刻蚀速率高的刻蚀溶液，仅仅是多孔硅层13被化学刻蚀，结果使得单晶化合物半导体层14的薄膜可留在第二产品上。另一方面，通过选择性抛光，使用单晶化合物半导体层14作为抛光抑制层，可以去掉多孔硅层13。
图1F图解示出根据本发明方法获得的半导体产品。诸如单晶Si薄膜14的无孔薄膜平坦地均匀地形成在第二产品16上以覆盖晶片的整个表面，并表现出大的表面面积。当绝缘体衬底用于第二产品16时，所获得的半导体衬底能有利地用于制备绝缘的和隔离的电子器件。
残余多孔硅层从Si单晶衬底11去掉。表面反映出原始多孔Si/衬底界面的剖面并因此基本上是平坦的。但是，该表面表现出可归因于多孔硅层微细孔的微型粗糙度。如果表面的平坦度不能接收，则衬底11在其作为Si单晶衬底11成为第一产品或第二产品重新使用之前要经过平滑处理工艺。实例2
这个实例能够通过部分地更改实例1得到。这将通过参考图6A到6F说明。
首先，Si的掺杂层12外延地生长在半导体衬底11的表面上(图6A步骤S1)。
然后，掺杂层12从表面转变成多孔状态以生产多孔硅层。注意，通过更改将掺杂层12转变成多孔状态的条件，可形成各自具有不同的多孔性的至少两个多孔硅薄层33,43。靠近在随后步骤形成的无孔层14配置的薄层33最好是比另一薄层43的多孔性要低(图6B，步骤S2)。
如果需要多孔硅层13孔的壁表面在200℃和700℃之间的温度下氧化。
另外如果需要，多孔硅层13表面上的氧化物膜在含氢气氛下在500℃和1300℃之间的温度下去掉并热处理。随后，通过相同或相异外延生长来形成单晶半导体层14。
如果需要，在无孔层14的表面上形成绝缘层(图6C步骤S2)，然后将表面键合到第二产品16的无孔层14上(图6D，步骤S4)。
然后通过上述所列的任何技术分离所得到的多层结构(图6步骤S5)。由于在这个实例中多孔层包括多个各自具有不同的多孔性的子层33、34，分离这两个产品将是比较容易的，并且可有利地使用使流体喷流冲击多层结构横侧面(边缘)的技术。实例3
这个实例可通过部分地更改实例1或2获得。
确切地说，将选自氢、氮或稀有气体元素的离子注入到多孔层13界面中或上部或下部的界面，以产生能够提供微型气泡的层。该多孔层13包括单层或多个子层。
注入离子的操作可以在形成无孔层14之前或之后进行。
在通过离子注入形成能够提供微型气泡的层之后，当经过热处理工艺时，气泡生长多层结构通过自身分离。实例4
通过在第一产品的两个相对侧面上进行参考实例1到3的上述处理步骤，将一对第二产品分别键合到第一产品的相对侧面并沿各自多孔层将两个第二产品从第一产品分离以同时生产一对半导体产品来实现本实例。
之后将残余多孔Si从第一产品的Si单晶衬底去掉。如果表面的平坦度是不可接收的，则衬底在其作为Si单晶衬底成为第一产品或第二产品再使用之前要经过平滑工艺处理。
两个第二半导体产品可以不是由相同材料做成，也不具有相同的厚度。形成在第一产品相对侧面上的无孔薄膜可以不是由相同材料做成，也不具有相同厚度。例子1
在非定制电阻单晶Si衬底的表面上利用扩散方法形成10μm厚度的具有5×1017到1×1020/cm3硼浓度的P+高浓度层。通过使用扩散方法形成P+高浓度层的工艺按下述方式进行。首先，通过将B2O3溶入溶剂获得的溶液利用旋涂技术涂在Si衬底的主表面上。然后，通过在140℃下烘烤衬底去除溶剂。然后将所得衬底放在扩散炉中进行所谓推进扩散工艺，保持炉管内部达1150℃达24小时，以生产出P+高浓度层。在去掉涂膜之后，在HF溶液中从高密度表面侧阳极处理该层。
阳极氧化处理在下列条件下进行
电流密度：7(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：7(分钟)
多孔Si层厚度：8μm
衬底然后在400℃的氧气气氛氧化1小时。氧化处理结果，多孔Si层孔的内壁被热氧化膜覆盖。然后，单晶Si通过CVD(化学气相淀积)按下述条件在多孔Si层上以0.3μm/分钟的速率外延生长。由于在外延生长初始阶段多孔Si层的表面于100％氢气氛中暴露在1000℃的高热处理温度下，因此暴露在表面的孔被填充为平坦的表面。
源气体：SiH2Cl2/H2
气体流速：0.5/180升/分钟
气体压力：80乇
温度：950℃
生长速率：0.3μm/分钟
然后，通过热氧化在外延Si层的表面上形成SiO2层以生产成品第一产品。之后，将SiO2层表面与另一Si衬底(第二产品)表面密接触，并且在1000℃下热处理这两个产品1小时。
当沿着键合晶片的边沿将直径为0.2mm的水喷流注射到楔形缝隙时，它们沿多孔Si层被分离成两个晶片。
随后，通过选择性刻蚀，使用不断搅动的49％(体积)的氢氟酸，31％(体积)的过氧化氢和水的混合溶液，来去掉留在第二产品上的残余多孔Si层。单晶Si留下未刻蚀，而多孔Si被选择性刻蚀全部去掉，其利用单晶Si作为刻蚀阻挡层。
刻蚀溶液刻蚀无孔Si单晶的速率R1很低，相对于刻蚀多孔层的速率R2的比率R1/R2小于10-5使得刻蚀无孔层和减小其膜厚度(几十埃)的效果在实际上是可忽略的。
因此，单晶Si层形成在氧化硅膜上达到0.2μm的厚度以生产出成品半导体产品。在分布于产品的整个表面上的100个点观察形成的单晶Si的膜厚，发现其均匀度为201nm±4nm。
另外，在100％氢气1100℃下热处理获得的半导体产品1小时。通过原子力显微镜评估表面粗糙度，发现在50μm见方区域中表面粗糙度的均方根大约为0.2nm，其可与商业上可得Si晶片的表面粗糙度相比。
当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加的结晶缺陷被引入Si层，保持了优良的结晶性。
当在外延Si层上没有形成氧化物膜时得到类似的结果。另外，当在第二产品上形成氧化物膜时得到类似的结果。
同时，通过选择性刻蚀，使用不断搅动的49％氢氟酸、30％过氧化氢和水的混合溶液还能去掉留在单晶Si衬底上的多孔Si。单晶Si留下未刻蚀，而多孔Si则通过选择性刻蚀、利用单晶Si作为刻蚀阻挡层而全部去掉。因此，在形成P+高浓度层的扩散工艺中有可能再使用之作为另一第一产品的单晶Si衬底或者在接触工艺中再使用作为另一第二产品。
归因于微型孔的单晶Si衬底表面上的微型粗糙度可以通过在再使用之前在氢气中以1100℃热处理该衬底1小时而去掉。但是，如果衬底再使用作为另一第一产品的Si衬底，则这种平滑工艺可以是不需要的，这是因为，当暴露到表面的多孔Si层的孔在预先烘烤操作期间被封闭时，其要经过表面平滑工艺处理，该预先烘烤操作是在外延生长工艺前在氢气中进行的。
通过平滑归因于微型孔的微型粗糙度操作，使用表面接触抛光技术，可以替换上述氢气中的热处理。
第一产品Si衬底表面粗糙度的均方根在50μm见方区域的微小区域中小于10nm，其表面在去掉多孔层之后在荧光光线下于很大的面积上或者在晶片的整个表面上视觉上是镜面平滑的。为了比较的目的，除了用多孔层形成在具有5×1018/cm3杂质浓度的P+晶片上和不形成附加掺杂层之外，按照下列本例的步骤，为第一产品制备类似Si衬底。之后，第一产品Si衬底表面粗糙度的均方根在50μm见方区域的微小区域内小于10nm，但在荧光光线下在很大面积上，或者在晶片的整个表面上，在去掉多孔层之后，视觉上观察到起伏。图7示出这两个样品的所观察到的表面。
当本例第一产品的Si衬底和用于比较目的制备的第一产品的Si衬底都经过上述氢退火处理工艺时，在去掉多孔层之后，本例第一产品的Si衬底表面粗糙度的均方根在50μm见方区域的微型区域内小于0.2nm，其表面在荧光光线下于很大面积上或者于晶片的整个表面上视觉上是镜面光滑的，而比较样品的第一产品Si衬底表面粗糙度的均方根在50μm见方区域的微型区域内小于0.2nm，但在荧光光线下于很大面积上或者于晶片的整个表面上视觉上观察到起伏。图5A和5B示出这两个样品的观察到的表面。例子2
除了使用下述阳极氧化处理条件之外，按例子1制备样品。
在非定制电阻的单晶Si衬底的表面上，利用扩散方法形成厚度为10μm的具有5×1017到1×1020/cm3硼浓度的P+高浓度层，并且该P+高浓度层随后经过按下述条件进行的阳极氧化处理工艺。第一阶段：
电流密度：7(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：5(分钟)
第一多孔Si层厚度：6μm第二阶段：
电流密度：30(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：100(秒)
第二多孔Si层厚度：3μm
作为使用不同电流密度的结果，第一多孔Si层的多孔性低于第二多孔Si层的多孔性。
之后，将衬底在氧气气氛400℃下氧化1小时，以用热氧化物膜覆盖多孔Si层孔的内壁。随后，将以0.3μm/分钟的速率外延生长单晶Si，其是在上述例1条件下通过CVD(化学气相淀积)生长在多孔Si层上的。之后，通过热氧化作用在外延Si层的表面上形成厚度为200nm的SiO2层，以生产出成品第一产品。
然后，将SiO2层表面与另一Si衬底(第二产品)的表面密接触，并且在1000℃下热处理这两个产品1小时。
当具有直径为0.2mm的水喷流沿键合晶片的边缘注射入楔形缝隙时，它们沿多孔Si层分离成两个晶片。
随后，通过选择性刻蚀，使用不断搅拌的49％氢氟酸、30％过氧化氢和水的混合溶液来去掉留在第二产品上的残余多孔Si层。单晶Si留下未刻蚀，而多孔Si通过选择性刻蚀，利用单晶Si作为刻蚀阻挡层而全部去掉。
刻蚀溶液刻蚀无孔Si单晶的速率R1很低，相对刻蚀多孔层速率R2的比率小于10-5，使得刻蚀无孔层和减小其膜厚(几十埃)的效果实际上可忽略不计。
因此，在氧化硅膜上形成厚度为0.2μm的单晶Si层以生产成品半导体产品。在分布于产品整个表面的100个点上观察形成的单晶Si层的膜厚，发现其达到201nm±4nm的均匀度。
另外，在氢气中1100℃下热处理所获得的半导体产品1小时。通过原子力显微镜评估表面粗糙度，发现在50μm见方区域内表面粗糙度的均方值约为0.2nm，其可与商业上获得的Si晶片表面粗糙度相比。
当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加的结晶缺陷被引入Si层，保持了优良的结晶性。
当在外延Si层上没有形成氧化物膜时能获得类似的结果。另外，当在第二产品上形成氧化物膜时能获得类似的结果。
同时，通过选择性刻蚀，使用不断搅拌的49％氢氟酸、30％过氧化氢和水的混合溶液还可去掉留在第一产品上的多孔Si。单晶Si留下未刻蚀，而通过选择性刻蚀，利用单晶Si作为刻蚀阻挡层来全部地去掉多孔Si。因此，在扩散工艺中有可能再使用它以形成作为另一第一产品的单晶Si衬底或者在接触工艺中作为另一第二产品的P+高浓度层。
归因于微型孔的单晶Si衬底表面上的微型粗糙度通过在再使用它之前于氢气中1100℃下热处理衬底1小时而去掉。然而，如果衬底再使用为另一第一产品的Si衬底，则上述平滑工艺可是不必要的，这是因为当暴露到表面的多孔Si层的孔在先于处延生长工艺之前于氢气中进行预烘烤操作期间被封闭时其要经过表面平滑工艺。
上述氢气中热处理可以被使用表面接触抛光技术平滑归因于微型孔的表面粗糙度的操作所替换。
当在微型区域和大的面积上在去掉多孔Si之后观察第一产品Si衬底和由氢气处理的Si衬底的表面粗糙度时，获得了类似于例1中的结果。例子3
再生于例1中的单晶Si衬底用作制备第一产品的单晶Si衬底，并且按例1生产半导体产品。
确切地说，在于例1中将第一产品从第二产品分离之后，第一产品上的残余多孔Si通过选择性刻蚀去掉以得到再生的衬底。然后按例1中将再生的单晶Si衬底用于制备半导体产品。
作为使用再生衬底的结果，所得半导体产品表现出膜厚的均匀性，其可与通过在刻蚀多孔Si之后使用新衬底获得的半导体产品相比，还表现出在50μm见方区域内表面粗糙度的均方根，其可与在氢气气氛中1100℃下热处理1小时之后例1半导体产品相比。当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加晶体缺陷被引入Si层和保持优良结晶性。
当观察第一产品Si衬底和氢气处理的Si衬底在微型区域内和在大的区域上在去掉多孔Si之后的表面粗糙度时，可获得与例1类似的结果。例子4
除使用下述阳极氧化处理条件之外，按例1制备样品。
利用扩散方法在非定制电阻单晶Si衬底的表面上形成厚度为16μm具有5×1017到1×1020/cm3硼浓度的P+高浓度层。通过使用扩散方法形成P+高浓度层的工艺根据下述方法进行。首先，将Si衬底放在炉管中，将N2气引入用于起气泡的含有BBr3的液体扩散源。之后，所产生的气体引入具有(N2+O2)的运载气体的炉管。通过保持炉管内温度1050℃达64小时来形成B2O3层。此后，该衬底经过所谓进入(drive-in)扩散工艺，保持炉管内部至1150℃达24小时，以便生产出P+高浓度层。第一阶段：
电流密度：7(mA·cm-2)
阳极处理溶液HF∶H2O∶C2H5OH=1∶1∶1
持续时间：11(分钟)
第一多孔Si层厚度：12μm第二阶段：
电流密度：20(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：3(分钟)
第二多孔Si层厚度：3μm
作为使用不同电流密度的结果，第一多孔Si层的多孔性低于第二多孔Si层的多孔性。
通过按照例1中所说明的工艺制造半导体产品。所键合的晶片然后沿第二多孔Si层分离成两个晶片。
本例中，所形成的单晶Si层的膜厚表现出201nm±4nm的均匀度。所获得的半导体产品在50μm见方区域内的表面粗糙度均方根在氢气气氛1100℃下热处理1小时之后约为0.2nm。在通过透射电子显微镜观察半导体产品的剖面时，发现没有附加结晶缺陷被引入Si层并保持了优良结晶性。
当在去掉多孔Si之后观察第一产品Si衬底和经氢气处理Si衬底在微型区域和较大面积上的表面粗糙度时，得到与例1类似的结果。例子5
除了采用下列条件之外，按例1制备半导体产品。
1)外延Si层(厚度)：2.05μm
2)在外延Si层上热氧化物膜：0.1μm
3)第二产品：在表面上带有1.9μmSiO2层的Si衬底
4)键合：两个产品的表面暴露到氮等离子体(以改善键合强度)，使其接触在一起并在400℃下退火10小时。
本例中，在氧化硅膜上形成厚度约2μm的单晶Si层以生产出成品半导体产品。
所形成的单晶Si层的膜厚表现出2.00nm±0.04μm的均匀度。所得到的半导体产品在50μm见方区域上的表面粗糙度均方根在于氢气气氛1100℃下热处理1小时之后约为0.2nm。当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加结晶缺陷被引入Si层以及保持了优良的结晶性。
当在去掉多孔Si之后于微型区域和大的面积上观察第一产品Si衬底和由氢处理Si衬底的表面粗糙度时，可获得类似于例1的结果。例子6
除了采用下述条件之外，按例1制备半导体产品。
1)第二产品，石英衬底
2)键合：两个产品的表面暴露到氮等离子体，使之接触在一起并且于200℃下退火24小时。
3)在氢气中热处理：键合的产品然后在氢气中900℃下热处理2小时。通过原子力显微镜评估表面粗糙度，发现所得半导体产品在50μm见方区域内表面粗糙度的均方根约为0.2nm，其可与商业上得到的Si晶片相比。
所形成单晶Si层的膜厚表现出2.01nm±0.04nm的均匀度，其与例1对应物相同。当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加结晶缺陷被引入Si层并且保持了优良结晶性。
当在去掉多孔Si之后在微型区域和大的面积上观察第一产品Si衬底和由氢气处理Si衬底的表面粗糙度时，可得到类似于例1的结果。例子7
利用扩散方法在非定制电阻单晶Si衬底的表面上形成厚度为10μm的具有5×1017到1×1020/cm3硼浓度的P+高浓度层。通过使用扩散方法形成P+高浓度层的工艺以下述方式进行。首先，将Si衬底放置于炉管中并且将用于起气泡的N2气引入含有BBr3的液体扩散源。然后，将所产生的气体引入具有运载气体(N2+O2)的炉管中。通过保持炉管内温度1050℃达64小时来形成B2O3层。此后，该衬底经过所谓进入扩散工艺，保持炉管内部为1150℃达24小时，以生产出P+高浓度层。在去掉涂膜之后，该层在HF溶液中从高密度表面一侧进行阳极处理。
电流密度：7(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：7(分钟)
第一多孔Si层厚度：8μm
该衬底然后在氧气气氛中400℃下氧化1小时。氧化作用的结果多孔Si层孔内壁被热氧化物膜覆盖。之后，在多孔Si层上通过MOCVD(金属有机化学气相淀积)按下述条件将单晶GaAs进行外延生长到1μm。
源气体：TMG/AsH3/H2
气体压力：80乇
温度：700℃
因此制备了成品第一产品。GaAs层的表面与另一Si衬底的表面密接触。(第二产品)
当具有直径为0.2mm的水喷流沿着键合晶片的边缘注射入楔形缝隙时，它们沿着多孔Si层被分离成两个晶片。
随后，通过刻蚀，在110℃使用下述的混合溶液去掉留在第二产品上的残余多孔Si层。该混合溶液为：1,2-乙二胺+邻苯二酚+水(到17ml∶3g∶8ml的比例)。单晶GaAs留下未刻蚀，而多孔Si则通过选择性刻蚀，利用单晶GaAs作为刻蚀阻挡层全部去掉。
刻蚀溶液刻蚀无孔GaAs单晶的速率很低，使得刻蚀无孔层和减小其膜厚(几十埃)的效果实际上忽略不计。
因此，在硅衬底上形成厚度达1μm的单晶GaAs层以生产出成品半导体产品。在分布于产品整个表面的100个点观察形成的单晶GaAs层的膜厚，发现其达到1μm±29.8nm的均匀性。
当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加的晶体缺陷被引入GaAs层并且保持了优良的结晶性。
当具有氧化物膜的Si衬底用作支撑衬底时，类似的GaAs层形成在绝缘膜上。
同时，留在第一产品上的多孔Si通过选择性刻蚀，使用49％氢氟酸，30％过氧化氢和水的混合溶液并且其不断搅拌而去掉。单晶Si留下未刻蚀，而多孔Si则通过选择性刻蚀，利用单晶Si作为刻蚀阻挡层全部去掉。因此，有可能在P+高浓度层上进行的扩散工艺中作为另一第一产品的单晶Si衬底或者在键合工艺中作为另一第二产品而再使用之。
通过在再使用其之前于氢气中1100℃下热处理该衬底达1小时，可以去掉归因于微型孔的单晶Si衬底表面上的微型粗糙度。但是，如果该衬底再使用作为另一第一产品Si衬底，则这种平滑工艺可以是不必要的，这是因为当暴露到表面的多孔Si的孔在先于外延生长工艺之前于氢气中进行的预先烘烤操作期间被封闭时，其经过了表面平滑工艺。
通过平滑归因于微型孔的微型粗糙度的操作，使用表面接触抛光技术，可以代替前述的氢气中的热处理。
当在去掉多孔Si之后于微型区域和大的面积上观察第一产品Si衬底和由氢气处理的Si衬底的表面粗糙度时，得到类似于例1的结果。例子8
利用扩散方法在非定制电阻单晶Si底的表面上形成厚度为10μm具有5×1017到1×1020/cm3硼浓度的P+高浓度层。通过使用扩散方法形成P+高浓度层的工艺按下述方式进行。首先，将Si衬底放置在炉管中并且将用于起气泡的N2气引入含有BBr3的液体扩散源。然后，将生产的气体引入带有运载气体(N2+O2)的炉管中。通过保持炉管内温度1050℃达64小时来形成B2O3层。此后，该衬底经过所谓进入扩散工艺，保持炉管内部1150℃达24小时以生产P+高浓度层。在去掉涂膜之后，P+高浓度层也同时形成在后表面上。该衬底在HF溶液中从高密度前表面侧阳极处理。
电流密度：7(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：7(分钟)
第一多孔Si层厚度：8μm
然后该衬底在氧气气氛中400℃下氧化1小时。氧化作用的结果，多孔Si层孔内壁被热氧化物膜覆盖。然后，在多孔Si层上通过MOCVD(金属有机化学气相淀积)将单晶InP外延生长到1μm。
将InP层表面与另一石英衬底(第二产品)的表面密接触并在200℃下退火10小时。
当具有直径为0.2mm的水喷流沿键合晶片的边缘注射到楔形缝隙上时，它们沿着多孔Si层离成两个晶片。
随后，通过刻蚀，使用不断搅拌的49％氢氟酸，30％过氧化氢和水的混合溶液，来去掉留在第二产品上的残余多孔Si层。单晶InP留下未刻蚀，而多孔Si则通过选择性刻蚀，利用单晶InP作为刻蚀阻挡层而全部去掉。
刻蚀溶液刻蚀无孔InP单晶的速率很低，使得刻蚀无孔层和减小其膜厚(几十埃)的效果实际上忽略不计。因此，在石英衬底上形成厚度为1μm的单晶InP层以生产出成品半导体产品。在分布于产品整个表面上100个点处观察形成的单晶InP层的膜厚，发现其达到1μm±29.8mm的均匀性。
通过透射电子显微镜观察半导体产品的剖面，发现没有附加结晶缺陷被引入InP层且保持优良结晶性。
同时，通过选择性刻蚀，使用不断搅拌的49％氢氟酸、30％过氧化氢和水的混合溶液也可去掉留在第一产品上的多孔Si。单晶Si留下未刻蚀，而多孔Si则通过选择性刻蚀，利用单晶Si作为刻蚀阻挡层而全部去掉。因此，在P+高浓度层上进行的扩散工艺中，有可能再使用它作为另一第一产品的单晶Si衬底。
通过在氢气中1100℃下在再使用它之前热处理衬底可以去掉归因于微型孔引起的单晶Si衬底表面上的微型粗糙度。但是，如果衬底再使用作为另一第一产品的Si衬底，则这种平滑工艺可以是不必要的，这是因为当暴露到表面的多孔Si层的孔在氢气中先于外延生长工艺进行的预先烘烤操作期间被封闭时，它要经过表面平滑工艺。
通过平滑归因于微型孔的微型粗糙度，使用表面接触抛光技术的操作，可以代替氢气中进行的上述热处理。
在去掉多孔Si之后在微型区域和大的面积上观察第一产品Si衬底和由氢气处理的Si衬底的表面粗糙度时，得到类似于例1的结果。例子9
本例中，单晶Si衬底的两侧面经过与例1中在单晶Si衬底一侧面上进行的工艺相同以制备第一产品，一对第二产品键合到第一产品的对应侧面，其然后沿着对应多孔层分离以同时生产一对半导体产品。
每个所得半导体产品表现出在刻蚀多孔Si之后与例1所得半导体产品相比拟的膜厚均匀性，表现出在氢气气氛中1100℃下热处理1小时之后与例1半导体产品相比拟的50μm见方区域内表面粗糙度的均方根。当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加结晶缺陷引入Si层并且保持了优良结晶性。
当在去掉多孔Si之后在微型区域和大的面积上观察第一产品Si衬底和由氢气处理的Si衬底的表面粗糙度时，可得到类似于例1的结果。例子10
按下述条件在非定制电阻单晶Si衬底的表面上形成厚度为10μm带有5×1018/cm3硼浓度的P+高浓度外延Si层。
气体：SiH2Cl2/B2H6/H2
温度：1150℃
压力：760乇
生长速率：1μm/分钟
随后，该衬底在HF溶液中从高密度前表面一侧进行阳极处理。
电流密度：7(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：7(分钟)
第一多孔Si厚度：8μm
该衬底然后在氧气气氛中400℃下氧化处理1小时。氧化作用的结果多孔Si层孔的内壁由热氧化物膜覆盖。然后，在多孔Si层上通过CVD(化学气相淀积)按下述条件以0.3μm/分钟使单晶Si外延地生长。在外延生长工艺之前，多孔Si层的表面在100％H2于1080℃下进行热处理以填充表面上的孔和生产出平滑表面。
源气体：SiH2Cl2/H2
气体流速率：0.5/180升/分钟
气体压力：80乇
温度：950℃
生长速率：0.3μm/分钟
然后通过热氧化作用在外延生长Si层的表面上形成SiO2层以生产成品第一产品。之后将SiO2层的表面与另一Si衬底(第二产品)的表面密接触，并且在1000℃下热处理这两个产品1小时。
当具有直径为0.2mm的水喷流沿着键合晶片的边缘注射到楔形缝隙上时，它们沿着多孔Si层分离成两个晶片。
随后，通过选择性刻蚀，使用不断搅拌的49％氢氟酸、30％过氧化氢和水的混合溶液来去掉留在第二产品上的残余多孔Si层。单晶Si留下未刻蚀，而多孔Si通过选择性刻蚀，利用单晶Si作为刻蚀阻挡层来全部去掉。
刻蚀溶液刻蚀无孔Si单晶的速率R1很低，相对于刻蚀多孔层速率R2的比率小到10-5，使得刻蚀无孔层和减小其膜厚(几十埃)的效果实际上可忽略不计。
因此，在氧化硅膜上形成厚度达0.2μm的单晶Si层以生产出成品半导体产品。在分布于产品的整个表面上的100个点观察所形成的单晶Si层的膜厚，发现其达到201nm±4nm的均匀性。
另外，所获得半导体产品在氢气中1100℃下热处理1小时。通过原子力显微镜评估表面粗糙度，发现在50μm见方区域内表面粗糙度的均方根约为0.2nm其可与商业上获得的Si晶片相比拟。
当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加结晶缺陷被引入Si层并且保持了优良的结晶性。
当在外延Si层上没有形成氧化物膜时可获得类似结果。而且当在第二产品上形成氧化物膜时可得到类似的结果。
同时，通过选择性刻蚀，使用不断搅拌的49％氢氟酸、30％过氧化氢和水的混合溶液也可去掉留在第一产品上的多孔Si。单晶Si留下未刻蚀，而多孔Si则通过选择性刻蚀、利用单晶Si作为刻蚀阻挡层而全部去掉。因此，在P+高浓度层上形成的外延生长工艺中有可能再使用它作为另一第一产品单晶Si衬底或者在键合工艺中作为另一第二产品。
通过在氢气中1100℃中在再使用它之前热处理衬底达1小时，可以去掉归因于微型孔的单晶Si衬底表面上的微型粗糙度。但是，如果再使用该衬底作为另一第一产品的Si衬底，则这种平滑工艺可以是不必要的，这是因为当暴露到表面的多孔Si层的孔在先于外延生长工艺之前于氢气中进行的预先烘烤操作期间被封闭时，它要经过表面的平滑工艺。
通过平滑归因于微型孔的微型粗糙度和使用表面接触抛光技术操作，可以代替氢气中上述热处理。
当在去掉多孔Si之后于微型区域和大的面积上观察第一产品的Si衬底和由氢处理的Si衬底的表面粗糙度时，可得到例1的类似结果。例子11
在非定制电阻单晶Si衬底的表面上形成SiO2层。SiO2层用作随后的离子注入工艺中的表面保护膜，用于防止发生任何可能的表面粗糙度。然后，通过按下述条件下进行的离子注入工艺中来注入B+离子。
能量：200KeV
剂量：1×1016cm-2
该衬底然后在1150℃下热处理达24小时，以复合通过离子注入和扩散硼离子引起的损坏。结果，在衬底表面上形成厚度为10μm的具有5×1018/cm3硼浓度的掺杂层。在去掉表面SiO2层后，该衬底在HF溶液中从高密度前表面一侧按下述阳极处理条件进行阳极处理。
电流密度：7(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：7(分钟)
第一多孔Si层厚度：8μm
该衬底然后在氧气气氛中400℃下氧化处理1小时。氧化作用的结果，多孔Si层孔的内壁被热氧化物膜覆盖。然后，在多孔Si层上通过CVD(化学气相淀积)按下述条件以0.3μm/分钟速率使单晶Si外延生长。随着在预先外延生长步骤中多孔Si层的表面暴露到H2，因此表面上的孔被填充生产出光滑的表面。
源气体：SiH2Cl2/H2
气体流速率：0.5/180升/分钟
气体压力：80乇
温度：950℃
生长速率：0.3μm/分钟
然后，在外延生长的Si层表面上通过热氧化作用形成SiO2层以生产出成品第一产品。
然后，将SiO2层的表面与另一Si衬底(第二产品)的表面密接触，并将这两个产品在1000℃下热处理1小时。
当具有直径为0.2mm的水喷流沿着键合晶片边缘注射到楔形缝隙时，它们沿着多孔Si层分离成两个晶片。
随后，通过选择性刻蚀，使用不断搅拌的49％氢氟酸，30％过氧化氢和水的混合溶液来去掉留在第二产品上的残余多孔Si层。单晶Si留下未刻蚀，而多孔Si则通过选择性刻蚀，利用单晶Si作为刻蚀阻挡层而全部去掉。
刻蚀溶液刻蚀无孔Si单晶的速率R1很低，相对于刻蚀多孔层的速率R2的比率小到10-5，使得刻蚀无孔层和减小其膜厚(几十埃)的效果实际上忽略不计。
因此，在氧化硅膜上形成厚度为0.2μm的单晶Si层以生产出成品半导体产品。在分布于产品的整个表面上的100个点观察形成的单晶Si层的膜厚，发现其达到201nm±4nm的均匀性。
另外，所得半导体产品在氢气中1100℃下热处理1小时。通过原子力显微镜评价表面粗糙度，发现50μm见方区域内表面粗糙度的均方根约为0.2nm，其可与商业获得的Si晶片相比。
当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加结晶缺陷被引入Si层并保持优良结晶性。
当在外延Si层上没有形成氧化物膜时可获得类似的结果。而且当在第二产品上形成氧化物膜可得到类似的结果。
同时，通过选择性刻蚀，使用不断搅拌的49％氢氟酸、30％过氧化氢和水的混合溶液还可去掉留在第一产品上的多孔Si。单晶Si留下未刻蚀，而多孔Si则通过选择性刻蚀、利用单晶Si作为刻蚀阻挡层而全部去掉。因此，在形成P+高浓度层的注入工艺中有可能再使用它作为另一第一产品的单晶Si衬底或者在键合工艺中作为另一第二产品。
在再使用它之前通过于氢气中1100℃下热处理衬底1小时可以去掉归因于微型孔的单晶Si衬底表面上的微型粗糙度。但是，如果该衬底再使用作为另一第一产品的Si衬底，则这种平滑工艺可以不必要，这是因为，当暴露到表面的多孔Si层的孔在先于外延生长工艺于氢气中进行的预先烘烤操作期间被封闭时，它要经过表面平滑工艺。
通过平滑归因于微型孔的微型粗糙度，即使用表面接触抛光技术的操作，可以代替氢气中的上述热处理。
当在去掉多孔Si后在微型区域和大的面积上观察第一产品的Si衬底和氢处理的Si衬底的表面粗糙度，可获得类似于例1的结果。
对于上述的每个例子，用于外延生长的CVD工艺能被MBE，溅射，液相生长或其它一些合适的技术替代。另外，用于选择性刻蚀多孔Si的溶液并不仅局限于上述的49％氢氟酸、30％过氧化氢和水的混合溶液，其可以被氢氟酸，加有乙醇的氢氟酸溶液，加有乙醇和过氧化氢的氢氟酸溶液，加有或没加有乙醇或过氧化氢的缓冲氢氟酸溶液，加有乙醇和过氧化氢的缓冲氢氟酸溶液，或者氢氟酸，硝酸和乙酸混合的溶液替代，这是因为多孔Si层具有巨大的孔表面面积。
另外，上述例子中用于分离键合产品的水喷流的使用可以被使用压缩，拉紧或剪切力的机械工艺，通过氧化作用从周边膨胀多孔Si层和将内力加到多孔Si层的工艺，脉动加热多孔Si层和将热应力加到多孔Si层的工艺，或者软化多孔Si层的工艺代替。为了通过氧化作用分离晶片，在1000℃下热氧化作用是可行的。为了通过加热分离晶片，可推荐使用具有500到1000W输出水平的CO2激光脉冲的辐射。至于通过电流分离晶片，最好可使用10到100A的脉冲电流。
为本发明目的，在不脱离本发明范围的情况下，可以适当地更改任何其它的步骤。例子12
通过外延生长在P型单晶Si衬底的表面上按下述外延生长条件形成具有5×1018/cm3硼浓度的厚度为10μm的P+层。
源气体：SiHCl3/H2/B2H6
气体流速率：10g/分钟/45shm/60sccm(1％)
气体压力：760乇
温度：1100℃
生长速率：3.3μm/分钟
然后，该衬底随后经过按下述阳极处理进行的阳极氧化处理工艺，以生产出包括两个具有不同多孔性薄层的多孔层。第一阶段
电流密度：7(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：5(分钟)
第一多孔Si层的厚度：6μm第二阶段：
电流密度：30(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：100(秒)
第二多孔Si层的厚度：3μm
作为使用不同电流密度的结果，第一多孔Si层的多孔性低于第二多孔Si层的多孔性。
然后，在氧气气氛中400℃下氧化该衬底1小时以用热氧化物膜覆盖多孔Si层孔的内壁。随后，在通过HF溶液从多孔层表面去掉热氧化物膜之后，将单晶Si按下述条件在多孔Si层上通过CVD法以0.3μm/分钟的速率外延地生长。随着多孔Si层的表面在1000℃下热处理，表面的孔被填充以生产出光滑的表面。
源气体：SiH2Cl2/H2
气体流速率：0.5/180升/分钟
气体压力：80乇
温度：950℃
生长速率：0.3μm/分钟
然后，通过热氧化作用在外延Si层的表面上形成厚度为200nm的SiO2层以生产成品第一产品。
然后，将SiO2层的表面与另一Si衬底(第二产品)的Si表面密接触，并且将这两个产品在1000℃下热处理1小时。
当具有直径为0.2mm的水喷流沿键合晶片的边缘注射到楔形缝隙时，它们沿具有较高多孔性的多孔Si层分离成两个晶片。
随后，通过选择性刻蚀，使用不断搅拌的49％氢氟酸，30％过氧化氢和水的混合溶液去掉具有较低多孔性和被留在第二产品上的残余多孔Si层。转换的单晶Si留下未刻蚀，而多孔Si则通过选择性刻蚀，利用单晶Si层作为刻蚀阻挡层而全部去掉。
因此，在二氧化硅上形成厚度0.2μm的单晶Si层以生产成品半导体产品。在分布于产品的整个表面上的100个点观察形成的单晶Si层的膜厚，发现其达到201nm±4nm的均匀性。
另外，所得半导体产品在100％氢气中1100℃下热处理1小时。通过原子力显微镜评估表面粗糙度，发现50μm见方区域内表面粗糙度的均方根约为0.2nm，其可与商业获得的Si晶片相比。
当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加结晶缺陷被引入Si并且保持了优良结晶性。
同时，通过选择性刻蚀，使用不断搅拌的49％氢氟酸，30％过氧化氢和水的混合溶液，也可去掉具有较高多孔性和留在单晶Si衬底上的多孔Si。单晶Si留下未刻蚀，而多孔Si则通过选择性刻蚀，利用外延生长的P+型掺杂层作为刻蚀阻挡层而全部去掉。
随着P型单晶Si衬底在其上进行没有转变成多孔状态和厚约1μm的外延生长P+型掺杂层，它在相同条件下经过另一外延生长工艺，以生产出厚度约为9μm的附加P+型层(硼浓度：5×1018/cm3)，使得在P+型单晶Si衬底上的整个P+层的总厚度为10μm，其与第一P+层的厚度相同。因此，通过重复相同工艺，可得到第二SOI晶片。
至于在去掉多孔层后第一Si衬底上的残余P+层的表面粗糙度，在50μm见方区域的微型区域内小于10nm，并且该表面在荧光光线下在大的面积或者在晶片的整个表面上视觉上是镜面光滑的。例子13
除了使用下述阳极处理条件之外，半导体产品按例1中制备。通过外延生长，在P型单晶Si衬底的表面上按例12形成厚度为16μm具有硼浓度5×1018/cm3的P+层。第一阶段
电流密度：7(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：11(分钟)
第一多孔Si层厚度：12μm第二阶段：
电流密度：20(mA·cm-2)
阳极处理溶液：HF∶H2O∶C2H5OH=1∶1∶1
持续时间：3(分钟)
第二多孔Si层厚度：3μm
使用不同电流密度的结果，第一多孔Si层的多孔性低于第二多孔Si层的多孔性。
随后，借助外延生长，按例12进行键合和分离来制备半导体产品。
发现在本例中获得的单晶Si层的膜厚在刻蚀操作之后达到201nm±4μm的均匀性。在氢气中1100℃下热处理获得的半导体产品1小时之后，评估半导体产品的表面粗糙度发现，在50μm平方面积内表面粗糙度的均方根约为0.2nm。当通过透射电子显微镜观察半导体产品的剖面时，发现没有附加结晶缺陷被引入Si层并且保持了优良结晶性。
随着P型单晶Si衬底在其上进行还没有转变为多孔状态和约为1μm厚度的外延生长P型掺杂层时，其经过在相同条件下的另一外延生长工艺以生产出厚度约9μm的附加P+型层(硼浓度：5×1018/cm3)，使得P型单晶Si衬底上的整个P型层总厚度为10μm，其与第一P+层的厚度相同。因此，通过重复相同工艺，得到第二SOI晶片。
正如上面详细所述，根据本发明，提供有一种制造半导体产品的方法，其在多孔层和衬底的界面上基本上没有凹凸不平，其在提高了再生产率情况下能从配对衬底可靠地分离。借助根据本发明的方法，能够以低成本制造半导体产品。

Claims (46)

1．一种半导体产品的制造方法，包括步骤：在半导体衬底的至少一个表面上形成包含有能够控制导电类型的元素的掺杂层，更改掺杂层的表面为多孔状态以得到比掺杂层薄的多孔层，在多孔层上形成无孔层以制备第一产品，键合所述第一产品和第二产品以便生产出在其内部具有所述多孔层的多层结构，和将所述多层结构沿所述多孔层进行分离。
2．根据权利要求1的半导体产品的制造方法，还包括将分离的第一产品再使用作为用于制造另一半导体产品的所述半导体衬底的步骤。
3．根据权利要求1的半导体产品的制造方法，还包括将分离的第一产品再使用作为用于制造另一半导体产品的所述第二产品的步骤。
4．根据权利要求1的半导体产品的制造方法，其中所述掺杂层和所述多孔层形成在所述半导体衬底两相对表面的每个表面上，并且随后在每个所述多孔层上形成所述无孔层。
5．根据权利要求1的半导体产品的制造方法，其中所述能够控制导电类型的元素能够将所述掺杂层的导电类型控制成n型。
6．根据权利要求5的半导体产品的制造方法，其中所述能够控制导电类型的元素选自P,As和Sb。
7．根据权利要求1的半导体产品的制造方法，其中所述能够控制导电类型的元素能够将所述掺杂层的导电类型控制成P型。
8．根据权利要求7的半导体产品的制造方法，其中所述能够控制导电类型的元素是B。
9．根据权利要求1的半导体产品的制造方法，所述掺杂层是通过扩散工艺形成的。
10．根据权利要求1的半导体产品的制造方法，其中所述掺杂层是通过外延生长工艺形成的。
11．根据权利要求9或10的半导体产品的制造方法，其中所述能够控制导电类型的元素是通过使用气体作为源供给的。
12．根据权利要求9或10的半导体产品的制造方法，其中所述能够控制导电类型的元素是通过使用液体作为源供给的。
13．根据权利要求9或10的半导体产品的制造方法，其中所述能够控制导电类型的元素是通过使用固体作为源供给的。
14．根据权利要求1的半导体产品的制造方法，其中多个多孔层具有彼此不同的多孔性形成在所述掺杂层中。
15．根据权利要求1的半导体产品的制造方法，其中所述多孔层包括具有不同多孔性且将一个迭放在另一个上以形成多层的第一和第二多孔层，其中靠近所述无孔层放置的第一多孔薄层具有较低多孔性。
16．根据权利要求1的半导体产品的制造方法，其中所述掺杂层包括通过外延生长形成的外延层，并且所述多孔层形成在外延层中。
17．根据权利要求16的半导体产品的制造方法，其中所述多孔层包括多个具有彼此不同多孔性的多孔层。
18．根据权利要求14或17的半导体产品的制造方法，其中所述多层结构是在具有较高多孔性的多孔层界面内或/和界面上分离的。
19．根据权利要求1的半导体产品的制造方法，其中包含在所述掺杂层中能够控制导电类型的所述元素的浓度被控制在5.0×1016/cm3和5.0×1020/cm3之间的范围内。
20．根据权利要求1的半导体产品的制造方法，其中包含在所述掺杂层中能够控制导电类型的所述元素的浓度被控制在1.0×1017/cm3和2.0×1020/cm3之间的范围内。
21．根据权利要求1的半导体产品的制造方法，其中包含在所述掺杂层中能够控制导电类型的所述元素的浓度被控制在5.0×1017/cm3和1.0×1020/cm3之间的范围内。
22．根据权利要求1的半导体产品的制造方法，其中通过将外力施加到所述多孔层来分离所述多层结构。
23．根据权利要求22的半导体产品的制造方法，其中通过在与其表面垂直的方向将压力施加到所述多层结构、通过在与其表面垂直的方向拉它和/或将剪切力施加于它来施加所述力。
24．根据权利要求1的半导体产品的制造方法，其中通过在所述多层结构的周边暴露多孔硅并且随后氧化该多层结构来分离所述多层结构。
25．根据权利要求1的半导体产品的制造方法，其中通过加热所述多层结构来分离所述多层结构。
26．根据权利要求25的半导体产品的制造方法，其中所述多层结构全部地加热。
27．根据权利要求25的半导体产品的制造方法，其中所述多层结构部分地加热。
28．根据权利要求27的半导体产品的制造方法，其中所述多层结构利用激光或电流来加热。
29．根据权利要求28的半导体产品的制造方法，其中所述激光是二氧化碳激光。
30．根据权利要求1的半导体产品的制造方法，其中所述多层结构通过流体流束吹向所述多层结构的端面分离。
31．根据权利要求1的半导体产品的制造方法，其中所述无孔层是单晶硅层。
32．根据权利要求31的半导体产品的制造方法，其中氧化硅层形成在所述单晶硅层上。
33．根据权利要求1的半导体产品的制造方法，其中所述无孔层是单晶化合物半导体层。
34．根据权利要求4的半导体产品的制造方法，其中一对第二产品分别键合到所述第一产品的相对表面。
35．根据权利要求1至3任何一项的半导体产品的制造方法，还包括去掉留在所述分离的半导体衬底上和/或在所述分离的第二产品上的残余多孔层的步骤。
36．根据权利要求35的半导体产品的制造方法，其中所述去掉步骤是刻蚀所述残余多孔层的步骤。
37．根据权利要求35的半导体产品的制造方法，其中所述去掉步骤是在含氢还原气氛中热处理所述残余多孔层的步骤。
38．根据权利要求35的半导体产品的制造方法，其中刻蚀所述残余多孔层，随后在含氢还原气氛中热处理所述分离的半导体衬底和/或所述分离的第二产品。
39．根据权利要求1至3任何一项的半导体产品的制造方法，其中平滑所述分离的半导体衬底的表面和/或所述分离的第二产品的表面。
40．根据权利要求35的半导体产品的制造方法，其中通过将所述残余多孔层浸入氢氟酸，至少加有乙醇或过氧化氢的氢氟酸溶液，缓冲氢氟酸或者至少加有乙醇或过氧化氢的缓冲氢氟酸溶液来进行所述去掉步骤。
41．根据权利要求35的半导体产品的制造方法，其中通过使用所述无孔层作为阻挡层选择地抛光所述多孔层来进行所述去掉步骤。
42．根据权利要求1的半导体产品的制造方法，其中所述键合步骤是将所述产品做成相互密接触的步骤。
43．根据权利要求1的半导体产品的制造方法，其中通过阳极键合，加压，热处理或任何这些方法的组合来进行所述键合步骤。
44．一种半导体产品，包括半导体衬底，形成在半导体衬底上的单晶半导体层，以及形成在单晶半导体层上的多孔层；
所述单晶半导体层是通过外延生长形成的层；
所述多孔层包括多个具有彼此不同多孔性的层。
45．根据权利要求44的半导体产品，其中通过将由外延生长形成的所述层的表面层转变成多孔状态来获得所述多孔层，以使得所述多孔层具有的厚度小于由外延生长形成的所述层的厚度。
46．根据权利要求44的半导体产品，还包括能够从所述半导体衬底分离的无孔层。
CN98127198A 1997-12-26 1998-12-25 半导体产品及其制造方法 Pending CN1225500A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36109197 1997-12-26
JP361091/97 1997-12-26

Publications (1)

Publication Number Publication Date
CN1225500A true CN1225500A (zh) 1999-08-11

Family

ID=18472162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98127198A Pending CN1225500A (zh) 1997-12-26 1998-12-25 半导体产品及其制造方法

Country Status (5)

Country Link
US (2) US6306729B1 (zh)
EP (1) EP0926709A3 (zh)
KR (1) KR100283373B1 (zh)
CN (1) CN1225500A (zh)
TW (1) TW424330B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394563C (zh) * 2003-09-17 2008-06-11 索尼株式会社 制作薄膜半导体器件的工艺以及液晶显示器
CN102832177A (zh) * 2011-06-15 2012-12-19 国际商业机器公司 用于从基部基底受控地移除半导体器件层的方法

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG68035A1 (en) 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
DE19958803C1 (de) * 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
JP3957038B2 (ja) * 2000-11-28 2007-08-08 シャープ株式会社 半導体基板及びその作製方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US7011864B2 (en) * 2001-09-04 2006-03-14 Tokyo Electron Limited Film forming apparatus and film forming method
WO2003036377A1 (en) * 2001-10-23 2003-05-01 Samsung Electronics Co., Ltd. A etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US7309620B2 (en) * 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
US6727524B2 (en) * 2002-03-22 2004-04-27 Kulite Semiconductor Products, Inc. P-n junction structure
FR2843826B1 (fr) * 2002-08-26 2006-12-22 Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
KR100854856B1 (ko) 2002-08-26 2008-08-28 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
WO2004019404A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
FR2843827B1 (fr) * 2002-08-26 2005-05-27 Recyclage mecanique d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
US7224035B1 (en) * 2002-10-07 2007-05-29 Zyvex Corporation Apparatus and fabrication methods for incorporating sub-millimeter, high-resistivity mechanical components with low-resistivity conductors while maintaining electrical isolation therebetween
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
JP2006520088A (ja) * 2002-12-04 2006-08-31 ズス・マイクロテック・リソグラフィ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 接着される基板を前処理するための方法および装置
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
US6911367B2 (en) * 2003-04-18 2005-06-28 Micron Technology, Inc. Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
EP1620583A4 (en) * 2003-05-06 2009-04-22 Canon Kk SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, LUMINOUS DIODE AND MANUFACTURING METHOD THEREFOR
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
US7169620B2 (en) * 2003-09-30 2007-01-30 Intel Corporation Method of reducing the surface roughness of spin coated polymer films
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
JP3767864B2 (ja) * 2004-02-16 2006-04-19 ローム株式会社 メサ型半導体装置の製法
FR2870988B1 (fr) * 2004-06-01 2006-08-11 Michel Bruel Procede de realisation d'une structure multi-couches comportant, en profondeur, une couche de separation
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP4950047B2 (ja) * 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
US7314513B1 (en) 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
WO2006033451A1 (en) * 2004-09-24 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100634528B1 (ko) * 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법
WO2007037787A1 (en) * 2005-05-09 2007-04-05 Vesta Research, Ltd. Porous silicon particles
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
KR100790869B1 (ko) * 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
KR20090028581A (ko) * 2006-05-31 2009-03-18 코닝 인코포레이티드 박막 광기전 구조 및 그 제조 방법
JP2008010818A (ja) * 2006-06-01 2008-01-17 Sumitomo Electric Ind Ltd 基板、基板検査方法、素子および基板の製造方法
US20080135827A1 (en) * 2006-09-25 2008-06-12 Stmicroelectronics Crolles 2 Sas MIM transistor
JP5171016B2 (ja) 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
TWI495141B (zh) * 2008-08-01 2015-08-01 Epistar Corp 晶圓發光結構之形成方法及光源產生裝置
US20110024876A1 (en) * 2009-07-31 2011-02-03 Epir Technologies, Inc. Creation of thin group ii-vi monocrystalline layers by ion cutting techniques
JP2011103409A (ja) * 2009-11-11 2011-05-26 Sumco Corp ウェーハ貼り合わせ方法
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
DE102011050136A1 (de) 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
TW201237963A (en) * 2011-03-08 2012-09-16 Univ Nat Chiao Tung Method of semiconductor manufacturing process
US8841207B2 (en) * 2011-04-08 2014-09-23 Lux Material Co., Ltd. Reusable substrates for electronic device fabrication and methods thereof
US8883612B2 (en) * 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
WO2013130914A1 (en) * 2012-02-29 2013-09-06 Solexel, Inc. Structures and methods for high efficiency compound semiconductor solar cells
WO2013138286A1 (en) * 2012-03-13 2013-09-19 W.L. Gore & Associates, Inc. Venting array and manufacturing method
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
US20150050816A1 (en) * 2013-08-19 2015-02-19 Korea Atomic Energy Research Institute Method of electrochemically preparing silicon film
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
CN103794471A (zh) * 2014-01-14 2014-05-14 上海新储集成电路有限公司 一种化合物半导体衬底的制备方法
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
US10290533B2 (en) 2015-03-17 2019-05-14 Globalwafers Co., Ltd. Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US10332782B2 (en) 2015-06-01 2019-06-25 Globalwafers Co., Ltd. Method of manufacturing silicon germanium-on-insulator
US10304722B2 (en) 2015-06-01 2019-05-28 Globalwafers Co., Ltd. Method of manufacturing semiconductor-on-insulator
US9679772B2 (en) * 2015-10-15 2017-06-13 International Business Machines Corporation Method for handling thin brittle films
CN115763496A (zh) 2016-10-26 2023-03-07 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
US10784348B2 (en) * 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
CN113745248B (zh) * 2021-08-23 2023-10-10 Tcl华星光电技术有限公司 显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121112A (en) 1905-08-29 2000-09-19 Canon Kabushiki Kaisha Fabrication method for semiconductor substrate
DE69133359T2 (de) 1990-08-03 2004-12-16 Canon K.K. Verfahren zur Herstellung eines SOI-Substrats
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
EP1347505A3 (en) * 1991-02-15 2004-10-20 Canon Kabushiki Kaisha Method of preparing semiconductor member using an etching solution
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3297600B2 (ja) 1995-08-02 2002-07-02 キヤノン株式会社 半導体基板の作製方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
SG55413A1 (en) 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
EP0851513B1 (en) 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6143628A (en) 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394563C (zh) * 2003-09-17 2008-06-11 索尼株式会社 制作薄膜半导体器件的工艺以及液晶显示器
CN102832177A (zh) * 2011-06-15 2012-12-19 国际商业机器公司 用于从基部基底受控地移除半导体器件层的方法
CN102832177B (zh) * 2011-06-15 2015-02-25 国际商业机器公司 用于从基部基底受控地移除半导体器件层的方法

Also Published As

Publication number Publication date
US20020068419A1 (en) 2002-06-06
KR100283373B1 (ko) 2001-04-02
EP0926709A3 (en) 2000-08-30
KR19990063517A (ko) 1999-07-26
US6306729B1 (en) 2001-10-23
EP0926709A2 (en) 1999-06-30
TW424330B (en) 2001-03-01
US6429095B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
CN1225500A (zh) 半导体产品及其制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1135601C (zh) 半导体衬底的制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1272684A (zh) 衬底及其制造方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1076861C (zh) 半导体衬底及其制造方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
US6597039B2 (en) Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
CN1249531A (zh) 半导体衬底的制造工艺
CN1082720C (zh) 半导体基片及其制造方法
CN1157762C (zh) 组合元件的分离方法和制作一种半导体基底的方法
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1127120C (zh) 半导体衬底及其制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1200560A (zh) 半导体衬底及其制作方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication