CN1226707A - 含有hr状态的高速缓存相关协议 - Google Patents

Abstract

本发明描述了一种在数据处理系统中保持高速缓存相关的高速缓存和方法。根据该方法,第一数据项存储在第一个高速缓存中并与指示该第一数据项的地址的一地址标记相关联。在第一高速缓存中的一相关指示器被设置为第一状态,如果在相关指示器被设置为第一状态的时候,第一高速缓存检测到一与由地址标记指示的地址相关联的在所述互连部件上的数据传送,则与地址标记相关联地存储第二数据项到第一高速缓存中。另外,修改相关指示器至第二状态。

Description

含有HR状态的高速缓存相关协议

本发明一般涉及一种用于数据处理的系统和方法，具体地涉及一种用于在多处理器数据处理系统中保持高速缓存相关的系统和方法。而更具体地，本发明涉及一种改进的用于多处理器数据处理系统的高速缓存相关协议，该协议至少包括一个状态，虽然该状态表示无效数据，但能从该状态转换到另一状态，从该另一状态中数据能够通过干预发送。

在常规的对称多处理器(SMP)数据处理系统中，所有处理器都基本相同，就是说，所有处理器都使用相同的指令集和通讯协议，都具有类似的硬件结构，一般都配备类似的分级存储器体系。例如，某常规SMP数据处理系统中可能含有一个系统存储器，多个处理单元一每个处理单元包括一个处理器和一级或多级高速缓存，以及一个将各处理单元互相连接并与系统存储器连接的系统总线。要获得SMP数据处理系统中的有效执行结果，重要的是保持一个相干的分级存储器体系，即对所有处理器提供单一内存内容视图。

要保持相干的分级存储器体系，就要选择使用某种存储相关性协议，例如MESI协议。在MESI协议中，至少所有高层次(高速缓冲)存储器的每个相关区组(coherency granule)(例如高速缓冲存储器行或区段)都相联地存储着一个表示相关性状态的指示项。各相关区组具有下述4种状态之一：修改(M)、排他(E)、共享(S)、无效(I)。在高速缓存目录中用两个二进制位来表示状态。修改状态表示，相关区组(coherency granule)只有存储在被修改相关区组的高速缓存中，并且修改相关区组的值尚未写入系统存储器时才是有效的。如果相关区组被指示处于排他状态，则该相关区组仅驻留在分级存储器体系中所有同一层次高速缓存中含有排他状态的相关区组的高速缓存中。不过，排他状态的数据是与系统存储器一致的。如果相关区组在高速缓存目录中被指示处于共享状态，则该相关区组驻留在相联高速缓存中，同时还驻留在分级存储器体系中至少另一个同一层次的高速缓存中，并且相关区组的所有拷贝都与系统存储器一致。最后一个是无效状态，它表示与相关区组相联的数据和地址标记都无效。

各相关区组(例如高速缓冲存储器行)被设置到何种状态，既依赖于高速缓冲存储器行的上一个状态，也依赖于请求处理器寻求的存储器访问的类型。因此，要保持多处理器数据处理系统中的存储相关性，就要求处理器在系统总线上传播表明其对存储单元读写意向的消息。例如，如果某处理器希望向某存储单元写数据，则处理器首先必须向所有其它处理单元通报其要向该存储单元写数据的意向，在收到所有其它处理单元的允许信息后，才能执行写操作。由请求处理器接收的允许消息，表示对该存储单元内容的所有其它高速缓存的拷贝都已经被无效，由此保证其它处理器不会访问过时的本地数据。这种消息交换称作交叉无效(XI)。

本发明认为，尽管高速缓存项目的交叉无效有助于保持SMP数据处理系统中的存储相关性，但是远程处理器对高速缓存项目的无效却会因为本地高速缓存命中率的降低，而对数据处理系统的效能产生负面影响。因此，即使配备了大容量的本地高速缓存，当某个处理单元检索曾经在本地高速缓存中驻留的、来自另一个处理单元中远程高速缓存或来自系统存储器的数据时，也可能会引起长时间的访问延滞。以上表明，需要提供某种方法和系统，它要能既保持SMP数据处理系统中的存储相关性，同时又减少由于高速缓存项目的交叉无效而对系统效能带来的损失。

本发明还认为，常规MESI协议并不支持有效地检索远程高速缓存中存储的数据。某些已知的多处理器数据处理系统支持所谓的修改干预(modified intervention)，而修改干预允许存储着处于修改状态的数据的远程高速缓存响应读请求而提供修改数据(modified data)。尽管如此，MESI协议并没有规定当被请求数据处于共享状态时将数据提供到另一个处理单元的责任。因此，尽管被请求数据可以以相对短的访问延滞存储在多个远程处理单元中，但在常规多处理器数据处理系统中，共享数据总是必须从系统存储器检索。因此，需要提供一种支持共享干预(shared intervention)的改进高速缓存相关性协议。

在支持修改干预的常规多处理器数据处理系统中，当修改数据每次通过共享总线被提供到另一个高速缓存时，修改数据就被回写到系统存储器。本发明认为，尽管这种过程确实能保持系统存储器与高速缓存之间相关性，它却为执行一次本来无必要的写操作而要耗费系统存储器有限带宽的一部分。例如，如果某修改高速缓冲存储器行(modified cache line)被第一个高速缓存因响应读请求而提供到第二个高速缓存，第二个高速缓存中的数据有可能被再次修改，因此要求另一次写向系统存储器。如果在第二个高速缓存发出读请求后至该高速缓冲存储器行随后被修改的这段时间里，没有其它对该高速缓冲存储器行的请求发出，则伴随修改干预而由第一个高速缓存向系统存储器的写操作纯属多余。

减少不必要的向系统存储器的回写操作的一种可能方法是，即使请求高速缓存只提出一次读请求，也将源高速缓存中的数据标记为无效，将请求高速缓存中的数据标记为修改。这样，被请求数据就不必由于修改干预而被回写系统存储器。然而，这种保持高速缓存相关性的方法并不允许在处理器之间共享更新数据，而如果在高速缓存之间传送数据又会增加总线通信量。因此需要提供一种改进高速缓存相关性协议，它要既支持高效率地将数据回写系统存储器又允许高速缓存之间共享更新数据。

因此，本发明的一个目的是提供一种改进的用于数据处理的方法和系统。

本发明的另一个目的是提供一种改进的用于在多处理器数据处理系统中保持高速缓存相关的方法和系统。

本发明的再一个目的是提供一种用于多处理器数据处理系统的高速缓存相关协议，该协议至少包括一种状态，该状态虽然表示为无效数据，但是能够变换到另一状态，从该另一状态中数据能够通过干预而发生。

前面的目的的实现将如下所述。一数据处理系统包括耦合到一互连部件上的一系统存贮器、多个处理器，以及多个高速缓存。根据本发明的方法，第一数据项与表示该第一数据项的地址的一地址标记相关联地存储在第一高速缓存中。在第一高速缓存中的一相关指示器被设置为第一状态，该第一状态指示该地址标记有效并且第一数据项无效。如果在该相关指示器被设置为第一状态的时候，第一高速缓存检测到一与由该地址标记指示的地址相关联的在互连部件上的数据传送，其中该数据传送包括根据系统存贮器的相应数据项修改的第二数据项，则该第二数据项被与该地址标记相关联地存储在第一高速缓存中。而且，该相关指示器被修改至第二状态，该第二状态指示第二数据项有效并且第一高速缓存能够提供第二数据项以响应一请求。

本发明的上述及其它目的、特点和优点显见于以下的详细说明中。

本说明书后附的权利要求中陈述了本发明特有的新颖特点。然而，欲透彻理解本发明本身以及它的一种优选使用方式及其进一步的目的和优点，则要参阅以下结合各附图对示例性实施例的说明。附图简介如下：

图1表示按照本发明的多处理器数据处理系统的一个示例性实施例。

图2是表示按照本发明的高速缓存的一个示例性实施例的框图。

图3是表示HR-MESI高速缓存相关性协议的一个示例性实施例的状态图。

图4是表示HRT-MESI高速缓存相关性协议的一个示例性实施例的状态图。

图5是表示用派生H状态来保持N层高速缓存相关性历史数据的状态图。

现在参见各附图，特别是图1，该图用高度抽象的框图表示了按照本发明的一个多处理器数据处理系统。如图所示，数据处理系统8中包括许多处理器10a～10n，每个处理器最好是IBM公司生产的PowerPC^TM系列的某种处理器。除了常规寄存器、指令流逻辑和用来执行程序指令的执行单元之外，处理器10a～10n中每个处理器还包括一个相联的第一层次的(L1)机载高速缓存12a～12n，用于暂时存储相联处理器可能要访问的指令和数据。图1中将L1高速缓存12a～12n一律表示为既存储指令又存储数据(本文以后将指令和数据统称为数据)的高速缓存，不过本领域的熟练人员明白，L1高速缓存12a～12n的每个高速缓存也都可以选择用分开的指令高速缓存和数据高速缓存来实现。

为了尽量降低数据访问延滞，数据处理系统8还包括另外一层或多层高速缓存，例如第二层次的(L2)高速缓存14a～14n，用于分级传递数据到L1高速缓存。换言之，第二层次的(L2)高速缓存14a～14n起着系统存储器与L1高速缓存12a～12n之间中间存储器的作用，与L1高速缓存12a～12n相比，它一般能存储更多的数据量，但访问延滞的时间更长。例如，L2高速缓存14a～14n的存储容量为256或512KB，而L1高速缓存12a～12n的存储容量为64或128KB。处理器10a进一步由第三层次的(L3)后备高速缓存15a支持。后备高速缓存与L2高速缓存14a并联到互连部件16，存储容量最好等于或大于L2高速缓存14a。

如图所示，数据处理系统8进一步包括输入输出设备20、系统存储器18和非易失性存储器22，它们都与互连部件16相连。输入输出设备20包括有常规的外部设备，例如显示器、键盘和图形指针，它们都通过常规适配器而与互连部件16相连。非易失性存储器22存储着操作系统和其它软件，它们要随数据处理系统的通电而被写入易失性系统存储器18中。当然，本领域的熟练人员明白，数据处理系统8可以包含未在图1中表示的许多其它部件，例如用于连接网络或附属设备的串行与并行端口，控制对系统存储器18访问的存储控制器，等等。

互连部件16中含有一个或多个总线，或者一个交叉点开关，它作为一个管道，用于L2高速缓存14a～14n、L3高速缓存15a、系统存储器18、输入/输出设备20和非易失性存储器18之间的通讯事务。互连部件16上典型的通讯事务包括一个表示事务源的源标记、一个指定事务的接收者的目的地标记、以及地址和/或数据。与互连部件16相连的各设备最好都窥探在互连部件16上的所有通讯事务。

现在参见图2，该图是表示按照本发明的L2高速缓存14的一个示例性实施例的更详细的框图。在该示例性实施例中，L2高速缓存14是一个使用32位地址的8分路(way)组关联高速缓存。与此相应，L2高速缓存14的数据阵列34中包含许多同余类(congruence classes)，每个同余类含有8个用于存储高速缓冲存储器行的分路。如常规的组关联高速缓存中的一样，利用存储单元地址内的变址位(例如32位地址中的20～26位)，就能将系统存储器18的存储单元映射到数据阵列34内的特定同余类。

在数据阵列34中存储的高速缓冲存储器行被记录在高速缓存目录32中。对应数据阵列34中的每个分路，该目录都有一个目录项。每个目录项中包含标记域40、相关性状态域42、最近最少使用(LRU-least recently used)域44和蕴含域46。标记域40通过存入高速缓冲存储器行的系统存储器地址中的标记位(例如0～19位)，载明哪个高速缓冲存储器行被存储在数据阵列34的对应分路中。相关性状态域42利用预定的位组合，来表示存储在数据阵列34的对应分路中的数据的相关性状态(下文将结合图3详细讨论)。LRU域44表示的是，数据阵列34的对应分路，相对于其同余类的其它分路，在最近什么时间被访问过，由此进而指示，当发生高速缓存失中(cache miss)时，应当将哪个高速缓冲存储器行从该同余类中抛弃。最后是蕴含域46，它表示在数据阵列34的对应分路中存储的高速缓冲存储器行，是否也存储在关联的L1高速缓存12中。

还是参见图2，L2高速缓存14进一步包括高速缓存控制器36，它管理着数据阵列34内部数据的存储和检索，以及根据从相关的L1高速缓存12接收的信号和在互连部件16上窥探到的事务，对高速缓存目录32进行更新。如图所示，高速缓存控制器36中含有一个读队列50和一个写队列52，高速缓存控制器32根据队列的内容，执行对高速缓存目录32的更新以及对数据阵列34的访问。例如，如果从关联的L1高速缓存12接收到一个读请求，高速缓存控制器36就将该读请求放置到读队列50内的一个单元上。高速缓存控制器36为该读请求所作的服务是，将所请求的数据提供给关联的L1高速缓存12，然后将该读请求从读队列50中删除。另一个例子是，高速缓存控制器36窥探到由L2高速缓存14a～14n中的另一个高速缓存启动的一个事务，这表明某远程处理器10打算修改其对某高速缓冲存储器行的本地拷贝的内容。当窥探到该事务时，高速缓存控制器36就在读队列50中放置一个要求读高速缓存目录32的请求，目的是确定该高速缓冲存储器行是否驻留在数据阵列34中。如果是，高速缓存控制器36就在互连部件16上放置一个适当的应答，必要的话，还在写队列52中插入一个目录写请求—如果目录写请求得到服务，就更新该高速缓冲存储器行相关的相关性状态域。尽管图2所示的实施例只使用了一个读队列和一个写队列，应当明白，高速缓存控制器36所采用的队列的数目只是一个设计选择问题，而且高速缓存控制器36还可以采用独立的队列分别用于对高速缓存目录的访问和对数据阵列的访问。

L3高速缓存15a与图2所示的L2高速缓存14的结构几乎相同，只有很少的例外。具体来说，L3高速缓存15a的高速缓存控制器并不是通过高速缓存间链路与L2高速缓存14a相连，而是与L2高速缓存14a并联到互连部件16，使得L3高速缓存15a的高速缓存控制器能窥探到互连部件16上由L2高速缓存14a发出的所有事务。

参见图3。该图表示了根据本发明的HR-MESI高速缓存相关性协议的一个示例性实施例的状态图。所示HR-MESI协议，最好由分级存储器体系中最低层次的联机(in-line)高速缓存(例如L2高速缓存14a～14n)，以及稍作变化，由较低层次的后备高速缓存(例如L3高速缓存15a)来执行。较高层次的高速缓存最好执行诸如MESI协议H-MES1协议、或R-MESI协议之类的协议子集。本文的引证文献—美国专利申请系列号09/024610描述了H-MES1协议；美国专利申请系列号08/839,548描述了R-MESI协议。然而应当明白，数据处理系统8的另选方案的实施例中，可以以增加高速缓存间通信量为代价，在分级存储器体系中任何层次的高速缓存上执行HR-MESI协议。

如图3所示，HR-MESI高速缓存相关性协议包括MESI协议的4个常规状态：修改(M)、排他(E)、共享(S)、无效(I)，图中分别用引用号80、82、84、86表示。此外，本发明的HR-MESI高速缓存相关性协议还包括空悬(H)状态90和R状态92。空悬状态表示，在关联的标记域40中存储的地址标记是有效的，但是在数据阵列34的对应分路中存储的数据项(例如高速缓冲存储器行或高速缓存区段)却是无效的。R状态表示，在存储某数据项的拷贝的多个高速缓存中，哪个高速缓存在离当前最近的时间通过互连部件16上的某个事务接收了该共享数据项。

在一个最佳实施例中，在系统通电时，各L2高速缓存目录32的各目录项的相关性状态域42被初始化到I状态86，表示标记域40以及在数据阵列34的对应分路中存储的数据项均为无效。与此类似，L1和L3高速缓存的目录项的初始化状态也是无效状态。然后，在L2高速缓存14a～14n的其中之一、或在处于无效状态86的L3高速缓存15a中存储的高速缓冲存储器行(或高速缓存区段)的相关性状态，可以被更新到M状态80、E状态82或R状态92的其中某一个状态，具体状态取决于处理器10a-10n提出的存储器请求的类型以及分级存储器体系对这些请求的响应。

例如，如果处理器10a根据某个加载指令而提出读请求，L1高速缓存12a首先判断被请求数据是否驻留在L1高速缓存12a。如果在L1高速缓存12a中命中该数据，L1高速缓存12a就将该被请求数据提供给处理器10a。然而如果在L1高速缓存12a中没有命中该数据，L1高速缓存12a就通过高速缓存间连路，将该读请求传递到L2高速缓存14a。如果在L2高速缓存14a中命中该数据，L2高速缓存14a就将该被请求数据提供给L1高速缓存12a，后者将该被请求数据结合适当的相关性状态存储起来，并将该被请求数据传递到处理器10a。

然而，如果该读请求在L1高速缓存12a和L2高速缓存14a中都没有命中，则L2高速缓存14a的高速缓存控制器36就将读请求作为一个事务传送到互连部件16上，L2高速缓存14b～14n及L3高速缓存15a都能窥探到该事务。根据对互连部件16上的该读请求的窥探，L2高速缓存14b～14n中每个的高速缓存控制器36就要判断，被请求数据是驻留在其数据阵列34中还是驻留在L1高速缓存12b～12n中一个关联的高速缓存中。L3高速缓存15a的高速缓存控制器36类似地判断读请求是否在L3高速缓存目录中命中。如果L2高速缓存14b～14n、L1高速缓存12b～12n及L3高速缓存15a都没有存储被请求数据，则L2高速缓存14b～14n及L3高速缓存15a每个都返回一个空应答(null response)给L2高速缓存14a，后者然后就向系统存储器18请求该数据。当被请求数据从系统存储器18返回到L2高速缓存14a，高速缓存控制器36就将被请求数据传递到L1高速缓存12a，在其数据阵列34中存储该请求数据，将与存储被请求数据的分路相关的相关性状态域42从I状态86更新为E状态82—如引用号100所示。如常规的MESI协议一样，E状态82表示相关的高速缓冲存储器行有效，并且不驻留在分级存储器体系中第二层次的任何其它高速缓存中。L3高速缓存15a类似地提取被请求数据并将被请求数据以E状态82储存起来。

如果由处理器10a请求的数据没有驻留在L1高速缓存12a、L2高速缓存14a、或L3高速缓存15a中，但却存储在例如L1高速缓存12n中，处于M状态80，则L2高速缓存14n的高速缓存控制器36根据读请求产生一个修改应答，指示L1高速缓存12n将该被请求数据压入L2高速缓存14n。以后，L2高速缓存14n将在互连部件16上提供该被请求数据。根据读请求，L1高速缓存12n和L2高速缓存14n中的被请求数据的相关性状态被更新为S状态84—如引用号102所示。根据本发明，L2高速缓存14a中存储被请求数据的分路的相关性状态从I状态86转换到R状态92—如引用号104所示。如上所述，R状态92表示，其关联的数据是最晚被L2高速缓存14a引用的，如果窥探到互连部件16上有对该数据的请求，则L2高速缓存14a要提供该数据。当L3高速缓存15a窥探到该被请求数据从系统存储器18返回时，L3高速缓存15a提取被请求数据，将其以S状态84存储起来。图中引用号105所示的I状态86与S状态84之间转换是用虚线表示的，虚线表示这种转换仅适用于L3高速缓存15a。本领域的熟练人员由以上的例子会明白，在不支持修改干预的其它选择方案的本发明实施例中也能作同样的状态转换，然而，在这些其它选择方案的实施例中，被请求数据是从系统存储器18获得的，其代价是增加了访问延滞。

L2高速缓存14a在收到因其读请求而产生的共享干预应答或共享应答时，类似地进行一次由I状态86到R状态92的转换。如果L2高速缓存14b～14n之一，例如L2高速缓存14n存储着R状态92或者E状态82的被请求数据，则L2高速缓存14a会收到一个共享干预应答(以及被请求数据)。根据读请求，L2高速缓存14n的高速缓存控制器36将其对被请求数据的拷贝的相关性状态由R状态92更新到S状态84—如引用号106所示。如果L2高速缓存14b～14n都没有存储着R状态92的被请求数据，但至少有一个存储着S状态84的被请求数据，则存储着S状态84的被请求数据的L2高速缓存14用一个共享应答来响应该读请求，将其对被请求数据的拷贝保留在S状态84。如果只收到一个共享应答，L2高速缓存14a就从系统存储器18检索被请求数据，并将被请求数据以R状态92存储起来。在这两种情况，L3高速缓存15a采样被请求数据，并将其以S状态84存储。

如果L2高速缓存14a在互连部件16上发出一个“意欲修改的读”请求，表示处理器10a需要排他使用某存储单元，目的是对其修改，如上所述，该请求数据可以从L3高速缓存15a、某个远程L2高速缓存14或者系统存储器18获得。然而当被请求高速缓冲存储器行被获得时，L1高速缓存12a和L2高速缓存14a以M状态将被请求高速缓冲存储器行存储起来—如引用号107所示。此外，由于“意欲修改的读”请求事务指出，其它对被请求高速缓冲存储器行的拷贝将变得过时无用，所以L3高速缓存15a和远程L1和L2高速缓存必须指示，它们对被请求高速缓冲存储器行的拷贝是无效的。在L1高速缓存12b～12n中，所有对被请求高速缓冲存储器行的拷贝都被简单地标记为无效。然而，在L3高速缓存15a和L2高速缓存14b～14n中存储的对被请求高速缓冲存储器行的拷贝的相关性状态，却不像在使用交叉无效(X1)的常规多处理器数据处理系统中的那样被更新到I状态86。相反，根据本发明的一个重要方面，存储着对被请求高速缓冲存储器行的拷贝的L3高速缓存15a和L2高速缓存14b～14n中的各高速缓存，要将与其拷贝关联的相关性状态域42，从R状态92、S状态84、M状态80或E状态82中的任何状态更新到H状态90—分别如引用号108、110、112、114所示。如上所述，H状态90表示，标记域40中的标记保持有效，而数据阵列34内关联的高速缓冲存储器行是无效的。L2和L3高速缓存目录中的目录项，根据窥探到的其它要求使数据无效的事务—包括删除(kills，即明确地无效掉特定数据块的事务)、清仓(flushes，即无效掉特定数据块并将修改数据拷贝到系统存储器的事务)放弃(dclaims，即响应某个因存储而被修改的本地高速缓冲存储器行的拷贝，无效掉各远程高速缓存中标记为共享的该高速缓冲存储器行的拷贝的事务)，也类似地被更新到H状态90。

如参考号116和118所示，高速缓存目录项根据高速缓存接收的事务的类型，可以由H状态90分别转换到E状态82或M状态80。例如，处于H状态90的L2高速缓存14a的某目录项，在提出读请求的处理器10a(在L1高速缓存12a和L2高速缓存14a中都没有命中后)收到L3高速缓存15a和L2高速缓存14b～14n发来的空应答时，转换到E状态82。E状态82表示，从系统存储器18检索的数据，将只被存储到L2高速缓存14a～14n中的L2高速缓存14a中。另一方面，如果处理器10a提出意愿，要向L1高速缓存12a的某个处于H状态90的分路存储数据，则L1高速缓存12a向L2高速缓存14a指出该意愿，后者然后在互连部件16上发出一个“意欲修改的读”事务。如上所述，当窥探到“意欲修改的读”事务时，在L3高速缓存15a和L2高速缓存14b～14n中存储的被请求高速缓冲存储器行的拷贝被更新到H状态90，在L1高速缓存12b～12n中存储的被请求高速缓冲存储器行的拷贝被标记为无效。一旦获得被请求高速缓冲存储器行，L2高速缓存14a和L1高速缓存12a中的该高速缓冲存储器行的相关性状态就被设置到M状态80，表示该高速缓冲存储器行有效，但与系统存储器18不相干。

H状态90的高速缓存目录项也可以被更新到S状态84—如引用号120所示。如上所述，L2高速缓存14a～14n每个都能窥探一切在互连16上发出的事务。如果L2高速缓存14a～14n其中之一，例如L2高速缓存14a，窥探到由L2高速缓存14b～14n中的另一个发出的事务含有L2高速缓存14a存储的H状态90的数据的更新(即有效)拷贝，则L2高速缓存14a的高速缓存控制器36从互连部件16提取该数据，将该窥探数据存储到数据阵列34，并将其关联的相关性状态域42由H状态90更新到S状态84。这样，本发明允许将高速缓存目录项，在相关的处理器10没有提出数据请求、或高速缓存没有在互连部件16上启动事务的情况下，由H状态90更新到S状态84。当然，在上述情形中，如果需要应答来保持相关性，则L2高速缓存14a也向被窥探的事务提供应答。例如，如果被窥探的事务是个读请求，则L2高速缓存14a必须提供一个共享应答，表示其要提取被请求数据的意愿，使得提出请求的L2高速缓存以R状态92而不是E状态82存储被请求数据。能按这种方式窥探、以刷新与某有效地址标记关联的无效数据的互连部件16上的事务包括读事务、写事务、因高速缓冲存储器行的丢弃而向系统存储器18的数据回写，等等。

H状态90的高速缓存目录项，也可以根据许多不同的请求/响应情况，被更新到R状态92。例如，如果处理器10a提出的读请求在L1高速缓存12a中没有命中，导致在L2高速缓存14a命中一个标记，并且如果该匹配标记相关的相关性状态域42处于H状态90，则L2高速缓存14a的高速缓存控制器36在互连部件16上发出一个读事务。如果从L3高速缓存15a和L2高速缓存14b～14n收到对该读事务的共享干预应答、共享应答或修改应答，则L2高速缓存14a的高速缓存控制器36将被请求数据相关的相关性状态域42由H状态90更新到R状态92—如引用号122所示。

更重要的是，高速缓存目录项，在相关的处理器没有请求数据的情况下，也能被更新到R状态92。例如，在由处理器10a提出“意欲修改的读”请求后，L1高速缓存12a和L2高速缓存14a以M状态80存储被请求数据，同时将该高速缓冲存储器行在L3高速缓存15a和L2高速缓存14b～14n中的拷贝的相关性状态设置到H状态90。如果例如因为读漏失(read miss)，随后从L2高速缓存14a选择被请求数据作为替代，则L2高速缓存14a的高速缓存控制器36在互连部件16上发出一个重定位写(deallocation write)事务，以便将被请求数据存储到系统存储器18。当L3高速缓存15a的高速缓存控制器36窥探到这个写事务时，就提取数据，将数据存储到它的L3数据阵列，并将相关的相关性状态域由H状态90更新到R状态92，这样，L3高速缓存15a以后就能在收到读或“意欲修改的读”请求时作为数据源来提供该数据。

下面的表Ⅰ，总结了图3所示的HR-MESI高速缓存相关性协议的示例性实施例中所能进行的状态转换。

                      表Ⅰ

状态转换	原因	注
			I→E	处理器读得到空应答	“处理器读”指相关(即本地)处理器的读请求
I→R	(1)处理器读得到共享干预(ShI)应答；(2)处理器读得到共享应答；(3)处理器读得到修改应答
			I→S	处理器读得到除了空以外的应答	仅指L3后备高速缓存；L2高速缓存转换到R，如上所述
I→M	处理器“意欲修改的读”(rwitm)
			E→S	窥探读	提供干预数据
E→M	处理器“意欲修改的读”
			E→H	窥探数据无效	窥探数据无效包括“意欲修改的读”、放弃、清仓、删除等
R→S	窥探读	提供干预数据
			R→M	处理器“意欲修改的读”	在互连部件上发出放弃
R→H	窥探数据无效
			S→M	处理器“意欲修改的读”	在互连部件上发出放弃
S→H	窥探数据无效
			M→S	窥探读	如果支持修改干预，提供数据

M→H	窥探数据无效	如果窥探事务是“意欲修改的读”，则如果支持修改干预，就提供数据
			H→E	处理器读得到空应答
H→R	(1)处理器读得到共享干预应答；(2)处理器读得到共享应答；(3)处理器读得到修改应答；(4)窥探本地高速缓存控制器发出的读
			H→S	窥探远程高速缓存控制器发出的读或写
H→M	处理器“意欲修改的读”

根据本发明，以上描述的HR-MESI高速缓存相关性协议可以扩展到包括支持其它功能的其它状态。例如，现在参见图4，图中表示了HRT-MESI高速缓存相关性协议的一个示例性实施例的状态图。如果该HRT-MESI高速缓存相关性协议被执行，它最好用于分级存储器体系中最低层次的联机高速缓存(在图1所示的实施例中，包括L2高速缓存14a～14n)。最好所有较低层次的后备高速缓存例如L3高速缓存15a都执行HR-MESI协议，而较高层次的高速缓存最好执行HR-MESI协议的子集，例如上述H-MESI协议、R-MESI协议、MESI协议之一。除了以上描述的HR-MESI协议内的状态外，图4所示的HRT-MESI高速缓存相关性协议还包括一个标记(T)状态94。美国专利申请系列号09/024,393详细描述了该种状态，本文引用其全部描述作为参考。T状态94表示某关联高速缓冲存储器行已经被不是本地处理器的某处理器修改，但是尚未回写系统存储器(即与系统存储器不一致)。这样，本地处理器对待T状态94就像对待S状态84，对于互连上的窥探来说，T状态94就像M状态80一样被对待。

如图4中引用号130和134所示，高速缓冲存储器行在读请求收到修改应答时可以从I状态86转换到H状态90或T状态94。例如，如果L2高速缓存14a对L2高速缓存14n存储的M状态80的高速缓冲存储器行提出读请求，L2高速缓存14n就通过上述的修改干预将该高速缓冲存储器行提供给L2高速缓存14a。如以前一样，L2高速缓存14n中被请求高速缓冲存储器行的拷贝被更新到S状态84—如引用号131所示。另一方面，L2高速缓存14a将被请求高速缓冲存储器行以T状态94存储。然后，根据L2高速缓存14b对该修改高速缓冲存储器行的读请求，L2高速缓存14a通过修改干预来提供被请求高速缓冲存储器行并将其对修改高速缓冲存储器行的拷贝的相关性状态更新到S状态84—如引用号132所示。这个过程可以再进行多次，使得由最近一次访问修改高速缓冲存储器行的L2高速缓存14以T状态存储该高速缓冲存储器行，而L2高速缓存14a～14n中其它L2高速缓存以S状态84存储修改高速缓冲存储器行。这样，L2高速缓存14a～14n其中之一被标记表示为暂时负责通过修改干预向其它高速缓存提供该高速缓冲存储器行并将该高速缓冲存储器行回写到系统存储器18。

重要的是，当存储着某T状态94的高速缓冲存储器行的L2高速缓存14通过修改干预向互连部件16提供数据时，系统存储器18的窥探机构(例如存储控制器)并不提取和存储该修改数据，相反却不理睬该事务，以释放系统存储器带宽。所以，只有在需要时，处于T状态的修改高速缓冲存储器行才会被回写系统存储器18，例如某L2高速缓冲存储器行抛弃(castout)时或者窥探到一个要求将修改高速缓冲存储器行推入系统存储器18的事务时。当然，T状态94的修改高速缓冲存储器行也可能永远不会被回写到系统存储器18。例如设想这种情形，即处理器10a发出指定了L2高速缓存14n中存储的T状态94的某高速缓冲存储器行的“意欲修改的读”请求。根据该“意欲修改的读”请求，存储着S状态84的指定高速缓冲存储器行的L2高速缓存14n或其它L2高速缓存14，分别都将其对指定高速缓冲存储器行的拷贝更新到H状态90—如引用号135和110所示。由于通过转换到H状态90，高速缓冲存储器行数据被无效，因而就无须将指定高速缓冲存储器行回写到系统存储器18。

如引用号138所示，T状态94的高速缓冲存储器行，也可以根据本地处理器的“意欲修改的读”请求，转换到M状态80。因为本地L2高速缓存14中存储被请求高速缓冲存储器行，所以就不在互连部件16上发出要求数据的请求事务。相反，本地L2在互连部件16上发出一个放弃事务，指示其它L2高速缓存14将它们对该被请求高速缓冲存储器行的拷贝无效，方法是将关联的相关性状态更新到H状态90。

下面的表Ⅱ，总结了图4所示的HRT-MESI高速缓存相关性协议的示例性实施例中所能进行的状态转换。

                      表Ⅱ

状态转换	原因	注释
			I→E	cpu读得到空应答
I→R	(1)cpu读得到共享干预(ShI)应答；(2)cpu读得到共享应答
			I→T	cpu读得到修改应答
I→M	cpu“意欲修改的读”(rwitm)
			E→S	窥探读	提供干预数据
E→M	cpu“意欲修改的读”
			E→H	窥探数据无效	窥探数据无效包括“意欲修改的读”、放弃、清仓、删除等。如果窥探事务是“意欲修改的读”，则应答共享干预并提供数据
R→S	窥探读	提供干预数据
			R→M	cpu“意欲修改的读”	在互连部件上发出放弃
R→H	窥探数据无效	如果是“意欲修改的读”，则应答共享干预并提供数据
			S→M	cpu“意欲修改的读”	在互连部件上发出放弃
S→H	窥探数据无效
			M→S	窥探读	如果支持修改干预，则提供数据
M→H	窥探数据无效	如果窥探事务是“意欲修改的读”，则如果支持修改干预，提供数据
			T→S	窥探读	应答修改并提供干预数据
T→M	cpu“意欲修改的读”	在互连部件上发出放弃

T→H	窥探数据无效
			H→E	cpu读得到空应答
H→R	(1)cpu读得到共享干预应答；(2)cpu读得到共享应答；(3)本地高速缓存控制器发出的窥探写
			H→S	远程高速缓存控制器发出的窥探读或写
H→T	cpu读得到修改应答
			H→M	cpu“意欲修改的读”

进一步增强包括有H状态90的高速缓存相关性协议的方法是，增加一个或多个表示相关性状态历史数据的派生H状态90。例如，上述的HR-MESI和HRT-MESI相关性协议可以被修改为增加一个H_R状态。与H状态90一样，H_R状态也表示关联高速缓冲存储器行无效、关联地址标记有效。H_R状态还表示，在其数据无效之前，关联高速缓冲存储器行是以排他状态(即M状态80或E状态82)或者以能提供干预数据的某个相关性状态(例如R状态92或T状态94)存储的。例如设想这种情形，即L2高速缓存14a以M状态80、E状态82、R状态92或T状态94之一存储某高速缓冲存储器行。如果L2高速缓存14n在互连部件16上发出一个对该高速缓冲存储器行的“意欲修改的读”请求，则L2高速缓存14a就发出一个适当的应答，并将该该高速缓冲存储器行的相关性状态更新到H_R状态(而不是H状态90)。然后，当L2高速缓存14n在互连部件16上发出一个将该高速缓冲存储器行回写系统存储器18的回写事务(例如高速缓冲存储器行重定位或窥探压入(snoop push))时，L2高速缓存14a就提取和存储该高速缓冲存储器行数据，并将该高速缓冲存储器行的相关性状态更新到R状态92。如此地使用H_R状态允许在修改高速缓冲存储器行的重定位后共享干预的保持，由此减少数据访问延滞。

其次，假设L2高速缓存14a存储着某高速缓冲存储器行的拷贝，其状态是H_R状态；L2高速缓存14n存储着同一高速缓冲存储器行的拷贝，其状态是允许L2高速缓存14n提供干预数据的某个状态。如果L2高速缓存14b在互连部件16上发出一个对该高速缓冲存储器行的“意欲修改的读”请求，L2高速缓存14n就发出一个适当的应答，通过干预来提供被请求高速缓冲存储器行，然后将其对被请求高速缓冲存储器行的拷贝的相关性状态更新到H_R状态。根据窥探的含有更新高速缓冲存储器行的干预应答，L2高速缓存14a将其对被请求高速缓冲存储器行的拷贝的相关性状态从H_R状态更新到H状态90。另外也可以如图5所示，通过在顶级派生状态H_R1与H状态90之间插入一个或多个附加派生状态(H_R2或H_R3)来保留附加层次的历史数据。这样，当窥探到L2高速缓存14n发出的干预应答时，L2高速缓存14a不是将状态转换到H状态90，而是由H_R1状态转换到H_R2状态。然后，当窥探到含有相关高速缓冲存储器行的回写事务时，L2高速缓存14a会将其对该高速缓冲存储器行的拷贝的相关性状态升级到H_R1状态。这样，就可以实现N层次的相关性状态历史数据，以增加至少有一个高速缓存能通过干预而提供一个被请求高速缓冲存储器行的可能性。

如图5中虚线所示，可以将高速缓存相关性协议改变成包括有N层次的相关性状态历史数据的变体。具体来说，当窥探到相关高速缓冲存储器行的回写时，较低层次的历史状态(H_R2、H_R3…H_RN)中选定的某些状态或所有状态被直接更新到S状态84，这是因为，以顶层H_R1状态存储该高速缓冲存储器行的高速缓存将能够通过共享干预来提供R状态92的该高速缓冲存储器行。

如上所述，本发明提供了一种在多处理器数据处理系统中保持高速缓存相关的改进的方法和系统。本发明提供的该改进的高速缓存相关协议允许在局部处理器不发生一明确的读或写请求的情况下，由一高速缓存存储的与一有效地址标记相关联的一无效数据项自动地被修改为一有效数据项。这样，被远程处理器的活动无效掉的数据能够在局部处理器访问该数据之前刷新，由此，通过消除从远程高速缓存或系统存贮器中检索该数据的需求而实质上减少了数据访问等待时间。

通过支持共享干预，本发明的高速缓存相关协议也实质上减少了数据访问等待时间，所述共享干预从一远程高速缓存而不是系统存贮器中提供存贮在共享状态的数据。根据本发明的另一方面，一高速缓存相关协议还能扩展到包括标记(T)状态，通过分配回写修改数据至系统存贮器的责任，该状态能够促进系统存贮器带宽的有效利用。根据本发明的一高速缓存相关协议还能通过包含一个或多个变形的状态保持历史相关状态信息。这些变形的状态允许通过干预发送数据的责任从第一高速缓存传送至第二高速缓存以响应含有该数据的高速缓存行的第一高速缓存的重新分配。

虽然本发明已经参照说明性的实施例具体地描述和展示，但是本领域的技术人员将明白，在不脱离本发明的精神和范围的情况下可以在形式和细节上作出各种变化。例如，由于I状态86仅用于在加电时初始化目录项并且决不会从另一状态重新进入该状态，因此可以修改HR-MESI和HRT-SESI高速缓存相关协议而删除I状态86。如果删除了I状态86，则在加电时每个L2目录项的相关状态字段将被初始化为H状态90，并且每个L2目录项的标记字段将被初始化为一标记值，该标记值至少在同一同余类中是唯一的。

Claims (24)

1．一种在数据处理系统中保持高速缓存相关的方法，所述数据处理系统包括耦合到一互连部件上的一系统存贮器、多个处理器以及多个高速缓存，所述方法的特征在于包括步骤：

在所述多个高速缓存中的第一高速缓存中存储第一数据项，所述第一数据项与指示所述第一数据项的地址的一地址标记相关联；

将在所述第一高速缓存中的一相关指示器设置为第一状态，该第一状态指示所述地址标记有效，在所述第一高速缓存中所述第一数据项无效；以及

如果在所述相关指示器被设置为所述第一状态的时候，所述第一高速缓存检测到一与由所述地址标记指示的所述地址相关联的在所述互连部件上的数据传送，所述数据传送包括根据所述系统存贮器中的相应数据项修改的第二数据项，则与所述地址标记相关联地存储所述第二数据项到所述第一高速缓存中，并且修改所述相关指示器至第二状态，该第二状态指示所述第二数据项有效并且所述第一高速缓存能够提供所述第二数据项以响应一请求。

2．如权利要求1的方法，其特征在于还包括从所述第一高速缓存写所述第二数据项至所述系统存贮器的步骤。

3．如权利要求2的方法，其特征在于，响应含有所述第二数据项的高速缓存行的所述第一高速缓存的重新分配，执行所述从所述第一高速缓存写所述第二数据项至所述系统存贮器的步骤。

4．如权利要求2的方法，其特征在于，响应所述第一高速缓存在所述互连部件上检测一要求所述第二数据项写入所述系统存贮器的事务，执行所述从所述第一高速缓存写所述第二数据项至所述系统存贮器的步骤。

5．如权利要求1的方法，其特征在于，所述设置所述相关指示器至第一状态的步骤包括步骤：响应所述多个处理器的其中之一指示想要存储至由所述地址标记指示的所述地址，设置所述相关指示器至所述第一状态。

6．如权利要求1的方法，其特征在于，所述多个高速缓存包括第二高速缓存，并且所述方法还包括步骤：

在所述相关指示器被设置为所述第二状态的时候响应在所述第一高速缓存中接收到所述第二高速缓存对所述第二数据项的一请求，将所述第二数据项发送到所述互连部件上，并且修改在所述第一高速缓存中的所述相关指示器至第三状态，该第三状态指示所述第二数据项是共享的；并且

与一设置为所述第二状态的相关指示器相关联地存储所述第二数据项在所述第二高速缓存中。

7．如权利要求1的方法，其特征在于，所述第一高速缓存与所述多个处理器中的第一处理器相关联，并且所述方法还包括步骤：

如果在所述相关指示器被设置为所述第一状态的时候，所述第一高速缓存检测到一与所述地址相关联的在所述互连部件上的数据传送，所述数据传送由在所述多个处理器中的第二处理器启动，则修改所述相关指示器至第三状态，该第三状态指示所述地址标记有效，所述第一数据项无效，并且所述相关指示器此后能够被修改至第四状态，从所述第四状态中所述第一高速缓存能够提供与所述地址相关联的一数据项以响应一请求。

8．如权利要求7的方法，其特征在于还包括仅在修改所述相关状态指示器至所述第一状态之后修改所述相关状态指示器至所述第四状态的步骤。

9．一种用于在数据处理系统中支持高速缓存相关的高速缓存，所述数据处理系统包括耦合至一互连部件上的一系统存贮器、多个处理器和多个高速缓存，所述高速缓存的特征在于包括：

数据存储器；

标记存储器，它存储一地址标记，该地址标记指示存储在所述数据存储器中的第一数据项的地址；

一相关指示器，它至少具有第一和第二状态，其中所述第一状态指示所述地址标记有效而所述第一数据项无效；

一装置，用于探听所述互连部件以便检测在所述互连部件上的与由所述地址标记指示的所述地址相关联的一数据传送，其中所述数据传送由所述多个高速缓存中的另一个启动并且包括第二数据项，该第二数据项根据在所述系统存贮器中的相应数据项修改；以及

一装置，在所述相关指示器被设置到所述第一状态的时候响应所述检测在所述互连部件上的所述数据传送，用于与所述地址标记相关联地存储所述第二数据项在所述高速缓存中，并且用于修改所述相关指示器至第二状态，该第二状态指示所述第二数据项有效并且所述高速缓存能够提供所述第二数据项以响应一请求。

10．如权利要求9的高速缓存，其特征在于还包括用于从所述高速缓存写所述第二数据项至所述系统存贮器的装置。

11．如权利要求10的高速缓存，其特征在于，用于从所述高速缓存写所述第二数据项至所述系统存贮器的所述装置包括：

一装置，响应含有所述第二数据项的高速缓存行的所述高速缓存的重新分配，用于从所述高速缓存写所述第二数据项至所述系统存贮器。

12．如权利要求10的高速缓存，其特征在于用于从所述高速缓存写所述第二数据项至所述系统存贮器的所述装置包括：

一装置，响应所述高速缓存在所述互连部件上检测一要求所述第二数据项写入所述系统存贮器的事务，用于从所述高速缓存写所述第二数据项至所述系统存贮器。

13．如权利要求9的高速缓存，其特征在于，所述用于设置所述相关指示器至第一状态的装置包括一装置，该装置用于响应所述多个处理器的其中之一指示想要存储至由所述地址标记指示的所述地址，设置所述相关指示器至所述第一状态。

14．如权利要求9的高速缓存，其特征在于还包括：

一装置，在所述相关指示器被设置为所述第二状态的时候，响应在所述高速缓存中接收到所述多个高速缓存中的另一个对所述第二数据项的一请求，用于将所述第二数据项发送到所述互连部件上，并且修改在所述高速缓存中的所述相关指示器至第三状态，该第三状态指示所述第二数据项是共享的。

15．如权利要求9的高速缓存，其特征在于，所述高速缓存与所述多个处理器中的第一处理器相关联，并且所述高速缓存还包括：

一装置，在所述相关指示器被设置为所述第一状态的时候响应检测到一与所述地址相关联的在所述互连部件上的数据传送，所述数据传送由在所述多个处理器中的第二处理器启动，用于修改所述相关指示器至第三状态，该第三状态指示所述地址标记有效，所述第一数据项无效，并且所述相关指示器此后能被修改至第四状态，从所述第四状态中所述高速缓存能够提供与所述地址相关联的一数据项以响应一请求。

16．如权利要求15的高速缓存，其特征在于还包括：

一装置，用于仅在修改所述相关状态指示器至所述第一状态之后修改所述相关状态指示器至所述第四状态。

17．一种数据处理系统，包括：

一互连部件；

多个处理器；

多个高速缓存，它们耦合到所述多个处理器和所述互连部件，其中，在所述多个高速缓存中的第一高速缓存包括：

数据存储器；

标记存储器，它存储一地址标记，该地址标记存储在所述数据存储器中的第一数据项的地址；

一相关指示器，它至少具有第一和第二状态，其中所述第一状态指示所述地址标记有效而所述第一数据项无效；

一装置，用于探听所述互连部件以便检测在所述互连部件上的与由所述地址标记指示的所述地址相关联的一数据传送，其中所述数据传送由所述多个高速缓存中的另一个启动并且包括第二数据项，该第二数据项根据在所述系统存贮器中的相应数据项修改；以及

一装置，在所述相关指示器被设置到所述第一状态的时候响应所述检测在所述互连部件上的所述数据传送，用于与所述地址标记相关联地存储所述第二数据项在所述第一高速缓存中，并且用于修改所述相关指示器至第二状态，该第二状态指示所述第二数据项有效并且所述第一高速缓存能够提供所述第二数据项以响应一请求。

18．如权利要求17的数据处理系统，其特征在于所述第一高速缓存还包括用于以所述第一高速缓存写所述第二数据项至所述系统存贮器的装置。

19．如权利要求18的数据处理系统，其特征在于，用于从所述第一高速缓存写所述第二数据项至所述系统存贮器的所述装置包括：

一装置，它响应含有所述第二数据项的高速缓存行的所述第一高速缓存的重新分配，用于从所述第一高速缓存写所述第二数据项至所述系统存贮器。

20．如权利要求18的数据处理系统，其特征在于用于从所述第一高速缓存写所述第二数据项至所述系统存贮器的所述装置包括：

一装置，响应所述第一高速缓存在所述互连部件上检测一要求所述第二数据项写入所述系统存贮器的事务，用于从所述第一高速缓存写所述第二数据项至所述系统存贮器。

21．如权利要求17的数据处理系统，其特征在于，所述用于设置所述相关指示器至第一状态的装置包括一装置，该装置用于响应所述多个处理器的其中之一指示想要存贮至由所述地址标记指示的所述地址，设置所述相关指示器至所述第一状态。

22．如权利要求17的数据处理系统，其特征在于所述第一高速缓存还包括：

一装置，在所述相关指示器被设置为所述第二状态的时候，响应在所述第一高速缓存中接收到所述多个高速缓存中的另一个对所述第二数据项的一请求，用于将所述第二数据项发送到所述互连部件上，并且修改在所述第一高速缓存中的所述相关指示器至第三状态，该第三状态指示所述第二数据项是共享的。

23．如权利要求22的数据处理系统，其特征在于，所述第一高速缓存与所述多个处理器中的第一处理器相关联，并且所述第一高速缓存还包括：

一装置，在所述相关指示器被设置为所述第一状态的时候响应检测到一与所述地址相关联的在所述互连部件上的数据传送，所述数据传送由在所述多个处理器中的第二处理器启动，用于修改所述相关指示器至第三状态，该第三状态指示所述地址标记有效，所述第一数据项无效，并且所述相关指示器此后能被修改至第四状态，从所述第四状态中所述高速缓存能够提供与所述地址相关联的一数据项以响应一请求。

24．如权利要求23的数据处理系统，其特征在于还包括：

一装置，用于仅在修改所述相关状态指示器至所述第一状态之后修改所述相关状态指示器至所述第四状态。

Images