CN1233153C - Xy地址型固体摄象装置 - Google Patents

Xy地址型固体摄象装置 Download PDF

Info

Publication number
CN1233153C
CN1233153C CNB021080534A CN02108053A CN1233153C CN 1233153 C CN1233153 C CN 1233153C CN B021080534 A CNB021080534 A CN B021080534A CN 02108053 A CN02108053 A CN 02108053A CN 1233153 C CN1233153 C CN 1233153C
Authority
CN
China
Prior art keywords
mentioned
circuit
type solid
electric capacity
address type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021080534A
Other languages
English (en)
Other versions
CN1383322A (zh
Inventor
国分政利
山本克义
鵜户真也
船越纯
土屋主税
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1383322A publication Critical patent/CN1383322A/zh
Application granted granted Critical
Publication of CN1233153C publication Critical patent/CN1233153C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels

Abstract

本发明提供一种用CMOS工艺制造的，不增大芯片面积，且抑制制造成本，能进行图象平均化处理的XY地址型固体摄象装置。在由水平选择线RWm和垂直选择线CLn划分的区域上将象素区域Pmn排列成矩阵状，象素区域Pmn包括光电变换器件10；把光电变换器件10的电荷转换成电压并放大、输出图象数据的源跟随放大器14；和向规定的垂直选择线CLn输出图象数据的水平选择晶体管16。在放大器/噪声消除电路6内装有对多个象素区域Pmn的至少2个输出的图象数据进行图象平均化处理的图象平均化处理电路。

Description

XY地址型固体摄象装置
技术领域
本发明涉及一种由半导体器件构成的固体摄象装置，特别是，涉及用CMOS工艺制造的XY地址型固体摄象装置。
背景技术
固体摄象装置重要区别，有由电荷转移型图象传感器构成的CCD(Charge Coupled Device：电荷耦合器件)固体摄象装置，和例如用CMOS(互补型金属氧化物半导体)构成图象传感器的XY地址型固体摄象装置。使用CMOS图象传感器的XY地址型固体摄象装置(以下，适当简称为CMOS图象传感器)，可用与MOSFET的制造工艺相同的技术进行制造，并且用单一电源驱动，消耗电力也小，而且可在同一芯片上可以搭载各种信号处理电路，所以有望作为CCD固体摄象装置替代品。
CMOS图象传感器具有以多条垂直选择线和水平选择线划分成矩阵状的多个象素区域，并在各象素区域形成光电二极管等的光电变换器件。入射到各光电变换器件接收面上的光进行光电变换，将电荷存贮于器件内。所存贮的电荷，已经由设于象素内的源极跟随器等转换成电压并使其放大，该电压作为一个象素的图象数据，以规定的定时被读出来。
作为CMOS图象传感器的使用形态，例如打算得到粗糙的显示分辨率，因而有时对邻近象素的象素数据进行平均化处理，施行减少图象数据数的处理。图象平均化处理使用A/D(模拟/数字)转换器把CMOS图象传感器输出的各个象素的模拟图象数据变换成数字数据，暂时存入存储装置以后，利用逻辑处理，将相互邻近象素的图象数据进行平均。
然而，上述现有的图象平均化处理中发生如下的问题。图11典型地表示CMOS图象传感器接收面的象素排列。各象素相应带有三原色R(红)、G(绿)、B(兰)中的一种。例如，图11输出的排列中，奇数行(水平方向)从左到右顺序像R、G、R、G、…的样子排列象素，偶数行同样像G、R、G、R、…的样子排列象素。因此，想要对由图中虚线包围的4×4＝16象素的R、G、B的图象信号进行平均得到R、G、B各自1象素的图象信号，上述这种图象平均化处理不仅逻辑处理变得极其复杂，而且存储图象数据的存储装置容量将大大增加。为此，要把图象平均化处理电路结合到跟CMOS图象传感器同一芯片内的话，就会发生芯片面积大幅度增加，同时制造成本将提高这样的问题。
发明内容
本发明的目的在于提供一种芯片面积不增大，而且能够抑制制造成本并能进行图象平均化处理的XY地址型固体摄象装置。
上述目的是采用包括：多个的象素区域，上述象素区域分别具备在由多条水平选择线和垂直选择线划分的区域上成矩阵状排列的对入射光进行光电变换的光电变换器件，把上述光电变换器件内存贮的电荷转换成图象数据的放大器，和根据规定的上述水平选择线上输出的水平选择信号，向规定的上述垂直选择线输出上述图象数据的水平选择开关；以及对从上述多个象素区域的至少2个输出的上述图象数据进行平均化处理的图象平均化电路作为特征的XY地址型固体摄象装置来达到。
附图说明
图1表示本发明第1实施例CMOS图象传感器1的4×4象素部分的电路例图。
图2表示本发明第1实施例CMOS图象传感器1的取样同步电路和相关二次取样电路的电路例图。
图3表示本发明第1实施例CMOS图象传感器1的图象平均化处理电路的电路例图。
图4表示本发明第2实施例CMOS图象传感器1的图象平均化处理电路的电路例图。
图5表示本发明第3实施例CMOS图象传感器1的图象平均化处理电路的电路例图。
图6表示本发明第4实施例CMOS图象传感器1的图象平均化处理电路的电路例图。
图7表示本发明第5实施例CMOS图象传感器1的图象平均化处理电路的电路例图。
图8表示本发明第5实施例CMOS图象传感器1的图象平均化处理电路具体的电路例图。
图9表示本发明第5实施例CMOS图象传感器1的图象平均化处理电路具体的电路例图。
图10表示本发明第5实施例平均化处理用开关2、3、21a、21b的另一构成例图。
图11是典型地表示CMOS图象传感器接收面的象素排列图。
具体实施方式
[第1实施例]
利用图1到图3，说明本发明第1实施例的XY地址型固体摄象装置。首先，用图1说明作为本实施例XY地址型固体摄象装置的CMOS图象传感器的概略构成。图1表示具有m行n列象素排列的CMOS图象传感器1的4×4象素部分的电路例。由多条垂直选择线CL1～CL4和水平选择线RW1～RW4划分的象素区域P11～P44排列成矩阵状。各象素区域P11～P44上形成光电二极管10作为光电变换器件。光电变换器件也可以使用例如光栅来替代光电二极管10。
CMOS图象传感器1具有，在各象素区域P11～P44配置有例如由MOSFET(本实施例中例如表示n-ch(n沟道)MOSFET)构成的源极跟随放大器14、水平选择晶体管16等的APS(Active PixelSensor：有源象素传感器)结构。
以下，设定行编号为m，列编号为n，说明有关象素区域Pmn的电路结构。象素区域Pmn内光电二极管10的阴极侧连接着例如n-沟道MOSFET的复位晶体管12的源极和源极跟随放大器14的栅电极。
各复位晶体管12的漏极连接到加上复位电压VR的复位电压供给线VRm，栅电极连接复位信号线RSTm。源极跟随放大器14的漏极连接复位电压供给线VRm，源极连接例如n-沟道MOSFET的水平选择晶体管16的漏极。各水平选择晶体管16的栅电极连接供给水平选择信号的水平选择线RWm。各水平选择晶体管16的源极连接垂直选择线CLn。
复位电压供给线VRm和垂直选择线RWm连接到垂直扫描移位寄存器/复位控制电路4。由于垂直扫描移位寄存器/复位控制电路4内设置图未示出的晶体管，现在已经向水平选择线RWm顺序输出选择信号。
各垂直选择线CLn分别通过放大器/噪声消除电路6和例如n-沟道MOSFET的列选择晶体管20，连接到信号共同输出线30。后边用图2说明放大器/噪声消除电路6的构成。现在已经向列选择晶体管20的栅电极，以规定定时从水平扫描移位寄存器8顺序输入列选择信号，借助于放大器/噪声消除电路6把固定图案噪声去除后的图象数据顺序输出到信号共同输出线30，通过放大器32送给外部系统。
其次，简单说明有关CMOS图象传感器1的工作。首先，用复位信号RST，以规定的定时一旦使复位晶体管12变成接通，光电二极管10就将充电到复位电位VR。接着，伴随光入射的光电二极管10开始放电，电位从复位电位VR降下来。规定时间经过后，如果水平选择信号RW向水平选择线RWm输出，则向连接该水平选择线RWm的水平选择晶体管16的栅电极输入该水平选择信号RW，并使水平选择晶体管16成为接通。因此将源极跟随放大器14来的输出电压，作为象素区域Pmn的图象数据输出到垂直选择线CLn。
然而，在搭载光电二极管10等的电荷存贮电容和源极跟随放大器14等的放大器的APS构成中，对同一信号由于VT(阈值电压)的偏差等，发生DC电平变动的固定图案噪声(Fixed Patern Noise：FPN)而存在使图象质量劣化的问题。为了降低该FPN，对图象数据的信号电压取样后使光电二极管10恢复到复位电位VR，并对复位电压取样求出信号电压与复位电压之差，将消除FPN成分的相关二次取样电路(Corelated Double Sampling：CDS)等用作噪声消除电路。
在这里，简单说明相关二次取样电路。图2示出连接垂直选择线CLl的取样同步电路和相关二次取样电路的构成。图2中，图中左侧用虚线示出的方框，作为连接垂直选择线CL1的多个象素之中的举例，表示图1左上方的象素区域P11。图中右侧用虚线示出的方框表示取样同步电路和相关二次取样电路。取样同步电路中，设有取样同步用开关42，控制向垂直选择线CL1的信号输入。取样同步用开关42的输入侧与垂直选择线CL1的连接点上连接稳定电流源40。将保持向垂直选择线CL1输出信号的取样同步用电容44的一电极侧，连接到取样同步用开关42的输出侧。取样同步用电容44的另一电极侧则连接到基准电压源46。
构成相关二次取样电路的放大器48的输入端子，连接到取样同步用开关42与取样同步用电容44的连接点。放大器48的输出端子连接到相关二次取样电路的CDS用电容50的一电极侧，CDS用电容50的另一电极侧连接到放大器54的输入端子。
并且，CDS用电容50的另一电极侧，通过箝位开关52连接到取样同步用电容44的另一电极侧。现在已经可以通过闭合箝位开关52，使CDS用电容50的另一电极侧固定为基准电压源46的基准电压，通过断开箝位开关52，使CDS用电容50成为浮置状态。放大器54的输出端子，通过列选择晶体管20连接到信号共同输出线30。
其次，利用图2说明有关取样同步电路和相关二次取样电路的工作。首先，简单说明由象素区域P11输出的信号流。水平选择晶体管16的栅电极上输入水平选择信号RW1的话，与由象素区域P11的光电二极管10存储的电荷量相应的源极跟随放大器14的电压变动就作为包含图象数据的信号电压VS向垂直选择线CL1输出。接着，向原封不动维持水平选择晶体管16接通状态的复位晶体管12栅电极输入复位信号RST，使复位晶体管12进入接通状态，并使光电二极管10恢复到复位电位VR，同时向垂直选择线CL1输出复位电压VR。以上的工作，在水平消隐期间进行。
在上述信号流中，例如，输入水平选择信号RW1，与水平选择晶体管16变成接通状态同步，使取样同步用开关42和箝位开关52进入接通状态。因此，对取样同步电路的输入端子施加信号电压VS。箝位开关52在接通的状态下，信号电压VS对取样同步电路的取样同步用电容44充电，同时CDS用电容50也进行充电。
接着，因为在箝位开关52变成断开，输入复位信号RST，使复位晶体管12成为接通状态。因此，光电二极管10恢复到复位电位VR，并向垂直选择信号CL1输出复位电压VR。复位电压VR输入到取样同步电路的输入端子，并保持在取样同步用电容44中。
其结果，在CDS用电容50的输出侧，产生相当于信号电压VS与复位电压VR之差的差信号(VS-VR)。该信号由CDS用电容50进行保持。这样一来，可以获得去除了重叠于信号电压VS和复位电压VR的双方上的固定图案噪声的模拟图象数据。该模拟图象数据，从放大器54的输出端子通过列选择晶体管20向信号共同输出线30输出。
本实施例的放大器/噪声消除电路6内，在垂直选择线CLn上分别设置上述取样同步电路和相关二次取样电路(以下，把两电路合称为CDS电路)6CLn。而且，本实施例的CDS电路6CLn中，设置利用相关二次取样电路内的CDS用电容50，对水平选择线RWm延伸方向排列的至少2个象素相互的模拟图象数据进行平均的电路。
以下，利用图3说明有关本实施例的图象平均化处理电路。首先，如图1和图11所示，例如假定对应R(红)的象素区域是P11和P13，并举例说明对这些象素区域P11、P13的图象数据进行平均化处理的情况。
图3中，电路上段表示连接到包括象素区域P11的第1列垂直选择线CL1的CDS电路6CL1，电路下段表示连接到包括象素区域P13的第3列垂直选择线CL3的CDS电路6CL3。CDS电路6CL1、6CL3的电路构成，由于跟图2所示的构成同样因而容易说明，所以CDS电路6CL1侧的构成要素上添加字母a，CDS电路6CL3的构成要素上添加字母b。
如图3所示，CDS电路6CL1的CDS用电容50a与放大器54a的连接点和CDS电路6CL3的CDS用电容50b与放大器54b的连接点互相，现在已经可以通过平均化处理用开关2进行电气上短路或断开。这样，本实施例的CMOS图象传感器1具有通过平均化处理用开关2连接规定的多个CDS电路6CLn的结构。
接着，说明本实施例的模拟图象数据平均化处理工作。在象素区域Pmn的光电变换工作、以及此后的信号电压VS和复位电压VR的取样、进而抵消固定图案噪声的工作，都跟用图2说明过的同样，因此说明省略。
首先，设定平均化处理用开关2处于断开状态。噪声消除工作后的CDS电路6CL1的CDS用电容50a内，存贮相当于象素区域P11的图象数据的电荷。另一方面，CDS电路6CL3的CDS用电容50b内存贮相当于象素区域P13的图象数据的电荷。
在不对图象数据进行平均化处理时，平均化处理用开关2维持断开状态不变，接收从水平扫描移位寄存器8来的列选择信号，使列选择晶体管20顺序变成接通状态，1行部分的n个模拟图象数据顺序输出到信号共同输出线30。
在对图象数据进行平均化处理时，在从水平扫描移位寄存器8来的列选择信号开始以前，把平均化处理用开关2转换成接通状态。这样一来，CDS电路6CL1的CDS用电容50a与放大器54a的连接点和CDS电路6CL3的CDS用电容50b的连接点之间电气上短路，使存贮于CDS用电容50a的电荷与存贮于CDS用电容50b的电荷平均化。还有，CDS电路6CL1和6CL3的各个构成器件，大致具有相同的器件特性，特别是，2个CDS用电容50a、50b的电容要几乎相同。因此，获得象素区域P11图象数据和象素区域P13图象数据的正确平均值。
例如，在水平选择线RWm的延伸方向，采用顺序作成x个相同颜色的象素区域P的组构成本实施例的图象平均化处理电路的办法，就可将例如具备图11中所示的接收面的象素排列的CMOS图象传感器1的图象数据数变成1/x。
图3所示的本实施例构成中，因为x＝2，所以可将图象数据数变成1/2。这时，水平扫描移位寄存器8以通常工作的1/2时钟频率进行工作就行。并且，在图中，信号共同输出线30上输出的平均化处理后的图象数据，也可以使2条垂直选择线CL1和CL3的任一方列选择晶体管20变成接通，或者也可以使两方的列选择晶体管20同时变成接通。
[第2实施例]
其次，利用图4说明本发明第2实施例的XY地址型固体摄象装置。本实施例的XY地址型固体摄象装置，除图象平均化处理电路的构成不同以外具有与第1实施例的CMOS图象传感器1同样的构成。对具有跟第1实施例同一作用功能的构成要素来说，加上同一的标号并省略说明。
图4表示本实施例的图象平均化电路。本实施例的CDS电路6CLn中，设置对在垂直选择线CLn延伸方向排列至少2个象素的模拟图象数据进行平均化的电路。首先，如图1和图11所示，例如假定对应于垂直选择线CL1延伸方向排列的R(红)图象区域是P11和P31，举例说明对这些象素区域P11、P31的图象数据进行平均化处理的情况。
图4中示出的CDS电路6CL1，与CDS用电容50并联设置第2CDS用电容51，在第2CDS用电容51与放大器54之间的连接点设置平均化处理用开关21方面具有特征。
现在就本实施例的CDS电路6CL1中的图象平均化处理工作进行说明。首先，设定平均化处理用开关21处于接通状态。噪声消除工作结束后，CDS电路6CL1的CDS用电容50和第2CDS用电容51双方都存贮了相当于象素区域P11图象数据的电荷。
其次，因为使平均化处理用开关21变成断开，第2CDS用电容51变成浮置状态，保持象素区域P11的电荷，把相当于象素区域P31的电荷存入CDS用电容50内。另外，在本例中，关于在从象素区域P11到象素区域P31之间的(G用)象素区域P21，对图象数据不进行平均化处理，象素区域P21的电荷就一面存贮到CDS用电容50内一面通过放大器54、列选择晶体管20，作为向信号共同输出线30输出的图象数据。
再说，象素区域P31的电荷存贮于CDS用电容50以后，自从水平扫描移位寄存器8来的列选择信号输出开始以前，把平均化处理用开关21转换到接通状态。这样一来，就使CDS用电容50内存贮的象素区域P31的电荷与第2CDS用电容51内存贮的象素区域P11电荷平均化。另外，CDS用电容50和第2CDS用电容51的电容值是差不多相同的。因此，得到象素区域P11图象数据和象素区域P31图象数据的正确平均值。
图4示出的构成中，虽然仅一组利用第2CDS用电容51与平均化处理用开关21的组(R用)，但是在CDS电路6CL1中也可以进一步附加CDS用电容50和第2CDS用电容51并联连接的第3CDS电容(图未示出)和设于第3CDS电容与放大器54之间连接点的平均化处理开关(图未示出)的组(G用)。这样一来，现在已经可以对垂直选择线CL1上全部的(R)和(G)象素分别相互每隔一个象素的图象数据进行平均化，使显示分辨率变成1/2。
另外，不做图象数据的平均化处理时，平均化处理用开关21如经常处于断开状态，成为跟图2所示CDS电路6CLn实质上同样的构成和工作，因而接收垂直扫描移位寄存器/复位控制电路4来的行选择信号，可在一帧期间，向信号共同输出线30输出一列部分m个的模拟图象数据。
[第3实施例]
接着，利用图5说明本发明第3实施例的XY地址型固体摄象装置。本实施例的XY地址型固体摄象装置，除图象平均化处理电路的构成不同以外具有与第2实施例的CMOS图象传感器1同样的构成。对具有跟第2实施例同一作用功能的构成要素来说，附加同一的标号并省略其说明。
图5表示本实施例的图象平均化电路。图5所示的CDS电路6CL1，在第2实施例的图4所示的构成中，在CDS用电容50与放大器54之间连接点添加平均化处理用开关22的方面具有特征。
现在说明本实施例的CDS电路6CL1中的平均化处理工作。首先，平均化处理用开关21、22双方从断开状态，仅使平均化处理用开关22进入接通状态，因此，噪声消除工作结束后CDS电路6CL1的CDS用电容50内存贮相当于象素区域P11图象数据的电荷。
其次，使平均化处理用开关22断开，CDS用电容50变成浮置状态并保持象素区域P11的电荷。接着，使平均化处理用开关21变成接通状态。因此，噪声消除工作结束后CDS电路6CL1的第2CDS用电容51内存贮相当于素区域P31图象数据的电荷。还有本例中，关于在从象素区域P11至象素区域P31之间的(G用)象素区域P21，对图象数据不进行平均化处理，象素区域P21的电荷就一面存贮到CDS用电容50内一面通过放大器54、列选择晶体管20，作为向信号共同输出线30输出的图象数据。
在图象数据进行平均化处理时，自从水平扫描移位寄存器8来的列选择信号输出开始以前，把平均化处理用开关21、22双方都转换到接通状态。这样一来，就使CDS用电容50内存贮的象素区域P11的电荷与第2CDS用电容51内存贮的象素区域P31电荷平均化，得到象素区域P11图象数据和象素区域P31图象数据的正确平均值。
本实施例也与第2实施例同样，在CDS电路6CL1中，添加第3CDS用电容和平均化处理用开关(一起图未示出)的组(G用)，不用说也是可以的，并且，不对图象数据进行平均化处理时，使平均化处理用开关21、22的两者之一经常处于断开状态也行。
倘若采用本实施例，因为在CDS用电容50侧和第2CDS用电容51侧双方设置具有几乎相同开关特性的平均化处理用开关21、22，因此跟仅单方配置图4中所示平均化处理用开关的情况比较，能够防止由开关噪声等引起图象平均化信号的劣化。
[第4实施例]
接着，利用图6说明本发明第4实施例的XY地址型固体摄象装置。本实施例的XY地址型固体摄象装置，除图象平均化处理电路的构成不同以外具有与第2实施例的CMOS图象传感器1同样的构成。对具有跟上述实施例同一作用功能的构成要素来说，附加同一的标号并省略其说明。
图6表示本实施例的图象平均化电路。图6中，电路上段举例表示连接到包括象素区域P11的第1列垂直选择线CL1的CDS电路6CL1，电路下段举例表示连接到包括象素区域P13的第3列垂直选择线CL3的CDS电路6CL3。CDS电路6CL1、6CL3的电路构成，由于跟图4中所示的构成同样，为了容易进行说明，CDS电路6CL1侧的构成要素上添加字母a，CDS电路6CL3的构成要素上添加字母b。
如图6所示，CDS电路6CL1的CDS用电容50a与放大器54a的连接点和CDS电路6CL3的CDS用电容50b与放大器54b的连接点互相，通过平均化处理用开关2电连接。这样，本实施例的CMOS图象传感器1变成一面以图3所示构成为基础一面把CDS用电容的部分置换成图4的构成。
其次，说明本实施例的模拟图象数据平均化处理工作。首先，设定平均化处理用开关2为断开状态，设定平均化处理用开关21a、21b为接通状态。噪声消除工作后的CDS电路6CL1的第2CDS用电容51a内，存贮相当于象素区域P11的图象数据的电荷。另一方面，CDS电路6CL3的第2CDS用电容50b内存贮相当于象素区域P13的图象数据的电荷。
接着，设定平均化处理用开关21a、21b为断开状态，第2CDS用电容51a、51b变成浮置状态并分别保持象素区域P11、P13的电荷。
接着，继续对第2条水平选择线RW2的象素信号进行噪声消除工作，对第3条水平选择线RW3的象素信号进行噪声消除工作一结束，CDS用电容50a内就存贮相当于象素区域P31图象数据的电荷。另一方面，CDS用电容50b内存贮相当于象素区域P33图象数据的电荷。
接着，使平均化处理用开关21a、21b成为接通状态。随着平均化处理用开关21a的接通，就使CDS电路6CL1的CDS用电容50a内存贮的象素区域P31的电荷和第2CDS用电容51b内存贮的象素区域P11的电荷平均化，得到象素区域P11的图象数据和象素区域P31的图象数据的正确平均值α。
另一方面，随着平均化处理用开关21b的接通，就使CDS电路6CL3的CDS用电容50b内存贮的象素区域P33的电荷和第2CDS用电容51b内存贮的象素区域P13的电荷平均化，得到象素区域P13的图象数据和象素区域P33的图象数据的正确平均值β。
接着，如果平均化处理用开关2变成接通状态，就获得平均值α与平均值β的平均值。因此，对(R)象素区域P11、P13、P31、P33的4个图象数据进行平均。以上图象平均化工作是在来自水平扫描移位寄存器8的列选择信号输出以前进行。另外，上述中，为平均化处理用开关2、21a、21b的开关动作设置时间差并已按顺序说过，然而不需要设置时间差，使平均化处理用开关2、21a、21b同时变成接通状态，也可以对4个图象数据一次进行平均化处理。
信号共同输出线30上输出的平均化处理后的图象数据也可以使2条垂直选择线CL1和CL3的任一方列选择晶体管20变成接通，或者，也可以使双方列选择晶体管20同时变成接通。另外，不对图象数据进行平均化处理时，可以听任平均化处理用开关2、21a、21b维持断开状态。
倘若采用本实施例，例如，在水平选择线RWm的延伸方向，采用顺序作成x个相同颜色象素区域P的组，构成图象平均化处理电路的办法，就可水平选择线RWm的延伸方向，例如将具备图11中所示的接收面的象素排列的CMOS图象传感器1的图象数据数变成1/x。
并且，在图6所示的的各CDS电路6CL1、6CL3中，仅一组利用第2CDS用电容51a、51b与平均化处理用开关21a、21b的组(R用)，但是进而也可以添加第3CDS用电容与平均化处理用开关(都未示出)的组(G用或B用)。这样一来，对垂直选择线CLn上全部的(R)、(G)、及(B)的象素，分别对相互每隔一个象素进行平均化，就可在垂直选择线CLn的延伸方向把图象数据数变成1/2。因此，现在已经把图11中所示的接收面全体的显示分辨率提高到1/(2x)。这时，水平扫描移位寄存器8可以在通常工作的1/(2x)时钟频率下工作。
[第5实施例]
其次，利用图7至9说明本发明第5实施例的XY地址型固体摄象装置。本实施例的XY地址型固体摄象装置，除图象平均化处理电路的构成不同以外具有与第4实施例的图6所示的CMOS图象传感器1同样的构成。对具有跟上述实施例同一作用功能的构成要素，加上同一的标号并省略其说明。
图7表示本实施例的图象平均化电路。如图7所示，在CDS电路6CL1的第2CDS用电容51a与平均化处理用开关21a的连接点上连接放大器55a的输入端子。并且，CDS电路6CL3的第2CDS用电容51b与平均化处理用开关21b的连接点上连接放大器55b的输入端子。放大器55a、55b的输出端子，分别通过设置的列选择晶体管20连接到信号共同输出线30。并且，对应于CDS用电容50a与放大器54a的连接点和CDS用电容50b与放大器54b的连接点之间所设的平均化处理用开关2，在第2CDS用电容51a与放大器55a的连接点和第2CDS用电容51b与放大器55b的连接点之间也形成平均化处理用开关3。
倘若采用本实施例，CDS用电容50a、50b侧和第2CDS用电容51a、51b侧的双方都设置经验几乎相同器件特性的放大器54a、54b、55a、55b、以及各列选择晶体管20。由于作成这样的电路构成，可使开关器件或放大器的连接点上附加的寄生电容变成完全相等大小。
为了对CDS用电容50a、50b和第2CDS用电容51a、51b内分别存贮的电荷正确地进行平均化，求出多个信号传输系统内的电容值在哪个系统也都变成大体相等。倘若采用本实施例，不仅CDS用电容50a、50b和第2CDS用电容51a、51b具有相同的电容，而且附加于这些电容上的寄生电容也会完全相等，因而能够高精度平均电容电荷。
其次，说明本实施例模拟图象数据的平均化处理工作。首先，设定平均化处理用开关2、3为断开状态，设定平均化处理用开关21a、21b继续为接通状态。噪声消除工作结束后，CDS电路6CL1的第2CDS用电容51a内存贮象素区域P11的电荷。另一方面，CDS电路6CL3的第2CDS用电容51b内存贮象素区域P13的电荷。
然后，设定平均化处理用开关21a、21b为断开状态，第2CDS用电容51a、51b处于浮置状态并分别保持象素区域P11、P13的电荷。
然后，继续对第2条水平选择线RW2的象素信号进行噪声消除工作，继续对第3条水平选择线RW3的象素信号进行噪声消除工作一结束，就把象素区域P31的电荷存贮到CDS用电容50a内。另一方面，把象素区域P33的电荷存贮到CDS用电容50b内。
其次，平均化处理用开关2、3、21a、21b同时全都保持接通状态。因此，对CDS电路6CL1的CDS用电容50a内存贮的象素区域P31的电荷、第2CDS用电容51b内存贮的象素区域P11的电荷、CDS电路6CL3的CDS用电容50b内存贮的象素区域P33的电荷和第2CDS用电容51b内存贮的象素区域P13的电荷平均化，即对(R)象素区域P11、P13、P31、P33的4个图象数据进行平均。以上的图象平均化工作是在自从水平扫描移位寄存器8来的列选择信号输出开始以前进行的。另外，不对图象数据进行平均化处理时，可以听任平均化处理用开关2、3、21a、21b维持断开状态。
本实施例中，也与第4实施例同样，例如，可水平选择线RWm的延伸方向，将具备图11中所示的接收面的象素排列的CMOS图象传感器1的图象数据数变成1/x。并且，通过添加第3CDS电容和平均化处理用开关的组(G用或B用)，可在水平选择线RWm的延伸方向，将图象数据数变成1/2。因此，就能把图11中所示的接收面全体的显示分辨率提高到1/(2x)。
图8更具体地示出图7中所示的图象平均化处理电路。图8中，放大器54a、54b、55a、55b是利用稳定电流源40和n-沟道MOSFET60的源极跟随放大器，而且列选择晶体管20由n-沟道MOSFET构成。
并且，用于平均电容电荷的各个开关，只用p-沟道MOSFET构成。图8中，平均化处理用开关2、3、21a、21b具有p-沟道MOSFET的模拟开关电路62。模拟开关电路62的p-沟道MOSFET的源极和漏极上分别连接着由p-沟道MOSFET构成的噪声消除电路64。噪声消除电路64的p-沟道MOSFET的源极/漏极短路，并且，器件的尺寸按模拟开关电路62的p-沟道MOSFET大约1/2大小来形成。现在已经在模拟开关电路62的p-沟道MOSFET栅电极上施加规定电压的控制信号φ，噪声消除电路64的p-沟道MOSFET栅电极上施加跟控制信号φ相反极性的控制信号/φ(“/”表示相反极性)。
因此，起因于模拟开关电路62的p-沟道MOSFET输入端子侧的栅极输入电容的噪声成分，由连接到模拟开关电路62的输入端子侧的噪声消除电路64的p-沟道MOSFET的电容成分抵消。并且，起因于模拟开关电路62的p-沟道MOSFET输出端子侧的栅极输入电容的噪声成分，由连接到模拟开关电路62的输出端子侧的噪声消除电路64的p-沟道MOSFET的电容成分抵消。
图9示出图8中所示图象平均化电路的变形例。图9中表示的图象平均化处理电路是从图8所示的平均化处理用开关2和3中去除噪声消除电路64而成为只有模拟开关电路62以外其构成都相同。
图9所示图象平均化电路，在对4个象素部分的图象数据进行平均化处理时，正如已经说明的那样，平均化处理用开关2、3、21a、21b全都同时保持接通。起因于平均化处理用开关2的模拟开关电路62的p-沟道MOSFET一端子侧的栅极输入电容的噪声成分，可由连接到平均化处理用开关21a的模拟开关电路62的一端子侧的噪声消除电路64的p-沟道MOSFET的电容成分抵消。
同样，起因于平均化处理用开关2的p-沟道MOSFET另一端子侧的栅极输入电容的噪声成分，可由平均化处理用开关21b的一端子侧噪声消除电路64抵消。
起因于平均化处理用开关3的模拟开关电路62的p-沟道MOSFET一端子侧栅极输入电容的噪声成分，可由连接到平均化处理用开关21b的模拟开关电路62的另一端子侧的噪声消除电路64的p-沟道MOSFET的电容成分抵消。
同样，起因于平均化处理用开关3的p-沟道MOSFET另一端子侧栅极输入电容的噪声成分，可由平均化处理用开关21a另一端子侧的噪声消除电路64抵消。
于是，可以从平均化处理用开关2、3中去除噪声消除电路64而成为只有模拟开关电路62。这样一来，可以进一步缩小器件面积。
正如以上说过的那样，倘若采用本实施例，在CMOS图象传感器内，可以对图象数据进行平均化作为模拟信号。因此，作为外围装置不需要准备数字处理系统或存储装置，因而已经可以提高设计效率。
并且，用于图象平均化的第2CDS用电容51可以利用芯片内已经存在的电容。例如，可以利用CDS电路6CLn初级放大器48、48a、48b的输入侧或输出侧电容。于是，具有本实施例的图象平均化处理电路的CMOS图象传感器，只增加平均化处理用开关2、3、21大小的面积就可以完成，因而与需要逻辑部分和存储部分的现有产品比较，现在已经可以大幅度缩小芯片面积，而且抑制制造成本并进行图象平均化处理。
而且，图象数据的平均化跟没有平均化的情况比较，S/N(信号对噪声)比成为1/√2，因而有助于图象质量提高。
本发明不限于上述实施例，还可以有种种变形。
例如，上述实施例中，虽然象素区域P是一个光电变换器件中由三个晶体管APS构成，但是本发明不限于此，也可以应用于配置其它APS构成，例如，具备转移栅极和FD(浮置扩散)区域的4或5个晶体管的CMOS图象传感器。
并且，本实施例中，平均化处理用开关2、3、21a、21b作成利用p-沟道MOSFET的模拟开关电路62和由用于消除其开关噪声的p-沟道MOSFET构成的2个噪声消除电路64的结构，可是本发明不限于此。例如，如图10所示，当然也可以使用将p-沟道MOSFET和n-沟道MOSFET的源极相互，及漏极相互连接的模拟开关电路70。
这时，为了抵消模拟开关电路70输入侧的开关噪声，将噪声消除电路72连接到模拟开关电路70的输入侧。并且，为了抵消模拟开关电路70输出侧的开关噪声，将噪声消除电路74连接到模拟开关电路70的输出侧。噪声消除电路72、74由模拟开关电路70的p-沟道MOSFET和n-沟道MOSFET的半个器件尺寸的p-沟道MOSFET与n-沟道MOSFET组合构成。噪声消除电路72的p-沟道MOSFET与n-沟道MOSFET的源极和漏极相互共同连接，而且源极和漏极间短路。噪声消除电路74也具有同样的连接结构。
现在已经对模拟开关电路70的p-沟道MOSFET栅电极施加规定电压的控制信号φ，对模拟开关电路70的n-沟道MOSFET栅电极施加控制信号/φ。噪声消除电路72、74的p-沟道MOSFET栅电极要与模拟开关电路70的n-沟道MOSFET栅电极共同连接，噪声消除电路72、74的n-沟道MOSFET栅电极要与模拟开关电路70的p-沟道MOSFET栅电极共同连接起来。
因此，由模拟开关电路70开关时发生的开关噪声之中，起因于模拟开关电路70的n-沟道MOSFET输入端子侧栅极输入电容的噪声成分被噪声消除电路72的p-沟道MOSFET的电容成分抵消，并且，起因于模拟开关电路70的p-沟道MOSFET输入端子侧栅极输入电容的噪声成分被噪声消除电路72的n-沟道MOSFET的电容成分抵消。
同样，起因于模拟开关电路70的n-沟道MOSFET输出端子侧栅极输入电容的噪声成分被噪声消除电路74的p-沟道MOSFET的电容成分抵消，并且，起因于模拟开关电路70的p-沟道MOSFET输出端子侧栅极输入电容的噪声成分被噪声消除电路74的n-沟道MOSFET的电容成分抵消。
以上说明的实施例的XY地址型固体摄象装置综述如下。
(附记1)
一种XY地址型固体摄象装置包括：
多个象素区域，上述象素区域分别具备在由多条水平选择线和垂直选择线划分的区域上成矩阵状排列的对入射光进行光电变换的光电变换器件，把上述光电变换器件内存贮的电荷转换成图象数据的放大器，和根据规定的上述水平选择线上输出的水平选择信号，在规定的上述垂直选择线上输出上述图象数据的水平选择开关；以及
图象平均化电路，对从上述多个象素区域的至少2个输出的上述图象数据进行平均化处理为特征。
(附记2)
在附记1记载的XY地址型固体摄象装置，
上述图象平均化电路对上述规定的水平选择线上的上述多个象素区域的上述图象数据进行平均化处理为特性的XY地址型固体摄象装置。
(附记3)
在附记1或2记载的XY地址型固体摄象装置，
上述图象平均化电路对上述规定的垂直选择线上的上述多个象素区域的上述图象数据进行平均化处理为特性的XY地址型固体摄象装置。
(附记4)
在附记1至3任一项记载的XY地址型固体摄象装置，还包括
去除叠加在上述图象数据上的噪声的噪声消除电路，
上述图象平均化电路配置在上述噪声消除电路内为特性的XY地址型固体摄象装置。
(附记5)
在附记4记载的XY地址型固体摄象装置，
上述噪声消除电路，对每条上述垂直选择线，具有相关二次取样电路，将跟噪声去除后的上述图象数据对应的电荷保持在第1电容内为特性的XY地址型固体摄象装置。
(附记6)
在附记5记载的XY地址型固体摄象装置，
上述图象平均化电路具有连接多个第1电容并使多个上述电容的上述电荷平均化的第1平均化处理用开关为特性的XY地址型固体摄象装置。
(附记7)
在附记4或6任一项记载的XY地址型固体摄象装置，
上述图象平均化电路，在上述相关二次取样电路内具有跟上述第1电容并联插入的第2电容为特性的XY地址型固体摄象装置。
(附记8)
在附记7记载的XY地址型固体摄象装置，
上述第2电容是设于上述相关二次取样电路内的放大器输入侧或输出侧的电容为特征的XY地址型固体摄象装置。
(附记9)
在附记7或8记载的XY地址型固体摄象装置，
上述图象平均化电路具有跟上述相关二次取样电路电连接/切断上述第2电容的第2平均化处理用开关为特征的XY地址型固体摄象装置。
(附记10)
在附记9记载的XY地址型固体摄象装置，
上述平均化电路具有跟上述相关二次取样电路电连接/切断上述第1电容的第3平均化处理用开关为特征的XY地址型固体摄象装置。
(附记11)
在附记7至10任一项记载的XY地址型固体摄象装置，
上述第1图象平均化处理应开关连接多个的上述第1和第2电容并使多个上述电容的上述电荷平均化为特征的XY地址型固体摄象装置。
(附记12)
在附记11记载的XY地址型固体摄象装置，
至少上述第1和第2图象平均化处理用开关大致同时工作，使上述多个电容的电荷平均化为特征的XY地址型固体摄象装置。
(附记13)
在附记12记载的XY地址型固体摄象装置，
上述第1和第2图象平均化处理用开关具有组合n-沟道MOSFET和p-沟道MOSFET的模拟开关电路为特征的XY地址型固体摄象装置。
(附记14)
在附记12记载的XY地址型固体摄象装置，
上述第1和第2图象平均化处理用开关具有由n-沟道MOSFET或p-沟道MOSFET的任一方构成的模拟开关电路为特征的XY地址型固体摄象装置。
(附记15)
在附记13或14记载的XY地址型固体摄象装置，
进一步配置由连接到上述模拟开关电路的输入侧，并将源极/漏极短路的MOSFET构成的开关噪声消除电路，以便降低上述模拟开关电路的开关噪声为特征的XY地址型固体摄象装置。
(附记16)
在附记15记载的XY地址型固体摄象装置，
一个上述开关噪声消除电路的大小为上述模拟开关电路的大约1/2为特征的XY地址型固体摄象装置。
说明效果
如以上那样，倘若采用本发明，就可以实现不增加芯片面积，而且抑制制造成本能进行图象平均化处理的XY地址型固体摄象装置。

Claims (16)

1.一种XY地址型固体摄象装置，其特征在于包括：
多个象素区域，上述象素区域分别具备：在由多条水平选择线和垂直选择线划分的区域上成矩阵状排列的对入射光进行光电变换的光电变换器件；把上述光电变换器件内存贮的电荷转换成图象数据的放大器；及根据向规定的上述水平选择线上输出的水平选择信号向规定的上述垂直选择线上输出上述图象数据的水平选择开关，以及
图象平均化电路，对从上述多个象素区域的至少2个输出的上述图象数据进行平均化处理。
2.根据权利要求1记载的XY地址型固体摄象装置，其特征在于：
上述图象平均化电路对在上述规定的水平选择线上的上述多个象素区域的上述图象数据进行平均化处理。
3.根据权利要求1或2记载的XY地址型固体摄象装置，其特征在于：
上述图象平均化电路对在上述规定的垂直选择线上的上述多个象素区域的上述图象数据进行平均化处理。
4.根据权利要求1记载的XY地址型固体摄象装置，其特征在于：
还包括去除叠加在上述图象数据上的噪声的噪声消除电路，
上述图象平均化电路配置在上述噪声消除电路内。
5.根据权利要求4记载的XY地址型固体摄象装置，其特征在于：
在上述噪声消除电路中，每条上述垂直选择线具有相关二次取样电路，该相关二次取样电路将跟噪声去除后的上述图象数据对应的电荷保持在第1电容内。
6.根据权利要求5记载的XY地址型固体摄象装置，其特征在于：
上述图象平均化电路具有连接多个上述第1电容并将多个上述第1电容的上述电荷平均化的第1平均化处理用开关。
7.根据权利要求4记载的XY地址型固体摄象装置，其特征在于：
在上述图象平均化电路中，在上述相关二次取样电路内具有跟上述第1电容并联插入的第2电容。
8.根据权利要求7记载的XY地址型固体摄象装置，其特征在于：
上述第2电容是设于上述相关二次取样电路内的放大器输入侧或输出侧的电容。
9.根据权利要求7记载的XY地址型固体摄象装置，其特征在于：
上述图象平均化电路具有从上述相关二次取样电路电连接/切断上述第2电容的第2平均化处理用开关。
10.根据权利要求9记载的XY地址型固体摄象装置，其特征在于：
上述图象平均化电路具有从上述相关二次取样电路电连接/切断上述第1电容的第3平均化处理用开关。
11.根据权利要求7记载的XY地址型固体摄象装置，其特征在于：
上述第1平均化处理用开关连接多个上述第1和第2电容并将多个上述电荷平均化。
12.根据权利要求11记载的XY地址型固体摄象装置，其特征在于：
至少上述第1和第2平均化处理用开关大致同时工作从而将多个上述电荷平均化。
13.根据权利要求12记载的XY地址型固体摄象装置，其特征在于：
上述第1和第2平均化处理用开关具有组合n-沟道MOSFET和p-沟道MOSFET的模拟开关电路。
14.根据权利要求12记载的XY地址型固体摄象装置，其特征在于：
上述第1和第2平均化处理用开关具有由n-沟道MOSFET或p-沟道MOSFET的某一方构成的模拟开关电路。
15.根据权利要求13记载的XY地址型固体摄象装置，其特征在于：
进一步配置由连接到上述模拟开关电路的输入输出侧、并使源极/漏极短路的MOSFET构成的开关噪声消除电路，以便降低上述模拟开关电路的开关噪声。
16.根据权利要求15记载的XY地址型固体摄象装置，其特征在于：
一个上述开关噪声消除电路的大小为上述模拟开关电路的1/2。
CNB021080534A 2001-04-26 2002-03-26 Xy地址型固体摄象装置 Expired - Fee Related CN1233153C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP130149/2001 2001-04-26
JP2001130149A JP2002330349A (ja) 2001-04-26 2001-04-26 Ｘｙアドレス型固体撮像装置

Publications (2)

Publication Number Publication Date
CN1383322A CN1383322A (zh) 2002-12-04
CN1233153C true CN1233153C (zh) 2005-12-21

Family

ID=18978575

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021080534A Expired - Fee Related CN1233153C (zh) 2001-04-26 2002-03-26 Xy地址型固体摄象装置

Country Status (6)

Country Link
US (1) US7242427B2 (zh)
EP (1) EP1253776B1 (zh)
JP (1) JP2002330349A (zh)
KR (1) KR100813344B1 (zh)
CN (1) CN1233153C (zh)
TW (1) TW548962B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914227B2 (en) * 2001-06-25 2005-07-05 Canon Kabushiki Kaisha Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
US6919551B2 (en) * 2002-08-29 2005-07-19 Micron Technology Inc. Differential column readout scheme for CMOS APS pixels
TW580828B (en) * 2002-09-16 2004-03-21 Pixart Imaging Inc Signal readout circuit having on-sensor-chip two-dimensional interpolation
US7304674B2 (en) * 2002-11-15 2007-12-04 Avago Technologies General Ip Pte Ltd Sampling image signals generated by pixel circuits of an active pixel sensor (APS) image sensor in a sub-sampling mode
JP4499348B2 (ja) * 2002-11-28 2010-07-07 ソニー株式会社 固体撮像装置及びその信号読み出し方法
JP4207659B2 (ja) * 2003-05-16 2009-01-14 ソニー株式会社 固体撮像装置およびその駆動方法、ならびにカメラ装置
JP4297416B2 (ja) * 2003-06-10 2009-07-15 シャープ株式会社 固体撮像素子、その駆動方法およびカメラ
JP3830474B2 (ja) * 2003-07-16 2006-10-04 オリンパス株式会社 固体撮像装置
JP4458236B2 (ja) * 2003-09-30 2010-04-28 パナソニック株式会社 固体撮像装置
JP4144578B2 (ja) * 2003-10-15 2008-09-03 ソニー株式会社 固体撮像装置、画素信号処理方法
US7154075B2 (en) * 2003-11-13 2006-12-26 Micron Technology, Inc. Method and apparatus for pixel signal binning and interpolation in column circuits of a sensor circuit
US7446806B2 (en) * 2003-12-19 2008-11-04 Symbol Technologies, Inc. Single chip, noise-resistant, one-dimensional, CMOS sensor for target imaging
US7626622B2 (en) * 2004-01-13 2009-12-01 Panasonic Corporation Solid state image pickup device and camera using the same
KR100866950B1 (ko) * 2004-02-03 2008-11-05 삼성전자주식회사 Ｓ/ｎ비 향상을 위한 ｃｄｓ회로 및 상기 ｃｄｓ회로를이용한 신호변환방법
JP2005229373A (ja) * 2004-02-13 2005-08-25 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
KR100640603B1 (ko) 2004-06-22 2006-11-01 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하는 개선된 고체촬상 소자 및 그 구동 방법
TWI256840B (en) * 2004-03-16 2006-06-11 Samsung Electronics Co Ltd Method and circuit for performing correlated double sub-sampling (CDSS) of pixels in an active pixel sensor (APS) array
KR100994993B1 (ko) 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
JP4421353B2 (ja) * 2004-04-01 2010-02-24 浜松ホトニクス株式会社 固体撮像装置
JP4290066B2 (ja) * 2004-05-20 2009-07-01 キヤノン株式会社 固体撮像装置および撮像システム
JP2005341438A (ja) * 2004-05-28 2005-12-08 Fujitsu Ltd 固体撮像装置、および画素データ読出し電圧印加方法
JP4510523B2 (ja) * 2004-06-02 2010-07-28 キヤノン株式会社 固体撮像装置および撮像システム
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
JP4584634B2 (ja) 2004-06-29 2010-11-24 オリンパス株式会社 固体撮像装置
JP4826071B2 (ja) * 2004-07-01 2011-11-30 ソニー株式会社 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
US7609303B1 (en) * 2004-10-12 2009-10-27 Melexis Tessenderlo Nv Low noise active pixel image sensor using a modified reset value
US20060077273A1 (en) * 2004-10-12 2006-04-13 Hae-Seung Lee Low noise active pixel image sensor
JP4363308B2 (ja) * 2004-11-02 2009-11-11 ソニー株式会社 固体撮像素子の信号処理装置及び方法並びに撮像装置
JP4341528B2 (ja) * 2004-11-02 2009-10-07 ソニー株式会社 固体撮像素子の信号処理装置及び方法並びに撮像装置
JP4802320B2 (ja) * 2005-02-01 2011-10-26 国立大学法人静岡大学 共焦点顕微鏡装置
KR100674957B1 (ko) * 2005-02-23 2007-01-26 삼성전자주식회사 임의의 서브-샘플링 레이트로 아날로그 신호를 평균화하여서브-샘플링하는 고체 촬상 소자 및 그 구동 방법
JP4534804B2 (ja) * 2005-03-09 2010-09-01 ソニー株式会社 撮像デバイス
CN100579451C (zh) * 2006-04-21 2010-01-13 佳能株式会社 成像装置、放射线成像装置和放射线成像系统
JP4185949B2 (ja) * 2006-08-08 2008-11-26 キヤノン株式会社 光電変換装置及び撮像装置
US7944020B1 (en) 2006-12-22 2011-05-17 Cypress Semiconductor Corporation Reverse MIM capacitor
JP5253028B2 (ja) * 2008-07-23 2013-07-31 キヤノン株式会社 撮像システムおよびその制御方法
JP2010068231A (ja) 2008-09-10 2010-03-25 Toshiba Corp アナログ信号処理回路
JP4788782B2 (ja) * 2009-01-30 2011-10-05 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP5257176B2 (ja) * 2009-03-18 2013-08-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2010268111A (ja) * 2009-05-13 2010-11-25 Seiko Epson Corp センシング装置および電子機器
JP2010268271A (ja) * 2009-05-15 2010-11-25 Nikon Corp 撮像装置
CN102387316B (zh) * 2010-08-31 2014-11-05 比亚迪股份有限公司 一种高动态范围的像素单元及图像传感器
JP5426587B2 (ja) * 2011-01-31 2014-02-26 株式会社東芝 固体撮像装置及びその画素平均化処理方法
US8654226B2 (en) * 2011-03-16 2014-02-18 Analog Devices, Inc. Clock gated power saving shift register
EP2988492B1 (en) * 2013-04-18 2017-12-13 Olympus Corporation Image-capturing element, image-capturing device, and endoscope system
KR102074948B1 (ko) * 2013-07-19 2020-02-07 삼성전자 주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
KR102382183B1 (ko) 2015-05-20 2022-04-01 삼성전자주식회사 신호대 잡음비 및 랜덤 노이즈를 개선하는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145859A (ja) * 1991-11-25 1993-06-11 Hitachi Ltd 固体撮像装置およびその制御方法
JPH06311439A (ja) * 1993-04-22 1994-11-04 Canon Inc 信号処理装置
DE69418754T2 (de) * 1993-03-15 1999-11-04 Canon Kk Signalprozessor
JP3437208B2 (ja) * 1993-03-15 2003-08-18 キヤノン株式会社 信号処理装置
JP3278243B2 (ja) * 1993-06-18 2002-04-30 キヤノン株式会社 光電変換装置
US5949483A (en) * 1994-01-28 1999-09-07 California Institute Of Technology Active pixel sensor array with multiresolution readout
JP3862298B2 (ja) * 1994-12-22 2006-12-27 キヤノン株式会社 光電変換装置
DE69729648T2 (de) * 1996-01-22 2005-06-09 California Institute Of Technology, Pasadena Aktivpixelsensormatrix mit mehrfachauflösungsausgabe
JPH09247535A (ja) * 1996-03-12 1997-09-19 Toshiba Corp 固体撮像装置
GB2317522B (en) * 1996-09-12 2000-09-27 Vsli Vision Limited Low noise operation of an image sensor
US5920345A (en) * 1997-06-02 1999-07-06 Sarnoff Corporation CMOS image sensor with improved fill factor
US5969758A (en) * 1997-06-02 1999-10-19 Sarnoff Corporation DC offset and gain correction for CMOS image sensor
US6590198B1 (en) * 1998-03-16 2003-07-08 Photon Vision Systems, Inc. Video bus for high speed multi-resolution imagers
US6166367A (en) * 1998-03-26 2000-12-26 Photobit Corporation Programmable analog arithmetic circuit for imaging sensor
US7071980B2 (en) * 2000-07-27 2006-07-04 Canon Kabushiki Kaisha Image sensing apparatus
JP2002320235A (ja) * 2001-04-19 2002-10-31 Fujitsu Ltd 空間解像度の低下を抑えて縮小画像信号を生成するｃｍｏｓイメージセンサ
US20040246354A1 (en) * 2003-06-04 2004-12-09 Hongli Yang CMOS image sensor having high speed sub sampling
US7154075B2 (en) * 2003-11-13 2006-12-26 Micron Technology, Inc. Method and apparatus for pixel signal binning and interpolation in column circuits of a sensor circuit

Also Published As

Publication number Publication date
TW548962B (en) 2003-08-21
EP1253776B1 (en) 2013-09-18
CN1383322A (zh) 2002-12-04
EP1253776A2 (en) 2002-10-30
US7242427B2 (en) 2007-07-10
KR100813344B1 (ko) 2008-03-12
JP2002330349A (ja) 2002-11-15
EP1253776A3 (en) 2003-11-19
US20020158982A1 (en) 2002-10-31
KR20020083421A (ko) 2002-11-02

Similar Documents

Publication Publication Date Title
CN1233153C (zh) Xy地址型固体摄象装置
CN1207789C (zh) 图象摄取装置
CN1097381C (zh) 光电转换设备
CN1310501C (zh) 固态图像拾取装置
CN1732681A (zh) 固态成像器件
CN1239015C (zh) 摄像装置及摄像系统
CN1209909C (zh) 图像摄取装置
CN1728784A (zh) 物理信息获取方法、物理信息获取设备和半导体器件
CN101047798A (zh) 图像传感器
CN1961570A (zh) 固体摄像装置
CN1684503A (zh) 用于防止由于强光的进入导致图像变暗的摄像装置
CN101047799A (zh) 成像装置照相机系统及其驱动方法
CN1774935A (zh) 固态图像拾取设备及其驱动方法
CN1383320A (zh) Xy地址型固体摄象装置
CN1703901A (zh) 固体摄像装置、其驱动方法及使用它的照相机
CN1171465C (zh) 具有单-摄像元件、可抑制伪彩色信号的彩色摄象机
CN1675921A (zh) 固态成像装置、用于固态成像装置的方法、成像方法和成像器
CN1681211A (zh) 模拟数字转换方法和装置、半导体器件及电子装置
CN101047796A (zh) 成像设备和用于该成像设备的方法
CN101064788A (zh) 固态成像装置、驱动固态成像装置的方法和图像拾取设备
CN1387264A (zh) 摄像装置
CN1742483A (zh) 图像处理装置和方法、记录介质和程序
CN1306828C (zh) 彩色固态图像拾取装置
CN1835565A (zh) 图像捕获装置、图像传感器和图像捕获处理方法
CN1968391A (zh) 摄影装置、显示控制方法、程序

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051221

Termination date: 20200326

CF01 Termination of patent right due to non-payment of annual fee