CN1238555A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN1238555A
CN1238555A CN99107111A CN99107111A CN1238555A CN 1238555 A CN1238555 A CN 1238555A CN 99107111 A CN99107111 A CN 99107111A CN 99107111 A CN99107111 A CN 99107111A CN 1238555 A CN1238555 A CN 1238555A
Authority
CN
China
Prior art keywords
film
semiconductor film
ion
silicon
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99107111A
Other languages
English (en)
Other versions
CN1196184C (zh
Inventor
山崎舜平
张宏勇
竹村保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1238555A publication Critical patent/CN1238555A/zh
Application granted granted Critical
Publication of CN1196184C publication Critical patent/CN1196184C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

薄膜半导体器件，例如TFT及其制造方法。TFT形成在绝缘衬底上。在该衬底上先形成基本上为非晶半导体涂层。再在该涂层上形成对激光辐射透明的保护涂层。用激光辐射照射该叠层，以改善半导体涂层的结晶度。然后，除去保护涂层使半导体涂层的表面露出。形成栅绝缘膜的涂层，随后形成栅电极。还涉及在绝缘衬底上制造半导体器件，例如TFT。形成主要由氮化铝组成的第1涂层后，再形成主要由氧化硅组成的第2涂层，其上可制作半导体器件。

Description

半导体器件及其形成方法
本发明涉及低温下，低至450℃或更低的温度，制造绝缘栅半导体器件的工艺方法，还涉及以高成品率，制造包括有高集成度的所述器件的集成电路(IC)的方法。本发明涉及用上述工艺制造的半导体器件，进一步涉及高可靠性的半导体器件。依照本发明的半导体器件，适用于，例如，有源的阵列驱动液晶显示器，图象传感器驱动电路等，以及用于SOI集成电路及通用半导体集成电路(例如，微处理机、微控制器、微机、半导体存贮器等)的薄膜晶体管。
近来，人们致力于研究在绝缘衬底上制造绝缘栅半导体器件(MOSFETS)。这种在绝缘衬底上有半导体集成电路的器件优点在于能高速驱动电路。与速度主要由存在于互连线与衬底之间电容造成的杂散电容而受限制的常规半导体IC相比，该新型半导体集成电路不会遇到这样的杂散电容。将绝缘衬底上有薄膜有源层的所述MOSFET，标记为薄膜晶体管(TFT)。这种TFT也可能出现在常规半导体IC中。例如用作SRAM的负载晶体管。
最近，要求在透光的衬底上制造半导体IC，例如象液晶显示器和图象传感器之类的光学器件中的驱动器电路。TFT也使用于这样的应用领域。但是，其中所用的电路要在大面积上形成。所以，该工艺过程要在更低的温度下进行。而且，当需要将半导体IC连接到在绝缘衬底上有多个端头的一器件连线端时，就建议在同一绝缘衬底上形成单块整个半导体IC，或至少形成其单块初极品。
通常，制造TFT要将非晶、半非晶，或微晶的半导体薄膜在450℃到1200℃温度范围内退火，以获得改善了结晶性和有很高迁移率的一种结晶薄膜。TFT包括利用非晶体材料用半导体薄膜的非晶TFT，这种TFT是不能用的，因为TFT所达到的迁移率低至5cm2/VS，甚至更低，而一般该迁移率降到约1cm2/VS或更低的数值。因非晶TFT工作速度低，且限定用在N-沟型TFT，所以如果采用非晶TFT就被限在很窄的应用范围。所以这些TFT要在上述的温度范围内加速退火，以获得5cm2/VS或较高的迁移率值。只有退火之后，这些TFT才能制作P-沟TFT(PTFT)。
但是，前述的热处理却对所用衬底材料有严格限制。所谓的高温处理包括将温度加热到900至最高1200℃的步骤，使优质的热氧化膜可用作栅介质，因而，能用于这样的高温处理的应选物就是象石英、蓝宝石和尖晶石之类的昂贵衬底了，而且，这些昂贵的材料还难以获得大面积的衬底。
与高温处理情况比较，各种衬底材料却可选用于低温处理工艺，在温度不超过450到750℃范围内进行低温处理。然而，低温处理要长时间退火，由于热影响，从而会造成衬底变形与收缩之损害。
此外，通过把厚绝缘体膜加到半导体衬底与器件之间以隔离半导体衬底与器件并获得具有良好的结晶性，如同使用单晶半导体一样的元件来实现绝缘表面上形成MISFET，即绝缘栅半导体器件是极困难的。因此，非单晶半导体，即不是单晶半导体的一种结晶半导体常常用于MISFET。
非单晶半导体含有高密度缺路，一般先与某一元素，如氢，中性化，实际上成为无缺陷态。例如通过氧化作用实施中性化处理。氢和半导体元素，如硅之间的原子键通常很弱，施加大于几十℃的热能便会很容易地破裂而引起最后所得化合物的分解。所以，当长时间加电压或电流时，由于半导体局部受热，氢易受解吸。这个现象明显地造成半导体特性退化。
根据上述情况的启发提出了本发明，因此本发明的目的是提供一种加工方法，温度不高于450℃，衬底材料不受限制，并且没有形变收缩问题。本发明的另一目的是提供一种这样结构的半导体器件，使用时能迅速释放所产生的热，以及还提供一种制造该器件的方法。
本发明的第1实施例提供一种薄膜半导体器件，该器件包括其上制备有薄膜的衬底，该薄膜包括用作主要构件的氮化铝，其上直接或间接设置半导体薄膜，包括用作主要构件的硅，以及其上还直接或间接设置由金属和半导体等材料制成的布线。
本发明还提供一种制造具有上述结构的薄膜半导体器件的方法。因而，本发明的第2实施例是提供一种方法，该方法包括形成一种含有氮化铝的薄膜，作为主要构件，在其上直接或间接形成包括硅的半导体膜，作为主要构件，以及还在其上直接或间接设置由金属和半导体之类材料制作的布线。
氮化铝是优良的热导体，并适合用在需要透光性的地方，因为它具有光学能隙6.2eV，因而对可见光与近紫外光透明。氮化铝膜可由淀积法，诸如溅射法，反应溅射法，及从MOCVD(金属一有机物化学汽相淀积)法形成。为用反应溅射法获得氮化侣膜，该工艺最好在氮气气氛下，采用铝靶实现。依照本发明的目的，为达到氮化铅膜的足够的热发射，所淀积的氮化铝膜较好厚度为100至5000。氮化铝膜为5000或更厚不易实现，因为所淀积的薄膜易脱落。
这样获得的氮化铝膜发挥一种阻挡作用，抵挡活动离子，如钠离子的迁移。所以，该膜能保护半导体器件免受这种活动离子的侵害。
只要氮化铝膜的热导率不受损害，按理想配比，该膜不必含氮和铝，一般，优选的铝与氮化比值(铝/氮)的范围为0.9至1.4，而该膜的热导率以0.6w/cm·k或更高为好。这个热导率值已可与单晶氮化铝的2w/cm·k相比较了。
该膜的张力通过改变氮与铝的组份比率可以最恰当地加以控制。还可搀入微量的硼、硅、碳、氧等等来适当控制应力。该膜包括氮化铅，作为主构件，可以是结晶的或非晶的。
一般，引入金刚石型材料，诸如多晶金刚石薄膜，硬碳膜，或类金刚石碳膜能实现高热导率。根据本发明，当小面积时，象这样一种材料，在器件中，可以考虑，但不会取得满意的效果，因为金刚石型材料与氧化硅材料之间不会有紧密的粘合。氮化硅膜常常用于半导体工艺，作为阻挡层与钝化层，而由于热导率低，不适于此。为此评价了众所周知的各薄膜特性，其结果综合于下以便比较：
         AIN1)   DLC2)   SnO23) SiNx4)粘合性5)      ○      △      ○      ○光透明性      ○      △      ○      ○机械强度      ○      ○      △      ○热导率        ○      ○      ○     △或X热阻          ○      △      △      ○阻挡钠的效果  ○      △      △      ○
注释：
1)AIN：氮化铅
2)DLC：类金刚石碳
3)SnO2：氧化锡，以及
4)SiNx：氮化硅
5)“粘合性”意指与氧化硅的粘合能力。评估的各符号○，△与x，分别表示“良好”“好”与“差”。
就本发明的器件来说，金属或半导体布线(如栅布线等)产生的热量转移到其下面的半导体膜(例如有源层等)上，而半导体膜加电流后，自身产生的热量也施加在此。所以，半导体膜会被加热到较高的温度，然而这些热量会迅速地转移到半导体膜下设置的氮化铝膜，而防止了半导体膜上发生热量积聚。就这样，遏制了布线和半导体膜温度上升，而避免氢被解吸。
在本发明中，把半导体膜直接淀积在氮化铝上并非最好。要是半导体膜直接被淀积在氮化铝上，不仅粘合力不足，而且给半导体膜的电特性造成了不良影响。因此，最好要在半导体膜与氮化铝膜之间设置一层既能松弛应力，又有适当电化学性能有效材料膜。
换句话说，在氮化铝上面可以形成一层氮化硅膜，而其上还可以形成一层氧化硅膜。依照本发明的器件，栅接触由单元素，诸如硅(包括能改善电导率的一种搀杂)铝、钽、铬、钨及钼，或由其合金或多层薄膜组成。而且，正如后面所见的实例叙述的那样，还可将其表面予以氧化。氮化铝确实可用作刻蚀挡层，因为在原有的半导体器件制造工艺中，通常用来刻蚀氧化硅、硅、铝等的任何刻蚀方法都不会刻蚀氧化铝。
依照本发明的方法，其特征还在于，不是由热平衡形态下的常规处理，而是用强光，如脉冲激光束或等效的强光对其辐照而改良该半导体膜的结晶度。由于采用了这种方法，可以明白本方法的最高温度取决于该步骤的温度而不是半导体膜退火这步工艺的温度，亦即，不取决于诸如氢化作用退火和栅介质退火步骤的温度。于是，本发明器件所用的衬底可选自更广的材料范围。更详细地说，钠钙玻璃或无碱玻璃(例如Corning Incorporated的7059#玻璃)，这些由于软化点低，通常认为不宜用于做TFT衬底的玻璃，经对这些玻璃作适当处理之后都能用来装配TFT。
依据本发明的方法，包括在绝缘体衬底上形成半导体膜，在所述半导体膜上形成能透射激光束或等效于激光束的强光的薄膜，使脉冲激光束或等效于激光束的强光辐照所述膜层，因而改善该半导体膜的结晶度；除去所述能透射激光束或等效强光的所述薄膜，露出半导体膜表；在所述半导体膜上形成一栅绝缘薄膜；
在所述栅绝缘膜上又形成布线或栅接触区，通过诸如离子辐照、离子注入与离子掺杂之类的过程，以布线或栅接触区为掩膜，用自对准的方式将杂质引入所述半导体膜，以及引入步骤之后，以布线或栅接触区为掩膜，又用脉冲激光束或等效的强光，辐照所述半导体膜，从而恢复引入杂质元素的步骤中一度受破坏的半导体膜的结晶性。最后两个步骤可由本发明人(参见，例如日本专利申请号平4-100479)申请披露的激光搀杂方法来替代。在本发明中，用作栅接触区与互连线的材料，最好为低电阻率的金属材料，如铝。本发明所用的脉冲激光束最好产生自发射紫外光激光器，例如使用KrF,ArF,XeCL及XeF气体作为激发物。最好，制作在所述绝缘体衬底与所述半导体膜之间的绝缘体膜材料选自氮化硅，氧化铝及氮化铝，或者这些与氧化硅膜组合的成层膜，氧化膜设置在绝缘衬底和半导体膜之间。制作的该氧化硅膜厚度为300至3000，而厚度从500-1500更好。制作的绝缘膜材料选自氮化硅，氧化铝及氮化铝，厚度为300-3000，而厚度从1000至2000较好。卤素红外线光发射灯可用作辐照强光源。等效于激光束的强光(或脉冲光)意思是光能或其与辅助的热能的混合，在很短的时期内，一般为5分钟的期间，把它施加到半导体膜上，以使恢复该膜的结晶度。
本发明的特征在于，在除去先前设置的，用来防护激光束或与其等效的强光辐射有源层，以恢复该有源层结晶性的层之后，可以用一层不同于保护膜的薄膜用作栅绝缘膜。这个步骤明显地改善了所得到的TFT的特性。能改善TFT特性的原因认为如下，由非晶态转为结晶体，往往发现许多非化学计量配比的混合物在界面处扩大了，尤其是，富硅的硅氧化物存在界面附近势必形成。而这些非化学计量配比的混合物既不足以起绝缘体又不足以起半导体的作用。因此很清楚，出现非化学计量配比的硅氧化物妨碍了获得良好特性，因为已确证，在绝缘栅元件中，界面起着重要的作用。
假如不用任何保护膜，让激光束或与其等效的强光直接辐照该膜，于是，其上就会演变成一种不规则的表面。结果这种不平的表面，将制成特性很差的元件。除去一度设置的保护层的步骤，相当于移去上述非化学计量配比的硅氧化物，提供有良好结晶的纯硅。更具体地说，人们发现，用氢氟酸之类的湿式刻蚀剂来除去保护膜可以得到很好的效果。干式刻蚀法对硅膜会造成损伤，但是，湿式刻蚀由于在硅原子的形成双键之前，终止于氟与氢的悬链键，所以就具有一极稳定的表面。
本发明中，由激光束或其等效强光退火形成区的深度，根据日本专利申请号平-3-50793所披露的本发明人的发明，可以随所要求任意设定与控制。就这样，可以获得包括双层的有源的结构，而减小源区的漏区之间的漏电流。
依照本发明，选用激光束或由IR灯产生的红外线(IR)光退火处理，而另外加热衬底从100到500℃，典型为300到400℃。在这种情况下，可以获得改善了均匀性的薄膜。
依照本发明应用的第一实施例提供一种采用非晶硅(a-Si)TFT的有源阵列(AM)驱动液晶显示(LCD)器件的外围电路。在用一无碱玻璃，诸如康宁#7059玻璃(Corning公司生产)制作的衬底上，通常在400℃或更低的温度范围内形成a-SiTFT，由此获得a-SiTFT-AMLCD:a-SiTFT具有高关断电阻，因而是最适用的一种开关元件，然而，早已说过，它不能制作CMOS，又只允许低速工作。因此，外围驱动电路往往用单晶IC制成，而阵列端头与IC端头的连接则用自动带焊接(TAB)的方法实现。但是，这种安装类型要减小象素尺寸会碰到更大的困难，故此，安装成本要按总的模块成本的较大百分比上升。
由于发热的限制，在阵列的相同的衬底上，用常规工艺难以制成外围电路。然而对于本发明，却可以在相当于常规a-SiTFT形成的温度下，制成具有较高迁移率的TFT。
应用本发明的第二实施例，包括在材料，如钠钙玻璃上，也就是说，在与无碱玻璃比成本还要低的材料上形成TFT。这样情况下，最好先要在玻璃上加上一层绝缘体途层，以免TFT与钠钙玻璃直接接触，因为象钠离子之类的活动离子会从玻璃侵入TFT。该绝缘涂层，作为主构件可以包括象氮化硅、氧化铝或氮化铝。于是，将由氧化硅之类的基底绝缘膜，形成在所得的绝缘物涂层上，再次依照本发明的工艺方法制成TFT。而且，通过优化，用PTFT覆盖在NTFT上作阵列TFT，还能避免该器件的失效。当活动离子由衬底侵入到NTFT时，往往会形成一沟道，使NTFT出现开(ON)态。然而，在此情况下，PTFT不会有沟道形成。
应用本发明的第三实施例，包括直接多路驱动型，也就是一种静态单阵列驱动的液晶显示器(LCD)的外围电路。例如，铁电体液晶具有存贮功能，因此，即使当它们由单阵列驱动时，也提供高对比度的显示。但通常，为此按a-SiTFTAMLCD的相同方法，采取TAB法之类连接IC而制成外围电路。同样，用于由胆甾醇(Cholesteric)相到向列(nematic)相的有相变特点的静态工作LCD的外围电路也已经按TAB连接法按常规方法制成了。JP-A-61-1152(术语“JP-A”意指一未经审查已公开的日本专利申请)中，建议了一包括向列液晶与铁电体聚合物的组合物的静态驱动LCD，然而该LCD还包括TAB连接的外围电路。
上述枚举的所有LCD都是直接多路驱动的，因此它们都备有采用低成本衬底的高精度大面积显示器。要是能减小端头之间的距离，就可获得精巧的显示器，但只是IC安装困难，制作昂贵。所以，可以看出，本发明能提供一种用低成本衬底的外围电路单块，而且还不受热问题困扰。
应用本发明的第四实施例是提供一种所三维IC，该IC包括在已制成金属互连线的半导体IC上形成TFT。还有其它及各种各样的应用都可利用本发明的优点。
图1(A)-(E)是TFT的剖面图，说明根据本发明连续进行制造TFT的各步骤；
图2(A)-(E)是另一种TFT的剖面图，说明根据本发明连续进行制造TFT的各步骤；
图3(A)-(E)是又一种TFT的剖面图，说明根据本发明连续进行制造TFT的各步骤；
图4(A)-(C)是图解说明根据本发明的LCD工作原理图；
图5是说明根据本发明的LCD单元结构的剖面图；
图6(A)和(B)是显示根据本发明的TFT特性曲线图；
图7(A)-(D)是说明根据本发明制造TFT的方法的剖面图；
图8(A)-(E)是说明根据本发明制造TFT的另一种方法的剖面图；
图9(A)-(E)是说明根据本发明制造TFT的又一种方法的剖面图；
图10(A)-(E)是说明根据本发明制造TFT的再一种方法的剖面图；
图11是根据本发明的有源阵列电路和外围电路的电路图解中的局部正视图；
图12(A)-(E)是说明根据本发明制造TFT的还有一种方法的剖面图；
图13(A)-(D)是说明本发明制造TFT的还进一步的方法的剖面图；
图14(A)-(D)是说明根据本发明制造TFT的另外的方法的剖面图：
图15(A)-(D)是说明根据本发明制造TFT的再另外的方法的剖面图；
图16(A)-(E)是说明根据本发明制造TFT的再进一步的方法的剖面图；以及
图17(A)-(E)是说明根据本发明制造TFT的还有一种方法的剖面图。
参见下面非限定性的实施例，更详细地说明本发明。应当知道，无论如何，本发明不应认为限于此。
实施例1
依照本发明已制成了采用a-SiTFT的有源阵列(AM)驱动液晶器件(LCD)的外围电路。如上所述，常规的基于a-SiTFT的AMLCD由TAB互连法制造，因此，不能形成阵列的单块外围电路。
然而，TAB法加工昂贵，由于高互连的成本要加到IC的成本中。IC和互连的总成本合计要占整个板块成本的20％或更大。依照本发明实现一种低成本的板块，这是由于在单个玻璃衬底上制成单块阵列与外围电路之故。
首先，用氧气气氛下溅射或分解TEOS和通过等离子体CVD淀积氧化硅，在康宁#7059玻璃衬底101(面积为300mm×3000mm或100mm×100mm)上形成厚度100到300nm的氧化硅膜102作为基底氧化膜，接着在温度范围为450到650℃下退火。
然后，通过等离子CVD或LPCVD法淀积非晶硅膜103，厚发为30到150nm，以50到1000nm为好，在其上又淀积氧化硅膜或氮化硅膜用作保护层104，厚度为20到100nm，以厚度50到70nm为好。工作波长248nm，脉宽20nsec的KrF激发物激光脉冲，通过氧化硅或氮化硅膜辐照非晶硅膜103，以改良硅膜103的结晶度。该步骤示于图1(H)。所加激光束能量密度为250到400mj/cm2，而以密度为250到300mj/cm2为好，于是，研究所淀积硅膜的结晶度，拉曼(Raman)散射谱表明，相应的宽峰约位于515cm-1，就是说，该峰不同于单晶硅所给出的应出现在521cm-1的峰。当用激光辐照时，通过对其实施辅助加热，加热到100至500℃，还能得到更均匀的结晶体。所得的结晶体再在350℃下的氢气中退火2小时。
随后，除去保护层104，使硅层103露出，并且，将露出的表面刻成类似岛形的图案，制成NTFT区105和PTFT区106。而且，由在氧气氛中溅射或由分解TEOS与离子CVD法淀积所得到的薄膜，还要在450到650℃的温度范围内退火，以形成栅氧化膜107。而后的过程，即等离子CVD过程，在处理大面积衬底中要很小心，因为在加工期间，衬底会因加热产生形变与收缩。如果在衬底上发生这样的形变与收缩，以后进行制作步骤中的掩模对准过程，就会出现困难。另一方面，在溅射过程中，可以把衬底保持在温度150℃或更低。而且，最好在氢气中约450℃下进行退火，以使薄膜内侧的悬链键之类减小，因而防止栅氧化膜受固定电荷的影响。
此后，用电子束蒸发淀积法，再淀积厚度为200nm到5nm铝膜，然后刻成图案，得到如图1(B)说明的栅接触区108与109。与形式栅接触区108与109的同时，还形成有源阵列电路的TFT(反错列型)的栅接触110。
图1(C)说明在栅接触区周围形成阳极氧化层111到113的方式。该过程包括把电流加在浸到电解液中的衬底的栅接触区上。在进行该步骤中，最好在外围电路区域的TFT(该TFT位于图的左侧)上制作的阳极氧化膜要尽可能地薄，以增加迁移率，而与有源阵列部分TFT(位于图右侧反错列TFT)相应的部分则制成作厚阳极氧化膜，因而能防止栅漏电。在本实施例中所形成的阳极氧化膜厚度在200到250nm范围。
将杂质掺入各个TFT的岛形硅膜，这是以栅接触部分(即栅接触区及周围的阳极氧化膜)为掩蔽，用自对准方法进行离子掺杂的。进行该工艺中，先用磷烷(PH3)作为掺杂气体，整个表面都注入磷，然后，只用光刻胶覆盖岛区105，再用乙硼烷(B2H6)为掺杂气体注入硼，使硼只掺入岛区106。本步骤所掺入的磷和硼的剂量分别为2×1015到8×1015/cm2与4×1015到10×1015/cm2，这样，硼的剂量就要高于磷的剂量。
然后，最后所得的结构如图1(D)所示，要经受KrF激发物激光器所发射的波长为248mm，工作脉宽为20nsec的光的激光来辐照，使因接受掺杂而损伤的部分恢复其结晶度。所加激光束的能量密度为200到400mj/cm2，最好为250到300mj/cm2通过实行辅助加热法，加温到100到500℃的范围，还能获得均匀的晶体。
就这样获得了N-型区114和115，及P-型区116和117。这些区的薄层电阻率都在200到800Ω/□的范围内。
接着，在整个表面内，溅射沉积一层300nm的厚氧化硅膜，用作中间绝缘层108。该氧化硅膜也可以用等离子CVD淀积的氮化硅膜来替换。这样获得的薄膜，在外围电路中仅起中介绝缘层的作用，但是，当把该层应用于有源阵列部分时，在制造中必须当心，因为以后该层还要作为TFT的栅绝缘层。
接着，在有源阵列部分的栅接触区110上淀积厚度20到50nm的非晶硅层119，而用作α-SiTFT的源/漏的微晶硅层，则用等离子CVD法淀积，形成厚度为50到100nm。将所得到的微晶硅膜刻成图案，从而获得源/漏120与121 。
接着，在外围电路的TFT源/漏上开出接触孔，制成铝互连线122,123和124。由这种情况，可以看见，在左边，NTFT和PTFT形成了一个反相器电路。而且，由光透明导电材料，如ITO在有源阵列部分的TFT上形成了象素电极125。最后，将所得的结构在氧气中，在350℃下退火2小时，使硅膜中的悬空键减小，以获得带有源阵列电路的集成单块外围电路。本实施例中，将反错列型的TFT用作有源阵列的α-SiTFT，以防止入射光进入沟道部位，因为α-Si的电导率易随辐射光而改变。不必再说，若要采取有效的防范措施，来屏蔽TFT不受外部光辐照的话，同样能用于平面TFT。
依照本实施例制造的外围电路中所配置的TFT特性的说明性实例，表示在图6中。在真空下，用KrF激光束辐照由LPCVD淀积的50nm厚硅膜，在该膜上形成20nm厚保护膜，而使硅膜结晶化，由此得到TFT。这个KrF激光器在能量密度250mj/cm2下工作，对硅膜施行10次照射。于是，除去保护层后，在其上再由溅射淀积厚120nm氧化硅，而获得栅介质。形成栅接触区后，用阳极氧化形成厚206nm的阳极氧化膜，用作后续离子注入的掩膜。通过加速到65KeV能量的磷离子与加速到80KV的硼离子，轰击该结构，而进行离子注入，用自对准方式制成掺杂区，此后，在空气中，以能量密度为300mj/cm2的脉冲KrF激光束辐照10次，来进行激活。
图6(A)和图6(B)分别示出NTFT与PTFT的特性。该TFT的沟道长3.5μm而宽15μm，所见的场迁移率，在NTFT中为60cm2/VS，而在PTFT中为30cm2/VS。而且，表明TFT开/断的陡度的S值，对NTFT得出0.42V/单位，而PTFT为0.53V/单位。所见NTFT阈值电压为3.9V，而所见的PTFT阈值电压则为-5.4Vo对1V或-1V漏电压下的开/断比值，对NTFT为8.7计量单位，而PTFT为6.9单位。
实施例2
本实施例提供一种在钠钙玻璃衬底上形成的有源阵列。由于钠钙玻璃富含钠，所以要在厚1.1mm，面积300×400mm2的钠钙玻璃衬底201的整个表面上用等离子CVD法淀积厚5到50nm，最好厚5到20nm的氮化涂层202。上面的氮化硅用于防止钠从钠玻璃基片扩散进入薄膜晶体管。通过用氮化硅或氧化铝膜覆盖基片，从而在基片上设置阻挡层的这种技术公开于日本专利申请平-3-238710和平-3-238714，这是由本发明人申请的。此外，覆盖层202也可以是氮化铝膜。
这样，在作为基底氧化膜203的氧化硅膜形成之后，采用等离子体CVD或LPCVD工艺淀积硅膜204，其厚度为30至150nm，最好是30至500nm，并在其上淀积氧化硅膜205作为保护层。如图2(A)所示，使形成的结构接受KrF激发物的激光照射，以此改善硅膜204的结晶度。所施加的激光束的能量密度为150至200mj/cm2，即稍低于实施例1所采用的激光束的值。而且仅施加10次发射。因此，发现如此淀积的硅膜的结晶度比实施例1更接近于非晶态。事实上，本例中产生的硅膜空穴迁移率，具体地讲，该值在3至10cm2/VS的范围，低于实施例1的硅膜的值。
接着，除去保护层使硅层暴露，把暴露的表面制成岛状图形区206，从而通过溅射在其上建立起栅极氧化膜207，厚度为50至300nm，最好为70至150nm。然后，按实施例1的方式，淀积铅膜并使其布图，由此获得栅极接点20g，而且栅极接点被阳极氧化物209所围绕。形成的结构如图2(B)所示。
以自对准方式通过离子搀杂，把硼作为P型杂质导入硅层，由此形成薄膜晶体管的源/漏。接着，如图2(C)所示，采用KrF激发物激光对形成的结构进行激光束照射，以便使因导入杂质而受到损害的部分的结晶度得以恢复。所施加的激光束的能量密度高达250至300mj/cm2。因此，薄层电阻率在400至800Ω/□，此值优于实施例1的值，并适用于薄膜晶体管的源/漏。
如此获得的薄膜晶体管包含一个具有较小场迁移率的有源层。但最好的还是使用有源矩阵，更具体地讲，本例获得的薄膜晶体管具有高的开通电阻，然而，其关断电阻仍足够地大于开通电阻。因此，通常所需的附加电容已不再需要。特别是，在N沟道MOS中的泄漏电流的源，即迁移离子如钠，不会在本例引用的P沟道型器件中造成问题。
根据本实施例中的处理工艺可以在上限为350℃的低温下实施。在氮化硅膜或氧化硅膜的形成时可达到最高可允许温度。如果温度上升超过上限，钠钙玻璃将会软化。在这种低温处理中，有时栅极氧化膜中的缺陷会导致问题。在实施例1的情形，在低于450℃的温度对栅极氧化进行退火，因为基片具有相当高的耐热性，所以可在如此高的温度下进行热退火。但是，本实施例采用钠钙玻璃基片，所以不能实施这种热退火。因此，大量的固定电荷主要是正电荷将留存于栅极氧化膜内。由此可见，所形成的结构不能用于N沟道型MOS，因为这些固定电荷的存在产生了过大的泄漏电流。然而，在P沟道MOS中，尽管固定电荷肯定会影响阈值电压，但泄漏电流能被抑制得较小，因而用于有源矩阵工作的基本特性能得以实现。而且，用高能量密度激光束对源/漏进行退火，从而产生小的薄层电阻。这导致抑制信号延迟。
然后，用聚酰亚胺形成夹层绝缘体212。该步骤之后，使用ITO形成象素电极213。然后设置接触孔用于在薄膜晶体管TFT的源/漏区形成铅接点214和215。如此形成的接点之一215与ITO连接。最后，在300℃下在氢气对最后形成的结构进行2小时的退火，从而完成硅的氢化。
在最后所获得的单个基片上形成四个有源矩阵，整个结构被切成四块，由此获得四个有源矩阵极。这样获得的有源矩阵没有外围电路，并且只有需通过TAB之类工艺与驱动器IC连接之后，才能使其驱动。然而，由于用低成本的钠钙玻璃基片替代了α-Si薄膜晶体管AMLCD中通常使用的无碱玻璃基片，因而总成本优于传统的板的成本。特别是，根据本实施例的板特别适合用于大面积的细微显示。如此获得的有源矩阵显示于图11。有源矩阵925与外围电路951连接，外围电路包括驱动器薄膜晶体管和偏移电阻。有源矩阵的象素935包括薄膜晶体管956，液晶层954和辅助电容955。
例如，一个α-Si薄膜晶体管具有0.5至1.0cm2/VS范围内的迁移率，它不能用于超过1000行的大规模矩阵。相反，根据本实施例的薄膜晶体管具有的迁移率是传统的薄膜晶体管的3至10倍，它能用于这种大规模的矩阵而不存在任何问题。此外，它能令人满意地响应于模拟式的分层显示。
而且，由于栅极线和数据线均由铝制成，因而即使在对角线超过20英寸的大显示屏上，也能明显降低信号的延迟和衰减。
实施例3
本实施例提供一种高对比度液晶显示器LCD，具有二极管特性和铁电聚合物的存储功能这两项优点，采用把外围电路单块地集成于单个基片上的工艺从而降低制造成本。该液晶显示器的结构类似于例如日本专利申请昭-61-1152所公开的结构。
这种类型的液晶显示器允许半静态的工作。因此，尽管TN液晶是以直接多路驱动的方式工作的，仍能获得极高对比度的显示。此外，与MIM型非线性元件相反，在制造工艺中不存在问题。其工作原理如图4所示。
一般地，铁电体的E(电场)-(电通量密度)特性呈滞变曲线，如图4(A)所示。即在一定的外电场下铁电材料内形成恒定的极化强度，当施加的电场超过一确定值后，极化强度发生反转。如果考虑一个电路，这就意味着电荷传输，因而其中就产生电流。例如，可以考虑一个串联电路，包括一个在电极之间内设铁电体的电容(FE)和一个在电极之间内设一种材料例如液晶的电容(LC，电容量为C)。在实际应用中，通常与铁电电容器并联一个相当高的电阻R。因此，一个实际电路形成的结构如图4(C)所示。然而，应该注意，PE不仅起到一个简单电容器的功能，而且还是一个非线性电阻器。在形成的电路中，基于施加给电路的交流电的电流变化如图4(B)所示，呈现出非线性特性从而构成滞变曲线。
当在面对着的电极之一上施加-Vo或O电压，面在另一个电极上施加O或Vo电压时，单元的电压将是±2Vo和O中之一。如果电压成为±2Vo或-2Vo，如图4(B)所示，FE的电阻其变化过程中急剧下降，这意味着有足够量的电荷施加给LC。如果电压变化为+Vo、-Vo和O值中的任何一个，FE的电阻此时不会显著下降。因此，此时来自并联电阻R的泄漏电流应给予考虑。由于泄漏电流，LC出现放电。由此可看出，±2Vo的阶段对应于选择阶段，其它阶段对应于非选择阶段。
参看图4(B)，通过座标原点并由虚线画出的直线代表由于R出现的泄漏电流，在使用该器件作为液晶显示器LCD时，R与C之间的关系特别重要。尽管这里没有详细的讨论，但如果时间常数τ=RC远小于帧时间，则仅形成低对比度，因为这意味着FE的贡献很小。另一方面，如果比帧时间大很多，结果是图象之后充满干扰显示。因此，应该设定为尽可能地接近帧时间。
图5示意地表示一个单元。这个单元是这样构成的，液晶材料512夹在两个基片501和502之间，与通常的液晶显示器相同。为了使单元厚度均匀，把隔离物511插入基片之间。可使用的液晶材料包括扭曲向列型液晶、超扭曲向列型液晶，采用双折射的非扭曲的向列型液晶、铁电液晶，包括聚合物的弥散型液晶(PDLC)，其中液晶如向列型液晶或胆甾醇(Cholesteric)液晶被弥散。
与通常采用的简单矩阵液晶一样，设置由ITO或其它类似材料制成的透明带状电极505和506，使它们相互垂直交叉，与通常的简单矩阵结构不同之处是，ITO或其它材料的透明导电覆盖层为岛状，该岛状层形成于并遍及电极506，两者之间设有铁电聚合物507。形成定向膜509和510用以覆盖这些电极。这种结构在日本专利申请1152/1986中有详细说明。
按传统方式通过TAB连接IC，对如此构成的液晶显示器进行驱动。这种构型有某些限制。首先，这种装置的液晶显示器中，假设施加给液晶的电压值为1或0，该电压在一帧的整个期间，持续施加以此达到高对比度，这是该装置的一个特征。因此，以各种灰色标准显示图象时，很难完成模拟式灰度显示，这是薄膜晶体管液晶显示器通常所做的。而且，对于STN液晶显示器中所采用的脉冲调制方法和帧调制方法均不适用。结果，液晶显示取决于二维灰度，这极大地增加了象素的数量。
上述问题对于本液晶显示器来说是不存在本质上的困难的。这就是说，由于这种液晶显示器的结构简单，能相当容易地实现大容量矩阵。然而，实际上，当连接的端子达到20线/毫米的密度时，已不适合使用TAB装置。此外，很难采用COG把芯片覆盖在玻璃上方法制造液晶显示器。因此，必须把外围电路整体地形成在同一基片上。
例如，为了达到64灰色标准的二维灰度，每个象素需要6个子象素。因而，所需行的数量是通常矩阵结构的行数的两或三倍。如果本装置用于按照XGA标准的高清晰度屏幕，行的数量将达1500至3000。即使在对角线为15英寸的大尺寸屏幕的情形，需要10至15线/毫米的密度。当屏幕变窄时，需要较高密度的图象压缩。特别地，当采用本系统的液晶显示器和高透射率液晶PDLC束构成投影式屏幕时，基片的对角线小于5英寸。
此时，除了高密度图象压缩之外，还需要高速集成电路工作。在这种情形，绝缘基片上的电路比单晶半导体基片上的电路较为不易损耗，并且能以高速工作。然而，如果场迁移率象实施例2那样小于10cm2/VS，则采用那种构型会产生问题。因此，需要迁移率大于30cm2/VS，最好大于50cm2/VS。
为此，希望采用激光退火或类似于激光的强光做低温处理。以下说明图3所示外围电路的制造工艺。用康宁(Corning)7059玻璃或其它类似的无碱玻璃基片作基片301。该基片尺寸为300mm×400mm。在基片上，由氧化硅制成的氧化膜302作为基层。此外，形成硅层303和保护层304，如图3(A)所示，在与实施例1相同的条件下，用激光辐射对迭层进行照射。
接着，把硅层光刻布图成岛状，以此形成N型薄膜晶体管(NTFT)区305和P型薄膜晶体管(PTFT)区306，而且由氧化硅制造栅极氧化膜307。如图3(B)所示，形成铝栅电极308和309，由于铝必须经受后面的激光照射，采用电子束蒸发形成铝栅电极，以便使其上具有高反射率，由溅射形成的铝晶粒大小约1μm，并且铝覆盖层的表面非常粗糙。因此，当铝覆盖层被激光辐射照射时，覆盖层被严重损坏。由电子束蒸发形成的铝膜表面是如此地平滑，以致于用光学显微镜无法看到晶粒的存在。由电子显微镜观察揭示晶粒尺寸小于200nm。这就是说，晶粒尺寸必须小于所使用的激光辐射的波长。
之后，把N型搀杂剂或磷离子注入310区和311区，把P型搀杂剂或硼离子导入312和313区。如图3(C)所示，实施激光退火处理。在与实施例1和例2相同的条件下进行激光照射。在这个处理过程中，铝栅电极基本上不受损坏。
最后，如图3(D)所示，由氧化硅制成夹层绝缘体314并在其中形成接触孔。形成铝互连引线315-317，用于互连薄膜晶体管。由此完成外围电路。然后形成带状ITO膜(未示出)和象素电极。把基片四等分，每个尺寸为150mm×200mm。按这种方式，获得四块基片。按以上引用的日本专利申请1152/1986所述方法，在两块基片上淀积铁电聚合物或类似物，然后把两块基片按图5所示那样粘结在一起，从而构成一个液晶显示器。
实施例4
本实施例如图7所示。这是在薄膜晶体管液晶显示的外围电路中采用新型的激光晶化硅薄膜晶体管。与实施例1不同，有源矩阵电路区内的TFTS(薄膜晶体管)由顶端栅极非晶硅构成，即栅极位于基片的相对一侧。在此例中，可以采用相同的制造工艺来制备两种薄膜晶体管的有源层，但条件稍要严格些，因为需要较好的激光晶化特性和较好的非晶硅特性。有源矩阵电路和外围电路设置在绝缘基片上。
首先，通过溅射把构成基层的氧化膜702淀积在康宁(Corning)7059玻璃的基片上，厚度达20至200nm，通过等离子体CVD把单甲硅烷或乙硅烷的实质上为非晶硅膜淀积在氧化膜702之上，厚度为50至150nm。此时，实质上为非晶硅膜需要直接用于非晶硅薄膜晶体管，并经受激光照射。我们会发现，如果在实质上为非晶硅膜的制备期间基片温度设定在300-400℃，则可改善该非晶硅膜的特性，通过溅射再次在该非晶硅膜之上形成厚度为10至50nm的氧化硅保护膜705。接着，用光刻胶706覆盖有源矩阵电路区，而且仅对外围电路进行激光照射，以此提高外围电路的实质上为非晶硅膜的结晶度。
在这种条件下，如图7(A)所示那样完成激光照射。所使用的激光种类和条件与实施例1相同。然而，此时，由于以下原因，激光的能量密度最好是200至250mj/cm2。在由等离子体CVD形成的非晶硅薄膜中含有过量的氢，如果用强激光对其照射，氢会变为气态并膨胀，从而损坏薄膜。如上述所言硅膜被晶化而且形成晶化区704。另一方面，被光刻胶覆盖的那些部分未经激光照射，因而保持为非晶态。
接着，对硅膜进行岛形布图，使其形成用于外围电路的岛区707和用于有源矩阵区的岛区708，如图7(B)所示。在这些岛区上溅射氧化硅形成栅极绝缘膜709。按实施例1的方式形成其表面具有阳极氧化膜的栅极金属电极710、711和712。
然后，如图7(C)所示，用栅极电极710和712作为掩膜，把N型杂质导入区713和715。用栅极电极711作为掩膜把P型杂质注入区714。在与实施例1相同的条件下，用栅极电极作为掩膜，对这些区进行激光照射，使注入的区晶化。在那里获得高结晶度的硅。区716和区717在图7(A)的阶段早已结晶，但区718在本步骤尚未结晶。这就是说，在图7右侧的薄膜晶体管(有源矩阵区的薄膜晶体管)中，源和漏已晶化，但有源区实质上仍是非晶硅半导体。围绕有源矩阵电路的外围电路中薄膜晶体管的有源区716和717包含晶化半导体。
最后，通过四乙基原硅酸盐(TEOS)等离子体CVD淀积厚度为400至1000nm的氧化硅膜作为夹层绝缘体719。然后，在有源矩阵区形成厚度为100至300nm的ITO膜720。对该ITO膜进行布图形成象素电极。在夹层绝缘体中形成接触孔。在夹层绝缘体上形成金属布线层721-724。由此制成薄膜晶体管有源矩阵液晶显示器。
在该液晶显示器中，有源矩阵电路中薄膜晶体管的有源区的结晶度比外围电路中薄膜晶体管的有源区的要低。有源矩阵电路中薄膜晶体管的有源区实质上是非晶硅膜，在暗时其电阻率为102Ωcm或更大。
在本实施例中，按与实施例1相同的方式，构成象素的薄膜晶体管由非晶硅薄膜晶体管制成，在关断条件下其呈现高电阻率。然而，实施例1采用的薄膜晶体管为反向交错式的。在本实施例中，薄膜晶体管为顶端栅极式的。在实施例1中，除了栅极电极的制备工艺，外围电路的薄膜晶体管的制备步骤不同于有源矩阵电路的薄膜晶体管的制备步骤。因此，增加了步骤数量。在本实施例中，外围电路的薄膜晶体管和有源矩阵电路的薄膜晶体管同时制成。因而能减少制造步骤的数量。
适用于非晶硅薄簇晶体管的硅膜还需要含有大量的氢。然而，为了用激光照射使薄膜晶体管晶化。必须尽可能地减少氢含量。由于这两种需求相互矛盾，必须形成能满足两种条件的硅膜。例如，当采用等离子体CVD时，如果用高能量等离子体如电化学反应(ECR)等离子体或微波等离子体来形成硅膜，则膜中含有大量的结晶簇。这对本实施例的目的是完美的。然而，它存在关断条件下电阻率稍低的问题。
实施例5
本实施例如图8所示。在实施例1-4，薄膜晶体管区被分离，从而使其相互电绝缘。在本实施例中，在整个表面上形成硅膜并选择地晶化。而且，使用厚绝缘膜来使薄膜晶体管相互绝缘。
首先，在绝缘基片801上淀积构成基层的氧化硅膜802。在氧化硅膜802上形成厚50至150nm的实质上为非晶硅膜或者具有与该非晶硅膜的结晶度不相上下的低结晶度的硅膜。在本实施例中，实质上为非晶硅膜必须经受足够的激光照射并呈现高电阻率。因此，在与实施例4相同的条件下制备实质上为非晶硅膜。然后，通过等离子CVD，在非晶硅膜的整个表面上，形成厚10至500nm，最好10至50nm的氧化硅膜(绝缘膜)。对氧化硅膜(绝缘膜)进行选择地蚀刻，从而获得在该处除去氧化硅膜(绝缘膜)的区域或者氧化硅膜(绝缘膜)被减薄的区域。由此形成厚氧化硅膜区805和薄氧化硅膜区808。此时，如果采用各向同性的蚀刻技术，则形成平滑倾斜的台阶。如图8(H)所示。因此，能避免因陡峭台阶而引起的金属布线层的断裂。
在此条件下，用硼离子对一迭层做轻微的掺杂，并用激光照射使硅膜晶化。结果如图8(A)所示，非晶硅层被晶化在氧化硅膜除去或变薄的所述区域之下设置的硅膜部分804的结晶度被提高了。其它区803保持为非晶态。由于硼掺杂，区804实质上呈现本征或弱P型。
可以按图8(E)所示方法实施本步骤：具体地讲，在形成氧化硅膜之后，在氧化硅膜上形成一覆盖层，基厚度为20至500nm，并由反射激光的光线的材料制成。对该覆盖层进行光刻布图。利用该覆盖层819作为掩膜，对氧化硅膜进行各向同性的蚀刻。由此，在氧化硅层形成厚区817和薄区818。用激光辐射对迭送层进行照射，同时留下掩膜819，对非晶硅膜进行选择地晶化。按这种方式，形成晶化区816和非晶硅区815。
如图8(B)所示，然后形成栅极氧化膜807或氧化硅，用来产生栅极金属电极808并且其上设有阳极氧化层。由于采用湿法蚀刻对金属栅极进行蚀刻，所以栅极的侧表面呈斜坡。这种形状能有效的防止导电布线层在交叉点的断裂。
如图8(C)所示，以栅极电极和厚氧化硅膜区805作掩膜，用离子掺杂把至少一种杂质选择地注入硅膜，从而形成N型区809和P型区810。用激光辐射对这些区进行照射以此使其激活。之后，如图8(D)所示，淀积夹层绝缘811，并在其中形成接触孔。形成金属布线层812-814，从而完成电路。在本实施例中，大量的不透光非晶硅留在基片上，因此这种结构不能用做液晶显示的源矩阵区。然而，它能用做外围电路区或者图象传感器的驱动电路。在本实施例中如果需要相当厚(100nm)的有源层，用于绝缘各元件的步骤就少。因此，能大大地减少导电布线层断裂的可能性。在高密度集成电路中，这种优点尤为显著。
实施例6
本实施例如图9所示，与实施例5类似，在整个表面形成硅层并选择地晶化以使各元件相互隔离。由于不采用实施例5中的不平坦氧化膜，因而能更有效地避免布线层的断裂。
首先，在绝缘基片901上淀积氧化硅膜902作为基层。在氧化硅膜902上，形成厚50至150nm的实质上为非晶硅的膜，或者淀积具有与该非晶硅膜的结晶度不相上下的低结晶度的硅膜。在本实施例中，实质上为非晶硅的膜同样也必须经受足够的激光照射并呈现高电阻率。因此，在与实施例4相同的条件下制备实质上为非晶硅的膜。然后，在该非晶硅膜上形成厚20至100nm的氧化硅保护膜905。可以把这个氧化硅膜905留下并随后构成薄膜晶体管的栅极绝缘膜。如前所述，应该注意这些薄膜晶体管具有低的迁移率。然后在氧化硅膜上，形成厚20至500nm的覆盖层，该覆盖层由反射激光的材料如铅、钛，铬等制成，或者由不透射激光的材料制成。对这个覆盖层进行光刻布图。如图9(A)所示，利用这个覆盖层906作为掩膜，用激光照射非晶硅膜，使非晶硅层选择的晶化。由此，形成晶化区(结晶半导体区)904和非晶硅半导体区903。
然后，如图9(B)所示，在结晶半导体区904之上新形成的栅极绝缘膜上，形成栅极金属电极907和908，该栅极电极的表面上具有阳极氧化膜。由于采用湿法蚀刻对金属栅极进行蚀刻，栅极电极的侧面变为斜坡。这种形状能有效地避免布线层在交叉点的断裂。此外，施加光刻胶909和进行布图，仅暴露出N沟道薄膜晶体管。
利用光刻胶和栅极电极作为掩膜，把N型杂质注入硅膜。在这种条件下，用激光辐射对迭层进行照射，以此激活这些注入区912。此时，非晶硅将被晶化，除了不是注入区而且还保留光刻胶区之外。在本实施例中不能采用相当厚的氧化膜来隔离各元件，将会不希望地在各元件间产生泄漏。
同样，与P沟道薄膜晶体管对应，对910施加光刻胶。在仅暴露P沟道薄膜晶体管时，注入P型杂质以此形成P型掺杂区913。然后，如图9(C)所示，用激光辐射对迭层进行照射，同时留下光刻胶，以此激活早已掺杂的P型区913。在至此已说明的步骤中，激光线不照射在位于N型掺杂区912与P型掺杂区913之间的区914。因此，中间区914保持在实质上为非晶硅状态。因此，如果在其是栅极绝缘膜的迭加绝缘层905上形成布线层，而且如果该布线层形成反型层，则泄漏电流极小，因为非晶硅的场迁移率非常小而且电阻率很高。实际上，不会产生问题。
随后，如图9(D)所示，淀积层绝缘体915，并在绝缘体中形成接触孔。形成布线层916-918，从而完成电路。在本实施例中，与实施例5一样，基片上留有大量不透明的非晶硅，因此这种构型不能用作例如液晶显示器的有源矩阵区，但能用做外围电路区或者用作驱动图象传感器的电路。在本实施例中，与实施例5不同，各栅极电极之间几乎不存在台阶。因此，布线层断裂的可能性能显著地降低。这种优点对于高密度集成电路来源尤为显著。
图9(E)表示了本实施例制备的薄膜晶体管电路的另一剖面图。这是沿图9(D)的剖视线A-B通过N沟道薄膜晶体管的剖面图。由此图可见：晶化的掺杂区912、913和中间的元件隔离区(分离的半导体)914位于同一平面，因此，栅极电极917是平坦的。与掺杂区913′和栅极电极907接触的布线层917′，仅在接触孔的位置和夹层绝缘的位置有台阶。既不存在实施例1那样的岛形半导体区的台阶，也不存在实施例5那样的用于元件隔离的厚绝缘的台阶。这对于以高生产率制造高密度集成电路是个优点。在图9(D)的器件中，由设置在结晶半导体区904之间的分离半导体914把各晶体管相互分开。
实施例7
以下给出一个在钠钙玻璃基片上形成有源矩阵电路的实例。厚1.1mm、面积为300mm×400mm的钠钙玻璃基片用作基片201。把SiO2膜216形成在基片201上，如图10(A)所示。然后在基片的整个表面上形成AlN,SiN或Al2O3的膜202，如图10(A)所示。之后，按与实施例2相同的方式实施各步骤，从而完成有源矩阵电路。亦即，在形成氧化膜203或者氧化硅膜构成基层后，通过LPCVD或等离子体CVD形成硅膜204，其厚度为30至150nm，最好是30至50mm，随后，形成氧化硅保护层205。
如图10(A)所示，用KrF激光辐射照射迭层，改善硅膜204的结晶度。此时，激光辐射的能量密度设定在150至200mj/cm2，比实施例1的能量密度稍低。激光辐射的发射次数为10。形成的硅膜的结晶度比实施例1更接近于非结晶态。实际上，在这种条件下，所获得的硅膜中带正电的空穴的场迁移率是3至10cm2/VS，这低于实施1所获得的场迁移率。然后，除去保护膜，把硅膜布图成为岛形区206。通过溅射形成栅极氧化膜207，其厚度为50至300nm，最好是70至150nm。按实施例1的方式形成栅极铝电极208。这些栅彬电极208由阳极氧化209所覆盖，如图10(B)所示。
采用自对准技术，把硼离子作为P型掺杂离子注入硅层，以此形成每个薄膜晶体管源/漏210和211。如图100(C)所示，用KrF激光照射迭层，改善因离子掺杂而引起的恶化的硅膜结晶度。此时，激光辐射的能量密度设定为比较高的值250至300mj/cm2，因此，这些有薄膜晶体管的源/漏的薄层电阻400至800/cm2，这与实施例1的纯电阻类似。
尽管有源层的迁移率较小，当它用于有源矩阵薄膜晶体管时，这种小迁移率仍具有优点的，具体地讲，开通电阻率高，但关断电阻率更高。这就使得无需象已有技术那样设置辅助电容。特别是，活动离子如钠离子导致来自N沟道MOS的泄漏电流。在本例中，不存在这种问题，因为是P沟道型的。
在本例中，在氮化硅膜或氧化硅膜的制备中，可适用的最高处理温度是350℃。钠钙玻璃在较高温度下会发生软化。在需要这种低温度处理的工艺，栅极氧化膜中的缺陷会造成问题。在实施例1中，基片的耐热性相当好，所以栅极氧化膜能在高达450℃的温度下退火。在钠钙玻璃基片的情况下，这是不可能达到的。这导致大量的固定电荷被留在栅极氧化膜。在这种情形，固定电荷主要是正电荷。因此，在固定电荷的影响下，N沟道MOS在源和漏之间产生了大量的泄漏，所以N沟道MOS不能实际应用。然而，在P沟道MOS中，固定电荷会影响阈值电压，但是保持了对于有源矩阵电路的工作来源是必不可少的低泄漏特性。由于用高能激光束对源/漏进行退火，所以薄层电阻较低，并且能抑制信号的延迟。
之后，用聚酰亚胺制备夹层绝缘212。用ITO形成象素电极213，并形成接触孔。在薄膜晶体管的源/漏区上形成铝电极214和215。一个电极215与ITO电极连接。最后，在氢气氛中，在300℃下对迭层退火2小时，由此完成硅的氢化。
在按这种方法在制备的一块基片上，形成四个有源矩阵电路。该基片被分为四块有源矩阵板。在本例中，有源矩阵电路没有外围电路。因此，驱动集成电路必须通过TAB等与外围电路连接。由于钠钙玻璃基片比已有的非晶硅TFTAMLCD所采用的无碱玻璃基片便宜，所以本例中的基片是非常有利的。特别是，本例中制备的板适合用于大尺寸高清晰度的板。所获得的有源矩阵示意地表示于图11，其中有源矩阵用952表示。外围电路951具有驱动器薄膜晶体管和移位寄存器。有源矩阵的一个象素由参考标号953表示。还显示了有源矩阵的薄膜晶体管956，液晶层954和辅助电容955。
在已有的非晶硅薄膜晶体管中，迁移率的数量级为0.5至1.0cm2/VS。因而，这种薄膜晶体管不可能用于具有大于1000行的大尺寸矩阵。在本例中，迁移率是非晶硅的迁移率的3至10倍，所以不存在问题。此外，本例中的薄膜晶体管足以响应于模拟灰度显示。而且，栅极线和数据线由铝制成。在对角线超过20寸的大尺寸屏幕中，能显著地降低信号的延迟和衰减。
实施例8
根据本发明的薄膜晶体管的制备实例表示于图12。首先，准备康宁(Corning)7059玻璃的基片1101，尺寸为300mm×300mm或100mm×100mm。通过反应溅射技术淀积厚1000至2000的氮化铝膜1102。使用铝作为靶，在氮气和氩气气氛中进行溅射工艺，其中氮气的比例为20％以上，，得到其有良好的导热性的覆盖层。其中溅射的压强是1×10-4至1×10-2torr，这样能获得有利的结果。淀积速率是20至200/min。在淀积时基片温度可升至100-500℃。
在基片的两面均形成氮化铝膜1102，用以限制外来元素如钠，这可能是基片里含有的或者是装载后附着于表面的，由此可避免薄膜晶体管特性的恶化。氮化铝膜1102还起到增强基片表面的作用，从而避免表面被刮伤。特别是，当薄膜晶体管用于有源矩阵液晶显示器时，没有薄膜晶体管的表面暴露于外部环境且易于刮伤。如果造成刮伤，则刮伤处无规则的反射光线，由此使屏幕模糊。形成氮化铝膜之后，在准备形成薄膜晶体管的表面上，形成作为基层的氧化膜1103，其厚度为1000至3000。为了形成这层氧化膜，可以在氧气氛进行溅射。另外，也可以在氧气环境中采用等离子体CVD分解淀积四乙基硅酸盐，对形成的薄膜在450 °-650℃退火。
然后，采用等离子体CVD或LPCVD，淀积非晶硅膜，其厚度为300-1500，最好是500-1000。对该膜进行光刻布图，使其成为岛形硅区1104。然后形成氧化硅膜，其厚度为200-1500，最好是500-1000，这层氧化硅膜还作为栅极绝缘膜。因此，制备该膜时必须倍加小心。在本例中，由四乙基硅酸盐制备。通过射频等离子体CVD，在150-400℃，最好200-250℃的基片温度下，在氧气氛中把四乙基硅酸盐分解和淀解。四乙基硅酸盐与氧的压强比是1∶1-1∶3。压强是0.05-0.5torr。射频功率是100-250w。另外，还可以在150-400℃，最好200-250℃的基片温度下，通过低压CVD或常压CVD，由四乙基硅酸盐与臭氧气体一起制备该膜。在形成该膜之后，在氧气或臭氧的气氛中，在300-500℃下对迭层退火30-60分钟。
然后，如图12(A)所示，用KrF激发物激光辐射对迭层进行照射，激光波长为248nm ，脉冲宽度为nsec，以便使硅区1104晶化。激光辐射的能量密度为2000-400mj/cm2，最好为250-300mj/cm2。在激光辐射期间，基片被加热至300-500℃。按这种方法形成的硅膜的结晶度由对喇曼光谱分析，在515cm-1附近观察相当宽的尖峰，这不同于单晶硅的峰(512cm-1)。然后，在氢气气氛中，在350℃下对迭层退火2小时。
接着，通过电子束蒸发形成厚2000-5μm的铝膜并进行光刻布图形成栅电极1106。用0.5-2％的硅对铝掺杂。基片浸渍在PH值为7的含1-3％酒石酸的乙二酸溶液中。采用铂板作为阴极，该栅极铝电极作为阳极，对基片进行阳极氧化处理。在阳极处理的开始时，以恒定电流把所加电压升至220V。把这种条件保持1小时，然后结束处理。在本例中，在恒定电流状态下，适当的电压上升速率为2-5v/min，按这种方式，厚2000的阳极氧化层1107被形成(图12(B))。
接着，采用自对准离子掺杂工艺(也称为等离子体掺杂工艺)，同时利用栅极电极作为掩膜，向薄膜晶体管的岛形硅区注入杂质离子或磷离子。采用磷化氢作为掺杂气体。剂量为2-8×1015离子/cm2。
然后，如图12(C)所示，用KrF激发物激光照射迭层，其波长为248nm，脉冲宽度为20nsec，以此改善因离子掺杂而引起恶化的硅膜结晶度。此时，激光辐射的能量密度为150-400mj/cm2，最好是200-250mj/cm2。在这种方法中，形成N型磷掺杂区1108和1109。这些区的薄层电阻为200-800Ω/cm2。
随后，通过等离子体CVD采用四乙基硅酸盐和氧，或者通过低压或常压CVD采用四乙基硅酸盐和臭氧，在整个表面淀积厚3000的氧化硅膜，作为夹层绝缘体1110。基片温度150-400℃，最好为200-300℃。在此膜形成之后，对这层氧化硅膜进行机械抛光，使表面平整。此外，溅射淀积ITO并光刻本图，形成象素电极1111(图12(D))。
如图12(E)所示，在每个薄膜晶体管的源/漏区形成接触孔。形成铬或氮化钛的布线层1112和1113，布线层1113与象素电极1111连接。最后，在氢气中，200-300℃下对迭层退火0.1-2小时，由此完成硅的氢化。按这种方法构成薄膜晶体管。同时制成的大量薄膜晶体管按行和列设置，从而构成有源矩阵液晶显示器。
实施例9
根据本发明的薄膜晶体管的制备实例如图B所示，首先，通过反应溅射方法，在康宁(Corning)7059玻璃的基片401上，淀积厚1000-2000的氮化铝膜402。使用铝作为靶，在氮和氢气氛中进行溅射。其中氮含量超过20％，由此获得具有良好导热性的覆盖层。在溅射时，压强为1×10-4-1×10-2torr可产生良好的结果。淀积速率是20-200/min 。淀积时，基片温度可升至100-500℃。
然后，形成厚1000-3000的氧化硅膜，作为构成基层的氧化膜403。为了形成这层氧化膜，可在氧气氛中进行溅射。另外，可在氧气环境中通过等离子体CVD分解并淀积四乙基硅酸盐，形成的薄膜可以在450℃-650℃退火。
之后，通过等离子体CVD或LPCVD淀积非晶硅膜，其厚度为1000-3000，最好为1000-1500。在氮气氛中600℃下对迭层退火48小时。对所获得的结晶硅膜进行光刻布图，使其成为岛形硅区404。淀积氧化硅作为栅极绝缘407，其厚度为200-1500，最好为500-1000。
通过电子束蒸发形成厚2000-5μm的铝膜并进行光刻布图。在与实施例8相同的条件下对迭层进行阳极氧化处理，形成栅电极409和布线层408。然后，采用自对准离子掺杂工艺(也称为等离子体搀杂工艺)同时利用栅极电极作为掩模，向薄膜晶体管的岛形硅区注入搀杂离子或磷离子，使用磷化氢(PH3)作为搀杂气体。剂量为2-8×1015离子/cm2。
用KrF激发物激光照射迭层，其波长为248nm，脉冲宽度为20nsec，以此改善因离子搀杂引起恶化的硅膜结晶度。激光辐射的能量密度为150-400mj/cm2，最好为200-250mj/cm2。按这种方式，形成N型掺杂区405和406。这些区的薄层电阻为200-800/cm2(图13(A))。
然后，通过等离子体CVD、LPCVD或常压CVD，在整个表面上淀积厚3000的氧化硅，作为夹层绝缘体410。选择地施加光刻胶411。最好是在布线层的交叉点或者在接点与布线层相连处施加光刻胶(图13(B))。
如图13(C)所示，利用光刻胶411作为掩膜，对夹层绝缘体410，栅极绝缘体407和氧化硅的基层膜403进行蚀刻。尽管基层膜被蚀刻掉，但由于氮化铝膜起到了防护作用，所以基片不会被蚀刻掉。按这种方式可获得平滑表面(图13(C))。
形成厚2000-5μm的钛膜作为导电互连材料。对这层钛膜进行光刻布图，形成与薄膜晶体管的源和漏相连的布线层412和413，选择地形成ITO，制成象素电极414。最后，在1个大气压的氢气中在350℃下，对按这种方式制成的迭层退火30分钟，由此完成迭层的氢化。按这种方式制成一个薄膜晶体管。把同时制成的大量薄膜晶体管按行和列排列，构成有源矩阵液晶显示器。
实施例10
根据本发明的制造薄膜晶体管的一个实例图14所示。首先，采用反应溅射法，在康宁(Corning)7059玻璃的基片601上，淀积厚2000-4000的氮化铝膜602。利用铝作为靶，在氮和氩气氛中进行溅射。其中氮含量超过20％以上，可获得具有良好导热性的覆盖层。在溅射时，压强为1×10-4-1×10-2torr可产生好的结果。淀积速率是20-200/min。淀积时，基片温度可升至100-500℃。
然后，淀积氧化硅膜厚为1000-2000作为氧化膜603，并构成基层。为了形成这层氧化膜，可在氧环境中完成溅射。另外，可在氧环境中通过等离子体CVD分解并淀积四乙基硅酸盐，所得薄膜可在450-650℃退火。
接着，通过等离于体CVD或LPCVD淀积非晶硅膜，厚度为1000-3000，最好为1000-1500。在氮气气氛中在600℃下对迭层退火48小时。对获得的结晶硅膜进行光刻布图，形成岛状硅区604。淀积氧化硅作为栅极绝缘膜605，厚度为200-1500，最好为500-1000。
通过电子束蒸发形成厚2000-5μm的铝膜，并进行光刻布图。在与实施例8相同的条件下对迭层进行阳极氧化处理，形成栅极电极606和布线层607(图14(A))。
然后，采用自对准离子掺杂工艺(也称为等离子体掺杂工艺)，同时利用栅极电极作为掩膜，向薄膜晶体管的岛状硅区注入杂质离子或磷离子。使用磷化氢(PH3)作为掺杂气体。剂量为2-8×1015离子/cm2(图14(B))。
对作为基层的氧化硅膜603进行蚀刻。蚀刻终止于作为防护层的氮化铅膜602。在这种条件下，用KrF激发物激光照射迭层，其波长为248nm，脉冲宽度为20nsec，以此改善因离子搀杂而引起恶化的硅膜结晶度。激光辐射的能量密度为100-400mj/cm2，最好为100-150mj/cm2。由于含有磷或硼的氧化硅膜吸收紫外线辐射，紧接着如实施例8的全部搀杂，进行激光退火，需要使用强激光光线。在本实施例中，如果搀杂后除去氧化硅膜或栅极绝缘膜，则只需要较小的激光能量即可。这能改善激光处理的生产率。按这种方式，形成N型磷搀杂区608和609。这些区的薄层电阻是200-800Ω/cm2(图14(C))。
然后，通过等离子体CVD、LPCVD或常压CVD，在整个表面上淀积氧化硅作为夹层绝缘610，其厚度为2000-3000。形成厚2000-5μm的铝膜作为布线层材料。对这层铝进行光刻布图，形成与薄膜晶体管的源和漏连接的布线层611和612。如图所示，布线层612与布线层607交叉(图14(C))。
最后，在1个大气压的氢气中在350℃下，对按这种方式处理的迭层退火30分钟。由此，完成迭层的氢化。按这种方法构成薄膜晶体管。同时，用硼对搀杂区搀杂，制成P沟道薄膜晶体管，制成CMOS。N沟道和P沟道型的典型场迁移率，分别是80-150cm2/vs和40-100cm2/VS。我们已经证实，由这些薄膜晶体管构成的移位寄存器，当漏电压为17V时工作于11MHZ。
即使在栅极和漏区上长时间(约96小时)施加超过20V的高电压，性能也仅稍有下降。这是因为，薄膜晶体管中局部产生的热量被很快耗散，抑制了从半导体覆盖层的界面处和从栅极绝缘膜的界面处的氢原子析出。
实施例11
按图2(A)-(E)所示步骤，在钠钙玻璃基片201上形成有源矩阵电路。在基片201 的整个表面上，形成导热率高于氧化硅203的绝缘膜202。在本例中，薄膜202由氮化铝制成。在与本实施例8相同的条件下，通过溅射形成氮化铝膜。
然后，按与实施例2相同的方式，形成氧化硅膜203作为基层。接着，按类似于实施例2的步骤形成如图2(E)所示的薄膜晶体管。
实施例12
按如图15所示的步骤，在康宁(Corning)7059玻璃的基片701上，形成用于构成外围电路的激光晶体管的硅膜晶体管用于有源矩阵电路的非晶硅薄膜晶体管。在衬底701上形成了比氧化硅702热导率高的绝缘膜725。在本实施例中，该膜725由透明的氧化铝组成。这个氧化铝膜725是在与实施例8相同的条件下，溅射形成。随后，所形成的基层氧化硅膜702，要淀积到厚20到200nm。此后，进行与实施例4各步骤相同的各个步骤，再在氧化硅膜702上形成TFT(薄膜晶体管)，如图15(D)所示。
实施例13
所要形成TFT的各步骤，表示在图16(A)-16(E)内，在绝缘衬底901上，形成了比氧化硅902热导率高的绝缘膜925。在本实施例中，该膜925由氮化铝组成，这个氮化铝膜925是在与实施例8相同的条件下，溅射形成。然后，形成了构成基层的氧化硅膜902，随后，进行与实施例6各步骤同样的以各步骤来形成TFT，如图16(E)所示。
实施例14
用图17(A)-17(E)说明的各步骤，来形成TFT。在绝缘衬底801上形成比氧化硅802热导率还高的绝缘膜825。本实施例中，该膜825由氮化铝组成。这个氮化铝膜825是在与实施例8相同的条件下，溅射形成。然后，形成构成基层的氧化硅膜802。随后进行与实施例5各步骤相同的各步骤，来形成TFT，如图17(D)所示。
本发明可以用来制造一种即使长时间加电压也显示出高可靠性的TFT 。由此可见，本发明在工业上是很有益的。尤其是，这里的TFT形成在大面积衬底上，并可用于有源阵列电路或用于驱动器电路，获得了巨大的工业效益。
根据本发明，可在低温下，以很高的生产成品率，制造出TFT。正如上述各实施例所描述的那样，依照本发明可以产生出各种LCD结构，因为，按本发明，可以随意的设定TFT所需的电特性。
虽然上述各实施例中没有叙述过，但本发明可以应用于建立在单晶IC之类半导体电路之上的三维IC结构。上述各实施例主要限于本发明在各种LCD中的应用。显然，本发明也可用之于其它需要制作在绝缘衬底上，如图象传感器之类的电路中。

Claims (33)

1．制造半导体器件的一种方法，其特征在于，它包括下列步骤：
晶化含非晶硅的半导体膜；
在所述半导体膜上形成栅绝缘膜；
在所述栅绝缘膜上形成栅电极，使该栅电极的各边缘呈锥形；以及
通过掺入离子在所述半导体膜中形成源区和漏区。
2．如权利要求1所述的方法，其特征在于，所述晶化半导体膜的步骤是用激光照射进行的。
3．如权利要求1所述的方法，其特征在于，所述源区和漏区是通过所述掺入离子的工序掺入磷和硼的至少一种离子形成的。
4．如权利要求1所述的方法，其特征在于，所述形成栅电极的步骤是用湿法腐蚀进行的。
5．如权利要求1所述的方法，其特征在于，所述含非晶硅的半导体膜的厚度为50至150nm。
6．制造半导体器件的一种方法，其特征在于，它包括下列步骤：
在绝缘衬底上形成含非晶硅的半导体膜；
往所述半导体膜的至少一部分中掺入硼，使该部分变成至少一个沟道区；
晶化所述半导体膜；
在所述半导体膜上形成栅绝缘膜；
在所述栅绝缘膜上形成栅电极；以及
通过掺入离子在所述半导体膜中形成源区和漏区。
7．如权利要求6所述的方法，其特征在于，所述沟道区实质上为本征型或n型。
8．如权利要求6所述的方法，其特征在于，所述晶化半导体膜的步骤是用激光照射进行的。
9．如权利要求6所述的方法，其特征在于，所述源区和漏区是通过所述掺入离子的工序掺入磷和硼的至少一种离子进行的。
10．如权利要求6所述的方法，其特征在于，所述形成栅电极的步骤是用湿法腐蚀进行的。
11．如权利要求6所述的方法，其特征在于，所述含非晶硅的半导体膜的厚度为50至150nm。
12．制造半导体器件的一种方法，其特征在于，它包括下列步骤：
在绝缘表面上形成含非晶硅的半导体膜；
往所述半导体膜的至少一部分中掺入硼，使该部分变成至少一个沟道区；
晶化所述半导体膜；
在所述半导体膜上形成栅绝缘膜；
在所述栅绝缘膜上形成栅电极，使该栅电极的各边缘呈锥形；以及
通过掺入离子在所述半导体膜中形成源区和漏区。
13．如权利要求12所述的方法，其特征在于，所述沟道区实质上为本征型或n型。
14．如权利要求12所述的方法，其特征在于，所述晶化半导体膜的步骤是用激光照射进行的。
15．如权利要求12所述的方法，其特征在于，所述源区和漏区是通过所述掺入离子的工序掺入磷和硼的至少一种离子形成的。
16．如权利要求12所述的方法，其特征在于，所述形成栅电极的步骤是用湿法腐蚀进行的。
17．如权利要求12所述的方法，其特征在于，所述含非晶硅的半导体膜的厚度为50至150nm。
18．制造半导体器件的一种方法，其特征在于，它包括下列步骤：
在绝缘表面上形成含非晶硅的半导体膜；
往所述半导体膜的至少一部分中掺入硼，使该部分变成至少一个沟道区；
晶化所述半导体膜；以及
通过掺入离子在所述半导体膜中形成源区和漏区。
19．如权利要求18所述的方法，其特征在于，所述沟道区实质上为本征型或n型。
20．如权利要求18所述的方法，其特征在于，所述晶化半导体膜的步骤是用激光照射进行的。
21．如权利要求18所述的方法，其特征在于，所述源区和漏区是通过所述掺入离子的工序掺入磷和硼的至少一种离子形成的。
22．如权利要求18所述的方法，其特征在于，所述含非晶硅的半导体膜的厚度为50至150nm。
23．制造半导体器件的一种方法，其特征在于，它包括下列步骤：
在绝缘表面上形成含非晶硅的半导体膜；
往所述半导体膜的至少一部分中掺入硼，使该部分变成至少一个沟道区；
晶化所述半导体膜；
在所述半导体膜上形成栅绝缘膜；
在所述栅绝缘膜上形成栅电极；以及
通过往所述栅绝缘膜中掺入离子在所述半导体膜中形成源区和漏区。
24．如权利要求23所述的方法，其特征在于，所述沟道区实质上为本征型或n型。
25．如权利要求23所述的方法，其特征在于，所述晶化半导体膜的步骤是用激光照射进行的。
26．如权利要求23所述的方法，其特征在于，所述源区和漏区是通过所述掺入离子的工序掺入磷和硼的至少一种离子形成的。
27．如权利要求23所述的方法，其特征在于，所述形成栅电极的步骤是用湿法腐蚀进行的。
28．如权利要求23所述的方法，其特征在于，所述含非晶硅的半导体膜的厚度为50至150nm。
29．制造半导体器件的一种方法，其特征在于，它包括下列步骤：
在绝缘表面上形成含非晶硅的半导体膜；
往所述半导体膜的至少一部分中掺入硼，使该部分变成至少一个沟道区；
通过激光照射晶化所述半导体膜；
在所述半导体膜上形成栅绝缘膜；
在所述栅绝缘膜上形成栅电极；以及
通过掺入离子在所述半导体膜中形成源区和漏区。
30．如权利要求29所述的方法，其特征在于，所述沟道区实质上为本征型或n型。
31．如权利要求29所述的方法，其特征在于，所述源区和漏区是通过所述掺入离子的工序掺入磷和硼的至少一种离子形成的。
32．如权利要求29所述的方法，其特征在于，所述形成栅电极的步骤是用湿法腐蚀进行的。
33．如权利要求29所述的方法，其特征在于，所述含非晶硅的半导体膜的厚度为50至150nm。
CNB991071115A 1992-07-06 1993-07-06 半导体器件及其形成方法 Expired - Fee Related CN1196184C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP20193292 1992-07-06
JP201932/92 1992-07-06
JP201932/1992 1992-07-06
JP21832492 1992-07-24
JP218324/92 1992-07-24
JP218324/1992 1992-07-24
JP45786/1993 1993-02-10
JP45786/93 1993-02-10
JP4578693 1993-02-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN93109877A Division CN1052568C (zh) 1992-07-06 1993-07-06 形成半导体器件的方法

Publications (2)

Publication Number Publication Date
CN1238555A true CN1238555A (zh) 1999-12-15
CN1196184C CN1196184C (zh) 2005-04-06

Family

ID=27292382

Family Applications (6)

Application Number Title Priority Date Filing Date
CN93109877A Expired - Lifetime CN1052568C (zh) 1992-07-06 1993-07-06 形成半导体器件的方法
CNB2005100091887A Expired - Fee Related CN100442532C (zh) 1992-07-06 1993-07-06 有源矩阵显示器件
CNB991071115A Expired - Fee Related CN1196184C (zh) 1992-07-06 1993-07-06 半导体器件及其形成方法
CN95109338A Expired - Lifetime CN1043704C (zh) 1992-07-06 1995-08-11 半导体器件及其形成方法
CNB991179706A Expired - Lifetime CN1269092C (zh) 1992-07-06 1999-08-14 具有象素电极和导电层的半导体器件
CNB991248856A Expired - Lifetime CN1178279C (zh) 1992-07-06 1999-11-18 半导体器件的制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN93109877A Expired - Lifetime CN1052568C (zh) 1992-07-06 1993-07-06 形成半导体器件的方法
CNB2005100091887A Expired - Fee Related CN100442532C (zh) 1992-07-06 1993-07-06 有源矩阵显示器件

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN95109338A Expired - Lifetime CN1043704C (zh) 1992-07-06 1995-08-11 半导体器件及其形成方法
CNB991179706A Expired - Lifetime CN1269092C (zh) 1992-07-06 1999-08-14 具有象素电极和导电层的半导体器件
CNB991248856A Expired - Lifetime CN1178279C (zh) 1992-07-06 1999-11-18 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US5583369A (zh)
KR (1) KR970010652B1 (zh)
CN (6) CN1052568C (zh)

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) * 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
KR100291971B1 (ko) 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
EP1722403B1 (en) * 1994-06-15 2012-07-25 Seiko Epson Corporation Fabrication method for a thin film semiconductor device
EP0720223B1 (en) * 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Process for the production of a semiconductor device having better interface adhesion between dielectric layers
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
JP3883592B2 (ja) * 1995-08-07 2007-02-21 株式会社半導体エネルギー研究所 レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JP3444053B2 (ja) * 1995-10-13 2003-09-08 ソニー株式会社 薄膜半導体装置
JP3581459B2 (ja) * 1995-10-24 2004-10-27 株式会社ルネサステクノロジ 半導体記憶装置
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
JPH09146108A (ja) * 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
TWI228625B (en) * 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JPH09307116A (ja) * 1996-05-20 1997-11-28 Sharp Corp 絶縁ゲート型電界効果半導体装置及びその製造方法
TW334582B (en) * 1996-06-18 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabtricating same
US5856775A (en) * 1996-06-18 1999-01-05 Pico Systems, Inc. Programmable thin film filament resistor and method of constructing same
US5831318A (en) * 1996-07-25 1998-11-03 International Rectifier Corporation Radhard mosfet with thick gate oxide and deep channel region
JP3607016B2 (ja) 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
US6372592B1 (en) * 1996-12-18 2002-04-16 United States Of America As Represented By The Secretary Of The Navy Self-aligned MOSFET with electrically active mask
US6331722B1 (en) * 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
US6297135B1 (en) * 1997-01-29 2001-10-02 Ultratech Stepper, Inc. Method for forming silicide regions on an integrated device
US6291837B1 (en) * 1997-03-18 2001-09-18 Semiconductor Energy Laboratory Co., Ltd. Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
US6163055A (en) * 1997-03-24 2000-12-19 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US6927826B2 (en) 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390633B2 (ja) 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7202497B2 (en) 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
EP1049144A4 (en) * 1997-12-17 2006-12-06 Matsushita Electronics Corp THIN SEMICONDUCTOR LAYER, METHOD AND DEVICE THEREOF, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING SAME
US6346451B1 (en) 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
JP2000012950A (ja) * 1998-04-23 2000-01-14 Matsushita Electron Corp 半導体レ―ザ装置
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6278502B1 (en) 1998-09-28 2001-08-21 International Business Machines Corporation Pixel capacitor formed from multiple layers
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
EP1208603A1 (en) 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
US6524877B1 (en) 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
DE10034873B4 (de) * 2000-07-18 2005-10-13 Pacifica Group Technologies Pty Ltd Verfahren und Bremsanlage zum Regeln des Bremsvorgangs bei einem Kraftfahrzeug
US6690034B2 (en) * 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG113399A1 (en) * 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
SG138468A1 (en) * 2001-02-28 2008-01-28 Semiconductor Energy Lab A method of manufacturing a semiconductor device
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP4024510B2 (ja) * 2001-10-10 2007-12-19 株式会社半導体エネルギー研究所 記録媒体、および基材
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) * 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
US7164155B2 (en) * 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
TW575866B (en) * 2002-06-05 2004-02-11 Hitachi Ltd Display device with active-matrix transistor and method for manufacturing the same
KR100916602B1 (ko) * 2002-11-11 2009-09-11 엘지디스플레이 주식회사 소다라임 글라스를 이용한 액정표시장치와 그 제조방법
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP2004193155A (ja) * 2002-12-06 2004-07-08 Matsushita Electric Ind Co Ltd 帯電量評価装置、その製造方法および帯電量の評価方法
WO2004086487A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
US7061570B2 (en) * 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US20040241507A1 (en) * 2003-05-30 2004-12-02 Schubert Peter J. Method and apparatus for storage of elemental hydrogen
WO2005001921A1 (ja) * 2003-06-27 2005-01-06 Nec Corporation 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
US7687404B2 (en) * 2004-05-14 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7476908B2 (en) * 2004-05-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7319236B2 (en) * 2004-05-21 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI463526B (zh) * 2004-06-24 2014-12-01 Ibm 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件
KR101043992B1 (ko) * 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101102222B1 (ko) * 2005-02-04 2012-01-05 삼성전자주식회사 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
US7655511B2 (en) 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
US7635620B2 (en) 2006-01-10 2009-12-22 International Business Machines Corporation Semiconductor device structure having enhanced performance FET device
US20070158743A1 (en) * 2006-01-11 2007-07-12 International Business Machines Corporation Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners
KR100707215B1 (ko) * 2006-04-25 2007-04-13 삼성전자주식회사 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
US7790540B2 (en) 2006-08-25 2010-09-07 International Business Machines Corporation Structure and method to use low k stress liner to reduce parasitic capacitance
KR101340727B1 (ko) * 2006-09-11 2013-12-12 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법
KR100819063B1 (ko) * 2006-12-05 2008-04-03 한국전자통신연구원 전기박막형 트랜지스터 및 광박막형 트랜지스터를 포함하는박막트랜지스터 및 그 제조방법
US8115254B2 (en) 2007-09-25 2012-02-14 International Business Machines Corporation Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same
US8492846B2 (en) 2007-11-15 2013-07-23 International Business Machines Corporation Stress-generating shallow trench isolation structure having dual composition
CN101304395B (zh) * 2008-06-27 2012-07-04 中兴通讯股份有限公司 一种零中频发射机及其边带和本振泄漏的校正方法和装置
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
US8598006B2 (en) 2010-03-16 2013-12-03 International Business Machines Corporation Strain preserving ion implantation methods
US9546416B2 (en) * 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
CN102244038B (zh) 2011-07-14 2013-11-20 深圳市华星光电技术有限公司 薄膜晶体管的制造方法以及薄膜晶体管
CN110571278A (zh) * 2013-10-22 2019-12-13 株式会社半导体能源研究所 半导体装置
KR102285384B1 (ko) * 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
CN107078061B (zh) * 2015-03-16 2020-07-10 富士电机株式会社 半导体装置的制造方法
CN104766804A (zh) * 2015-04-24 2015-07-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105097666B (zh) * 2015-06-15 2017-12-01 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
US9768109B2 (en) * 2015-09-22 2017-09-19 Qualcomm Incorporated Integrated circuits (ICS) on a glass substrate
CN110190071B (zh) 2019-06-06 2021-05-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317069A (en) * 1976-07-30 1978-02-16 Fujitsu Ltd Semiconductor device and its production
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
US4876582A (en) * 1983-05-02 1989-10-24 Ncr Corporation Crystallized silicon-on-insulator nonvolatile memory device
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
DE3587100T2 (de) * 1984-10-09 1993-09-09 Fujitsu Ltd Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung.
JPS62188373A (ja) * 1986-02-14 1987-08-17 Fujitsu Ltd 薄膜トランジスタ
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
JPS63258063A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体装置
JPS6461061A (en) * 1987-09-01 1989-03-08 Fujitsu Ltd A-si thin film transistor
JPH0249470A (ja) * 1988-08-10 1990-02-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH0265274A (ja) * 1988-08-31 1990-03-05 Sony Corp 薄膜トランジスタ
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JPH1187983A (ja) * 1997-09-12 1999-03-30 Nec Eng Ltd Ｅｍｃカラー

Also Published As

Publication number Publication date
CN1652347A (zh) 2005-08-10
CN1127937A (zh) 1996-07-31
CN1178279C (zh) 2004-12-01
CN1085352A (zh) 1994-04-13
CN100442532C (zh) 2008-12-10
US5583369A (en) 1996-12-10
CN1269092C (zh) 2006-08-09
CN1043704C (zh) 1999-06-16
CN1292569A (zh) 2001-04-25
KR970010652B1 (ko) 1997-06-30
KR940006285A (ko) 1994-03-23
CN1248038A (zh) 2000-03-22
CN1052568C (zh) 2000-05-17
CN1196184C (zh) 2005-04-06

Similar Documents

Publication Publication Date Title
CN1196184C (zh) 半导体器件及其形成方法
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1126179C (zh) 晶体管和半导体电路
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1085887C (zh) 制造半导体器件的方法
CN1237617C (zh) 静态随机存取存储器
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1280870C (zh) 半导体器件的制造方法
CN1249818C (zh) 半导体器件及其制造方法
CN1090427A (zh) 半导体器件及其制造方法
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN1645578A (zh) 半导体器件及其制造方法
CN1553507A (zh) 半导体器件及其制造方法
CN1379482A (zh) 半导体装置及有源矩阵型显示装置
CN1678952A (zh) 包括薄膜电路元件的电子器件的制造
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1908738A (zh) 有源矩阵式液晶电光器件以及具备该器件的摄象机
CN1121741C (zh) 半导体器件及其制造方法
CN1510717A (zh) 电光基板的制造方法、电光装置的制造方法和电光装置
CN1811570A (zh) 薄膜晶体管阵列面板、液晶显示器及其制造方法
CN100502054C (zh) 半导体器件的制造方法
JP2921816B2 (ja) アクティブマトリクス基板およびその製造方法
CN1933164A (zh) 半导体器件及其制造方法
JPH08340117A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406

Termination date: 20120706